JP3065707B2 - Design support system - Google Patents

Design support system

Info

Publication number
JP3065707B2
JP3065707B2 JP3107022A JP10702291A JP3065707B2 JP 3065707 B2 JP3065707 B2 JP 3065707B2 JP 3107022 A JP3107022 A JP 3107022A JP 10702291 A JP10702291 A JP 10702291A JP 3065707 B2 JP3065707 B2 JP 3065707B2
Authority
JP
Japan
Prior art keywords
design
data
tool
design data
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP3107022A
Other languages
Japanese (ja)
Other versions
JPH04336382A (en
Inventor
雄一 黒澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP3107022A priority Critical patent/JP3065707B2/en
Publication of JPH04336382A publication Critical patent/JPH04336382A/en
Application granted granted Critical
Publication of JP3065707B2 publication Critical patent/JP3065707B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

[発明の目的] [Object of the invention]

【0001】[0001]

【産業上の利用分野】本発明は、統合CADシステムに
おいて設計過程で現れる設計デ―タを管理する設計支援
システムに関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a design support system for managing design data appearing in a design process in an integrated CAD system.

【0002】[0002]

【従来の技術】近年、デジタルシステムの大規模化に伴
って、設計効率の向上を目的とした各種の統合CADシ
ステムが開発されている。特に、最近では、システム設
計・機能設計等の上位の段階から設計支援を行うシステ
ムとして、ソフトウェアアルゴリズムで表されたハ―ド
ウェアの動作仕様を入力すると、このアルゴリズムを実
現するハ―ドウェア構成を自動的あるいは半自動的に生
成するCADシステムが出現している。通常、これらの
システムにおいては、設計者は、具体的なハ―ドウェア
構成を意識することなく、実現したい処理アルゴリズム
のみに着目し、汎用プログラミングと同様の構文を用い
てハ―ドウェアの動作仕様を記述することができる。シ
ステムは、このような仕様記述を入力し、例えば次のよ
うな手順に従ってハ―ドウェア構成を生成する。 (1)仕様記述に含まれる演算の順序性・並列性を抽出
し、演算をクロックサイクルに割り当てる(スケジュ―
リング)。 (2)演算を実行するために必要な演算器を割り当てる
(演算器割り当て)。 (3)演算結果を記憶するために必要な記憶要素を割り
当てる(記憶要素割り当て)。 (4)同時に使用されない転送路をバスとして共有化す
る(バス割り当て)。 (5)設計結果をレジスタ・トランスファレベルの記述
(RTL)として出力する。
2. Description of the Related Art In recent years, with the increase in scale of digital systems, various integrated CAD systems for improving design efficiency have been developed. In particular, recently, as a system that provides design support from the upper stage such as system design and function design, when hardware operation specifications expressed by software algorithms are input, the hardware configuration that realizes this algorithm is automatically CAD systems that generate target or semi-automatically have appeared. Normally, in these systems, the designer pays attention only to the processing algorithm that he or she wants to realize, without being conscious of the specific hardware configuration, and uses the same syntax as general-purpose programming to specify the hardware operation specifications. Can be described. The system inputs such a specification description and generates a hardware configuration according to the following procedure, for example. (1) Extract the order and parallelism of the operations included in the specification description and assign the operations to clock cycles (scheduling
ring). (2) Allocate operation units required to execute the operation (operation unit allocation). (3) Allocate a storage element necessary for storing the operation result (storage element allocation). (4) Sharing transfer paths that are not used at the same time as a bus (bus allocation). (5) Output the design result as a register transfer level description (RTL).

【0003】従来、これらの一連の処理は、設計者の介
入無しに全自動的に行われる方法が採られていた。しか
し、この方法では、ハ―ドウェアを意識しないレベルの
記述から演算器・記憶要素・バス等のハ―ドウェア資源
を割り当てる方法は何通りもあり、全自動的に1通りの
解しか生成できないシステムでは、これら数々の設計を
試行錯誤できないという問題がある。
Heretofore, a method has been adopted in which a series of these processes are performed automatically without the intervention of a designer. However, in this method, there are many methods for allocating hardware resources such as arithmetic units, storage elements, buses, and the like from a hardware-independent level description, and a system that can automatically generate only one solution. Then, there is a problem that these designs cannot be trial and error.

【0004】このような問題を解決する方法として、上
記の設計過程において、設計者の介入を許し、設計者の
意図に従った設計を可能にすることが考えられる。ここ
で、設計者の介入を可能にするツ―ルとしては、例えば
「会話型LSI機能論理設計システムHermod 」(VL
D88−25,電子情報通信学会,1988)において、設計結
果を図面表示させるツ―ル、この図面を見ながら設計結
果を修正するツ―ルが提案されている。
[0004] As a method of solving such a problem, it is conceivable to allow a designer to intervene in the above-mentioned design process and to enable a design in accordance with the intention of the designer. Here, as a tool that enables the designer to intervene, for example, “interactive LSI functional logic design system Hermod” (VL
D88-25, The Institute of Electronics, Information and Communication Engineers, 1988) proposes a tool for displaying a design result on a drawing and a tool for correcting the design result while viewing the drawing.

【0005】このようなインタラクティヴな設計環境に
おいては、最終的な設計デ―タのみならず、途中過程の
設計デ―タを保存しておき、必要に応じて取り出し、パ
ラメ―タを変更して上記(1)〜(5)のCADツ―ル
を再実行したり、マニュアルにより修正を行ったりし
て、数々の設計を試すことが頻繁に行われる。ゆえに、
生成・保存される数多くの設計デ―タを管理する機構が
重要となる。ところが、これらの管理は、設計者がファ
イル名を工夫して保存するというように、設計者に任さ
れているのが現状である。これでは、デ―タの数、デ―
タの持つ設計段階(過程、状態)の種類が多くなると、
設計者の負担が非常に大きくなり信頼性も低下するとい
う問題がある。例えば、保存された設計デ―タがどの設
計段階のものかが判断しにくくなる。設計デ―タがどの
段階のものか調べるためには、前述した図面表示ツ―ル
を起動させ、全ての構成要素の状態、例えばスケジュ―
リングのステップは割り当てられているか、演算器は割
り当てられているか、記憶要素は割り当てられているか
等を調べなければならず手間がかかる上に、演算器割り
当てが完了していない設計デ―タに対して記憶要素割り
当てを行おうとする等の操作ミスも起こりやすくなる。
In such an interactive design environment, not only the final design data but also the design data in the course of the process are stored, retrieved as needed, and the parameters are changed. It is frequently practiced to re-execute the above-mentioned CAD tools (1) to (5) or to make manual corrections to try various designs. therefore,
A mechanism that manages a large number of design data generated and stored is important. However, at present, such management is left to the designer such that the designer devises and saves the file name. In this, the number of data, the data
When the number of design stages (processes, states)
There is a problem that the burden on the designer becomes extremely large and the reliability is reduced. For example, it is difficult to determine the design stage of the stored design data. To check the stage of the design data, start the above-mentioned drawing display tool and check the status of all components, for example, schedule.
It is necessary to check whether the steps of the ring are allocated, whether the arithmetic units are allocated, and the storage elements are allocated. On the other hand, an operation error such as an attempt to allocate a storage element is likely to occur.

【0006】さらに、途中過程の設計デ―タを保存する
際のデ―タ構造が各過程で異なるシステムにおいては、
例えば、記憶要素割り当てツ―ル(3)の入力デ―タと
して演算器割り当てツ―ル(2)の出力デ―タとスケジ
ュ―リングツ―ル(1)の出力デ―タとが必要であると
いうような場合がある。この場合、(2)の出力デ―タ
は(1)の出力デ―タを入力として生成されたものでな
くてはならない。つまり、ツ―ルに入力されるべきデ―
タの組は、単なるデ―タの型(設計段階)が合っている
というだけではなく、同一のデ―タを元に生成されたと
いう条件を満たすものでなくてはならないのである。そ
れゆえ、設計段階で起動されるべきツ―ルや設計デ―タ
の数が増えると、設計支援ツ―ルを起動する際の入力デ
―タの組を誤りやすいという問題がある。もし誤ったデ
―タの組を入力としてツ―ルが起動されると、ツ―ル内
部では、入力デ―タの組が同一デ―タを元に生成された
ものであるか等の検証ができないため、ツ―ルが異常終
了しその原因がわからなかったり、正常終了しても全く
正しくない設計結果を出力しているが設計者はそれに気
づかなかったりという問題が起こる。
Further, in a system in which the data structure for storing design data in the course of the process is different in each process,
For example, as the input data of the storage element allocation tool (3), the output data of the arithmetic unit allocation tool (2) and the output data of the scheduling tool (1) are required. There are cases like this. In this case, the output data of (2) must be generated using the output data of (1) as an input. In other words, the data to be input to the tool
The data set must not only satisfy the condition that the data type (design stage) is correct, but also satisfy the condition that it is generated based on the same data. Therefore, when the number of tools and design data to be started in the design stage increases, there is a problem that the set of input data when starting the design support tool is likely to be erroneous. If the tool is started with an incorrect data set as input, the tool internally verifies that the input data set was generated based on the same data. However, there is a problem that the tool ends abnormally and the cause cannot be understood, or even if the tool ends normally, a completely incorrect design result is output, but the designer does not notice it.

【0007】[0007]

【発明が解決しようとする課題】このように従来の設計
支援システムにおいては、設計過程で生成される設計デ
―タの管理が設計者側に任されているために、設計デ―
タの数や種類が膨大になると、設計者の負担が増える。
また、どの設計デ―タがどの設計段階のものであるか、
どの設計デ―タと同一のデ―タを元に生成されたもので
あるか等がわかりにくくなるために、オペレ―ションミ
スが起こりやすくなり、正しい結果が出力されないとい
う問題があった。
As described above, in the conventional design support system, the management of the design data generated in the design process is left to the designer.
When the number and types of data become enormous, the burden on the designer increases.
Also, which design data is from which design stage,
Since it is difficult to determine which design data is generated based on the same data, there is a problem that an operation mistake is likely to occur and a correct result is not output.

【0008】本発明はこのような事情を考慮してなされ
たもので、その目的とするところは、設計過程において
生成・記憶される設計デ―タの管理を自動的に行う設計
支援システムを提供することにある。 [発明の構成]
The present invention has been made in view of such circumstances, and an object of the present invention is to provide a design support system for automatically managing design data generated and stored in a design process. Is to do. [Configuration of the Invention]

【0009】[0009]

【0010】[0010]

【課題を解決するための手段】本発明に係る設計支援シ
ステムは、少なくとも1種類以上の設計データを入力し
新たな設計データを生成する複数の設計支援ツールを用
いて複数の設計段階に分けられた設計作業を行うもので
あって、各設計支援ツールにより生成された設計データ
を記憶する設計データ記憶部と、この設計データの種類
を記憶する設計データ種類記憶部と、各設計支援ツール
に入力することができる設計データの種類を予め記憶し
ておく関係記憶部と、設計支援ツールが実行された履歴
を入力した設計データ及び生成した設計データと共に記
憶する履歴記憶部とを持ち、ある設計支援ツールが指定
されたとき、この設計支援ツールに入力することのでき
る設計データの種類を関係記憶部によって調べ、この種
類に属する設計データを探し、これらの設計データが同
一の設計データを元に生成されたものであるかを履歴記
憶部によって調べることにより、指定された設計支援ツ
ールに入力することのできる設計データを、複数種類の
設計データの入力を必要とする設計支援ツールに対して
は設計データの組として表示する表示部を備えたことを
特徴とするものである。
A design support system according to the present invention is divided into a plurality of design stages using a plurality of design support tools for inputting at least one or more types of design data and generating new design data. A design data storage unit for storing design data generated by each design support tool, a design data type storage unit for storing the type of the design data, and input to each design support tool. A relational storage unit that stores in advance the types of design data that can be used, and a history storage unit that stores the history of execution of the design support tool together with the input design data and the generated design data. When a tool is specified, the type of design data that can be input to the design support tool is checked by the relation storage unit, and the design data belonging to this type is checked. By searching the data and searching the history storage unit to determine whether the design data is generated based on the same design data, a plurality of types of design data that can be input to the designated design support tool are obtained. A design support tool that requires the input of the design data is provided with a display unit that displays the data as a set of design data.

【0011】[0011]

【0012】[0012]

【作用】本発明によれば、設計データのデータ構造に様
々な種類があり、設計支援ツールの中に複数の種類の設
計データの入力を必要とするものがある場合に、設計デ
ータの種類を自動的に設計データ種類記憶部が記憶した
上で、各設計支援ツールを実行するのに必要な設計デー
タの種類の情報を関係記憶部から取りだし、取りだした
種類の設計データが同一の設計データから生成されたも
のであるかを履歴記憶部の情報から調べるので、設計者
が指定した設計支援ツールの入力となり得る設計データ
を複数の場合は組にして表示することができる。
According to the present invention, when there are various types of data structures of design data, and some of the design support tools require input of a plurality of types of design data, the type of the design data is changed. After the design data type storage unit automatically stores the information on the type of design data required to execute each design support tool from the relation storage unit, the extracted design data is stored from the same design data. Since it is checked from the information in the history storage unit whether the data is generated, it is possible to display a plurality of sets of design data that can be input to the design support tool designated by the designer.

【0013】[0013]

【実施例】以下、図面を参照して本発明の一実施例につ
いて説明する。 ○実施例1
An embodiment of the present invention will be described below with reference to the drawings. ○ Example 1

【0014】図1は実施例1に係る設計支援システムの
構成を示すブロック図である。設計デ―タ記憶部1は、
設計対象の動作フロ―を図3のような有向グラフの形
で、割り当てられた資源(演算器・レジスタ等)を図4
あるいは図5のようなテ―ブルの形で記憶する。設計者
は保存したい設計デ―タをここに記憶させ、以後の設計
に使いたいデ―タをここから取り出すことができる。フ
ロ―グラフ表示部2は、設計デ―タ記憶部1中の有向グ
ラフをディスプレイ上に図6のように表示する。デ―タ
パス表示部3は、設計デ―タ記憶部1中の有向グラフと
テ―ブルとから、図7のようなデ―タパスグラフをディ
スプレイ上に表示する。スケジュ―リング実行部4、演
算器割り当て実行部5、記憶要素割り当て実行部6は、
それぞれ、有向グラフ中の演算に対する実行ステップの
割り当て、演算器の割り当て、演算結果を保持するため
のレジスタの割り当てを行う。RTL出力部7は、前記
の全ての割り当てが終了した段階の設計デ―タから、レ
ジスタ・トランスファレベルの動作仕様記述を生成す
る。
FIG. 1 is a block diagram showing the configuration of the design support system according to the first embodiment. The design data storage unit 1
The operation flow to be designed is shown in a directed graph form as shown in FIG. 3, and the allocated resources (arithmetic units, registers, etc.)
Alternatively, it is stored in the form of a table as shown in FIG. The designer can store design data to be stored here, and can retrieve data to be used in subsequent designs from here. The flowchart display unit 2 displays the directed graph in the design data storage unit 1 on a display as shown in FIG. The data path display section 3 displays a data path graph as shown in FIG. 7 on a display from the directed graph and the table in the design data storage section 1. The scheduling execution unit 4, the arithmetic unit allocation execution unit 5, and the storage element allocation execution unit 6
In each case, an execution step is assigned to an operation in the directed graph, an operation unit is assigned, and a register for holding the operation result is assigned. The RTL output unit 7 generates an operation specification description at the register transfer level from the design data at the stage when all the above allocations have been completed.

【0015】以上の各部が設計支援を行うのであるが、
設計デ―タ記憶部1中の設計デ―タがどの設計段階のも
のであるか、あるいは、表1に示すもののうちどのツ―
ルの入力となり得るかの表示が、以下に説明する各部に
よって行われる。設計ステ―タス記憶部8は、設計デ―
タ記憶部1に記憶されている設計デ―タの設計段階を図
8のような6ビットのパタ―ンによりそれぞれの設計デ
―タに対して記憶する。ステ―タス設定部9は、スケジ
ュ―リング実行部4、演算器割り当て実行部5、記憶要
素割り当て実行部6の実行状況に基づき、図9の規則に
従って設計ステ―タス記憶部8の各ビットをセットす
る。ツ―ル起動可能性判定部10は、設計デ―タ記憶部1
に記憶された設計デ―タに対して実行可能なツ―ル(オ
ペレ―ション)を、設計ステ―タス記憶部8のビットパ
タ―ンに基づき、図10のアルゴリズムに従って判断す
る。表示部11は、設計ステ―タス記憶部8に基づき、指
定された設計デ―タがどの設計段階のデ―タであるかを
ディスプレイ上にメッセ―ジ出力すると共に、ツ―ル起
動可能性判断部10に基づき、指定された設計デ―タに対
して実行可能なツ―ル(オペレ―ション)の一覧をディ
スプレイ上に表示する。指示部12は、キ―ボ―ド等によ
り、上記のツ―ルの選択・実行や、設計デ―タ記憶部1
に記憶されている設計デ―タの選択を行う。
Each of the above parts provides design support.
The design stage of the design data in the design data storage unit 1 or the type of the design data shown in Table 1
The display as to whether it can be an input of a file is performed by each unit described below. The design status storage unit 8 stores the design data.
The design stage of the design data stored in the data storage unit 1 is stored for each design data in a 6-bit pattern as shown in FIG. The status setting unit 9 sets each bit of the design status storage unit 8 based on the execution status of the scheduling execution unit 4, the operation unit assignment execution unit 5, and the storage element assignment execution unit 6 according to the rule of FIG. set. The tool activation possibility determination unit 10 includes a design data storage unit 1
A tool (operation) that can be executed on the design data stored in the storage unit is determined based on the bit pattern of the design status storage unit 8 according to the algorithm shown in FIG. The display unit 11 outputs a message indicating which design stage the designated design data is based on the design status storage unit 8 on a display, and displays the possibility of tool activation. Based on the judgment unit 10, a list of tools (operations) that can be executed for the designated design data is displayed on the display. The instruction unit 12 selects and executes the above-mentioned tools using a keyboard or the like, and stores the design data storage unit 1.
Select the design data stored in.

【0016】[0016]

【表1】 [Table 1]

【0017】以下に、上述した各部の動作及び各図につ
いてさらに詳しく述べる。図3の有向グラフにおいて、
ノ―ド(0で表す)は演算または入出力変数、エッジ
(−で表す)はデ―タの流れを表す。ノ―ドは属性とし
て、ノ―ドid、演算のタイプ(演算ノ―ドの場合)、
変数名または定数値(変数または定数ノ―ドの場合)、
演算を実行するステップ(サイクル)を持つ。図3中1
〜5,13,14は変数ノ―ド、他は演算ノ―ドである。演
算記号のうち、×は乗算、+は加算、−は減算を示す。
変数ノ―ドの演算タイプI,Oはそれぞれ入力、出力デ
―タであることを示す。設計デ―タ記憶部1中にある図
3をディスプレイ上に表示したものである図6中の点線
は、スケジュ―リング実行部4により設けられた、演算
の実行ステップの区切りを示す。図6中のノ―ド10〜12
にはまだ実行ステップが割り当てられていないため、点
線は表示されていない。図4、図5のテ―ブルは、スケ
ジュ―リング実行部4がその処理を終えた後、演算器割
り当て実行部5、記憶要素割り当て実行部6により生成
されるもので、図3のノ―ドidと、それに割り当てら
れたハ―ドウェア資源idとの対応を表している(レジ
スタの場合は、そのレジスタが保持する演算結果を出力
している演算ノ―ドを対応させている)。
Hereinafter, the operations of the above-described units and the respective drawings will be described in more detail. In the directed graph of FIG.
The node (represented by 0) represents an operation or input / output variable, and the edge (represented by-) represents the flow of data. The node has the following attributes: node id, operation type (in case of operation node),
Variable name or constant value (for variable or constant node),
It has a step (cycle) of executing an operation. 1 in FIG.
Numerals 5, 13, and 14 are variable nodes, and the others are operation nodes. Among the operation symbols, x indicates multiplication, + indicates addition, and-indicates subtraction.
The operation types I and O of the variable nodes indicate input and output data, respectively. The dashed line in FIG. 6, which is a display of FIG. 3 in the design data storage unit 1 on the display, indicates the division of the operation execution steps provided by the scheduling execution unit 4. Nodes 10 to 12 in FIG.
Is not assigned an execution step yet, so no dotted line is displayed. The tables shown in FIGS. 4 and 5 are generated by the arithmetic unit assignment execution unit 5 and the storage element assignment execution unit 6 after the scheduling execution unit 4 completes the processing. It shows the correspondence between the id and the hardware resource id assigned to it (in the case of a register, the operation node that outputs the operation result held by the register is made to correspond).

【0018】いま、設計デ―タ記憶部1に図3の有向グ
ラフが記憶されている場合を考える。この設計デ―タに
対応する設計ステ―タス記憶部8中のビットパタ―ンを
図12に示す。スケジュ―リングが全く行われていない有
向グラフに対するビットパタ―ンは図11に示すようにal
l 0であるが、図12のビット番号0のビットは、スケジ
ュ―リング実行部4によりノ―ド6に対して実行ステッ
プが割り当てられた段階において、ステ―タス設定部9
により、1に設定されたものである(図9S91)。但し
スケジュ―リングはidの小さいノ―ドから順番に行わ
れるとする。
Now, consider the case where the design data storage unit 1 stores the directed graph of FIG. FIG. 12 shows a bit pattern in the design status storage unit 8 corresponding to the design data. The bit pattern for a directed graph for which no scheduling has been performed is al as shown in FIG.
The bit of bit number 0 in FIG. 12 is assigned to the status setting unit 9 when the scheduling execution unit 4 assigns an execution step to the node 6.
Is set to 1 (S91 in FIG. 9). However, it is assumed that scheduling is performed in order from a node having a small id.

【0019】いま、設計者が上記の設計デ―タをとり出
し、さらに設計を進めようとした場合を考える。設計者
は、指示部12において、この設計デ―タを以降の操作対
象とする旨を指示する。するとツ―ル起動可能性判定部
10は、図12のビットパタ―ンをもとに図10のアルゴリズ
ムにしたがって、実行可能なツ―ルの集合を選出する。
この結果図10の選択枝C102が選択され、表1のツ―ル
のうち起動可能なツ―ルidは{1,2,3}となる。
そして、表示部11は、図13のように、この設計デ―タの
設計段階をメッセ―ジ出力するとともに、ツ―ル起動可
能性判定部9によって選出されたツ―ルの一覧をツ―ル
idを示す表1に基づいて、図13のようにメニュ―形式
でディスプレイ上に表示する。これによって設計者は、
設計を進めようとしている設計デ―タがスケジュ―リン
グが完了していない段階の設計デ―タであり、まず、ス
ケジュ―リングを行わなければならないということを容
易に把握することができる。次に、設計者が、指示部12
において、図13のメニュ―(2)自動スケジュ―リング
を選択したとすると、スケジュ―リング実行部4が起動
され、図3のノ―ド12までスケジュ―リングが終わる
と、ステ―タス設定部9が図9の規則に従って設計ステ
―タス記憶部8のビット番号1のビットを1にセット
し、ビットパタ―ンは図14のようになる。
Now, consider a case where a designer takes out the above design data and intends to proceed with the design. The designer instructs the design unit 12 to use this design data as a subsequent operation target. Then the tool activation possibility judgment unit
10 selects a set of executable tools based on the bit pattern of FIG. 12 according to the algorithm of FIG.
As a result, option C102 in FIG. 10 is selected, and the tool ids that can be activated among the tools in Table 1 are {1, 2, 3}.
Then, the display unit 11 outputs a message of the design stage of the design data as shown in FIG. 13 and displays a list of tools selected by the tool activation possibility determination unit 9 as a tool. Based on Table 1 showing the IDs, they are displayed on a display in a menu format as shown in FIG. This allows the designer
It is easy to understand that the design data to be designed is the design data at a stage where the scheduling is not completed, and that the scheduling must be performed first. Next, the designer specifies
In FIG. 13, when the menu (2) automatic scheduling is selected, the scheduling execution unit 4 is activated, and when the scheduling is completed up to the node 12 in FIG. 9 sets the bit of bit number 1 of the design status storage unit 8 to 1 in accordance with the rule of FIG. 9, and the bit pattern becomes as shown in FIG.

【0020】ここで、設計者が上記の設計デ―タに対し
て、さらに、演算器割り当て実行部5,記憶要素割り当
て実行部6を起動させ、例えば、図15、図4の設計デ―
タを設計デ―タ記憶部1に記憶させたとする。図15のデ
―タは、ノ―ド6,9の演算結果を記憶するレジスタが
まだ割り当てられていない段階にあるため、対応する設
計ステ―タス記憶部8のビッパタ―ンは図16のようにな
っている。さて、今度は、設計者が、指示部12におい
て、この設計デ―タを以後の操作対象とする旨を指示し
たとする。上記の場合と同様にして、ツ―ル起動可能性
判定部10は、図16のビットパタ―ンを基に図10のアルゴ
リズムに従って、実行可能なツ―ルid{1,5,6,
7}を選出する(C106 )。この結果、表示部11は、デ
ィスプレイ上に図17のように、この設計デ―タの設計段
階及び起動可能なツ―ルのメニュ―を表示する。次に、
設計者がデ―タパスの設計状態を知るために、指示部12
において、メニュ―(2)デ―タパス表示を選択したと
すると、デ―タパス表示部3が起動され、図7のような
デ―タパスグラフがディスプレイ上に表示される(図15
において、ノ―ド6,9の出力に対するレジスタは割り
当てられていないため、図7ではこれらの出力に対して
1対1にレジスタが割り当てられたものとして表示して
いる)。このように、設計者は、この場合の設計デ―タ
が記憶要素割り当ての完了していない段階であること
や、この設計デ―タに対して行うことのできる操作を容
易に把握することができる。
Here, the designer further activates the operation unit assignment execution unit 5 and the storage element assignment execution unit 6 with respect to the above design data, and for example, the design data shown in FIGS.
It is assumed that the data is stored in the design data storage unit 1. The data in FIG. 15 is in a stage where the registers for storing the operation results of the nodes 6 and 9 have not been allocated yet, and the corresponding bipper pattern of the design status storage unit 8 is as shown in FIG. It has become. Now, it is assumed that the designer has instructed the design unit 12 to use this design data as a subsequent operation target. In the same manner as in the above case, the tool activation possibility determination unit 10 executes the executable tool ids {1, 5, 6, 6 based on the bit pattern of FIG. 16 and according to the algorithm of FIG.
7} is selected (C106). As a result, the display unit 11 displays a design stage of the design data and a menu of tools that can be started on the display as shown in FIG. next,
In order for the designer to know the design state of the data path,
In this case, if menu (2) data path display is selected, the data path display section 3 is activated, and a data path graph as shown in FIG. 7 is displayed on the display (FIG. 15).
In FIG. 7, registers for the outputs of the nodes 6 and 9 are not assigned, and therefore, in FIG. 7, registers are assigned to these outputs on a one-to-one basis.) As described above, the designer can easily grasp that the design data in this case is in a stage where the storage element assignment has not been completed, and can easily perform operations that can be performed on the design data. it can.

【0021】なお、上記の実施例では、ツ―ル起動判定
部10が表示部11を介して、設計デ―タの設計段階及び実
行可能なツ―ルをメニュ―表示させるようにしたが、ま
ず、設計者が指示部12において、設計デ―タに対して実
行部4〜6の起動を指示し、これを受けてツ―ル起動判
定部10が該設計デ―タに対する設計ステ―タス記憶部8
を検査し、設計デ―タの状態をメッセ―ジで表示部11に
出力したり、あるいは、ツ―ルの起動条件が満たされて
いない場合はエラ―メッセ―ジを表示部11に出力すると
いう方法もある。
In the above-described embodiment, the tool activation determination unit 10 displays the design stage of the design data and the executable tools on the menu via the display unit 11. First, the designer instructs the design data to activate the execution units 4 to 6 in the instruction unit 12, and in response to this, the tool activation determination unit 10 sets the design status for the design data. Storage unit 8
And outputs the status of the design data as a message to the display unit 11 or outputs an error message to the display unit 11 if the tool activation condition is not satisfied. There is also a method.

【0022】また、上記の実施例では、表示部11は設計
デ―タがどのCADツ―ルの入力となり得るかを、起動
可能ツ―ルの一覧をメニュ―表示したが、全ツ―ルの一
覧と起動可能ツ―ルの可否を図18のように表形式で表示
してもよい。
In the above-described embodiment, the display unit 11 displays a menu of a list of tools that can be activated to indicate which CAD tool the design data can be input. May be displayed in a table format as shown in FIG. 18.

【0023】なお、上記の実施例では、設計ステ―タス
記憶部8におけるビットパタ―ンのビットは、一旦1に
セットした後は0に戻さないが、例えば演算器割り当て
過程の設計デ―タに対して今までに行った演算器割り当
ての処理を全て取り消して、演算器割り当てが行われる
以前の設計デ―タに戻すというようなことが起こった場
合は、演算器割り当て過程であることを示すビット番号
2のビットも0に戻す。
In the above embodiment, the bit of the bit pattern in the design status storage section 8 is not reset to 0 after it is once set to 1, but it is, for example, stored in the design data in the operation unit assignment process. On the other hand, if the process of canceling all the processing unit assignments performed so far and returning to the design data before the execution of the processing unit assignment occurs, it indicates that it is the processing unit assignment process. The bit of bit number 2 is also returned to 0.

【0024】以上、実施例1は、設計者がとり出した設
計デ―タに対して、その設計段階と、そのデ―タを入力
として起動することが可能なツ―ルとを表示できるよう
にしたものである。 ○実施例2
As described above, according to the first embodiment, for the design data extracted by the designer, the design stage and a tool that can be started with the data as input can be displayed. It was made. ○ Example 2

【0025】図2は実施例2に係る設計支援システムの
構成を示すブロック図である。設計デ―タ記憶部1、演
算器割り当て実行部5、記憶要素割り当て実行部6、R
TL出力部7の機能は実施例1と同様である。
FIG. 2 is a block diagram showing the configuration of the design support system according to the second embodiment. Design data storage unit 1, arithmetic unit assignment execution unit 5, storage element assignment execution unit 6, R
The function of the TL output unit 7 is the same as in the first embodiment.

【0026】実施例1においては、設計デ―タは、どの
設計段階においても、図3の有向グラフと図4または図
5のテ―ブルという共通の構造を持っていたが、実施例
2に係る設計支援システムでは、各設計段階でデ―タ構
造が異なる。例えば、表2に示すようなデ―タの種別が
ある。
In the first embodiment, the design data has the common structure of the directed graph of FIG. 3 and the table of FIG. 4 or 5 at any design stage. In the design support system, the data structure is different at each design stage. For example, there are data types as shown in Table 2.

【0027】[0027]

【表2】 [Table 2]

【0028】このため、ツ―ル間関係記憶部13は、設計
デ―タ記憶部1に記憶されている上記各種の設計デ―タ
の種別と、表3に示す設計支援ツ―ルとの入出力関係
を、図19のような有向グラフで記憶する。図19における
長方形のノ―ドはツ―ルを、円形のノ―ドは設計デ―タ
の種別を示す。例えば、ツ―ル2(記憶要素割り当て)
は、種別1、2のデ―タ、即ち、スケジュ―ル済みフロ
―グラフと演算器割り当て表(図5(a))とを入力と
して、種別3のデ―タ、即ち、記憶要素割り当て表(図
5(b))を出力することを表している。
For this reason, the tool relation storage unit 13 stores the types of the various design data stored in the design data storage unit 1 and the design support tools shown in Table 3. The input / output relationship is stored in a directed graph as shown in FIG. In FIG. 19, a rectangular node indicates a tool, and a circular node indicates a type of design data. For example, tool 2 (memory element allocation)
Is input with data of types 1 and 2, ie, a scheduled flowchart and an operation unit assignment table (FIG. 5A), and outputs data of type 3, ie, a storage element assignment table. (FIG. 5B) is output.

【0029】[0029]

【表3】 [Table 3]

【0030】システム状態記憶部14は、上記の設計支援
ツ―ルが実行された履歴を図20(a)のように、設計デ
―タ記憶部1に記憶されている設計デ―タの名前と種別
を対応づけて図20(b)のように記憶する。図20(a)
中の入力デ―タ・出力デ―タは、ツ―ルが実際に実行さ
れたときに入出力したデ―タのデ―タ名を表し、ツ―ル
の状態は、1ならば現在実行中であることを示す。例え
ば、1行目は、ツ―ル1(演算器割り当て)がFG1,
P1を入力として実行され、デ―タFU1が生成された
ことを表している。
As shown in FIG. 20A, the system status storage unit 14 stores the history of the execution of the design support tool as the name of the design data stored in the design data storage unit 1. And the type are associated with each other and stored as shown in FIG. FIG. 20 (a)
The input data and output data in the table indicate the data names of the data input and output when the tool was actually executed. If the tool status is 1, the tool is currently executed. Indicates that it is inside. For example, in the first line, the tool 1 (assignment of the arithmetic unit) is FG1,
This is executed by using P1 as an input, and indicates that data FU1 has been generated.

【0031】指示部16は、ツ―ルの実行の指示やシステ
ム状態記憶部6に対して、あるツ―ルの入力となり得る
デ―タの表示,ツ―ルの実行履歴の表示等の指示,問い
あわせをキ―ボ―ド等により行う部分である。表示部17
は、指示部16による問いあわせ結果をディスプレイ上に
表示する部分である。ツ―ル実行可能デ―タ検出部15
は、指示部16において指定されたツ―ルの入力となり得
る設計デ―タ記憶部1に記憶されている設計デ―タの組
を検出し、表示部17に転送する。
The instructing unit 16 instructs execution of a tool and instructs the system status storage unit 6 to display data that can be an input of a certain tool, display a tool execution history, and the like. This is the part where inquiry is made by keyboard or the like. Display 17
Is a part for displaying the result of the inquiry by the instruction unit 16 on the display. Tool executable data detector 15
Detects a set of design data stored in the design data storage unit 1 which can be an input of the tool designated by the instruction unit 16 and transfers it to the display unit 17.

【0032】いま、設計デ―タ記憶部1に図20(b)の
ような設計デ―タが記憶されている場合を考える。すな
わち、図21のようなスケジュ―ル済フロ―グラフFG
1,FG2、図5(a)のような演算器割り当て表FU
1,FU2,FU3、図5(b)のような記憶要素割り
当て表R1、及びツ―ル1(演算器割り当て)実行時に
おける使用可能な演算器数,種類の制約条件P1,P2
が存在するものとする。
Now, let us consider a case where design data as shown in FIG. 20B is stored in the design data storage unit 1. That is, the scheduled flow graph FG as shown in FIG.
1, FG2, arithmetic unit assignment table FU as shown in FIG.
1, FU2, FU3, a storage element allocation table R1 as shown in FIG. 5 (b), and the number of available operation units and types of constraints P1, P2 when executing tool 1 (operation unit allocation).
Shall exist.

【0033】いま、設計者が指示部16において、ツ―ル
2(記憶要素割り当て)の入力となるデ―タとして、ど
のようなものが存在するかをシステムに問いあわせた場
合を考える。ツ―ル実行可能デ―タ検出部15は、システ
ム状態記憶部14,ツ―ル間関係記憶部13の情報をもと
に、指定されたツ―ルの入力となり得るデ―タの組を図
22のフロ―チャ―トの手順にしたがって求める。まず、
S1において、指定されたツ―ルidであるi=2が入
力され、S2において、図19のツ―ル入出力関係グラフ
からコ―ドi=2をもつツ―ルノ―ド(長方形のノ―
ド)n5及び、その入力デ―タノ―ドn1,n4(円形
のノ―ド)の数K=2とその種別i1 =1,i2 =2を
得る。S3〜S51,S52は、i1 ,i2 のデ―タの組合
わせで整合条件(例えば、2個のデ―タが同一のデ―タ
から生成されていなければならない)をみたすものを図
19のツ―ル入出力関係グラフを用いて選ぶステップであ
る。S3において、デ―タノ―ドx,yの共通の祖先u
とは、グラフをノ―ドx,yから入力方向にたどり、最
初に合流したデ―タノ―ド(円形ノ―ド)とする。ただ
し、x(y)からy(x)へのパスが存在する場合は、
x(y)を共通の祖先とする。図19の場合、ノ―ドn1
からn4へのパスがあるため、i1 =1,i2 =2の共
通の祖先としてf=1が得られる。この結果、S4の判
定はNOとなり、S51へ進む。S51においては、図20の
ようなシステム状態記憶部14の情報が調べられる。すな
わち、i1 =1,i2 =2の種別の設計デ―タの組で、
f=1の種別の設計デ―タから生成されたもの(また
は、f=1の種別の設計デ―タそのもの)を求めて、L
とする。図20(b)から、i1 =1としては、FG1,
FG2が考えられ、図20(a)の履歴から、f=1のデ
―タから生成される種別i2 =2のデ―タは、FU1
(FG1から生成),FU2,FU3(ともにFG2か
ら生成)であるから、 L={(FG1,FU1),(FG2,FU2),(F
G2,FU3)} が得られる。よって、S53の判定はNO、S6の判定
は、K=2のためにYESとなり、S7で、 L′={(FG1,FU1),(FG2,FU2),
(FG2,FU3)} となり、これがツ―ル2(記憶要素割り当て)に入力で
きるデ―タの組となる。表示部17はこの結果を、例え
ば、図23のようにディスプレイ上に表示する(S21)。
Now, let us consider a case where the designer inquires of the system in the instruction unit 16 as to what kind of data to be input to the tool 2 (storage element allocation). The tool executable data detection unit 15 determines a set of data that can be an input of a designated tool based on information in the system state storage unit 14 and the tool relation storage unit 13. Figure
Follow the steps in the 22 flowcharts. First,
In S1, the specified tool id, i = 2, is input. In S2, a tool node having a code i = 2 (rectangular node) is obtained from the tool input / output relation graph of FIG. ―
C) The number K = 2 of n5 and its input data nodes n1 and n4 (circular nodes) and their types i 1 = 1 and i 2 = 2 are obtained. S3~S51, S52 is, i 1, i 2 de - Fig those meet other combinations in matching condition (must be generated from data for example, two de - - data is identical de)
This is the step of selecting using the 19 tool input / output relation graph. In S3, the common ancestor u of the data nodes x and y
Is a data node (circular node) that follows the graph from the nodes x and y in the input direction and merges first. However, if there is a path from x (y) to y (x),
Let x (y) be a common ancestor. In the case of FIG. 19, node n1
To n4, f = 1 is obtained as a common ancestor of i 1 = 1 and i 2 = 2. As a result, the determination in S4 becomes NO, and the process proceeds to S51. In S51, information in the system status storage unit 14 as shown in FIG. 20 is checked. That is, a set of design data of the type i 1 = 1, i 2 = 2,
The data generated from the design data of the type f = 1 (or the design data itself of the type f = 1) is obtained, and L
And From FIG. 20B, assuming that i 1 = 1, FG1,
FG2 is considered, and from the history of FIG. 20A, the data of the type i 2 = 2 generated from the data of f = 1 is FU1
(Generated from FG1), FU2, and FU3 (both generated from FG2), L = {(FG1, FU1), (FG2, FU2), (F
G2, FU3)} is obtained. Therefore, the determination in S53 is NO, and the determination in S6 is YES because K = 2, and in S7, L '= {(FG1, FU1), (FG2, FU2),
(FG2, FU3)}, which is a set of data that can be input to tool 2 (storage element allocation). The display unit 17 displays this result on a display, for example, as shown in FIG. 23 (S21).

【0034】図22のフロ―チャ―トのS8〜S21は、S
1で指定されたツ―ルiの入力が3以上の場合、上記の
S3〜S51,S52でチェックされていない整合条件(例
えば、入力2,3が同一のデ―タから生成されていなけ
ればならない)をみたすものを図19のツ―ル入出力関係
グラフを用いて選び出す部分である。以下において、こ
れらのステップを通る例を示す。
S8 to S21 of the flowchart of FIG.
If the input of the tool i specified in 1 is 3 or more, the matching conditions not checked in the above S3 to S51 and S52 (for example, if the inputs 2 and 3 are not generated from the same data, This part is selected by using the tool input / output relation graph of FIG. In the following, an example that goes through these steps will be described.

【0035】今度は、設計者が指示部16において、ツ―
ル3(RTL出力)の入力となるデ―タとして、どのよ
うなものが存在するかをシステムに問いあわせた場合を
考える。図22のフロ―チャ―ト中のS1においてi=3
が入力され、S2において、図19のツ―ル入出力関係グ
ラフからK=3,i1 =1,i2 =2,i3 =3とな
り、S3において、前記の例の場合と同様に、f=1と
なり、S4,S51へと進み、 L={(FG1,FU1),(FG2,FU2),(F
G2,FU3)} が得られる。次に、S53の判定はNO、S6の判定は、
K=3ゆえNOとなり、S8へ進み、j=3とする。S
9以降は、Lの各要素(リスト)に種別ij のデ―タを
加えたものをL′とし、L′の部分集合でij とi1
j-1 間の整合条件をみたすものを次々と求めてゆき
(S15)、最終結果を出力とするステップである。S9
では、j≦K=3となるから、S10へ進み、Lの要素に
種別i3 =3のデ―タを加えたデ―タの組の集合L′を
求める。種別i3 =3のデ―タは、図20(b)からR1
のみであり、 L′={(FG1,FU1,R1),(FG2,FU
2,R1),(FG2,FU3,R1)} となる。次に、S11〜S17のル―プで、L′の各リスト
のl,j番目のデ―タ間で整合がとれているものを選
ぶ。S11でl=1として、S12は、YESとなり、S13
において、図19のツ―ル入出力関係グラフを参照し、i
l =1,i3 =3の共通の祖先としてf=1が得られ、
S14,S15へ進み、L′の中で、第一,第三デ―タが共
通のデ―タから生成されているものを図20(a)の履歴
から求め、 L′={(FG1,FU1,R1)} となる。なぜなら、図20(a)より、R1はFG1から
生成されたものであり、(FG2,FU2,R1),
(FG2,FU3,R1)は、FG2,R1間で整合が
とれていないからである。ここで、L′≠φであるから
S16は、NOとなって、S17へ進み、l=2として、L
の各リストの2,3番目の整合性のチェックに移る(S
12以降)。S12はYESとなり、S13において、図19の
グラフから、i2 =2,i3 =3(ノ―ドn4,n6に
対応)の共通の祖先として、f=2を得る。よって、S
14はNOとなり、S15へ進む。S15では、Lのリストの
うち、2,3番目のデ―タが、同一種別f=2から生成
されているものを選ぶ。図20(a)の履歴から、R1は
FU1から生成されているので、L′={(FG1,F
U1,R1)}のままであり、S16,17を経て、l=3
とする。そして、S12の判定は、NOとなり、内側のル
―プをぬける。次に、S20,21を経て、j=4となり、
S9の判定は、NOとなって、最終結果 L′={(FG1,FU1,R1)} が出力される。そして、表示部17はこの結果を、図24の
ようにディスプレイ上に表示する。
This time, the designer operates the instruction section 16 to make a tool.
Let us consider a case where the system is inquired about what kind of data exists as input data of the file 3 (RTL output). I = 3 at S1 in the flowchart of FIG.
Is input, and in S2, K = 3, i 1 = 1, i 2 = 2, i 3 = 3 from the tool input / output relationship graph of FIG. 19, and in S3, as in the case of the above example, f = 1, the process proceeds to S4 and S51, and L = {(FG1, FU1), (FG2, FU2), (F
G2, FU3)} is obtained. Next, the determination in S53 is NO, and the determination in S6 is
Since K = 3, the result is NO, the process proceeds to S8, and j = 3. S
9 and thereafter, L ′ is a value obtained by adding data of type ij to each element (list) of L, and ij and i 1 to
This is a step of successively finding what satisfies the matching condition between ij-1 (S15) and outputting the final result. S9
Then, since j ≦ K = 3, the process proceeds to S10, and a set L ′ of data sets obtained by adding data of the type i 3 = 3 to the elements of L is obtained. Data of type i 3 = 3 is obtained from R1 in FIG.
L ′ = {(FG1, FU1, R1), (FG2, FU
2, R1), (FG2, FU3, R1)}. Next, from the loops of S11 to S17, a list is selected that matches between the l and j-th data of each list of L '. In S11, 1 = 1, S12 becomes YES, and S13
In FIG. 19, referring to the tool input / output relation graph of FIG.
f = 1 is obtained as a common ancestor of l = 1, i 3 = 3,
Proceeding to S14 and S15, of the L's, the first and third data generated from the common data are obtained from the history shown in FIG. 20 (a), and L '= F (FG1, FU1, R1)}. 20 (a), R1 is generated from FG1, and (FG2, FU2, R1),
This is because (FG2, FU3, R1) is not matched between FG2 and R1. Here, since L '≠ φ, S16 becomes NO, and the process proceeds to S17, where l = 2 and L
Move to the second and third consistency check of each list of (S
12 or later). S12, YES, in S13, from the graph of FIG. 19, i 2 = 2, i 3 = 3 - as a common ancestor (Bruno corresponds to the de-n4, n6), obtain f = 2. Therefore, S
14 is NO and the process proceeds to S15. In S15, from the list of L, a list in which the second and third data are generated from the same type f = 2 is selected. Since R1 is generated from FU1 based on the history shown in FIG. 20A, L ′ = {(FG1, F
U1, R1)}, and after S16 and S17, 1 = 3
And The determination in S12 is NO, and the inner loop is eliminated. Next, through S20 and S21, j = 4,
The determination in S9 is NO, and the final result L '= {(FG1, FU1, R1)} is output. Then, the display unit 17 displays this result on the display as shown in FIG.

【0036】また、図22のS53またはS16において、候
補となるデ―タの組合わせの集合が空になった場合は、
指定されたツ―ルiの入力となり得るデ―タの組が存在
しないことになるため、S19を経て、表示部17は図25の
ようなメッセ―ジをディスプレイ上に表示し、ツ―ルi
がまだ実行できる状態にないことを設計者に知らせる。
さらに、不足しているデ―タ種別を含めて表示すること
もできる(図25下部)。
In S53 or S16 of FIG. 22, if the set of candidate data combinations becomes empty,
Since there is no data set that can be an input of the specified tool i, the display unit 17 displays a message as shown in FIG. 25 on the display via S19, and displays the tool. i
Notify the designer that is not yet ready to run.
Furthermore, the data including the missing data type can be displayed (lower part of FIG. 25).

【0037】なお、上述の実施例に以下のような機能を
加えてもよい。指示部16において、システム状態記憶部
14に記憶されている図20のような表や、ツ―ル間関係記
憶部13に記憶されている図19のグラフを表示させる指示
も可能とし、表示部17がこれらをディスプレイ等に表示
する。これによって、設計者は、現在どのような設計デ
―タが存在するか、また、あるツ―ルの入力となり得る
デ―タの組が存在しないことがわかった場合に、どの種
別のデ―タが不足しているかを知ることができる。ま
た、表示部17がシステム状態記憶部6の内容を常に表示
することによって、例えば、ツ―ル1,2を連続させて
実行させた場合等に、設計者は、図20(a)のように、
ツ―ルの実行過程においても、既にツ―ル1が終了し、
デ―タFU3が生成されていること等、その時点におけ
るシステムの状態を把握することが可能となる。さら
に、設計者が、複数のツ―ルを連続的に実行させ、途中
で実行を中止したくなった場合に、どのデ―タまでが生
成されているか、どの処理までは終了しているかを知る
ことができる。
The following functions may be added to the above embodiment. In the instruction unit 16, a system state storage unit
An instruction to display a table as shown in FIG. 20 stored in 14 and a graph in FIG. 19 stored in the tool relation storage unit 13 is also possible, and the display unit 17 displays these on a display or the like. . This allows the designer to determine what kind of design data currently exists, and if there is no data set that can be used as an input for a tool, what kind of data To know if there is a shortage of data. The display unit 17 always displays the contents of the system state storage unit 6, so that, for example, when the tools 1 and 2 are continuously executed, the designer can obtain the information shown in FIG. To
In the tool execution process, tool 1 has already been completed,
It is possible to grasp the state of the system at that time, such as the fact that the data FU3 has been generated. Furthermore, if the designer wants to execute multiple tools continuously and wants to stop the execution halfway, it is necessary to determine what data has been generated and what processing has been completed. You can know.

【0038】あるいは、表示部17は、ツ―ル間関係記憶
部13から、指示部16において指定されたツ―ルの入力と
して必要なデ―タ種別とそれらの満たすべき整合条件を
表示するようにしてもよい。例えば、上述の実施例の場
合において、指示部16において、ツ―ル3が指定された
場合、表示部17は、図26のようなメッセ―ジをディスプ
レイ上に表示してもよい。
Alternatively, the display unit 17 displays, from the inter-tool relation storage unit 13, data types necessary for inputting the tool specified by the instruction unit 16 and matching conditions to be satisfied. It may be. For example, in the case of the above-described embodiment, when the tool 3 is designated by the instruction unit 16, the display unit 17 may display a message as shown in FIG. 26 on the display.

【0039】また、指示部16において、ツ―ルを指定す
るだけでなく、例えば、「ツ―ル1をデ―タFG1を入
力の1つとして実行する場合の実行可能な入力デ―タの
組を表示する」というように、ツ―ルと入力デ―タの一
部を指定させ、表示部17が結果を表示してもよい。
The instruction unit 16 not only specifies a tool but also, for example, “executable input data when executing tool 1 as one of the inputs of data FG1”. The display unit 17 may display a result by designating a tool and a part of the input data, such as “display a set”.

【0040】また、上記の実施例では、表示部17は、指
示部16において指定されたツ―ルの入力となり得るデ―
タの組のみを表示したが、常に、各ツ―ルごとにその入
力となり得るデ―タの組の表を図27のように表示してお
くこともできる。これにより、設計者は、複数のツ―ル
を連続的に実行させた場合等におけるツ―ルの実行途中
過程でも、「あるツ―ルを実行するために必要なデ―タ
が全てそろった」等の情報を得ることができる。
In the above-described embodiment, the display unit 17 displays data that can be used as an input of the tool specified by the instruction unit 16.
Although only a set of data is displayed, a table of a set of data that can be an input for each tool can be always displayed as shown in FIG. As a result, the designer was able to read "All the data necessary to execute a certain tool has been collected, even during the execution of the tool when a plurality of tools are executed continuously. And the like.

【0041】以上、実施例2は、各段階でデ―タ構造が
異なるためツ―ルを起動するのに複数の設計デ―タが必
要な場合に、設計者が指定したツ―ルに対して、そのツ
―ルに入力が可能な設計デ―タの組を表示できるように
したものである。 ○実施例3
As described above, according to the second embodiment, when a plurality of design data are required to activate the tool because the data structure is different at each stage, the tool specified by the designer is used. Thus, a set of design data that can be input to the tool can be displayed. ○ Example 3

【0042】本実施例は、実施例1のようにデ―タ構造
が各設計段階で共通である場合に、実施例2を応用し、
設計者が指定したツ―ルに対して、入力が可能な設計デ
―タを表示できるようにしたものである。
In this embodiment, when the data structure is common in each design stage as in the first embodiment, the second embodiment is applied.
Design data that can be input can be displayed for the tool specified by the designer.

【0043】本実施例に係る設計支援システムの構成を
示すブロック図は図2とほぼ同様であるが、実施例1の
スケジュ―リング実行部4もツ―ルとして備えている。
この場合、ツ―ル間関係記憶部13に記憶される情報は図
19ではなく図28のような形となる。システム状態記憶部
14は各設計デ―タ名と設計段階とを対応づけた図29のよ
うな情報を保持する。各設計デ―タと設計段階を対応づ
けるには、実施例1におけるステ―タス設定部9の機能
によりリセットされた図8のようなビットパタ―ンを用
いればよい。実施例2の図20(a)のような履歴情報は
必ずしも必要ではない。
The block diagram showing the configuration of the design support system according to the present embodiment is almost the same as that of FIG. 2, but the scheduling execution unit 4 of the first embodiment is also provided as a tool.
In this case, the information stored in the tool relation storage unit 13 is
The shape is as shown in FIG. 28 instead of 19. System status storage
14 holds information as shown in FIG. 29, which associates each design data name with a design stage. In order to associate each design data with the design stage, a bit pattern as shown in FIG. 8 reset by the function of the status setting unit 9 in the first embodiment may be used. The history information as shown in FIG. 20A of the second embodiment is not always necessary.

【0044】ここで、設計者が指定したツ―ルidをi
とする(ツ―ルは例えば表3に示すものにid=0;ス
ケジュ―リングを加えたものとする)。ツ―ル実行可能
デ―タ検出部15は、図28の情報を基にして、ツ―ルiの
入力となり得る設計デ―タの設計段階はiであると判断
し、図29を参照して設計段階iの設計デ―タを探し出し
て、この指定されたツ―ルに入力可能な設計デ―タとし
て出力する。表示部17は指示部16からの指示に従ってこ
の出力結果をディスプレイ等に表示し、設計者は、こう
して表示された設計デ―タから1つを選択した上で、指
定したツ―ルを起動することができる。
Here, the tool id specified by the designer is represented by i
(Tools are, for example, those shown in Table 3 with id = 0; scheduling is added). The tool executable data detection unit 15 determines that the design stage of the design data that can be the input of the tool i is i based on the information of FIG. 28, and refers to FIG. Then, the design data of the design stage i is searched for and output as design data that can be input to the designated tool. The display unit 17 displays the output result on a display or the like in accordance with the instruction from the instruction unit 16, and the designer selects one of the design data displayed in this way and activates the designated tool. be able to.

【0045】なお、例えばFG1をツ―ル1に入力して
作成したFU1が既に存在するにも拘らず、設計者がこ
れを忘れて再度ツ―ル2を指定し且つ入力デ―タとして
FG1を選択してしまうという無駄が起こることがあ
る。これを防ぐためには、図20(a)のような履歴情報
をシステム状態記憶部14に記憶しておき、設計者が指定
したツ―ルとその入力として選択した入力デ―タとが、
過去に実行したツ―ルとその入力デ―タとに一致し、実
行の結果作成されたデ―タが残っている場合には、「既
に実行・デ―タ作成されています」なる旨のメッセ―ジ
を表示部17にて表示すればよい。あるいは、指定された
ツ―ルに入力可能なデ―タを表示する段階で、既にその
ツ―ルに入力され実行されているデ―タを除いて表示す
るようにしてもよい。 ○実施例4
For example, although FU1 created by inputting FG1 to tool 1 already exists, the designer forgets this and designates tool 2 again, and inputs FG1 as input data. There is a case where the waste of selecting is caused. In order to prevent this, history information as shown in FIG. 20A is stored in the system state storage unit 14, and the tool designated by the designer and the input data selected as the input are
If the tool executed in the past matches the input data and the data created as a result of the execution remains, the message "Executed and created data" is displayed. The message may be displayed on the display unit 17. Alternatively, at the stage of displaying data that can be input to a specified tool, data that has already been input and executed to that tool may be displayed. ○ Example 4

【0046】本実施例は、実施例2のようにデ―タ構造
が各設計段階で異なる場合に、設計者がとり出したデ―
タに対して、そのデ―タを入力として起動が可能なツ―
ルと、そのとき共に入力すべき設計デ―タとを表示でき
るようにするものである。
In this embodiment, when the data structure is different at each design stage as in the second embodiment, the data extracted by the designer is used.
A tool that can be started with the data as input
And the design data to be input at the same time.

【0047】本実施例に係る設計支援システムの構成を
示すブロック図は図2と同様である。設計者が指示部16
においてあるデ―タをとり出すことを指定すると、ま
ず、図20(b)を参照してそのデ―タの種別を調べる。
それから、ツ―ル間関係記憶部13に記憶されている図19
を参照して、その種別のデ―タが入力となり得るツ―ル
(複数存在することがある)を選び出す。こうして選び
出した各々のツ―ルについて、ツ―ル実行可能デ―タ検
出部15において、図22のフロ―チャ―トに示したような
処理を行い、入力可能なデ―タの組を求める。求められ
た組の中から指定されたデ―タを含むものだけを選び、
表示するときには指定されたデ―タ以外の入力すべきデ
―タを表示する。このときの表示部17の様子を図30に示
す。設計者はこれをもとに、指定したデ―タに対して起
動するツ―ルを選択し、そのときに必要な他のデ―タを
誤りや漏れなく入力することができる。
A block diagram showing the configuration of the design support system according to the present embodiment is the same as FIG. Designator 16
When the user designates that certain data is taken out, the type of the data is first checked with reference to FIG.
Then, FIG. 19 stored in the tool relation storage unit 13.
, Select a tool (there may be a plurality of tools) to which data of that type can be input. For each tool selected in this way, the tool executable data detection unit 15 performs the processing shown in the flowchart of FIG. 22 to obtain a set of inputtable data. . Select only those that contain the specified data from the set obtained,
When displaying, data to be input other than the designated data is displayed. The state of the display unit 17 at this time is shown in FIG. Based on this, the designer can select a tool to be activated for the specified data, and can input other necessary data without errors or omissions.

【0048】以上の実施例1〜4においては、ハ―ドウ
ェア構成を意識しない抽象的な仕様記述を入力し、レジ
スタ・トランスファレベルの設計デ―タを生成するシス
テムを取り上げたが、他の設計作業を支援する設計支援
システムにおいても同様の機能が実現できる。例えば、
レジスタ・トランスファレベルの仕様記述から論理回路
デ―タを生成するシステムにおいては、例えば、(1)
テクノロジ−非依存機能回路デ―タを生成する、(2)
テクノロジ−非依存AND/OR回路デ―タを生成す
る、(3)テクノロジ−依存回路デ―タを生成する等の
設計段階を経るので、これら(1)〜(3)の設計支援
ツ―ルとそこで生成される設計デ―タに対して、実施例
1〜4と同様の処理を行うことができる。つまり、複数
の設計段階を経る一般的な統合CADシステムに応用す
ることができる。
In the above-described first to fourth embodiments, a system is described in which an abstract specification description is input without considering the hardware configuration and register-transfer level design data is generated. Similar functions can be realized in a design support system that supports work. For example,
In a system that generates logic circuit data from a register transfer level specification description, for example, (1)
Generating technology-independent functional circuit data (2)
Since the design stages such as generating technology-independent AND / OR circuit data and (3) generating technology-dependent circuit data, the design support tools (1) to (3) are executed. Then, the same processing as in the first to fourth embodiments can be performed on the design data generated there. That is, it can be applied to a general integrated CAD system that goes through a plurality of design stages.

【0049】[0049]

【発明の効果】以上説明したように本発明によれば、設
計支援ツ―ルを用いた設計過程において生成された様々
な設計段階の設計デ―タが多数記憶されている場合に
も、いったん記憶された設計デ―タを再度取り出して使
用しようとしたときに、この設計デ―タがどの設計過程
を経たものかということ、設計過程を完了させるために
はこの設計デ―タに対してさらにどの設計支援ツ―ルを
実行する必要があるかということ、あるいは、この設計
デ―タがどの設計支援ツ―ルの入力となり得るかという
こと等を設計者に容易に知らしめる。また、どの設計支
援ツ―ルがどの設計デ―タの組み合わせに対して実行可
能状態にあるかということ、使用しようとした設計支援
ツ―ルを実行するために必要なデ―タが揃っているかと
いうこと、あるいは、どの種類の設計デ―タが不足して
いるかということ等を設計者に即座に知らしめる。さら
に、デ―タx,yは同一のデ―タzから生成されたもの
でなくてはならない等の条件がある場合において、設計
支援ツ―ルを実行するのに必要な正しい設計デ―タの組
み合わせを設計者に示す。よって、設計者が設計デ―タ
を管理する負担を軽減し、正しくない組み合わせのデ―
タを用いてツ―ルを起動するという操作ミスやそれによ
る誤った設計結果の生成、システムの誤動作を防ぐこと
のできる設計支援システムが実現できる等の実用上多大
なる効果が奏せられる。
As described above, according to the present invention, even when a large number of design data of various design stages generated in the design process using the design support tool are stored, the data is once stored. When trying to retrieve and use the stored design data again, it is necessary to know which design process has passed through this design data, and to complete the design process, Further, the designer can be easily informed which design support tool needs to be executed or which design support tool can receive the design data. In addition, information on which design support tool is executable with respect to which combination of design data, and data necessary to execute the design support tool to be used are available. To inform the designer immediately about what kind of design data is missing or what kind of design data is lacking. Further, when there are conditions such as that the data x and y must be generated from the same data z, correct design data necessary for executing the design support tool is provided. Is shown to the designer. Therefore, the burden on the designer of managing the design data is reduced, and the data of the incorrect combination is
There is a great effect in practical use, such as an operation error of starting a tool using a tool, generation of an erroneous design result due to the operation error, and a design support system that can prevent a malfunction of the system.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 実施例1に係る設計支援システムの概略構成
図。
FIG. 1 is a schematic configuration diagram of a design support system according to a first embodiment.

【図2】 実施例2に係る設計支援システムの概略構成
図。
FIG. 2 is a schematic configuration diagram of a design support system according to a second embodiment.

【図3】 設計デ―タ記憶部1に記憶される、設計対象
の動作フロ―を表す有向グラフの一例を示す図。
FIG. 3 is a diagram showing an example of a directed graph representing an operation flow of a design target, which is stored in a design data storage unit 1;

【図4】 有向グラフ中のノ―ドに割り当てられた資源
を記憶する設計デ―タ記憶部1の内容の一例を示す図。
FIG. 4 is a diagram showing an example of the contents of a design data storage unit 1 that stores resources allocated to nodes in a directed graph.

【図5】 有向グラフ中のノ―ドに割り当てられた
(a)演算器(b)記憶要素(レジスタ)を記憶する設
計デ―タ記憶部1の内容の一例を示す図。
FIG. 5 is a diagram showing an example of the contents of a design data storage unit 1 that stores (a) an arithmetic unit (b) and storage elements (registers) allocated to nodes in a directed graph.

【図6】 表示部11に表示される有向グラフの一例を示
す図。
FIG. 6 is a diagram showing an example of a directed graph displayed on a display unit 11;

【図7】 表示部11に表示されるデ―タパスグラフの一
例を示す図。
FIG. 7 is a view showing an example of a data path graph displayed on a display unit 11;

【図8】 設計デ―タの設計段階を記憶するためのビッ
トパタ―ン。
FIG. 8 is a bit pattern for storing a design stage of design data.

【図9】 ステ―タス設定部9の動作を表す図。FIG. 9 is a diagram showing an operation of a status setting unit 9;

【図10】 ツ―ル起動可能性判定部10の動作を表す
図。
FIG. 10 is a diagram showing an operation of a tool activation possibility determination unit 10;

【図11】 スケジュ―リングが全く行われていない設
計デ―タに対するビットパタ―ン。
FIG. 11 is a bit pattern for design data for which no scheduling has been performed.

【図12】 図3の有向グラフ(スケジュ―リング途中
過程のデ―タ)に対するビットパタ―ン。
12 is a bit pattern for the directed graph of FIG. 3 (data in the process of scheduling).

【図13】 図3の有向グラフで示される設計デ―タを
以降の操作対象として指示したときに表示部11に出力さ
れるメッセ―ジの一例を示す図。
13 is a diagram showing an example of a message output to the display unit 11 when design data indicated by the directed graph of FIG. 3 is designated as a subsequent operation target.

【図14】 スケジュ―リングが終了した設計デ―タに
対するビットパタ―ン。
FIG. 14 is a bit pattern for design data for which scheduling has been completed.

【図15】 図3の有向グラフで示される設計デ―タに
操作を加えて得られる設計デ―タの有向グラフの一例を
示す図。
FIG. 15 is a diagram showing an example of a directed graph of design data obtained by performing an operation on the design data shown in the directed graph of FIG. 3;

【図16】 図15の有向グラフ(記憶要素割り当て途中
過程のデ―タ)に対するビットパタ―ン。
16 is a bit pattern for the directed graph of FIG. 15 (data in the process of allocating storage elements).

【図17】 図15の有向グラフで示される設計デ―タを
以降の操作対象として指示したときに表示部11に出力さ
れるメッセ―ジの一例を示す図。
17 is a diagram showing an example of a message output to the display unit 11 when design data indicated by the directed graph in FIG. 15 is designated as a subsequent operation target.

【図18】 図3の有向グラフで示される設計デ―タを
以降の操作対象として指示したときに表示部11に出力さ
れるメッセ―ジの別の一例を示す図。
18 is a diagram showing another example of a message output to the display unit 11 when design data indicated by the directed graph in FIG. 3 is designated as a subsequent operation target.

【図19】 設計デ―タの種別と設計支援ツ―ルとの入
出力関係を表す図。
FIG. 19 is a diagram showing an input / output relationship between a type of design data and a design support tool.

【図20】 システム状態記憶部14の記憶内容を示す
図。(a)設計支援ツ―ルが実行された履歴の一例を示
す図。(b)設計デ―タ名を種別毎に分類した図。
FIG. 20 is a diagram showing contents stored in a system state storage unit 14; (A) The figure which shows an example of the log | history which the design support tool performed. (B) A diagram in which design data names are classified by type.

【図21】 スケジュ―リング済み有向グラフの一例を
示す図。
FIG. 21 is a diagram showing an example of a scheduled directed graph.

【図22】 ツ―ル実行可能デ―タ検出部15の動作を表
す図。
FIG. 22 is a diagram illustrating an operation of a tool executable data detection unit 15;

【図23】 ツ―ル2(記憶要素割り当て)の入力とな
るデ―タを問い合わせたときに表示部17に出力されるメ
ッセ―ジの一例を示す図。
FIG. 23 is a diagram showing an example of a message output to the display unit 17 when inquiring of data to be input to tool 2 (storage element assignment).

【図24】 ツ―ル3(RTL出力)の入力となるデ―
タを問い合わせたときに表示部17に出力されるメッセ―
ジの一例を示す図。
FIG. 24: Data to be input to tool 3 (RTL output)
Message output to the display unit 17 when an inquiry is made
FIG.

【図25】 ツ―ルの入力となるべきデ―タが存在しな
い(不足している)場合に表示部17に出力されるメッセ
―ジの一例を示す図。
FIG. 25 is a diagram showing an example of a message output to the display unit 17 when data to be a tool input does not exist (is insufficient).

【図26】 ツ―ル3(RTL出力)の入力となるデ―
タを問い合わせたときに表示部17に出力されるメッセ―
ジの別の一例を示す図。
FIG. 26 shows data to be input to tool 3 (RTL output).
Message output to the display unit 17 when an inquiry is made
The figure which shows another example of a dice.

【図27】 各ツ―ルの入力となり得るデ―タの組の表
を常時表示しておく場合のメッセ―ジの一例を示す図。
FIG. 27 is a diagram showing an example of a message when a table of a set of data that can be an input of each tool is always displayed.

【図28】 デ―タ構造が各設計段階で共通である場合
の設計デ―タの種別と設計支援ツ―ルとの入出力関係を
表す図。
FIG. 28 is a view showing the input / output relationship between the type of design data and the design support tool when the data structure is common in each design stage.

【図29】 実施例3におけるシステム状態記憶部14の
記憶内容である、設計デ―タ名を設計段階毎に分類した
図。
FIG. 29 is a diagram in which design data names, which are storage contents of the system state storage unit 14 according to the third embodiment, are classified for each design stage.

【図30】 デ―タ構造が各設計段階で異なる場合に、
ある設計デ―タを以降の操作対象として指示したとき表
示部17に出力されるメッセ―ジの一例を示す図。
FIG. 30: When the data structure is different at each design stage,
FIG. 9 is a diagram showing an example of a message output to the display unit 17 when design data is instructed as a subsequent operation target.

【符号の説明】[Explanation of symbols]

1 設計デ―タ記憶部 2 フロ―グラフ表示部 3 デ―タパス表示部 4 スケジュ―リング実行部 5 演算器割り当て実行部 6 記憶要素割り当て実行部 7 RTL出力部 8 設計ステ―タス記憶部 9 ステ―タス設定部 10 ツ―ル起動可能性判定部 11 表示部 12 指示部 13 ツ―ル間関係記憶部 14 システム状態記憶部 15 ツ―ル実行可能デ―タ検出部 16 指示部 17 表示部 Reference Signs List 1 Design data storage unit 2 Flow graph display unit 3 Data path display unit 4 Scheduling execution unit 5 Computing unit allocation execution unit 6 Storage element allocation execution unit 7 RTL output unit 8 Design status storage unit 9 Status ―Status setting section 10 Tool activation possibility judgment section 11 Display section 12 Indicator section 13 Tool relation storage section 14 System status storage section 15 Tool executable data detection section 16 Indicator section 17 Display section

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 複数の設計段階に分けられた設計作業を
行う設計支援手段を構成するものであって、少なくとも
1種類以上の設計データを入力し新たな種類の設計デー
タを生成する、各設計作業に対応した複数の設計手段
と、 この設計手段により生成された設計データを記憶する設
計データ記憶手段と、 この設計データ記憶手段に記憶された設計データとこの
設計データの種類とを対応づけて記憶する設計データ種
類記憶手段と、 前記設計手段に入力することのできる設計データの種類
を各々の設計手段について予め記憶しておく関係記憶手
段と、 前記設計手段が実行された履歴を、実行された設計手段
が入力した設計データ及び生成した設計データと共に記
憶する履歴記憶手段と、 前記関係記憶手段に記憶された設計データの種類と前記
設計データ種類記憶手段に記憶された設計データの種類
とが一致すること及び前記履歴記憶手段に記憶された履
歴から判断して同一の設計データを元にして生成された
ものであることを条件として、指定された設計手段に入
力することのできる設計データを、複数種類の設計デー
タの入力を必要とする設計手段に対しては設計データの
組として、求めて表示する手段とを具備したことを特徴
とする設計支援システム。
1. A design support means for performing a design work divided into a plurality of design stages, wherein at least one or more types of design data are input to generate a new type of design data. A plurality of design means corresponding to the work, design data storage means for storing design data generated by the design means, design data stored in the design data storage means and a type of the design data, A design data type storage means for storing, a relation storage means for storing in advance for each design means a type of design data which can be input to the design means, and a history of the execution of the design means. History storage means for storing together with design data inputted and design data generated by the design means, and the type of design data stored in the relation storage means On the condition that the type of the design data stored in the total data type storage means matches and that the data is generated based on the same design data determined from the history stored in the history storage means. Means for obtaining and displaying design data that can be input to designated design means as a set of design data for design means that require input of a plurality of types of design data. Characteristic design support system.
JP3107022A 1991-05-13 1991-05-13 Design support system Expired - Fee Related JP3065707B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3107022A JP3065707B2 (en) 1991-05-13 1991-05-13 Design support system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3107022A JP3065707B2 (en) 1991-05-13 1991-05-13 Design support system

Publications (2)

Publication Number Publication Date
JPH04336382A JPH04336382A (en) 1992-11-24
JP3065707B2 true JP3065707B2 (en) 2000-07-17

Family

ID=14448533

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3107022A Expired - Fee Related JP3065707B2 (en) 1991-05-13 1991-05-13 Design support system

Country Status (1)

Country Link
JP (1) JP3065707B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4738787B2 (en) * 2004-10-12 2011-08-03 富士通株式会社 Process visualization program, process visualization apparatus, and process visualization method

Also Published As

Publication number Publication date
JPH04336382A (en) 1992-11-24

Similar Documents

Publication Publication Date Title
US10031938B2 (en) Determining Boolean logic and operator precedence of query conditions
US6571247B1 (en) Object oriented technology analysis and design supporting method
US6854111B1 (en) Library manager for automated programming of industrial controls
JP2745794B2 (en) Document processing device
US8782554B2 (en) Context menu dependency on many objects of different type
WO2001067291A2 (en) Method, process and system for optimized outcome driven workflow synthesis and reduction
JP3115237B2 (en) Control program creation device and control program creation method
WO2008003536A2 (en) Method, system and computer program for determining the processing order of a plurality of events
US8548967B1 (en) System for visual query and manipulation of configuration management records
CN113159618A (en) Rule engine design method and device with separated technical view angles
JP3577400B2 (en) System design equipment and data warehouse design system
US5341507A (en) Data drive type information processor having both simple and high function instruction processing units
JP3065707B2 (en) Design support system
JP5884925B2 (en) Management support apparatus, management support method, and management support program
JP6993573B2 (en) Program analysis method, program analysis device and program analysis program
JP2005190212A (en) Database system, data processing method and program
JP2831721B2 (en) Arithmetic unit assignment device
JP5007609B2 (en) Production order creation program and production order creation device
JP2001188673A (en) Software reuse assisting device
JP2831741B2 (en) Storage Element Allocation Support Device in Architecture Synthesis System
JP2012128555A (en) Engineering arrangement integration system and engineering arrangement integration method
JP2005004411A (en) System development method and system development supporting program
JP2831726B2 (en) Memory element allocation support device
JP5224248B2 (en) Work execution condition formulation support apparatus and work execution condition formulation support method
CN118093105A (en) Algorithm scheduling method, device, equipment and storage medium

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees