JP3065105U - オ―トゲインコントロ―ル回路 - Google Patents
オ―トゲインコントロ―ル回路Info
- Publication number
- JP3065105U JP3065105U JP1999004528U JP452899U JP3065105U JP 3065105 U JP3065105 U JP 3065105U JP 1999004528 U JP1999004528 U JP 1999004528U JP 452899 U JP452899 U JP 452899U JP 3065105 U JP3065105 U JP 3065105U
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- gain control
- signal
- output
- converter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Control Of Amplification And Gain Control (AREA)
Abstract
(57)【要約】
【課題】 本考案は、ゲインコントロール回路のゲイン
コントロールアンプの出力に、レベル可変回路等が有っ
ても、その回路の温度・経時変化に伴うレベル変動が影
響しないオートゲインコントロール回路を提供する。 【解決手段】 被安定化信号を受けて補正電圧によりゲ
イン制御された信号を出力できるゲインコントロールア
ンプと、フィードバック信号を検波して検波電圧を出力
する検波器と、基準電圧を基準として、前記検波器の検
波電圧を積分して、前記ゲインコントロールアンプに補
正電圧を出力する積分器とを設けたオートゲインコント
ロール回路において、前記検波器の検波電圧と、前記積
分器の補正電圧とを選択接続できるスイッチと、 該ス
イッチで選択したアナログ電圧をデジタルデータに変換
するA/Dコンバータとを具備している解決手段。
コントロールアンプの出力に、レベル可変回路等が有っ
ても、その回路の温度・経時変化に伴うレベル変動が影
響しないオートゲインコントロール回路を提供する。 【解決手段】 被安定化信号を受けて補正電圧によりゲ
イン制御された信号を出力できるゲインコントロールア
ンプと、フィードバック信号を検波して検波電圧を出力
する検波器と、基準電圧を基準として、前記検波器の検
波電圧を積分して、前記ゲインコントロールアンプに補
正電圧を出力する積分器とを設けたオートゲインコント
ロール回路において、前記検波器の検波電圧と、前記積
分器の補正電圧とを選択接続できるスイッチと、 該ス
イッチで選択したアナログ電圧をデジタルデータに変換
するA/Dコンバータとを具備している解決手段。
Description
【0001】
本考案は、信号のレベルをフィードバック制御して安定化するオートゲインコ ントロール回路に関する。
【0002】
従来技術の例について、図3を参照して構成と動作について説明する。 図3に示すように、従来のオートゲインコントロール回路は、ゲインコントロ ールアンプ20と、検波器21と、D/Aコンバータ23と、積分器22とで構 成している。 そして、信号源10の被安定化信号Aのレベルを安定化して出力している。
【0003】 ゲインコントロールアンプ20は、補正電圧によりゲインが制御されるアンプ である。
【0004】 検波器21は、ゲインコントロールアンプ20の出力点a1からのフィードバ ック信号を検波して、検波電圧Vdを出力している。
【0005】 また、D/Aコンバータ23は、制御信号により温度安定度化した基準のアナ ログ電圧Vrを出力する。
【0006】 そして、積分器22は、抵抗R1、R2と、コンデンサCと、オペアンプとで 構成し、基準電圧Vrを基準として、検波器21の検波電圧Vdを積分した補正 電圧Vcを出力する。
【0007】 そして、オートゲインコントロール回路は、補正電圧Vcでゲインコントロー ルアンプ20のゲインをフィードバック制御して、信号源10の被安定化出力で ある信号Aの点a1におけるレベルを安定化している。 従って、オートゲインコントロール回路は、信号源10や、ゲインコントロー ルアンプ20の温度・経時変化に伴うレベル変動を吸収することができる。 すなわち、オートゲインコントロール回路は、信号源10の周波数成分を持っ た信号を基準電圧VrのDC電圧の安定度に置き換えているので、ゲインコント ロールアンプ20の出力点a1のレベルが安定化される。
【0008】 しかし、図3に示すように、信号Bと、信号源10の信号Aとを所望の割合で 加算器60で加算して出力する回路において、ゲインコントロールアンプ20の 出力点a1の信号レベルは安定化しているが、加算器60の入力点a2までの信 号経路に、レベルを所望の大きさに変化させる回路であるアッテネータ30と、 信号を分岐するデバイダ40と、バッファアンプ50とがあるので、それら各回 路の温度・経時変化に伴うレベル変動が影響して、レベル精度のよい加算が出来 なくなる。
【0009】 例えば、信号Bと、信号Bの1/10の電圧レベルとした信号Aとを、加算器 60で加算する例で説明する。
【0010】 この場合、デバイダ40と、バッファアンプ50とを通過した減衰量をあらか じめ測定しておいて、信号Bのレベルをa1点のレベルに換算して設定し、そし てアッテネータ30の減衰量の設定を20dB(電圧は1/10)増加させる。 しかし、デバイダ40と、バッファアンプ50との減衰量の温度・経時変化に よりa2点におけるレベル変動は大きな誤差要因となる。
【0011】 しかも、オートゲインコントロール回路と加算器60との間に、付加回路があ る場合の温度・経時変化に伴うレベル変動は、信号の周波数成分が高くなればな るほど大きくなる傾向があり、オートゲインコントロール回路を挿入した効果が 減少する。
【0012】 ところで、検波器21のリニアリティが、アッテネータ30の減衰量と同じ精 度なら、D/Aコンバータ23の基準電圧Vrの設定を変化させることによりア ッテネータ30を使用しなくても、信号Aを1/10に変化させ、安定度良くで きるオートゲインコントロール回路を実現できる。 しかし、一般に検波器21のリニアリティは、アッテネータ30の減衰量のリ ニアリティより劣るので、D/Aコンバータ23の基準電圧Vrの設定を変化さ せることによるオートゲインコントロール回路では信号の安定化を実現できない 。
【0013】
上記説明のように、ゲインコントロール回路のフィードバック点a1における 信号レベルは安定しているが、レベルを所望の大きさに変化させる回路以降の出 力点a2において、それらのレベルを所望の大きさに変化させる各回路の温度・ 経時変化に伴うレベル変動が影響して、信号の加算等が精度良く行えない場合が あり実用上の不便があった。 そこで、本考案は、こうした問題に鑑みなされたもので、その目的は、ゲイン コントロール回路のゲインコントロールアンプの出力に、レベル可変回路等が有 っても、その回路の温度・経時変化に伴うレベル変動が影響しないオートゲイン コントロール回路を提供することにある。
【0014】
即ち、上記目的を達成するためになされた本考案の第1は、 被安定化信号を受けて補正電圧によりゲイン制御された信号を出力できるゲイ ンコントロールアンプと、 フィードバック信号を検波して検波電圧を出力する検波器と、 基準電圧を基準として、前記検波器の検波電圧を積分して、前記ゲインコント ロールアンプに補正電圧を出力する積分器と、 を設けたオートゲインコントロール回路において、 前記検波器の検波電圧と、前記積分器の補正電圧とを選択接続できるスイッチ と、 該スイッチで選択したアナログ電圧をデジタルデータに変換するA/Dコンバ ータと、 を具備して、前記基準電圧を制御していることを特徴としたオートゲインコン トロール回路を要旨としている。
【0015】 そして、上記目的を達成するためになされた本考案の第2は、 被安定化信号を受けて補正電圧によりゲイン制御された信号を出力できるゲイ ンコントロールアンプと、 フィードバック信号を検波して検波電圧を出力する検波器と、 基準電圧を出力するD/Aコンバータと、 該D/Aコンバータの基準電圧を基準として、前記検波器の検波電圧を積分し て、前記ゲインコントロールアンプに補正電圧を出力する積分器と、 を設けて、前記ゲインコントロールアンプの出力に、少なくとも2つの減衰量 が設定できるアッテネータが接続されたオートゲインコントロール回路において 、 前記レベル可変回路の出力と、基準レベルの信号とを受けて、前記検波器に選 択接続できるスイッチと、 前記検波器の出力と、前記積分器の出力とを切り換えて接続できる切換スイッ チと、 該切換スイッチのアナログ電圧出力を受けてデジタルデータに変換出力するA /Dコンバータと、 該A/Dコンバータの出力を受けて記憶し、制御信号を出力するCPUと、 を具備していることを特徴としたオートゲインコントロール回路を要旨として いる。
【0016】 また、上記目的を達成するためになされた本考案の第3は、 被安定化信号を受けて補正電圧によりゲイン制御された信号を出力できるゲイ ンコントロールアンプと、 フィードバック信号を検波して検波電圧を出力する検波器と、 基準電圧を出力するD/Aコンバータと、 該D/Aコンバータの基準電圧を基準として、前記検波器の検波電圧を積分し て、前記ゲインコントロールアンプに補正電圧を出力する積分器と、 を設けて、前記ゲインコントロールアンプの出力に、少なくとも2つの減衰量 が設定できるアッテネータが接続されたオートゲインコントロール回路において 、 前記レベル可変回路の出力と、基準レベルの信号と、前記ゲインコントロール アンプの出力とを受けて、前記検波器に選択接続できるスイッチと、 前記検波器の出力と、前記積分器の出力とを切り換えて接続できる切換スイッ チと、 該切換スイッチのアナログ電圧出力を受けてデジタルデータに変換出力するA /Dコンバータと、 該A/Dコンバータの出力を受けて記憶し、制御信号を出力するCPUと、 を具備していることを特徴としたオートゲインコントロール回路を要旨として いる。
【0017】 そして、上記目的を達成するためになされた本考案の第4は、 基準レベルの信号と、レベル可変回路の出力とを加算して出力する加算器を設 けた本考案第1、2又は3記載のオートゲインコントロール回路を要旨としてい る。
【0018】
本考案の実施の形態は、下記の実施例において説明する。
【0019】
(実施例1) 最初に、本実施例1におけるオートゲインコントロール回路の構成について図 1を参照して説明する。 図1に示すように、オートゲインコントロール回路は、ゲインコントロールア ンプ20と、検波器21と、積分器22と、D/Aコンバータ23との従来構成 に、スイッチS1、S2、S4と、A/Dコンバータ70と、CPU80とを追 加して構成している。
【0020】 そして、ゲインコントロールアンプ20の出力は、アッテネータ30と、デバ イダ40と、バッファアンプ50とを介して、加算器60に印加している。
【0021】 ゲインコントロールアンプ20と、検波器21と、D/Aコンバータ23と、 積分器22との動作については、従来技術において説明したので省略する。
【0022】 スイッチS1、S2は、制御信号によりON(メーク)/OFF(ブレーク) できるスイッチである。 スイッチS4は、制御信号によりa側またはb側に切換できる切換スイッチで ある。
【0023】 A/Dコンバータ70は、アナログ電圧をデジタルデータに変換する変換器で ある。
【0024】 CPU80は、コンピュータであり、例えば、A/Dコンバータ70のデジタ ルデータを受けて記憶し、またD/Aコンバータ23の基準電圧Vrと、スイッ チS1、S2のON/OFFと、切換スイッチS4のa/bの切換とを制御する 。
【0025】 アッテネータ30は、信号レベルを所望の減衰量で可変できる減衰回路で、例 えば、20dBステップで可変できる減衰器である。
【0026】 デバイダ40は、1つの信号を2つに分岐する回路で、例えば、信号レベルは それぞれ6dB減衰して出力する。
【0027】 バッファアンプ50は、例えば、入出力間の影響を無くすため、×1のゲイン を持ったアンプである。
【0028】 加算器60は、2つの信号を加算出力する回路で、例えば、信号Bと、信号B の所望の割合のレベルとした信号Aとを加算して出力する。
【0029】 次に、ゲインコントロールアンプ20の出力に、アッテネータ30と、デバイ ダ40と、バッファアンプ50とを通過した出力信号レベルを安定化して、加算 器60に印加する動作について、下記の場合として箇条書きで説明する。 ここでは、信号Bの電圧の1/10のレベルの信号Aと、信号Bとを、加算器 60で加算する場合とする。 また、アッテネータ30の減衰量は、0dBの設定とする。
【0030】 (1)スイッチS2はOFFとし、フィードバックループを切断しオートゲイン コントロール回路を動作させない。 スイッチS1をON、切換スイッチS4をa側とし、信号Bを検波器21で検 波し、検波電圧V1をA/Dコンバータ70でデジタルデータに変換してCPU 80に読み込み記憶する。
【0031】 (2)スイッチS1をOFFし、スイッチS2をONとし、フィードバックルー プを形成しオートゲインコントロール回路を動作させる。 スイッチS4をa側のままとし、信号Aの点a2における信号レベルを検波器 21で検波し、検波電圧V2をA/Dコンバータ70でデジタルデータに変換し てCPU80に読み込む。
【0032】 (3)そして、検波電圧V2が、CPU80に記憶している検波電圧V1と等し くなるように、D/Aコンバータ23を制御して基準電圧Vrを変化させる。 その結果、信号Bのレベルと、信号Aの点a2における信号レベルとは同じと なる。
【0033】 (4)スイッチS4をb側とし、信号Bのレベルと、信号Aの点a2における信 号レベルとが同じときの補正電圧V3を、A/Dコンバータ70でデジタルデー タに変換してCPU80に読み込み記憶する。
【0034】 (5)次に、アッテネータ30の減衰量設定を0dB設定から20dB設定に変 更すると、オートゲインコントロール回路が動作し、ゲインコントロールアンプ 20のゲインが20dB上昇して安定化する。 そして、ゲインコントロールアンプ20のゲインが20dB上昇して安定化し たときの補正電圧V4を、A/Dコンバータ70でデジタルデータに変換してC PU80に読み込む。
【0035】 (6)そして、補正電圧V4が、CPU80に記憶している補正電圧V3と等し くなるように、D/Aコンバータ23を制御して基準電圧Vrを変化させる。 その結果、信号A点のa2における信号レベルは、信号Bのレベルより20d B低いレベル、すなわち1/10の電圧となる。 しかも、信号Aの点a2からフィードバックループを形成したオートゲインコ ントロール回路として動作しているので、アッテネータ30と、デバイダ40と 、バッファアンプ50の温度・経時変化のレベル変動の要素をすべて吸収できる 。
【0036】 従って、信号Bと、信号Aとを所望の割合で加算器60で加算して出力する回 路において、アッテネータ30と、デバイダ40と、バッファアンプ50との温 度・経時変化に伴うレベル変動に影響されない、精度のよい割合のレベルで加算 が出来るオートゲインコントロール回路が実現できる。
【0037】 ところで、スイッチS1、S2は、それぞれ独立してON/OFFできるスイ ッチとして説明したが、2つの入力から、どれか1つを選択出力できるスイッチ であってもよい。
【0038】 (実施例2) 本考案の実施例2は、図1に示す回路においてオートゲインコントロール回路 のダイナミックレンジが不足する場合の例である。 例えば、信号Aのレベルを信号Bのレベルの1/100の電圧とする場合、ア ッテネータ30の減衰量を40dBに設定するが、ゲインコントロールアンプ2 0または、検波器21のリニアリティは良くなくてもよいが、ダイナミックレン ジが40dB無いと、オートゲインコントロール回路は動作できなくなる。
【0039】 このような場合に対処したオートゲイン回路の構成と動作について、図2を参 照して説明する。 図2に示すように、本実施例2のオートゲインコントロール回路は、ゲインコ ントロールアンプ20と、検波器21と、積分器22と、D/Aコンバータ23 と、スイッチS1、S2、S4と、A/Dコンバータ70と、CPU80との実 施例1の構成に、スイッチS3を追加して構成している。
【0040】 そして、ゲインコントロールアンプ20の出力は、アッテネータ30と、デバ イダ40と、バッファアンプ50とを通過して、加算器60に印加している。
【0041】 本実施例2は、実施例1の構成にゲインコントロールアンプ20の出力と検波 器21間に接続したスイッチS3を追加しただけであるので、実施例1において 説明した構成要素については説明を省略する。
【0042】 スイッチS3は、CPU80からの制御信号によりON/OFFできるスイッ チである。
【0043】 次に、信号Aを信号Bの電圧の1/100のレベルに減衰した信号と、信号B とを、加算器60で加算する場合の動作例で箇条書きで説明する。 また、アッテネータ30の減衰量は、0dBの設定とする。
【0044】 (1)スイッチS2、S3をOFFし、フィードバックループを切断してオート ゲインコントロール回路を動作させない状態とする。 スイッチS1をONし、スイッチS4をa側とし、信号Bを検波器21で検波 し、検波電圧V1をA/Dコンバータ70でデジタルデータに変換してCPU8 0に読み込み記憶する。
【0045】 (2)スイッチS1、S3をOFFし、スイッチS2をONとし、フィードバッ クループを形成しオートゲインコントロール回路を動作させる。 スイッチS4をa側のままとし、信号Aのa2における信号レベルを検波器2 1で検波し、検波電圧V2をA/Dコンバータ70でデジタルデータに変換して CPU80に読み込む。
【0046】 (3)そして、検波電圧V2が、CPU80に記憶している検波電圧V1と等し くなるように、D/Aコンバータ23を制御して基準電圧Vrを変化させる。 その結果、信号Bのレベルと、信号Aのa2点における信号レベルは同じとな る。
【0047】 (4)スイッチS4をb側とし、信号Bのレベルと、信号Aのa2点における信 号レベルが同じときの補正電圧V3をA/Dコンバータ70でデジタルデータに 変換してCPU80に読み込み記憶する。 尚、ここまでのステップは実施例1と同じである。
【0048】 (5)次に、スイッチS3をONし、スイッチS1、S2をOFFし、ゲインコ ントロールアンプ20の出力のa1点でフィードバックループを形成して安定化 する。 安定化した、補正電圧V5を、A/Dコンバータ70でデジタルデータに変換 してCPU80に読み込む。
【0049】 (6)そして、補正電圧V5が、CPU80に記憶している補正電圧V3と等し くなるように、D/Aコンバータ23を制御して基準電圧Vrを変化させる。 その結果、信号Aのa1点と、信号Aのa2点間に挿入された回路のレベル変 動の要因はキャンセルされる。
【0050】 (7)そして、アッテネータ30の減衰量を40dBと設定することにより、信 号Aのa2点における信号レベルは、信号Bのレベルより40dB低いレベル、 すなわち1/100の電圧となる。
【0051】 従って、実施例2によるオートゲインコントロール回路は、実施例1のように 、レベルを所望の大きさに変化させる回路の出力であるa2点からフィードバッ クをしていないので、信号Aの点a1から点a2間に挿入された各回路のその後 の温度・経時変化に伴うレベル変動を吸収しきれないが、上記のステップ(1) 〜(7)を繰り返すことにより軽減することができる。
【0052】 ところで、スイッチS1、S2、S3は、それぞれ独立してON/OFFでき るスイッチとして説明したが、3つの入力から、どれか1つを選択出力できるス イッチでもよい。
【0053】
本考案は、以上説明したような形態で実施され、以下に記載されるような効果 を奏する。 即ち、実施例1においては、ゲインコントロールアンプの出力に、温度・経時 変化に伴うレベル変動する回路が有っても、それらの各回路の温度・経時変化に 伴うレベル変動に影響されない効果がある。 また、実施例2においては、検波器のダイナミックレンジが不足する場合でも 、ゲインコントロールアンプの出力に、温度・経時変化に伴うレベル変動する回 路があっても、それらの温度・経時変化に伴うレベル変動を少なくすることがで きる効果がある。
【図1】本考案の実施例1の回路図である。
【図2】本考案の実施例2の回路図である。
【図3】従来の回路図である。
10 信号源 20 ゲインコントロールアンプ 21 検波器 22 積分器 23 D/Aコンバータ 30 アッテネータ 40 デバイダ 50 バッファアンプ 60 加算器 70 A/Dコンバータ 80 CPU
Claims (4)
- 【請求項1】 被安定化信号を受けて補正電圧によりゲ
イン制御された信号を出力できるゲインコントロールア
ンプと、 フィードバック信号を検波して検波電圧を出力する検波
器と、 基準電圧を基準として、前記検波器の検波電圧を積分し
て、前記ゲインコントロールアンプに補正電圧を出力す
る積分器と、 を設けたオートゲインコントロール回路において、 前記検波器の検波電圧と、前記積分器の補正電圧とを選
択接続できるスイッチと、 該スイッチで選択したアナログ電圧をデジタルデータに
変換するA/Dコンバータと、 を具備して、前記基準電圧を制御していることを特徴と
したオートゲインコントロール回路。 - 【請求項2】 被安定化信号を受けて補正電圧によりゲ
イン制御された信号を出力できるゲインコントロールア
ンプと、 フィードバック信号を検波して検波電圧を出力する検波
器と、 基準電圧を出力するD/Aコンバータと、 該D/Aコンバータの基準電圧を基準として、前記検波
器の検波電圧を積分して、前記ゲインコントロールアン
プに補正電圧を出力する積分器と、 を設けて、前記ゲインコントロールアンプの出力に、少
なくとも2つの減衰量が設定できるアッテネータが接続
されたオートゲインコントロール回路において、 前記レベル可変回路の出力と、基準レベルの信号とを受
けて、前記検波器に選択接続できるスイッチと、 前記検波器の出力と、前記積分器の出力とを切り換えて
接続できる切換スイッチと、 該切換スイッチのアナログ電圧出力を受けてデジタル電
圧に変換出力するA/Dコンバータと、 該A/Dコンバータの出力を受けて記憶し、制御信号を
出力するCPUと、 を具備していることを特徴としたオートゲインコントロ
ール回路。 - 【請求項3】 被安定化信号を受けて補正電圧によりゲ
イン制御された信号を出力できるゲインコントロールア
ンプと、 フィードバック信号を検波して検波電圧を出力する検波
器と、 基準電圧を出力するD/Aコンバータと、 該D/Aコンバータの基準電圧を基準として、前記検波
器の検波電圧を積分して、前記ゲインコントロールアン
プに補正電圧を出力する積分器と、 を設けて、前記ゲインコントロールアンプの出力に、少
なくとも2つの減衰量が設定できるアッテネータが接続
されたオートゲインコントロール回路において、 前記レベル可変回路の出力と、基準レベルの信号と、前
記ゲインコントロールアンプの出力とを受けて、前記検
波器に選択接続できるスイッチと、 前記検波器の出力と、前記積分器の出力とを切り換えて
接続できる切換スイッチと、 該切換スイッチのアナログ電圧出力を受けてデジタル電
圧に変換出力するA/Dコンバータと、 該A/Dコンバータの出力を受けて記憶し、制御信号を
出力するCPUと、 を具備していることを特徴としたオートゲインコントロ
ール回路。 - 【請求項4】 基準レベルの信号と、レベル可変回路の
出力とを加算して出力する加算器を設けた請求項1、2
又は3記載のオートゲインコントロール回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1999004528U JP3065105U (ja) | 1999-06-22 | 1999-06-22 | オ―トゲインコントロ―ル回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1999004528U JP3065105U (ja) | 1999-06-22 | 1999-06-22 | オ―トゲインコントロ―ル回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP3065105U true JP3065105U (ja) | 2000-01-28 |
Family
ID=43198728
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1999004528U Expired - Lifetime JP3065105U (ja) | 1999-06-22 | 1999-06-22 | オ―トゲインコントロ―ル回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3065105U (ja) |
-
1999
- 1999-06-22 JP JP1999004528U patent/JP3065105U/ja not_active Expired - Lifetime
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7944196B2 (en) | RF detector with crest factor measurement | |
US7218258B2 (en) | Method and system for mixed analog-digital automatic gain control | |
US5917372A (en) | Automatic gain control circuit | |
JP6351911B1 (ja) | 出力電力安定化回路及びそれを用いた高出力増幅装置 | |
JPS5911215B2 (ja) | 光受信回路 | |
US5786733A (en) | Phase-locked oscillating circuit with a frequency fluctuation detecting circuit | |
JP3065105U (ja) | オ―トゲインコントロ―ル回路 | |
KR100273883B1 (ko) | 위상고정루프(pll) 회로 및 동조전압 발생회로 | |
KR19990077025A (ko) | 상태 정보를 갖는 스위치 모드 전원 | |
US7076222B2 (en) | Digital controlled AGC | |
US5146224A (en) | Ac signal generating apparatus for voltage and current standard | |
JP3492886B2 (ja) | オフセット補償のための回路装置 | |
US7190454B2 (en) | Automatic power controller | |
JP3762022B2 (ja) | コンパンディング積分器 | |
JPH11136114A (ja) | 光電スイッチ | |
JPH07321582A (ja) | 対数増幅回路 | |
JP3146763B2 (ja) | 線形送信回路 | |
JPH1041769A (ja) | 送信機用自動利得制御回路 | |
JPH024507Y2 (ja) | ||
JP2002181858A (ja) | 受信レベルモニタ回路 | |
JP2002246919A (ja) | 自動レベル制御回路 | |
US20010022533A1 (en) | Rf-fet bias and switching circuit based on a quasi-open loop regulation | |
JP2907149B2 (ja) | 位相同期発振回路 | |
JP2979805B2 (ja) | Pll周波数シンセサイザ | |
JPH07212132A (ja) | 周波数掃引する信号発生器の出力レベル安定化回路 |