JP3064597B2 - 液晶表示パネル - Google Patents
液晶表示パネルInfo
- Publication number
- JP3064597B2 JP3064597B2 JP31691791A JP31691791A JP3064597B2 JP 3064597 B2 JP3064597 B2 JP 3064597B2 JP 31691791 A JP31691791 A JP 31691791A JP 31691791 A JP31691791 A JP 31691791A JP 3064597 B2 JP3064597 B2 JP 3064597B2
- Authority
- JP
- Japan
- Prior art keywords
- pixel electrode
- liquid crystal
- electrode layer
- data line
- pixel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Thin Film Transistor (AREA)
Description
【０００１】
【産業上の利用分野】本発明は液晶表示パネルに関し、
特に、その表示品質の向上技術に関する。
特に、その表示品質の向上技術に関する。
【０００２】
【従来の技術】液晶表示パネルにおいては、画像信号を
供給するデータ線（信号線）および走査信号を伝達する
ゲート線（走査線）が格子状に配置されて、各画素領域
が区画形成された一方側の透明基板と、共通電極が形成
された他方側の透明基板との間に液晶が封入されてお
り、共通電極と各画素領域の画素電極との間に印加され
る電位を制御して、画素領域毎の液晶の配向状態を変え
るようになっている。このため、各画素領域から構成さ
れたマトリクスアレイの一般的な構造は、図４および図
５に示すように、垂直方向のデータ線２ａ，２ｂ（信号
線）と、水平方向のゲート線３ａ，３ｂ（走査線）とに
よって区画形成された画素領域１ｂｂに、データ線２ａ
が導電接続するソース４およびゲート線３ｂが導電接続
するゲート５を有するＴＦＴ８が構成されており、その
ドレイン７には、それらの表面側に形成されたシリコン
酸化膜からなる層間絶縁膜２３の接続孔２３ｂを介し
て、画素電極６が導電接続している。
供給するデータ線（信号線）および走査信号を伝達する
ゲート線（走査線）が格子状に配置されて、各画素領域
が区画形成された一方側の透明基板と、共通電極が形成
された他方側の透明基板との間に液晶が封入されてお
り、共通電極と各画素領域の画素電極との間に印加され
る電位を制御して、画素領域毎の液晶の配向状態を変え
るようになっている。このため、各画素領域から構成さ
れたマトリクスアレイの一般的な構造は、図４および図
５に示すように、垂直方向のデータ線２ａ，２ｂ（信号
線）と、水平方向のゲート線３ａ，３ｂ（走査線）とに
よって区画形成された画素領域１ｂｂに、データ線２ａ
が導電接続するソース４およびゲート線３ｂが導電接続
するゲート５を有するＴＦＴ８が構成されており、その
ドレイン７には、それらの表面側に形成されたシリコン
酸化膜からなる層間絶縁膜２３の接続孔２３ｂを介し
て、画素電極６が導電接続している。
【０００３】
【発明が解決しようとする課題】しかしながら、従来の
液晶表示パネルにおいては、データ線２ａも、画素電極
６と同様に層間絶縁膜２３上に形成されて、その接続孔
２３ａを介してソース４に導電接続しているため、デー
タ線２ａと画素電極６とが短絡しやすい構造である。従
って、それらを確実に絶縁分離しておくためには、画素
電極６の端部６ａとデータ線２ａとの間に所定の間隔を
確保する必要があり、その間隔に相当して、画素電極６
の形成領域が狭くなっている。すなわち、表示可能な面
積比（開口率）が低いため、表示の品質が低いという問
題点がある。
液晶表示パネルにおいては、データ線２ａも、画素電極
６と同様に層間絶縁膜２３上に形成されて、その接続孔
２３ａを介してソース４に導電接続しているため、デー
タ線２ａと画素電極６とが短絡しやすい構造である。従
って、それらを確実に絶縁分離しておくためには、画素
電極６の端部６ａとデータ線２ａとの間に所定の間隔を
確保する必要があり、その間隔に相当して、画素電極６
の形成領域が狭くなっている。すなわち、表示可能な面
積比（開口率）が低いため、表示の品質が低いという問
題点がある。
【０００４】ここに、本願発明者は、データ線２ａと画
素電極６とを異なる絶縁膜上に形成することにより、デ
ータ線２ａと画素電極６とを短絡させることなく近接配
置し、画素領域の開口率を向上することを提案するもの
である。この提案に沿って、本願発明者が最初に案出し
たのは、図３に示すように、データ線２ａが形成された
下側層間絶縁膜１３の表面側に、さらに上層側層間絶縁
膜１４を形成し、下層側および上層側層間絶縁膜１３，
１４を貫通する接続孔１４ａを介して、画素電極６とド
レイン７とを導電接続させた構造である。この構造によ
れば、画素電極６とデータ線２ａとは、異なる層上に形
成されているので、短絡することがなく、画素電極６の
端部６ａをデータ線２ａの上方に位置させることができ
る。従って、画素電極６の近傍も表示部として使用可
能、すなわち、画素領域１ｂｂの開口率を高めることが
できるので、表示品質の向上を図ることができる。しか
しながら、この構造によれば、接続孔１４ａは下層側お
よび上層側層間絶縁膜１３，１４を開口して形成される
ため、接続孔１４ａのアスペクト比が高く、画素電極６
とドレイン７との導電接続部の信頼性が低下するという
新たな問題がある。
素電極６とを異なる絶縁膜上に形成することにより、デ
ータ線２ａと画素電極６とを短絡させることなく近接配
置し、画素領域の開口率を向上することを提案するもの
である。この提案に沿って、本願発明者が最初に案出し
たのは、図３に示すように、データ線２ａが形成された
下側層間絶縁膜１３の表面側に、さらに上層側層間絶縁
膜１４を形成し、下層側および上層側層間絶縁膜１３，
１４を貫通する接続孔１４ａを介して、画素電極６とド
レイン７とを導電接続させた構造である。この構造によ
れば、画素電極６とデータ線２ａとは、異なる層上に形
成されているので、短絡することがなく、画素電極６の
端部６ａをデータ線２ａの上方に位置させることができ
る。従って、画素電極６の近傍も表示部として使用可
能、すなわち、画素領域１ｂｂの開口率を高めることが
できるので、表示品質の向上を図ることができる。しか
しながら、この構造によれば、接続孔１４ａは下層側お
よび上層側層間絶縁膜１３，１４を開口して形成される
ため、接続孔１４ａのアスペクト比が高く、画素電極６
とドレイン７との導電接続部の信頼性が低下するという
新たな問題がある。
【０００５】以上の問題点に鑑みて、本発明の課題は、
接続部の信頼性などを犠牲とすることなく前述の提案を
実現することであり、画素電極とデータ線とを異なる層
上に形成した状態で、画素電極とデータ線とを近接配置
して、画素領域の開口率を高め、表示の品質を向上可能
な液晶表示パネルを実現することにある。
接続部の信頼性などを犠牲とすることなく前述の提案を
実現することであり、画素電極とデータ線とを異なる層
上に形成した状態で、画素電極とデータ線とを近接配置
して、画素領域の開口率を高め、表示の品質を向上可能
な液晶表示パネルを実現することにある。
【０００６】
【課題を解決するための手段】上記課題を解決するため
に、本発明の液晶表示パネルにおいて講じた手段は、透
明基板の表面側に形成されたマトリクスアレイが、薄膜
トランジスタのソースに下層側層間絶縁膜の第１の接続
孔を介して導電接続するデータ線と、そのドレインに下
層側層間絶縁膜の第２の接続孔を介して導電接続してお
り、導電性および光透過性を有する積み上げ電極層と、
この積み上げ電極層に上層側層間絶縁膜の接続孔を介し
て導電接続しており、端部がデータ線の上方に位置する
画素電極とを有することである。
に、本発明の液晶表示パネルにおいて講じた手段は、透
明基板の表面側に形成されたマトリクスアレイが、薄膜
トランジスタのソースに下層側層間絶縁膜の第１の接続
孔を介して導電接続するデータ線と、そのドレインに下
層側層間絶縁膜の第２の接続孔を介して導電接続してお
り、導電性および光透過性を有する積み上げ電極層と、
この積み上げ電極層に上層側層間絶縁膜の接続孔を介し
て導電接続しており、端部がデータ線の上方に位置する
画素電極とを有することである。
【０００７】ここで、接続部分の信頼性を高める目的
に、積み上げ電極層および画素電極には、いずれもＩＴ
Ｏ層で構成することが好ましい。
に、積み上げ電極層および画素電極には、いずれもＩＴ
Ｏ層で構成することが好ましい。
【０００８】また、本発明においては、薄膜トランジス
タの形状が反映されて、層間絶縁膜が凹凸を有する領域
で画素電極と積み上げ電極層とを導電接続させるのでは
なく、積み上げ電極層を薄膜トランジスタの非形成領域
上にまで拡張して形成しておき、この非形成領域上、す
なわち平坦領域において、画素電極を積み上げ電極層に
導電接続させて、それらの接続部の信頼性を高めること
が好ましい。
タの形状が反映されて、層間絶縁膜が凹凸を有する領域
で画素電極と積み上げ電極層とを導電接続させるのでは
なく、積み上げ電極層を薄膜トランジスタの非形成領域
上にまで拡張して形成しておき、この非形成領域上、す
なわち平坦領域において、画素電極を積み上げ電極層に
導電接続させて、それらの接続部の信頼性を高めること
が好ましい。
【０００９】さらに、画素電極の前段側ゲート側の端部
を薄膜トランジスタのゲートに導電接続する前段側ゲー
ト線の上方に位置させて、このゲート線と画素電極とで
電荷蓄積容量を形成させ、表示の保持特性を向上させる
ことが好ましい。
を薄膜トランジスタのゲートに導電接続する前段側ゲー
ト線の上方に位置させて、このゲート線と画素電極とで
電荷蓄積容量を形成させ、表示の保持特性を向上させる
ことが好ましい。
【００１０】
【作用】本発明の液晶表示パネルにおいて、データ線
は、下層側層間絶縁膜上に形成されており、その第１の
接続孔を介して薄膜トランジスタのソースに導電接続し
ている一方、画素電極は、上層側層間絶縁膜上に形成さ
れており、この上層側層間絶縁膜上から積み上げ電極層
を介してドレインに導電接続している。従って、データ
線と画素電極とは、互いに異なる層上に形成されている
ため、短絡する危険性がないので、データ線の上方位置
にまで画素電極の端部を配置することができる。それ
故、データ線の近傍にまで実質的な表示部を拡大するこ
と、すなわち開口率を高めることができるので、表示の
品質が向上する。ここで、積み上げ電極層は導電性を有
しているので、マトリクスアレイを構成するのに支障が
なく、また、光透過性を有しているので、積み上げ電極
層の形成は画素領域の開口率を低下させることがない。
は、下層側層間絶縁膜上に形成されており、その第１の
接続孔を介して薄膜トランジスタのソースに導電接続し
ている一方、画素電極は、上層側層間絶縁膜上に形成さ
れており、この上層側層間絶縁膜上から積み上げ電極層
を介してドレインに導電接続している。従って、データ
線と画素電極とは、互いに異なる層上に形成されている
ため、短絡する危険性がないので、データ線の上方位置
にまで画素電極の端部を配置することができる。それ
故、データ線の近傍にまで実質的な表示部を拡大するこ
と、すなわち開口率を高めることができるので、表示の
品質が向上する。ここで、積み上げ電極層は導電性を有
しているので、マトリクスアレイを構成するのに支障が
なく、また、光透過性を有しているので、積み上げ電極
層の形成は画素領域の開口率を低下させることがない。
【００１１】
【実施例】次に、本発明の一実施例について、添付図面
を参照して説明する。
を参照して説明する。
【００１２】図１は本発明の実施例１に係る液晶表示パ
ネルのマトリックスアレイの一部を示す平面図、図２は
そのＩ−Ｉ線における断面図である。ここで、図３ない
し図５に示した従来例または参考例の液晶表示パネルの
各部分と対応する機能を有する部分については同符号を
付してある。
ネルのマトリックスアレイの一部を示す平面図、図２は
そのＩ−Ｉ線における断面図である。ここで、図３ない
し図５に示した従来例または参考例の液晶表示パネルの
各部分と対応する機能を有する部分については同符号を
付してある。
【００１３】本例の液晶表示パネルにおいては、図１に
示すように、垂直方向のデータ線２ａ，２ｂ・・・（信
号線）と、水平方向のゲート線３ａ，３ｂ・・・（走査
線）とが格子状に配置され、それらの間に各画素領域１
ａａ，１ａｂ，１ａｃ，１ｂａ，１ｂｂ・・・が区画形
成されて、マトリクスアレイが構成されている。
示すように、垂直方向のデータ線２ａ，２ｂ・・・（信
号線）と、水平方向のゲート線３ａ，３ｂ・・・（走査
線）とが格子状に配置され、それらの間に各画素領域１
ａａ，１ａｂ，１ａｃ，１ｂａ，１ｂｂ・・・が区画形
成されて、マトリクスアレイが構成されている。
【００１４】以下に画素領域１ｂｂを例にとって、その
構造を説明する。
構造を説明する。
【００１５】この画素領域１ｂｂには、データ線２ａが
導電接続するソース４、ゲート線３ｂが導電接続するゲ
ート５、および画素電極６が導電接続するドレイン７に
よって、ＴＦＴ８が構成されている。ここで、画素電極
６は、導電性および光透過性の材料としてのＩＴＯから
なる透明電極であって、画素領域１ｂｂの略全面にわた
って形成されており、その端部がデータ線２ａ，２ｂお
よびゲート線３ａ，３ｂの直上に位置するまで拡張され
ている。そして、いずれの画素電極６も前段のゲート線
３ａの側に広い重なり面積を有している。
導電接続するソース４、ゲート線３ｂが導電接続するゲ
ート５、および画素電極６が導電接続するドレイン７に
よって、ＴＦＴ８が構成されている。ここで、画素電極
６は、導電性および光透過性の材料としてのＩＴＯから
なる透明電極であって、画素領域１ｂｂの略全面にわた
って形成されており、その端部がデータ線２ａ，２ｂお
よびゲート線３ａ，３ｂの直上に位置するまで拡張され
ている。そして、いずれの画素電極６も前段のゲート線
３ａの側に広い重なり面積を有している。
【００１６】この画素領域１ｂｂの断面構造は、図２に
示すように、液晶表示パネル全体を支持する透明基板９
の表面側に多結晶シリコン層１０が形成されており、こ
の多結晶シリコン層１０には、真性の多結晶シリコン領
域であるチャネル領域１１を除いて、ｎ型の不純物とし
てのリンが導入されて、ソース４およびドレイン７が形
成されている。ここで、リンの導入は、多結晶シリコン
層１０の表面側に形成されたゲート酸化膜１２の上のゲ
ート５をマスクとするイオン注入を利用することによ
り、ソース４およびドレイン７がセルフアラインとなる
ように行われる。
示すように、液晶表示パネル全体を支持する透明基板９
の表面側に多結晶シリコン層１０が形成されており、こ
の多結晶シリコン層１０には、真性の多結晶シリコン領
域であるチャネル領域１１を除いて、ｎ型の不純物とし
てのリンが導入されて、ソース４およびドレイン７が形
成されている。ここで、リンの導入は、多結晶シリコン
層１０の表面側に形成されたゲート酸化膜１２の上のゲ
ート５をマスクとするイオン注入を利用することによ
り、ソース４およびドレイン７がセルフアラインとなる
ように行われる。
【００１７】このＴＦＴ８の表面側には、シリコン酸化
膜からなる下層側層間絶縁膜１３が堆積されており、そ
れには第１の接続孔１３ａと第２の接続孔１３ｂとが開
口されている。そのうちの第１の接続孔１３ａを介し
て、アルミニウム層からなるデータ線２ａがソース４に
導電接続している。一方、第２の接続孔１３ｂを介して
は、画素電極６と同じく導電性および光透過性の材料と
してのＩＴＯからなる積み上げ電極層１５がドレイン７
に導電接続している。ここで、下層側層間絶縁膜１３の
表面は、ＴＦＴ８の形状に対応して凹凸が反映されてい
るが、積み上げ電極層１５は、ＴＦＴ８が形成されてい
ない平坦な領域１３ａ上（ＴＦＴ８の１３ｃ上の非形成
領域上）にまで拡張形成されている。従って、この領域
１３ａ上における積み上げ電極層１５の表面は平坦にな
っている。
膜からなる下層側層間絶縁膜１３が堆積されており、そ
れには第１の接続孔１３ａと第２の接続孔１３ｂとが開
口されている。そのうちの第１の接続孔１３ａを介し
て、アルミニウム層からなるデータ線２ａがソース４に
導電接続している。一方、第２の接続孔１３ｂを介して
は、画素電極６と同じく導電性および光透過性の材料と
してのＩＴＯからなる積み上げ電極層１５がドレイン７
に導電接続している。ここで、下層側層間絶縁膜１３の
表面は、ＴＦＴ８の形状に対応して凹凸が反映されてい
るが、積み上げ電極層１５は、ＴＦＴ８が形成されてい
ない平坦な領域１３ａ上（ＴＦＴ８の１３ｃ上の非形成
領域上）にまで拡張形成されている。従って、この領域
１３ａ上における積み上げ電極層１５の表面は平坦にな
っている。
【００１８】さらに、この液晶表示パネルにおいては、
透明基板９の表面側に、シリコン酸化膜からなる上層側
層間絶縁膜１４が形成されており、その表面側に画素電
極６が形成されている。ここで、画素電極６は、上層側
層間絶縁膜１４の接続孔１４ａを介して積み上げ電極層
１５に導電接続しており、この接続孔１４ａは、ＴＦＴ
８が形成されていない平坦な領域１３ａ上に形成されて
いる。このため、画素電極６は積み上げ電極層１５の平
坦領域に導電接続している。なお、上層側層間絶縁膜１
４としてはポリイミド層などを用いることなどにより、
その表面を平坦化して、液晶の配向性をより高めてもよ
い。
透明基板９の表面側に、シリコン酸化膜からなる上層側
層間絶縁膜１４が形成されており、その表面側に画素電
極６が形成されている。ここで、画素電極６は、上層側
層間絶縁膜１４の接続孔１４ａを介して積み上げ電極層
１５に導電接続しており、この接続孔１４ａは、ＴＦＴ
８が形成されていない平坦な領域１３ａ上に形成されて
いる。このため、画素電極６は積み上げ電極層１５の平
坦領域に導電接続している。なお、上層側層間絶縁膜１
４としてはポリイミド層などを用いることなどにより、
その表面を平坦化して、液晶の配向性をより高めてもよ
い。
【００１９】本例においては、マトリクスアレイが形成
された透明基板９と、カラーフィルタおよび共通電極が
形成された他方側の透明基板（図示せず）との間に液晶
が封入されて、液晶表示パネルが構成される。そして、
データ線２ａ，２ｂ・・・およびゲート線３ａ，３ｂ・
・・によって伝達される信号によって、共通電極と各画
素電極６との間に発生する電位を制御して、画素領域毎
の液晶の配向状態を変え、情報を表示するようになって
いる。ここで、画素電極６へは、電位がＴＦＴ８のドレ
イン７および積み上げ電極層１５を介して印加される。
された透明基板９と、カラーフィルタおよび共通電極が
形成された他方側の透明基板（図示せず）との間に液晶
が封入されて、液晶表示パネルが構成される。そして、
データ線２ａ，２ｂ・・・およびゲート線３ａ，３ｂ・
・・によって伝達される信号によって、共通電極と各画
素電極６との間に発生する電位を制御して、画素領域毎
の液晶の配向状態を変え、情報を表示するようになって
いる。ここで、画素電極６へは、電位がＴＦＴ８のドレ
イン７および積み上げ電極層１５を介して印加される。
【００２０】このような構成の本例の液晶表示パネルに
おいては、データ線２ａは下層側層間絶縁膜１３上に形
成されて、その第１の接続孔１３ａを介して薄膜トラン
ジスタ８のソース４に導電接続している一方、画素電極
６は、パッドとしての積み上げ電極層１５に積み上げさ
れた状態で、上層側層間絶縁膜１４上に形成されてい
る。すなわち、データ線２ａと画素電極６とは、互いに
異なる層上に形成されているので、短絡する危険性がな
い。従って、データ線２ａの上方位置にまで画素電極６
の端部６ａを配置することができるので、データ線２ａ
の近傍も表示部として利用できる。それ故、画素領域１
ｂｂの開口率が高い。また、画素電極６はデータ線２ａ
に対するシールド効果を発揮するので、データ線２ａの
電位が液晶の配向を乱すことがない。それ故、表示の品
質が向上する。さらに、積み上げ電極層１５は、導電性
を有しているので、マトリクスアレイを構成するのに支
障がなく、また、金属層を積み上げ電極層として用いた
場合と異なり、ＩＴＯからなる積み上げ電極層１５は光
透過性を有しているので、画素領域６が導電接続しやす
いように、積み上げ電極層１５を拡張形成しても、画素
領域１ｂｂの開口率が犠牲になることがない。加えて、
画素電極６は、積み上げ電極層１５を介して積み上げさ
れた状態にあるため、下層側および上層側層間絶縁膜１
３，１４の接続孔１３ｂ，１４ａは、いずれもがアスペ
クト比の低い構造になっているので、接続孔１３ｂ，１
４ａの内部における導電接続部の信頼性が高い。
おいては、データ線２ａは下層側層間絶縁膜１３上に形
成されて、その第１の接続孔１３ａを介して薄膜トラン
ジスタ８のソース４に導電接続している一方、画素電極
６は、パッドとしての積み上げ電極層１５に積み上げさ
れた状態で、上層側層間絶縁膜１４上に形成されてい
る。すなわち、データ線２ａと画素電極６とは、互いに
異なる層上に形成されているので、短絡する危険性がな
い。従って、データ線２ａの上方位置にまで画素電極６
の端部６ａを配置することができるので、データ線２ａ
の近傍も表示部として利用できる。それ故、画素領域１
ｂｂの開口率が高い。また、画素電極６はデータ線２ａ
に対するシールド効果を発揮するので、データ線２ａの
電位が液晶の配向を乱すことがない。それ故、表示の品
質が向上する。さらに、積み上げ電極層１５は、導電性
を有しているので、マトリクスアレイを構成するのに支
障がなく、また、金属層を積み上げ電極層として用いた
場合と異なり、ＩＴＯからなる積み上げ電極層１５は光
透過性を有しているので、画素領域６が導電接続しやす
いように、積み上げ電極層１５を拡張形成しても、画素
領域１ｂｂの開口率が犠牲になることがない。加えて、
画素電極６は、積み上げ電極層１５を介して積み上げさ
れた状態にあるため、下層側および上層側層間絶縁膜１
３，１４の接続孔１３ｂ，１４ａは、いずれもがアスペ
クト比の低い構造になっているので、接続孔１３ｂ，１
４ａの内部における導電接続部の信頼性が高い。
【００２１】また、本例においては、積み上げ電極層１
５に、画素電極６と同じくＩＴＯを用いているため、積
み上げ電極層１５と画素電極６との接続抵抗が低い。そ
れ故、ドレイン７と画素電極６との間の抵抗分は低いレ
ベルを維持できる。しかも、ドレイン７を構成する多結
晶シリコンは、ＩＴＯとのコンタクト抵抗が低いので、
積み上げ電極層１５とドレイン７との間のコンタクト抵
抗も低い。さらに、積み上げ電極層１５および上層側層
間絶縁膜１４の表面側は、ＴＦＴ８の形状が反映されて
凹凸を有しているが、第２の層間絶縁膜１４の接続孔１
４ａは、ＴＦＴ８が形成されていない平坦な領域１３ａ
上に形成されているので、積み上げ電極層１５と画素電
極６とのコンタクトの信頼性が高く、そのコンタクト抵
抗も低い。また、このような接続構造は、平坦部分を底
上げして、画素電極６表面を平坦化させて、液晶の配向
状態を改善する効果も発揮する。
５に、画素電極６と同じくＩＴＯを用いているため、積
み上げ電極層１５と画素電極６との接続抵抗が低い。そ
れ故、ドレイン７と画素電極６との間の抵抗分は低いレ
ベルを維持できる。しかも、ドレイン７を構成する多結
晶シリコンは、ＩＴＯとのコンタクト抵抗が低いので、
積み上げ電極層１５とドレイン７との間のコンタクト抵
抗も低い。さらに、積み上げ電極層１５および上層側層
間絶縁膜１４の表面側は、ＴＦＴ８の形状が反映されて
凹凸を有しているが、第２の層間絶縁膜１４の接続孔１
４ａは、ＴＦＴ８が形成されていない平坦な領域１３ａ
上に形成されているので、積み上げ電極層１５と画素電
極６とのコンタクトの信頼性が高く、そのコンタクト抵
抗も低い。また、このような接続構造は、平坦部分を底
上げして、画素電極６表面を平坦化させて、液晶の配向
状態を改善する効果も発揮する。
【００２２】さらに、液晶表示パネルの高精細化に伴っ
て、画素領域１ｂｂは微細化されているため、画素領域
１ｂｂにおける表示容量が減少し、オフ抵抗の高いＴＦ
Ｔ８を構成してリーク電流を小さくしても、ゲート線３
ｂの非選択期間内に表示電圧が低下し、表示の保持特性
が低くなりやすい傾向がある。しかしながら、本例の液
晶表示パネルにおいては、画素電極６の端部が前段のゲ
ート線３ａの上方に位置し、それらの間で電荷蓄積容量
を形成している。このため、画素領域１ｂｂの選択期間
中は、前段のゲート線３ａが非選択期間で、ゲート線３
ａには基準電位が印加されていることを利用して、電荷
蓄積容量に電荷を蓄積し、画素領域１ｂｂの液晶印加電
圧の保持特性を向上することもできる。しかも、本例に
おいては、画素電極６を前段のゲート３ａの側に広い重
なり面積を有するように形成してあるため、保持特性を
向上させる効果が顕著である。
て、画素領域１ｂｂは微細化されているため、画素領域
１ｂｂにおける表示容量が減少し、オフ抵抗の高いＴＦ
Ｔ８を構成してリーク電流を小さくしても、ゲート線３
ｂの非選択期間内に表示電圧が低下し、表示の保持特性
が低くなりやすい傾向がある。しかしながら、本例の液
晶表示パネルにおいては、画素電極６の端部が前段のゲ
ート線３ａの上方に位置し、それらの間で電荷蓄積容量
を形成している。このため、画素領域１ｂｂの選択期間
中は、前段のゲート線３ａが非選択期間で、ゲート線３
ａには基準電位が印加されていることを利用して、電荷
蓄積容量に電荷を蓄積し、画素領域１ｂｂの液晶印加電
圧の保持特性を向上することもできる。しかも、本例に
おいては、画素電極６を前段のゲート３ａの側に広い重
なり面積を有するように形成してあるため、保持特性を
向上させる効果が顕著である。
【００２３】なお、液晶表示パネルの各部分を構成する
形状などについては、限定がなく、製造する液晶表示パ
ネルの用途などに応じて最適なものに設定されるべき性
質のものである。
形状などについては、限定がなく、製造する液晶表示パ
ネルの用途などに応じて最適なものに設定されるべき性
質のものである。
【００２４】
【発明の効果】以上のとおり、本発明の液晶表示パネル
においては、下層側層間絶縁膜上に形成されたデータ線
と、導電性および光透過性の積み上げ電極層によって積
み上げされて、上層側層間絶縁膜上に形成された画素電
極とを有し、その端部がデータ線の上方位置にまで形成
されていることに特徴を有するので、以下の効果を奏す
る。
においては、下層側層間絶縁膜上に形成されたデータ線
と、導電性および光透過性の積み上げ電極層によって積
み上げされて、上層側層間絶縁膜上に形成された画素電
極とを有し、その端部がデータ線の上方位置にまで形成
されていることに特徴を有するので、以下の効果を奏す
る。
【００２５】 データ線と画素電極とは異なる層間絶
縁膜上に形成されているため、画素電極をデータ線の上
方にまで拡張しても、互いに短絡することがない。それ
故、データ線近傍も表示部とすることができるので、画
素領域の開口率が高い。また、画素電極はデータ線に対
するシールド効果を発揮するので、データ線の電位が液
晶の配向を乱すことがない。それ故、表示の品質が向上
する。
縁膜上に形成されているため、画素電極をデータ線の上
方にまで拡張しても、互いに短絡することがない。それ
故、データ線近傍も表示部とすることができるので、画
素領域の開口率が高い。また、画素電極はデータ線に対
するシールド効果を発揮するので、データ線の電位が液
晶の配向を乱すことがない。それ故、表示の品質が向上
する。
【００２６】 積み上げ電極層は導電性を有している
ので、マトリクスアレイを構成するのに支障がなく、ま
た、光透過性を有しているので、積み上げ電極層の形成
が開口率を低下させることもない。従って、積み上げ電
極層を画素電極との導電接続に適する領域に拡張して形
成することができる。たとえば、薄膜トランジスタの非
形成領域上で積み上げ電極層と画素領域とを導電接続さ
せた場合には、平坦領域において導電接続する構造にな
るので、それらの接続部の信頼性が高い。しかも、平坦
領域を底上げすることによって、画素電極表面を平坦化
させて、液晶の配向状態を改善する効果も発揮する。
ので、マトリクスアレイを構成するのに支障がなく、ま
た、光透過性を有しているので、積み上げ電極層の形成
が開口率を低下させることもない。従って、積み上げ電
極層を画素電極との導電接続に適する領域に拡張して形
成することができる。たとえば、薄膜トランジスタの非
形成領域上で積み上げ電極層と画素領域とを導電接続さ
せた場合には、平坦領域において導電接続する構造にな
るので、それらの接続部の信頼性が高い。しかも、平坦
領域を底上げすることによって、画素電極表面を平坦化
させて、液晶の配向状態を改善する効果も発揮する。
【００２７】 積み上げ電極層を画素領域と同じくＩ
ＴＯ層により構成した場合には、積み上げ電極層と画素
領域とのコンタクト抵抗が低いので、積み上げ電極層を
介在させても、マトリクスアレイの電気的特性を維持で
きる。
ＴＯ層により構成した場合には、積み上げ電極層と画素
領域とのコンタクト抵抗が低いので、積み上げ電極層を
介在させても、マトリクスアレイの電気的特性を維持で
きる。
【００２８】 画素電極の端部が前段側のゲート線の
上方に位置する場合には、このゲート線と画素電極とは
電荷蓄積容量を形成するので、表示の保持特性が向上す
る。
上方に位置する場合には、このゲート線と画素電極とは
電荷蓄積容量を形成するので、表示の保持特性が向上す
る。
【図１】本発明の実施例１に係る液晶表示パネルのマト
リックスアレイの一部を示す平面図である。
リックスアレイの一部を示す平面図である。
【図２】図１のＩ−Ｉ線における断面図である。
【図３】本発明の参考例に係る液晶表示パネルのマトリ
ックスアレイの一部を示す断面図である。
ックスアレイの一部を示す断面図である。
【図４】従来の液晶表示パネルのマトリックスアレイの
一部を示す平面図である。
一部を示す平面図である。
【図５】図４のII−II線における断面図である。
１ｂｂ・・・画素領域 ２ａ，２ｂ・・・データ線 ３ａ，３ｂ・・・ゲート線 ４・・・ソース ５・・・ゲート ６・・・画素電極 ７・・・ドレイン ８・・・ＴＦＴ １３・・・下層側層間絶縁膜 １３ａ・・・第１の接続孔 １３ｂ・・・第２の接続孔 １４・・・上層側層間絶縁膜 １４ａ・・・接続孔 １５・・・積み上げ電極層
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭64−68726（ＪＰ，Ａ) 特開 平１−156725（ＪＰ，Ａ) 特開 平３−175430（ＪＰ，Ａ) 特開 平３−164716（ＪＰ，Ａ) 特開 平２−245741（ＪＰ，Ａ) 特開 昭63−121886（ＪＰ，Ａ) 特開 平４−291240（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) G02F 1/1368
Claims (4)
- 【請求項１】 透明基板の表面側に形成されたマトリク
スアレイが、薄膜トランジスタのソースに下層側層間絶
縁膜の第１の接続孔を介して導電接続するデータ線と、
そのドレインに前記下層側層間絶縁膜の第２の接続孔を
介して導電接続しており、導電性および光透過性を備え
た積み上げ電極層と、この積み上げ電極層に上層側層間
絶縁膜の接続孔を介して導電接続しており、端部が前記
データ線の上方に位置する画素電極と、を有することを
特徴とする液晶表示パネル。 - 【請求項２】 請求項１において、前記積み上げ電極層
および前記画素電極は、いずれもＩＴＯ層から構成され
ていることを特徴とする液晶表示パネル。 - 【請求項３】 請求項１または請求項２において、前記
積み上げ電極層は、前記薄膜トランジスタの非形成領域
の上方位置にまで形成されており、この非形成領域の上
方位置で、前記画素電極は前記積み上げ電極層に導電接
続していることを特徴とする液晶表示パネル。 - 【請求項４】 請求項１ないし請求項３のいずれかの項
において、前記画素電極の前段側ゲート線側の端部が、
それに隣接する前段側ゲート線の上方に位置することを
特徴とする液晶表示パネル。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31691791A JP3064597B2 (ja) | 1991-11-29 | 1991-11-29 | 液晶表示パネル |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31691791A JP3064597B2 (ja) | 1991-11-29 | 1991-11-29 | 液晶表示パネル |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05150265A JPH05150265A (ja) | 1993-06-18 |
| JP3064597B2 true JP3064597B2 (ja) | 2000-07-12 |
Family
ID=18082357
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31691791A Expired - Fee Related JP3064597B2 (ja) | 1991-11-29 | 1991-11-29 | 液晶表示パネル |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3064597B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004341465A (ja) * | 2003-05-14 | 2004-12-02 | Obayashi Seiko Kk | 高品質液晶表示装置とその製造方法 |
| JP7305510B2 (ja) * | 2019-10-11 | 2023-07-10 | 株式会社ジャパンディスプレイ | 表示装置及び半導体装置 |
-
1991
- 1991-11-29 JP JP31691791A patent/JP3064597B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05150265A (ja) | 1993-06-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5182620A (en) | Active matrix display device | |
| JP3267011B2 (ja) | 液晶表示装置 | |
| JP3708637B2 (ja) | 液晶表示装置 | |
| US5247289A (en) | Liquid crystal display device with commonly connected capacitor electrodes | |
| JP3475268B2 (ja) | 超高開口率液晶表示素子とその製造方法 | |
| US5159477A (en) | Active matrix display device having additional capacitors connected to switching elements and additional capacitor common line | |
| US5087113A (en) | Liquid crystal display device | |
| GB2307087A (en) | Liquid crystal displays | |
| JP2001337349A (ja) | 液晶表示装置用薄膜トランジスタ基板及びその修理方法 | |
| KR100474529B1 (ko) | 반사형액정표시장치및그제조방법 | |
| US7355665B2 (en) | Thin film transistor array panel and liquid crystal display including the panel | |
| US20080246707A1 (en) | Display Device | |
| US6326641B1 (en) | Liquid crystal display device having a high aperture ratio | |
| US7515215B2 (en) | Array substrate for liquid crystal display substrate having high aperture ratio and method for fabricating the same | |
| CN100395644C (zh) | 薄膜晶体管阵列面板及包括该面板的液晶显示器 | |
| JP2000323715A (ja) | 表示用薄膜半導体素子及び表示装置 | |
| JP3454340B2 (ja) | 液晶表示装置 | |
| US5657101A (en) | LCD having a thin film capacitor with two lower capacitor electrodes and a pixel electrode serving as an upper electrode | |
| JP3127619B2 (ja) | アクティブマトリクス基板 | |
| JP3657371B2 (ja) | アクティブマトリクス型表示装置 | |
| JP2870072B2 (ja) | 液晶表示装置 | |
| US5663575A (en) | Liquid crystal display device providing a high aperture ratio | |
| JP3463007B2 (ja) | 液晶表示装置 | |
| JP3064597B2 (ja) | 液晶表示パネル | |
| JP3286843B2 (ja) | 液晶パネル |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080512 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090512 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100512 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |