JP3061116U - Electronic element stacking structure - Google Patents
Electronic element stacking structureInfo
- Publication number
- JP3061116U JP3061116U JP1999000361U JP36199U JP3061116U JP 3061116 U JP3061116 U JP 3061116U JP 1999000361 U JP1999000361 U JP 1999000361U JP 36199 U JP36199 U JP 36199U JP 3061116 U JP3061116 U JP 3061116U
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- electronic element
- metal layer
- wire
- electronic device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
(57)【要約】
【解決手段】 上電子素子と下電子素子がそれぞれ上凹
欠部と下凹欠部に設置された時、上電子素子と下電子素
子の底面は基板の金属層と接触して熱量を放熱する。基
板が金属ボールにより他の基板まで積み重ねて固定され
た時、各基板のモールド樹脂は互いに接触しないように
形成される。プリント回路板の上表面と下表面にはそれ
ぞれ複数個の積み重ねた基板が設置される。
【効果】 半導体チップ又は電子素子は、基板に穿設さ
れたスルーホール設置されるため、基板から突出するこ
となく、モールド樹脂の高さを低く抑えることができ、
このため、基板を他の基板に積み重ねることができる。
また、基板又は電子素子とターミナルとの距離を減らす
ことにより、基板又は電子素子とターミナルとのワイヤ
の長さを減らすことができるため、ワイヤによる信号の
伝送時間が短くなると共に、ワイヤの抵抗が減少し、ワ
イヤの材料を節約できる。
(57) [Summary] When an upper electronic element and a lower electronic element are installed in an upper concave notch and a lower concave notch, respectively, the bottom surfaces of the upper electronic element and the lower electronic element are in contact with the metal layer of the substrate. To dissipate the heat. When the substrates are stacked and fixed to other substrates by metal balls, the molding resins of the respective substrates are formed so as not to contact each other. A plurality of stacked substrates are respectively installed on the upper surface and the lower surface of the printed circuit board. [Effect] Since the semiconductor chip or the electronic element is provided in a through hole formed in the substrate, the height of the molding resin can be suppressed low without protruding from the substrate,
Therefore, the substrate can be stacked on another substrate.
Further, by reducing the distance between the substrate or the electronic element and the terminal, the length of the wire between the substrate or the electronic element and the terminal can be reduced, so that the signal transmission time by the wire is shortened and the resistance of the wire is reduced. Reduced, saving wire material.
Description
【０００１】[0001]
本考案は、主として電子素子の積み重ね構造に関するもので、特にＢＧＡ（Ba ll Grid Array）集積回路の基板を製造する時、基板の上に凹欠部を凹設し、凹 欠部に集積回路（Integrated circuit）又はメモリー（Memory chip）を入れる ことができる電子素子の積み重ね構造に関するものである。 The present invention mainly relates to a stacked structure of electronic devices. Particularly, when manufacturing a substrate of a BGA (Ball Grid Array) integrated circuit, a concave notch is formed on the substrate, and an integrated circuit (IC) is formed in the concave notch. The present invention relates to a stacked structure of electronic devices capable of containing an integrated circuit or a memory chip.
【０００２】[0002]
従来この種のものにあっては、下記のようなものになっている。 Conventionally, this type is as follows.
【０００３】 集積回路の功能がますます複雑になるに従って、トランジスターを単位とする 回路数の集積度が段々高くなっている。そのため、伝統的なクワッド・フラット ・パック（Quad Flat Pack）方式またはピン・グリッド・アレイ（Pin Grid Arr ay）方式では実際の応用における要求に対して段々対応できなくなっているのが 現状である。このような要求に対し、ＢＧＡ集積回路は新しい時代のピン数の多 い集積回路に適合できるパッケージ技術であり、今日、サブミクロの解析度で製 造された超大規模集積（Ultra Large Scale Integration）の集積回路のパッケ ージに適用されている。すなわち、このＢＧＡ集積回路のパッケージは、このよ うなピン数の多いものを必要とするパッケージの要求に適合するものである。As the performance of integrated circuits becomes more and more complex, the degree of integration of the number of circuits in units of transistors is increasing. As a result, the traditional Quad Flat Pack method or the Pin Grid Array method is increasingly unable to meet the demands of actual applications. In response to such demands, BGA integrated circuits are a package technology that can be applied to high-pin-count integrated circuits in the new era. Today, ultra-large-scale integration (Ultra Large Scale Integration) manufactured with sub-micro-resolution is used. Applied to integrated circuit packages. In other words, the package of the BGA integrated circuit meets the requirements of such a package requiring a large number of pins.
【０００４】 ＢＧＡ集積回路の中でよく見られているＰＢＧＡ（Plastic BGA）のパッケー ジは、本体をパッケージする時に型を利用してプラスチックの注入を行い、溶解 された液体モールド樹脂を型の注入口を経て注入することにより、基板の表面上 から突出した集積回路の半導体チップ全体を完全に包み込むため、集積回路の半 導体チップに完全気密の密封環境を提供することができる。[0004] In the package of PBGA (Plastic BGA), which is often seen in BGA integrated circuits, plastic is injected using a mold when the main body is packaged, and the melted liquid mold resin is injected into the mold. The injection through the inlet completely encloses the entire semiconductor chip of the integrated circuit protruding from the surface of the substrate, thereby providing a completely airtight and sealed environment for the semiconductor chip of the integrated circuit.
【０００５】 このパッケージは、液体モールド樹脂が硬化してから離型を行うことにより、 成形されたＢＧＡ集積回路のパッケージ本体を型から分離させる。この時、完全 気密の密封環境内の半導体チップから生じた熱量は放熱金属片により外部へ伝導 しなければならない。In this package, the molded body of the BGA integrated circuit is separated from the mold by releasing the mold after the liquid mold resin is cured. At this time, the heat generated from the semiconductor chip in a completely hermetically sealed environment must be transmitted to the outside by the heat dissipating metal pieces.
【０００６】 従来の技術として、例えば図１に示すように、基板１１０は有機物質層１１１ と金属層１１２を有すると共に、金属層１１２は有機物質層１１１の中に位置す るように形成されている。基板１１０は他に上表面１１３と下表面１１４を有し 、スルーホール１１５は上表面１１３から下表面１１４まで貫穿するように穿設 される。半導体チップ１２１は基板１１０の上表面１１３に穿設されたスルーホ ール１１５の真上に位置するように形成され、半導体チップ１２１はワイヤ１２ ２により基板１１０の上表面１１３のターミナル１２３に連接される。この時、 注入されたモールド樹脂１２４は、基板１１０の上表面１１３から突出した半導 体チップ１２１全体を完全に包み込むため、半導体チップ１２１に完全気密の密 封環境を提供することができる。基板１１０のスルーホール１１５の内壁の表面 に金属層１２５が設けられ、金属層１２５は真上に位置する半導体チップ１２１ に当接することができ、また、基板１１０の下表面１１４に位置する金属層１２ ５において、金属層１２５から延伸した部分に金属ボール１２６がはんだ付けさ れる。半導体チップ１２１から生じた熱量は金属層１２５を経て基板１１０の下 表面１１４の中の金属層１１２に、又は金属ボール１２６に伝導されて放熱され る。基板１１０の下表面１１４の表面に一層のエポキシ化合物１１６が被覆され ると共に、エポキシ化合物１１６はスルーホール１１５の金属層１２５の中に充 填されるように構成されている。As a conventional technique, for example, as shown in FIG. 1, a substrate 110 has an organic material layer 111 and a metal layer 112, and the metal layer 112 is formed so as to be located in the organic material layer 111. I have. The substrate 110 additionally has an upper surface 113 and a lower surface 114, and a through hole 115 is formed so as to penetrate from the upper surface 113 to the lower surface 114. The semiconductor chip 121 is formed so as to be located directly above a through hole 115 formed on the upper surface 113 of the substrate 110, and the semiconductor chip 121 is connected to a terminal 123 on the upper surface 113 of the substrate 110 by a wire 122. You. At this time, the injected mold resin 124 completely covers the entire semiconductor chip 121 protruding from the upper surface 113 of the substrate 110, so that a completely hermetically sealed environment can be provided to the semiconductor chip 121. A metal layer 125 is provided on the surface of the inner wall of the through hole 115 of the substrate 110, and the metal layer 125 can contact the semiconductor chip 121 located directly above the metal layer 125. At 125, a metal ball 126 is soldered to a portion extending from the metal layer 125. The amount of heat generated from the semiconductor chip 121 is transferred to the metal layer 112 in the lower surface 114 of the substrate 110 via the metal layer 125 or to the metal ball 126 and is radiated. The surface of the lower surface 114 of the substrate 110 is coated with one layer of epoxy compound 116, and the epoxy compound 116 is configured to be filled in the metal layer 125 of the through hole 115.
【０００７】 もう一つの従来の技術として、例えば図２に示すように、基板２１０は有機物 質層２１１と金属層２１２を有すると共に、金属層２１２は有機物質層２１１の 中に位置するように形成される。基板２１０は他に上表面２１５と下表面２１６ を有し、スルーホール２１３は上表面２１５から下表面２１２まで貫穿するよう に穿設され、金属層２１２の一部分の金属片２１４はスルーホール２１３の中に 充填される。半導体チップ２２１は基板２１０の上表面２１５に穿設されたスル ーホール２１３の真上に位置するように形成され、半導体チップ２２１はワイヤ ２２２により基板２１０の上表面２１５のターミナル２２３に連接される。この 時、注入されたモールド樹脂２２４は基板２１０の上表面２１５から突出した半 導体チップ２２１全体を完全に包み込むため、半導体チップ２２１に完全気密の 密封環境を提供することができる。基板２１０の上表面２１５の金属片２１４は 真上に位置する半導体チップ１２１に当接することができるため、半導体チップ ２２１から生じた熱量は金属片２１４を経て金属層２１２に伝導して放熱を行う ように構成されている。As another conventional technique, for example, as shown in FIG. 2, a substrate 210 has an organic material layer 211 and a metal layer 212, and the metal layer 212 is formed so as to be located in the organic material layer 211. Is done. The substrate 210 additionally has an upper surface 215 and a lower surface 216, a through hole 213 is formed so as to penetrate from the upper surface 215 to the lower surface 212, and a metal piece 214 of a part of the metal layer 212 is Filled inside. The semiconductor chip 221 is formed so as to be located directly above a through hole 213 formed in the upper surface 215 of the substrate 210, and the semiconductor chip 221 is connected to a terminal 223 of the upper surface 215 of the substrate 210 by a wire 222. At this time, the injected mold resin 224 completely covers the entire semiconductor chip 221 protruding from the upper surface 215 of the substrate 210, so that a completely airtight and sealed environment can be provided to the semiconductor chip 221. Since the metal piece 214 on the upper surface 215 of the substrate 210 can abut on the semiconductor chip 121 located directly above, the heat generated from the semiconductor chip 221 is conducted to the metal layer 212 via the metal piece 214 to dissipate heat. It is configured as follows.
【０００８】 このような従来の技術については下記のような問題を指摘することができる。The following problems can be pointed out with respect to such a conventional technique.
【０００９】 上述した前者の従来の技術では、基板１１０と結合する時、半導体チップ１２ １は突出しているため、基板１１０の厚さが厚くなるという欠点を有する。また 、半導体チップ１２１は基板１１０から突出していることにより、半導体チップ １２１とターミナル１２３との間の距離が増えるに従って、ワイヤ１２２の長さ も増えるため、信号の転送に時間がかかるという欠点を有する。加えて、ワイヤ １２２の長さが増えるに従って、ワイヤ１２２の抵抗も増えるため、信号の転送 が遅くなったり、弱くなったりする欠点を有し、更に、ワイヤ１２２の長さが増 えるため、材料が無駄になると共に、パッケージングの時にワイヤ１２２が傷付 きやすいという問題点を有する。The above-mentioned conventional technique has a disadvantage that the thickness of the substrate 110 is increased because the semiconductor chip 121 is protruded when the semiconductor chip 121 is bonded to the substrate 110. Further, since the semiconductor chip 121 protrudes from the substrate 110, the length of the wire 122 increases as the distance between the semiconductor chip 121 and the terminal 123 increases, so that it takes a long time to transfer signals. . In addition, as the length of the wire 122 increases, the resistance of the wire 122 also increases, so that there is a disadvantage that signal transmission is slowed or weakened. However, there is a problem in that the wire 122 is wasted and the wire 122 is easily damaged during packaging.
【００１０】 上述したもう一つの従来の技術では、基板２１０と結合する時、半導体チップ ２２１は突出しているため、基板２１０の厚さが厚くなるという欠点を有する。 また、半導体チップ２２１は基板２１０から突出していることにより、半導体チ ップ２２１とターミナル２２３との間の距離が増えるに従って、ワイヤ２２２の 長さも増えるため、信号の転送に時間がかかるという欠点を有する。加えて、ワ イヤ２２２の長さが増えるに従って、ワイヤ２２２の抵抗も増えるため、信号の 転送が遅くなったり、弱くなったりする欠点を有し、更に、ワイヤ２２２の長さ が増えるため、材料が無駄になると共に、パッケージングの時にワイヤ２２２が 傷付きやすいという問題点を有する。The above-described another conventional technique has a disadvantage that the thickness of the substrate 210 is increased because the semiconductor chip 221 is protruded when the semiconductor chip 221 is coupled to the substrate 210. Further, since the semiconductor chip 221 protrudes from the substrate 210, the length of the wire 222 increases as the distance between the semiconductor chip 221 and the terminal 223 increases, so that it takes time to transfer signals. Have. In addition, as the length of the wire 222 increases, the resistance of the wire 222 also increases, which has the disadvantage of slowing or weakening the signal transfer. In addition, since the length of the wire 222 increases, material However, there is a problem that the wire 222 is wasted and the wire 222 is easily damaged during packaging.
【００１１】[0011]
本考案は、従来の技術の有するこのような問題点に鑑みなされたものであり、 その目的とするところは、次のようなことを達成できる電子素子の積み重ね構造 を提供することにある。 SUMMARY OF THE INVENTION The present invention has been made in view of the above-mentioned problems of the related art, and has as its object to provide a stacked structure of electronic elements that can achieve the following.
【００１２】 本考案の目的は、基板にスルーホールを穿設して半導体チップ又は電子素子を 入れることにより、半導体チップ又は電子素子が基板に沈み込んで基板から突出 することなく、半導体チップ又は電子素子のモールド樹脂は基板においての高さ を低く抑えることができ、基板を他の基板に積み重ねることができる電子素子の 積み重ね構造を提供することにある。An object of the present invention is to form a semiconductor chip or an electronic element by piercing a through hole in a substrate so that the semiconductor chip or the electronic element does not sink into the substrate and protrude from the substrate. An object of the present invention is to provide an electronic device stacking structure in which the height of a mold resin of a device can be suppressed to a low level and a substrate can be stacked on another substrate.
【００１３】 本考案の第二の目的は、半導体チップ又は電子素子を基板に沈み込ませ、基板 又は電子素子とターミナルとの距離を減らすことにより、基板又は電子素子とタ ーミナルとのワイヤの長さを減らすことができ、ワイヤによる信号の伝送時間が 短くなると共に、ワイヤの抵抗が減少しワイヤの材料を節約することができる電 子素子の積み重ね構造を提供することにある。A second object of the present invention is to reduce the distance between the substrate or the electronic device and the terminal by sinking the semiconductor chip or the electronic device into the substrate and reducing the distance between the terminal and the substrate or the electronic device. It is an object of the present invention to provide a stacked structure of electronic devices that can reduce the length of transmission of a signal by a wire, reduce the resistance of the wire, and save the material of the wire.
【００１４】[0014]
上記目的を達成するために、本考案による電子素子の積み重ね構造は下記のよ うに構成される。 To achieve the above object, the electronic device stacking structure according to the present invention is configured as follows.
【００１５】 すなわち、本考案の電子素子の積み重ね構造は、基板、上凹欠部、下凹欠部、 上電子素子および下電子素子により構成される。基板の上表面と下表面の間には 一層の金属層が敷設される。上凹欠部は基板の上表面から金属層まで貫穿すると 共に、金属層が上凹欠部の底部に形成される。上電子素子は上凹欠部の底部の金 属層の上に設置されると共に、モールド樹脂により被覆され、下電子素子は上凹 欠部の底部の金属層の上に設置されると共に、モールド樹脂により被覆される。 金属層は上電子素子と下電子素子から生じた熱量を外部に伝導して放熱すること ができる。That is, the stacked structure of the electronic device according to the present invention includes a substrate, an upper concave portion, a lower concave portion, an upper electronic device, and a lower electronic device. A metal layer is laid between the upper and lower surfaces of the substrate. The upper concave notch penetrates from the upper surface of the substrate to the metal layer, and the metal layer is formed at the bottom of the upper concave notch. The upper electronic element is placed on the metal layer at the bottom of the upper recess and is covered with a mold resin. The lower electronic element is placed on the metal layer at the bottom of the upper recess and the mold is Coated with resin. The metal layer can conduct heat generated from the upper electronic element and the lower electronic element to the outside and radiate the heat.
【００１６】 また、本考案の電子素子の積み重ね構造は、下記のように構成することもでき る。 1. 基板の金属層を基板表面上の金属ボールと連接することにより、熱量を伝導 し放熱することができる。 2. 複数個の基板を積み重ねると共に、前記複数個の基板をプリント回路板に置 くことにより、多半導体チップモジュールが形成される。 3. 基板を金属ボールによりプリント回路板に固定する。 4. 基板を金属ボールにより他の基板に積み重ねて固定する。 5. 上電子素子と下電子素子にターミナルを設けると共に、ワイヤにより上電子 素子と下電子素子のターミナルを、基板のターミナルとを連接させる。Further, the electronic device stacking structure of the present invention can be configured as follows. 1. By connecting the metal layer of the board to the metal balls on the board surface, it can conduct heat and dissipate heat. 2. A multi-semiconductor chip module is formed by stacking a plurality of substrates and placing the plurality of substrates on a printed circuit board. 3. Secure the board to the printed circuit board with metal balls. 4. Stack the board on another board with metal balls and fix it. 5. Provide terminals for the upper and lower electronic elements, and connect the terminals of the upper and lower electronic elements to the terminals of the substrate by wires.
【００１７】 本考案の電子素子の積み重ね構造は、基板は有機物質層と金属層を有し、有機 物質層にはそれぞれ基板の上表面と下表面から金属層の上表面と下表面まで貫穿 するように上凹欠部と下凹欠部が凹設され、上凹欠部と下凹欠部の底部はそれぞ れ金属層の上表面と下表面に形成される。上電子素子と下電子素子をそれぞれ上 凹欠部と下凹欠部に設置すると共に、ワイヤによりそれぞれ上電子素子と下電子 素子の各ターミナルを、基板の上表面と下表面のターミナルとを連接させ、それ から、上凹欠部と下凹欠部の中にそれぞれモールド樹脂を注入して上電子素子と 下電子素子全体を完全に包み込むため、完全気密の密封環境が形成される。上電 子素子と下電子素子がそれぞれ上凹欠部と下凹欠部に設置された時、上電子素子 と下電子素子の底部は基板の金属層と接触するため、上電子素子と下電子素子か ら生じた熱量は基板の金属層を経て金属ボールに伝導して放熱される。In the electronic device stacking structure of the present invention, the substrate has an organic material layer and a metal layer, and the organic material layer penetrates from the upper surface and the lower surface of the substrate to the upper surface and the lower surface of the metal layer, respectively. Thus, the upper concave portion and the lower concave portion are recessed, and the bottom portions of the upper concave portion and the lower concave portion are formed on the upper surface and the lower surface of the metal layer, respectively. The upper and lower electronic elements are placed in the upper and lower recesses, respectively, and the wires connect the upper and lower terminals to the upper and lower terminals of the board, respectively. Then, the molding resin is injected into the upper concave portion and the lower concave portion, respectively, to completely enclose the entire upper electronic device and lower electronic device, so that a completely hermetically sealed environment is formed. When the upper and lower electronic elements are placed in the upper and lower recesses, respectively, the bottoms of the upper and lower electronic elements come into contact with the metal layer of the substrate. The heat generated from the device is conducted to the metal balls via the metal layer of the substrate and is radiated.
【００１８】 本考案の電子素子の積み重ね構造は、電子素子が基板に沈み込んでいるため、 従来の技術で半導体チップが基板の上に突出しているのと比較すると、本考案の 基板に設けられた電子素子のモールド樹脂の高さは、従来の基板に設けられた電 子素子のモールド樹脂の高さより低く、そのため、基板を他の基板に積み重ねた 時、各基板のモールド樹脂は互いに接触しないように形成される。また、プリン ト回路板の上表面と下表面にはそれぞれ複数個の積み重ねた基板が設置されるた め、プリント回路板には多半導体チップモジュール（Multi chip module：MCM） を形成するように構成される。The stacked structure of the electronic device of the present invention is provided on the substrate of the present invention as compared with the conventional technology in which the semiconductor chip protrudes above the substrate because the electronic device sinks into the substrate. The height of the mold resin of the electronic device is lower than the height of the mold resin of the electronic device provided on the conventional substrate, so that when the substrates are stacked on another substrate, the mold resins of the respective substrates do not contact each other. It is formed as follows. In addition, since a plurality of stacked substrates are installed on the upper surface and the lower surface of the printed circuit board, a multi-semiconductor chip module (MCM) is formed on the printed circuit board. Is done.
【００１９】 本考案の電子素子の積み重ね構造は、電子素子のターミナルと基板のターミナ ルとの距離が、従来の半導体チップのターミナルと基板のターミナルとの距離よ り小さいため、本考案における電子素子のターミナルと基板のターミナルとを連 接するためのワイヤの長さは減少され、そのため、ワイヤによる信号の伝送時間 が短くなると共に、ワイヤの抵抗が減少し、かつ、ワイヤの材料を節約すること ができる。In the electronic device stacking structure of the present invention, the distance between the terminal of the electronic device and the terminal of the substrate is smaller than the distance between the terminal of the conventional semiconductor chip and the terminal of the substrate. The length of the wire for connecting the terminal of the board to the terminal of the board is reduced, so that the signal transmission time by the wire is reduced, the resistance of the wire is reduced, and the material of the wire is saved. it can.
【００２０】[0020]
本考案の実施の形態について、以下、図面を参照して説明する。 An embodiment of the present invention will be described below with reference to the drawings.
【００２１】 図３に本考案の実施例による基板と電子素子とが結合した態様を示す断面図に おいて、本考案の電子素子の積み重ね構造は、基板４１０、上凹欠部４１４、下 凹欠部４１７、上電子素子４２１および下電子素子４３１により構成される。基 板４１０は上表面４１３と上表面４１３に対応する下表面４１６を有し、上電子 素子４２１は基板４１０の上表面４１３に設置されるのに対し、下電子素子４３ １は基板４１０の下表面４１６に設置される。FIG. 3 is a cross-sectional view illustrating an embodiment in which a substrate and an electronic device are combined according to an embodiment of the present invention. In FIG. 3, a stacked structure of the electronic device according to the present invention includes a substrate 410, an upper concave portion 414, and a lower concave portion. It is constituted by the cutout 417, the upper electronic element 421, and the lower electronic element 431. The substrate 410 has an upper surface 413 and a lower surface 416 corresponding to the upper surface 413, and the upper electronic element 421 is disposed on the upper surface 413 of the substrate 410, while the lower electronic element 431 is located below the substrate 410. Mounted on surface 416.
【００２２】 基板４１０は有機物質層４１１と金属層４１２を有すると共に、金属層４１２ は有機物質層４１１の中に敷設される。有機物質層４１１は基板４１０の上表面 ４１３と下表面４１６に形成されると共に、回路レイアウトが布設される。また 、有機物質層４１１にはそれぞれ基板４１０の上表面４１３と下表面４１６から 金属層４１２の上表面と下表面まで貫穿するように上凹欠部４１４と下凹欠部４ １７が凹設されると共に、上凹欠部４１４と下凹欠部４１７の底部にはそれぞれ 金属層４１２の上表面と下表面が形成される。The substrate 410 has an organic material layer 411 and a metal layer 412, and the metal layer 412 is laid in the organic material layer 411. The organic material layer 411 is formed on the upper surface 413 and the lower surface 416 of the substrate 410, and a circuit layout is laid. Further, the organic material layer 411 is provided with an upper concave portion 414 and a lower concave portion 417 that penetrate from the upper surface 413 and the lower surface 416 of the substrate 410 to the upper surface and the lower surface of the metal layer 412, respectively. At the same time, the upper surface and the lower surface of the metal layer 412 are formed at the bottoms of the upper concave notch 414 and the lower concave notch 417, respectively.
【００２３】 上電子素子４２１と下電子素子４３１はそれぞれ上凹欠部４１４と下凹欠４１ ７に設置されると共に、ワイヤ４２２，４３２により上電子素子４２１と下電子 素子４３１の各ターミナル４２３，４３３と、基板４１０の上表面４１３と下表 面４１６の各ターミナル４２３，４３３とを連接される。上凹欠部４１４と下凹 欠部４１７にそれぞれモールド樹脂４２５，４３５を注入することにより、上凹 欠部４１４と下凹欠部４１７の中の上電子素子４２１と下電子素子４３１全体を 完全に包み込むため、完全気密の密封環境が形成される。The upper electronic element 421 and the lower electronic element 431 are installed in the upper concave notch 414 and the lower concave notch 417, respectively, and the terminals 423, 423 of the upper electronic element 421 and the lower electronic element 431 are connected by wires 422 and 432, respectively. 433 and the terminals 423 and 433 on the upper surface 413 and the lower surface 416 of the substrate 410 are connected. By injecting mold resin 425 and 435 into the upper concave notch 414 and the lower concave notch 417, respectively, the entire upper electronic element 421 and lower electronic element 431 in the upper concave notch 414 and the lower concave notch 417 are completely completed. To form a completely hermetic sealed environment.
【００２４】 上電子素子４２１と下電子素子４３１は集積回路又はメモリーであり、上電子 素子４２１と下電子素子４３１がそれぞれ上凹欠部４１４と下凹欠部４１７に設 置された時、上電子素子４２１と下電子素子４３１の底面は基板４１０の金属層 ４１２と接触するため、上電子素子４２１と下電子素子４３１から生じた熱量は 基板４１０の金属層４１２を経て金属ボール４１９に伝導して放熱される。The upper electronic element 421 and the lower electronic element 431 are integrated circuits or memories, and when the upper electronic element 421 and the lower electronic element 431 are set in the upper concave notch 414 and the lower concave notch 417, respectively, Since the bottom surfaces of the electronic element 421 and the lower electronic element 431 are in contact with the metal layer 412 of the substrate 410, the heat generated from the upper electronic element 421 and the lower electronic element 431 is conducted to the metal ball 419 via the metal layer 412 of the substrate 410. Heat is dissipated.
【００２５】 図１及び２と図３を比較参照すると、本考案の基板４１０に上電子素子４２１ と下電子素子４３１を沈み込ませたモールド樹脂４２５，４３５の高さと、従来 の半導体チップ１２１，２２１が基板１１０，２１０から突出して形成されたモ ールド樹脂１２４，２２４の高さとを比較してみると、本考案の基板４１０のモ ールド樹脂４２５，４３５の高さは従来の基板１１０，２１０のモールド樹脂１ ２４，２２４の高さより低い。このため、本考案の基板４１０を他の基板４１０ に積み重ねる時、複数個の金属ボール４１９を二個の基板４１０に設置させ、金 属ボール４１９の厚さにより金属ボール４１９の両側に位置する基板４１０を隔 離することにより、各基板４１０のモールド樹脂４２５，４３５は互いに接触し ないように形成される。Referring to FIGS. 1 and 2 and FIG. 3, the heights of the mold resins 425 and 435 in which the upper electronic element 421 and the lower electronic element 431 are sunk on the substrate 410 of the present invention, and the conventional semiconductor chip 121, When comparing the heights of the mold resins 124 and 224 formed by projecting the mold resins 221 from the substrates 110 and 210, the heights of the mold resins 425 and 435 of the substrate 410 of the present invention are different from those of the conventional substrates 110 and 210. Lower than the height of the mold resin 124, 224. Therefore, when the substrate 410 of the present invention is stacked on another substrate 410, a plurality of metal balls 419 are placed on the two substrates 410, and the thickness of the metal balls 419 causes the substrates located on both sides of the metal balls 419 to be stacked. By separating the molds 410, the mold resins 425 and 435 of each substrate 410 are formed so as not to contact each other.
【００２６】 本考案の基板４１０に沈め込ませた電子素子４２１，４３１は、従来の基板１ １０，２１０から突出している半導体チップ１２１，２２１と比べると、本考案 の電子素子４２１，４３１のターミナル４２３，４３３と基板４１０のターミナ ル４２４，４３４との距離は、従来の半導体チップ１２１，２２１のターミナル と基板１１０，２１０のターミナル１２３，２２３との距離より短い。このため 、本考案の電子素子４２１，４３１のターミナル４２３，４３３と基板４１０の ターミナル４２４，４３４とを連接するためのワイヤ４２２、４３２の長さは短 くなり、それにより、本考案ではワイヤによる信号の伝送時間が短くなると共に 、ワイヤの抵抗が減少し、ワイヤの材料を節約することができる。The electronic devices 421, 431 submerged in the substrate 410 of the present invention are compared with the semiconductor chips 121, 221 protruding from the conventional substrates 110, 210, and the terminals of the electronic devices 421, 431 of the present invention are compared. The distance between the terminals 423 and 433 and the terminals 424 and 434 of the substrate 410 is shorter than the distance between the terminals of the conventional semiconductor chips 121 and 221 and the terminals 123 and 223 of the substrates 110 and 210. Therefore, the lengths of the wires 422 and 432 for connecting the terminals 423 and 433 of the electronic elements 421 and 431 of the present invention and the terminals 424 and 434 of the substrate 410 are shortened. As the signal transmission time is shortened, the resistance of the wire is reduced, and the material of the wire can be saved.
【００２７】 図４，５を参照し、複数個の金属ボール４１９により基板４１０を他の基板４ １０に積み重ねた時、各基板４１０のモールド樹脂４２５，４３５は互いに接触 しないと共に、再び複数個の金属ボール４１９により各基板４１０を他の基板４ １０に続けて積み重ねることにより、プリント回路板４００の上表面４０１と下 表面４０２にそれぞれ複数個の基板４１０を積み重ねられるように形成され、プ リント回路板に多半導体チップモジュールが形成される。本考案の実施例では、 プリント回路板４００に二個の基板４１０だけを積み重ねているが、もっと多く の基板４１０を積み重ねることもできる。Referring to FIGS. 4 and 5, when a substrate 410 is stacked on another substrate 410 by a plurality of metal balls 419, the mold resins 425 and 435 of each substrate 410 do not contact each other, and again, Each of the substrates 410 is successively stacked on the other substrate 410 by the metal balls 419, so that a plurality of substrates 410 are formed on the upper surface 401 and the lower surface 402 of the printed circuit board 400, respectively. A multi-semiconductor chip module is formed on the plate. In the embodiment of the present invention, only the two boards 410 are stacked on the printed circuit board 400, but more boards 410 can be stacked.
【００２８】[0028]
本考案は、上述の通り構成されているので次に記載する効果を奏することがで きる。 Since the present invention is configured as described above, the following effects can be obtained.
【００２９】 本考案によれば、電子素子が基板に沈み込んでいるため、また、金属ボールを 設置することにより、基板を他の基板に積み重ねた時、各基板のモールド樹脂は 互いに接触しないように形成できる。また、プリント回路板の上表面と下表面に それぞれ複数個の基板を積み重ねて設置できるため、プリント回路板に多半導体 チップモジュールを形成させるように構成することができる。According to the present invention, since the electronic elements are submerged in the substrate, and the metal balls are provided, when the substrates are stacked on another substrate, the mold resins of the respective substrates do not contact each other. Can be formed. Also, since a plurality of substrates can be stacked and installed on the upper surface and the lower surface of the printed circuit board, a multi-semiconductor chip module can be formed on the printed circuit board.
【００３０】 また、本考案によれば、電子素子のターミナルと基板のターミナルとの距離が 相対的に短いため、電子素子のターミナルと基板のターミナルとを連接するため のワイヤの長さを減少でき、そのため、ワイヤによる信号の伝送時間を短くする ことができると共に、ワイヤの抵抗を減少させ、ワイヤの材料を節約することが できる。Further, according to the present invention, since the distance between the terminal of the electronic element and the terminal of the substrate is relatively short, the length of the wire for connecting the terminal of the electronic element and the terminal of the substrate can be reduced. Therefore, it is possible to shorten the signal transmission time by the wire, reduce the resistance of the wire, and save the material of the wire.
【００３１】 本考案は、その主旨及び必須の特徴事項から逸脱することなく他のやり方で実 施することができる。従って、本明細書に記載した好ましい実施例は例示的なも のであり、本考案の範囲を限定するものではない。The present invention may be embodied in other ways without departing from its spirit and essential characteristics. Accordingly, the preferred embodiments described herein are illustrative and do not limit the scope of the invention.
【図１】従来の基板と半導体チップとが結合した態様を
示す断面図である。FIG. 1 is a cross-sectional view showing a mode in which a conventional substrate and a semiconductor chip are combined.
【図２】別の従来の基板と半導体チップとが結合した態
様を示す断面図である。FIG. 2 is a cross-sectional view showing a mode in which another conventional substrate and a semiconductor chip are combined.
【図３】本考案の実施例の基板と電子素子とが結合した
態様を示す断面図である。FIG. 3 is a cross-sectional view illustrating an embodiment in which a substrate and an electronic device are combined according to an embodiment of the present invention;
【図４】本考案の実施例の基板がプリント回路板に積み
重ねられた態様を示す上面図である。FIG. 4 is a top view showing the embodiment of the present invention in which the substrates are stacked on a printed circuit board;
【図５】図４の５−５線に沿った断面図である。FIG. 5 is a sectional view taken along line 5-5 in FIG. 4;
１１０ 基板 １１１ 有機物質
層 １１２ 金属層 １１３ 上表面 １１４ 下表面 １１５ スルーホー
ル １１６ エポキシ化合物 １２１ 半導体チ
ップ １２２ ワイヤ １２３ ターミナ
ル １２４ モールド樹脂 １２５ 金属層 １２６ 金属ボール ２１０ 基板 ２１１ 有機物質層 ２１２ 金属層 ２１３ スルーホール ２１４ 金属片 ２１５ 上表面 ２１６ 下表面 ２２１ 半導体チップ ２２２ ワイヤ ２２３ ターミナル ２２４ モールド
樹脂 ４００ プリント回路板 ４０１ 上表面 ４０２ 下表面 ４１０ 基板 ４１１ 有機物質層 ４１２ 金属層 ４１３ 上表面 ４１４ 上凹欠部 ４１５ 底部 ４１６ 下表面 ４１７ 下凹欠部 ４１８ 底部 ４１９ 金属ボール ４２１ 上電子素
子 ４２２ ワイヤ ４２３ ターミナ
ル ４２４ ターミナル ４２５ モールド
樹脂 ４３１ 下電子素子 ４３２ ワイヤ ４３３ ターミナル ４３４ ターミナ
ル ４３５ モールド樹脂110 Substrate 111 Organic material layer 112 Metal layer 113 Upper surface 114 Lower surface 115 Through hole 116 Epoxy compound 121 Semiconductor chip 122 Wire 123 Terminal 124 Mold resin 125 Metal layer 126 Metal ball 210 Substrate 211 Organic material layer 212 Metal layer 213 Through hole 214 Metal piece 215 Upper surface 216 Lower surface 221 Semiconductor chip 222 Wire 223 Terminal 224 Mold resin 400 Printed circuit board 401 Upper surface 402 Lower surface 410 Substrate 411 Organic material layer 412 Metal layer 413 Upper surface 414 Upper concave notch 415 Bottom 416 Lower surface 417 Lower concave notch 418 Bottom 419 Metal ball 421 Upper electronic element 422 Wire 423 Terminal 424 Terminal 425 Mold resin 431 Lower electronic element Child 432 Wire 433 Terminal 434 Terminal 435 Mold resin
Claims (6)
下凹欠部（４１７）、上電子素子（４２１）および下電
子素子（４３１）により構成され、基板（４１０）の上
表面（４１３）と下表面（４１６）の間に一層の金属層
（４１２）が敷設され、上凹欠部（４１４）は基板（４
１０）の上表面（４１３）から金属層（４１２）まで貫
穿すると共に、金属層（４１２）は上凹欠部（４１４）
の底部に形成され、上電子素子（４２１）は上凹欠部
（４１４）の底部の金属層（４１２）の上に設置される
と共に、モールド樹脂（４２５）により被覆され、下電
子素子（４３１）は上凹欠部（４１７）の底部の金属層
（４１２）の上に設置されると共に、モールド樹脂（４
３５）により被覆され、金属層（４１２）は上電子素子
（４２１）と下電子素子（４３１）から生じた熱量を伝
導し放熱することができることを特徴とする電子素子の
積み重ね構造。A substrate (410), an upper concave notch (414),
A lower concave portion (417), an upper electronic element (421), and a lower electronic element (431) are formed, and one metal layer (412) is provided between the upper surface (413) and the lower surface (416) of the substrate (410). ) Is laid, and the upper concave notch (414) is attached to the substrate (4).
10) penetrating from the upper surface (413) to the metal layer (412), and the metal layer (412) has an upper concave portion (414).
The upper electronic element (421) is formed on the metal layer (412) at the bottom of the upper concave notch (414) and is covered with the mold resin (425). ) Is set on the metal layer (412) at the bottom of the upper concave notch (417), and the molding resin (4) is provided.
35) A stacked structure of electronic elements, wherein the metal layer (412) is capable of conducting and radiating heat generated from the upper electronic element (421) and the lower electronic element (431).
板（４１０）表面上の金属ボール（４１９）と連接する
ことにより、熱量を伝導し放熱することができるように
構成されている請求項１記載の電子素子の積み重ね構
造。2. The metal layer (412) of the substrate (410) is connected to a metal ball (419) on the surface of the substrate (410) so as to conduct heat and dissipate heat. Item 2. A stacked structure of the electronic element according to Item 1.
共に、前記複数個の基板（４１０）をプリント回路板に
置くことにより、多半導体チップモジュールが形成され
るように構成されている請求項１または２記載の電子素
子の積み重ね構造。3. A multi-semiconductor chip module is formed by stacking a plurality of substrates (410) and placing the plurality of substrates (410) on a printed circuit board. Or a stacked structure of the electronic element according to 2.
によりプリント回路板（４００）に固定されるように構
成されている請求項３記載の電子素子の積み重ね構造。4. The substrate (410) is made of metal balls (419).
4. The electronic device stacking structure according to claim 3, wherein the electronic device is configured to be fixed to a printed circuit board (400).
により他の基板に積み重ねて固定されるように構成され
ている請求項３記載の電子素子の積み重ね構造。5. The substrate (410) comprises a metal ball (419).
The electronic device stacking structure according to claim 3, wherein the electronic device is configured to be stacked and fixed on another substrate.
３１）にターミナル（４２３，４３３）が設けられると
共に、ワイヤ（４２２，４３２）により上電子素子（４
２１）と下電子素子（４３１）のターミナル（４２３，
４３３）を、基板（４１０）のターミナル（４２４，４
３４）とを連接させるように構成されている請求項１記
載の電子素子の積み重ね構造。6. An upper electronic element (421) and a lower electronic element (4).
31) are provided with terminals (423, 433), and upper electronic elements (4,
21) and the terminal (423, 423) of the lower electronic element (431).
433) to the terminals (424, 4) of the substrate (410).
34. The electronic device stacking structure according to claim 1, wherein the electronic device is configured to be connected to the electronic device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1999000361U JP3061116U (en) | 1999-01-29 | 1999-01-29 | Electronic element stacking structure |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1999000361U JP3061116U (en) | 1999-01-29 | 1999-01-29 | Electronic element stacking structure |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP3061116U true JP3061116U (en) | 1999-09-17 |
Family
ID=43194910
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1999000361U Expired - Lifetime JP3061116U (en) | 1999-01-29 | 1999-01-29 | Electronic element stacking structure |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3061116U (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03129716U (en) * | 1990-04-09 | 1991-12-26 | ||
| JP2001110941A (en) * | 1999-10-06 | 2001-04-20 | Meito Chin | Semiconductor device |
| CN114122203A (en) * | 2021-11-19 | 2022-03-01 | 东莞市中麒光电技术有限公司 | Method for realizing chip transfer by utilizing liquid surface tension |
-
1999
- 1999-01-29 JP JP1999000361U patent/JP3061116U/en not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03129716U (en) * | 1990-04-09 | 1991-12-26 | ||
| JP2001110941A (en) * | 1999-10-06 | 2001-04-20 | Meito Chin | Semiconductor device |
| CN114122203A (en) * | 2021-11-19 | 2022-03-01 | 东莞市中麒光电技术有限公司 | Method for realizing chip transfer by utilizing liquid surface tension |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7202561B2 (en) | Semiconductor package with heat dissipating structure and method of manufacturing the same | |
| USRE42653E1 (en) | Semiconductor package with heat dissipating structure | |
| US8183687B2 (en) | Interposer for die stacking in semiconductor packages and the method of making the same | |
| US6306686B1 (en) | Method of fabricating an electronic package with interconnected chips | |
| US6534859B1 (en) | Semiconductor package having heat sink attached to pre-molded cavities and method for creating the package | |
| US5552635A (en) | High thermal emissive semiconductor device package | |
| US8546929B2 (en) | Embedded integrated circuit package-on-package system | |
| US6492726B1 (en) | Chip scale packaging with multi-layer flip chip arrangement and ball grid array interconnection | |
| KR101099773B1 (en) | Nested integrated circuit package on package system | |
| US7339278B2 (en) | Cavity chip package | |
| TW415056B (en) | Multi-chip packaging structure | |
| US7141886B2 (en) | Air pocket resistant semiconductor package | |
| US20150221625A1 (en) | Semiconductor package having a dissipating plate | |
| US8018072B1 (en) | Semiconductor package having a heat spreader with an exposed exterion surface and a top mold gate | |
| US7479692B2 (en) | Integrated circuit package system with heat sink | |
| US8659135B2 (en) | Semiconductor device stack and method for its production | |
| US20130119529A1 (en) | Semiconductor device having lid structure and method of making same | |
| US6894229B1 (en) | Mechanically enhanced package and method of making same | |
| KR101059629B1 (en) | Semiconductor Package Manufacturing Method | |
| CN112310064A (en) | Semiconductor package and method of manufacturing the same | |
| US6570246B1 (en) | Multi-die package | |
| JP3061116U (en) | Electronic element stacking structure | |
| KR101089647B1 (en) | Board on chip package substrate and manufacturing method thereof | |
| KR20000060748A (en) | Structure for stacking electric elements | |
| CN219575614U (en) | Packaging structure |