JP3054486B2 - S-shaped curve creation circuit - Google Patents
S-shaped curve creation circuitInfo
- Publication number
- JP3054486B2 JP3054486B2 JP7079492A JP7079492A JP3054486B2 JP 3054486 B2 JP3054486 B2 JP 3054486B2 JP 7079492 A JP7079492 A JP 7079492A JP 7079492 A JP7079492 A JP 7079492A JP 3054486 B2 JP3054486 B2 JP 3054486B2
- Authority
- JP
- Japan
- Prior art keywords
- transistors
- shaped curve
- current
- diode
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Details Of Television Scanning (AREA)
Description
【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION
【０００１】[0001]
【産業上の利用分野】本発明は、テレビジョン受像機に
おける電子線の垂直走査の際等に用いるＳ字曲線作成回
路に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an S-curve forming circuit used for vertical scanning of an electron beam in a television receiver.
【０００２】[0002]
【従来の技術】従来より、テレビ受像機におけるブラウ
ン管に対する電子線の走査においては、垂直走査の際に
Ｓ字補正を行っている。すなわち、ブラウン管の蛍光面
は、中央付近が膨らむ形状となっているが、その半径は
比較的大きく、電子銃の配置位置から見れば、ほぼ平面
とみなせる。このため、水平走査線の間隔を一定のもの
とするためには、中央付近における水平走査線の垂直方
向の単位時間当たりの偏向角を大きくしなければならな
い。そこで、電気的にＳ字曲線を発生させ、このＳ字曲
線により、垂直走査を制御することが行われている。2. Description of the Related Art Conventionally, in the scanning of a cathode ray tube with respect to a cathode ray tube in a television receiver, an S-shaped correction has been performed during vertical scanning. In other words, the fluorescent screen of the cathode ray tube has a shape that bulges in the vicinity of the center, but has a relatively large radius, and can be regarded as substantially flat from the position of the electron gun. Therefore, in order to make the interval between the horizontal scanning lines constant, the deflection angle per unit time in the vertical direction of the horizontal scanning lines near the center must be increased. Therefore, an S-shaped curve is electrically generated, and vertical scanning is controlled by the S-shaped curve.
【０００３】ここで、従来のＳ字曲線作成回路につい
て、図３に基づいて説明する。まず、鋸波作成回路（図
示せず）によって、図４に示すような垂直走査期間にお
いて直線的に出力値Ｘが増加し、ブランキング期間にお
いて最低状態に戻る鋸波が形成される。そして、この鋸
波Ｘに応じて変化する関数１＋Ｘおよび１−Ｘ（図４参
照）が電流源Ｉin1 およびＩin2 に入力され、これら電
流源Ｉin1 およびＩin2がそれぞれ時間に対する一次関
数である１＋Ｘおよび１−Ｘに応じた電流を流す。な
お、ブランキング期間はＳ字特性は必要ないため、この
回路を使用する必要はない。Here, a conventional S-shaped curve creating circuit will be described with reference to FIG. First, a sawtooth wave generating circuit (not shown) forms a sawtooth wave whose output value X linearly increases in the vertical scanning period as shown in FIG. 4 and returns to the lowest state in the blanking period. Then, functions 1 + X and 1-X (see FIG. 4) that change according to the sawtooth wave X are input to the current sources Iin1 and Iin2, and the current sources Iin1 and Iin2 are linear functions 1 + X and 1-X, respectively. A current corresponding to X is applied. Since the S-shaped characteristic is not required during the blanking period, there is no need to use this circuit.
【０００４】これら電流源Ｉin1 、Ｉin2 には、ダイオ
ードＤ２，Ｄ４およびトランジスタＱ１，Ｑ３がそれぞ
れ配置されており、これらトランジスタＱ１，Ｑ３のベ
ースには定電圧源Ｖｒからの電圧が印加されている。ま
た、ダイオードＤ２，Ｄ４のアノードはそれぞれ差動ト
ランジスタＱ５，Ｑ６のベースに接続され、ダイオード
Ｄ２，Ｄ４のカソードはそれぞれ差動トランジスタＱ
７，Ｑ８のベースに接続されている。従って、これら差
動トランジスタＱ５，Ｑ６，Ｑ７，Ｑ８における電流値
は、電流源Ｉin1 、Ｉin2 の電流に応じた変化をするこ
とになる。[0004] Diodes D2 and D4 and transistors Q1 and Q3 are arranged in these current sources Iin1 and Iin2, respectively. A voltage from a constant voltage source Vr is applied to the bases of the transistors Q1 and Q3. The anodes of the diodes D2 and D4 are connected to the bases of the differential transistors Q5 and Q6, respectively, and the cathodes of the diodes D2 and D4 are connected to the differential transistors Q5 and Q6, respectively.
7, Q8 connected to the base. Therefore, the current values of the differential transistors Q5, Q6, Q7, Q8 change in accordance with the currents of the current sources Iin1, Iin2.
【０００５】さらに、トランジスタＱ６，Ｑ８は出力Ｉ
out1に接続され、トランジスタＱ５，Ｑ７のコレクタは
出力Ｉout2に接続されている。また、差動トランジスタ
Ｑ５，Ｑ６のエミッタは差動トランジスタＱ１０を介
し、差動トランジスタＱ７，Ｑ８のエミッタはトランジ
スタＱ９を介し定電流源Ｉ0 に接続され、トランジスタ
Ｑ９，Ｑ１０のベースには、Ｓ字曲線の強度を決定する
ＤＡＣ（デジタルアナログコンバータ）や電子ＶＲ（電
子ボリューム）の出力等が接続されている。従って、Ｄ
ＡＣ等の出力に応じて、トランジスタＱ９，Ｑ１０に流
れる電流が決定され、これに応じて差動トランジスタＱ
５およびＱ６と、差動トランジスタＱ７およびＱ８に流
れる電流量が決定される。Further, the transistors Q6 and Q8 provide the output I
out1 and the collectors of the transistors Q5 and Q7 are connected to the output Iout2. The emitters of the differential transistors Q5 and Q6 are connected via a differential transistor Q10, the emitters of the differential transistors Q7 and Q8 are connected via a transistor Q9 to a constant current source I0, and the bases of the transistors Q9 and Q10 have an S-shape. An output of a DAC (Digital-Analog Converter) and an electronic VR (Electronic Volume) for determining the strength of the curve are connected. Therefore, D
The current flowing through the transistors Q9 and Q10 is determined in accordance with the output of AC or the like.
5 and Q6 and the amount of current flowing through differential transistors Q7 and Q8 are determined.
【０００６】そこで、トランジスタＱおよびダイオード
Ｄに流れる電流Ｉおよび順方向バイアスＶBEをそれぞれ
の添字に対応してＩ１〜Ｉ１０、ＶBE1 〜ＶBE10とし、
ＤＡＣのＱ９側およびＱ１０側の入力をＣ，１−Ｃとし
た場合における各電流について考察すると、次のように
なる。なお、下式において、ｋはボルツマン定数、Ｔは
絶対温度、ｑは電子の電荷、Ｉs は飽和電流（暗電流）
である。Therefore, the current I flowing through the transistor Q and the diode D and the forward bias VBE are denoted by I1 to I10 and VBE1 to VBE10 corresponding to the respective subscripts.
Considering each current when the input on the Q9 and Q10 sides of the DAC is C, 1-C, the following is obtained. In the following equation, k is the Boltzmann constant, T is the absolute temperature, q is the charge of electrons, Is is the saturation current (dark current).
It is.
【０００７】電源Ｖr からトランジスタＱ９の上流側ま
では２つの経路があり、両経路の電位差は等しいため、 ＶBE3 ＋ＶBE4 ＋ＶBE8 ＝ＶBE7 ＋ＶBE2 ＋ＶBE1 （kT/q）lnＩ3 ／Ｉs ＋(kT/q)lnＩ4 ／Ｉs ＋(kT/q)lnＩ8 ／Ｉs ＝（kT/q）lnＩ7 ／Ｉs ＋(kT/q)lnＩ2 ／Ｉs ＋(kT/q)lnＩ1 ／Ｉs となり、電源Ｖr からトランジスタＱ10の上流側までは
２つの経路があり、両者の電圧は等しいため、 ＶBE3 ＋ＶBE6 ＝ＶBE5 ＋ＶBE1 （kT/q）lnＩ3 ／Ｉs ＋(kT/q)lnＩ6 ／Ｉs ＝（kT/q）lnＩ5 ／Ｉs ＋(kT/q)lnＩ1 ／Ｉs が成り立ち、これより、 Ｉ6 ／Ｉ5 ＝Ｉ1 ／Ｉ3 Ｉ3 Ｉ4 ／Ｉ1 Ｉ2 ＝Ｉ7 ／Ｉ8 となる。There are two paths from the power supply Vr to the upstream side of the transistor Q9, and the potential difference between the two paths is equal. Is + (kT / q) lnI8 / Is = (kT / q) lnI7 / Is + (kT / q) lnI2 / Is + (kT / q) lnI1 / Is, and 2 from the power supply Vr to the upstream side of the transistor Q10. VBE3 + VBE6 = VBE5 + VBE1 (kT / q) lnI3 / Is + (kT / q) lnI6 / Is = (kT / q) lnI5 / Is + (kT / q) lnI1 / Is holds, from which I6 / I5 = I1 / I3 I3 I4 / I1 I2 = I7 / I8.
【０００８】一方、差動トランジスタＱ５、Ｑ６の電流
Ｉ5 、Ｉ6 はトランジスタＱ10に流れるため、 Ｉ5 ＋Ｉ6 ＝Ｉ10 であり、差動トランジスタＱ７、Ｑ８の電流Ｉ7 、Ｉ8
はトランジスタＱ９に流れるため、 Ｉ7 ＋Ｉ8 ＝Ｉ9 である。On the other hand, since the currents I5 and I6 of the differential transistors Q5 and Q6 flow through the transistor Q10, I5 + I6 = I10, and the currents I7 and I8 of the differential transistors Q7 and Q8.
Flows through the transistor Q9, so that I7 + I8 = I9.
【０００９】また、トランジスタＱ９、Ｑ１０における
電流Ｉ9 、Ｉ10の比率はデジタルアナログコンバータ
（ＤＡＣ）またはボリューム（電子ＶＲ）Ｃ：１−Ｃに
制御されるため、 Ｉ9 ＝ＣＩ0 ，Ｉ10＝（１−Ｃ）Ｉ0 （０≦Ｃ≦１） となる。Further, since the ratio of the currents I9 and I10 in the transistors Q9 and Q10 is controlled by a digital-to-analog converter (DAC) or a volume (electronic VR) C: 1-C, I9 = CI0 and I10 = (1-C ) I0 (0≤C≤1).
【００１０】従って、 Ｉ6 ＝（Ｉ1 ／Ｉ3 ）Ｉ5 Ｉ5 ＝Ｉ10−Ｉ6 ＝（１−Ｃ）Ｉ0 −Ｉ6 であり、 Ｉ6 ＝｛Ｉ1 ／（Ｉ1 ＋Ｉ3 ）｝（１−Ｃ）Ｉ0 となる。Therefore, I6 = (I1 / I3) I5I5 = I10-I6 = (1-C) I0-I6, and I6 = {I1 / (I1 + I3)} (1-C) I0.
【００１１】また、 Ｉ8 ＝（Ｉ1 Ｉ2 ／Ｉ3 Ｉ4 ）Ｉ7 Ｉ7 ＝Ｉ9 −Ｉ8 ＝ＣＩ0 −Ｉ8 であるため、 Ｉ8 ＝｛Ｉ1 Ｉ2 ／（Ｉ1 Ｉ2 ＋Ｉ3 Ｉ4 ）｝ＣＩ0 となる。Further, since I8 = (I1 I2 / I3 I4) I7 I7 = I9-I8 = CI0-I8, I8 = {I1 I2 // (I1 I2 + I3 I4)} CI0.
【００１２】さらに、 Ｉ5 ＝（Ｉ3 ／Ｉ1 ）Ｉ6 ＝（Ｉ3 ／Ｉ1 ）（Ｉ10−Ｉ5 ） であるため、 Ｉ5 ＝｛Ｉ3 ／（Ｉ1 ＋Ｉ3 ）｝（１−Ｃ）Ｉ0 となる。Further, since I5 = (I3 / I1) I6 = (I3 / I1) (I10-I5), I5 = {I3 / (I1 + I3)} (1-C) I0.
【００１３】また、 Ｉ7 ＝（Ｉ3 Ｉ4 ／Ｉ1 Ｉ2 ）Ｉ8 ＝（Ｉ3 Ｉ4 ／Ｉ1 Ｉ2 ）（Ｉ9 −Ｉ7 ） ＝（Ｉ3 Ｉ4 ／Ｉ1 Ｉ2 ）（ＣＩ0 −Ｉ7 ） であるため、 Ｉ7 ＝｛Ｉ3 Ｉ4 ／（Ｉ1 Ｉ2 ＋Ｉ3 Ｉ4 ）｝ＣＩ0 となる。Further, since I7 = (I3 I4 / I1 I2) I8 = (I3 I4 / I1 I2) (I9-I7) = (I3 I4 / I1 I2) (CI0-I7), I7 = ｛I3 I4. / (I1 I2 + I3 I4)｝ CI0.
【００１４】従って、 Ｉout2＝Ｉ5 ＋Ｉ7 ＝｛Ｉ3 ／（Ｉ1 ＋Ｉ3 ）｝（１−Ｃ）Ｉ0 ＋｛Ｉ3 Ｉ4 ／（Ｉ1 Ｉ2 ＋Ｉ3 Ｉ4 ）｝ＣＩ0 また、 Ｉ1 ＝Ｉ2 ＝１−Ｘ Ｉ3 ＝Ｉ4 ＝１＋Ｘ であるため、 Ｉout2＝（１／２）Ｉ0 ＋( Ｘ／２) （１−Ｃ）Ｉ0 ＋｛Ｘ／（１＋Ｘ2 ）｝ＣＩ0 となる。Accordingly, Iout2 = I5 + I7 = {I3 / (I1 + I3)} (1-C) I0 + {I3 I4 / (I1 I2 + I3 I4)} CI0 Also, I1 = I2 = 1-XI3 = I4 = for a 1 + X, the Iout2 = (1/2) I0 + ( X / 2) (1-C) I0 + {X / (1 + X 2)} CI0.
【００１５】このように、出力電流Ｉout2には、｛Ｘ／
（１＋Ｘ2 ）｝ＣＩ0 の項があるため、Ｓ字曲線が作成
されることになる。As described above, the output current Iout2 is represented by ΔX /
Since there is a term of (1 + X 2 )｝ CI 0, an S-shaped curve is created.
【００１６】[0016]
【発明が解決しようとする課題】しかし、従来の回路に
おいては、Ｓ字曲線を作成するために利用する素子数が
かなり多くなってしまうという問題点があった。However, in the conventional circuit, there is a problem that the number of elements used for creating an S-shaped curve is considerably increased.
【００１７】本発明は、上記問題点を解決することを課
題としてなされたものであり、素子数を低減できるＳ字
曲線作成回路を提供することを目的とする。SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and has as its object to provide an S-shaped curve creating circuit capable of reducing the number of elements.
【００１８】[0018]
【課題を解決するための手段】本発明は、一対のトラン
ジスタからなる差動アンプを含むＳ字曲線作成回路であ
って、上記一対のトランジスタの信号入力端は、それぞ
れ少なくとも１つのダイオードを介し電圧源に接続する
と共に、一方の信号入力端に時間に対し一次関数であり
１＋Ｘで表される信号を入力し、他方の信号入力端に時
間に対し一次関数であり１−Ｘで表される上記信号と相
補的な信号を入力し、上記一対のトランジスタのエミッ
タは、それぞれ少なくとも１つのダイオードを介し電流
源に接続し、上記一対のトランジスタのコレクタより、
１−（１−Ｘ2）1/2／２Ｘの項を含むＳ字曲線の出力信
号を得ることを特徴とする。According to the present invention, there is provided an S-shaped curve forming circuit including a differential amplifier comprising a pair of transistors, wherein the signal input terminals of the pair of transistors each include a voltage through at least one diode. Connected to a source and a linear function of time at one signal input
A signal represented by 1 + X is input, and a signal which is a linear function of time and is complementary to the signal represented by 1-X is input to the other signal input terminal. Each is connected to a current source via at least one diode, and from the collectors of the pair of transistors,
An output signal having an S-shaped curve including a term of 1- (1-X 2 ) 1/2 / 2X is obtained.
【００１９】[0019]
【作用】従って、時間に対し、一次関数となる入力がダ
イオード立上がり電圧に依存する電圧として、一対のト
ランジスタのベースに供給される。一方、一対のトラン
ジスタのエミッタ側にもダイオードが配置されている。
このため、一対のトランジスタの入力経路に配置された
ダイオードのＶBEに対し、一対のトランジスタおよびそ
のエミッタ側のダイオードの２倍のＶBEの差動アンプで
受けることになり、一対のトランジスタのコレクタ側に
Ｓ字特性を有する出力電流を得ることができる。例え
ば、一次関数の入力を１＋Ｘおよび１−Ｘとし、トラン
ジスタの入力経路およびコレクタ側のダイオードを１つ
とすれば、出力電流において、１−（１−Ｘ2 ）1/2 ／
２Ｘの項が生じ、少ない素子でＳ字曲線を得ることがで
きる。Therefore, the input which becomes a linear function with respect to time is supplied to the bases of the pair of transistors as a voltage dependent on the diode rising voltage. On the other hand, a diode is also arranged on the emitter side of the pair of transistors.
For this reason, the VBE of the diode arranged in the input path of the pair of transistors is received by the differential amplifier of VBE which is twice as large as the pair of transistors and the diode on the emitter side thereof, and is applied to the collector side of the pair of transistors. An output current having an S-shaped characteristic can be obtained. For example, if the input of the linear function is 1 + X and 1-X, and the input path of the transistor and the diode on the collector side are one, the output current is 1- (1-X 2 ) 1/2 /
A 2X term is generated, and an S-shaped curve can be obtained with a small number of elements.
【００２０】[0020]
【実施例】以下、本発明の実施例について図面に基づい
て説明する。図１は、実施例の構成を示す回路図であ
る。電源Ｖccには、第１の電流源１０と第２の電流源１
２がそれぞれダイオード１４、１６を介し接続されてい
る。そして、第１の電流源１０の電流は１＋Ｘ、第２の
電流源１２の電流は１−Ｘに設定されている。そして、
第１の電流源１０とダイオード１４の接続点はトランジ
スタ２０のベースに接続され、第２の電流源１２とダイ
オード１６の接続点がトランジスタ２２のベースに接続
されている。また、このトランジスタ２０、２２のエミ
ッタ側にはそれぞれダイオード２４、２６が接続される
と共に、これらダイオード２４、２６のエミッタは共通
になっている。従って、トランジスタ２０、２２は差動
アンプとして動作する。さらに、このダイオード２４、
２６のカソード側はトランジスタ３０、電流Ｉ0 を流す
電流源３２を介し、アースに接続されており、この電流
源の上流側はトランジスタ３４を介し電源Ｖccに接続さ
れている。このため、トランジスタ３０、３４は差動ア
ンプとして動作する。また、この差動アンプを構成する
トランジスタ３０、３４のベースには、ＤＡＣ等が接続
され、例えばトランジスタ３０にＣＩ0 、トランジスタ
３４に（１−Ｃ）Ｉ0 の電流を流すように設定すること
ができる。そこで、ＤＡＣによって差動アンプを構成す
るトランジスタ２０、２２の合計の電流量を制御するこ
とができる。なお、０≦Ｃ≦１とする。Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 is a circuit diagram showing the configuration of the embodiment. The power supply Vcc includes a first current source 10 and a second current source 1
2 are connected via diodes 14 and 16, respectively. The current of the first current source 10 is set to 1 + X, and the current of the second current source 12 is set to 1-X. And
The connection point between the first current source 10 and the diode 14 is connected to the base of the transistor 20, and the connection point between the second current source 12 and the diode 16 is connected to the base of the transistor 22. Diodes 24 and 26 are connected to the emitters of the transistors 20 and 22, respectively, and the emitters of the diodes 24 and 26 are common. Therefore, the transistors 20 and 22 operate as a differential amplifier. Furthermore, this diode 24,
The cathode side of 26 is connected to the ground via a transistor 30 and a current source 32 for flowing a current I0, and the upstream side of this current source is connected to a power supply Vcc via a transistor 34. Therefore, the transistors 30 and 34 operate as a differential amplifier. A DAC or the like is connected to the bases of the transistors 30 and 34 constituting the differential amplifier. For example, it can be set so that a current of CI0 flows through the transistor 30 and a current of (1-C) I0 flows through the transistor 34. . Therefore, the total amount of current of the transistors 20 and 22 constituting the differential amplifier can be controlled by the DAC. Note that 0 ≦ C ≦ 1.
【００２１】このような回路において、ＤＡＣからの信
号により、ＣＩ0 を決定し、出力電流量を決定する。こ
の状態で、電流源１０、１２に図４に示すようなＸの変
化に基づく、１＋Ｘおよび１−Ｘの電流を流す。これに
より、ダイオード１４、１６のｐｎ接合の立上がり電圧
に依存する電圧が差動アンプを構成するトランジスタ２
０、２４のベースに供給され、差動アンプの出力にＳ字
曲線が作成される。そこで、この回路の理論上の動作に
ついて、式を用いて説明する。なお、下記説明では、便
宜上Ｃ＝１とする。In such a circuit, CI0 is determined by a signal from the DAC, and the output current amount is determined. In this state, currents of 1 + X and 1-X based on the change of X as shown in FIG. As a result, a voltage depending on the rising voltage of the pn junction of the diodes 14 and 16 is applied to the transistor 2 constituting the differential amplifier.
0 and 24 are supplied to the base, and an S-shaped curve is created at the output of the differential amplifier. Therefore, the theoretical operation of this circuit will be described using equations. In the following description, it is assumed that C = 1 for convenience.
【００２２】ダイオード１４、１６に流れる電流をＩ1
0、Ｉ12とし、トランジスタ２０、２２に流れる電流を
Ｉout1、Ｉout2とすると、電源Ｖccからダイオード１
４、トランジスタ２０、ダイオード２４の電圧と、電源
Ｖccからダイオード１６、トランジスタ２２、ダイオー
ド２６の電圧とは等しくなり、 ＶBE14＋ＶBE20＋ＶBE24＝ＶBE26＋ＶBE22＋ＶBE16 （kT/q）lnＩ10／Ｉs ＋(kT/q)lnＩout1／Ｉs ＋(kT/q)lnＩout1／Ｉs ＝（kT/q）lnＩout2／Ｉs ＋(kT/q)lnＩouto2 ／Ｉs ＋(kT/q)lnＩ12／Ｉs （kT/q）lnＩ10／Ｉs ＋２(kT/q)lnＩout1／Ｉs ＝２（kT/q）lnＩout2／Ｉs ＋(kT/q)lnＩ12／Ｉs 従って、 Ｉ10／Ｉ12＝Ｉout12 ／Ｉout22 であり、一方、 Ｉout1＋Ｉout2＝Ｉ0 であるため、 Ｉout22 ＝（Ｉ10／Ｉ12）（Ｉ0 2 −２Ｉ0 Ｉout2＋Ｉout22 ） となる。The current flowing through the diodes 14 and 16 is represented by I1
Assuming that currents flowing through the transistors 20 and 22 are Iout1 and Iout2, a diode 1
4. The voltage of the transistor 20, the diode 24 becomes equal to the voltage of the diode 16, the transistor 22, and the diode 26 from the power supply Vcc. (kT / q) lnIout1 / Is = (kT / q) lnIout2 / Is + (kT / q) lnIouto2 / Is + (kT / q) lnI12 / Is (kT / q) lnI10 / Is + 2 (kT / q) lnIout1 / is = 2 (kT / q ) lnIout2 / is + (kT / q) lnI12 / is therefore an I10 / I12 = Iout1 2 / Iout2 2, whereas, for a Iout1 + Iout2 = I0, Iout2 2 = (I10 / I12) and made (I0 2 -2I0 Iout2 + Iout2 2 ).
【００２３】そこで、 Ｉout2＝｛−Ｉ10Ｉ0 ±Ｉ0 （Ｉ10Ｉ12）1/2 ｝／（Ｉ12−Ｉ10） ＝｛−（１＋Ｘ）Ｉ0 ±Ｉ0 ｛（１＋Ｘ）（１−Ｘ）｝1/2 ｝ ／（−２Ｘ） となり、Ｘ＝０のとき、Ｉout2＝Ｉ0 ／２であるため、 Ｉout2＝Ｉ0 ／２＋｛１−（１−Ｘ2 ）1/2 ／２Ｘ｝Ｉ0 となる。Therefore, Iout2 = {-I10I0 ± I0 (I10I12) 1/2 } / (I12-I10) = {-(1 + X) I0 ± I0 {(1 + X) (1-X)} 1/2 } / ( -2X) next, when X = 0, because it is Iout2 = I0 / 2, the Iout2 = I0 / 2 + {1- (1-X 2) 1/2 / 2X} I0.
【００２４】また、ＩOUT1についても同様の手法によっ
て、 Ｉout1＝Ｉ0 ／２−｛１−（１−Ｘ2 ）1/2 ／２Ｘ｝Ｉ0 となる。Further, by the same method also IOUT1, the Iout1 = I0 / 2- {1- ( 1-X 2) 1/2 / 2X} I0.
【００２５】ここで、Ｙ＝１−（１−Ｘ2 ）1/2 ／２Ｘ
のグラフを図２に示す。このように、Ｉout1、Ｉout2と
して、Ｓ字曲線が得られることが理解される。従って、
本回路により、Ｓ字曲線を示すＩout1、Ｉout2を電流出
力として得ることができる。なお、電圧出力を得たい場
合には、出力Ｉout1、Ｉout2を所定の抵抗を介し、電源
と接続し、抵抗の下流側から出力を取り出せばよい。ま
た、上述の説明においては、ベース電流、素子特性の変
化等無視したが、全体としてＳ字曲線が得られることに
変わりはない。Here, Y = 1- (1-X 2 ) 1/2 / 2X
2 is shown in FIG. Thus, it is understood that an S-shaped curve is obtained as Iout1 and Iout2. Therefore,
With this circuit, Iout1 and Iout2 showing an S-shaped curve can be obtained as current outputs. When it is desired to obtain a voltage output, the outputs Iout1 and Iout2 may be connected to a power supply via a predetermined resistor, and the output may be taken out from the downstream side of the resistor. Further, in the above description, changes in the base current, element characteristics, and the like are ignored, but the S-shaped curve is obtained as a whole.
【００２６】さらに、上記実施例においては、トランジ
スタ２０，２２のベースへの入力経路にそれぞれ１つの
ダイオード１４、１６を配置したが、得たいＳ字曲線に
よってはこれを２以上とすることも好適であり、この場
合にはダイオード２４、２６の数を対応して増加すれば
よい。すなわち、トランジスタ２０、２２のベースへの
入力経路に挿入配置されるダイオードの数がそれぞれＮ
個であれば、トランジスタ２０、２２のエミッタ側に配
置するダイオードの数を２Ｎ−１個とすれば、上述の場
合と同様のＳ字曲線を得ることができる。Further, in the above embodiment, one diode 14 and 16 are arranged on the input path to the bases of the transistors 20 and 22, respectively. However, depending on the S-shaped curve to be obtained, it is preferable to increase the number to two or more. In this case, the number of diodes 24 and 26 may be increased correspondingly. That is, the number of diodes inserted into the input path to the bases of the transistors 20 and 22 is N
If the number of diodes arranged on the emitter side of the transistors 20 and 22 is 2N−1, an S-shaped curve similar to that described above can be obtained.
【００２７】[0027]
【発明の効果】以上説明したように、本発明に係るＳ字
曲線作成回路によれば、ダイオードのＰＮ接合の電圧の
立上がり特性を利用して、差動アンプのベース電圧を制
御し、Ｓ字曲線を得る。従って、従来の回路に比べ素子
数を飛躍的に減少できる。As described above, according to the S-shaped curve forming circuit of the present invention, the base voltage of the differential amplifier is controlled by utilizing the rising characteristic of the voltage of the PN junction of the diode, and the S-shaped curve is formed. Get the curve. Therefore, the number of elements can be dramatically reduced as compared with the conventional circuit.
【図１】実施例の構成を示す回路図である。FIG. 1 is a circuit diagram showing a configuration of an embodiment.
【図２】出力電流の特性を説明するための図である。FIG. 2 is a diagram for explaining characteristics of an output current.
【図３】従来例の構成を示す回路図である。FIG. 3 is a circuit diagram showing a configuration of a conventional example.
【図４】一次関数の例を示す波形図である。FIG. 4 is a waveform chart showing an example of a linear function.
１０，１２ 電流源 １４，１６，２４，２６ ダイオード ２０，２２ トランジスタ 10,12 current source 14,16,24,26 diode 20,22 transistor
Claims (1)
含むＳ字曲線作成回路であって、 上記一対のトランジスタの信号入力端は、それぞれ少な
くとも１つのダイオードを介し電圧源に接続すると共
に、一方の信号入力端に時間に対し一次関数であり１＋
Ｘで表される信号を入力し、他方の信号入力端に時間に
対し一次関数であり１−Ｘで表される上記信号と相補的
な信号を入力し、 上記一対のトランジスタのエミッタは、それぞれ少なく
とも１つのダイオードを介し電流源に接続し、 上記一対のトランジスタのコレクタより、１−（１−Ｘ
2）1/2／２Ｘの項を含むＳ字曲線の出力信号を得ること
を特徴とするＳ字曲線作成回路。An S-shaped curve creating circuit including a differential amplifier including a pair of transistors, wherein a signal input terminal of each of the pair of transistors is connected to a voltage source via at least one diode, and one of the transistors has a signal input terminal. A linear function at the signal input end with respect to time is 1+
A signal represented by X is input, and a signal which is a linear function of time and is complementary to the signal represented by 1-X is input to the other signal input terminal. Connected to a current source via at least one diode, and from the collectors of the pair of transistors, 1- (1-X
2 ) An S-shaped curve generating circuit for obtaining an output signal of an S-shaped curve including a term of 1/2 / 2X.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7079492A JP3054486B2 (en) | 1992-03-27 | 1992-03-27 | S-shaped curve creation circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7079492A JP3054486B2 (en) | 1992-03-27 | 1992-03-27 | S-shaped curve creation circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05276406A JPH05276406A (en) | 1993-10-22 |
| JP3054486B2 true JP3054486B2 (en) | 2000-06-19 |
Family
ID=13441806
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7079492A Expired - Lifetime JP3054486B2 (en) | 1992-03-27 | 1992-03-27 | S-shaped curve creation circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3054486B2 (en) |
-
1992
- 1992-03-27 JP JP7079492A patent/JP3054486B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05276406A (en) | 1993-10-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2837080B2 (en) | Multiplication circuit | |
| US5256984A (en) | Amplifier for controlling linear gain of wide band using external bias | |
| US5483151A (en) | Variable current source for variably controlling an output current in accordance with a control voltage | |
| EP0669710A2 (en) | Variable gain amplifying circuit | |
| JPS62219777A (en) | Gumma correction circuit | |
| JP3054486B2 (en) | S-shaped curve creation circuit | |
| EP0086958B1 (en) | A gamma correction circuit | |
| US6295098B1 (en) | Illumination intensity correcting circuit | |
| JP3226876B2 (en) | Video display | |
| CA1068828A (en) | Deflection waveform correction signal generator | |
| US4752722A (en) | Control circuit with compensation of the anode voltage variation for televisor vertical deflection stage | |
| US5130567A (en) | Bipolar transistor arrangement with distortion compensation | |
| JP2919663B2 (en) | S-shaped curve creation circuit and vertical drive circuit using the same | |
| US4764709A (en) | Top/bottom pincushion correction circuit with automatic picture tracking | |
| CA2073392C (en) | Parabolic signal generator | |
| GB2240442A (en) | Threshold voltage generating circuit for integrated circuit | |
| JPH055224B2 (en) | ||
| JP2002152547A (en) | Distortion correcting circuit and display device | |
| JP3263864B2 (en) | Brightness adjustment method and adjustment device | |
| JP2001202048A (en) | Gamma correcting circuit | |
| JPH04354408A (en) | Current polarity conversion circuit | |
| JPH02135810A (en) | Gain control circuit | |
| JP2580941Y2 (en) | Differential amplifier | |
| JPH03291571A (en) | Maximum output circuit and minimum output circuit | |
| JP2687160B2 (en) | Switch circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090407 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100407 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110407 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120407 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term |