JP3050438B2 - Portable ultrasonic measurement device - Google Patents

Portable ultrasonic measurement device

Info

Publication number
JP3050438B2
JP3050438B2 JP3332701A JP33270191A JP3050438B2 JP 3050438 B2 JP3050438 B2 JP 3050438B2 JP 3332701 A JP3332701 A JP 3332701A JP 33270191 A JP33270191 A JP 33270191A JP 3050438 B2 JP3050438 B2 JP 3050438B2
Authority
JP
Japan
Prior art keywords
sampling
circuit
signal
clock
address
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP3332701A
Other languages
Japanese (ja)
Other versions
JPH05142209A (en
Inventor
宏之 足立
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Construction Machinery Co Ltd
Original Assignee
Hitachi Construction Machinery Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Construction Machinery Co Ltd filed Critical Hitachi Construction Machinery Co Ltd
Priority to JP3332701A priority Critical patent/JP3050438B2/en
Publication of JPH05142209A publication Critical patent/JPH05142209A/en
Application granted granted Critical
Publication of JP3050438B2 publication Critical patent/JP3050438B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Investigating Or Analyzing Materials By The Use Of Ultrasonic Waves (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】この発明は、携帯型超音波測定装
置に関し、詳しくは、エコー受信信号をデジタル値に変
換して画像処理し、Aスコープ画像等を表示する携帯用
の小型の超音波探傷装置の低消費電力化のための改良、
特に、A/D変換されたデジタル値データをメモリに記
憶するサンプリング回路における低消費電力化に関す
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a portable ultrasonic measuring apparatus, and more particularly, to a portable ultrasonic measuring apparatus which converts an echo reception signal into a digital value, processes the image, and displays an A-scope image or the like. Improvements to reduce power consumption of flaw detectors,
In particular, the present invention relates to reducing power consumption in a sampling circuit that stores A / D-converted digital value data in a memory.

【0002】[0002]

【従来の技術】超音波測定装置の1つである超音波探傷
装置は、被検体中の異種材料の界面や亀裂による空間な
どが存在することによって超音波が反射され、その反射
波の強度や送信波の送出(又は表面波検出)時点から反
射波検出までの時間(路程)を測定することによって界
面の状態や亀裂の位置などを測定している。ここで、反
射波の強度や送信波送出(又は表面波検出)から反射波
検出までの時間や強度を測定するには、超音波探触子か
ら得られるエコー受信信号を増幅してそのピーク値を検
出し、それまでの時間を計測することで行われたり、増
幅されたエコー受信信号をそのままA/D変換してコン
ピュータによりデータ処理して時間や強度の値を測定す
ることで行われ、その測定結果は、一般にAスコープ画
像等として表示される。
2. Description of the Related Art An ultrasonic flaw detector, which is one of the ultrasonic measuring devices, reflects ultrasonic waves due to the existence of an interface between dissimilar materials in a subject or a space due to cracks, and the intensity of the reflected waves and the like. By measuring the time (path) from the transmission of the transmission wave (or the detection of the surface wave) to the detection of the reflected wave, the state of the interface, the position of the crack, and the like are measured. Here, in order to measure the intensity of the reflected wave and the time and intensity from transmission wave transmission (or surface wave detection) to reflected wave detection, the echo reception signal obtained from the ultrasonic probe is amplified and its peak value is measured. Is performed by measuring the time up to that time, or by performing A / D conversion of the amplified echo reception signal as it is and performing data processing by a computer to measure time and intensity values. The measurement result is generally displayed as an A-scope image or the like.

【0003】このようにして非破壊での内部測定を行う
超音波測定装置の一例についての概要構成を、図2のブ
ロック図に示す。ここで、1は被検体、Fはその内部欠
陥、2は探触子、3はパルサレシーバ部、4はサンプリ
ング回路、5は装置制御回路、6は表示部である。この
種の超音波測定装置は、探傷結果をデジタル値で処理す
るものであり、パルサレシーバ部3から、いわゆる超音
波探傷器の探傷結果として得られるRF信号(アナログ
信号)のエコー受信信号e(受信側で受けた送信波、表
面反射波、欠陥波等のエコー信号)をサンプリング回路
4で受けてサンプリングしてエコー受信信号eをデジタ
ル値に変換して内部に設けられた波形データメモリに一
旦記憶し、デジタル値に変換されたエコー受信信号eを
波形データメモリから装置制御回路5で読出して測定値
表示処理等の画像処理を装置制御回路5で行い、探傷結
果を表示部6にて表示する。そこで、ここでのサンプリ
ング回路4は、アナログ信号のエコー受信信号eをデジ
タル値として画像処理装置側に伝送するインタフェース
の役割を果たしている。探触子2は、被検体1に超音波
の送信波を発するとともに、その反射波を検出する電気
−超音波変換素子であり、パルサレシーバ部3は、パル
サ起動信号a”を受けて探触子2を作動させるための電
気信号を出力するパルサ部と、探触子2からの検出信号
を受けて増幅等を行ってエコー受信信号e(RF信号又
は検波した信号)として出力するレシーバ部とからな
る。
FIG. 2 is a block diagram showing a schematic configuration of an example of an ultrasonic measuring apparatus for performing nondestructive internal measurement in this manner. Here, 1 is an object, F is an internal defect, 2 is a probe, 3 is a pulser receiver, 4 is a sampling circuit, 5 is a device control circuit, and 6 is a display unit. this
Some types of ultrasonic measurement devices process flaw detection results using digital values.
From the pulsar receiver unit 3
RF signal (analog)
Signal (echo received signal on the receiving side,
Sampling circuit for echo signals such as surface reflected wave and defect wave)
4 receives and samples and echo-received signal e
To the waveform data memory provided internally.
The echo received signal e converted to a digital value is stored
Measured values read from the waveform data memory by the device control circuit 5
Image processing such as display processing is performed by the device control circuit 5, and flaw detection is performed.
The result is displayed on the display unit 6. So the sampler here
The digital circuit 4 converts the echo reception signal e of the analog signal into a digital signal.
Interface that transmits to the image processing device as a total value
Plays the role of. Probe 2, along with issues a transmission ultrasonic waves to the subject 1, an electrical detecting the reflected wave - Ri Oh ultrasonic transducer, Pas Rusareshiba unit 3, probe receives the pulser activation signals a " A pulser section for outputting an electric signal for operating the probe 2 and a receiver section for receiving and amplifying a detection signal from the probe 2 and outputting it as an echo reception signal e (RF signal or detected signal) Consists of

【0004】サンプリング回路4は、サンプリング起動
信号a(装置制御回路5から出力される測定開始を示す
信号)を受けて、パルサ起動a”を発生し、パルサ起動
a”に応じてパルサレシーバ部3のパルサ部により探触
子2が駆動されて送信波を発生し、この送信波に応じて
被検体1からのエコーが探触子2により受信されてパル
サレシーバ部3のレシーバ部を介してエコー受信信号e
を得る。このエコー受信信号eのサンプリングを前記の
サンプリング起動信号aの発生に応じてA/D変換回路
開始し、所定量のサンプリングデータ(エコー受信信
号eのA/D変換デジタル値)をメモリ(波形データメ
モリ)に記憶する。装置制御回路5は、サンプリング起
動信号aの発生を行う等の装置全体の制御を担うもので
あるが、さらに、MPU制御信号b,MPUアドレス信
号cをサンプリング回路4へ送出し、サンプリング回路
4を介して、メモリに記憶されているサンプリングデー
タをMPUデータ信号として読出して、範囲の選択や拡
大等の表示のための処理を行い、表示部6に表示する。
The sampling circuit 4 outputs a sampling start signal a (start of measurement output from the device control circuit 5).
Signal) , pulsar activation a "is generated , and pulsar activation
Probing by the pulsar section of the pulsar receiver section 3 according to a "
The child 2 is driven to generate a transmission wave, and according to this transmission wave,
The echo from the subject 1 is received by the probe 2 and
Echo reception signal e via the receiver section of the receiver section 3
Get. The sampling of the echo reception signal e is performed as described above.
A / D conversion circuit according to generation of sampling start signal a
In Start, a predetermined amount of sampled data (echo reception signal
A / D conversion digital value of signal e) into memory (waveform data
Memory ) . The device control circuit 5 is responsible for controlling the entire device such as generating a sampling start signal a, and further sends an MPU control signal b and an MPU address signal c to the sampling circuit 4, and Then, the sampling data stored in the memory is read out as an MPU data signal, a process for displaying a range selection, enlargement, or the like is performed, and displayed on the display unit 6.

【0005】さらに、図3に、従来の構成のサンプリン
グ回路4の詳細ブロック図を示したので、これを参照し
ながら、この超音波測定装置の動作を説明する。この測
定表示の動作は、前半部分のサンプリングと後半部分の
表示とに大別される。そして、サンプリング回路4は、
サンプリングを行うために、A/D変換回路40、リー
ド・ライトコントロール回路43、アドレスカウンタ回
路48、サンプリング制御回路47を有する。さらに、
表示のときに装置制御回路5によるメモリ(波形データ
メモリ)42へのアクセスを可能とするための切換え等
の回路として、リード・ライトコントロール回路43、
マルチプレクサ49、データバスゲート回路41、デー
タバスゲート回路44を有する。
Further, FIG. 3 shows a detailed block diagram of a sampling circuit 4 having a conventional configuration. The operation of the ultrasonic measuring apparatus will be described with reference to FIG. The operation of the measurement display is roughly divided into the first half sampling and the second half display. And the sampling circuit 4
In order to perform sampling, an A / D conversion circuit 40, a read / write control circuit 43, an address counter circuit 48, and a sampling control circuit 47 are provided. further,
At the time of display, the memory (waveform data
The read / write control circuit 43 includes a switching circuit for enabling access to the memory 42.
A multiplexer 49, a data bus gate circuit 41, and a data bus gate circuit 44 are provided.

【0006】このような構成で、先ず、サンプリングを
行うときは、装置制御回路5からサンプリング起動信号
aが発せられ、これを受けたサンプリング制御回路47
からサンプリング期間を示すサンプリングウインドウパ
ルスnが出力される。そして、アドレスカウンタ回路4
8は、常にクロックfをカウントしてそれをサンプリン
グアドレス信号mとして出力しているのであるが、この
サンプリングウインドウパルスnを受けると、そのカウ
ント値が初期化され、所定値からのカウントを始める。
さらに、サンプリングウインドウパルスnを受けている
間、データバスゲート回路41、マルチプレクサ49、
リード・ライトコントロール回路43は、サンプリング
したデータをメモリ42に記憶する制御状態になる。一
方、常に、A/D変換回路40は、所定の変換周期を有
するクロックfを受けてエコー受信信号eをA/D変換
し、デジタル値のサンプリングデータ信号hを生成して
いる。
In such a configuration, first, when sampling is performed, a sampling start signal a is issued from the device control circuit 5 and the sampling control circuit 47 receiving the signal starts.
Outputs a sampling window pulse n indicating the sampling period. Then, the address counter circuit 4
8 always counts the clock f and outputs it as the sampling address signal m. When the sampling window pulse n is received, the count value is initialized and starts counting from a predetermined value.
Further, while receiving the sampling window pulse n, the data bus gate circuit 41, the multiplexer 49,
The read / write control circuit 43 enters a control state in which the sampled data is stored in the memory 42. On the other hand, the A / D conversion circuit 40 always receives a clock f having a predetermined conversion cycle, A / D converts the echo reception signal e, and generates a digital value sampling data signal h.

【0007】また、サンプリング起動信号aを受けてパ
ルサ起動信号a”が出力され、これにより起動されたパ
ルサ・レシーバ部3のパルサ、被検体1の表面に密接さ
れた探触子2、パルサ・レシーバ部3のレシーバを順に
介して、時間の経過に沿って欠陥Fの情報等を含むエコ
ー受信信号eが得られる。したがって、サンプリングウ
インドウパルスnを受けた前述の各回路の働きによっ
て、順にA/D変換されたサンプリングデータが、順に
カウントされたサンプリングアドレスに従って、メモリ
42に順に記憶される。そして、所定量のサンプリング
アドレスに達すると、アドレスカウンタ回路48からサ
ンプリング完了信号gが発せられ、これを受けたサンプ
リング制御回路47がサンプリングウインドウパルスn
の出力を停止してサンプリング状態が解除され、サンプ
リングが終了する。
Further, in response to the sampling start signal a, a pulsar start signal a ″ is output, and the pulsar of the pulsar / receiver unit 3 started by this operation, the probe 2 and the pulsar The echo reception signal e including the information of the defect F and the like is obtained along the passage of time through the receivers of the receiver unit 3. Accordingly, the above-described circuits receiving the sampling window pulse n function to sequentially output A. The / D-converted sampling data is sequentially stored in the memory 42 in accordance with the sequentially counted sampling addresses, and when a predetermined amount of sampling addresses is reached, the address counter circuit 48 issues a sampling completion signal g. Receiving the sampling window pulse n
Is stopped, the sampling state is released, and the sampling ends.

【0008】次に、メモリ42に記憶されたサンプリン
グデータを表示するときには、サンプリングウインドウ
パルスnが出力されていないので、それに対応してリー
ド・ライトコントロール回路43、マルチプレクサ4
9、データバスゲート回路44が切り換わっており、装
置制御回路5によるメモリ42へのアクセスが可能とな
っている。したがって、先ほどサンプリングされたサン
プリングデータが、MPU制御信号b,MPUアドレス
信号c,MPUデータ信号dを介して、装置制御回路5
に読出され、表示部6に表示される。このようにして、
被検体1内の欠陥Fあるいは表面,底面等で反射された
超音波のエコー受信信号の測定結果が、Aスコープ画像
等として表示され、その波形を観察することで、被検体
を破壊することなく被検体内部の検査や測定を行うこと
ができる。
Next, when the sampling data stored in the memory 42 is displayed, since the sampling window pulse n is not output, the read / write control circuit 43 and the multiplexer 4
9. The data bus gate circuit 44 is switched so that the device control circuit 5 can access the memory 42. Therefore, the sampling data sampled earlier is transmitted to the device control circuit 5 via the MPU control signal b, the MPU address signal c, and the MPU data signal d.
And is displayed on the display unit 6. In this way,
The measurement result of the echo reception signal of the ultrasonic wave reflected by the defect F or the front surface, the bottom surface, etc. in the subject 1 is displayed as an A-scope image or the like, and by observing the waveform, the subject is not destroyed. Inspection and measurement inside the subject can be performed.

【0009】[0009]

【発明が解決しようとする課題】以上、従来の構成の超
音波測定装置の作動等を説明してきたが、この装置は、
非破壊での検査が可能であるという特徴を生かして、検
査や測定等に広く利用されている。特に、建造物や大型
装置等の検査などでは、被測定物を移動することは現実
的でないので、測定装置の方を動かす必要がある。その
ような目的の超音波測定装置は、可搬性が重視され、バ
ッテリーで動作する小形の携帯型超音波探傷器として利
用に供されている。ただし、現状では1つのバッテリー
で3〜4時間程度しか動作できず、より長時間の連続動
作の実現が要求されている。もちろん、携帯型超音波測
定装置がバッテリーで長時間動作することができるよう
に、従来から各種の方法で、回路の低消費電力化が図ら
れている。
The operation and the like of the conventional ultrasonic measuring apparatus have been described above.
It is widely used for inspection, measurement, etc., taking advantage of the feature that nondestructive inspection is possible. In particular, in the inspection of a building, a large-sized device, or the like, it is not practical to move an object to be measured, so it is necessary to move the measuring device. An ultrasonic measuring apparatus for such a purpose places importance on portability and is used as a small portable ultrasonic flaw detector operated by a battery. However, at present, a single battery can operate for only about 3 to 4 hours, and a longer continuous operation is required. Of course, the power consumption of the circuit has been reduced by various methods so that the portable ultrasonic measurement device can operate for a long time with the battery.

【0010】例えば、回路を構成するときに、TTLな
どに較べて消費電力の小さいC−MOS版のICやLS
Iを、できるだけ採用しているのも、そのような低消費
電力化のためである。しかし、超音波測定装置の各回路
の構成要素を、同等な機能を有する他の低消費電力素子
に置き換えるといった対策は、既に、ほとんどの回路に
適用済みであり、これ以上の低消費電力化は容易ではな
い。だからといって、単に、バッテリーが改良されるの
を待つのみでは、ユーザの要求に答えられず、装置の価
値の維持高揚を達成することができないので、問題であ
る。この発明は、このような従来技術の問題点を解決す
るものであって、装置特有の回路構成に応じた対策を採
ることにより、一層の低消費電力化を実現し、長時間動
作可能な携帯型超音波測定装置を提供することを目的と
する。
For example, when configuring a circuit, a C-MOS version IC or LS which consumes less power than TTL or the like.
I is adopted as much as possible because of such low power consumption. However, countermeasures such as replacing the components of each circuit of the ultrasonic measurement device with another low power consumption element having the same function have already been applied to most circuits, and further reduction in power consumption is not possible. It's not easy. This is a problem, however, because simply waiting for the battery to be improved does not meet the demands of the user and cannot maintain and enhance the value of the device. The present invention solves such a problem of the prior art. By taking measures according to the circuit configuration specific to the device, it is possible to further reduce power consumption and realize a portable device capable of operating for a long time. It is an object to provide a type ultrasonic measuring device.

【0011】[0011]

【課題を解決するための手段】この目的を達成するため
のこの発明の携帯型超音波測定装置の構成は、超音波の
エコー受信信号をデジタル値に変換して測定値表示処理
等の所定の処理をするものであって、サンプリング制御
回路とサンプリングクロックを出力するクロックコント
ロール回路とサンプリングクロックに応じてアドレスを
更新し所定のアドレスに達したときにサンプリング完了
信号を発生するアドレスカウンタ回路とエコー受信信号
を受けてこれを前記サンプリングクロックに応じてデジ
タル値に変換するA/D変換回路とこのA/D変換回路
から得られるデジタル値のデータを記憶するメモリとア
ドレスカウンタ回路のアドレスに対応するメモリのアド
レスにデジタル値のデータを書込み、記憶されているデ
ジタル値のデータを読出す書込読出制御回路とを有して
いて、前記サンプリング制御回路は、測定開始を示すサ
ンプリング起動信号を受けて、前記超音波の送出タイミ
ングを示すパルサ起動信号を発生し、前記エコー受信信
号のサンプリング期間を示すサンプリングウインドウパ
ルスの出力を開始し、サンプリング完了信号を受けて、
前記サンプリングウインドウパルスの出力を停止する
のである。
In order to achieve this object, a portable ultrasonic measuring apparatus according to the present invention has a configuration in which an ultrasonic echo reception signal is converted into a digital value and a predetermined value such as a measured value display process is performed. be one that the process, the address according to the clock control circuit and the sampling clock you outputs sampling control circuit and the sampling clock
Sampling is completed when it reaches the specified address after updating
Address counter circuit for generating signal and echo reception signal
Receiving the digital signal according to the sampling clock.
A / D conversion circuit for converting into a total value and this A / D conversion circuit
Memory and A for storing data of a digital value obtained from
Memory address corresponding to the address of the dress counter circuit
Write digital value data to the
And a read / write control circuit for reading digital value data.
The sampling control circuit receives a sampling start signal indicating a measurement start, generates a pulser start signal indicating a timing of transmitting the ultrasonic wave, and starts outputting a sampling window pulse indicating a sampling period of the echo reception signal. Receiving the sampling completion signal,
Also stops the output of the sampling window pulse
It is.

【0012】さらに、前記クロックコントロール回路
は、前記A/D変換回路の変換周期に対応する所定の変
換周期のクロックと前記サンプリングウインドウパルス
とを受け、前記サンプリングウインドウパルスを受けて
いる間、前記所定の変換周期のクロックを前記サンプリ
ングクロックとして出力するものであり、前記アドレス
カウンタ回路は、前記サンプリングウインドウパルス
開始および前記パルサ起動信号の発生のいずれかに応じ
初期値から始めて前記サンプリングクロックをカウン
するものであり、前記書込読出制御回路を介して前記
メモリに書き込まれた前記デジタル値のデータが読出さ
れるものである。
Furthermore, while the clock control circuit, said receiving and predetermined conversion cycle of the clock and the sampling window pulse corresponding to the conversion cycle of the A / D conversion circuit, which receives the sampling window pulse, the predetermined and the clock of the conversion cycle of the outputs as the sampling <br/> ring clock, said address counter circuit, the sampling window pulse
Depending on whether the occurrence of the start and the pulser activation signal
The sampling clock is counted starting from an initial value, and the sampling clock is counted through the write / read control circuit.
The digital value data written in the memory is read out.
It is what is done.

【0013】[0013]

【作用】以上のような構成によれば、この発明の超音波
測定装置のサンプリング回路では、A/D変換回路及び
アドレスカウンタ回路を動作させるクロックとして、ク
ロックコントロール回路の発生するサンプリングクロッ
クが用いられている。ここで、このA/D変換回路やア
ドレスカウンタ回路等には、以前からC−MOS版の素
子が採用され、低消費電力化が図られていた。しかし、
超音波測定装置のサンプリング周波数は非常に高く、具
体的には数MHz以上であり、ものによっては数GHz
の装置もある。しかも、C−MOSは、消費電力が小さ
いとはいっても、それは待機状態のときのことであり、
スイッチング時にはそれなりの電力を消費する。したが
って、高速で動作する超音波測定装置では、一般の他の
分野の装置の如く単にICやLSIをC−MOS版に置
き換えただけでは、消費電力の節約を徹底したとは言え
ない。
According to the above configuration, in the sampling circuit of the ultrasonic measuring apparatus according to the present invention, the sampling clock generated by the clock control circuit is used as the clock for operating the A / D conversion circuit and the address counter circuit. ing. Here, for the A / D conversion circuit, the address counter circuit, and the like, a C-MOS version element has been adopted for a long time to reduce power consumption. But,
The sampling frequency of the ultrasonic measuring device is very high, specifically, several MHz or more, and depending on the thing, several GHz.
There is also a device. In addition, although the power consumption of the C-MOS is small, it is in the standby state.
At the time of switching, a certain amount of power is consumed. Therefore, in an ultrasonic measuring apparatus that operates at high speed, simply replacing ICs and LSIs with C-MOS versions as in general apparatuses in other fields does not completely save power consumption.

【0014】そこで、クロックコントロール回路を設
け、サンプリングウインドウパルスの出力期間すなわち
サンプリング期間に対応して出力されるサンプリングク
ロックを用いることにより、A/D変換回路及びアドレ
スカウンタ回路がサンプリング期間以外にはクロックを
受けないで済む構成とした。これにより、メモリへのサ
ンプリングデータやサンプリングアドレスが必要とされ
るサンプリング期間を除いては、A/D変換回路及びア
ドレスカウンタ回路では、スイッチング電流が消費され
ず、それより遥かに小さい待機電流が消費されるだけで
済む。すなわち、A/D変換回路及びアドレスカウンタ
回路は、クロックに応じてON/OFF動作をするもの
であり、サンプリング動作による充放電や変換のための
スイッチング動作がサンプリング期間以外は行わないの
で、その場合には待機電流しか消費せず、消費電流は小
さくなる。したがって、同一バッテリーでも、消費電力
がこのようにして節約された分だけ、より長時間動作す
ることが可能となる。
Therefore, by providing a clock control circuit and using a sampling clock output in response to the sampling window pulse output period, that is, the sampling period, the A / D conversion circuit and the address counter circuit operate in a clock other than the sampling period. Configuration. As a result, the switching current is not consumed in the A / D conversion circuit and the address counter circuit except for the sampling period in which the sampling data and the sampling address to the memory are required, and a much smaller standby current is consumed. It just needs to be done. That is, the A / D conversion circuit and the address counter
The circuit performs ON / OFF operation according to the clock
For charging and discharging and conversion by sampling operation.
The switching operation is not performed except during the sampling period.
In that case, only the standby current is consumed, and the current consumption is small.
It will be cheap. Therefore, even with the same battery, it is possible to operate for a longer time by the amount of power saved in this way.

【0015】[0015]

【実施例】以下、この発明の一実施例について図面を参
照して詳細に説明する。なお、装置の概要構成は従来と
同様、図2のブロック図であり、探触子2、パルサレシ
ーバ部3、装置制御回路5、表示部6については、すで
に詳述したので、再度の説明は割愛する。図1は、この
発明の構成のサンプリング回路の具体例についてのブロ
ック図である。以下、これを参照しながら、この超音波
測定装置の動作を詳述する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below in detail with reference to the drawings. The schematic configuration of the device is the same as the conventional one, and is a block diagram of FIG. 2. The probe 2, the pulsar receiver 3, the device control circuit 5, and the display 6 have already been described in detail. Omit. FIG. 1 is a block diagram of a specific example of a sampling circuit having the configuration of the present invention. Hereinafter, the operation of the ultrasonic measurement device will be described in detail with reference to this.

【0016】A/D変換回路40は、A/D変換器を主
体として構成され、サンプリングクロックffを受けて
そのタイミングで、エコー受信信号eをA/D変換し、
デジタルのサンプリングデータをサンプリングデータ信
号hとして出力する。したがって、サンプリングクロッ
クffを受けないときは、サンプリング動作による充放
電や変換のためのスイッチング動作を行わないので、そ
の場合には待機電流しか消費せず、消費電流は小さい。
データバスゲート回路41は、例えばトライステート出
力のゲート素子で構成されるゲート回路であり、サンプ
リングウインドウパルスnを受けて制御され、サンプリ
ングウインドウパルスnを受けている間、サンプリング
データ信号hをメモリデータバスiに送出する。
The A / D conversion circuit 40 is mainly composed of an A / D converter, receives the sampling clock ff, and A / D converts the echo reception signal e at the timing.
The digital sampling data is output as a sampling data signal h. Therefore, when the sampling clock ff is not received, the switching operation for charging / discharging or conversion by the sampling operation is not performed. In this case, only the standby current is consumed, and the current consumption is small.
The data bus gate circuit 41 is a gate circuit composed of, for example, a tri-state output gate element. The data bus gate circuit 41 is controlled by receiving a sampling window pulse n. Send to bus i.

【0017】メモリ回路42は、サンプリングデータを
記憶するためのメモリを主体として構成され、メモリ制
御信号jの制御に従って、メモリアドレス信号kが示す
アドレスのメモリにメモリデータバスi上のデータを記
憶し、あるいは、メモリアドレス信号kが示すアドレス
のメモリのデータをメモリデータバスi上に出力する。
リード・ライトコントロール回路43は、フリップフロ
ップやゲート素子等で構成される回路であり、サンプリ
ングウインドウパルスnを受けてその機能を選択され
る。つまり詳しくは、サンプリングウインドウパルスn
を受けている間は、サンプリングクロックffを受けて
そのタイミングで、メモリ制御信号jを介して書込み制
御を行う。サンプリングウインドウパルスnを受けてい
ないときは、MPU制御信号bをメモリ制御信号jとし
て出力して、装置制御回路5からメモリ回路42へのア
クセスを可能とする。
The memory circuit 42 is mainly composed of a memory for storing sampling data, and stores data on a memory data bus i in a memory at an address indicated by a memory address signal k under the control of a memory control signal j. Alternatively, the data of the memory at the address indicated by the memory address signal k is output onto the memory data bus i.
The read / write control circuit 43 is a circuit composed of a flip-flop, a gate element, and the like, and its function is selected in response to a sampling window pulse n. That is, in detail, the sampling window pulse n
During this period, the writing control is performed via the memory control signal j at the timing of receiving the sampling clock ff. When the sampling window pulse n has not been received, the MPU control signal b is output as the memory control signal j to enable the device control circuit 5 to access the memory circuit 42.

【0018】データバスゲート回路44は、例えばトラ
イステート出力のゲート素子で構成されるゲート回路で
あり、サンプリングウインドウパルスnを受けて制御さ
れ、サンプリングウインドウパルスnを受けていないと
きには、メモリデータバスi上のデータをMPUデータ
信号dとして出力する。発振回路45は、水晶発振器や
分周回路等を主体として構成され、所定の変換周期を有
するクロックfを発生する。なお、発振回路45は何処
にあってもよく、サンプリング回路の外からクロックf
の供給を受けてもよい。クロックコントロール46は、
例えばC−MOS版ICで構成されるゲート回路であ
り、サンプリングウインドウパルスnを受けて制御さ
れ、サンプリングウインドウパルスnを受けている間、
クロックfをサンプリングクロックffとして出力す
る。
The data bus gate circuit 44 is a gate circuit composed of, for example, a tri-state output gate element. The data bus gate circuit 44 is controlled by receiving a sampling window pulse n. The above data is output as an MPU data signal d. The oscillating circuit 45 mainly includes a crystal oscillator, a frequency dividing circuit, and the like, and generates a clock f having a predetermined conversion cycle. The oscillation circuit 45 may be located anywhere, and the clock f is supplied from outside the sampling circuit.
May be supplied. The clock control 46
For example, the gate circuit is configured by a C-MOS version IC and is controlled by receiving a sampling window pulse n.
The clock f is output as the sampling clock ff.

【0019】サンプリング制御回路47は、フリップフ
ロップ等で構成され、サンプリング起動信号a(装置制
御回路5から出力される測定開始を示す信号)を受け
て、パルサレシーバ部3にパルサ起動信号a”を出力す
るとともに、サンプリング期間を示すサンプリングウイ
ンドウパルスnの出力を開始する。そして、その後、サ
ンプリング完了信号gを受けるとサンプリングウインド
ウパルスnの出力を停止する。アドレスカウンタ回路4
8は、C−MOS版のカウンタを主体として構成され、
サンプリングクロックffをカウントして、カウント値
をサンプリングアドレス信号mとして出力する。このカ
ウント値は、サンプリングウインドウパルスn又はパル
サ起動信号a”の始端で、あるいは、サンプリングウイ
ンドウパルスnが出力されていないときに、所定の初期
値に設定されるものである。したがって、サンプリング
クロックffを受けないときは、カウンタ内部でのスイ
ッチング動作も行われないので、その場合には待機電流
しか消費せず、消費電流が小さい。
The sampling control circuit 47 is constituted by a flip-flop or the like, and outputs a sampling start signal a (device control).
In response to the signal indicating the start of measurement output from the control circuit 5 , the pulsar start signal a ″ is output to the pulsar receiver unit 3 and the output of the sampling window pulse n indicating the sampling period is started. Upon receiving the sampling completion signal g, the output of the sampling window pulse n is stopped.
8 is mainly composed of a C-MOS version counter,
The sampling clock ff is counted, and the count value is output as a sampling address signal m. This count value is set to a predetermined initial value at the beginning of the sampling window pulse n or the pulser activation signal a ″, or when the sampling window pulse n is not output. Therefore, the sampling clock ff. When the counter is not received, the switching operation inside the counter is not performed. In this case, only the standby current is consumed and the current consumption is small.

【0020】マルチプレクサ49は、サンプリングウイ
ンドウパルスnを受けて制御され、サンプリングウイン
ドウパルスnを受けている間は、サンプリングアドレス
信号mをメモリアドレス信号kとして出力し、サンプリ
ングウインドウパルスnを受けていないときは、MPU
アドレス信号cをメモリアドレス信号kとして出力す
る。このような構成のこの発明の携帯型超音波測定装置
における測定表示の動作は、前半部分のサンプリングと
後半部分の表示とに大別される。
The multiplexer 49 is controlled by receiving the sampling window pulse n. While receiving the sampling window pulse n, the multiplexer 49 outputs the sampling address signal m as the memory address signal k. Is the MPU
An address signal c is output as a memory address signal k. The operation of the measurement display in the portable ultrasonic measurement apparatus of the present invention having such a configuration is roughly divided into sampling of the first half and display of the second half.

【0021】先ず、サンプリングを行うときは、装置制
御回路5からサンプリング起動信号aが発せられる。そ
して、これを受けたサンプリング制御回路47からサン
プリングウインドウパルスnが、データバスゲート回路
41、リード・ライトコントロール回路43、データバ
スゲート回路44、クロックコントロール回路46、マ
ルチプレクサ49に送出される。ここで、サンプリング
ウインドウパルスnはサンプリング期間を示す信号であ
り、この間、これらの回路は、サンプリングデータをメ
モリ回路42に記憶するための状態になる。つまり、メ
モリ回路42は、サンプリングデータhをメモリデータ
バスiを介して受け、サンプリングアドレス信号mをメ
モリアドレス信号kを介して受け、メモリ制御信号jを
介して書込み制御を受けることとなる。さらに、この
間、サンプリングのタイミングを示すサンプリングクロ
ックffが出力される。
First, when sampling is performed, the device control circuit 5 issues a sampling start signal a. Then, a sampling window pulse n received from the sampling control circuit 47 is sent to the data bus gate circuit 41, the read / write control circuit 43, the data bus gate circuit 44, the clock control circuit 46, and the multiplexer 49. Here, the sampling window pulse n is a signal indicating a sampling period, during which time these circuits are in a state for storing sampling data in the memory circuit 42. That is, the memory circuit 42 receives the sampling data h via the memory data bus i, receives the sampling address signal m via the memory address signal k, and receives write control via the memory control signal j. Further, during this time, a sampling clock ff indicating the sampling timing is output.

【0022】このような状態の下で、アドレスカウンタ
回路48は、サンプリングクロックffを受けて、その
カウントを所定値から始める。したがって、サンプリン
グクロックffのタイミングで、サンプリングアドレス
信号m、メモリアドレス信号kの示すアドレスが順に進
行する。一方、サンプリング起動信号aを受けてパルサ
起動信号a”が出力され、これにより起動されたパルサ
・レシーバ部3のパルサ、被検体1の表面に密接された
探触子2、パルサ・レシーバ部3のレシーバを順に介し
て、時間の経過に沿って欠陥Fの情報等を含むエコー受
信信号eが得られる。
Under such a state, the address counter circuit 48 receives the sampling clock ff and starts counting from a predetermined value. Therefore, at the timing of the sampling clock ff, the addresses indicated by the sampling address signal m and the memory address signal k advance in order. On the other hand, in response to the sampling start signal a, the pulsar start signal a ″ is output. , An echo reception signal e including information on the defect F and the like is obtained over time.

【0023】そして、A/D変換回路40も、サンプリ
ングクロックffを受けて、エコー受信信号eをA/D
変換してデジタル値のサンプリングデータ信号hを生成
するので、サンプリングクロックffのタイミングで順
に、サンプリングデータがメモリデータバスiを介して
メモリ回路42へ送られる。さらに、サンプリングクロ
ックffのタイミングで、リード・ライトコントロール
回路43からメモリ制御信号jを介してメモリ回路42
に対する書込み制御がなされる。したがって、サンプリ
ングクロックffのタイミングで、順にA/D変換され
たサンプリングデータが、順にカウントされたサンプリ
ングアドレスに従って、メモリ42に順に記憶される。
なお、この実施例では、動作時のA/D変換回路40と
アドレスカウンタ回路48の消費電流は約60mAであ
る。
The A / D conversion circuit 40 also receives the sampling clock ff and converts the echo reception signal e into an A / D signal.
Since the sampling data signal h of the digital value is generated by the conversion, the sampling data is sequentially sent to the memory circuit 42 via the memory data bus i at the timing of the sampling clock ff. Further, at the timing of the sampling clock ff, the read / write control circuit 43 sends the memory circuit 42 via the memory control signal j.
Is controlled. Therefore, at the timing of the sampling clock ff, the sampling data sequentially subjected to A / D conversion is sequentially stored in the memory 42 according to the sequentially counted sampling addresses.
In this embodiment, the current consumption of the A / D conversion circuit 40 and the address counter circuit 48 during operation is about 60 mA.

【0024】以上の動作が繰り返されて、サンプリング
アドレスが所定の値に達すると、アドレスカウンタ回路
48からサンプリング完了信号gが発せられ、これを受
けたサンプリング制御回路47がサンプリングウインド
ウパルスnの出力を停止してサンプリング状態が解除さ
れ、サンプリングが終了する。さらに、サンプリングウ
インドウパルスnの出力が止まるとサンプリングクロッ
クffも停止する。したがって、A/D変換回路40、
アドレスカウンタ回路48は、クロックを受けなくなる
ので、スイッチング動作等を停止する。動作を停止した
ときのこれらの回路の消費電流はμAのオーダーであ
る。これによって、サンプリング期間を除いて約60m
Aの低消費電力化が実現できたことになる。
When the above operation is repeated and the sampling address reaches a predetermined value, a sampling completion signal g is issued from the address counter circuit 48, and the sampling control circuit 47 receiving this signal outputs the sampling window pulse n. The sampling is stopped and the sampling state is released, and the sampling ends. Further, when the output of the sampling window pulse n stops, the sampling clock ff also stops. Therefore, the A / D conversion circuit 40,
Since the address counter circuit 48 does not receive the clock, it stops the switching operation and the like. The current consumption of these circuits when operation is stopped is on the order of μA. As a result, about 60 m excluding the sampling period
This means that the power consumption of A can be reduced.

【0025】なお、表示のときは、A/D変換回路4
0、アドレスカウンタ回路48が待機状態状態にある
が、これらは表示には関係しない回路である。したがっ
て、メモリ42に記憶されたサンプリングデータの表示
については、従来と同様なので、その説明を割愛する。
その結果、前述の回路の低消費電力化の実現、および、
超音波測定装置の通常の使い方では段取りや表示の期間
に較べてサンプリング期間が僅かな期間であることによ
って、実用上、バッテリーによる装置作動時間を数分間
ほど延長することができる。
In the case of display, the A / D conversion circuit 4
0, the address counter circuit 48 is in a standby state, but these are circuits not related to display. Therefore, the display of the sampling data stored in the memory 42 is the same as that of the related art, and the description thereof is omitted.
As a result, low power consumption of the aforementioned circuit is realized, and
In a normal use of the ultrasonic measuring device, the sampling period is slightly shorter than the period of setup and display, so that the operation time of the device by the battery can be extended by several minutes in practical use.

【0026】[0026]

【発明の効果】以上の説明から理解できるように、この
発明の構成の携帯型超音波測定装置にあっては、サンプ
リング期間以外は、A/D変換回路、アドレスカウンタ
回路に対してクロックを送らない回路構成とした結果、
回路の一層の低消費電力化が実現でき、より長時間動作
可能な携帯型超音波測定装置が提供できるという効果が
ある。
As can be understood from the above description, in the portable ultrasonic measuring device having the configuration of the present invention, the clock is sent to the A / D conversion circuit and the address counter circuit except during the sampling period. As a result of having no circuit configuration,
There is an effect that a further reduction in power consumption of the circuit can be realized and a portable ultrasonic measurement device that can operate for a longer time can be provided.

【図面の簡単な説明】[Brief description of the drawings]

【図1】図1は、この発明の構成の携帯型超音波測定装
置の一実施例であって、そのサンプリング回路の部分の
ブロック図である。
FIG. 1 is a block diagram of a portable ultrasonic measuring apparatus according to an embodiment of the present invention, showing a sampling circuit portion thereof.

【図2】図2は、携帯型超音波測定装置の概要構成を示
すブロック図である。
FIG. 2 is a block diagram illustrating a schematic configuration of a portable ultrasonic measurement device.

【図3】図3は、従来の構成の携帯型超音波測定装置の
サンプリング回路のブロック図である。
FIG. 3 is a block diagram of a sampling circuit of a portable ultrasonic measurement device having a conventional configuration.

【符号の説明】[Explanation of symbols]

1 被検体 2 探触子 3 パルサレシーバ部 4 サンプリング回路 5 装置制御回路 6 表示部 40 A/D変換回路 41 データバスゲート回路 42 メモリ回路 43 リード・ライトコントロール回路 44 データバスゲート回路 45 発振回路 46 クロックコントロール 47 サンプリング制御回路 48 アドレスカウンタ回路 49 マルチプレクサ DESCRIPTION OF SYMBOLS 1 Subject 2 Probe 3 Pulser receiver part 4 Sampling circuit 5 Device control circuit 6 Display part 40 A / D conversion circuit 41 Data bus gate circuit 42 Memory circuit 43 Read / write control circuit 44 Data bus gate circuit 45 Oscillation circuit 46 Clock control 47 Sampling control circuit 48 Address counter circuit 49 Multiplexer

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】超音波のエコー受信信号をデジタル値に変
換して測定値表示処理等の所定の処理をする携帯型超音
波測定装置において、 サンプリング制御回路とサンプリングクロックを出力す
クロックコントロール回路と前記サンプリングクロッ
クに応じてアドレスを更新し所定のアドレスに達したと
きにサンプリング完了信号を発生するアドレスカウンタ
回路と前記エコー受信信号を受けてこれを前記サンプリ
ングクロックに応じてデジタル値に変換するA/D変換
回路とこのA/D変換回路から得られる前記デジタル値
のデータを記憶するメモリと前記アドレスカウンタ回路
のアドレスに対応する前記メモリのアドレスに前記デジ
タル値のデータを書込み、記憶されている前記デジタル
値のデータを読出す書込読出制御回路とを有し、 前記サンプリング制御回路は、測定開始を示すサンプリ
ング起動信号を受けて、前記超音波の送出タイミングを
示すパルサ起動信号を発生し、前記エコー受信信号のサ
ンプリング期間を示すサンプリングウインドウパルスの
出力を開始し、前記サンプリング完了信号を受けて、前
記サンプリングウインドウパルスの出力を停止し、 前記クロックコントロール回路は、前記A/D変換回路
の変換周期に対応する所定の変換周期のクロックと前記
サンプリングウインドウパルスとを受け、前記サンプリ
ングウインドウパルスを受けている間、前記所定の変換
周期のクロックを前記サンプリングクロックとして出力
するものであり、 前記アドレスカウンタ回路は、前記サンプリングウイン
ドウパルスの開始および前記パルサ起動信号の発生のい
ずれかに応じて初期値から始めて前記サンプリングクロ
ックをカウントするものであり、前記書込読出制御回路
を介して前記メモリに書き込まれた前記デジタル値のデ
ータが読出されることを特徴とする携帯型超音波測定装
置。
1. A portable ultrasonic measuring apparatus for converting an ultrasonic echo reception signal into a digital value and performing predetermined processing such as a measured value display processing, wherein a sampling control circuit and a sampling clock are output.
Wherein a that clock control circuit sampling black Tsu
The address is updated according to the address and the specified address is reached.
And an address counter circuit for generating a sampling completion signal when receiving the echo reception signal.
Conversion circuit for converting a digital value in accordance with a clock signal, a memory for storing the digital value data obtained from the A / D conversion circuit, and the address counter circuit
To the address of the memory corresponding to the address of
The digital value is written and stored in the digital
A write / read control circuit for reading value data, wherein the sampling control circuit receives a sampling start signal indicating a start of measurement, generates a pulser start signal indicating a transmission timing of the ultrasonic wave, and starts outputting the sampling window pulse indicating the sampling period of the received signal, receiving said sampling completion signal, it stops the output of the sampling window pulse, the clock control circuit, the a / D converter circuit
Receiving the clock of the predetermined conversion cycle corresponding to the conversion cycle and the sampling window pulse, and while receiving the sampling window pulse, the predetermined conversion
Output clocks of the period as the sampling clock
The address counter circuit determines whether the start of the sampling window pulse and the generation of the pulser start signal occur.
Are those starting from an initial value and counts the sampling clock according to whether the deviation, said write read control circuit
Data of the digital value written to the memory via
A portable ultrasonic measuring device, wherein data is read out .
JP3332701A 1991-11-21 1991-11-21 Portable ultrasonic measurement device Expired - Fee Related JP3050438B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3332701A JP3050438B2 (en) 1991-11-21 1991-11-21 Portable ultrasonic measurement device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3332701A JP3050438B2 (en) 1991-11-21 1991-11-21 Portable ultrasonic measurement device

Publications (2)

Publication Number Publication Date
JPH05142209A JPH05142209A (en) 1993-06-08
JP3050438B2 true JP3050438B2 (en) 2000-06-12

Family

ID=18257909

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3332701A Expired - Fee Related JP3050438B2 (en) 1991-11-21 1991-11-21 Portable ultrasonic measurement device

Country Status (1)

Country Link
JP (1) JP3050438B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105004798B (en) * 2015-06-30 2017-10-27 中南大学 A kind of signal intelligent amplifying device and method for foundation pile ultrasonic detecting equipment

Also Published As

Publication number Publication date
JPH05142209A (en) 1993-06-08

Similar Documents

Publication Publication Date Title
JPH11506534A (en) Low-power signal processing and measurement equipment
JP3050438B2 (en) Portable ultrasonic measurement device
JPH02284058A (en) A/d conversion processing system for ultrasonic measuring instrument
JP2007132953A (en) Method and system for ultrasonic flaw detection
JP2931145B2 (en) Ultrasonic flaw detector
JP2932405B2 (en) Ultrasonic measuring device
Whitehead et al. A high-speed ultrasonic sing-around system
JPH02132367A (en) A/d conversion processing system of ultrasonic measuring instrument
JPH02284057A (en) Measurement data gathering circuit of ultrasonic measuring instrument
JP2001318141A (en) Method and device for displaying ultrasonic-wave waveform
JP3099555B2 (en) Stress measurement device
JP3058969B2 (en) Ultrasonic measuring device
JPH0660894B2 (en) Ultrasonic flaw detector
SU441510A1 (en) Digital ultrasonic propagation velocity meter
JP2008082809A (en) Electronic equipment
JP3056892B2 (en) Ultrasonic flaw detector
JPH0534322A (en) Ultrasonic measuring device
JPH03216548A (en) Ultrasonic flaw detector
JPH0587849A (en) Delayed quantity measuring device for delay line
JPH11230992A (en) Digital oscilloscope
JPH01282461A (en) Ultrasonic flaw detector
JPH02108961A (en) Ultrasonic flaw detecting device
JP2001091597A (en) Semiconductor evaluation device
JPS59192969A (en) Digital oscilloscope
JPH0833379B2 (en) Ultrasonic flaw detector

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees