JP3038877B2 - 自動周波数制御回路 - Google Patents
自動周波数制御回路Info
- Publication number
- JP3038877B2 JP3038877B2 JP2282237A JP28223790A JP3038877B2 JP 3038877 B2 JP3038877 B2 JP 3038877B2 JP 2282237 A JP2282237 A JP 2282237A JP 28223790 A JP28223790 A JP 28223790A JP 3038877 B2 JP3038877 B2 JP 3038877B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- frequency
- error
- frequency control
- digital
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Channel Selection Circuits, Automatic Tuning Circuits (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は受信機の局部発振周波数制御回路に使用され
る自動周波数制御回路に関する。
る自動周波数制御回路に関する。
一般に、SCPC（Single channel per carrier）方式等
の所要帯域幅の狭い信号を使用して通信を行う場合に、
送信機及び中継機内の局部発振器周波数の経年変化ある
いは衛星通信におけるドップラー効果による周波数変動
分を受信機において吸収し、復調器に送出する周波数を
一定にしておく必要がある。例えば、衛星通信において
は、親局より通信に使用する以外の信号を送出し（パイ
ロット信号と呼ばれる）、受信局はこのパイロット信号
の周波数変動分を検出し、その検出した信号に対して受
信機の局部発振器の出力周波数を変化させ、復調器に送
出する信号の周波数が一定となるように制御している。
の所要帯域幅の狭い信号を使用して通信を行う場合に、
送信機及び中継機内の局部発振器周波数の経年変化ある
いは衛星通信におけるドップラー効果による周波数変動
分を受信機において吸収し、復調器に送出する周波数を
一定にしておく必要がある。例えば、衛星通信において
は、親局より通信に使用する以外の信号を送出し（パイ
ロット信号と呼ばれる）、受信局はこのパイロット信号
の周波数変動分を検出し、その検出した信号に対して受
信機の局部発振器の出力周波数を変化させ、復調器に送
出する信号の周波数が一定となるように制御している。
従来、この種の自動周波数制御（以下AFCという）回
路は、第２図に示すように、受信機に入力された信号は
入力端子7Aに入力され、電圧制御発振器８よりの信号と
周波数混合器７において周波数混合され、両信号の差周
波数が出力信号となる。この出力信号の一部は雑音成分
を帯域制限する帯域フィルタ９を通り、周波数位相比較
器５に供給される。
路は、第２図に示すように、受信機に入力された信号は
入力端子7Aに入力され、電圧制御発振器８よりの信号と
周波数混合器７において周波数混合され、両信号の差周
波数が出力信号となる。この出力信号の一部は雑音成分
を帯域制限する帯域フィルタ９を通り、周波数位相比較
器５に供給される。
一方、基準信号発生器４の出力信号も周波数位相比較
器５に供給され、両者の周波数及び位相が比較される。
比較された結果生ずる周波数誤差、ならびに周波数引き
込み後の位相誤差成分は、電圧制御発振器８に負帰還さ
れ、電圧制御発振器８の周波数又は位相を変化させる。
この一連の動作は、周波数位相比較器５の誤差成分がゼ
ロとなるまで続き、AFC回路の出力周波数は、入力信号
の周波数変化を吸収した常に一定の周波数となる。
器５に供給され、両者の周波数及び位相が比較される。
比較された結果生ずる周波数誤差、ならびに周波数引き
込み後の位相誤差成分は、電圧制御発振器８に負帰還さ
れ、電圧制御発振器８の周波数又は位相を変化させる。
この一連の動作は、周波数位相比較器５の誤差成分がゼ
ロとなるまで続き、AFC回路の出力周波数は、入力信号
の周波数変化を吸収した常に一定の周波数となる。
特に、衛星通信の場合には、受信機の信号をロー・ノ
イズ・コンバーターで一旦低い周波数に変換した信号を
入力信号としている。また、ロー・ノイズ・コンバータ
ー内部の局部発振器は、短期安定度の低いものが用いら
れていることがあり、受信機に入力される信号の周波数
が瞬時に変動すると、受信器のAFC回路は位相同期が追
つかず同期はずれが生じる。そのために受信機のAFC回
路は周波数掃引を開始する。ここで、受信機のAFC回路
の出力信号は復調器により復調されるので、復調器の同
期もはずれてしまう。また、一般に復調器のキャプチャ
・レンジは受信機のAFC回路のキャプチャ・レンジより
も狭いので、前述のような入力信号周波数の変動に受信
機のAFC回路が追従できた場合には、復調器の入力信号
の周波数も瞬時に大きく変動するので、復調器の同期が
はずれてしまうことがあった。
イズ・コンバーターで一旦低い周波数に変換した信号を
入力信号としている。また、ロー・ノイズ・コンバータ
ー内部の局部発振器は、短期安定度の低いものが用いら
れていることがあり、受信機に入力される信号の周波数
が瞬時に変動すると、受信器のAFC回路は位相同期が追
つかず同期はずれが生じる。そのために受信機のAFC回
路は周波数掃引を開始する。ここで、受信機のAFC回路
の出力信号は復調器により復調されるので、復調器の同
期もはずれてしまう。また、一般に復調器のキャプチャ
・レンジは受信機のAFC回路のキャプチャ・レンジより
も狭いので、前述のような入力信号周波数の変動に受信
機のAFC回路が追従できた場合には、復調器の入力信号
の周波数も瞬時に大きく変動するので、復調器の同期が
はずれてしまうことがあった。
上述した従来の受信機のAFC回路では、受信信号に周
波数同期をかける際に、その出力信号を復調する復調器
の位相同期はずれも引き起こし、信号系の符号誤り率を
劣化させてしまう欠点がある。
波数同期をかける際に、その出力信号を復調する復調器
の位相同期はずれも引き起こし、信号系の符号誤り率を
劣化させてしまう欠点がある。
本発明の目的は、上記の問題にかんがみ位相同期まで
かけていたものを、周波数同期までしかかけないことに
より、復調器の同期はずれを回避できるようにして、信
号系の符号誤り率の劣化を防ぐことにある。
かけていたものを、周波数同期までしかかけないことに
より、復調器の同期はずれを回避できるようにして、信
号系の符号誤り率の劣化を防ぐことにある。
本発明の自動周波数制御回路は、外部から入力される
信号を発振周波数を可変にできる電圧制御発振器と周波
数混合器とにより周波数変換信号を出力する第１の手段
と、基準信号発生器の基準信号と前記周波数変換信号と
を比較して周波数差又は位相差の誤差信号を出力する第
２の手段とを有し、前記誤差信号を前記電圧制御発振器
に負帰還する自動周波数制御回路において、 前記第２の手段の出力信号を低域フィルタを通した後
にこの誤差信号をディジタル信号に変換するアナログ・
ディジタル変換器と、前記ディジタル信号に対応する周
波数誤差信号があらかじめ定められたしきい値の周波数
誤差Δｆ以内の場合には直前の周波数制御情報を出力
し、前記周波数誤差Δｆ以上の場合には入力された周波
数誤差信号を零とする周波数制御情報を出力する論理回
路と、前記論理回路のディジタル出力信号をアナログ信
号に変換するディジタルアナログ変換器とを有し、この
変換されたアナログ信号を前記電圧制御発振器に帰還す
る。
信号を発振周波数を可変にできる電圧制御発振器と周波
数混合器とにより周波数変換信号を出力する第１の手段
と、基準信号発生器の基準信号と前記周波数変換信号と
を比較して周波数差又は位相差の誤差信号を出力する第
２の手段とを有し、前記誤差信号を前記電圧制御発振器
に負帰還する自動周波数制御回路において、 前記第２の手段の出力信号を低域フィルタを通した後
にこの誤差信号をディジタル信号に変換するアナログ・
ディジタル変換器と、前記ディジタル信号に対応する周
波数誤差信号があらかじめ定められたしきい値の周波数
誤差Δｆ以内の場合には直前の周波数制御情報を出力
し、前記周波数誤差Δｆ以上の場合には入力された周波
数誤差信号を零とする周波数制御情報を出力する論理回
路と、前記論理回路のディジタル出力信号をアナログ信
号に変換するディジタルアナログ変換器とを有し、この
変換されたアナログ信号を前記電圧制御発振器に帰還す
る。
次に本発明について図面を参照して説明する。
第１図は本発明の一実施例のブロック図である。第１
図の実施例は、周波数混合器７により周波数変換された
信号を帯域フィルタ９に供給し、帯域制限された信号と
基準信号発生器４の出力信号とを周波数位相比較器５で
周波数位相比較を行うまでは従来と同じである。本発明
においては、周波数位相比較された信号レベルと、この
信号を低域フィルタ６を通した信号レベルとをそれぞれ
アナログ・ディジタル変換器１でディジタル信号に変換
して、論理回路２に供給する。ここで、論理回路２は周
波数制御情報の履歴をもっており、通常の周波数変動で
ある周波数誤差情報があるしきい値Δｆ以下の場合に
は、直前の周波数制御情報をディジタル・アナログ変換
器（以後D/A変換器という）３に送出し、Δｆを越えた
場合には、周波数誤差が零となる方向の周波数制御情報
をD/A変換器３に送出することにより周波数同期をかけ
る。
図の実施例は、周波数混合器７により周波数変換された
信号を帯域フィルタ９に供給し、帯域制限された信号と
基準信号発生器４の出力信号とを周波数位相比較器５で
周波数位相比較を行うまでは従来と同じである。本発明
においては、周波数位相比較された信号レベルと、この
信号を低域フィルタ６を通した信号レベルとをそれぞれ
アナログ・ディジタル変換器１でディジタル信号に変換
して、論理回路２に供給する。ここで、論理回路２は周
波数制御情報の履歴をもっており、通常の周波数変動で
ある周波数誤差情報があるしきい値Δｆ以下の場合に
は、直前の周波数制御情報をディジタル・アナログ変換
器（以後D/A変換器という）３に送出し、Δｆを越えた
場合には、周波数誤差が零となる方向の周波数制御情報
をD/A変換器３に送出することにより周波数同期をかけ
る。
また、周波数誤差情報が瞬時にΔｆを越えた場合に
は、直前に送出した周波数制御情報をD/A変換器３に送
出する。このような処理により急激な周波数変動に対し
て復調器の同期はずれを引き起こすという問題がなくな
る。ここで、低域フィルタ６のカット・オフ周波数をΔ
ｆに選び、あらかじめAFC回路の入出力信号の周波数差
に応じた低域フィルタ６の出力レベルを調べておけば、
AFC回路の入出力信号の周波数差がΔｆの範囲内にある
かどうかを低域フィルタ６の出力レベルより知ることが
できる。なお、Δｆは復調器の同期をはずさない範囲の
値に選ぶ必要がある。D/A変化器３は、論理回路２から
の信号をアナログ信号に変換して電圧制御発振器８の制
御端子に加える。
は、直前に送出した周波数制御情報をD/A変換器３に送
出する。このような処理により急激な周波数変動に対し
て復調器の同期はずれを引き起こすという問題がなくな
る。ここで、低域フィルタ６のカット・オフ周波数をΔ
ｆに選び、あらかじめAFC回路の入出力信号の周波数差
に応じた低域フィルタ６の出力レベルを調べておけば、
AFC回路の入出力信号の周波数差がΔｆの範囲内にある
かどうかを低域フィルタ６の出力レベルより知ることが
できる。なお、Δｆは復調器の同期をはずさない範囲の
値に選ぶ必要がある。D/A変化器３は、論理回路２から
の信号をアナログ信号に変換して電圧制御発振器８の制
御端子に加える。
本実施例を用いた場合のAFC回路の入出力信号の関係
を第３図の動作説明図に示す。A,B,C点のように入力信
号と出力信号との周波数差がΔｆを越えた場合には、出
力信号の周波数がΔｆだけオフセットされる。D,E点の
ように入力信号の周波数が瞬時に大きく変動した場合に
は出力信号の周波数は変化しない。
を第３図の動作説明図に示す。A,B,C点のように入力信
号と出力信号との周波数差がΔｆを越えた場合には、出
力信号の周波数がΔｆだけオフセットされる。D,E点の
ように入力信号の周波数が瞬時に大きく変動した場合に
は出力信号の周波数は変化しない。
以上述べたように、本発明は低域フィルタ,A/D変換
器，論理回路,D/A変換器を追加することにより、入力信
号が所定のしきい値のΔｆを越えた場合にΔｆだけオフ
セットして位相引き込み範囲に周波数を設定し、急激な
周波数変動が生じた場合にその周波数に追従しないこと
により、復調器の同期はずれを防ぎ信号系の符号誤り率
の劣化を防止できるという効果がある。
器，論理回路,D/A変換器を追加することにより、入力信
号が所定のしきい値のΔｆを越えた場合にΔｆだけオフ
セットして位相引き込み範囲に周波数を設定し、急激な
周波数変動が生じた場合にその周波数に追従しないこと
により、復調器の同期はずれを防ぎ信号系の符号誤り率
の劣化を防止できるという効果がある。
第１図は本発明の一実施例のブロック図、第２図は従来
の自動周波数制御回路のブロック図である。第３図は本
実施例の動作説明図である。 １……アナログ・ディジタル変換器、２……論理回路、
３……ディジタル・アナログ変換器、４……基準信号発
生器、５……周波数位相比較器、６……低域フィルタ、
７……周波数混合器、８……電圧制御発振器、９……帯
域フィルタ。
の自動周波数制御回路のブロック図である。第３図は本
実施例の動作説明図である。 １……アナログ・ディジタル変換器、２……論理回路、
３……ディジタル・アナログ変換器、４……基準信号発
生器、５……周波数位相比較器、６……低域フィルタ、
７……周波数混合器、８……電圧制御発振器、９……帯
域フィルタ。
Claims (2)
- 【請求項１】外部から入力される信号を発振周波数を可
変にできる電圧制御発振器と周波数混合器とにより周波
数変換信号を出力する第１の手段と、基準信号発生器の
基準信号と前記周波数変換信号とを比較して周波数差又
は位相差の誤差信号を出力する第２の手段とを有し、前
記誤差信号を前記電圧制御発振器に負帰還する自動周波
数制御回路において、 前記第２の手段の出力信号を低域フィルタを通した後に
この誤差信号をディジタル信号に変換するアナログ・デ
ィジタル変換器と、前記ディジタル信号に対応する周波
数誤差信号があらかじめ定められたしきい値の周波数誤
差Δｆ以内の場合には直前の周波数制御情報を出力し、
前記周波数誤差Δｆ以上の場合には入力された周波数誤
差信号を零とする周波数制御情報を出力する論理回路
と、前記論理回路のディジタル出力信号をアナログ信号
に変換するディジタルアナログ変換器とを有し、この変
換されたアナログ信号を前記電圧制御発振器に帰還する
ことを特徴とする自動周波数制御回路。 - 【請求項２】前記論理回路に入力される前記周波数誤差
信号が瞬時に前記周波数誤差Δｆを越えた場合には直前
の周波数制御情報を出力することを特徴とする請求項１
記載の自動周波数制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2282237A JP3038877B2 (ja) | 1990-10-19 | 1990-10-19 | 自動周波数制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2282237A JP3038877B2 (ja) | 1990-10-19 | 1990-10-19 | 自動周波数制御回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04156712A JPH04156712A (ja) | 1992-05-29 |
| JP3038877B2 true JP3038877B2 (ja) | 2000-05-08 |
Family
ID=17649844
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2282237A Expired - Lifetime JP3038877B2 (ja) | 1990-10-19 | 1990-10-19 | 自動周波数制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3038877B2 (ja) |
-
1990
- 1990-10-19 JP JP2282237A patent/JP3038877B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04156712A (ja) | 1992-05-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4231114A (en) | Synchronizing means for a two-way communication system | |
| EP0004702B1 (en) | Simulcast transmission system having phase-locked remote transmitters | |
| EP0125805A2 (en) | Bit error detection circuit for PSK-modulated carrier wave | |
| JP3431717B2 (ja) | データレシーバクロック回路の見かけ上の精度を改良するための方法及び装置 | |
| US4348772A (en) | Frequency stabilization circuit for a local oscillator | |
| EP0138366A2 (en) | Frequency control for point-to-multipoint radio | |
| US4884284A (en) | Spread spectrum receiver | |
| JPH06510643A (ja) | ディジタルテレビジョン受像器用クロック信号発生器 | |
| US4466130A (en) | Two pilot frequency control for communication systems | |
| US5630215A (en) | Radio having a combined PLL and AFC loop and method of operating same | |
| JP3038877B2 (ja) | 自動周波数制御回路 | |
| US4479256A (en) | Two pilot frequency control for communication systems | |
| US5440266A (en) | Demodulating apparatus having quick pull-in synchronization facility at instantaneous disconnection of input signal | |
| EP0720325B1 (en) | System for acquiring a desired carrier from an FDM signal | |
| US6081559A (en) | Apparatus for detecting the presence or the absence of a digitally modulated carrier, a corresponding receiver, and a corresponding method | |
| EP0983659B1 (en) | Clock recovery circuit and a receiver having a clock recovery circuit | |
| US4807254A (en) | Carrier wave recovery system | |
| HU208201B (en) | Satellite radio receiver | |
| EP0173459B1 (en) | Receiver devices in satellite communication systems | |
| JP2985376B2 (ja) | 自動周波数制御回路 | |
| JP2877177B2 (ja) | 周波数分割多元接続通信方式における受信装置 | |
| JP3052518B2 (ja) | バースト信号復調装置の復調制御方法 | |
| JP3038899B2 (ja) | 自動周波数・利得制御回路 | |
| JPH01314081A (ja) | 受信装置 | |
| JPS6165618A (ja) | 自動周波数制御回路 |