JP3038358B2 - Memory access method - Google Patents
Memory access methodInfo
- Publication number
- JP3038358B2 JP3038358B2 JP1038830A JP3883089A JP3038358B2 JP 3038358 B2 JP3038358 B2 JP 3038358B2 JP 1038830 A JP1038830 A JP 1038830A JP 3883089 A JP3883089 A JP 3883089A JP 3038358 B2 JP3038358 B2 JP 3038358B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- memory
- address
- processing device
- memory card
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- Debugging And Monitoring (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はメモリカード等の半導体記憶装置のメモリの
アクセス方法に関するものであり、更に詳述すれば誤書
き込みによる影響回避並びにメモリカードの記憶保持状
態及びコネクタの結合状態の確認を行い得るアクセス方
法に関する。Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for accessing a memory of a semiconductor memory device such as a memory card, and more specifically, to avoid the influence of erroneous writing and to hold the memory card. The present invention relates to an access method capable of confirming a state and a connection state of a connector.
第１図はメモリカードの回路構成を示した回路図であ
る。スタティックRAM 1はアドレスバス10,データバス1
1,チップイネーブル線12,ライトイネーブル線13及びア
ウトプットイネーブル線14と接続していて、各バスまた
は各線からそれぞれアドレス信号（Add），データ信号
（DATA），チップ選択用のチップイネーブル信号（▲
▼），メモリへの書き込みを許可するライトイネーブ
ル信号（▲▼），信号出力を許可するアウトプット
イネーブル信号（▲▼）をスタティックRAM 1へ入
力する。スタティックRAM 1は揮発性メモリであって、
メモリカードの回路にはデータ保持のために電池６が内
蔵されている。メモリカードがデータ処理装置（図示せ
ず）に接続されると、メモリカードの電源端子９にデー
タ処理装置から電力が供給される。FIG. 1 is a circuit diagram showing a circuit configuration of a memory card. Static RAM 1 has address bus 10 and data bus 1
1, a chip enable line 12, a write enable line 13, and an output enable line 14, and an address signal (Add), a data signal (DATA), and a chip enable signal (イ ネ ー ブ ル
▼), a write enable signal (▲ ▼) for permitting writing to the memory, and an output enable signal (▲ ▼) for permitting signal output are input to the static RAM 1. Static RAM 1 is volatile memory,
A battery 6 is incorporated in the circuit of the memory card for holding data. When the memory card is connected to a data processing device (not shown), power is supplied to the power supply terminal 9 of the memory card from the data processing device.
電源端子９は逆電流防止ダイオード2,保護ダイオード
8,電流制御抵抗７及び電池６を直列接続して接地してい
る。電源端子９と逆電流防止ダイオード２のアノードと
の接続点は入力抵抗５を介して接地し、アドレスプルア
ップ抵抗群４を介して接地し、アドレスプルアップ抵抗
群４を介してアドレスバス10に接続している。Power supply terminal 9 is reverse current prevention diode 2, protection diode
8, the current control resistor 7 and the battery 6 are connected in series and grounded. The connection point between the power supply terminal 9 and the anode of the reverse current prevention diode 2 is grounded via the input resistor 5, grounded via the address pull-up resistor group 4, and connected to the address bus 10 via the address pull-up resistor group 4. Connected.
入力抵抗５は電源端子９を低インピーダンス化してい
る。逆電流防止ダイオード２のカソードは保護ダイオー
ド８のカソードと接続しており、両カソードの接続点ａ
はスタティックRAM 1の電源端子に接続している。逆電
流防止ダイオード２のカソードとスタティックRAM 1の
接続点ａはプルアップ抵抗３を介してチップイネーブル
線12と接続している。The input resistor 5 lowers the impedance of the power supply terminal 9. The cathode of the reverse current prevention diode 2 is connected to the cathode of the protection diode 8, and the connection point a between the two cathodes
Is connected to the power supply terminal of the static RAM 1. The connection point a between the cathode of the reverse current prevention diode 2 and the static RAM 1 is connected to the chip enable line 12 via the pull-up resistor 3.
接地端子15はデータ処理装置の接地端子に接続される
べき端子である。接地端子16はデータ処理装置のカード
装着検知信号線18と接続される。カード装着検知信号線
18はプルアップ抵抗17を介して電源に接続されている。
従ってカード装着検知信号線18はプルアップされて“H"
レベルとなり、カードが接続されると接地されて“L"レ
ベルとなる。The ground terminal 15 is a terminal to be connected to the ground terminal of the data processing device. The ground terminal 16 is connected to a card attachment detection signal line 18 of the data processing device. Card loading detection signal line
Reference numeral 18 is connected to a power supply via a pull-up resistor 17.
Therefore, the card mounting detection signal line 18 is pulled up to “H”
Level, and when the card is connected, it is grounded and becomes “L” level.
次にデータ処理装置にメモリカードが接続された場合
の動作について説明する。Next, an operation when a memory card is connected to the data processing device will be described.
電源端子９から電力が供給されるとデータ処理装置か
らスタティックRAM 1へのアクセス動作がアドレスバス1
0,データバス11,チップイネーブル信号線12,ライトイネ
ーブル線13,アウトプットイネーブル線14を介して可能
となる。電源端子９から電圧が与えられた場合、保護ダ
イオード８の作用によって電池６から電流が流出するこ
とがないので電池６は消耗しない。よってスタティック
RAM 1の接続端子の電位は、電源電圧から逆電流防止ダ
イオード２の順方向電圧を減じたものとなる。When power is supplied from the power supply terminal 9, the access operation from the data processing device to the static RAM 1 is performed on the address bus 1.
0, data bus 11, chip enable signal line 12, write enable line 13, and output enable line 14. When a voltage is applied from the power supply terminal 9, no current flows out of the battery 6 due to the action of the protection diode 8, so that the battery 6 does not wear out. So static
The potential of the connection terminal of the RAM 1 is obtained by subtracting the forward voltage of the reverse current prevention diode 2 from the power supply voltage.
次にメモリカードをデータ処理装置に接続又は離脱し
た場合の検出手段について説明する。Next, a detection means when the memory card is connected to or disconnected from the data processing device will be described.
メモリカードの接続または離脱状態の判別は、カード
装着検知信号線18の電位によって行われる。前述の如く
カード装着検知信号線18の電位はメモリカード接続時に
は“L"レベルとなり、離脱時には“H"レベルとなる。デ
ータ処理装置はカード装着検知信号線18が“L"レベルで
あることを検知するとメモリのアクセスが可能となる。The connection or detachment state of the memory card is determined based on the potential of the card attachment detection signal line 18. As described above, the potential of the card attachment detection signal line 18 is at the "L" level when the memory card is connected, and is at the "H" level when the card is removed. When the data processing device detects that the card attachment detection signal line 18 is at the "L" level, the memory can be accessed.
従来のメモリカードでは、メモリカードのコネクタに
おける接触不良または内蔵電池の消耗によるメモリカー
ドの記憶データの消滅にかかわらず、メモリカードの接
地端子に接続されたカード装着検知信号線は“L"レベル
であることを検知すると、アクセス動作を開始すること
が可能となる。しかしながら、メモリカードのコネクタ
における接触不良状態または内蔵電池の消耗によるメモ
リカードの記憶データの消滅状態でアクセスされたメモ
リカードの記憶データは信頼性に欠けるという問題点が
ある。In the conventional memory card, the card attachment detection signal line connected to the ground terminal of the memory card remains at the “L” level regardless of whether the data stored in the memory card is lost due to poor contact in the connector of the memory card or exhaustion of the internal battery. When detecting that there is, the access operation can be started. However, there is a problem that the storage data of the memory card accessed in the state of the contact failure in the connector of the memory card or the disappearance of the storage data of the memory card due to the consumption of the built-in battery lacks reliability.
本発明はこのような問題を解決するためになされたも
のであって、メモリの０番地及び最上位番地に予め既知
のデータを格納しておき、メモリカードの記憶保持状態
及びコネクタにおける接触不良についてアクセス動作を
開始する前に前記既知のデータを検査することを可能と
するメモリのアクセス方法を提供を目的とする。The present invention has been made in order to solve such a problem, and stores known data in advance at addresses 0 and the highest address of a memory to prevent a memory card from being held and a contact failure in a connector. It is an object of the present invention to provide a method of accessing a memory, which makes it possible to inspect the known data before starting an access operation.
第１の発明に係るメモリのアクセス方法は、データ処
理装置に離脱可能に接続されるべきメモリにおける０番
地及び最上位番地に予め既知のデータを格納しておき、
データ処理装置にメモリを接続した際、データ処理装置
がメモリの他のアドレスをアクセスするのに先立って、
前記２つのデータを読み出して各データの正誤を判定す
ることを特徴とする。In the memory access method according to the first invention, known data is stored in advance at address 0 and the highest address in a memory to be detachably connected to the data processing device,
When the memory is connected to the data processing device, before the data processing device accesses another address of the memory,
It is characterized in that the two data are read to determine the correctness of each data.
第２の発明に係るメモリのアクセス方法は、データ処
理装置に離脱可能に接続されるべきメモリにおける０番
地及び最上位番地に予め既知のデータを格納しておき、
データ処理装置にメモリを接続した際、データ処理装置
がメモリのデータをアクセスするのに先立って、前記２
つのデータを読み出し、それぞれの番地を入れかえて書
き込んだ後に、その２つのデータを読み出して、各デー
タの正誤を判定することを特徴とする。In the memory access method according to the second invention, the known data is stored in advance at address 0 and the highest address in the memory to be detachably connected to the data processing device,
When the memory is connected to the data processing device, the data processing device may access the data in the memory before the data processing device accesses the data in the memory.
It is characterized in that after reading out two data and writing the data by changing the respective addresses, the two data are read out to determine the correctness of each data.
第１発明のメモリのアクセス方法は、データ処理装置
にメモリを接続した際、データ処理装置がデータをアク
セスする前に、メモリカードの０番地及び最上位番地２
つのアドレスに格納された既知のデータを読み出して各
データの正誤を判定するので、メモリカードに内蔵され
た電池の有効性及びデータ処理装置のコネクタの結合状
態を検査して、各データが正しい場合は少なくともメモ
リの読み出しについて確認したことになり、メモリへの
適正なアクセスを可能とする。In the memory access method of the first invention, when the memory is connected to the data processing device, before the data processing device accesses the data, the address 0 and the highest address 2 of the memory card are used.
The known data stored in the two addresses is read to determine the correctness of each data.Therefore, the validity of the battery built into the memory card and the connection state of the connector of the data processing device are checked, and if each data is correct. Means that at least the reading of the memory has been confirmed, and appropriate access to the memory is enabled.
また第２発明のメモリのアクセス方法は、データ処理
装置がデータをアクセスする前に、メモリの前記２つの
データを読み出し、アドレスを入れかえて書き込んだ後
に、２つのデータを読み出して各データの正誤を判定す
ることで、前記第１の発明の効果に加えて、メモリの書
き込みのための信号線の接触状態をも検知してメモリへ
のアクセスの可否が判断出来る。Further, in the memory access method of the second invention, before the data processing device accesses the data, the two data are read from the memory, the addresses are replaced and written, and then the two data are read to determine whether each data is correct. By making the determination, in addition to the effect of the first aspect, it is possible to detect the contact state of the signal line for writing to the memory and determine whether to access the memory.
以下、本発明のメモリのアクセス方法について図面に
基づいて説明する。Hereinafter, a memory access method according to the present invention will be described with reference to the drawings.
第１図は本発明を適用するメモリカードの回路図であ
って、以下に説明するように本発明方法の実施のために
スタティックRAM 1の記憶内容が限定された以外は回路
の構成及び動作は従来例で述べたのと同様である。FIG. 1 is a circuit diagram of a memory card to which the present invention is applied. The structure and operation of the circuit are the same as those described below except that the storage contents of the static RAM 1 are limited for implementing the method of the present invention. This is the same as described in the conventional example.
第３図は本発明のアクセス方法が実行されるべきメモ
リカードの記憶内容を示しており、製造出荷時または発
行前に該メモリカードの０番地A0と最上位番地Anに、例
えば８ビットの検査用のデータが書き込まれている。FIG. 3 shows the storage contents of a memory card on which the access method of the present invention is to be executed. At the time of manufacture or shipment, or before the issuance, the memory card has addresses 0 , A0 and the highest address An , for example, 8 bits. Has been written.
本実施例においては、第３図に示す如く０番地A0に55
Hを、最上位番地AnにAAHを格納してある。０番地A0と最
上位番地Anを検査用に利用しているので、データ領域は
前記２バイト分を除いた領域、即ちA1〜An-1番地とな
る。In the present embodiment, the address 0 A 0 as shown in FIG. 3 55
The H, are stored the AAH at the top address A n. Since address 0 A 0 and utilizes the top-level address A n for inspection, the data area is a region excluding said two bytes, that is, A 1 ~A n-1 address.
次に本発明のメモリのアクセス方法について第２図に
基づいて説明する。Next, a memory access method according to the present invention will be described with reference to FIG.
ステップ＃１において書き込みチェックフラグをリセ
ットする（０にセットする）。ステップ＃２でメモリカ
ードの０番地A0及び最上位番地Anのデータを読み出す。
ステップ＃３及び＃４において、０番地データが55H及
び最上位番地データがAAHであるか否かを判定する。０
番地A0及び最上位番地Anのデータが正しい場合は次のス
テップにすすみ、そうでない場合はステップ＃100に分
岐して、メモリのアクセスは不可とする。In step # 1, the write check flag is reset (set to 0). Step # reads data at address 0 A 0 and most significant address A n of the memory card 2.
In steps # 3 and # 4, it is determined whether address 0 data is 55H and highest address data is AAH. 0
If the data of the address A0 and the highest address An are correct, the process proceeds to the next step; otherwise, the process branches to step # 100, and the memory access is disabled.
以上述べた０番地及び最上位番地のデータ読み出し及
びデータ照合検査は以下の理由からメモリカードの記憶
保持状態即ち内蔵電池６が所定電圧を保持しているか否
か、及びコネクタの結合状態，アドレスバス10,データ
バス11,チップイネーブル信号線12,アウトプットイネー
ブル信号線14の接触状態を検査したことになる。つまり
読み出し動作時にはチップイネーブル信号線12とアウト
プットイネーブル信号線14とが関与しているためであ
る。０番地A0データ読み出しにはアドレスバス10の全端
子を“L"レベル及び最上位番地Anデータ読み出しにはア
ドレスバス10の全端子を“H"レベルにする必要がある。The data reading and data collation inspection of the address 0 and the highest address described above are carried out in the memory holding state of the memory card, that is, whether the built-in battery 6 holds a predetermined voltage, the connection state of the connector, the address bus, for the following reasons. 10, the contact state of the data bus 11, the chip enable signal line 12, and the output enable signal line 14 has been inspected. That is, the chip enable signal line 12 and the output enable signal line 14 are involved in the read operation. The address 0 A 0 data read to the "L" level and the top level address A n data reading all of the terminals of the address bus 10 it is necessary to "H" level all of the terminals of the address bus 10.
更に２つのデータは55H（01010101）とAAH（1010101
0）であるので、２つのデータを読み出すためにデータ
バス11の各ビットについて“H"レベル及び“L"レベルに
する必要があり、データバス11の接触状態が判別でき
る。そして読み出したデータが正しければメモリカード
の記憶保持状態は正しいことになる。Two more data are 55H (01010101) and AAH (1010101)
0), it is necessary to set each bit of the data bus 11 to “H” level and “L” level in order to read two data, and the contact state of the data bus 11 can be determined. If the read data is correct, the storage holding state of the memory card is correct.
次に述べる処理手順は上述のメモリカードの記憶保持
状態及びコネクタの結合状態に加えてライトイネーブル
信号線13の接続をも検査するためのものである。ステッ
プ＃５において書き込みチェックフラグのセット／リセ
ット（1/0）を判別する。書き込みチェックフラグの値
が１の場合ステップ＃20にすすみ、０の場合ステップ＃
６にすすむ。操作開始時はステップ＃１にて書き込みチ
ェックフラグをリセットしているので、ステップ＃６に
すすむ。ステップ＃６にて０番地A0のデータと最上位番
地Anのデータとを交換して書き込み動作を行った後、前
記２データを読み出す。書き込み動作が正常であれば、
０番地データA0＝AAH,最上位番地データAn＝55Hが読み
出される筈である。ステップ＃７及び＃８において、０
番地A0及び最上位番地Anのデータを判別し、正しい場合
ステップ＃９へ、そうでない場合はステップ＃100へ分
岐する。The processing procedure described below is for inspecting the connection of the write enable signal line 13 in addition to the storage state of the memory card and the connection state of the connector. In step # 5, it is determined whether the write check flag is set / reset (1/0). If the value of the write check flag is 1, proceed to step # 20; if it is 0, proceed to step #
Proceed to 6. At the start of the operation, the write check flag is reset in step # 1, and the process proceeds to step # 6. After the write operation in step # 6 by replacing the address 0 A 0 data and the top-level address A n data, reading the second data. If the write operation is normal,
The address data A 0 = AAH and the highest address data A n = 55H should be read. In steps # 7 and # 8, 0
The data of the address A0 and the highest address An are discriminated. If the data is correct, the flow branches to step # 9, and if not, the flow branches to step # 100.
従ってステップ＃3,＃4,＃7,＃８の分岐先であるステ
ップ＃100は、コネクタの結合状態，アドレスバス10,デ
ータバス11,チップイネーブル信号線12,ライトイネーブ
ル信号線13,アウトプットイネーブル信号線14のいずれ
かの接触不良またはメモリカードの内蔵電池６の電圧の
低下という理由からメモリカードへのアクセス動作が不
可能となることを報知する。ステップ＃９では、ステッ
プ＃６にて交換した０番地A0と最上位番地Anのデータを
元に戻す。即ち、A0＝55H,An＝AAHとなる。Therefore, Step # 100, which is a branch destination of Steps # 3, # 4, # 7, and # 8, determines the connection state of the connectors, the address bus 10, the data bus 11, the chip enable signal line 12, the write enable signal line 13, and the output. It notifies that the access operation to the memory card becomes impossible due to a contact failure of any one of the enable signal lines 14 or a decrease in the voltage of the internal battery 6 of the memory card. At step # 9, undo data with address 0 A 0 replacing uppermost address A n at step # 6. That is, A 0 = 55H and An = AAH.
以上の検査が終了するとステップ＃10にて書き込みチ
ェックフラグをセットし、フラグ判定ルーチン（＃５）
に戻る。ステップ＃10を経てステップ＃５に戻った場
合、書き込みチェックフラグの値は１となっているの
で、ステップ＃20へ分岐する。ステップ＃20にて書き込
みチェックフラグをリセットし、メモリカードへのアク
セスが可能であることを報知する（＃200）。When the above inspection is completed, a write check flag is set in step # 10, and a flag determination routine (# 5)
Return to When the process returns to step # 5 after step # 10, the value of the write check flag is 1, and the process branches to step # 20. In step # 20, the write check flag is reset to notify that the memory card can be accessed (# 200).
以上がメモリカードへのアクセス動作の可／不可を検
査する処理手順である。適用に際しては第２図のフロー
チャートをサブルーチン化して、メモリカードのデータ
アクセスに先立ってこのサブルーチンを呼びだす手段と
するのがよい。The above is the processing procedure for checking whether or not the access operation to the memory card is possible. In application, a subroutine of the flowchart of FIG. 2 is preferably used as means for calling this subroutine prior to data access of the memory card.
なお、本実施例においてデータは８ビット構成とした
が、本発明はそれに限るものではなく８ビット以外の構
成においても適用が可能である。In the present embodiment, the data has an 8-bit configuration, but the present invention is not limited to this, and can be applied to configurations other than 8-bit.
なお、本実施例においてメモリの記憶手段はスタティ
ックRAMとしたが、本発明はこれに限るものではなく、
他の半導体メモリであってもよい。In this embodiment, the storage means of the memory is a static RAM, but the present invention is not limited to this.
Other semiconductor memories may be used.
以上説明したとおり第１の発明のメモリのアクセス方
法は、データ処理装置にメモリを接続した際、アクセス
動作を行う前に、メモリの既知のデータを読み出し、照
合しているので記憶保持状態の確認，書き込み動作の確
認及びコネクタの結合状態の確認ができるという効果が
ある。As described above, according to the memory access method of the first invention, when the memory is connected to the data processing device, the known data in the memory is read out and collated before the access operation is performed. This has the effect that the write operation can be confirmed and the connection state of the connector can be confirmed.
第２の発明にあっては、０番地と最上位番地とのデー
タを読み出し、番地を入れかえて書き込んだ後、これを
読み出すから、データ処理装置とメモリとの結合状態に
加えてメモリの記憶状態、書き込みのための信号線の接
続状態をも検査することが出来る効果がある。According to the second aspect of the present invention, the data at the address 0 and the highest address are read, the addresses are replaced and written, and then the data is read. Therefore, in addition to the connection state between the data processing device and the memory, the storage state of the memory is This has the effect that the connection state of the signal line for writing can also be inspected.
第１図はメモリカードの回路構成を示す回路図、第２図
は本発明に係るメモリカードのアクセス可／不可を検査
する処理手順を示したフローチャート、第３図は第１及
び第２発明に係るメモリカードの記憶内容を示した概念
図である。 １……スタティックRAM、10……アドレスバス、11……
データバス、12……チップイネーブル信号線、13……ラ
イトイネーブル信号線、14……アウトプットイネーブル
信号線、18……カード装着検知信号線 なお、図中、同一符号は同一、又は相当部分を示す。FIG. 1 is a circuit diagram showing a circuit configuration of a memory card, FIG. 2 is a flowchart showing a processing procedure for checking whether the memory card can be accessed or not according to the present invention, and FIG. It is a conceptual diagram showing the storage contents of such a memory card. 1 ... Static RAM, 10 ... Address bus, 11 ...
Data bus, 12: Chip enable signal line, 13: Write enable signal line, 14: Output enable signal line, 18: Card attachment detection signal line In the drawings, the same reference numerals are used for the same or corresponding parts. Show.
Claims (2)
きメモリにおける０番地及び最上位番地に予め既知のデ
ータを格納しておき、データ処理装置にメモリを接続し
た際、データ処理装置がメモリの他のアドレスをアクセ
スするのに先立って、前記２つのデータを読み出して各
データの正誤を判定することを特徴とするメモリのアク
セス方法。1. A method according to claim 1, further comprising: storing known data in an address 0 and a highest address in a memory to be detachably connected to the data processing device, and connecting the memory to the data processing device. A memory access method for reading the two data and judging whether each data is correct or not before accessing another address.
きメモリにおける０番地及び最上位番地に予め既知のデ
ータを格納しておき、データ処理装置にメモリを接続し
た際、データ処理装置がメモリのデータをアクセスする
のに先立って、前記２つのデータを読み出し、それぞれ
の番地を入れかえて書き込んだ後に、その２つのデータ
を読み出して、各データの正誤を判定することを特徴と
するメモリのアクセス方法。2. A method according to claim 1, wherein the known data is stored in advance at address 0 and the highest address of the memory to be detachably connected to the data processing device, and when the memory is connected to the data processing device, Prior to accessing the data, the two data are read out, the addresses are replaced and written, and then the two data are read to determine the correctness of each data. Method.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1038830A JP3038358B2 (en) | 1989-02-16 | 1989-02-16 | Memory access method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1038830A JP3038358B2 (en) | 1989-02-16 | 1989-02-16 | Memory access method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02216562A JPH02216562A (en) | 1990-08-29 |
| JP3038358B2 true JP3038358B2 (en) | 2000-05-08 |
Family
ID=12536147
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1038830A Expired - Lifetime JP3038358B2 (en) | 1989-02-16 | 1989-02-16 | Memory access method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3038358B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04276397A (en) * | 1991-03-01 | 1992-10-01 | Shimadzu Corp | Function inspecting method for memory card system |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5990277A (en) * | 1982-11-12 | 1984-05-24 | Toshiba Corp | Cassette type storage device |
| JPS6344259A (en) * | 1986-08-11 | 1988-02-25 | Mitsubishi Electric Corp | Checking system for loading memory card |
| JPS6365200U (en) * | 1986-10-20 | 1988-04-28 | ||
| JPS63192838U (en) * | 1987-05-27 | 1988-12-12 |
-
1989
- 1989-02-16 JP JP1038830A patent/JP3038358B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02216562A (en) | 1990-08-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0597706B1 (en) | Solid state peripheral storage device | |
| US6052798A (en) | System and method for remapping defective memory locations | |
| US4922451A (en) | Memory re-mapping in a microcomputer system | |
| JPH02166700A (en) | Non-volatile semiconductor memory | |
| US6320804B2 (en) | Integrated semiconductor memory with a memory unit a memory unit for storing addresses of defective memory cells | |
| GB2201016B (en) | Memories and the testing thereof | |
| EP0446534A2 (en) | Method of functionally testing cache tag rams in limited-access processor systems | |
| US5956352A (en) | Adjustable filter for error detecting and correcting system | |
| US7222271B2 (en) | Method for repairing hardware faults in memory chips | |
| US6212648B1 (en) | Memory module having random access memories with defective addresses | |
| US4464754A (en) | Memory system with redundancy for error avoidance | |
| JP3038358B2 (en) | Memory access method | |
| KR100399449B1 (en) | Storage cell system and method for testing the function of storage cells | |
| JP3124278B2 (en) | Inspection method of memory cell contents of program memory | |
| KR100284398B1 (en) | Connection recognition device and connection recognition method of terminal | |
| US6411558B1 (en) | Semiconductor device for compensating a failure therein | |
| EP0520676A2 (en) | Memory subsystem with error correction | |
| GB2202656A (en) | Memory re-mapping in a microcomputer system | |
| CN114267402B (en) | Bad storage unit testing method, device, equipment and storage medium of flash memory | |
| JPH07335000A (en) | Non-volatile memory | |
| JPS63165936A (en) | Integrated circuit card | |
| JP2635065B2 (en) | Semiconductor memory circuit | |
| CA1293816C (en) | Memory re-mapping in a microcomputer system | |
| JPH06290062A (en) | Method for detecting mounting defect of data memory ic | |
| JPH05324492A (en) | Semiconductor memory device |