JP3036112B2 - Multi-screen display device - Google Patents

Multi-screen display device

Info

Publication number
JP3036112B2
JP3036112B2 JP3118299A JP11829991A JP3036112B2 JP 3036112 B2 JP3036112 B2 JP 3036112B2 JP 3118299 A JP3118299 A JP 3118299A JP 11829991 A JP11829991 A JP 11829991A JP 3036112 B2 JP3036112 B2 JP 3036112B2
Authority
JP
Japan
Prior art keywords
image
register
memory
image memory
read
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP3118299A
Other languages
Japanese (ja)
Other versions
JPH04345196A (en
Inventor
経明 石村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP3118299A priority Critical patent/JP3036112B2/en
Publication of JPH04345196A publication Critical patent/JPH04345196A/en
Application granted granted Critical
Publication of JP3036112B2 publication Critical patent/JP3036112B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、レジスタを有する画像
メモリを使用して、縮小した複数の画面を1つの画面に
合成して表示する多画面表示装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a multi-screen display device which combines and displays a plurality of reduced screens on one screen by using an image memory having a register.

【0002】[0002]

【従来の技術】従来、この種のN2画面表示装置(Nは
2以上の整数)は、N2ブロックに分割された画像メモ
リを複数個備え、その各画像メモリに画面を縮小して書
込み、読出し時に各画像メモリをつなぐ形で1つの画面
として連続に読出すことによって、N2画面表示ができ
るように構成されている。
2. Description of the Related Art Conventionally, this type of N 2 screen display device (N is an integer of 2 or more) includes a plurality of image memories divided into N 2 blocks, and writes a reduced image on each image memory. , by reading the continuous as a single screen in the form of connecting each image memory at the time of reading, and is configured to allow N 2 screen display.

【0003】図2は、N=2の場合の従来の4画面表示
装置の構成を示している。図2(a)は分割された複数
の画像メモリへの画像データの入力を、図2(b)は上
記分割された画像メモリに収納された画像データを読出
した状態を示す。図2(a)において、画像メモリ2
1,22,23,24は4ブロックに分割された画像メ
モリで、それぞれ入力信号A,B,C,Dと接続されて
いる。図2(b)において、25はメモリ読出状態であ
り、メモリ21〜24をつなぐ形で、メモリに書込まれ
たデータを連続に読出した状態を示す。
FIG. 2 shows a configuration of a conventional four-screen display device when N = 2. FIG. 2A shows input of image data to a plurality of divided image memories, and FIG. 2B shows a state in which image data stored in the divided image memories is read. In FIG. 2A, the image memory 2
Image memories 1, 22, 23, and 24 are divided into four blocks, and are connected to input signals A, B, C, and D, respectively. In FIG. 2B, reference numeral 25 denotes a memory read state, in which data written in the memory is continuously read in a form of connecting the memories 21 to 24.

【0004】次にその動作,作用について説明する。図
2(a)において、N=2であるから画像データの入力
信号A,B,C,Dはサンプリング速度1/2でそれぞ
れ画像メモリ21,22,23,24へ書込まれる。こ
のようにして書込まれた画像データを画像メモリ21,
22,23,24から連続して読出すことによって、図
2(b)に示すメモリ読出し状態25のように1つの画
面に4画面を連続に並べて表示することができる。
Next, the operation and operation will be described. In FIG. 2A, since N = 2, the input signals A, B, C and D of the image data are written into the image memories 21, 22, 23 and 24 at a sampling rate of 1/2. The image data thus written is stored in the image memory 21,
By successively reading data from 22, 23, and 24, four screens can be displayed side by side on one screen as in the memory read state 25 shown in FIG. 2B.

【0005】[0005]

【発明が解決しようとする課題】しかしながら、上記従
来の多画面表示装置では、画面分割数がN2の場合にN2
の画像メモリで構成されるため、1つの画像メモリの容
量はNの画像メモリを使用する場合に比べて小さくな
り、メモリビット単価の安い大容量のメモリを使用する
ことができないという問題があった。
However, in the conventional multi-screen display device, when the number of screen divisions is N 2 , N 2
, The capacity of one image memory is smaller than when using N image memories, and there is a problem that a large-capacity memory with a low unit cost of memory bits cannot be used. .

【0006】本発明はこのような従来の問題を解決する
ものであり、ビット単価の安い大容量のメモリを使用で
きるようにすることによって、多画面表示装置を低価格
で提供することを目的とするものである。
An object of the present invention is to solve such a conventional problem, and to provide a multi-screen display device at a low price by making it possible to use a large-capacity memory with a low unit cost. Is what you do.

【0007】[0007]

【課題を解決するための手段】本発明は上記目的を達成
するために、非同期である入力信号を保持する第1乃至
第4のレジスタと、前記第1及び第2のレジスタに書込
んだ第1及び第2の入力信号を重ならないように、交互
読み出し、前記第1及び第2レジスタから交互に読み
出された信号を記憶する第1の画像メモリと、前記第3
及び第4のレジスタに書込んだ第3及び第4の入力信号
を重ならないように、交互に読み出し、前記第3及び第
4レジスタから交互に読み出された信号を記憶する第2
の画像メモリと、前記第1及び第2の画像メモリに記憶
された信号を同期させて読み出し、合成画像を生成する
画像合成手段とを設けたものである。
In order to achieve the above object, the present invention provides first to fourth registers for holding asynchronous input signals, and writing to the first and second registers .
So that the first and second input signals do not overlap.
And alternately read from the first and second registers.
A first image memory for storing the output signal;
And third and fourth input signals written to the fourth register
Are read alternately so that they do not overlap, and the third and
A second memory for storing signals alternately read from the four registers
And an image synthesizing means for synchronizingly reading out the signals stored in the first and second image memories and generating a synthesized image.

【0008】[0008]

【作用】したがって本発明によれば、画像メモリの入力
側に設けた画像メモリの1つのアドレスでアクセスでき
るデータの長さ以上のレジスタ長を有するN本のレジス
タに、入力信号をそれぞれ1/Nのサンプリング速度で
書込み、その書込速度のN倍でレジスタ間が互いに重な
らないよう読出し、その読出したデータを画像メモリへ
書込むことによって、メモリブロックをN2個からN個
に減らすことができ、したがって1画像メモリ当たりの
容量を大きくすることができ、そのため大容量のメモリ
を使用することができ、N2画面表示装置が低価格で実
現できる。
Therefore, according to the present invention, the input signals are respectively sent to the N registers having a register length longer than the length of data accessible by one address of the image memory provided on the input side of the image memory. writing at the sampling rate, reading so as not to overlap each other between the registers in N times of the writing speed, by writing the read data to the image memory, can reduce the memory block from the two N to N and thus it is possible to increase the capacity per picture memory, therefore it is possible to use a large-capacity memory, N 2 screen display device can be realized at low cost.

【0009】[0009]

【実施例】図1は本発明でN=2の時の4画面表示装置
の実施例を示すものである。図1(a)は画像メモリへ
の画像メモリの入力を、図1(b)は画像データを読出
した状態を示す。図1(a)において、1と2、4と5
はいずれも画像データをサンプリング速度1/2で書込
み、その速度の2倍で読出すレジスタである。3および
6はいずれも画像メモリである。レジスタ1,2および
4,5はそれぞれ画像メモリ3および6の入力側に接続
されている。7は画像メモリ読出状態であり、入力信号
A,B,C,Dが1つの画面に表示されるように画像メ
モリ3と6をつなぐ形でデータを連続して読出した状態
を示す。
FIG. 1 shows an embodiment of a four-screen display device when N = 2 in the present invention. FIG. 1A shows an input of the image memory to the image memory, and FIG. 1B shows a state in which the image data is read. In FIG. 1A, 1 and 2, 4 and 5
Each is a register for writing image data at a sampling rate of 1/2 and reading it at twice the sampling rate. Each of 3 and 6 is an image memory. The registers 1, 2, 4 and 5 are connected to the input sides of the image memories 3 and 6, respectively. Reference numeral 7 denotes an image memory reading state, in which data is continuously read out by connecting the image memories 3 and 6 so that the input signals A, B, C, and D are displayed on one screen.

【0010】次にその動作について説明する。入力信号
Aを1/2のサンプリング速度でレジスタ1に書込み、
別の入力信号Bと同じく1/2のサンプリング速度でレ
ジスタ2に書込む。一方、その2倍の速度でレジスタ1
および2から書込んだデータを重ならないように、交互
に読出し、画像メモリ3へ書込む。同様に入力信号Cお
よびDもそれぞれレジスタ4と5を介して画像メモリ6
へ書込む。このようにしてから、画像メモリ3と6をつ
なぐ形でデータを連続して読出し、図1(b)に示すよ
うに画像メモリ読出状態7において1つの画面に4画面
を表示する。このように上記実施例によれば、それぞれ
1つの画像メモリ3および6に、それぞれ2系統の入力
信号A,BおよびC,Dを書込むため、画像メモリ3お
よび6の容量が、1系統の入力信号を書込む場合に比べ
て大容量になり、ビット単価の安い画像メモリを使用す
ることができ、4画面表示装置を低価格で実現できると
いう利点を有する。
Next, the operation will be described. Input signal A is written to register 1 at a sampling rate of 1/2,
As in another input signal B, the data is written into the register 2 at a sampling rate of 1/2. On the other hand, register 1
And 2 are alternately read and written to the image memory 3 so as not to overlap. Similarly, input signals C and D are also supplied to the image memory 6 via the registers 4 and 5, respectively.
Write to After that, data is continuously read out in a form of connecting the image memories 3 and 6, and four screens are displayed on one screen in the image memory read state 7 as shown in FIG. 1B. As described above, according to the above-described embodiment, the input signals A, B and C, D of two systems are respectively written into one image memory 3 and 6, respectively, so that the capacity of the image memories 3 and 6 becomes one system. It has the advantage that it has a larger capacity than the case of writing an input signal, can use an image memory with a low bit unit cost, and can realize a four-screen display device at a low price.

【0011】なお、上記実施例では、N=2の場合につ
いて述べたが、N=3以上のN2画面表示装置でも同様
の効果を有する。
In the above embodiment, the case where N = 2 has been described. However, the same effect can be obtained with an N 2 screen display device where N = 3 or more.

【0012】[0012]

【発明の効果】本発明は上記実施例より明らかなよう
に、1つの画像信号に2つの入力信号をレジスタを介し
て書込むため、画像メモリが大容量になり、ビット単位
の安い画像メモリを使用することができる。また、入力
信号と画像メモリとの間にレジスタを設けることで、非
同期である入力信号どうしを同期させて画像メモリに記
憶させることができるという効果を有する。
According to the present invention, as is apparent from the above embodiment, since two input signals are written into one image signal via a register, the image memory has a large capacity and a bit-wise inexpensive image memory can be provided. Can be used . Also input
By providing a register between the signal and the image memory,
Synchronize input signals that are synchronous and record them in the image memory.
It has the effect of being able to remember .

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施例における4画面表示装置の動作
の説明図 (a)は画像データの入力状態図 (b)は画像データの読出状態図
FIGS. 1A and 1B are diagrams illustrating the operation of a four-screen display device according to an embodiment of the present invention. FIG. 1A is a diagram illustrating an input state of image data. FIG.

【図2】従来の4画面表示装置の動作の説明図 (a)は画像データの入力状態図 (b)は画像データの読出状態図FIGS. 2A and 2B are explanatory diagrams of the operation of a conventional four-screen display device. FIG. 2A is an image data input state diagram. FIG.

【符号の説明】[Explanation of symbols]

1 レジスタ 2 レジスタ 3 画像メモリ 4 レジスタ 5 レジスタ 6 画像メモリ 7 画像メモリ読出状態 1 register 2 register 3 image memory 4 register 5 register 6 image memory 7 image memory reading state

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 非同期である入力信号を保持する第1乃
至第4のレジスタと、前記第1及び第2のレジスタに書
込んだ第1及び第2の入力信号を重ならないように、交
互に読み出し、前記第1及び第2レジスタから交互に読
み出された信号を記憶する第1の画像メモリと、前記第
3及び第4のレジスタに書込んだ第3及び第4の入力信
号を重ならないように、交互に読み出し、前記第3及び
第4レジスタから交互に読み出された信号を記憶する第
2の画像メモリと、前記第1及び第2の画像メモリに記
憶された信号を同期させて読み出し、合成画像を生成す
る画像合成手段とを備える多画面表示装置。
A first register for holding an input signal which is asynchronous; and a first register and a fourth register for writing to the first and second registers .
The first and second input signals are interchanged so that they do not overlap.
Read from each other and alternately read from the first and second registers.
A first image memory for storing the extracted signals, and third and fourth input signals written in the third and fourth registers.
So as not to overlap the item, read alternately, the third and
A second image memory for storing signals alternately read from the fourth register, and image synthesizing means for synchronizingly reading the signals stored in the first and second image memories and generating a synthesized image; A multi-screen display device comprising:
JP3118299A 1991-05-23 1991-05-23 Multi-screen display device Expired - Fee Related JP3036112B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3118299A JP3036112B2 (en) 1991-05-23 1991-05-23 Multi-screen display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3118299A JP3036112B2 (en) 1991-05-23 1991-05-23 Multi-screen display device

Publications (2)

Publication Number Publication Date
JPH04345196A JPH04345196A (en) 1992-12-01
JP3036112B2 true JP3036112B2 (en) 2000-04-24

Family

ID=14733242

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3118299A Expired - Fee Related JP3036112B2 (en) 1991-05-23 1991-05-23 Multi-screen display device

Country Status (1)

Country Link
JP (1) JP3036112B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007171454A (en) * 2005-12-21 2007-07-05 Matsushita Electric Ind Co Ltd Video display device

Also Published As

Publication number Publication date
JPH04345196A (en) 1992-12-01

Similar Documents

Publication Publication Date Title
JPH06138856A (en) Output display system
JPH0644391B2 (en) Dual port memory
US5838394A (en) Picture storage device separates luminance signal into even number and odd number data and separates two channel color signal into former half pixels and latter half pixels
JP3036112B2 (en) Multi-screen display device
US5646906A (en) Method & Apparatus for real-time processing of moving picture signals using flash memories
JP3232589B2 (en) Image memory control method and image display device
JP2002055873A (en) Memory integrator
SU1709385A1 (en) Video signal generator
JPS61250729A (en) Shifter circuit
JPS6218595A (en) Display unit
JPH0830254A (en) Display effect generation circuit
SU1674221A1 (en) Data display unit
RU1785034C (en) Information representation device for tv-indicator screen
JP2698606B2 (en) Compression / expansion processor
JPS6275490A (en) Video memory device with arbitrary integer times interpolation enlarging function
JPS63256991A (en) Editing memory
JPH10133827A (en) Data recording/reproducing device
JPS61267874A (en) Picture enlarging and reducing device
JPH0219458B2 (en)
JPS6157985A (en) Data expansion circuit
JPH0616271B2 (en) Data shift circuit
JPH03158261A (en) Recording apparatus
JPH07123450A (en) Time division switch memory with block access function
JPH066881A (en) Time-division data interchange system
KR950013261A (en) Video decoding device

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080225

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090225

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees