JP3034263B2 - Thin film forming equipment - Google Patents

Thin film forming equipment

Info

Publication number
JP3034263B2
JP3034263B2 JP1309137A JP30913789A JP3034263B2 JP 3034263 B2 JP3034263 B2 JP 3034263B2 JP 1309137 A JP1309137 A JP 1309137A JP 30913789 A JP30913789 A JP 30913789A JP 3034263 B2 JP3034263 B2 JP 3034263B2
Authority
JP
Japan
Prior art keywords
gas
impurity
thin film
reaction furnace
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1309137A
Other languages
Japanese (ja)
Other versions
JPH03170676A (en
Inventor
祥隆 綱島
伸治 宮崎
孝彦 守屋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP1309137A priority Critical patent/JP3034263B2/en
Publication of JPH03170676A publication Critical patent/JPH03170676A/en
Application granted granted Critical
Publication of JP3034263B2 publication Critical patent/JP3034263B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Chemical Vapour Deposition (AREA)

Description

【発明の詳細な説明】 [発明の目的] (産業上の利用分野) 本発明は、化学気相成長法による薄膜形成装置に関
し、特に半導体装置の製造工程において、不純物を添加
した酸化シリコン膜を形成する薄膜形成装置に係わる。
Description: Object of the Invention (Industrial Application Field) The present invention relates to a thin film forming apparatus by a chemical vapor deposition method, and more particularly, to a method of manufacturing a semiconductor device by using a silicon oxide film doped with an impurity. The present invention relates to an apparatus for forming a thin film.

(従来の技術) 集積回路は、比例縮小則に従って素子の微細化が進
み、高密度化が一層進んでいる。しかし、素子寸法を縮
小することも限界に近づきつつあり、単に素子寸法を縮
小することだけでは、さらに高密度の性能及び信頼性の
高い集積回路を製造することが難しくなっている。
(Prior Art) In an integrated circuit, elements are being miniaturized in accordance with the proportional reduction rule, and densification is being further advanced. However, reducing the element size is approaching its limit, and it is difficult to manufacture an integrated circuit with higher density and higher performance simply by reducing the element size.

そこで、現在、半導体基板表面に溝を掘ったり、半導
体膜、絶縁膜又は金属膜を積み上げたりして、立体的な
構造の素子にすることが行われている。例えば、MOSダ
イナミックRAM(DRAM)の構成要素であるキャパシタの
容量を増大させる方法としては、シリコン基板表面に溝
を掘り、占有面積を増大させることなく実質的にキャパ
シタの容量の増大を図る方法が採用されている。このよ
うな立体的な構造の素子を形成する工程において、立体
形状のシリコン基板表面に不純物を導入する技術が重要
な工程の一つとなる。立体形状のシリコン基板表面に不
純物を導入する技術としては、従来のイオン注入法に代
わって段差部に対して被覆性が良好な減圧化学気相成長
(LPCVD)法により不純物を添加した酸化シリコン膜を
立体形状のシリコン基板表面に形成し、その膜を拡散源
として不純物をシリコン基板に拡散させる方法が注目さ
れている。
Therefore, at present, a device having a three-dimensional structure is formed by digging a groove on the surface of a semiconductor substrate or stacking a semiconductor film, an insulating film or a metal film. For example, as a method of increasing the capacitance of a capacitor which is a component of a MOS dynamic RAM (DRAM), a method of digging a groove in the surface of a silicon substrate and substantially increasing the capacitance of the capacitor without increasing the occupied area is known. Has been adopted. In the process of forming an element having such a three-dimensional structure, one of the important processes is a technique of introducing impurities into the surface of a three-dimensional silicon substrate. As a technology for introducing impurities into the surface of a three-dimensional silicon substrate, a silicon oxide film doped with impurities by low-pressure chemical vapor deposition (LPCVD), which has good coverage on steps, instead of the conventional ion implantation method Is formed on a three-dimensional silicon substrate surface, and the film is used as a diffusion source to diffuse impurities into the silicon substrate.

また、集積回路においては上層の金属配線の信頼性を
高め、その配線の寄生抵抗や容量を減らして高速化、高
性能化を図るために、配線の下層をできるだけ平坦にす
る必要がある。平坦化方法としては、トランジスタや配
線を形成した後、不純物を添加した酸化シリコン膜(以
下、単に不純物添加酸化シリコン膜と称す)を常圧化学
気相成長(APCVD)法で形成し、高温でその膜を固体の
まま流動化させる方法が一般的に行なわれている。しか
し、素子の微細化により横方向の寸法が小さくなった結
果、前記不純物添加酸化シリコン膜をトランジスタや配
線の間に綺麗に隙間なく埋め込むことが難しくなってい
る。そこで、段差部の側壁にも均一に膜を形成できるLP
CVD法で前記不純物添加酸化シリコン膜を形成する方法
が有効な手段として考えられている。
Further, in an integrated circuit, it is necessary to make the lower layer of the wiring as flat as possible in order to increase the reliability of the metal wiring in the upper layer and reduce the parasitic resistance and capacitance of the wiring to achieve higher speed and higher performance. As a planarization method, after forming transistors and wiring, an impurity-added silicon oxide film (hereinafter simply referred to as an impurity-doped silicon oxide film) is formed by atmospheric pressure chemical vapor deposition (APCVD), A method of fluidizing the membrane as a solid is generally used. However, as the size in the horizontal direction is reduced due to the miniaturization of the element, it becomes difficult to bury the impurity-doped silicon oxide film between transistors and wirings without any gaps. Therefore, LP that can uniformly form a film on the side wall of the step portion
A method of forming the impurity-doped silicon oxide film by a CVD method is considered as an effective means.

上述したLPCVD法においては、原料ガスにテトラエト
キシシラン〔化学式:Si(OC2H5、略称TEOS〕、トリ
エトキシアルシン〔化学式:As(OC2H5、略称TEOA〕
等の有機化合物の気化ガスを用いた場合、段差への被覆
性の優れた不純物添加酸化シリコン膜を形成することが
可能となる。
In the above-mentioned LPCVD method, tetraethoxysilane [chemical formula: Si (OC 2 H 5 ) 4 , abbreviated as TEOS] and triethoxyarsine [chemical formula: As (OC 2 H 5 ) 3 , abbreviated as TEOA] are used as source gases.
When a vaporized gas of an organic compound such as the above is used, it is possible to form an impurity-doped silicon oxide film having excellent step coverage.

このように半導体集積回路の製造工程では、原料ガス
に有機化合物の気化ガスを用いたLPCVD法で不純物添加
酸化シリコン膜を形成する技術が注目されるようになっ
ている。この方法に用いられる従来のLPCVD装置は、反
応炉の一端に開いた導入口から全ての原料ガスを導入す
る構造になっている。しかしながら、原料ガスの流れる
方向に沿って設置された多数の半導体基板上に形成した
酸化シリコン膜中の不純物濃度は、原料ガスの風上に位
置する半導体基板程高く、風下へ行くに従って徐々に減
少していき、多数の半導体基板に形成した酸化シリコン
膜中に等しい濃度で不純物を添加することができない。
これは、酸化シリコンの原料ガスと添加不純物の原料ガ
スとで反応を開始する温度が異なり、一般的に酸化シリ
コンの原料ガスの方が添加不純物の原料ガスより反応開
始温度が高いため、酸化シリコン膜形成に通常使用して
いる温度での反応は酸化シリコン膜の原料ガスが反応律
速、添加不純物の原料ガスが供給律速になってしまうこ
とに起因する。第6図(a)は、一般的な酸化シリコン
の原料ガスであるTEOSの熱分解ガスクロマトグラフィス
ペクトル、同図(b)は添加不純物の原料ガスであるTE
OAの熱分解ガスクロマトグラフィスペクトルである。こ
のスペクトルから、酸化シリコンの原料ガスであるTEOS
(第6図(a))の場合、550℃でジエチルエ−テルに
分解し始め、690℃でも完全に分解していない。しかし
ながら、TEOA(同図(b))は非常に低い250℃から分
解し始め、前記TEOSの分解し始める550℃では完全に分
解している。従って、TEOAとTEOAを用いて、700℃の温
度で砒素添加酸化シリコン膜を形成する場合、TEOSの反
応は表面反応律速、砒素添加源であるTEOAは供給律速に
なってしまい、多数の半導体基板上に形成した酸化シリ
コン膜中に等しい濃度で砒素を添加することができな
い。
As described above, in the process of manufacturing a semiconductor integrated circuit, a technique of forming an impurity-added silicon oxide film by an LPCVD method using a vaporized gas of an organic compound as a source gas has attracted attention. The conventional LPCVD apparatus used in this method has a structure in which all raw material gases are introduced from an inlet opening at one end of a reactor. However, the impurity concentration in the silicon oxide film formed on a large number of semiconductor substrates provided along the direction in which the source gas flows is higher in the semiconductor substrate located on the windward side of the source gas, and gradually decreases toward the leeward side of the source gas. As a result, it is impossible to add an impurity at an equal concentration to a silicon oxide film formed on a large number of semiconductor substrates.
This is because the temperature at which the reaction starts between the source gas of silicon oxide and the source gas of the added impurity is different, and the starting temperature of the source gas of silicon oxide is generally higher than that of the source gas of the added impurity. The reaction at the temperature normally used for film formation is caused by the reaction rate of the source gas for the silicon oxide film and the supply rate of the source gas of the impurity added. FIG. 6 (a) is a pyrolysis gas chromatography spectrum of TEOS which is a general source gas of silicon oxide, and FIG. 6 (b) is a TE gas which is a source gas of an impurity added.
It is a pyrolysis gas chromatography spectrum of OA. From this spectrum, TEOS, the source gas for silicon oxide,
In the case of (FIG. 6 (a)), it starts to decompose into diethyl ether at 550 ° C., and does not completely decompose even at 690 ° C. However, TEOA (FIG. 2 (b)) starts to decompose at a very low temperature of 250 ° C., and completely decomposes at 550 ° C. where the TEOS starts to decompose. Therefore, when an arsenic-added silicon oxide film is formed at a temperature of 700 ° C. using TEOA and TEOA, the reaction of TEOS is rate-determined by the surface reaction and TEOA, which is the arsenic-added source, is rate-controlled by supply. Arsenic cannot be added at the same concentration into the silicon oxide film formed thereon.

(発明が解決しようとする課題) 本発明は、上記従来の課題を解決するためになされた
もので、1回のLPCVD法により多数の半導体基板上に等
しい濃度の不純物を添加した酸化シリコン膜を形成し得
る薄膜形成装置を提供しようとするものである。
(Problems to be Solved by the Invention) The present invention has been made in order to solve the above-mentioned conventional problems, and a silicon oxide film doped with an impurity of the same concentration on a large number of semiconductor substrates by one LPCVD method. An object of the present invention is to provide a thin film forming apparatus that can be formed.

[発明の構成] (課題を解決するための手段) 本発明は、化学気相成長法により基板上に不純物添加
半導体または不純物添加絶縁物からなる薄膜を形成する
薄膜形成装置において、 縦型の反応炉と、 前記反応炉内に収納されると共に、この反応炉内で鉛
直方向の軸を中心にして回転され、多数の基板を水平も
しくはほぼ水平に積載したボ−トと、 前記反応炉の膜形成領域を加熱する手段と、 前記反応炉内に半導体又は絶縁物の形成ガスを供給す
るためのガス供給手段と、 前記反応炉内に軸心が前記ボートの外側に位置するよ
うに下方から上方に向けて延在されると共に、上下方向
に亘って複数の開口部が設けられた半導体又は絶縁物の
不純物添加用ガスを前記反応炉内に導入するための単一
のガス導入管と を具備し、 前記ガス導入管は、前記複数の開口部の面積の総和が
その内径の断面積の2倍以下であることを特徴とする薄
膜形成装置である。
[Means for Solving the Problems] The present invention relates to a thin film forming apparatus for forming a thin film comprising an impurity-doped semiconductor or an impurity-doped insulator on a substrate by a chemical vapor deposition method. A furnace which is housed in the reaction furnace, is rotated about a vertical axis in the reaction furnace, and has a large number of substrates loaded horizontally or almost horizontally; and a film of the reaction furnace. Means for heating a formation region; gas supply means for supplying a formation gas of a semiconductor or an insulator into the reaction furnace; and upper part from below so that an axis is located outside the boat in the reaction furnace. And a single gas introduction pipe for introducing an impurity doping gas of a semiconductor or an insulator into the reaction furnace, the gas introduction pipe having a plurality of openings provided in a vertical direction. And the gas introduction pipe A thin film forming apparatus, wherein the sum of the areas of the plurality of apertures is less than 2 times the cross-sectional area of the inside diameter.

上記ガス導入管において、複数の開口部の面積の総和
をその内径の断面積の2倍以下に限定した理由は、該断
面積が2倍を越えると、反応炉内に不純物添加用ガスを
均一に分散した状態で供給できなくなるからである。
The reason why the total area of the plurality of openings is limited to twice or less the cross-sectional area of the inner diameter of the gas introduction pipe is that when the cross-sectional area exceeds twice, the impurity-adding gas is uniformly distributed in the reaction furnace. This is because it is not possible to supply in a state of being dispersed in the water.

上記ガス導入管の内径は、2〜15mmの範囲にすること
が望ましい。この理由は、内径を2mm未満にすると原料
ガスが導入管内で反応し、反応生成物が低温部に付着し
て詰まり易くなり、一方その内径が15mmを越えると導入
管内で原料ガスが層流にならず、ガスの滞留が生じる恐
れがあるからである。
It is desirable that the inner diameter of the gas introduction pipe be in the range of 2 to 15 mm. The reason is that if the inner diameter is less than 2 mm, the raw material gas reacts in the introduction pipe, and the reaction product adheres to the low-temperature part and is easily clogged, while if the inner diameter exceeds 15 mm, the raw material gas becomes laminar in the introduction pipe. This is because there is a risk that gas may be retained.

(作 用) 本発明によれば、縦型の反応炉内に搬送手段により多
数の基板(例えば半導体基板)を積載したボ−ト入れ、
一度に多数の半導体基板上にLPCVD法で不純物添加薄膜
を形成する際、原料ガスのうち、供給律速になりやすい
ガスを前記反応炉の一端から炉内の半導体基板を設置し
た膜形成領域に延出したガス導入管を通してその複数の
開口部から反応炉内に分散導入することにより、ガスの
反応の進行を抑制した状態で多数の半導体基板表面まで
輸送することを可能にし、表面反応律速状態にすること
ができる。この時、前記ガス導入管として複数の開口部
の面積の総和をその管断面積の2倍以下に設定した構造
とすることによって、該ガス導入管を流れてきたガスを
その複数の開口部からそれぞれ等しい量で反応炉内に分
散導入することが可能となる。更に、前記搬送手段によ
り半導体基板を積載したボ−トを回転させる構造にする
ことによって、分散導入されたガスを半導体基板表面の
各部分に等しく反応律速状態で供給することが可能にな
る。これにより、原料ガスを半導体基板表面上で反応律
速状態にすることが可能になり、ボートに積載された多
数の半導体基板に不純物が均一に添加された薄膜を形成
できる。
(Operation) According to the present invention, a boat loaded with a large number of substrates (for example, semiconductor substrates) is loaded into a vertical reaction furnace by a transport means.
When an impurity-added thin film is formed on a large number of semiconductor substrates at a time by the LPCVD method, a gas that is likely to be supply-limited among the source gases is extended from one end of the reaction furnace to a film formation region where the semiconductor substrate is installed in the furnace. By dispersing and introducing the gas into the reaction furnace from the multiple openings through the gas introduction pipe, the gas can be transported to many semiconductor substrate surfaces in a state where the reaction of the gas is suppressed, and the surface reaction is controlled. can do. At this time, the gas that has flowed through the gas introduction pipe is allowed to pass through the plurality of openings by using a structure in which the sum of the areas of the plurality of openings is set to be equal to or less than twice the cross-sectional area of the pipe as the gas introduction pipe. It is possible to disperse and introduce the same amount in the reaction furnace. Further, by adopting a structure in which the boat on which the semiconductor substrate is loaded is rotated by the transfer means, the gas dispersed and introduced can be equally supplied to each part of the surface of the semiconductor substrate in a reaction-controlled state. This makes it possible to control the source gas on the surface of the semiconductor substrate in a reaction-controlled state, and to form a thin film in which impurities are uniformly added to a large number of semiconductor substrates loaded on the boat.

特に、シリコンをその構成要素として含む有機化合物
と添加不純物元素をその構成要素として含む有機化合物
とを用い、これらの原料を蒸発・気化させたガスを用い
て不純物添加酸化シリコン膜をボートに積載された多数
の半導体基板上に一度のLPCVD法で形成する際には、原
料ガスのうち、反応開始温度が低く、供給律速になりや
すい添加不純物元素をその構成要素として含む有機化合
物の気化ガスのみ、反応炉の一端から炉内の基体試料を
設置した膜形成領域に延出したガス導入管を通してその
複数の開口部から反応炉内に分散導入すると共に前記ボ
ートを回転することによって、添加不純物元素を含む有
機化合物ガスを、それ自身の反応の進行を抑制した状態
で多数の半導体基板の表面各部まで輸送することを可能
にし、表面反応律速状態にすることができる。これによ
りシリコンを含む有機化合物と添加不純物元素を含む有
機化合物とのいずれの原料ガス共、表面反応律速状態に
することが可能になり、多数の半導体基板上に等しい濃
度で、その基板表面の全域に均一な濃度で不純物を添加
した酸化シリコン膜を形成することが可能になる。
In particular, using an organic compound containing silicon as a constituent element and an organic compound containing an added impurity element as a constituent element, an impurity-doped silicon oxide film is loaded on a boat using a gas obtained by evaporating and vaporizing these raw materials. When formed by a single LPCVD method on a large number of semiconductor substrates, only the vaporization gas of an organic compound containing, as a constituent element, an additive impurity element having a low reaction initiation temperature, which is likely to be supply-limited, among the raw material gases, By dispersing and introducing into the reaction furnace from a plurality of openings through a gas introduction pipe extending from one end of the reaction furnace to the film forming region where the substrate sample in the furnace is installed, and rotating the boat, the impurity element added is removed. Enables the transport of organic compound gas containing gas to various parts of the surface of a large number of semiconductor substrates while suppressing the progress of its own reaction. It can be. As a result, it becomes possible for both the source gas of the organic compound containing silicon and the organic gas containing the additional impurity element to be in a state where the surface reaction is controlled, and the same concentration on a large number of semiconductor substrates and the entire surface of the substrate surface. It is possible to form a silicon oxide film to which impurities are added at a uniform concentration.

(実施例) 以下、本発明の実施例を図面を参照して詳細に説明す
る。
(Example) Hereinafter, an example of the present invention will be described in detail with reference to the drawings.

第1図は、本発明の一実施例のLPCVD装置を示す概略
断面図である。図中の1は、フランジ2に設置された石
英からなる反応炉である。この反応炉の外周には、抵抗
加熱式によるゾ−ン加熱器3が配設されている。前記フ
ランジ2の中央付近には、後述するボートが出し入れさ
れる穴4が開孔されている。前記反応炉1内の前記フラ
ンジ2上には、前記穴4より大径の石英管5が図示しな
いOリングを介して気密に設置されている。前記反応炉
1と石英管5の間に位置する前記フランジ2には、排気
口6が開孔されており、かつ該排気口6には反応炉1内
を減圧にするための真空ポンプ7が連結されれている。
FIG. 1 is a schematic sectional view showing an LPCVD apparatus according to one embodiment of the present invention. Reference numeral 1 in the figure denotes a reaction furnace made of quartz installed on the flange 2. A zone heater 3 of a resistance heating type is disposed on the outer periphery of the reaction furnace. In the vicinity of the center of the flange 2, a hole 4 through which a boat described later is put in and out is formed. On the flange 2 in the reaction furnace 1, a quartz tube 5 having a diameter larger than that of the hole 4 is provided in an airtight manner via an O-ring (not shown). An exhaust port 6 is opened in the flange 2 located between the reaction furnace 1 and the quartz tube 5, and a vacuum pump 7 for reducing the pressure inside the reaction furnace 1 is provided in the exhaust port 6. Are linked.

図中の8は、上下動自在な扉である。この扉8上に
は、多数の半導体ウェハ9を積載した石英製のボ−ト10
が搭載されており、かつ該扉8を上方に移動させること
により、前記石英製のボ−ト10が前記フランジ2の穴4
を通して前記反応炉1の高温領域に装入されると共に、
前記扉8が前記フランジ2底部に図示しないOリングを
介して取り付けられて前記反応炉1が真空シ−ルされる
ようになっている。前記ボ−ト10は、扉8の移動方向を
軸にして回転することが可能になっている。
Reference numeral 8 in the figure denotes a door that can move up and down. On this door 8, a quartz boat 10 loaded with a large number of semiconductor wafers 9 is mounted.
Is mounted, and by moving the door 8 upward, the quartz boat 10 is connected to the hole 4 of the flange 2.
And charged into the high temperature region of the reactor 1 through
The door 8 is attached to the bottom of the flange 2 via an O-ring (not shown) so that the reactor 1 is vacuum-sealed. The boat 10 can be rotated about the moving direction of the door 8 as an axis.

また、図中の11、12は恒温槽であり、これら恒温槽1
1、12にはシリコンを構成要素として含む有機化合物
(例えばTEOS)を充填したボンベ13、添加不純物元素を
構成要素として含む有機化合物(例えばTEOA)を充填し
たボンベ14がそれぞれ収納され、それぞれのボンヘ13、
14は例えば80℃に保たれているている。前記ボンベ13に
は、第1供給管15の一端が連結され、該供給管15の他端
は前記フランジ2を横切ってその穴4内面に延出されて
いる。この第1供給管15には、精密流量制御装置(マス
フロ−コントロ−ラ)16が介装されている。また、前記
ボンベ14には第2供給管17の一端が連結され、該供給管
17の他端は前記フランジ2を横切って前記石英管5内に
上下方向に延びたガス導入管18の下端に連結されてい
る。この第2供給管17には、マスフロ−コントロ−ラ)
19が介装されている。
Also, 11 and 12 in the figure are thermostats,
Cylinders 13 and 12 filled with an organic compound containing silicon as a component (eg, TEOS) and a cylinder 14 filled with an organic compound containing an additional impurity element as a component (eg, TEOA) are stored in the respective cylinders. 13,
14 is maintained at, for example, 80 ° C. One end of a first supply pipe 15 is connected to the cylinder 13, and the other end of the supply pipe 15 extends to the inner surface of the hole 4 across the flange 2. A precision flow control device (mass flow controller) 16 is interposed in the first supply pipe 15. One end of a second supply pipe 17 is connected to the cylinder 14, and the supply pipe
The other end of 17 is connected to the lower end of a gas introduction pipe 18 extending vertically in the quartz tube 5 across the flange 2. A mass flow controller is provided in the second supply pipe 17.
19 are interposed.

前記ガス導入管18は、第2図に示すように上下方向に
亘って複数の円形の開口部20が穿設されている。前記ガ
ス導入管18の断面積は、例えば32.2mm2(直径6.4mm)、
開口部20の直径は1.5mm、その数は18個で総面積は31.8m
m2になっている。つまり、開口部20の総面積(31.8m
m2)はガス導入管18の断面積(32.2mm2)の2倍以下に
設定されている。また、前記各開口部20間の距離は70mm
になっている。前記開口部20は、その形状によって機能
が大きく異なるものではなく、円形の他に楕円形、多角
形であってもよい。なお、図中の21は前記フランジ2を
貫通してその穴4に一端を延出させたパ−ジ、大気開
放、希釈などの目的のための不活性ガス導入配管であ
る。
As shown in FIG. 2, the gas introduction pipe 18 has a plurality of circular openings 20 formed vertically. The cross-sectional area of the gas introduction pipe 18 is, for example, 32.2 mm 2 (6.4 mm in diameter),
The diameter of the opening 20 is 1.5 mm, the number of which is 18 and the total area is 31.8 m
It has become m 2. In other words, the total area of the opening 20 (31.8m
m 2) is set to be more than twice the cross-sectional area of the gas inlet tube 18 (32.2mm 2). The distance between the openings 20 is 70 mm
It has become. The function of the opening 20 does not vary greatly depending on its shape, and may be elliptical or polygonal in addition to circular. In the drawing, reference numeral 21 denotes a purge passage penetrating the flange 2 and having one end extending into the hole 4, and an inert gas introduction pipe for the purpose of opening to the atmosphere, dilution, and the like.

次に、上述したLPCVD装置による砒素添加酸化シリコ
ン膜の形成を説明する。
Next, formation of an arsenic-added silicon oxide film by the above-described LPCVD apparatus will be described.

まず、扉8上に多数の半導体ウェハ9が積載された石
英製のボ−ト10を搭載し、該扉8を上方に移動させて前
記石英製のボ−ト10を前記フランジ2の穴4を通して前
記反応炉1の高温領域に装入すると共に、前記扉8をフ
ランジ2底部に図示しないOリングを介して取り付けて
前記反応炉1を真空シ−ルする。つづいて、真空ポンプ
7を作動して反応炉1内のガスを真空排気した後、抵抗
加熱方式によるゾ−ン加熱器3により反応炉1内を加熱
し、更に前記ボ−ト10を3rpmの条件で回転させながら、
ボンベ13のTEOSを気化したガスをマスフロ−コントロ−
ラ16で流量調整して第1供給管15を通して反応炉1内に
供給すると共に、不活性ガス導入配管21を通して反応炉
1内に不活性ガスを供給する。同時に、ボンベ14のTEOA
を気化したガスをマスフロ−コントロ−ラ19で流量調整
して第2供給管17を通してガス導入管18に供給し、該導
入管18の複数の開口部20から反応炉1内に供給して、反
応炉1内の石英製のボ−ト10に積載された多数の半導体
ウェハ9に砒素添加酸化シリコン膜を形成する。この膜
形成工程において、前記ゾ−ン加熱器3により700℃に
加熱した反応炉1内に前記TEOSとTEOAの気化ガスをそれ
ぞれ50sccm、51sccmの流量で導入して圧力1torrの元で
半導体ウェハ9上に砒素添加酸化シリコン膜を形成す
る。
First, a quartz boat 10 on which a large number of semiconductor wafers 9 are loaded is mounted on a door 8, and the door 8 is moved upward to fit the quartz boat 10 into the hole 4 of the flange 2. Into the high temperature area of the reactor 1 and the reactor 8 is vacuum-sealed by attaching the door 8 to the bottom of the flange 2 via an O-ring (not shown). Subsequently, after operating the vacuum pump 7 to evacuate the gas in the reaction furnace 1, the inside of the reaction furnace 1 is heated by the zone heater 3 of the resistance heating system, and the boat 10 is set at 3 rpm. While rotating under the conditions,
The gas vaporized from TEOS in the cylinder 13 is mass-flow-controlled.
The flow rate is adjusted by a ra 16 and supplied into the reactor 1 through the first supply pipe 15, and an inert gas is supplied into the reactor 1 through an inert gas introduction pipe 21. At the same time, cylinder 14 TEOA
The vaporized gas is flow-adjusted by the mass flow controller 19 and supplied to the gas introduction pipe 18 through the second supply pipe 17 and supplied into the reaction furnace 1 through the plurality of openings 20 of the introduction pipe 18. An arsenic-added silicon oxide film is formed on a large number of semiconductor wafers 9 loaded on a quartz boat 10 in the reactor 1. In this film forming step, the vaporized gases of TEOS and TEOA are introduced into the reactor 1 heated to 700 ° C. by the zone heater 3 at a flow rate of 50 sccm and 51 sccm, respectively, and the semiconductor wafer 9 is formed under a pressure of 1 torr. An arsenic-added silicon oxide film is formed thereon.

このような実施例のLPCVD装置によれば、TEOSは反応
開始温度が高く、膜形成温度に近いためガスの風上から
風下まで表面反応律速になる。TEOAは、前述した開口部
20の総面積が断面積の2倍以下に設定された特定のガス
導入管18の複数の開口部20から反応炉1内に供給され、
石英ボート10に積載された多数の半導体ウェハ9の表面
近くまで大部分未反応のまま供給されるため、反応開始
温度が低いにもかかわらず、膜形成領域全体に亘って表
面反応律速になる。これにより、膜形成領域全体に亘っ
て設置された多数の半導体ウェハ9に等しい膜厚で、等
しい不純物濃度の砒素添加酸化シリコン膜が形成され
る。
According to the LPCVD apparatus of such an embodiment, since TEOS has a high reaction initiation temperature and is close to the film formation temperature, the surface reaction is rate-determined from upwind to downwind of the gas. TEOA has the above-mentioned opening
20 is supplied into the reactor 1 from a plurality of openings 20 of a specific gas introduction pipe 18 having a total area of not more than twice the cross-sectional area,
Since most of the semiconductor wafers 9 loaded on the quartz boat 10 are supplied almost unreacted to near the surface thereof, the surface reaction is rate-determined over the entire film formation region despite the low reaction start temperature. As a result, an arsenic-doped silicon oxide film having the same film thickness and the same impurity concentration as the large number of semiconductor wafers 9 installed over the entire film formation region is formed.

第3図は、本実施例のLPCVD装置及び反応炉内にガス
導入管を配置しない従来のLPCVD装置を使用し、膜形成
領域に設置された石英ボートに半導体ウェハを50枚、5m
mピッチで並べ、各半導体ウェハ上に形成された砒素添
加酸化シリコン膜中の砒素濃度を示す特性図である。第
3図の横軸は、石英ボートの下端にある半導体ウェハを
基準にした他の半導体ウェハの位置を示し、縦軸は砒素
濃度を示す。
FIG. 3 shows the use of an LPCVD apparatus of the present embodiment and a conventional LPCVD apparatus in which no gas introduction pipe is arranged in a reaction furnace.
FIG. 4 is a characteristic diagram showing the arsenic concentration in an arsenic-added silicon oxide film formed on each semiconductor wafer, arranged at m pitches. The horizontal axis in FIG. 3 shows the position of another semiconductor wafer with respect to the semiconductor wafer at the lower end of the quartz boat, and the vertical axis shows the arsenic concentration.

この第3図から明らかなように従来のLPCVD装置の場
合には、膜形成領域の両端で7.5×1020atoms/cm3から5.
0×1020atoms/cm3まで大きく濃度が変化してしまうのに
対して、本実施例のLPCVD装置の場合には、6.3×1020at
oms/cm3から5.7×1020atoms/cm3までの間に濃度変化が
抑えられることがわかる。
As is clear from FIG. 3, in the case of the conventional LPCVD apparatus, 7.5 × 10 20 atoms / cm 3 to 5.
In contrast to the case where the concentration greatly changes to 0 × 10 20 atoms / cm 3 , in the case of the LPCVD apparatus of the present embodiment, 6.3 × 10 20 at
It can be seen that the concentration change is suppressed between oms / cm 3 and 5.7 × 10 20 atoms / cm 3 .

第4図は、反応炉内に設けられるガス導入管に穿設さ
れた複数の開口部の面積を変化された場合における膜形
成領域に設置されたボート内の半導体ウェハ上に形成さ
れた砒素添加酸化シリコン膜中の砒素濃度を示す。ガス
導入管18の断面積は、32.2mm2(直径6.4mm)、開口部20
の数は18個で開口部20の間の距離は70mmになっている。
FIG. 4 shows arsenic addition formed on a semiconductor wafer in a boat installed in a film formation region when the area of a plurality of openings formed in a gas introduction pipe provided in a reaction furnace is changed. 5 shows the arsenic concentration in the silicon oxide film. The cross-sectional area of the gas inlet pipe 18 is 32.2 mm 2 (6.4 mm in diameter) and the opening 20
Are 18 and the distance between the openings 20 is 70 mm.

第4図から明らかなように開口部20の総面積がガス導
入管18の断面積の2倍以下になると、砒素濃度の均一性
が向上することがわかる。
As is clear from FIG. 4, when the total area of the openings 20 is twice or less the cross-sectional area of the gas introduction pipe 18, the uniformity of the arsenic concentration is improved.

上述した実施例では、添加不純物の原料ガスを1種類
としたが、2種類以上の添加不純物の原料ガスを用いて
もよい。例えば、ボロン、リン添加酸化シリコン膜(BP
SG膜)のように2種類の添加不純物の原料ガスを用いる
場合、第5図(a)、(b)に示すようにボロン原料で
あるトリエチルボレ−ト〔化学式:B(OC2H5、略称T
EB〕、及びリン原料であるトリエチルフォスフェ−ト
〔化学式:PO(OC2H5、略称TEP〕をそれぞれ例えば8
0℃に保たれている恒温槽22、23内に収納されているボ
ンベ24、25に充填し、このボンベ24、25内で気化された
ガスを供給管26、27に介装されたマスフロ−コントロ−
ラ28、29を通して決められた量だけ反応炉1内に導入す
る。この際、第5図(a)に示すように前記供給管26、
27を途中で連結してTEBとTEPを混合してガス導入管18の
複数の開口部20から反応炉1内に導入しても、第5図
(b)に示すようにTEBとTEPを前記供給管26、27にそれ
ぞれ連結した導入管18、18′の複数の開口部20、20′か
ら反応炉1内に導入してもよい。
In the above-described embodiment, one type of the source gas of the additional impurity is used, but two or more types of the source gas of the additional impurity may be used. For example, boron and phosphorus-doped silicon oxide film (BP
In the case of using two kinds of additive impurity source gases such as SG film), as shown in FIGS. 5 (a) and 5 (b), a boron source triethyl borate [chemical formula: B (OC 2 H 5 )] 3. Abbreviation T
EB], and triethyl phosphate [chemical formula: PO (OC 2 H 5 ) 3 , abbreviated as TEP] as a raw material of phosphorus, for example, each of 8
Gas cylinders 24 and 25 stored in constant temperature baths 22 and 23 maintained at 0 ° C. are filled, and gas vaporized in the cylinders 24 and 25 is supplied to mass flows interposed in supply pipes 26 and 27. Control
A predetermined amount is introduced into the reactor 1 through the tubes 28 and 29. At this time, as shown in FIG.
27, TEB and TEP are mixed and introduced into the reaction furnace 1 through the plurality of openings 20 of the gas introduction pipe 18 as shown in FIG. 5 (b). The gas may be introduced into the reactor 1 through a plurality of openings 20, 20 'of the introduction tubes 18, 18' connected to the supply tubes 26, 27, respectively.

なお、本発明は上記実施例に限定されるものではな
く、以下に示す形態としてもよい。
Note that the present invention is not limited to the above-described embodiment, and may be configured as follows.

減圧気相成長装置に限らず、他の気相成長装置、例え
ば常圧気相成長装置にも同様に適用できる。
The present invention is not limited to the reduced pressure vapor phase growth apparatus, but can be similarly applied to other vapor phase growth apparatuses, for example, a normal pressure vapor phase growth apparatus.

縦型の気相成長装置に限らず、反応炉が横置の、いわ
ゆる横型気相成長装置にも同様に適用できる。
The present invention is not limited to the vertical type vapor phase growth apparatus, and can be similarly applied to a so-called horizontal type vapor phase growth apparatus in which a reaction furnace is provided horizontally.

不純物添加用ガス以外の原料は、実施例のように反応
炉の下からだけでなく、上部又は横から導入してもよ
い。
Raw materials other than the impurity-adding gas may be introduced not only from below the reaction furnace as in the embodiment but also from above or from the side.

[発明の効果] 以上詳述した如く、本発明によれば多数の半導体基板
に不純物元素を添加した薄膜を一度のLPVCVD法で形成す
る際、添加不純物の原料ガスを開口部の総面積が断面積
の2倍以下に設定された特定のガス導入管を通して前記
複数の開口部から分散導入することによって、半導体基
板表面全域に亘って均一な濃度で、多数の半導体基板上
に等しい濃度で不純物を添加することが可能な薄膜形成
装置を提供できる。
[Effects of the Invention] As described above in detail, according to the present invention, when forming a thin film in which an impurity element is added to a large number of semiconductor substrates by a single LPVCVD method, the total area of the openings is cut off by the source gas of the additional impurity. By dispersing and introducing the impurities from the plurality of openings through a specific gas introduction pipe set to be equal to or less than twice the area, impurities can be uniformly distributed over the entire surface of the semiconductor substrate, and can be uniformly distributed over many semiconductor substrates. It is possible to provide a thin film forming apparatus that can be added.

【図面の簡単な説明】[Brief description of the drawings]

第1図は本発明の一実施例を示すLPCVD装置の概略断面
図、第2図は第1図のガス導入管の拡大正面図、第3図
は本実施例のLPCVD装置と従来のLPCVD装置を用いて形成
した砒素添加酸化シリコン膜中の砒素濃度のウェハ装置
による変化を示す特性図、第4図はガス導入管に設けら
れた開口部の面積を変化させたLPCVD装置を用いて形成
した砒素添加酸化シリコン膜中の砒素濃度のウェハ位置
による変化を示す特性図、第5図(a)、(b)はそれ
ぞれ本発明の他の実施例を示すLPCVD装置の概略断面
図、第6図はTEOS、TEOAの熱ガスクロマトグラィによる
スペクトル図である。 1……反応炉、2……フランジ、3……ゾ−ン加熱器、
5……石英管、7……真空ポンプ、8……扉、9……半
導体ウェハ、10……ボ−ト、11、12、22、23……恒温
槽、13、14、24、25……ボンベ、16、19、28、28……マ
スフロ−コントロ−ラ、18、18′……ガス導入管、20、
20′……開口部。
FIG. 1 is a schematic sectional view of an LPCVD apparatus showing one embodiment of the present invention, FIG. 2 is an enlarged front view of a gas introduction pipe of FIG. 1, and FIG. 3 is an LPCVD apparatus of this embodiment and a conventional LPCVD apparatus. FIG. 4 is a characteristic diagram showing a change in arsenic concentration in an arsenic-doped silicon oxide film formed by using a wafer apparatus, and FIG. 4 is formed by using an LPCVD apparatus in which an area of an opening provided in a gas introduction pipe is changed. FIG. 5 (a) and FIG. 5 (b) are each a schematic sectional view of an LPCVD apparatus showing another embodiment of the present invention, and FIG. 6 is a characteristic diagram showing a change in arsenic concentration in an arsenic-doped silicon oxide film depending on a wafer position. FIG. 2 is a spectrum diagram of TEOS and TEOA by hot gas chromatography. 1 ... reactor, 2 ... flange, 3 ... zone heater,
5 ... Quartz tube, 7 ... Vacuum pump, 8 ... Door, 9 ... Semiconductor wafer, 10 ... Boat, 11, 12, 22, 23 ... Constant temperature bath, 13, 14, 24, 25 ... ... cylinder, 16, 19, 28, 28 ... mass flow controller, 18, 18 '... gas introduction pipe, 20,
20 '... Opening.

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭62−239537(JP,A) 特開 昭63−7373(JP,A) (58)調査した分野(Int.Cl.7,DB名) C23C 16/00 - 16/56 H01L 21/205 H01L 21/22 H01L 21/31 ────────────────────────────────────────────────── ─── Continuation of the front page (56) References JP-A-62-239537 (JP, A) JP-A-63-7373 (JP, A) (58) Fields investigated (Int. Cl. 7 , DB name) C23C 16/00-16/56 H01L 21/205 H01L 21/22 H01L 21/31

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】化学気相成長法により基板上に不純物添加
半導体または不純物添加絶縁物からなる薄膜を形成する
薄膜形成装置において、 縦型の反応炉と、 前記反応炉内に収納されると共に、この反応炉内で鉛直
方向の軸を中心にして回転され、多数の基板を水平もし
くはほぼ水平に積載したボ−トと、 前記反応炉の膜形成領域を加熱する手段と、 前記反応炉内に半導体又は絶縁物の形成ガスを供給する
ためのガス供給手段と、 前記反応炉内に軸心が前記ボートの外側に位置するよう
に下方から上方に向けて延在されると共に、上下方向に
亘って複数の開口部が設けられた半導体又は絶縁物の不
純物添加用ガスを前記反応炉内に導入するための単一の
ガス導入管と を具備し、 前記ガス導入管は、前記複数の開口部の面積の総和がそ
の内径の断面積の2倍以下であることを特徴とする薄膜
形成装置。
1. A thin film forming apparatus for forming a thin film made of an impurity-doped semiconductor or an impurity-doped insulator on a substrate by a chemical vapor deposition method, comprising: a vertical reaction furnace; A boat which is rotated about a vertical axis in the reactor and has a large number of substrates loaded horizontally or almost horizontally, means for heating a film formation region of the reactor, Gas supply means for supplying a forming gas of a semiconductor or an insulator, wherein the shaft extends upward from below so as to be positioned outside the boat in the reaction furnace, and extends vertically. A single gas introduction pipe for introducing into the reaction furnace a gas for adding impurities of a semiconductor or an insulator provided with a plurality of openings, and wherein the gas introduction pipe has the plurality of openings. Is the sum of the area of A thin film forming apparatus characterized in that the cross-sectional area is not more than twice as large.
【請求項2】さらに前記反応炉内を減圧にするための排
気手段を備え、減圧化学気相成長法により基板上に不純
物添加半導体または不純物添加絶縁物からなる薄膜を形
成することを特徴とする請求項1記載の薄膜形成装置。
2. The method according to claim 1, further comprising: evacuation means for reducing the pressure in the reaction furnace, wherein a thin film made of an impurity-doped semiconductor or an impurity-doped insulator is formed on the substrate by low-pressure chemical vapor deposition. The thin film forming apparatus according to claim 1.
JP1309137A 1989-11-30 1989-11-30 Thin film forming equipment Expired - Lifetime JP3034263B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1309137A JP3034263B2 (en) 1989-11-30 1989-11-30 Thin film forming equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1309137A JP3034263B2 (en) 1989-11-30 1989-11-30 Thin film forming equipment

Publications (2)

Publication Number Publication Date
JPH03170676A JPH03170676A (en) 1991-07-24
JP3034263B2 true JP3034263B2 (en) 2000-04-17

Family

ID=17989348

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1309137A Expired - Lifetime JP3034263B2 (en) 1989-11-30 1989-11-30 Thin film forming equipment

Country Status (1)

Country Link
JP (1) JP3034263B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR200488411Y1 (en) * 2017-04-17 2019-01-25 장오두 Eco-friendly buoy cover

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100360401B1 (en) * 2000-03-17 2002-11-13 삼성전자 주식회사 Process tube having a slit type process gas injection portion and a waste gas exhaust portion of multi hole type and apparatus for semiconductor fabricating
JP4929199B2 (en) * 2008-02-01 2012-05-09 株式会社日立国際電気 Substrate processing apparatus and semiconductor device manufacturing method
JP2013163841A (en) * 2012-02-10 2013-08-22 Jtekt Corp Carbon film forming apparatus and carbon film forming method

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR200488411Y1 (en) * 2017-04-17 2019-01-25 장오두 Eco-friendly buoy cover

Also Published As

Publication number Publication date
JPH03170676A (en) 1991-07-24

Similar Documents

Publication Publication Date Title
US6471781B1 (en) Method of depositing titanium nitride thin film and CVD deposition apparatus
US6468604B1 (en) Method for manufacturing a titanium nitride thin film
US6674169B2 (en) Semiconductor device with titanium silicon oxide layer
US5607722A (en) Process for titanium nitride deposition using five-and six-coordinate titanium complexes
US5770469A (en) Method for forming semiconductor structure using modulation doped silicate glasses
US5723382A (en) Method of making a low-resistance contact to silicon having a titanium silicide interface, an amorphous titanium nitride barrier layer and a conductive plug
US5695819A (en) Method of enhancing step coverage of polysilicon deposits
US5312774A (en) Method for manufacturing a semiconductor device comprising titanium
US7273525B2 (en) Methods for forming phosphorus- and/or boron-containing silica layers on substrates
WO2001066819A2 (en) Methods for preparing ruthenium metal films
JPS634632B2 (en)
EP0998594A1 (en) Method and apparatus for fabrication of thin films by chemical vapor deposition
US5334250A (en) Vapor deposition apparatus for using solid starting materials
JP3356531B2 (en) Method for forming boron-containing polysilicon film
KR100187451B1 (en) Formation of titanium nitride thin film and film forming device used therefor
US6022806A (en) Method of forming a film in recess by vapor phase growth
US6485564B1 (en) Thin film forming method
US5677235A (en) Method for forming silicon film
JP3034263B2 (en) Thin film forming equipment
KR20040088110A (en) Composition for depositing a metal layer, and Method for forming a metal layer using the same
US5250463A (en) Method of making doped semiconductor film having uniform impurity concentration on semiconductor substrate
US5783257A (en) Method for forming doped polysilicon films
JPH0212916A (en) Manufacture of boron-doped and/or phosphorus-doped silicate glass layer for semiconductor super integrated circuit
KR20000011841A (en) An improved method of forming an arsenic silicon glass film onto a silicon structure
JPH05121648A (en) Manufacture of planar dielectric

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080218

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090218

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100218

Year of fee payment: 10

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100218

Year of fee payment: 10