JP3034126B2 - Terminal joining method - Google Patents
Terminal joining methodInfo
- Publication number
- JP3034126B2 JP3034126B2 JP4123734A JP12373492A JP3034126B2 JP 3034126 B2 JP3034126 B2 JP 3034126B2 JP 4123734 A JP4123734 A JP 4123734A JP 12373492 A JP12373492 A JP 12373492A JP 3034126 B2 JP3034126 B2 JP 3034126B2
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- solder
- ceramic substrate
- bonding
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Description
【０００１】[0001]
【産業上の利用分野】本発明は端子の接合方法に係り、
特に端子とセラミック基板とを、はんだ付けで接合して
なる端子の接合方法に関する。ＩＣ、ＬＳＩ等の集積化
や、回路基板の多層化が進むにつれ、電子・通信機器の
各構成部品は益々高価になっている。このため、個々の
部品が故障した場合には、故障部品だけを交換すること
のできる構成が要求されている。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for joining terminals,
In particular, the present invention relates to a terminal joining method in which a terminal and a ceramic substrate are joined by soldering. As the integration of ICs, LSIs, and the like and the increase in the number of circuit boards increase, the components of electronic and communication devices have become increasingly expensive. Therefore, there is a demand for a configuration that can replace only a failed component when an individual component fails.
【０００２】また、一般に、ＩＣやＬＳＩの信頼性は、
回路基板の信頼性より劣るため、ＩＣやＬＳＩを回路基
板上に多数配置する電子回路モジュールでは、故障した
ＩＣやＬＳＩだけを交換できる構造であることが要求さ
れている。このため、近年では、ＩＣやＬＳＩを、セラ
ミック基板上に多数実装して、セラミック基板ごとマザ
ーボードに実装し、ＩＣやＬＳＩが故障した際には、Ｉ
ＣやＬＳＩだけを取り外して交換できる構造とした、電
子回路モジュールが知られている。In general, the reliability of ICs and LSIs is as follows:
Since the reliability of a circuit board is inferior, an electronic circuit module in which a large number of ICs and LSIs are arranged on a circuit board is required to have a structure in which only a failed IC or LSI can be replaced. For this reason, in recent years, a large number of ICs and LSIs are mounted on a ceramic substrate, and the ceramic substrate is mounted on a motherboard.
2. Description of the Related Art There is known an electronic circuit module having a structure in which only C or LSI can be removed and replaced.
【０００３】このようなセラミック基板は、ＩＣやＬＳ
Ｉを実装する面の反対側に、ＩＣやＬＳＩをマザーボー
ドと電気的に接続する端子を備えており、これらの端子
の接合部には、高温下での耐久性が要求される。[0003] Such a ceramic substrate is made of an IC or LS.
On the side opposite to the surface on which I is mounted, there are provided terminals for electrically connecting ICs and LSIs to the motherboard, and the junctions of these terminals are required to have high temperature durability.
【０００４】[0004]
【従来の技術】図７は、本発明が適用できる電子回路モ
ジュールの構成を表す図を示す。同図中、２及び３は、
電子回路モジュール１を構成するＬＳＩの一部である。
ＬＳＩ２、３は、それぞれ耐熱ソケット４、６にはんだ
付けされており、それらの各端子は、耐熱ソケットのソ
ケット端子５、７と導通している。2. Description of the Related Art FIG. 7 is a diagram showing a configuration of an electronic circuit module to which the present invention can be applied. In the figure, 2 and 3 are:
It is a part of an LSI constituting the electronic circuit module 1.
The LSIs 2 and 3 are soldered to heat-resistant sockets 4 and 6, respectively, and their terminals are electrically connected to the socket terminals 5 and 7 of the heat-resistant socket.
【０００５】耐熱ソケット４、６は、セラミック基板８
にソケット端子５、７ではんだ付けされており、各ＬＳ
Ｉ２、３は、セラミック基板８の回路を介して互いに電
気的に接続している。セラミック基板８は、耐熱ソケッ
ト４、６がはんだ付けされる面の反対側の面に、多数の
端子９を備えている。これらの端子９は、ＬＳＩ２、３
と外部回路を接続するための端子で、これらの端子９と
セラミック基板８とは、はんだ付けにより接合してい
る。The heat-resistant sockets 4 and 6 are connected to a ceramic substrate 8.
Are soldered with socket terminals 5 and 7 and each LS
I2 and I3 are electrically connected to each other via the circuit of the ceramic substrate 8. The ceramic substrate 8 has a large number of terminals 9 on the surface opposite to the surface on which the heat-resistant sockets 4 and 6 are soldered. These terminals 9 are connected to LSI2, 3
These terminals 9 and the ceramic substrate 8 are joined by soldering.
【０００６】また、同図中、１０は、マザーボードで、
複数のセラミック基板を電気的に接続する基板で、各セ
ラミック基板の端子に対応した孔を備えている。これら
の各孔には、所定の配線が施されており、各セラミック
基板を所定の位置に配置することにより、電子回路モジ
ュール１が構成される。この電子回路モジュール１にお
いて、ＬＳＩ２、３が故障した場合、ＬＳＩ２、３を耐
熱ソケット４、６から取り外して、新しい物と交換す
る。この交換を繰り返し行うことにより、耐熱ソケット
４、６が劣化したら、次の段階では、耐熱ソケット４、
６ごと交換する。そして、再び耐熱ソケットが劣化する
までＬＳＩ２、３だけを交換する。In FIG. 1, reference numeral 10 denotes a motherboard.
A substrate that electrically connects a plurality of ceramic substrates, and has holes corresponding to terminals of each ceramic substrate. A predetermined wiring is provided in each of these holes, and the electronic circuit module 1 is configured by arranging each ceramic substrate at a predetermined position. In this electronic circuit module 1, when the LSIs 2, 3 fail, the LSIs 2, 3 are removed from the heat-resistant sockets 4, 6 and replaced with new ones. When the heat-resistant sockets 4 and 6 are deteriorated by repeatedly performing this exchange, in the next stage, the heat-resistant sockets 4 and 6 are degraded.
Replace every six. Then, only the LSIs 2 and 3 are replaced until the heat-resistant socket is deteriorated again.
【０００７】このように、ＬＳＩ２、３を交換する場
合、ＬＳＩ２、３と耐熱ソケット４、６との接合に用い
る第１のはんだ、または耐熱ソケット４、６とセラミッ
ク基板８との接合に用いる第２のはんだを溶かす必要が
ある。このため、セラミック基板８は、ＬＳＩを交換す
るたびに、第１または第２のはんだの融点まで加熱され
ることになる。このとき、端子９とセラミック基板８と
の接合が外れると、動作不良の原因となるため、セラミ
ック基板８と端子９との接合に用いる第３のはんだは、
第１及び第２のはんだより融点が高い必要がある。As described above, when replacing the LSIs 2 and 3, the first solder used for joining the LSIs 2 and 3 and the heat-resistant sockets 4 and 6 or the first solder used for joining the heat-resistant sockets 4 and 6 and the ceramic substrate 8 is used. No. 2 must be melted. Therefore, every time the LSI is replaced, the ceramic substrate 8 is heated to the melting point of the first or second solder. At this time, if the connection between the terminal 9 and the ceramic substrate 8 is released, this may cause an operation failure. Therefore, the third solder used for the connection between the ceramic substrate 8 and the terminal 9 is:
It is necessary that the melting point be higher than that of the first and second solders.
【０００８】また、はんだの融点が高すぎると、はんだ
付けの際に電子回路モジュールに加わるダメージが大き
くなり、やはり、動作不良となる。このため、従来、第
３のはんだとして、融点が２８０℃の金（Ａｕ）−Ｓｎ
はんだを使用している。また、第１及び第２のはんだの
融点にも、温度差を付ける必要があり、従来、第１のは
んだを、鉛（Ｐｂ）−錫（Ｓｎ）はんだ、第２のはんだ
をインジウム（Ｉｎ）−Ｓｎはんだ、としている。On the other hand, if the melting point of the solder is too high, damage to the electronic circuit module at the time of soldering increases, which also results in malfunction. Therefore, conventionally, as a third solder, gold (Au) -Sn having a melting point of 280 ° C.
Uses solder. In addition, it is necessary to provide a temperature difference between the melting points of the first and second solders. Conventionally, the first solder is a lead (Pb) -tin (Sn) solder, and the second solder is an indium (In). -Sn solder.
【０００９】図８は従来の端子の接合構造による、接合
界面の図を示す。同図（Ａ）は、セラミック基板８と端
子９とが接合した状態の概略図を示し、同図（Ｂ）は、
接合界面の拡大図を示す。同図（Ａ）に示すように、端
子９は、ベリリウム（Ｂｅ）−銅（Ｃｕ）合金よりなる
基材９ａと、基材９ａに順にメッキした、ニッケル（Ｎ
ｉ）膜９ｂ、Ａｕ膜９ｃよりなる。また、セラミック基
板８は、Ｃｕ膜１１ａ、Ｎｉ膜１１ｂ、Ａｕ膜１１ｃか
らなる接合用パッド１１を備えている。FIG. 8 shows a diagram of a bonding interface according to a conventional terminal bonding structure. FIG. 1A is a schematic view showing a state in which the ceramic substrate 8 and the terminal 9 are joined, and FIG.
FIG. 3 shows an enlarged view of a bonding interface. As shown in FIG. 1A, a terminal 9 is composed of a base material 9a made of a beryllium (Be) -copper (Cu) alloy, and nickel (N) plated in order on the base material 9a.
i) It is composed of the film 9b and the Au film 9c. The ceramic substrate 8 includes a bonding pad 11 made of a Cu film 11a, a Ni film 11b, and an Au film 11c.
【００１０】上記したように、端子９とセラミック基板
８は、Ａｕ−Ｓｎはんだ１２で接合してある。このた
め、同図（Ｂ）に示すように、接合層１３には、Ａｕ−
Ｓｎはんだ１２が均一に存在している。As described above, the terminals 9 and the ceramic substrate 8 are joined by the Au-Sn solder 12. For this reason, as shown in FIG.
Sn solder 12 is uniformly present.
【００１１】[0011]
【発明が解決しようとする課題】このような電子回路モ
ジュールでは、ＬＳＩ交換可能回数を増やすため、耐熱
ソケットを多重にすることが要求されている。このた
め、ＬＳＩ等の実装に用いるはんだのバリエーションを
増やす必要があり、融点が２８０℃に近いはんだでＬＳ
Ｉ等を実装する場合がある。In such an electronic circuit module, multiple heat-resistant sockets are required to increase the number of replaceable LSIs. For this reason, it is necessary to increase the variation of the solder used for mounting the LSI or the like.
I etc. may be implemented.
【００１２】また、近年では、電子回路モジュールに使
用するＬＳＩの増加に伴って、セラミック基板が加熱さ
れる回数も増加している。このため、従来のＡｕ−Ｓｎ
はんだでは、接合層の融点が低すぎて、ＬＳＩ等の実装
の際に端子が脱落したり、セラミック基板の加熱が繰り
返されることにより接合部が劣化したりして、十分な接
合強度が得られないという問題がある。In recent years, as the number of LSIs used in electronic circuit modules has increased, the number of times a ceramic substrate has been heated has also increased. For this reason, the conventional Au-Sn
With solder, the melting point of the bonding layer is too low, and the terminals may fall off during mounting of LSI or the like, or the bonding portion may deteriorate due to repeated heating of the ceramic substrate, and sufficient bonding strength may be obtained. There is no problem.
【００１３】本発明は、上述の点に鑑みてなされたもの
であり、使用するはんだの融点を変えずに、端子とセラ
ミック基板との接合部の融点を高くした端子の接合方法
を提供することを目的とする。The present invention has been made in view of the above points, and provides a method of joining terminals in which the melting point of the joint between the terminal and the ceramic substrate is increased without changing the melting point of the solder used. With the goal.
【００１４】[0014]
【課題を解決するための手段】上記の問題点を解決する
ために本発明は、端子をセラミック基板に設けた接合用
パッドに接合してなる端子の接合方法において、前記端
子と前記接合用パッドとを、金とインジウムの金属間化
合物を含む接合層によって接合し、前記接合層は、予め
接合しようとする部位に供給しておいた、金を含むはん
だとインジウムとが、前記端子と前記接合用パッドとを
接合する際に溶融されて生成する構成としてある。SUMMARY OF THE INVENTION In order to solve the above problems, the present invention relates to a method of joining a terminal to a joining pad provided on a ceramic substrate. Are bonded by a bonding layer containing an intermetallic compound of gold and indium, and the bonding layer is supplied to a site to be bonded in advance. It is configured to be melted and generated when joining with the pad for use.
【００１５】[0015]
【作用】上記の構成によれば、前記端子と前記接合用パ
ッドとを接合する際に、前記はんだは、その温度が自己
の融点まで上昇すると溶融する。インジウムの融点は、
前記はんだの融点より低いため、前記はんだの融点より
低い温度で溶融する。従って、前記接合しようとする部
位の温度が前記はんだの融点に達すると、前記インジウ
ムと金を含むはんだが溶融状態で混ざり合う。また、金
とインジウムは、溶融状態で混ざり合うと、化学反応を
起こして前記金属間化合物を生成する。According to the above arrangement, when joining the terminal and the joining pad, the solder melts when its temperature rises to its own melting point. The melting point of indium is
Since it is lower than the melting point of the solder, it melts at a temperature lower than the melting point of the solder. Therefore, when the temperature of the portion to be joined reaches the melting point of the solder, the solder containing indium and gold is mixed in a molten state. Also, when gold and indium are mixed in a molten state, they cause a chemical reaction to generate the intermetallic compound.
【００１６】該金属間化合物は、前記はんだと比べて融
点が高く、該はんだの融点近傍の温度では、溶融しな
い。このため、前期端子と前記接合用パッドの接合部
は、前記はんだの融点程度の温度下でも十分な接合強度
を有する。The intermetallic compound has a higher melting point than the solder, and does not melt at a temperature near the melting point of the solder. For this reason, the bonding portion between the terminal and the bonding pad has a sufficient bonding strength even at a temperature about the melting point of the solder.
【００１７】[0017]
【実施例】図１は、本発明に係る端子の接合方法による
接合構造の一実施例の図を示す。同図（Ａ）は、端子の
接合構造の概略図を示し、同図（Ｂ）は、その拡大図を
示す。同図（Ａ）中、２１は端子で、従来と同様に、Ｂ
ｅ−Ｃｕ製の基材２１ａに、Ｎｉ膜２１ｂ及びＡｕ膜２
１ｃを順に着けてある。また、セラミック基板２４も従
来と同様に、Ｃｕ膜２２ａ、Ｎｉ膜２２ｂ及びＡｕ膜２
２ｃからなる接合用パッド２２を備えている。FIG. 1 is a view showing one embodiment of a joining structure by a method for joining terminals according to the present invention. FIG. 1A shows a schematic view of a terminal joining structure, and FIG. 1B shows an enlarged view thereof. In FIG. 1A, reference numeral 21 denotes a terminal.
A Ni film 21b and an Au film 2 are formed on a substrate 21a made of e-Cu.
1c is worn in order. Further, as in the conventional case, the ceramic substrate 24 is made of the Cu film 22a, the Ni film 22b, and the Au film 2b.
2c is provided.
【００１８】端子２１と接合用パッド２２は、同図に示
すように、接合層２３で接合している。以下同図（Ｂ）
に基づいて、接合層２３について説明する。同図（Ｂ）
において、Ａｕ膜２１ｃ、２２ｃの間が、端子２１と、
接合用パッド２２の接合界面で、接合層２３を介して接
合している。接合層２３には、金を含むはんだである融
点２８０℃のＡｕ−Ｓｎはんだ２５と、ＡｕとＩｎの金
属間化合物であるＡｕＩｎ2 ２６が混在している。The terminal 21 and the bonding pad 22 are bonded by a bonding layer 23 as shown in FIG. The following figure (B)
Based on the above, the bonding layer 23 will be described. Fig. (B)
, The terminal 21 is provided between the Au films 21c and 22c,
The bonding is performed via a bonding layer 23 at the bonding interface of the bonding pad 22. In the bonding layer 23, Au—Sn solder 25 having a melting point of 280 ° C., which is a solder containing gold, and AuIn 2 26, which is an intermetallic compound of Au and In, are mixed.
【００１９】ＡｕＩｎ2 ２６は、ＡｕとＩｎとが、金属
結合及び共有結合で結合している。このため、ＡｕＩｎ
2 における原子間の結合力は、金属結合だけで結合して
いるＡｕ−Ｓｎはんだ２５より強く、ＡｕＩｎ2 の融点
は５４０℃で、Ａｕ−Ｓｎはんだ２５の融点の約２倍に
等しい。このように、接合層２３に、融点が２８０℃の
Ａｕ−Ｓｎはんだ２５と、融点が５４０℃のＡｕＩｎ2
２６とが混在しているため、接合層２３の融点は、Ａｕ
−Ｓｎはんだ２５だけの場合と比べて高くなる。In AuIn 2 26, Au and In are bonded by a metal bond and a covalent bond. For this reason, AuIn
The bonding force between the atoms in 2 is stronger than that of the Au—Sn solder 25 bonded only by a metal bond, and the melting point of AuIn 2 is 540 ° C., which is equal to about twice the melting point of the Au—Sn solder 25. As described above, the bonding layer 23 includes the Au—Sn solder 25 having a melting point of 280 ° C. and the AuIn 2 having a melting point of 540 ° C.
26 are mixed, the melting point of the bonding layer 23 is Au
-It is higher than the case where only the Sn solder 25 is used.
【００２０】従って、端子２１をセラミック基板２４に
接合した状態で、２８０℃に加熱しても、接合層２３が
再溶融せず、端子２１が脱落することが無い。このた
め、セラミック基板１１に、ＬＳＩ等を実装するための
はんだの融点を、２８０℃付近まで上げることができ
る。図２は、本実施例の端子の接合方法による接合構造
の第１実施例の図を示す。以下同図に基づいて、本実施
例の接合方法による接合構造について説明する。また、
同図において、図１と同一部分には、同一の符号を付し
て、その説明を省略する。Therefore, even if the terminal 21 is bonded to the ceramic substrate 24 and heated to 280 ° C., the bonding layer 23 does not re-melt and the terminal 21 does not fall off. For this reason, the melting point of the solder for mounting the LSI or the like on the ceramic substrate 11 can be raised to around 280 ° C. FIG. 2 shows a diagram of a first embodiment of a joining structure according to the terminal joining method of the present embodiment. Hereinafter, a joining structure according to the joining method of this embodiment will be described with reference to FIG. Also,
In the figure, the same parts as those in FIG. 1 are denoted by the same reference numerals, and description thereof will be omitted.
【００２１】同図（Ａ）は、端子未接合のセラミック基
板２４の断面図を示す。同図に示すように、セラミック
基板２４は、一方の面に接合用パッド２２を有してい
る。接合用パッド２２は、セラミック基板２４に、銅
（Ｃｕ）膜２２ａ、ニッケル（Ｎｉ）膜２２ｂ、Ａｕ膜
２２ｃを蒸着または、圧着等により順に着けて形成して
いる。FIG. 1A is a sectional view of a ceramic substrate 24 to which no terminals are bonded. As shown in the figure, the ceramic substrate 24 has bonding pads 22 on one surface. The bonding pad 22 is formed by sequentially depositing a copper (Cu) film 22a, a nickel (Ni) film 22b, and an Au film 22c on a ceramic substrate 24 by vapor deposition or pressure bonding.
【００２２】同図（Ｂ）は、端子２１の断面図を示す。
同図中２１ａは、端子２１の基材であり、Ｂｅ−Ｃｕ合
金を釘状に成形することにより構成している。基材２１
ａには、Ｎｉ膜２２ｂ、Ａｕ膜２２ｃをメッキ等で順に
着けてある。また、端子２１の、釘の頭に相当する部分
には、融点が２８０℃のＡｕ−Ｓｎはんだ２５を着けて
あり、更に、Ａｕ−Ｓｎはんだ２５には、Ｉｎ膜２７を
着けている。FIG. 2B is a sectional view of the terminal 21.
In the figure, reference numeral 21a denotes a base material of the terminal 21, which is formed by molding a Be-Cu alloy into a nail shape. Base material 21
In a, a Ni film 22b and an Au film 22c are sequentially applied by plating or the like. Further, a portion of the terminal 21 corresponding to the head of the nail is provided with an Au-Sn solder 25 having a melting point of 280 ° C, and further, the Au-Sn solder 25 is provided with an In film 27.
【００２３】同図（Ｃ）は、セラミック基板２４の接合
用パッド２２に、端子２１を接合した状態の断面図を示
す。端子２１のＩｎ膜２７を、接合用パッド２２に接触
させた状態で、セラミック基板２４を２８０℃に加熱す
ると、Ｉｎの融点が１５６℃であるため、Ｉｎ膜２７及
びＡｕ−Ｓｎはんだ２５は、共に溶融する。このため、
ＩｎとＡｕ−Ｓｎ合金が混ざり合った状態となる。FIG. 2C is a sectional view showing a state in which the terminal 21 is joined to the joining pad 22 of the ceramic substrate 24. When the ceramic substrate 24 is heated to 280 ° C. in a state where the In film 27 of the terminal 21 is in contact with the bonding pad 22, since the melting point of In is 156 ° C., the In film 27 and the Au—Sn solder 25 Melts together. For this reason,
In and the Au-Sn alloy are in a mixed state.
【００２４】一般に、Ｉｎは、Ｓｎと比べてＡｕと反応
し易く、Ｉｎを含むＡｕ−Ｓｎはんだが、２８０℃に加
熱された場合、ＩｎとＡｕが化学反応を起こして、Ａｕ
Ｉｎ2 を生成する。従って、接合層２３には、Ａｕ−Ｓ
ｎはんだ２５と、ＡｕＩｎ2２６が混在した状態とな
り、上記したように、接合層２３の融点が高くなる。図
３は、端子２１とセラミック基板２４を接合する際に、
端子２１及びセラミック基板２４に加える温度のプロフ
ァイルの一例を表す図を示す。In general, In reacts more easily with Au than Sn, and when an Au-Sn solder containing In is heated to 280 ° C., a chemical reaction occurs between In and Au, resulting in Au.
Generating a an In 2. Therefore, Au—S
The n solder 25 and the AuIn 2 26 are mixed, and the melting point of the bonding layer 23 is increased as described above. FIG. 3 shows a case where the terminal 21 and the ceramic substrate 24 are joined together.
FIG. 3 is a diagram illustrating an example of a profile of a temperature applied to a terminal 21 and a ceramic substrate 24.
【００２５】同図（Ａ）は、通常の接合に用いるプロフ
ァイルを示し、ピーク温度３３０℃で、３０秒保持した
後降温するプロファイルである。端子２１とセラミック
基板２４は、この温度プロファイルに示すように加熱す
ることにより、接合することができる。同図（Ｂ）は、
接合を確認するために使用した温度プロファイルで、３
３０℃で、３０秒保持した後、４００℃まで昇温してか
ら降温している。本実施例の接合方法では、３３０℃で
３０秒保持する段階において、ＡｕＩｎ2 が生成する。
本発明者は、同図に示すように、４００℃まで昇温して
も、接合がずれたり外れたりしていないことを確認し
た。FIG. 3A shows a profile used for ordinary bonding, in which the temperature is kept at a peak temperature of 330.degree. C. for 30 seconds and then lowered. The terminal 21 and the ceramic substrate 24 can be joined by heating as shown in this temperature profile. FIG.
The temperature profile used to verify the bond was 3
After holding at 30 ° C. for 30 seconds, the temperature was raised to 400 ° C. and then lowered. In the bonding method of the present embodiment, AuIn 2 is generated at a stage where the temperature is maintained at 330 ° C. for 30 seconds.
The present inventor has confirmed that, even when the temperature is raised to 400 ° C., the bonding does not shift or come off as shown in FIG.
【００２６】このように、本実施例の接合方法では、接
合部の融点が、化学反応により上昇する。このため、セ
ラミック基板２４にＬＳＩ等を実装するためのはんだの
融点を従来より高くすることができる。更に、端子２１
とセラミック基板２４の接合部が熱応力に強くなり、電
子回路モジュールの信頼性が向上する。図４は、本実施
例の端子２１の製造方法を表す図を示す。同図に示すよ
うに、端子２１を連結した状態で搬送する端子群２８
を、各端子２１の頭部だけが溶融はんだ２９、またはメ
ッキ溶液３０に浸るように配置し、端子を所定の速さで
順送りすることにより、容易に本実施例の端子２１を製
造することができる。As described above, in the bonding method according to the present embodiment, the melting point of the bonding portion increases due to the chemical reaction. Therefore, the melting point of the solder for mounting the LSI or the like on the ceramic substrate 24 can be made higher than before. Further, the terminal 21
The joint between the ceramic substrate 24 and the ceramic substrate 24 is resistant to thermal stress, and the reliability of the electronic circuit module is improved. FIG. 4 is a diagram illustrating a method of manufacturing the terminal 21 according to the present embodiment. As shown in the drawing, a terminal group 28 that carries the terminals 21 in a connected state.
Are arranged so that only the head of each terminal 21 is immersed in the molten solder 29 or the plating solution 30 and the terminals are sequentially fed at a predetermined speed, whereby the terminal 21 of this embodiment can be easily manufactured. it can.
【００２７】図５は、本発明に係る端子の接合方法によ
る接合構造の他の実施例の図を示す。同図（Ａ）は、本
実施例に使用するセラミック基板３４の断面図を示して
いる。 セラミック基板３４は、その一方の面に、接合
用パッド３２を備えている。接合用パッド３２は、セラ
ミック基板３４に、Ｃｕ膜３２ａ、Ｎｉ膜３２ｂ、Ａｕ
膜３２ｃを順次成膜した後、Ａｕ膜３２ｃ上に、Ｉｎ膜
３３を形成して構成している。FIG. 5 is a view showing another embodiment of the joining structure by the method of joining terminals according to the present invention. FIG. 7A is a sectional view of a ceramic substrate 34 used in this embodiment. The ceramic substrate 34 has bonding pads 32 on one surface thereof. The bonding pad 32 is formed by forming a Cu film 32a, a Ni film 32b, and an Au
After sequentially forming the films 32c, an In film 33 is formed on the Au film 32c.
【００２８】同図（Ｂ）は、本実施例に使用する端子３
１の断面図を示す。同図に示すように、端子３１は、釘
状の基材３１ａにＮｉ膜３１ｂ、Ａｕ膜３１ｃを着けた
あと、釘の頭の部分に、Ａｕ−Ｓｎはんだ３５を着けて
いる。このため、端子３１のＡｕ−Ｓｎはんだ３５を、
セラミック基板３４のＩｎ膜３３に重ねて所定の温度に
すると、Ａｕ−Ｓｎはんだ３５とＩｎ膜３３が反応し
て、上記の第１実施例の場合と同様の効果が得られる。FIG. 3B shows a terminal 3 used in this embodiment.
1 shows a sectional view. As shown in the figure, the terminal 31 has a nail-shaped base material 31a with a Ni film 31b and an Au film 31c, and then has an Au-Sn solder 35 on the nail head. For this reason, the Au-Sn solder 35 of the terminal 31
When a predetermined temperature is applied to the In film 33 of the ceramic substrate 34, the Au-Sn solder 35 and the In film 33 react with each other, and the same effect as in the first embodiment can be obtained.
【００２９】また、本実施例において、セラミック基板
３４のＩｎ膜３３は、Ｉｎシートを打ち抜いて圧着する
ことにより、容易に形成することができる。このため、
上記の第１実施例の場合に比べて、容易にＩｎ膜を形成
することができる。図６は、本発明に係る端子の接合方
法による接合構造の他の実施例の図を示す。 同図
（Ａ）は、本実施例に使用するセラミック基板４４の断
面図を示す。セラミック基板４４の一方の面には、接合
用パッド４２、及びＡｕ−Ｓｎはんだから成るはんだボ
ール４５を備えている。Further, in this embodiment, the In film 33 of the ceramic substrate 34 can be easily formed by punching out an In sheet and pressing it. For this reason,
The In film can be formed more easily than in the case of the first embodiment. FIG. 6 is a view showing another embodiment of the joining structure according to the terminal joining method according to the present invention. FIG. 5A is a sectional view of a ceramic substrate 44 used in the present embodiment. One surface of the ceramic substrate 44 is provided with bonding pads 42 and solder balls 45 made of Au-Sn solder.
【００３０】接合用パッド４２は、セラミック基板４４
に、Ｃｕ膜４２ａ、Ｎｉ膜４２ｂ、Ａｕ膜４２ｃを順次
成膜した後、Ａｕ膜４２ｃ上に、Ｉｎ膜４３を形成して
構成している。同図（Ｂ）は、本実施例に使用する端子
３１の断面図を示す。同図に示すように、端子４１は、
釘状の基材４１ａにＮｉ膜４１ｂ、Ａｕ膜４１ｃを着け
て構成している。The bonding pad 42 is formed of a ceramic substrate 44
Then, a Cu film 42a, a Ni film 42b, and an Au film 42c are sequentially formed, and then an In film 43 is formed on the Au film 42c. FIG. 3B is a sectional view of a terminal 31 used in this embodiment. As shown in FIG.
It is configured by attaching a Ni film 41b and an Au film 41c to a nail-shaped base material 41a.
【００３１】このため、端子４１の釘の頭に相当する部
分を、はんだボール４５に重ねて所定の温度にすると、
はんだボール４５とＩｎ膜４３が反応して、上記の第１
実施例の場合と同様の効果が得られる。また、本実施例
において、セラミック基板４４のＩｎ膜４３は、上記の
第２の実施例と同様に、容易に形成することができる。
更に、本実施例においては、Ａｕ−Ｓｎはんだをはんだ
ボールで供給するため、はんだ量の制御が容易である。For this reason, when a portion corresponding to the head of the nail of the terminal 41 is superimposed on the solder ball 45 and brought to a predetermined temperature,
The solder ball 45 and the In film 43 react, and the first
The same effects as in the embodiment can be obtained. In the present embodiment, the In film 43 of the ceramic substrate 44 can be easily formed as in the second embodiment.
Further, in this embodiment, since the Au-Sn solder is supplied by the solder ball, the control of the amount of solder is easy.
【００３２】[0032]
【発明の効果】上述の如く、請求項１記載の発明によれ
ば、端子とセラミック基板の接合用パッドの間の接合層
が、電子回路モジュールに使用するはんだの融点程度の
温度下では、十分な接合強度を有する。このため、セラ
ミック基板にＬＳＩ等の部品を実装するためのはんだの
融点を従来より高く設定することができる。従って、部
品実装用のはんだのバリエーションを増やすことがで
き、はんだ付け工程の自由度を上げることができる。As described above, according to the first aspect of the present invention, the bonding layer between the terminal and the bonding pad of the ceramic substrate can be sufficiently formed at a temperature around the melting point of the solder used in the electronic circuit module. It has excellent bonding strength. For this reason, the melting point of the solder for mounting components such as an LSI on the ceramic substrate can be set higher than before. Therefore, it is possible to increase the variations of the solder for component mounting, and to increase the degree of freedom in the soldering process.
【００３３】更に、接合層の融点が上がることにより、
端子部分の熱に対する耐久性も向上し、電子回路モジュ
ールの信頼性も向上する。また、請求項２記載の発明に
よれば、ＩｎとＡｕを含むはんだを予め端子に着けてお
くため、従来と同様な接合工程で実施することができ
る。請求項３記載の発明によれば、Ｉｎを接合用パッド
に着けるため、端子にＩｎを着ける場合に比べて、Ｉｎ
を容易に着けることができる。Further, by increasing the melting point of the bonding layer,
The durability of the terminal portion against heat is also improved, and the reliability of the electronic circuit module is also improved. Further, according to the second aspect of the present invention, since the solder containing In and Au is previously attached to the terminal, it is possible to carry out the same joining process as in the related art. According to the third aspect of the present invention, since In is attached to the bonding pad, In is compared with the case where In is attached to the terminal.
Can be worn easily.
【００３４】請求項４記載の発明によれば、Ａｕを含む
はんだをはんだボールで供給するため、はんだの供給量
を制御し易い。According to the fourth aspect of the present invention, since the solder containing Au is supplied by the solder ball, the supply amount of the solder can be easily controlled.
【図１】本発明に係る端子の接合構造の一実施例の図で
ある。FIG. 1 is a view of an embodiment of a terminal joining structure according to the present invention.
【図２】本発明に係る端子の接合構造の形成の仕方の第
１実施例の図である。FIG. 2 is a diagram of a first embodiment of a method of forming a terminal bonding structure according to the present invention.
【図３】本発明に係る端子の接合構造の形成に用いる温
度プロファイルの一例を表す図である。FIG. 3 is a diagram illustrating an example of a temperature profile used for forming a terminal bonding structure according to the present invention.
【図４】本発明に係る端子の接合構造の一例に用いる端
子の製造方法を表す図である。FIG. 4 is a diagram illustrating a method for manufacturing a terminal used in an example of a terminal bonding structure according to the present invention.
【図５】本発明に係る端子の接合構造の形成の仕方の第
２実施例の図である。FIG. 5 is a view of a second embodiment of a method of forming a terminal bonding structure according to the present invention.
【図６】本発明に係る端子の接合構造の形成の仕方の第
３実施例の図である。FIG. 6 is a view of a third embodiment of a method of forming a terminal bonding structure according to the present invention.
【図７】本発明を適用し得る電子回路モジュールの構成
を表す図である。FIG. 7 is a diagram illustrating a configuration of an electronic circuit module to which the present invention can be applied.
【図８】従来の接合構造の図である。FIG. 8 is a diagram of a conventional joining structure.
２１、３１、４１ 端子 ２２、３２、４２ 接合用パッド ２３ 接合層 ２５、３５ 金−錫はんだ ２６ ＡｕＩｎ2 ２７、３３、４３ インジウム膜 ４５ はんだボール21, 31, 41 Terminal 22, 32, 42 Bonding pad 23 Bonding layer 25, 35 Gold-tin solder 26 AuIn 2 27, 33, 43 Indium film 45 Solder ball
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 23/50 H01L 23/12 ──────────────────────────────────────────────────続 き Continued on the front page (58) Field surveyed (Int.Cl. 7 , DB name) H01L 23/50 H01L 23/12
Claims (4)
パッドに接合する端子の接合方法において、金を含むはんだとインジウム膜とを溶融させて 前記端子
と前記接合用パッドとを接合する接合層を形成すること
を特徴とする端子の接合方法。In a method of joining a terminal to a joining pad provided on a ceramic substrate, a joining layer joining the terminal and the joining pad by melting a solder containing gold and an indium film. method of bonding terminals and forming a.
着けておき、前記インジウム膜は、予め該はんだにつけ
ておくことを特徴とする請求項１記載の端子の接合方
法。2. A solder containing the gold, can you wear in advance the terminal, the indium film is bonded side of claim 1, wherein the terminal, characterized in that advance our dipped in the solder Ku
Law .
着けておき、前記インジウム膜は、予め前記接合用パッ
ドの表面に着けておくことを特徴とする請求項１記載の
端子の接合方法。3. A solder containing the gold, can you wear in advance the terminal, the indium film, the terminal of claim 1, wherein the previously said that the wearing surface of the bonding pad Contact Ku Joining method .
ルと、予め前記接合用パッドの表面に着けておいた前記
インジウム膜とを溶融させて前記接合層を形成すること
を特徴とする請求項１記載の端子の接合方法。 4. A solder ball comprising the gold-containing solder.
Le and bonding method of claim 1, wherein the terminal characterized by and Turkey to form a pre said bonding layer said the indium film is melting, which has been put on the surface of the bonding pad.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4123734A JP3034126B2 (en) | 1992-05-15 | 1992-05-15 | Terminal joining method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4123734A JP3034126B2 (en) | 1992-05-15 | 1992-05-15 | Terminal joining method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05326804A JPH05326804A (en) | 1993-12-10 |
| JP3034126B2 true JP3034126B2 (en) | 2000-04-17 |
Family
ID=14868024
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4123734A Expired - Fee Related JP3034126B2 (en) | 1992-05-15 | 1992-05-15 | Terminal joining method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3034126B2 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7168608B2 (en) * | 2002-12-24 | 2007-01-30 | Avago Technologies General Ip (Singapore) Pte. Ltd. | System and method for hermetic seal formation |
| US7569926B2 (en) * | 2005-08-26 | 2009-08-04 | Innovative Micro Technology | Wafer level hermetic bond using metal alloy with raised feature |
-
1992
- 1992-05-15 JP JP4123734A patent/JP3034126B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05326804A (en) | 1993-12-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5796591A (en) | Direct chip attach circuit card | |
| US6150717A (en) | Direct die contact (DDC) semiconductor package | |
| US5893725A (en) | C4 substrate contact pad which has a layer of NI-B plating | |
| US5634268A (en) | Method for making direct chip attach circuit card | |
| US6259159B1 (en) | Reflowed solder ball with low melting point metal cap | |
| JP3300839B2 (en) | Semiconductor device and method of manufacturing and using same | |
| US6994243B2 (en) | Low temperature solder chip attach structure and process to produce a high temperature interconnection | |
| US5409157A (en) | Composite transversely plastic interconnect for microchip carrier | |
| JP2892505B2 (en) | Mounting electronic components on circuit boards | |
| US6344234B1 (en) | Method for forming reflowed solder ball with low melting point metal cap | |
| US6600224B1 (en) | Thin film attachment to laminate using a dendritic interconnection | |
| JP3038644B2 (en) | Relay board, method for manufacturing the same, board with relay board, structure including board, relay board, and mounting board, method for manufacturing the same, and method for disassembling the structure | |
| US20010048591A1 (en) | Microelectronics component with rigid interposer | |
| JPH06103703B2 (en) | Soldering method | |
| US6387714B1 (en) | Die-to-insert permanent connection and method of forming | |
| US6300678B1 (en) | I/O pin having solder dam for connecting substrates | |
| JP2756184B2 (en) | Surface mounting structure of electronic components | |
| KR20110014598A (en) | Method for producing a printed circuit board and use and printed circuit board | |
| US7205659B2 (en) | Assemblies for temporarily connecting microelectronic elements for testing and methods therefor | |
| JP3034126B2 (en) | Terminal joining method | |
| JP3243684B2 (en) | Device mounting structure | |
| US6404063B2 (en) | Die-to-insert permanent connection and method of forming | |
| JP3813767B2 (en) | Resin wiring board and manufacturing method thereof | |
| JP3544439B2 (en) | Connection pins and board mounting method | |
| JP4012527B2 (en) | Manufacturing method of electronic parts |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000201 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080218 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090218 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090218 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100218 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110218 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |