JP3032692B2 - Three-dimensional mounting module and manufacturing method thereof - Google Patents
Three-dimensional mounting module and manufacturing method thereofInfo
- Publication number
- JP3032692B2 JP3032692B2 JP3571695A JP3571695A JP3032692B2 JP 3032692 B2 JP3032692 B2 JP 3032692B2 JP 3571695 A JP3571695 A JP 3571695A JP 3571695 A JP3571695 A JP 3571695A JP 3032692 B2 JP3032692 B2 JP 3032692B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- wiring
- metal
- photoresist
- pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、複数個の半導体チップ
を一つのパッケージに実装するために用いられる三次元
実装（マルチチップ）モジュール及びその製造方法に関
するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a three-dimensional (multi-chip) module used for mounting a plurality of semiconductor chips in one package and a method of manufacturing the same.
【０００２】[0002]
【従来の技術】従来より、複数個の半導体チップをまと
めてモジュールを形成し、このモジュールを一つのパッ
ケージに実装することがおこなわれているが、その大部
分は半導体チップを隣り同士に並べて配置してパッケー
ジに実装しているために、実装面積が大きくなるという
問題があった。そこで複数個の半導体チップを上下に積
層して一つのパッケージに実装することが試みられてい
る。2. Description of the Related Art Conventionally, a plurality of semiconductor chips have been collectively formed into a module, and this module has been mounted on a single package. In most cases, however, semiconductor chips are arranged side by side. Therefore, there is a problem that the mounting area becomes large because the semiconductor device is mounted on a package. Therefore, attempts have been made to stack a plurality of semiconductor chips vertically and mount them in one package.
【０００３】例えば特開昭６４−２８８５６号公報では
図１０に示すように、第一層半導体チップ３０の上に第
二層半導体チップ３１を積層すると共に第二層半導体チ
ップ３１の上に第三層半導体チップ３２を積層し、各半
導体チップ３０、３１、３２の上面に設けたパッド３４
同士をワイヤ３５でボンディングしてモジュールを形成
し、パッケージのパッド３６と各半導体チップ３０、３
１、３２の上面に設けたパッド３４とをワイヤ３５でボ
ンディングしてモジュールをパッケージに実装すること
がおこなわれている。For example, in Japanese Patent Application Laid-Open No. 64-28856, as shown in FIG. 10, a second semiconductor chip 31 is laminated on a first semiconductor chip 30 and a third semiconductor chip 31 is formed on the second semiconductor chip 31. Layer semiconductor chips 32 are stacked, and pads 34 provided on the upper surface of each of the semiconductor chips 30, 31, 32
The module is formed by bonding each other with a wire 35, and the pad 36 of the package and each semiconductor chip 30, 3
The module is mounted on a package by bonding a pad 34 provided on the upper surface of each of the first and second 32 with a wire 35.
【０００４】また特開平６−５６６５号公報には図１１
に示すように、上面及び側面に開口する切欠部４０に電
極部４１を形成した複数のＩＣチップ４２を重ね合わせ
て実装し、帯状の電極４３を設けた金属棒４４を切欠部
４０に差し込むと共にＩＣチップ４２の電極部４１と金
属棒４４の電極４３とを接触させて上下のＩＣチップ４
２を電気的に導通させるようにしたマルチＩＣチップが
記載されている。Japanese Patent Laid-Open Publication No. Hei 6-5665 discloses FIG.
As shown in FIG. 7, a plurality of IC chips 42 each having an electrode portion 41 formed thereon are mounted on a cutout portion 40 opened on the upper surface and a side surface, and a metal rod 44 provided with a band-shaped electrode 43 is inserted into the cutout portion 40. The electrode portion 41 of the IC chip 42 and the electrode 43 of the metal bar 44 are brought into contact with each other to make the upper and lower IC chips 4
A multi-IC chip in which the two are electrically connected is described.
【０００５】[0005]
【発明が解決しようとする課題】しかし上記特開昭６４
−２８８５６号公報のものでは、パッド３４を半導体チ
ップ３０、３１、３２の上面に露出させるために第一層
半導体チップ３０よりも第二層半導体チップ３１を、ま
た第二層半導体チップ３１よりも第三層半導体チップ３
２をそれぞれ小さく形成しなければならず、半導体チッ
プの積層数に限界があって多数の半導体チップを積層す
ることができないという問題があった。また上記特開平
６−５６６５号公報のものでは、金属棒４４を高い精度
で位置決めして差し込まなければなければならず、マル
チＩＣチップを簡単に製造をおこなうことができないと
いう問題があった。However, Japanese Patent Application Laid-Open No. Sho 64
In the device disclosed in Japanese Patent No. 28856, the second-layer semiconductor chip 31 is provided more than the first-layer semiconductor chip 30 and the second-layer semiconductor chip 31 is provided to expose the pads 34 on the upper surfaces of the semiconductor chips 30, 31, and 32. Third layer semiconductor chip 3
2 must be formed small, and there is a problem that the number of stacked semiconductor chips is limited and a large number of semiconductor chips cannot be stacked. Further, in Japanese Patent Application Laid-Open No. 6-5665, the metal rod 44 must be positioned and inserted with high accuracy, and there is a problem that a multi IC chip cannot be easily manufactured.
【０００６】本発明は上記の点に鑑みてなされたもので
あり、多数の半導体チップを積層することができ、しか
も簡単に製造することができる三次元実装モジュール及
びその製造方法を提供することを目的とするものであ
る。The present invention has been made in view of the above points, and an object of the present invention is to provide a three-dimensional mounting module which can stack a large number of semiconductor chips and can be easily manufactured, and a method of manufacturing the same. It is the purpose.
【０００７】[0007]
【課題を解決するための手段】本発明に係る三次元実装
モジュールは、半導体チップ１の側面に露出させた配線
用パッド２と、この半導体チップ１の上に積層される他
の半導体チップ１の側面に露出させた配線用パッド２と
を金属５の蒸着にて半導体チップ１の各側面に形成され
る配線部３で接続して形成して成ることを特徴とするも
のである。A three-dimensional mounting module according to the present invention includes a wiring pad 2 exposed on a side surface of a semiconductor chip 1 and another semiconductor chip 1 stacked on the semiconductor chip 1. It is characterized by being formed by connecting the wiring pads 2 exposed on the side surfaces with the wiring portions 3 formed on the respective side surfaces of the semiconductor chip 1 by vapor deposition of the metal 5.
【０００８】また本発明に係る三次元実装モジュールの
製造方法は、側面に配線用パッド２を露出させて形成し
た半導体チップ１の上に他の半導体チップ１を積層し、
半導体チップ１の側面にフォトレジスト４を形成すると
共にフォトレジスト４に露光及び現像処理を施して配線
用パッド２部分及びその周辺部分のフォトレジスト４を
除去し、半導体チップ１の側面に金属５を蒸着して各半
導体チップ１の配線用パッド２同士を接続する配線部３
を形成すると共に配線部３以外の金属５とフォトレジス
ト４とを除去することを特徴とするものである。Further, in the method of manufacturing a three-dimensional mounting module according to the present invention, another semiconductor chip 1 is stacked on a semiconductor chip 1 formed by exposing wiring pads 2 on side surfaces,
A photoresist 4 is formed on the side surface of the semiconductor chip 1, and the photoresist 4 is exposed and developed to remove the photoresist 4 on the wiring pad 2 portion and its peripheral portion. Wiring part 3 for connecting wiring pads 2 of each semiconductor chip 1 by vapor deposition
Is formed, and the metal 5 and the photoresist 4 other than the wiring portion 3 are removed.
【０００９】また本発明に係る三次元実装モジュールの
製造方法は、側面に配線用パッド２を露出させて形成し
た半導体チップ１の上に他の半導体チップ１を積層し、
半導体チップ１の側面に金属５を蒸着すると共に金属５
の表面にフォトレジスト４を形成し、フォトレジスト４
に露光及び現像処理を施して配線用パッド２部分及びそ
の周辺部分以外のフォトレジスト４を除去して金属５を
露出させると共に露出した金属５をエッチングにて除去
して各半導体チップ１の配線用パッド２同士を接続する
配線部３を形成することを特徴とするものである。In the method of manufacturing a three-dimensional mounting module according to the present invention, another semiconductor chip 1 is stacked on a semiconductor chip 1 formed by exposing a wiring pad 2 on a side surface,
Metal 5 is deposited on the side surface of the semiconductor chip 1 and
A photoresist 4 is formed on the surface of the
Is exposed to light and developed to remove the photoresist 4 other than the wiring pad 2 and its peripheral portion, thereby exposing the metal 5 and removing the exposed metal 5 by etching to remove the metal 5 for each semiconductor chip 1. A wiring part 3 for connecting the pads 2 is formed.
【００１０】また本発明に係る三次元実装モジュールの
製造方法は、側面に配線用パッド２を露出させて形成し
た半導体チップ１の上に他の半導体チップ１を積層し、
半導体チップ１の側面に金属５を蒸着すると共に配線用
パッド２部分及びその周辺部分以外の金属５を物理的手
段にて除去して各半導体チップ１の配線用パッド２同士
を接続する配線部３を形成することを特徴とするもので
ある。Further, in the method of manufacturing a three-dimensional mounting module according to the present invention, another semiconductor chip 1 is laminated on a semiconductor chip 1 formed by exposing wiring pads 2 on side surfaces,
A wiring section 3 for connecting the wiring pads 2 of each semiconductor chip 1 by depositing a metal 5 on the side surface of the semiconductor chip 1 and removing the metal 5 other than the wiring pad 2 portion and its peripheral portion by physical means. Is formed.
【００１１】[0011]
【作用】半導体チップ１の側面に露出させた配線用パッ
ド２と、この半導体チップ１の上に積層される他の半導
体チップ１の側面に露出させた配線用パッド２とを金属
５の蒸着にて半導体チップ１の各側面に形成される配線
部３で接続して形成したので、半導体チップ１の側面に
設けた配線用パッド２同士を配線部３で接続することで
半導体チップ１の上に他の半導体チップ１を積層しても
配線用パッド２が覆い隠されないようにすることができ
る。The wiring pad 2 exposed on the side surface of the semiconductor chip 1 and the wiring pad 2 exposed on the side surface of another semiconductor chip 1 stacked on the semiconductor chip 1 are deposited on the metal 5 by vapor deposition. The wiring portions 3 formed on the respective side surfaces of the semiconductor chip 1 are connected to each other, so that the wiring pads 3 provided on the side surfaces of the semiconductor chip 1 are connected to each other by the wiring portions 3 so that the wiring pads 3 Even if another semiconductor chip 1 is stacked, the wiring pads 2 can be prevented from being obscured.
【００１２】また半導体チップ１の側面にフォトレジス
ト４を形成すると共にフォトレジスト４に露光及び現像
処理を施して配線用パッド２部分及びその周辺部分のフ
ォトレジスト４を除去し、半導体チップ１の側面に金属
５を蒸着して各半導体チップ１の配線用パッド２同士を
接続する配線部３を形成すると共に配線部３以外の金属
５とフォトレジスト４とを除去したり、或いは半導体チ
ップ１の側面に金属５を蒸着すると共に金属５の表面に
フォトレジスト４を形成し、フォトレジスト４に露光及
び現像処理を施して配線用パッド２部分及びその周辺部
分以外のフォトレジスト４を除去して金属５を露出させ
ると共に露出した金属５をエッチングにて除去して各半
導体チップ１の配線用パッド２同士を接続する配線部３
を形成したり、或いは半導体チップ１の側面に金属５を
蒸着すると共に配線用パッド２部分及びその周辺部分以
外の金属５を物理的手段にて除去して各半導体チップ１
の配線用パッド２同士を接続する配線部３を形成したの
で、金属５の蒸着によって形成される配線部３で配線用
パッド２同士を接続することによって、半導体チップ１
同士を電気的に導通させる際に金属棒等の別部材を用い
ないようにすることができる。A photoresist 4 is formed on the side surface of the semiconductor chip 1 and the photoresist 4 is exposed and developed to remove the photoresist 4 on the wiring pad 2 and its peripheral portion. A metal 5 is deposited on the semiconductor chip 1 to form a wiring portion 3 for connecting the wiring pads 2 of each semiconductor chip 1, and the metal 5 and the photoresist 4 other than the wiring portion 3 are removed, or a side surface of the semiconductor chip 1 is formed. A photoresist 4 is formed on the surface of the metal 5 and the photoresist 4 is exposed to light and developed to remove the photoresist 4 other than the wiring pad 2 and its peripheral portion. And a wiring portion 3 for connecting the wiring pads 2 of each semiconductor chip 1 by removing the exposed metal 5 by etching.
Or metal 5 is vapor-deposited on the side surface of the semiconductor chip 1 and the metal 5 other than the wiring pad 2 portion and its peripheral portion is removed by physical means.
The wiring portion 3 for connecting the wiring pads 2 of the semiconductor chip 1 is formed by connecting the wiring pads 2 with the wiring portion 3 formed by vapor deposition of the metal 5.
It is possible not to use a separate member such as a metal rod when electrically connecting the members.
【００１３】[0013]
【実施例】以下本発明を実施例によって詳述する。図１
には本発明の三次元実装モジュールの一例が示してあ
る。１は半導体集積回路が形成された半導体チップであ
り、複数枚の半導体チップ１が上下に積層されている。
半導体チップ１の上面には全面に亘ってＳｉＯ2 やＳＮ
x 等の保護膜１４を成長させて形成してある。２はアル
ミニウム（Ａｌ）等で形成され半導体集積回路と導通す
る配線用パッドであって、保護膜１４に上面と側面に開
口する切欠部１６を設けて外部に露出させてある。３は
金属５の蒸着によって形成される配線部であって、この
配線部３によって異なる半導体チップ１の配線用パッド
２同士を電気的に接続してある。１５はＡｌ等で形成さ
れ半導体集積回路と導通するワイヤボンディング用パッ
ドであって、最上の半導体チップ１の保護膜１４に上面
が開口する開口部１７を設けて露出させてある。このよ
うに形成される三次元実装モジュールはワイヤボンディ
ング用パッド１５とパッケージの端子のパッドとをワイ
ヤボンディングするようにしてパッケージに実装され
る。The present invention will be described below in detail with reference to examples. FIG.
1 shows an example of the three-dimensional mounting module of the present invention. Reference numeral 1 denotes a semiconductor chip on which a semiconductor integrated circuit is formed, and a plurality of semiconductor chips 1 are vertically stacked.
On the upper surface of the semiconductor chip 1, SiO 2 or SN
It is formed by growing a protective film 14 such as x . Reference numeral 2 denotes a wiring pad formed of aluminum (Al) or the like and electrically connected to the semiconductor integrated circuit. The protection film 14 is provided with cutouts 16 that are opened on the upper surface and side surfaces, and is exposed to the outside. Reference numeral 3 denotes a wiring portion formed by vapor deposition of a metal 5, and the wiring portion 3 electrically connects wiring pads 2 of different semiconductor chips 1 to each other. Reference numeral 15 denotes a wire bonding pad formed of Al or the like and electrically connected to the semiconductor integrated circuit. The pad 15 is provided with an opening 17 whose upper surface is opened in the protective film 14 of the uppermost semiconductor chip 1 and is exposed. The three-dimensional mounting module formed in this manner is mounted on the package such that the wire bonding pad 15 and the pad of the terminal of the package are wire-bonded.
【００１４】上記三次元実装モジュールにおいて、各半
導体チップ１間の絶縁は保護膜１４によっておこない、
また配線部３同士の絶縁は、半導体チップ１の基板２０
の導電型、電位と配線部３の電位とがショットキ接合の
逆バイアスとなるようにすることでおこなうことができ
る。このような三次元実装モジュールでは、上下方向に
半導体チップ１を多数に重ねて形成してあるので、半導
体チップ１を隣りに並べて実装するよりも占有面積を小
さくすることができる。また半導体チップ１の側面に露
出した配線用パッド２を配線部３で接続するようにして
あるので、上側に積層される半導体チップ１の大きさを
小さくする必要がなく、従って原理的には何層にも半導
体チップ１を積層することができる。そして例えば厚さ
５０μｍの半導体チップ１を２０枚用いても、三次元実
装モジュールの厚さは１ｍｍにしかならず、相当の高密
度実装が可能となる。In the above three-dimensional mounting module, insulation between the semiconductor chips 1 is performed by the protective film 14.
Further, the insulation between the wiring portions 3 is performed by the substrate 20 of the semiconductor chip 1.
This can be performed by setting the conductivity type and the potential of the semiconductor device and the potential of the wiring portion 3 to reverse bias of the Schottky junction. In such a three-dimensional mounting module, since a large number of semiconductor chips 1 are vertically stacked, an occupied area can be reduced as compared with mounting the semiconductor chips 1 side by side. Further, since the wiring pads 2 exposed on the side surfaces of the semiconductor chip 1 are connected by the wiring portions 3, there is no need to reduce the size of the semiconductor chip 1 stacked on the upper side. The semiconductor chip 1 can be stacked also on the layers. Even if, for example, 20 semiconductor chips 1 each having a thickness of 50 μm are used, the thickness of the three-dimensional mounting module is only 1 mm, and a considerable high-density mounting is possible.
【００１５】また半導体チップ１は５０μｍ以下の厚さ
にも形成することもでき、しかも半導体チップ１として
図９に示すようなＳＯＩ（silcon on insulator ）基板
等が普及しだすと、ＳＩＯ基板等は基板２０と半導体素
子２１との間にＳｉＯ2 膜２２を介在させて基板２０と
半導体素子２１とを電気的に分離しているために、基板
２０の厚みが半導体素子２１の物性に大きな影響を与え
ないようになっており、従って基板２０の厚みを格段に
薄くすることができて三次元実装モジュールの厚みを非
常に薄くすることができる。The semiconductor chip 1 can also be formed to a thickness of 50 μm or less, and when an SOI (silicon on insulator) substrate or the like as shown in FIG. Since the substrate 20 and the semiconductor element 21 are electrically separated by interposing the SiO 2 film 22 between the semiconductor element 20 and the semiconductor element 21, the thickness of the substrate 20 greatly affects the physical properties of the semiconductor element 21. Therefore, the thickness of the substrate 20 can be significantly reduced, and the thickness of the three-dimensional mounting module can be extremely reduced.
【００１６】次に三次元実装モジュールの製造方法につ
いて詳述する。図２には半導体チップ１の形成工程が示
してある。図２（ａ）に示す１０はシリコン等で作成さ
れるウェハであって、このウェハ１０にはデバイスが形
成してある。次に図２（ｂ）に示すようにウェハ１０の
上の全面にアルミニウム等の金属を蒸着して金属層１２
を形成する。次に図２（ｃ）に示すように金属層１２の
必要箇所のみを残して不要部分を除去してパッド部１３
を形成する。次に図２（ｄ）に示すようにパッド部１３
を覆うようにウェハ１０の上にＳｉＯ2 やＳＮx等の保
護膜１４を成長させて形成する。次に図２（ｅ）に示す
ように後述するワイヤボンディング用パッド１５として
用いられるパッド部１３の上の保護膜１４をエッチング
等で除去して開口部１７を形成する。その後図２（ｅ）
の破線で示すようにウェハ１０を所定の大きさに切断す
ると共に切断端面を研磨して図３（ｃ）に示すように保
護膜１４に側面と上面とに開口する切欠部１６を形成
し、最端部に位置するパッド部１３を配線用パッド２と
して露出させることによって、図３（ａ）（ｂ）に示す
ような基板２０の上に配線用パッド部２とワイヤボンデ
ィング用パッド１５と保護膜１４とを形成した半導体チ
ップ１が作成される。尚、最上に積層される半導体チッ
プ１以外では開口部１７を設ける必要がない。Next, a method of manufacturing a three-dimensional mounting module will be described in detail. FIG. 2 shows a process of forming the semiconductor chip 1. 2A shows a wafer 10 made of silicon or the like, on which devices are formed. Next, as shown in FIG. 2B, a metal such as aluminum is deposited on the entire surface of the wafer 10 to form a metal layer 12.
To form Next, as shown in FIG. 2C, the pad portion 13 is removed by removing unnecessary portions while leaving only necessary portions of the metal layer 12.
To form Next, as shown in FIG.
Is formed by growing a protective film 14 such as SiO 2 or SN x on the wafer 10 so as to cover. Next, as shown in FIG. 2E, an opening 17 is formed by removing a protective film 14 on a pad portion 13 used as a wire bonding pad 15 described later by etching or the like. Then, FIG. 2 (e)
As shown by the broken line, the wafer 10 is cut into a predetermined size, and the cut end face is polished to form cutouts 16 opening on the side and top surfaces of the protective film 14 as shown in FIG. By exposing the pad portion 13 located at the end portion as the wiring pad 2, the wiring pad portion 2, the wire bonding pad 15 and the protection are formed on the substrate 20 as shown in FIGS. The semiconductor chip 1 having the film 14 formed thereon is produced. Note that there is no need to provide the opening 17 except for the semiconductor chip 1 stacked on the top.
【００１７】図４には上記のように作成される半導体チ
ップ１を用いた三次元実装モジュールの製造法方法の一
例が示してある。この実施例では先ず上記半導体チップ
１の裏面を研磨して半導体チップ１の厚みをできるだけ
薄く（約５０μｍ）し、この半導体チップ１を図４
（ａ）に示すように上下に重ね合わせて接着する。この
時電気的に接合される配線用パッド２を同じ方向に向け
る。次にこの積層物の側面を研磨して平坦にすると共に
浸漬やスプレー等の手段で図４（ｂ）に斜線で示すよう
に積層物の全面にフォトレジスト４を形成する。次にこ
の積層物に光を照射して図４（ｃ）に示すように配線用
パッド２の部分及びその周辺部分のフォトレジスト４が
抜けるように露光し、この後現像して配線用パッド２の
部分及びその周辺部分のフォトレジスト４を除去する。
次に図４（ｄ）の矢印で示すように積層物の斜め上方か
らアルミニウム（Ａｌ）等の金属５（点々模様で示す）
を蒸着してフォトレジスト４が除去された配線用パッド
２の部分及びその周辺部分に配線部３を形成し、最後に
残りのフォトレジスト４とその上の金属５とをリフトオ
フ法等で除去することによって、図４（ｅ）に示すよう
な三次元実装モジュールを形成することができる。尚、
図４においてはワイヤボンディング用パッド１５は図示
省略されている。また図４においては半導体チップ１の
一側面のみに配線用パッド２が設けてあるが、他の側面
に配線用パッド２を設けてもよく、上記と同様にして配
線部３が形成される。さらに図４においては半導体チッ
プ１を二枚しか積層していないが、何層重ねてもよい。FIG. 4 shows an example of a method of manufacturing a three-dimensional mounting module using the semiconductor chip 1 prepared as described above. In this embodiment, first, the back surface of the semiconductor chip 1 is polished to make the thickness of the semiconductor chip 1 as thin as possible (about 50 μm).
As shown in (a), they are superimposed on each other and adhered. At this time, the wiring pads 2 to be electrically joined are oriented in the same direction. Next, the side surfaces of the laminate are polished and flattened, and a photoresist 4 is formed on the entire surface of the laminate by means of dipping, spraying, or the like as shown by oblique lines in FIG. 4B. Next, the laminate is irradiated with light to form a wiring layer as shown in FIG.
Exposing as photoresist 4 parts and the peripheral portion thereof of the pad 2 comes off, the photoresist 4 is removed portion and the peripheral portion thereof the wiring pads 2 and developed thereafter.
Next, as shown by an arrow in FIG. 4D, a metal 5 such as aluminum (Al) (shown by a dotted pattern) from diagonally above the laminate
To form a wiring portion 3 on the portion of the wiring pad 2 from which the photoresist 4 has been removed and the peripheral portion thereof. Finally, the remaining photoresist 4 and the metal 5 thereon are removed by a lift-off method or the like. This makes it possible to form a three-dimensional mounting module as shown in FIG. still,
In FIG. 4, the wire bonding pads 15 are not shown. Although the wiring pad 2 only on one side of the semiconductor chip 1 in FIG. 4 is provided, it may be a wiring pad 2 provided on the other side, the wiring portion 3 in the same manner as described above is formed. Further, although only two semiconductor chips 1 are stacked in FIG. 4, any number of layers may be stacked.
【００１８】図５には他の三次元実装モジュールの製造
方法が示してある。先ず上記半導体チップ１の裏面を研
磨して半導体チップ１の厚みをできるだけ薄く（約５０
μｍ）し、この半導体チップ１を図５（ａ）に示すよう
に上下に重ね合わせて接着する。この時電気的に接合さ
れる配線用パッド２を同じ方向に向ける。次に図５
（ｂ）に矢印で示すようにこの積層物の側面を研磨して
平坦にすると共に積層物の斜め上方から積層物の側面に
Ａｌ等の金属５（点々模様で示す）を蒸着する。次に浸
漬やスプレー等の手段で図５（ｃ）に斜線で示すように
積層物の全面にフォトレジスト４を形成する。次にこの
積層物に光を照射して図５（ｄ）に示すように配線用パ
ッド２の部分及びその周辺部分のフォトレジスト４が残
るように露光、現像する。次にフォトレジスト４で覆わ
れない部分の金属５を燐酸や塩酸等の薬液でエッチング
して除去して残った金属５を配線部３として形成し、そ
の後残った金属５の表面のフォトレジスト４を除去する
ことによって、図５（ｅ）に示すような三次元実装モジ
ュールを形成することができる。尚、図５においてはワ
イヤボンディング用パッド１５は図示省略されている。
また図５においては半導体チップ１の一側面のみに配線
用パッド２が設けてあるが、他の側面に配線用パッド２
を設けてもよく、上記と同様にして配線部３が形成され
る。さらに図５においては半導体チップ１を二枚しか積
層していないが、何層重ねてもよい。FIG. 5 shows a method of manufacturing another three-dimensional mounting module. First, the back surface of the semiconductor chip 1 is polished to make the thickness of the semiconductor chip 1 as thin as possible (about 50
μm), and the semiconductor chip 1 is vertically stacked and adhered as shown in FIG. At this time, the wiring pads 2 to be electrically joined are oriented in the same direction. Next, FIG.
(B) As shown by the arrow, the side surface of the laminate is polished and flattened, and a metal 5 (indicated by a dotted pattern) such as Al is deposited on the side surface of the laminate obliquely from above. Next, a photoresist 4 is formed on the entire surface of the laminate by a method such as immersion or spraying as shown by oblique lines in FIG. 5C. Next, the laminate is irradiated with light to form a wiring pattern as shown in FIG.
Exposure and development are performed so that the photoresist 4 in the portion of the pad 2 and the peripheral portion thereof remains. Next, portions of the metal 5 that are not covered with the photoresist 4 are removed by etching with a chemical solution such as phosphoric acid or hydrochloric acid, and the remaining metal 5 is formed as the wiring portion 3. Thereafter, the photoresist 4 on the surface of the remaining metal 5 is formed. Is removed, a three-dimensional mounting module as shown in FIG. 5E can be formed. In FIG. 5, the wire bonding pad 15 is not shown.
The wiring pad 2 only on one side of the semiconductor chip 1 is provided in FIG. 5, but the wiring pads 2 on the other side
May be provided, and the wiring portion 3 is formed in the same manner as described above. Further, although only two semiconductor chips 1 are stacked in FIG. 5, any number of layers may be stacked.
【００１９】図６には他の三次元実装モジュールの製造
方法が示してある。先ず上記半導体チップ１の裏面を研
磨して半導体チップ１の厚みをできるだけ薄く（約５０
μｍ）し、この半導体チップ１を図６（ａ）に示すよう
に上下に重ね合わせて接着する。この時電気的に接合さ
れる配線用パッド２を同じ方向に向ける。次にこの積層
物の側面を研磨して平坦にすると共に図６（ｂ）に矢印
で示すように積層物の斜め上方から積層物の側面にＡｌ
等の金属５（点々模様で示す）を蒸着する。次に配線用
パッド２の部分及びその周辺部分のフォトレジスト４が
残るように、図６（ｃ）に矢印で示すように高出力レー
ザを金属５に照射して不要部分の金属５を蒸発させて除
去したり、或いは図６（ｄ）に示すようにグラインダー
１９等で不要部分の金属５を削り取ることによって残っ
た金属５を配線部３として形成し、図６（ｅ）に示すよ
うな三次元実装モジュールを作成することができる。
尚、図６においてはワイヤボンディング用パッド１５は
図示省略されている。また図６においては半導体チップ
１の一側面のみに配線用パッド２が設けてあるが、他の
側面に配線用パッド２を設けてもよく、上記と同様にし
て配線部３が形成される。さらに図６においては半導体
チップ１を二枚しか積層していないが、何層重ねてもよ
い。FIG. 6 shows a method of manufacturing another three-dimensional mounting module. First, the back surface of the semiconductor chip 1 is polished to make the thickness of the semiconductor chip 1 as thin as possible (about 50
μm), and the semiconductor chip 1 is vertically stacked and bonded as shown in FIG. At this time, the wiring pads 2 to be electrically joined are oriented in the same direction. Next, the side surface of the laminate is polished and flattened, and Al is applied to the side surface of the laminate obliquely from above as shown by the arrow in FIG.
And the like metal 5 (indicated by a dotted pattern) is deposited. Next for wiring
As shown by an arrow in FIG. 6C, the metal 5 is irradiated with a high-power laser to evaporate and remove the unnecessary portion of the metal 5 so that the portion of the pad 2 and the photoresist 4 around the pad 2 remain. Alternatively, as shown in FIG. 6D, the unnecessary metal 5 is scraped off by a grinder 19 or the like to form the remaining metal 5 as the wiring portion 3, and a three-dimensional mounting module as shown in FIG. Can be created.
In FIG. 6, the wire bonding pads 15 are not shown. Although the wiring pad 2 only on one side of the semiconductor chip 1 in FIG. 6 is provided, it may be a wiring pad 2 provided on the other side, the wiring portion 3 in the same manner as described above is formed. Further, although only two semiconductor chips 1 are stacked in FIG. 6, any number of layers may be stacked.
【００２０】図７には本発明の三次元実装モジュールに
用いられる他の半導体チップ１が示してある。この半導
体チップ１は図２（ｅ）に示すようにウェハ１０を所定
の大きさに切断した後、切断端面を研磨して半導体チッ
プ１の側面に配線用パッド２の側面のみを露出させるよ
うにしたものである。つまりこの半導体チップ１には切
欠部１６を設けないようにしたものである。FIG. 7 shows another semiconductor chip 1 used in the three-dimensional mounting module of the present invention. As shown in FIG. 2E, the semiconductor chip 1 is obtained by cutting the wafer 10 into a predetermined size, and then polishing the cut end surface so that only the side surfaces of the wiring pads 2 are exposed on the side surfaces of the semiconductor chip 1. It was done. That is, the notch 16 is not provided in the semiconductor chip 1.
【００２１】この図７に示す半導体チップ１を用いて上
記と同様にすることによって図８に示すような三次元実
装モジュールを形成することができるが、図１のものと
比較して図８の方が配線部３の幅寸法を小さくすること
ができる。By using the semiconductor chip 1 shown in FIG. 7 in the same manner as described above, a three-dimensional mounting module as shown in FIG. 8 can be formed. In this case, the width of the wiring portion 3 can be reduced.
【００２２】[0022]
【発明の効果】上記のように本発明は、半導体チップの
側面に露出させた配線用パッドと、この半導体チップの
上に積層される他の半導体チップの側面に露出させた配
線用パッドとを金属の蒸着にて半導体チップの各側面に
形成される配線部で接続して形成したので、半導体チッ
プの側面に設けた配線用パッド同士を接続することで半
導体チップの上に他の半導体チップを積層しても配線用
パッドが覆い隠されないようにすることができ、多数の
半導体チップを積層することができるものである。As described above, according to the present invention, the wiring pad exposed on the side surface of the semiconductor chip and the wiring pad exposed on the side surface of another semiconductor chip laminated on the semiconductor chip are formed. Since it was formed by connecting the wiring parts formed on each side of the semiconductor chip by vapor deposition of metal, the other semiconductor chips were placed on the semiconductor chip by connecting the wiring pads provided on the side of the semiconductor chip. The wiring pads can be prevented from being obscured even when they are stacked, and a large number of semiconductor chips can be stacked.
【００２３】また半導体チップの側面にフォトレジスト
を形成すると共にフォトレジストに露光及び現像処理を
施して配線用パッド部分及びその周辺部分のフォトレジ
ストを除去し、半導体チップの側面に金属を蒸着して各
半導体チップの配線用パッド同士を接続する配線部を形
成すると共に配線部以外の金属とフォトレジストとを除
去したり、或いは半導体チップの側面に金属を蒸着する
と共に金属の表面にフォトレジストを形成し、フォトレ
ジストに露光及び現像処理を施して配線用パッド部分及
びその周辺部分以外のフォトレジストを除去して金属を
露出させると共に露出した金属をエッチングにて除去し
て各半導体チップの配線用パッド同士を接続する配線部
を形成したり、或いは半導体チップの側面に金属を蒸着
すると共に配線用パッド部分及びその周辺部分以外の金
属を物理的手段にて除去して各半導体チップの配線用パ
ッド同士を接続する配線部を形成することによって、半
導体チップ同士を電気的に導通させる際に金属棒等の別
部材を用いないようにすることができ、従って金属棒の
位置決めをおこなう必要がなくなって、三次元実装モジ
ュールを簡単に製造することができるものである。Further, a photoresist is formed on the side surface of the semiconductor chip, and the photoresist is exposed and developed to remove the photoresist on the wiring pad portion and its peripheral portion, and metal is deposited on the side surface of the semiconductor chip. Forming a wiring portion for connecting the wiring pads of each semiconductor chip and removing the metal and photoresist other than the wiring portion, or forming a metal on the side surface of the semiconductor chip and forming a photoresist on the metal surface Then, the photoresist is exposed and developed to remove the photoresist except for the wiring pad portion and its peripheral portion, thereby exposing the metal, and removing the exposed metal by etching to remove the wiring pad of each semiconductor chip. Form wiring parts to connect each other, or deposit metal on the side of the semiconductor chip and use it for wiring By removing the metal other than the pad portion and its peripheral portion by physical means to form a wiring portion for connecting the wiring pads of each semiconductor chip, the metal is used when the semiconductor chips are electrically connected to each other. It is possible to avoid using a separate member such as a bar, so that there is no need to position the metal bar, and the three-dimensional mounting module can be easily manufactured.
【図１】本発明の三次元実装モジュールの一実施例を示
す斜視図である。FIG. 1 is a perspective view showing one embodiment of a three-dimensional mounting module of the present invention.
【図２】本発明に用いる半導体チップの製造工程を示す
（ａ）乃至（ｅ）は断面図である。FIGS. 2A to 2E are cross-sectional views showing steps of manufacturing a semiconductor chip used in the present invention.
【図３】（ａ）は半導体チップの断面図、（ｂ）は平面
図、（ｃ）は一部の斜視図である。3A is a sectional view of a semiconductor chip, FIG. 3B is a plan view, and FIG. 3C is a partial perspective view.
【図４】本発明の三次元実装モジュールの製造工程の一
実施例を示す（ａ）乃至（ｅ）は斜視図である。FIGS. 4A to 4E are perspective views showing one embodiment of a manufacturing process of the three-dimensional mounting module of the present invention.
【図５】同上の他の実施例の製造工程を示す（ａ）乃至
（ｅ）は斜視図である。FIGS. 5A to 5E are perspective views showing a manufacturing process of another embodiment of the embodiment.
【図６】同上のさらに他の実施例の製造工程を示す
（ａ）乃至（ｅ）は斜視図である。FIGS. 6A to 6E are perspective views showing a manufacturing process of still another embodiment of the present invention.
【図７】（ａ）は本発明に用いる他の半導体チップを示
す断面図、（ｂ）は側面図である。7A is a cross-sectional view showing another semiconductor chip used in the present invention, and FIG. 7B is a side view.
【図８】図７の半導体チップを用いた本発明の他の三次
元実装モジュールを示す斜視図である。FIG. 8 is a perspective view showing another three-dimensional mounting module of the present invention using the semiconductor chip of FIG. 7;
【図９】ＳＯＩ基板を示す断面図である。FIG. 9 is a cross-sectional view illustrating an SOI substrate.
【図１０】従来例を示す平面図である。FIG. 10 is a plan view showing a conventional example.
【図１１】他の従来例を示す斜視図である。FIG. 11 is a perspective view showing another conventional example.
１ 半導体チップ ２ 配線用パッド ３ 配線部 ４ フォトレジスト ５ 金属 DESCRIPTION OF SYMBOLS 1 Semiconductor chip 2 Wiring pad 3 Wiring part 4 Photoresist 5 Metal
Claims (4)
パッドと、この半導体チップの上に積層される他の半導
体チップの側面に露出させた配線用パッドとを金属の蒸
着にて半導体チップの各側面に形成される配線部で接続
して形成して成ることを特徴とする三次元実装モジュー
ル。An interconnection pad exposed on a side surface of a semiconductor chip and an interconnection pad exposed on a side surface of another semiconductor chip laminated on the semiconductor chip are formed by metal evaporation. A three-dimensional mounting module, wherein the three-dimensional mounting module is formed by connecting with wiring portions formed on each side surface.
た半導体チップの上に他の半導体チップを積層し、半導
体チップの側面にフォトレジストを形成すると共にフォ
トレジストに露光及び現像処理を施して配線用パッド部
分及びその周辺部分のフォトレジストを除去し、半導体
チップの側面に金属を蒸着して各半導体チップの配線用
パッド同士を接続する配線部を形成すると共に配線部以
外の金属とフォトレジストとを除去することを特徴とす
る三次元実装モジュールの製造方法。2. A semiconductor chip formed by exposing a wiring pad on a side surface, another semiconductor chip is stacked, a photoresist is formed on the side surface of the semiconductor chip, and the photoresist is subjected to exposure and development processing. The photoresist on the wiring pad portion and its peripheral portion is removed, metal is deposited on the side surface of the semiconductor chip to form a wiring portion for connecting the wiring pads of each semiconductor chip, and the metal and the photoresist other than the wiring portion are removed. And a method for manufacturing a three-dimensional mounting module.
た半導体チップの上に他の半導体チップを積層し、半導
体チップの側面に金属を蒸着すると共に金属の表面にフ
ォトレジストを形成し、フォトレジストに露光及び現像
処理を施して配線用パッド部分及びその周辺部分以外の
フォトレジストを除去して金属を露出させると共に露出
した金属をエッチングにて除去して各半導体チップの配
線用パッド同士を接続する配線部を形成することを特徴
とする三次元実装モジュールの製造方法。3. A semiconductor chip formed by exposing a wiring pad on a side surface, another semiconductor chip is stacked, a metal is deposited on a side surface of the semiconductor chip, and a photoresist is formed on a surface of the metal. Exposing and developing the resist to remove the photoresist except for the wiring pad portion and its surroundings, exposing the metal, and removing the exposed metal by etching to connect the wiring pads of each semiconductor chip A method for manufacturing a three-dimensional mounting module, comprising: forming a wiring portion to be formed.
た半導体チップの上に他の半導体チップを積層し、半導
体チップの側面に金属を蒸着すると共に配線用パッド部
分及びその周辺部分以外の金属を物理的手段にて除去し
て各半導体チップの配線用パッド同士を接続する配線部
を形成することを特徴とする三次元実装モジュールの製
造方法。4. A semiconductor chip formed by exposing a wiring pad on a side surface, another semiconductor chip is stacked, a metal is vapor-deposited on the side surface of the semiconductor chip, and a metal other than the wiring pad portion and its peripheral portion is formed. A wiring portion for connecting the wiring pads of each semiconductor chip to each other by removing the substrate by physical means.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3571695A JP3032692B2 (en) | 1995-02-23 | 1995-02-23 | Three-dimensional mounting module and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3571695A JP3032692B2 (en) | 1995-02-23 | 1995-02-23 | Three-dimensional mounting module and manufacturing method thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08236690A JPH08236690A (en) | 1996-09-13 |
| JP3032692B2 true JP3032692B2 (en) | 2000-04-17 |
Family
ID=12449594
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3571695A Expired - Fee Related JP3032692B2 (en) | 1995-02-23 | 1995-02-23 | Three-dimensional mounting module and manufacturing method thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3032692B2 (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102004008135A1 (en) * | 2004-02-18 | 2005-09-22 | Infineon Technologies Ag | Semiconductor device with a stack of semiconductor chips and method for producing the same |
| KR100871708B1 (en) * | 2007-04-03 | 2008-12-08 | 삼성전자주식회사 | Chip having side pad, method of fabrication the same and package using the chip |
| CN106847712B (en) * | 2016-12-28 | 2019-06-14 | 华进半导体封装先导技术研发中心有限公司 | A kind of fan-out-type wafer level packaging structure and preparation method thereof |
-
1995
- 1995-02-23 JP JP3571695A patent/JP3032692B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08236690A (en) | 1996-09-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6603191B2 (en) | Semiconductor device and method of manufacturing the same | |
| EP0994507B1 (en) | Flip chip metallization for an electronic assembly | |
| KR101433777B1 (en) | A stacked microelectronic package, an assembly including thereof, and method of manufacturing thereof, and a stacked microelectronic assembly | |
| US5019943A (en) | High density chip stack having a zigzag-shaped face which accommodates connections between chips | |
| KR960003768B1 (en) | Stacked chip assembly and the manufacturing process therefor | |
| US6972480B2 (en) | Methods and apparatus for packaging integrated circuit devices | |
| US20170170341A1 (en) | Integrated circuit device | |
| US20050051882A1 (en) | Stacked chip package having upper chip provided with trenches and method of manufacturing the same | |
| JPH0364925A (en) | Integrated circuit packaging structure and formation thereof | |
| KR960012334A (en) | Semiconductor chip cuff erase method and semiconductor chip and electronic module formed therefrom | |
| JP2008532307A5 (en) | ||
| EP0756333B1 (en) | Photodetector element containing circuit element and manufacturing method thereof | |
| US7755155B2 (en) | Packaging structure and method for fabricating the same | |
| KR100910233B1 (en) | Stacked wafer level package | |
| US9391037B2 (en) | Semiconductor device including a protective film | |
| JP2622156B2 (en) | Contact method and structure for integrated circuit pads | |
| JP2002270720A (en) | Semiconductor device and its manufacturing method | |
| JP3402086B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP3032692B2 (en) | Three-dimensional mounting module and manufacturing method thereof | |
| JP2002076167A (en) | Semiconductor chip, stacked semiconductor package and their manufacturing method | |
| JPH0544829B2 (en) | ||
| JP4422380B2 (en) | Manufacturing method of semiconductor device | |
| JPH11204519A (en) | Semiconductor device and its manufacture | |
| KR0151900B1 (en) | Method for forming bump using shadowmask | |
| JP4631223B2 (en) | Semiconductor package and semiconductor device using the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19991019 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000201 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080210 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090210 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090210 Year of fee payment: 9 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090210 Year of fee payment: 9 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100210 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100210 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110210 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120210 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130210 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130210 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140210 Year of fee payment: 14 |
|
| LAPS | Cancellation because of no payment of annual fees |