JP3031108B2 - Three-phase power supply including inverter - Google Patents

Three-phase power supply including inverter

Info

Publication number
JP3031108B2
JP3031108B2 JP5072937A JP7293793A JP3031108B2 JP 3031108 B2 JP3031108 B2 JP 3031108B2 JP 5072937 A JP5072937 A JP 5072937A JP 7293793 A JP7293793 A JP 7293793A JP 3031108 B2 JP3031108 B2 JP 3031108B2
Authority
JP
Japan
Prior art keywords
phase
circuit
voltage
output
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP5072937A
Other languages
Japanese (ja)
Other versions
JPH06261455A (en
Inventor
井山  治
宏 三ケ田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanken Electric Co Ltd
Original Assignee
Sanken Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanken Electric Co Ltd filed Critical Sanken Electric Co Ltd
Priority to JP5072937A priority Critical patent/JP3031108B2/en
Publication of JPH06261455A publication Critical patent/JPH06261455A/en
Application granted granted Critical
Publication of JP3031108B2 publication Critical patent/JP3031108B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Supply And Distribution Of Alternating Current (AREA)
  • Ac-Ac Conversion (AREA)
  • Inverter Devices (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明はインバータ装置を含む3
相電源装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention
The present invention relates to a phase power supply.

【0002】[0002]

【従来の技術】複数台の3相インバータ装置を並列接続
して負荷に電力を供給することは既に行われている。
2. Description of the Related Art A plurality of three-phase inverter devices are connected in parallel to supply power to a load.

【0003】[0003]

【発明が解決しようとする課題】ところで、並列接続し
て負荷に電力を供給する従来の3相インバータ装置は3
相一括制御であるので、不平衡負荷の場合に安定した運
転が不可能であった。即ち、負荷がアンバランスにな
り、出力電圧もアンバランスになった場合に、これを補
正しようとすると、各相電圧(又は各線間電圧)が相互
に干渉して変化し、結局安定的にバランスをとることが
できなかった。
A conventional three-phase inverter device connected in parallel to supply power to a load is a three-phase inverter device.
Because of the phase batch control, stable operation was not possible in the case of an unbalanced load. In other words, if the load becomes unbalanced and the output voltage also becomes unbalanced, if it is attempted to correct this, each phase voltage (or each line voltage) will interfere with each other and change, resulting in a stable balance. Could not be taken.

【0004】そこで、本発明の目的はインバータで3相
電力を供給する場合において負荷が不平衡であっても3
相平衡電圧を供給することができる3相電源装置を提供
することにある。
Accordingly, an object of the present invention is to provide a three-phase power supply using an inverter even if the load is unbalanced.
An object of the present invention is to provide a three-phase power supply capable of supplying a phase-balanced voltage.

【0005】上記目的を達成するための本発明は、共通
の負荷に電力を供給するために互いに並列接続された第
1及び第2の3相インバータ電源装置を備えた3相電源
装置であって、前記第1の3相インバータ電源装置は第
1、第2及び第3の単相インバータ装置の組み合せから
成り、前記第2の3相インバータ電源装置は第4、第5
及び第6の単相インバータ装置の組み合せから成り、
記第1、第2、第3、第4、第5及び第6の単相インバ
−タ装置のそれぞれは、直流を交流に変換するためのD
C-AC変換回路と前記変換回路に接続された出力ト
ランスの1次巻線と、前記1次巻線に電磁結合された2
次巻線と、前記2次巻線と前記負荷との間に接続された
平滑用リアクトルと、前記リアクトルと前記負荷との間
に接続された電流検出器と、前記電流検出器で検出され
た電流と前記リアクトルよりも負荷側の電圧とに基づい
て有効電流Ipを検出する有効電流検出手段と、前記リ
アクトルの出力段の電流と電圧とに基づいて無効電流を
検出する無効電流検出手段と、前記無効電流検出手段の
出力に基づいて前記変換回路の出力電圧を所定値に制御
する電圧制御回路と、前記有効電流検出手段で検出され
た有効電流Ipに第1の定数K1(但し、K1はωL/2V
Kに従う定数であり、ここで、ωは角周波数、Lは前記リ
アクトルのインダクタンス値、Vは前記インバ−タ装置
の出力電圧、Kは定数である。)を乗算して位相差信号
φpを求める第1の演算回路と、前記第1の演算回路か
ら得られた前記位相差信号φpに第2の定数K2(但し、K
2は1よりも小さい値である。)を乗算して演算位相差
信号K2φpを求める第2の演算回路と、前記リアクトルよ
りも負荷側の電圧を矩形波に整形する波形整形回路と、
前記出力電圧と同一の周波数の基準矩形波を発生する基
準矩形波発生回路と、前記波形整形回路から得られた矩
形波と前記基準矩形波発生回路から得られた基準矩形波
との位相を比較して実測位相差信号φ1を出力する位相
比較回路と、前記位相比較回路から得られた前記実測位
相差信号φ1から前記第2の演算回路から得られた前記演
算位相差信号K2φpを減算して補正位相差信号を求める
減算回路と、前記減算回路から得られた補正位相差信号
に基づいて前記補正位相差信号が零になるように前記変
換回路の出力電圧の位相を制御する位相制御回路とから
成り、前記第1の3相インバ−タ電源装置の前記第1、第2
及び第3の単相インバ−タ装置 の出力トランスの2次巻
線はY結線されており、前記第2の3相インバ−タ電源装
置の前記第4、第5及び第6の単相インバ−タ装置の出力
トランスの2次巻線はY結線されており、前記第1、第2
及び第3の単相インバ−タ装置のY結線された2次巻線の
中性点と前記第4、第5及び第6の単相インバ−タ装置の
Y結線された2次巻線の中性点とは相互に接続されてお
り、前記第1、第2、第3、第4、第5及び第6の単相インバ
−タ装置はそれぞれ独立に制御されるように構成されて
いるいることを特徴とする3相電源装置に係わるもので
ある。なお、請求項2に示すように第2の演算回路の出力
をディジタル信号に変換する構成にすることができる。
According to the present invention, there is provided a three-phase power supply comprising first and second three-phase inverter power supplies connected in parallel with each other to supply power to a common load. the first three-phase inverter power supply first, a combination of the second and third single-phase inverter, said second three-phase inverter power source apparatus fourth, fifth
And a combination of single-phase inverter device according to the sixth, before
The first, second, third, fourth, fifth and sixth single-phase inverters
Each of the D-devices for converting DC to AC.
A C-AC conversion circuit, and an output transistor connected to the conversion circuit.
A primary winding of a lance, and a secondary winding electromagnetically coupled to the primary winding.
Secondary winding, connected between the secondary winding and the load
A smoothing reactor, and between the reactor and the load;
Current detector connected to the, and detected by the current detector
Current and the voltage on the load side of the reactor
Effective current detecting means for detecting an effective current Ip by means of
Reactive current based on the current and voltage of the output stage of the actuator
Reactive current detecting means for detecting,
Controlling the output voltage of the conversion circuit to a predetermined value based on the output
Voltage control circuit, and the active current detection means detects
The effective current Ip to a first constant K1 (where K1 is ωL / 2V
Is a constant according to K, where ω is the angular frequency and L is
Actuator inductance value, V is the inverter device
Is an output voltage, and K is a constant. ) Multiplied by the phase difference signal
a first arithmetic circuit for determining φp and the first arithmetic circuit
The obtained phase difference signal φp has a second constant K2 (where K
2 is a value smaller than 1. ) To calculate the phase difference
A second arithmetic circuit for obtaining a signal K2φp;
A waveform shaping circuit for shaping the voltage on the load side into a rectangular wave,
A base for generating a reference rectangular wave having the same frequency as the output voltage
A quasi-rectangular wave generating circuit, and a rectangular wave obtained from the waveform shaping circuit.
Shape wave and reference square wave obtained from the reference square wave generation circuit
Phase to output the measured phase difference signal φ1
A comparison circuit; and the actual positioning obtained from the phase comparison circuit.
The operation obtained from the second arithmetic circuit from the phase difference signal φ1
The corrected phase difference signal is obtained by subtracting the calculated phase difference signal K2φp.
A subtraction circuit, and a corrected phase difference signal obtained from the subtraction circuit.
The correction is performed so that the corrected phase difference signal becomes zero based on
From the phase control circuit that controls the phase of the output voltage of the conversion circuit.
The first and second inverters of the first three-phase inverter power supply.
And secondary winding of the output transformer of the third single-phase inverter device
The lines are Y-connected, and the second three-phase inverter power supply
Output of the fourth, fifth and sixth single-phase inverter devices
The secondary winding of the transformer is Y-connected, and the first and second
And the secondary winding of the Y-connection of the third single-phase inverter device.
Neutral point and the fourth, fifth and sixth single-phase inverter devices
The neutral point of the Y-connected secondary winding is
The first, second, third, fourth, fifth and sixth single-phase inverters.
The present invention relates to a three-phase power supply, wherein the power supply devices are configured to be controlled independently of each other. It is to be noted that the output of the second arithmetic circuit can be converted into a digital signal as described in claim 2.

【0006】[0006]

【発明の作用及び効果】各請求項の発明においては、第
1、第2及び第3の単相インバータ装置の出力トランス
の2次巻線をY結線とし、この中性点を第2の3相電源
装置の中性点に接続し、第1、第2及び第3の単相イン
バータ装置を独立に制御するので、負荷がアンバランス
になっても各相電圧及び各線間電圧をバランスさせるこ
とができ、安定した3相電力の供給が可能になる。
According to the present invention, the secondary windings of the output transformers of the first, second and third single-phase inverters are connected in a Y-connection, and the neutral point is set in the second three-phase inverter. Since the first, second and third single-phase inverters are connected independently to the neutral point of the phase power supply and independently controlled, even if the load becomes unbalanced, each phase voltage and each line voltage are balanced. And stable supply of three-phase power can be achieved.

【0007】[0007]

【実施例】次に、図1〜図9を参照して本発明の実施例
に係わる2台の3相インバータ電源装置を並列接続した
装置を説明する。図1は電源装置を概略的に示すもので
あって第1及び第2の3相インバータ電源装置1、2を
並列接続することによって構成されている。2台の3相
インバータ電源装置1、2を並列接続するために第1、
第2及び第3の相の電源ライン3、4、5の他に中性線
6が設けられている。負荷7a、7b、7cは電源ライ
ン3、4、5の相互間にそれぞれ接続されている。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Next, an apparatus in which two three-phase inverter power supplies according to an embodiment of the present invention are connected in parallel will be described with reference to FIGS. FIG. 1 schematically shows a power supply device, which is configured by connecting first and second three-phase inverter power supply devices 1 and 2 in parallel. To connect two three-phase inverter power supplies 1 and 2 in parallel,
A neutral line 6 is provided in addition to the power lines 3, 4, and 5 of the second and third phases. The loads 7a, 7b, 7c are connected between the power supply lines 3, 4, 5, respectively.

【0008】第1の3相インバータ電源装置1は第1、
第2及び第3の単相インバータ装置8a、8b、8cの
組み合せから成る。各単相インバータ装置8a、8b、
8cは、ブリッジ型DC−AC変換回路(インバータ回
路)9a、9b、9cに接続された出力トランスの1次
巻線10a、10b、10cと2次巻線11a、11
b、11cとを有する。第1、第2及び第3の2次巻線
11a、11b、11cはY結線され、これ等の出力端
子はリアクトル12a、12b、12cとサイリスタ交
流スイッチ13a、13b、13cを介して3相電源ラ
イン3、4、5に接続され、これ等の中性点は中性線6
に接続されている。各相の変換回路9a、9b、9cに
対応してここでは独立に制御回路14a、14b、14
cが設けられているが、制御回路を共通として独立に制
御するようにしてもよい。。図1では接続が省略されて
いるが、制御回路14a、14b、14cは120度の
位相差を有して動作させるために相互に接続され、また
それぞれの変換回路9a、9b、9cに接続されてい
る。各制御回路14a、14b、14cには各相の電流
検出器15a、15b、15cが接続され、且つスイッ
チ13a、13b、13cの入力側及び出力側の電圧検
出ラインが接続されている。なおリアクトル12a、1
2b、12cの出力段にはコンデンサ16a、16b、
16cが接続されている。
[0008] The first three-phase inverter power supply 1 has a first
It consists of a combination of the second and third single-phase inverter devices 8a, 8b, 8c. Each single-phase inverter device 8a, 8b,
8c is a primary winding 10a, 10b, 10c and a secondary winding 11a, 11 of an output transformer connected to a bridge type DC-AC conversion circuit (inverter circuit) 9a, 9b, 9c.
b, 11c. The first, second and third secondary windings 11a, 11b and 11c are Y-connected, and their output terminals are connected to the three-phase power supply via reactors 12a, 12b and 12c and thyristor AC switches 13a, 13b and 13c. Lines 3, 4 and 5 are connected to these neutral points
It is connected to the. Here, control circuits 14a, 14b, 14 are independently provided corresponding to conversion circuits 9a, 9b, 9c of each phase.
Although c is provided, the control circuit may be shared and independently controlled. . Although the connection is omitted in FIG. 1, the control circuits 14a, 14b, and 14c are connected to each other to operate with a phase difference of 120 degrees, and are connected to the respective conversion circuits 9a, 9b, and 9c. ing. The current detectors 15a, 15b, and 15c of each phase are connected to the control circuits 14a, 14b, and 14c, and voltage detection lines on the input and output sides of the switches 13a, 13b, and 13c are connected. The reactors 12a, 1
The output stages of 2b and 12c have capacitors 16a, 16b,
16c is connected.

【0009】第2の3相インバータ電源装置2は第1の
3相インバータ電源装置1と同一構成であるので、多く
の部分を省略し、出力トランスの1次巻線17a、17
b、17cと2次巻線18a、18b、18cのみが示
されている。2次巻線18a、18b、18cはY結線
され、これ等の出力端子は3相電源ライン3、4、5に
接続され、これ等の中性点は中性線6に接続されてい
る。
Since the second three-phase inverter power supply 2 has the same configuration as the first three-phase inverter power supply 1, many parts are omitted, and the primary windings 17a, 17 of the output transformer are omitted.
b, 17c and only the secondary windings 18a, 18b, 18c are shown. The secondary windings 18a, 18b and 18c are Y-connected, and their output terminals are connected to the three-phase power supply lines 3, 4 and 5, and their neutral points are connected to the neutral line 6.

【0010】図1の第1、第2及び第3の単相インバー
タ装置8a、8b、8cは同一構成であるので、図2〜
図9を参照して第1の単相インバータ装置8aを次に詳
しく説明し、第2及び第3の単相インバータ装置8b、
8cの説明は省く。図2においては、図1の制御回路1
4aが詳しく示されている。この制御回路14aで制御
されるインバータ回路即ちDC−AC変換回路9aは、
図3に示すようにスイッチ素子としての第1〜第4のト
ランジスタQ1 、Q2 、Q3 、Q4をブリッジ接続し、
これを直流電源ライン17、18を介して整流器等から
成る直流電源19に接続することによって構成されてい
る。出力ライン20、21間の出力電圧の値を制御する
ために、電源ライン17に直列にチョッパ用スイッチ素
子としてのトランジスタS1 が接続されている。このト
ランジスタS1 はインバータ出力電圧の周波数(例えば
50Hz)よりも十分に高い周波数(例えば20KHz )で
図4(A)に示すようにオン・オフ制御され、デュティ
比の調整でインバータ出力電圧を制御する。なお、トラ
ンジスタQ1 〜Q4 は図4(B)(C)(D)(E)に
示すように制御され、出力ライン20、21間には図4
(F)に示す出力が得られる。
Since the first, second and third single-phase inverter devices 8a, 8b and 8c of FIG. 1 have the same structure, FIGS.
The first single-phase inverter device 8a will now be described in detail with reference to FIG. 9, and the second and third single-phase inverter devices 8b,
The description of 8c is omitted. In FIG. 2, the control circuit 1 of FIG.
4a is shown in detail. The inverter circuit controlled by the control circuit 14a, that is, the DC-AC conversion circuit 9a
As shown in FIG. 3, first to fourth transistors Q1, Q2, Q3 and Q4 as switching elements are bridge-connected,
This is connected to a DC power supply 19 composed of a rectifier and the like via DC power supply lines 17 and 18. In order to control the value of the output voltage between the output lines 20 and 21, a transistor S1 as a chopper switch element is connected in series with the power supply line 17. The transistor S1 is on / off controlled at a frequency (for example, 20 KHz) sufficiently higher than the frequency of the inverter output voltage (for example, 50 Hz) as shown in FIG. 4A, and controls the inverter output voltage by adjusting the duty ratio. . The transistors Q1 to Q4 are controlled as shown in FIGS. 4B, 4C, 4D and 4E.
The output shown in (F) is obtained.

【0011】図2においてリアクトル12aとスイッチ
13aとの間に電流検出器15aと電圧検出器22とが
配設されている。電流検出器15a及び電圧検出器22
にそれぞれ接続されている有効電流検出回路23及び無
効電流検出回路24は周知の方法でインバータの出力電
流の有効電流成分及び無効電流成分を検出するように構
成されている。
In FIG. 2, a current detector 15a and a voltage detector 22 are provided between a reactor 12a and a switch 13a. Current detector 15a and voltage detector 22
The active current detection circuit 23 and the reactive current detection circuit 24 respectively connected to the inverter are configured to detect the active current component and the reactive current component of the output current of the inverter by a known method.

【0012】有効電流検出回路23に接続された位相差
信号形成回路25は、第1の演算回路26と第2の演算
回路27とから成る。第1の演算回路26は有効電流検
出回路23で検出された有効電流を示す信号IP に第1
の定数K1 を乗算して位相差信号φp に変換するもので
ある。第2の演算回路27は位相差信号φp に定数K2
(例えば0.99)を乗算し、位相差に対応する信号K
2 φp を得る回路である。
The phase difference signal forming circuit 25 connected to the active current detecting circuit 23 comprises a first arithmetic circuit 26 and a second arithmetic circuit 27. The first arithmetic circuit 26 applies a first signal to the signal IP indicating the active current detected by the active current detection circuit 23,
Is converted to a phase difference signal φp. The second arithmetic circuit 27 adds a constant K2 to the phase difference signal φp.
(For example, 0.99) to obtain a signal K corresponding to the phase difference.
This is a circuit to obtain 2 φp.

【0013】交流スイッチ13aの出力側のライン3に
接続された電圧検出トランス28はリアクトル12aよ
りも負荷側の電圧即ち負荷端電圧V0 の位相を検出する
ためのものである。このトランス28に接続された波形
整形回路29は正弦波出力電圧を矩形波に整形する。
A voltage detecting transformer 28 connected to the line 3 on the output side of the AC switch 13a is for detecting the voltage on the load side of the reactor 12a, that is, the phase of the load terminal voltage V0. A waveform shaping circuit 29 connected to the transformer 28 shapes the sine wave output voltage into a rectangular wave.

【0014】基準矩形波発生回路30は、発振器31と
分周器32とから成り、要求される出力電圧と同一の周
波数で矩形波を発生する。基準矩形波発生回路30はス
イッチ制御回路33に接続されていると共に、位相比較
回路34に接続されている。
The reference rectangular wave generating circuit 30 includes an oscillator 31 and a frequency divider 32, and generates a rectangular wave at the same frequency as a required output voltage. The reference rectangular wave generation circuit 30 is connected to the switch control circuit 33 and to the phase comparison circuit 34.

【0015】位相比較回路34は、基準矩形波と波形整
形回路29から得られる出力電圧対応矩形波との位相差
φ1 を示す信号を出力する。
The phase comparison circuit 34 outputs a signal indicating the phase difference φ 1 between the reference rectangular wave and the rectangular wave corresponding to the output voltage obtained from the waveform shaping circuit 29.

【0016】減算回路35は位相比較回路34と第2の
演算回路27とに接続され、位相比較回路34から得ら
れる実測の位相差φ1 から演算で求めた位相差φp に対
応するK2 φp を減算し、位相シフト信号φを制御回路
33に与える。制御回路33は、変換回路9aの制御信
号の位相を基準矩形波発生回路30の出力に対してφだ
けシフトする。もし、位相比較回路34から得られる実
測の位相差φ1 を解消するように、位相差φ1 のみに基
づいて変換回路9aの出力電圧の位相を制御すると、急
激な位相変化が生じるおそれがある。これに対して、本
実施例では演算で乗算した位相差φp に1よりも小さい
定数K2 を乗算したK2 φp を求め、実測の位相差φ1
と演算に基づく位相差信号K2 φp との差(φ1 −K2
φp )だけ位相を補正するので、急激な位相変化は発生
しない。
The subtraction circuit 35 is connected to the phase comparison circuit 34 and the second arithmetic circuit 27, and subtracts K2 φp corresponding to the phase difference φp obtained by calculation from the actually measured phase difference φ1 obtained from the phase comparison circuit 34. Then, the phase shift signal φ is supplied to the control circuit 33. The control circuit 33 shifts the phase of the control signal of the conversion circuit 9 a by φ with respect to the output of the reference rectangular wave generation circuit 30. If the phase of the output voltage of the conversion circuit 9a is controlled based on only the phase difference φ1 so as to eliminate the actually measured phase difference φ1 obtained from the phase comparison circuit 34, a sudden phase change may occur. On the other hand, in the present embodiment, the phase difference φ1 obtained by multiplying the phase difference φp multiplied by the calculation by a constant K2 smaller than 1 is obtained, and the actually measured phase difference φ1
And the difference (φ1 −K2
Since the phase is corrected by φp), no abrupt phase change occurs.

【0017】変換回路9aの出力電圧を調整するための
制御信号を形成するために、無効電流検出回路24に第
3の演算回路36が設けられている。無効電流検出回路
24から得られる無効電流IQ は電圧調整値に対応した
値を求める。第3の演算回路36では無効電流IQ に係
数K3 を乗算して調整すべき電圧値を求める。加算回路
37には、演算回路36が接続されていると共に、リア
クトル12aの出力ラインに接続された電圧検出回路3
8も接続されている。従って、加算回路37からは、出
力電圧V0 に調整すべき電圧IQ K3 が加算された値が
出力される。加算回路37から得られる信号は誤差増幅
器39で基準電圧源40の基準電圧と比較され、誤差信
号が制御回路33に送られる。
To form a control signal for adjusting the output voltage of the conversion circuit 9a, a third arithmetic circuit 36 is provided in the reactive current detection circuit 24. The reactive current IQ obtained from the reactive current detection circuit 24 obtains a value corresponding to the voltage adjustment value. The third arithmetic circuit 36 obtains a voltage value to be adjusted by multiplying the reactive current IQ by a coefficient K3. The arithmetic circuit 36 is connected to the addition circuit 37, and the voltage detection circuit 3 connected to the output line of the reactor 12a.
8 is also connected. Therefore, a value obtained by adding the voltage IQ K3 to be adjusted to the output voltage V0 is output from the addition circuit 37. A signal obtained from the adding circuit 37 is compared with a reference voltage of a reference voltage source 40 by an error amplifier 39, and an error signal is sent to the control circuit 33.

【0018】制御回路33は、図5に示す如く、三角波
発生回路41と、電圧比較器42と、位相シフト回路4
3と、スイッチング制御信号形成回路44とを含む。比
較器42の一方の入力端子は三角波発生回路41に接続
され、他方の入力端子はライン39aによって図2の誤
差増幅器39の出力端子に接続されている。三角波発生
回路41は変換回路9aの出力電圧の周波数(50Hz)
よりも十分に高い周波数(例えば20KHz )の三角波を
発生し、ライン39aの誤差信号のレベルは三角波を横
切るように設定される。従って、誤差信号のレベルが変
化すると、比較器42の出力パルスのデュティ比が変化
する。比較器42の出力端子は図3の変換回路9aに内
蔵されているトランジスタS1 のベースに結合されてい
る。トランジスタS1 が比較器42から得られるパルス
幅制御されたパルス列に応答してオン・オフ動作する
と、電源19の直流電圧Eが断続され、図4(A)に原
理的に示すような断続された直流電圧が得られる。図4
(A)には図示の都合上長い周期でパルスが示されてい
るが、実際には極めて短い周期でパルスが得られる。図
3の変換回路を構成するトランジスタQ1 〜Q4 のベー
スは、図5のスイッチング制御信号形成回路44に接続
されている。スイッチング制御信号形成回路44は周知
の方法に従って図4(B)(C)(D)(E)に原理的
に示す各トランジスタQ1 〜Q4 のスイッチング制御信
号を形成する。トランジスタQ1 〜Q4 が図4(B)
(C)(D)(E)に示す如くオン・オフ制御される
と、出力ライン20、21間に図4(F)に示す交流出
力電圧が得られる。この交流出力電圧は図4(A)に示
したパルスに対応しているので、図4(A)のパルスの
デュティ比を変えると、交流出力電圧も変化する。
As shown in FIG. 5, the control circuit 33 includes a triangular wave generation circuit 41, a voltage comparator 42, and a phase shift circuit 4
3 and a switching control signal forming circuit 44. One input terminal of the comparator 42 is connected to the triangular wave generation circuit 41, and the other input terminal is connected to the output terminal of the error amplifier 39 of FIG. The triangular wave generation circuit 41 outputs the frequency (50 Hz) of the output voltage of the conversion circuit 9a.
A triangular wave having a frequency sufficiently higher than the triangular wave (for example, 20 KHz) is generated, and the level of the error signal on the line 39a is set to cross the triangular wave. Therefore, when the level of the error signal changes, the duty ratio of the output pulse of the comparator 42 changes. The output terminal of the comparator 42 is coupled to the base of the transistor S1 contained in the conversion circuit 9a of FIG. When the transistor S1 is turned on / off in response to the pulse width-controlled pulse train obtained from the comparator 42, the DC voltage E of the power supply 19 is turned on and off as shown in principle in FIG. A DC voltage is obtained. FIG.
(A) shows a pulse with a long period for the sake of illustration, but a pulse is actually obtained with a very short period. The bases of the transistors Q1 to Q4 constituting the conversion circuit of FIG. 3 are connected to the switching control signal forming circuit 44 of FIG. The switching control signal forming circuit 44 forms a switching control signal of each of the transistors Q1 to Q4 shown in principle in FIGS. 4B, 4C, 4D, and 4E according to a known method. The transistors Q1 to Q4 are shown in FIG.
When ON / OFF control is performed as shown in (C), (D), and (E), an AC output voltage shown in FIG. Since this AC output voltage corresponds to the pulse shown in FIG. 4A, if the duty ratio of the pulse shown in FIG. 4A is changed, the AC output voltage also changes.

【0019】[0019]

【原理説明】図1の方式で位相及び電圧制御が可能であ
ることを次に述べる。図1の第1及び第2の3相インバ
ータ電源装置1、2の1相分の等価回路は図7で示すこ
とができる。なお、第2のインバータ電源装置2の第1
相のインバータ装置は8a′で示され、変換回路9a′
とリアクトル12a′を有する。今、第1及び第2の変
換回路9a、9a′の出力電圧をV1 、V2 とし、これ
等が同相且つ同一電圧値であれば、横流は流れない。な
お、説明を簡略化するために、無負荷の場合について説
明する。図8に示す如く第1のインバータ出力電圧V1
と第2のインバータ出力電圧V2 とが同相で電圧値(振
幅)のみが異なる場合には、両電圧V1、V2 の差の電
圧V1 −V2 が2つのリアクトル12a、12a′の両
端に印加され、90度遅れの電流Iが流れる。即ち無効
電流Iq のみが流れ、有効電流Ip は流れない。
[Explanation of Principle] The following describes that phase and voltage control can be performed by the method shown in FIG. An equivalent circuit for one phase of the first and second three-phase inverter power supply devices 1 and 2 in FIG. 1 can be shown in FIG. Note that the first inverter power supply 2
The phase inverter device is indicated by 8a 'and the conversion circuit 9a'
And a reactor 12a '. Now, let the output voltages of the first and second conversion circuits 9a and 9a 'be V1 and V2, and if they are in phase and have the same voltage value, no cross current flows. In addition, in order to simplify the description, the case of no load will be described. As shown in FIG. 8, the first inverter output voltage V1
And the second inverter output voltage V2 are in phase and differ only in voltage value (amplitude), a voltage V1 -V2 which is the difference between the two voltages V1 and V2 is applied to both ends of the two reactors 12a and 12a '. A current I with a delay of 90 degrees flows. That is, only the reactive current Iq flows and the effective current Ip does not flow.

【0020】一方、図9に示す如く第1及び第2のイン
バータ出力電圧V1 、V2 が電圧値(振幅)が同一で僅
かな位相差φa を有しているとすれば、V1 とV2 の差
の電圧ΔVに基づく横流Iが流れる。この横流Iは差の
電圧ΔVに対して90度遅れるので、V1 とV2 との中
間の位相を有する。即ち、負荷端電圧V0 と同相にな
る。V1 とV2 の位相差φa を予め小さくすることは可
能であるので、φa が小さいとすれば、横流IがV1 と
V2 とに同相であると見なしてもさほど問題が生じな
い。この結果、横流Iを有効電流Ip と見なすことがで
きる。図9の横流Iの大きさは、位相差φa 即ち差電圧
ΔVに比例して変化する。従って、横流I即ち有効電流
Ip を検出すれば、位相差φa を知ることができる。
On the other hand, as shown in FIG. 9, if the first and second inverter output voltages V1 and V2 have the same voltage value (amplitude) and a slight phase difference φa, the difference between V1 and V2 is obtained. Of the cross current I based on the voltage ΔV. Since this cross current I is delayed by 90 degrees with respect to the difference voltage ΔV, it has a phase intermediate between V1 and V2. That is, it has the same phase as the load terminal voltage V0. Since the phase difference φa between V1 and V2 can be reduced in advance, if φa is small, there is not much problem even if it is assumed that the cross current I is in phase with V1 and V2. As a result, the cross current I can be regarded as the effective current Ip. The magnitude of the cross current I in FIG. 9 changes in proportion to the phase difference φa, that is, the difference voltage ΔV. Therefore, by detecting the cross current I, that is, the effective current Ip, the phase difference φa can be known.

【0021】次に、式によって説明する。第1及び第2
のインバータ出力電圧V1 、V2 が同相で振幅が異なる
場合には、V1 、V2 を次式で示すことができる。 V1 =Va sin ωt ・・・・・(1) V2 =Vb sin ωt ・・・・・(2) 式(1)(2)でVa 、Vb は最大値を示す。2つのリ
アクトル4の両端にはV1 とV2 との差の電圧が印加さ
れ、90度遅れの横流Iが流れる。この横流Iは次式で
示される。 I={(Va −Vb )/2ωL}sin (ωt−π/2) ・・・・(3)
Next, a description will be given using equations. First and second
When the inverter output voltages V1 and V2 are in phase and have different amplitudes, V1 and V2 can be expressed by the following equations. V1 = Va sin ωt (1) V2 = Vb sin ωt (2) In formulas (1) and (2), Va and Vb indicate maximum values. A voltage having a difference between V1 and V2 is applied to both ends of the two reactors 4, and a cross current I with a delay of 90 degrees flows. This cross current I is expressed by the following equation. I = {(Va−Vb) / 2ωL} sin (ωt−π / 2) (3)

【0022】この横流は90度遅れの電流であるので、
無効電流Iq である。横流Iに基づいて1つのリアクト
ル12aに生じる電圧降下はIωLである。図8のベク
トル図において負荷端電圧V0 を得るためには、第1の
インバータ出力電圧V1 をIωLだけ低下させ、第2の
インバータ出力電圧V2 をIωLだけ高くすればよいこ
とが分る。従って、調整すべき電圧値を横流(無効電
流)Iの無効電流成分Iq に基づいて知ることができ
る。
Since this cross current is a current delayed by 90 degrees,
The reactive current Iq. The voltage drop generated in one reactor 12a based on the cross current I is IωL. In the vector diagram of FIG. 8, it can be seen that the load voltage V0 can be obtained by lowering the first inverter output voltage V1 by IωL and increasing the second inverter output voltage V2 by IωL. Therefore, the voltage value to be adjusted can be known based on the reactive current component Iq of the cross current (reactive current) I.

【0023】そこで、図2では、無効電流検出回路24
で無効電流成分Iq を検出し、これを整流及び平滑して
直流の無効電流信号IQ を求め、第3の演算回路36に
おいて定数K3 ={V0 /(IQ max )}×0.01を
IQ に乗算することによって電圧調整分IQ K3 を得て
いる。この電圧調整分IQ K3 は電圧検出回路38で検
出された電圧V01に加算されて誤差増幅器39の入力と
なり、基準電圧Vr (目標電圧)と比較され、誤差信号
が発生する。
Therefore, in FIG. 2, the reactive current detection circuit 24
, And rectifies and smoothes the reactive current component Iq to obtain a DC reactive current signal IQ. In the third arithmetic circuit 36, the constant K3 = {V0 / ( IQmax )}. Times.0.01 is converted to IQ. The voltage adjustment IQ K3 is obtained by the multiplication. This voltage adjustment IQ K3 is added to the voltage V01 detected by the voltage detection circuit 38 and becomes an input to the error amplifier 39, where it is compared with a reference voltage Vr (target voltage) to generate an error signal.

【0024】一方、図9に示す如く、第1及び第2のイ
ンバータ出力電圧V1、V2 が同一振幅値で位相が僅か
に異なる場合には各電圧V1 、V2 を次式で示すことが
できる。 V1 =Vsin (ωt+φa ) ・・・(4) V2 =Vsin ωt ・・・・・・・・(5) この時の横流は次式になる。
On the other hand, as shown in FIG. 9, when the first and second inverter output voltages V1 and V2 have the same amplitude and slightly different phases, the voltages V1 and V2 can be expressed by the following equations. V1 = Vsin (.omega.t + .phi.a) (4) V2 = Vsin .omega.t (5) The cross current at this time is as follows.

【0025】[0025]

【数1】 (Equation 1)

【0026】 sin (α+β)=sin αcos β+cos αsin β の公式により、次の関係が成立する。 sin (ω+φa )−sin ωt =sin ωcos φa +cos ωtsin φa −sin ωt =sin φa cos ωt−(1−cos φa )sin ωt ・・・・・(7) この(7)式を(6)式に代入することによって次式が
得られる。
According to the formula sin (α + β) = sin αcos β + cos αsin β, the following relationship is established. sin (ω + φa) −sin ωt = sin ωcos φa + cos ωtsin φa−sin ωt = sin φa cos ωt− (1−cos φa) sin ωt (7) By substituting, the following equation is obtained.

【0027】[0027]

【数2】 (Equation 2)

【0028】φa が零近傍の時には(8)式の第2項が
極めて小さくなるので、これを無視することが可能にな
り、横流Iは近似的に次式で示すことができる。 I=(V/ωL)sin φa sin ωt ・・・・(9) また、φa が零近傍の時には(9)式のsin φa とφa
とは比例関係にあるので、(9)式を次式に近似させる
ことができる。 I=(V/ωL)Kφa sin ωt ・・・・(10) (8)式の第1項、(9)式及び(10)式はで電圧に
同相の電流即ち有効電流成分Ip である。(10)式の
横流I(有効電流成分Ip )の振幅の最大値(V/ω
L)Kφa には位相差φa が含まれている。従って、図
2の有効電流検出回路23によって有効電流成分Ip を
検出し、この振幅の最大値を有効電流信号IP として出
力し、第1の演算回路26で有効電流成分IP に定数K
1 を乗算すれば、位相差信号φp を得ることができる。
なお、図9において負荷端電圧V0と第1及び第2のイ
ンバータ出力電圧V1 、V2 との位相差φp はφa /2
であるので、第1の演算回路26における定数K1 をω
L/2VKとする。これによって位相差信号φp が次式
で得られる。 φp =K1 ・Ip ・・・・(11)
When φa is near zero, the second term of equation (8) becomes extremely small, so that this can be ignored, and the cross current I can be approximately expressed by the following equation. I = (V / ωL) sin φa sin ωt (9) When φa is near zero, sin φa and φa in equation (9)
Is in a proportional relationship, so that equation (9) can be approximated to the following equation. I = (V / .omega.L) K.phi.asin.omega.t (10) In the first term of the equation (8), the equations (9) and (10) represent a current in phase with the voltage, that is, an effective current component Ip. The maximum value (V / ω) of the amplitude of the cross current I (active current component Ip) in equation (10)
L) Kφa includes the phase difference φa. Therefore, the active current component Ip is detected by the active current detection circuit 23 of FIG. 2, and the maximum value of the amplitude is output as the active current signal IP.
By multiplying by 1, the phase difference signal φp can be obtained.
In FIG. 9, the phase difference φp between the load terminal voltage V0 and the first and second inverter output voltages V1 and V2 is φa / 2.
Therefore, the constant K1 in the first arithmetic circuit 26 is
L / 2VK. Thus, the phase difference signal φp is obtained by the following equation. φp = K1 · Ip · · · (11)

【0029】図2の第1の演算回路26からは演算に基
づいて近似的に位相差信号φp が直流信号の形式で得ら
れる。このまま減算回路35に演算による位相差信号φ
p を入力させると、測定による位相差信号φ1 と一致
し、制御不可能になることがある。そこで、第2の演算
回路27において1よりも小さい定数K2 (例えば0.
99)をφp に乗算して減算回路35に加える。
The phase difference signal φp is approximately obtained in the form of a DC signal from the first arithmetic circuit 26 in FIG. 2 based on the arithmetic operation. The subtraction circuit 35 outputs the calculated phase difference signal φ
When p is input, it may coincide with the phase difference signal φ1 obtained by measurement, and control may be impossible. Therefore, a constant K2 (for example, 0.
99) is multiplied by φp and added to the subtraction circuit 35.

【0030】図6は第1のインバータ出力電圧V1 と負
荷端電圧V0 との位相差φ1 を低減させる時の動作を示
す波形図である。図6(A)に示す負荷端電圧V0 は、
波形整形回路19によって図6(B)に示す如く波形整
形され、位相比較回路34に入力する。位相比較回路3
4においては、図6(E)に示す基準矩形波と図6
(B)の検出矩形波との位相差φ1 に対応する直流信号
が得られる。基準矩形波発生回路30の位相は並列運転
開始前に母線(負荷端子)の電圧位相に一致するように
予め決められている。従って大幅な位相差は生じない。
実測による位相差φ1 を示す信号はこのまま制御回路3
3に加えられずに、減算回路35でφ1 −K2 φp に対
応する信号に変換されて加えられる。図6(D)は第1
の演算回路26の出力段の位相差φp を有する矩形波を
示し、図6(C)はK2 φp の位相差を有する矩形波を
示す。減算回路35は補正位相差φ=φ1 −K2 φp を
示す信号を制御回路33の図5に示す位相シフト回路4
3に与える。位相シフト回路43はライン30aで与え
られる基準矩形波発生回路30の図6(E)に示す矩形
波を、ライン35aによって減算回路35から与えられ
る位相φを示す信号によって図6(C)に示すようにシ
フトする。これにより、負荷端電圧V0 と基準矩形波と
の位相差φ1 の一部が補正される。位相差φ1 は一度に
全部補正されずに徐々に補正され、負荷端電圧V0 の位
相は基準矩形波に近づく。
FIG. 6 is a waveform diagram showing an operation when the phase difference φ1 between the first inverter output voltage V1 and the load terminal voltage V0 is reduced. The load terminal voltage V0 shown in FIG.
The waveform is shaped by the waveform shaping circuit 19 as shown in FIG. Phase comparison circuit 3
In FIG. 4, the reference rectangular wave shown in FIG.
A DC signal corresponding to the phase difference φ1 from the detected rectangular wave of (B) is obtained. The phase of the reference rectangular wave generating circuit 30 is determined in advance so as to match the voltage phase of the bus (load terminal) before the parallel operation starts. Therefore, no significant phase difference occurs.
The signal indicating the phase difference φ1 measured by the control
3, the signal is converted by a subtraction circuit 35 into a signal corresponding to .phi.1-K2 .phi.p and added. FIG. 6D shows the first
6C shows a rectangular wave having a phase difference φp of the output stage of the arithmetic circuit 26, and FIG. 6C shows a rectangular wave having a phase difference of K2 φp. The subtraction circuit 35 outputs a signal indicating the correction phase difference φ = φ1−K2 φp to the phase shift circuit 4 shown in FIG.
Give to 3. The phase shift circuit 43 converts the rectangular wave shown in FIG. 6 (E) of the reference rectangular wave generating circuit 30 given by the line 30a into a signal shown in FIG. Shift. Thus, a part of the phase difference φ1 between the load terminal voltage V0 and the reference rectangular wave is corrected. The phase difference φ1 is gradually corrected without being corrected all at once, and the phase of the load terminal voltage V0 approaches the reference rectangular wave.

【0031】なお、第1及び第2のインバータ電源装置
1、2の並列運転開始時に、基準矩形波発生回路30の
出力位相を負荷端電圧V0 に一致するように設定して
も、その後に2つのインバータ装置8a、8a′の変換
回路9a、9a′の出力電圧V1 、V2 の位相がずれる
ことがあり、これが位相シフト回路43によって補正さ
れる。
When the parallel operation of the first and second inverter power supply units 1 and 2 is started, even if the output phase of the reference rectangular wave generation circuit 30 is set to match the load terminal voltage V 0, The phases of the output voltages V1 and V2 of the conversion circuits 9a and 9a 'of the two inverter devices 8a and 8a' may be shifted, and this is corrected by the phase shift circuit 43.

【0032】第1及び第2の出力電圧V1 、V2 の電圧
値(振幅)と位相との両方が異なる場合には、無効電流
成分と有効電流成分とに基づいて電圧制御と位相制御の
両方が行われる。
When both the voltage value (amplitude) and the phase of the first and second output voltages V1 and V2 are different, both the voltage control and the phase control are performed based on the reactive current component and the active current component. Done.

【0033】以上の説明は無負荷の場合であったが、負
荷が有る場合にも横流が零になるような補正動作が生
じ、電圧及び位相が補正される。即ち、負荷に抵抗が接
続されている場合には常に有効電流が流れるために、常
にK2 φp が生じ、常に位相シフト動作が生じる。しか
し、負荷端電圧V0 に対して第1及び第2の出力電圧V
1 、V2 とが同相になるように動作し、結局、第1及び
第2の出力電圧V1 、V2 の位相はほぼ一致するので、
電流はほぼバランスし、横流も小さい値に抑えられる。
Although the above description is for a case where there is no load, a correction operation such that the cross current becomes zero occurs even when there is a load, and the voltage and phase are corrected. That is, when a resistor is connected to the load, an effective current always flows, so that K2 φp always occurs, and a phase shift operation always occurs. However, with respect to the load terminal voltage V0, the first and second output voltages V
1 and V2 operate so that they have the same phase. As a result, the phases of the first and second output voltages V1 and V2 are almost the same.
The current is almost balanced and the cross current is suppressed to a small value.

【0034】図1の第1の3相インバータ電源装置1は
単相インバータ装置8a、8b、8cを組み合せて構成
し、第2の3相インバータ電源装置2も同様に3台の単
相インバータ装置を使用して構成し、中性点を相互に接
続しているので、各相ごとの制御が可能になり、他の相
に影響されることなしに各相電圧又は線間電圧を同一に
することができる。
The first three-phase inverter power supply device 1 shown in FIG. 1 is constructed by combining single-phase inverter devices 8a, 8b, 8c, and the second three-phase inverter power supply device 2 also has three single-phase inverter devices. And the neutral points are connected to each other, so that it is possible to control each phase and to make each phase voltage or line voltage the same without being affected by other phases. be able to.

【0035】[0035]

【別の実施例】図2のインバータ装置8aを図10に示
すように変形することができる。この実施例の主回路は
図1と同一であり、制御回路のみが異なる。従って、図
10において図2と共通する部分には同一の符号を付し
てその説明を省略する。この実施例では演算結果による
位相差K2 φp を示す信号をA/D変換器51でディジ
タル信号に変換し、減算及び分周回路52に入力させて
いる。一方、波形整形回路29の出力はてい倍回路53
を介してカウンタ54に接続されている。
Another Embodiment The inverter device 8a of FIG. 2 can be modified as shown in FIG. The main circuit of this embodiment is the same as that of FIG. 1 except for the control circuit. Therefore, in FIG. 10, portions common to FIG. In this embodiment, a signal indicating the phase difference K2 φp based on the operation result is converted into a digital signal by the A / D converter 51 and input to the subtraction and frequency dividing circuit 52. On the other hand, the output of the waveform shaping circuit 29 is output to a multiplier 53.
Is connected to the counter 54 via the.

【0036】てい倍回路53は図12(A)に示す波形
整形出力を図12(B)に示すようにこれよりも十分に
高い周波数にてい倍する。カウンタ54は、図12
(C)に示す如く波形整形回路29の出力波形に同期し
て計数を開始し、1周期の終了に同期してリセットされ
る。従って、カウンタ54は負荷端電圧V0 の位相情報
をディジタル値で出力していることになる。
The multiplication circuit 53 multiplies the waveform shaping output shown in FIG. 12A to a frequency sufficiently higher than that shown in FIG. 12B. The counter 54 is shown in FIG.
As shown in (C), counting is started in synchronization with the output waveform of the waveform shaping circuit 29, and reset in synchronization with the end of one cycle. Therefore, the counter 54 outputs the phase information of the load terminal voltage V0 as a digital value.

【0037】減算及び分周回路52は、図11に示す如
く複数の分周出力端子を有するディジタル減算器55か
ら成る。減算器55にはカウンタ54の出力ライン54
aとA/D変換器51の出力ライン51aが接続されて
いる。この減算器55は例えばテキサス社のSN542
83であり、図12(A)の波形の1周期に対応するカ
ウント値65536からA/D変換器51から得られる
位相差対応値1820を減算した値63716になった
時に、216の出力端子の電圧レベルが図12(D)に示
す如く反転する。215の出力端子は1/2分周出力であ
るので、図12(E)の波形を出力する。図12(A)
の波形と図12(E)の波形との比較から明らかな如
く、図12(E)の波形は図12(A)の波形を基準に
して位相角φだけ位相シフトした波形に相当する。図1
2(E)の波形は制御信号形成回路56に供給され、例
えば図4(B)(E)の信号(Q1 、Q4 のベース信
号)となる。なお、トランジスタQ2 、Q3 の制御信号
は図12(D)の位相反転信号で形成される。変換回路
8aのトランジスタQ1 〜Q4 が図12(E)の波形に
基づいて制御されると、負荷端電圧V0 の位相が変化
し、図12(A)の矩形波は新しいものに置き換えられ
る。この結果、第1及び第2の変換回路9a、9a′の
出力位相が負荷端電圧V0 の位相に一致するように各イ
ンバータ装置が動作し、電流バランスが得られる。な
お、負荷が抵抗であると、位相差に基づく有効電流成分
(横流)の他に、負荷の有効電流が流れ、常に位相補正
動作が行われている状態となり、周波数が僅かに低下す
るが、負荷が一定の周波数を要求していない回路の場合
には問題がない。
The subtraction and frequency dividing circuit 52 comprises a digital subtractor 55 having a plurality of frequency dividing output terminals as shown in FIG. The output line 54 of the counter 54 is provided to the subtractor 55.
a and the output line 51a of the A / D converter 51 are connected. This subtractor 55 is, for example, SN542 of Texas Company.
Was 83, when it is 12 a value from the count value 65536 by subtracting the phase difference corresponding value 1820 obtained from the A / D converter 51 corresponding to one period of the waveform of (A) 63716, 2 16 output terminals Are inverted as shown in FIG. Since the output terminal of the 2 15 is a 1/2 frequency-divided output, and outputs the waveform of FIG. 12 (E). FIG. 12 (A)
12E and the waveform of FIG. 12E, the waveform of FIG. 12E corresponds to a waveform obtained by shifting the phase of the waveform of FIG. 12A by the phase angle φ. FIG.
The waveform 2 (E) is supplied to the control signal forming circuit 56 and becomes, for example, the signals (base signals of Q1 and Q4) shown in FIGS. The control signals for the transistors Q2 and Q3 are formed by the phase inversion signal shown in FIG. When the transistors Q1 to Q4 of the conversion circuit 8a are controlled based on the waveform of FIG. 12E, the phase of the load terminal voltage V0 changes, and the rectangular wave of FIG. 12A is replaced with a new one. As a result, each inverter operates so that the output phase of the first and second conversion circuits 9a and 9a 'coincides with the phase of the load terminal voltage V0, and a current balance is obtained. If the load is a resistor, in addition to the active current component (cross current) based on the phase difference, the active current of the load flows, and the phase correction operation is always performed, and the frequency slightly decreases. There is no problem in a circuit where the load does not require a constant frequency.

【0038】図10の回路における電圧制御は、誤差増
幅器39の出力段のパルス幅制御回路57によって行わ
れる。このパルス幅制御回路57は、図3に示したスイ
ッチS1 を制御するパルスを形成するために図5に示す
三角波発生回路41と比較器42とから成る。
The voltage control in the circuit of FIG. 10 is performed by the pulse width control circuit 57 at the output stage of the error amplifier 39. This pulse width control circuit 57 includes a triangular wave generation circuit 41 shown in FIG. 5 and a comparator 42 for forming a pulse for controlling the switch S1 shown in FIG.

【0039】図10の矩形波発生回路59は起動のため
に必要なものであり、図12(A)に対応するような基
準矩形波を発生し、起動時にスイッチ60を介しててい
倍回路53に送る。
The rectangular wave generating circuit 59 shown in FIG. 10 is necessary for the start-up, and generates a reference rectangular wave as shown in FIG. Send to

【0040】図10の実施例によれば、減算及び分周回
路52から得られる信号でインバータのスイッチング素
子としてのトランジスタQ1 〜Q4 の制御信号を容易に
形成することができる。
According to the embodiment of FIG. 10, it is possible to easily form the control signals for the transistors Q1 to Q4 as the switching elements of the inverter by the signals obtained from the subtraction and frequency dividing circuit 52.

【0041】[0041]

【変形例】本発明は上述の実施例に限定されるものでな
く、例えば次の変形が可能なものである。 (1) 有効電流、無効電流を検出する代りに、有効電
力、無効電力を検出して位相及び電圧を制御してもよ
い。一般に、負荷端電圧はさほど変化しないので、有効
電力は有効電流にほぼ対応し、無効電力は無効電流にほ
ぼ対応し、第1及び第2の実施例と実質的に同様な制御
が可能になる。 (2) インバータ出力電圧の調整を図3のトランジス
タS1 の断続動作によらずに、電源19の直流電圧Eの
レベルを制御することによって行ってもよい。また、ト
ランジスタQ1 〜Q4 から成るインバータをパルス幅制
御(PWM制御)で動作され、各パルス幅を制御するこ
とによってインバータ出力電圧を調整してもよい。 (3) 3台の単相インバータ装置8a、8b、8cの
変換回路9a、9b、9cを構造的に分離しないで、共
通の直流電源に3相分の変換回路9a、9b、9cを並
べて接続することができる。 (4) 第1、第2の3相インバ−タ電源装置を例にし
て説明したが、3台以上の3相インバ−タ電源装置を並
列接続した電源装置にも適用できる。 (5) 第1、第2の3相インバ−タ電源装置の他に商
用電源を待期させ、これと同期運転させた商用同期並列
運転の方式にも適用できる。 (6) 図1の13a、13b、13cの半導体スイッ
チを電動式配線用遮断機や電磁接触器などの機械的スイ
ッチに替えることができる。
[Modifications] The present invention is not limited to the above-described embodiment, and for example, the following modifications are possible. (1) Instead of detecting the active current and the reactive current, the phase and the voltage may be controlled by detecting the active power and the reactive power. In general, since the load terminal voltage does not change so much, the active power substantially corresponds to the active current, and the reactive power substantially corresponds to the reactive current, so that substantially the same control as in the first and second embodiments can be performed. . (2) The adjustment of the inverter output voltage may be performed by controlling the level of the DC voltage E of the power supply 19 instead of the intermittent operation of the transistor S1 in FIG. Further, the inverter composed of the transistors Q1 to Q4 may be operated by pulse width control (PWM control), and the inverter output voltage may be adjusted by controlling each pulse width. (3) The conversion circuits 9a, 9b, 9c of the three single-phase inverter devices 8a, 8b, 8c are not structurally separated, and the conversion circuits 9a, 9b, 9c for three phases are arranged and connected to a common DC power supply. can do. (4) The first and second three-phase inverter power supplies have been described as examples, but the present invention can also be applied to a power supply in which three or more three-phase inverter power supplies are connected in parallel. (5) In addition to the first and second three-phase inverter power supply devices, the present invention can also be applied to a commercial synchronous parallel operation system in which a commercial power supply is put on standby and synchronously operated. (6) The semiconductor switches 13a, 13b, and 13c in FIG. 1 can be replaced with mechanical switches such as an electric circuit breaker and an electromagnetic contactor.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施例に係わる電源装置を示すブロッ
ク図である。
FIG. 1 is a block diagram showing a power supply device according to an embodiment of the present invention.

【図2】図1の1相分を示す回路図である。FIG. 2 is a circuit diagram showing one phase of FIG. 1;

【図3】変換回路を示す回路図である。FIG. 3 is a circuit diagram showing a conversion circuit.

【図4】図3の各部の状態を原理的に示す図である。FIG. 4 is a diagram showing the state of each part in FIG. 3 in principle.

【図5】図3の制御回路を示すブロック図である。FIG. 5 is a block diagram showing a control circuit of FIG. 3;

【図6】図2における位相制御の原理を示す波形図であ
る。
FIG. 6 is a waveform chart showing the principle of phase control in FIG.

【図7】図2の装置の位相及び電圧制御の原理を説明す
るためのブロック図である。
FIG. 7 is a block diagram for explaining the principle of phase and voltage control of the device of FIG. 2;

【図8】第1及び第2のインバータ出力電圧が同相の場
合のベクトル図である。
FIG. 8 is a vector diagram when the first and second inverter output voltages are in phase.

【図9】第1及び第2のインバータ出力電圧が位相差を
有する状態を示すベクトル図である。
FIG. 9 is a vector diagram showing a state in which the first and second inverter output voltages have a phase difference.

【図10】本発明の別の実施例の電源装置を示すブロッ
ク図である。
FIG. 10 is a block diagram showing a power supply device according to another embodiment of the present invention.

【図11】図10の減算及び分周回路を示す図である。FIG. 11 is a diagram showing a subtraction and frequency division circuit of FIG. 10;

【図12】図10の各部の状態を示す図である。FIG. 12 is a diagram showing a state of each unit in FIG. 10;

【符号の説明】[Explanation of symbols]

1 第1のインバータ電源装置 2 第2のインバータ電源装置 DESCRIPTION OF SYMBOLS 1 1st inverter power supply 2 2nd inverter power supply

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平2−226315(JP,A) 特開 平4−145837(JP,A) 特開 昭56−58744(JP,A) 実開 昭64−52021(JP,U) (58)調査した分野(Int.Cl.7,DB名) H02J 3/00 - 5/00 G05F 1/70 H04M 7/48 - 7/529 ──────────────────────────────────────────────────続 き Continuation of the front page (56) References JP-A-2-226315 (JP, A) JP-A-4-145837 (JP, A) JP-A-56-58744 (JP, A) 52021 (JP, U) (58) Fields investigated (Int. Cl. 7 , DB name) H02J 3/00-5/00 G05F 1/70 H04M 7/48-7/529

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 共通の負荷に電力を供給するために互い
に並列接続された第1及び第2の3相インバータ電源装
置を備えた3相電源装置であって、 前記第1の3相インバータ電源装置は第1、第2及び第
3の単相インバータ装置の組み合せから成り、 前記第2の3相インバータ電源装置は第4、第5及び第
の単相インバータ装置の組み合せから成り、前記第1、第2、第3、第4、第5及び第6の単相イン
バ−タ装置のそれぞれは、 直流を交流に変換するためのDC-AC変換回路と前記変換回路に接続された出力トランスの1次巻線と、 前記1次巻線に電磁結合された2次巻線と、 前記2次巻線と前記負荷との間に接続された平滑用リア
クトルと、 前記リアクトルと前記負荷との間に接続された電流検出
器と、 前記電流検出器で検出された電流と前記リアクトルより
も負荷側の電圧とに基づいて有効電流Ipを検出する有
効電流検出手段と、 前記リアクトルの出力段の電流と電圧とに基づいて無効
電流を検出する無効電流検出手段と、 前記無効電流検出手段の出力に基づいて前記変換回路の
出力電圧を所定値に制御する電圧制御回路と、 前記有効電流検出手段で検出された有効電流Ipに第1
の定数K1(但し、K1はωL/2VKに従う定数であり、
ここで、ωは角周波数、Lは前記リアクトルのインダク
タンス値、Vは前記インバ−タ装置の出力電圧、Kは定数
である。)を乗算して位相差信号φpを求める第1の演
算回路と、 前記第1の演算回路から得られた前記位相差信号φpに
第2の定数K2(但し、K2は1よりも小さい値である。)
を乗算して演算位相差信号K2φpを求める第2の演算回路
と、 前記リアクトルよりも負荷側の電圧を矩形波に整形する
波形整形回路と、 前記出力電圧と同一の周波数の基準矩形波を発生する基
準矩形波発生回路と、 前記波形整形回路から得られた矩形波と前記基準矩形波
発生回路から得られた基準矩形波との位相を比較して実
測位相差信号φ1を出力する位相比較回路と、 前記位相比較回路から得られた前記実測位相差信号φ1
から前記第2の演算回路から得られた前記演算位相差信
号K2φpを減算して補正位相差信号を求める減算回路
と、 前記減算回路から得られた補正位相差信号に基づいて前
記補正位相差信号が零になるように前記変換回路の出力
電圧の位相を制御する位相制御回路とから成り、 前記第1の3相インバ−タ電源装置の前記第1、第2及び第
3の単相インバ−タ装置の出力トランスの2次巻線はY
結線されており、 前記第2の3相インバ−タ電源装置の前記第4、第5及び第
6の単相インバ−タ装置の出力トランスの2次巻線はY結
線されており、 前記第1、第2及び第3の単相インバ−タ装置のY結線さ
れた2次巻線の中性点と前記第4、第5及び第6の単相イン
バ−タ装置のY結線された2次巻線の中性点とは相互に
接続されており、 前記第1、第2、第3、第4、第5及び第6の単相インバ−タ
装置はそれぞれ独立に制御されるように構成されている
いることを特徴とする3相電源装置。
1. A three-phase power supply comprising first and second three-phase inverter power supplies connected in parallel to each other to supply power to a common load, wherein the first three-phase inverter power supply device first, second and combinations consist of the third single-phase inverter, said second three-phase inverter power source apparatus fourth, fifth and
And the first, second, third, fourth, fifth and sixth single-phase inverters.
Each of the converters includes a DC-AC conversion circuit for converting DC to AC, a primary winding of an output transformer connected to the conversion circuit, and a secondary winding electromagnetically coupled to the primary winding. A secondary winding, and a smoothing rear connected between the secondary winding and the load.
And a current detector connected between the reactor and the load.
From the current detected by the current detector and the reactor.
Also detects the effective current Ip based on the voltage on the load side.
Based on active current detection means and current and voltage of the output stage of the reactor.
A reactive current detecting means for detecting a current, and a conversion circuit based on an output of the reactive current detecting means.
A voltage control circuit for controlling an output voltage to a predetermined value, and a first current applied to the active current Ip detected by the active current detection means.
(Where K1 is a constant according to ωL / 2VK,
Here, ω is the angular frequency, and L is the inductor of the reactor.
Value, V is the output voltage of the inverter, and K is a constant
It is. ) To obtain the phase difference signal φp
Arithmetic circuit and the phase difference signal φp obtained from the first arithmetic circuit.
Second constant K2 (where K2 is a value smaller than 1)
The second arithmetic circuit for obtaining the arithmetic phase difference signal K2φp by multiplying
When, shaping the voltage of the load side to a rectangular wave than the reactor
A waveform shaping circuit, and a base for generating a reference rectangular wave having the same frequency as the output voltage.
A quasi-rectangular wave generating circuit, a rectangular wave obtained from the waveform shaping circuit, and the reference rectangular wave
Compare the phase with the reference square wave obtained from the
A phase comparison circuit that outputs a measured phase difference signal φ1, and the measured phase difference signal φ1 obtained from the phase comparison circuit.
The calculated phase difference signal obtained from the second calculation circuit
Subtraction circuit that subtracts signal K2φp to obtain a corrected phase difference signal
If, before based on the corrected phase difference signal obtained from the subtraction circuit
Output of the conversion circuit so that the corrected phase difference signal becomes zero.
And a phase control circuit for controlling the phase of the voltage. The secondary windings of the output transformers of the first, second and third single-phase inverters of the first three-phase inverter power supply are Y
And the fourth, fifth and fifth power supplies of the second three-phase inverter power supply are connected .
The secondary winding of the output transformer of the single-phase inverter device of No. 6 is Y-connected, and the Y-connection of the first, second and third single-phase inverter devices is connected.
Of the secondary winding and the fourth, fifth and sixth single-phase
The first, second, third, fourth, fifth and sixth single-phase inverters are mutually connected to the neutral point of the Y-connected secondary winding of the inverter. A three-phase power supply, wherein the devices are configured to be controlled independently.
【請求項2】 共通の負荷に電力を供給するために互い
に並列接続された第1及び第2の3相インバータ電源装
置を備えた3相電源装置であって、 前記第1の3相インバータ電源装置は第1、第2及び第
3の単相インバータ装置の組み合せから成り、 前記第2の3相インバータ電源装置は第4、第5及び第
6の単相インバータ装置の組み合せから成り、 前記第1、第2、第3、第4、第5及び第6の単相イン
バ−タ装置のそれぞれは、 直流を交流に変換するためのDC-AC変換回路と、 前記変換回路に接続された出力トランスの1次巻線と、 前記1次巻線に電磁結合された2次巻線と、 前記2次巻線と前記負荷との間に接続された平滑用リア
クトルと、 前記リアクトルと前記負荷との間に接続された電流検出
器と、 前記電流検出器で検出された電流と前記リアクトルより
も負荷側の電圧とに基づいて有効電流Ipを検出する有
効電流検出手段と、 前記リアクトルの出力段の電流と電圧とに基づいて無効
電流を検出する無効電流検出手段と、 前記無効電流検出手段の出力に基づいて前記変換回路の
出力電圧を所定値に制御する電圧制御回路と、 前記有効電流検出手段で検出された有効電流Ipに第1
の定数K1(但し、K1はωL/2VKに従う定数であり、
ここで、ωは角周波数、Lは前記リアクトルのインダク
タンス値、Vは前記インバ−タ装置の出力電圧、Kは定数
である。)を乗算して位相差信号φpを求める第1の演
算回路と、 前記第1の演算回路から得られた前記位相差信号φpに
第2の定数K2(但し、K2は1よりも小さい値である。)
を乗算して演算位相差信号K2φpを求める第2の演算回路
と、 前記第2の演算回路から得られたアナログの演算位相差
信号をディジタル演算位相差信号に変換するアナログ・
ディジタル変換器と、 前記リアクトルよりも負荷側の電圧を矩形波に整形する
波形整形回路と、 前記波形整形回路から得られた矩形波に基づいてこの周
波数よりも十分に高い周波数の信号を形成する周波数て
い倍回路と、 前記波形整形回路から得られた矩形波の前縁に同期して
前記周波数てい倍回路から得られた高い周波数の信号の
計数を開始し、前記矩形波の1周期の終了毎にリセット
され、前記矩形波の1周期の時間長に対応する計数出力
をディジタル値で出力するカウンタと、 前記カウンタから得られたディジタル値から前記アナロ
グ・ディジタル変換器から得られたディジタル値を減算
することによって補正ディジタル値を得、この補正ディ
ジタル値に対応する周期を有する補正矩形波を形成する
減算及び分周回路と、 前記減算及び分周回路から得られた補正矩形波に基づい
て前記変換回路の位相制御信号を形成する制御信号形成
回路と、 前記変換回路の起動時にのみ前記インバ−タ装置の出力
電圧の所望周期に等しい周期で起動用矩形波を前記周波
数てい倍回路に供給する起動時矩形波信号供給手段と から成り、 前記第1の3相インバ−タ電源装置の前記第1、第2及び第
3の単相インバ−タ装置の出力トランスの2次巻線はY
結線されており、 前記第2の3相インバ−タ電源装置の前記第4、第5及び第
6の単相インバ−タ装置の出力トランスの2次巻線はY結
線されており、 前記第1、第2及び第3の単相インバ−タ装置のY結線さ
れた2次巻線の中性点と前記第4、第5及び第6の単相イン
バ−タ装置のY結線された2次巻線の中性点 とは相互に
接続されており、 前記第1、第2、第3、第4、第5及び第6の単相インバ−タ
装置はそれぞれ独立に制御されるように構成されている
いることを特徴とする3相電源装置。
2. A system for powering a common load.
First and second three-phase inverter power supply units connected in parallel to each other
A first three-phase inverter power supply , wherein the first three-phase inverter power supply has first, second and
Three single-phase inverter devices, wherein the second three-phase inverter power supply device comprises a fourth, a fifth and a
And the first, second, third, fourth, fifth and sixth single-phase inverters.
Each of the converters includes a DC-AC conversion circuit for converting DC to AC, a primary winding of an output transformer connected to the conversion circuit, and a secondary winding electromagnetically coupled to the primary winding. A secondary winding, and a smoothing rear connected between the secondary winding and the load.
And a current detector connected between the reactor and the load.
From the current detected by the current detector and the reactor.
Also detects the effective current Ip based on the voltage on the load side.
Based on active current detection means and current and voltage of the output stage of the reactor.
A reactive current detecting means for detecting a current, and a conversion circuit based on an output of the reactive current detecting means.
A voltage control circuit for controlling an output voltage to a predetermined value, and a first current applied to the active current Ip detected by the active current detection means.
(Where K1 is a constant according to ωL / 2VK,
Here, ω is the angular frequency, and L is the inductor of the reactor.
Value, V is the output voltage of the inverter, and K is a constant
It is. ) To obtain the phase difference signal φp
Arithmetic circuit and the phase difference signal φp obtained from the first arithmetic circuit.
Second constant K2 (where K2 is a value smaller than 1)
The second arithmetic circuit for obtaining the arithmetic phase difference signal K2φp by multiplying
And the analog arithmetic phase difference obtained from the second arithmetic circuit
An analog converter that converts a signal into a digital operation phase difference signal
A digital converter and a voltage on the load side of the reactor is shaped into a rectangular wave.
The waveform shaping circuit and a rectangular wave obtained from the
The frequency that forms a signal with a frequency sufficiently higher than the wave number
In synchronization with the leading edge of the square wave obtained from the waveform shaping circuit.
Of the high frequency signal obtained from the frequency multiplier
Start counting and reset at the end of one cycle of the rectangular wave
Counting output corresponding to the time length of one cycle of the rectangular wave
A digital value output from the counter, and the analog value obtained from the digital value obtained from the counter.
Subtract digital value obtained from digital-to-digital converter
To obtain the corrected digital value.
Form a corrected square wave with a period corresponding to the digital value
A subtraction and frequency division circuit, and a correction square wave obtained from the subtraction and frequency division circuit.
Control signal forming the phase control signal of the conversion circuit
Circuit and the output of the inverter only when the converter is activated
A starting rectangular wave is generated at a frequency equal to the desired period of the voltage.
It consists of a startup rectangular wave signal supply means for supplying to the number Tei multiplying circuit, the first three-phase inverter - the first motor power supply, second and third
The secondary winding of the output transformer of the single-phase inverter device of No. 3 is Y
And the fourth, fifth and fifth power supplies of the second three-phase inverter power supply are connected .
The secondary winding of the output transformer of the single-phase inverter device 6 is Y-connected.
Are linear, the first, second and third single-phase inverters - Y connection of data device
Of the secondary winding and the fourth, fifth and sixth single-phase
The first, second, third, fourth, fifth and sixth single-phase inverters are mutually connected to the neutral point of the Y-connected secondary winding of the inverter. A three-phase power supply, wherein the devices are configured to be controlled independently.
JP5072937A 1993-03-08 1993-03-08 Three-phase power supply including inverter Expired - Fee Related JP3031108B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5072937A JP3031108B2 (en) 1993-03-08 1993-03-08 Three-phase power supply including inverter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5072937A JP3031108B2 (en) 1993-03-08 1993-03-08 Three-phase power supply including inverter

Publications (2)

Publication Number Publication Date
JPH06261455A JPH06261455A (en) 1994-09-16
JP3031108B2 true JP3031108B2 (en) 2000-04-10

Family

ID=13503787

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5072937A Expired - Fee Related JP3031108B2 (en) 1993-03-08 1993-03-08 Three-phase power supply including inverter

Country Status (1)

Country Link
JP (1) JP3031108B2 (en)

Also Published As

Publication number Publication date
JPH06261455A (en) 1994-09-16

Similar Documents

Publication Publication Date Title
JP2526992B2 (en) AC output converter parallel operation system
US5257180A (en) Controlling system for parallel operation of AC output inverters with restrained cross currents
US5212630A (en) Parallel inverter system
JP4585774B2 (en) Power conversion device and power supply device
JP3221828B2 (en) Power conversion method and power conversion device
US8194428B2 (en) Unified control of single and three-phase power converters
EP1921740A2 (en) Power converter control
JP6957196B2 (en) Power converter
US11196290B2 (en) Uninterruptible power supply apparatus
JP2000116005A (en) Ac power unit
JP3031108B2 (en) Three-phase power supply including inverter
JP2924601B2 (en) Power converter
JP3262160B2 (en) Inverter control method and inverter device
JP7371545B2 (en) Power conversion device and its control method
JP3082849B2 (en) Uninterruptible power system
JP3399288B2 (en) Thyristor converter
JPH0515069A (en) Parallel operation control device of three-phase ac output converter
JP2721884B2 (en) Power supply parallel connection device including inverter
KR100219844B1 (en) Current/voltage controlling device of converter
JP3246584B2 (en) AC / DC converter
JP2507620B2 (en) Multiple inverter control device
JPH0487572A (en) Power unit
JP2754810B2 (en) Control circuit of three-phase inverter device
JP4407145B2 (en) PWM converter control device
JP2002017088A (en) Controller for power conversion device

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees