JP2507620B2 - Multiple inverter control device - Google Patents
Multiple inverter control deviceInfo
- Publication number
- JP2507620B2 JP2507620B2 JP1201265A JP20126589A JP2507620B2 JP 2507620 B2 JP2507620 B2 JP 2507620B2 JP 1201265 A JP1201265 A JP 1201265A JP 20126589 A JP20126589 A JP 20126589A JP 2507620 B2 JP2507620 B2 JP 2507620B2
- Authority
- JP
- Japan
- Prior art keywords
- inverter
- reference value
- voltage reference
- voltage
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【発明の詳細な説明】 ［産業上の利用分野］ この発明は、出力側に絶縁変圧器を介さない第１のイ
ンバータの出力電圧と、出力側に絶縁変圧器を介した第
２のインバータの出力電圧とを加算して負荷に給電する
多重インバータの制御装置に関し、特に低周波領域にお
ける出力電圧のリップルを抑制した多重インバータ制御
装置に関するものである。DETAILED DESCRIPTION OF THE INVENTION [Industrial application] The present invention relates to an output voltage of a first inverter that does not pass through an isolation transformer on the output side and a second inverter that passes through an isolation transformer on the output side. The present invention relates to a multiple inverter control device that adds an output voltage and supplies power to a load, and more particularly to a multiple inverter control device that suppresses ripples in the output voltage in a low frequency region.
［従来の技術］ 一般に、直流電力を交流電力に変換するインバータ装
置は、超電導磁気浮上鉄道用リニアモータ等の交流電動
機や同期電動機の運転制御装置として広く利用されてい
る。[Prior Art] Generally, an inverter device for converting DC power into AC power is widely used as an operation control device for AC electric motors and synchronous motors such as linear motors for superconducting magnetic levitation railways.
交流電動機が誘導電動機であって容量が小さい場合に
は、誘導電動機はインバータ装置に直接接続され、イン
バータが発生するいわゆる６相矩形波電圧源で駆動され
る。しかし、誘導電動機の容量が大きい場合や電圧リッ
プルが問題となる場合には、複数台のインバータ及び多
重化用の絶縁変圧器を用い、互いに位相がずらされたイ
ンバータ出力を絶縁変圧器で加算することにより、低次
高調波が除去された出力電圧より駆動される。When the AC motor is an induction motor and has a small capacity, the induction motor is directly connected to the inverter device and driven by a so-called 6-phase rectangular wave voltage source generated by the inverter. However, when the capacity of the induction motor is large or voltage ripple becomes a problem, multiple inverters and an insulation transformer for multiplexing are used, and the inverter outputs whose phases are shifted from each other are added by the insulation transformer. As a result, it is driven by the output voltage from which the lower harmonics have been removed.
このような多重インバータ装置においては、適当な大
きさ及び位相差の６相矩形波電圧波形が加算され、12
相、18相、24相、…というように相数が増やされた矩形
波電圧波形により、出力電圧波形を正弦波に近づけてい
る。このとき、絶縁変圧器の飽和を防止するために出力
電圧及び周波数を比例関係に保つ必要があるが、多重イ
ンバータ装置の負荷となる電動機の抵抗による電圧降下
分等、周波数に比例しない電圧成分が存在し、低周波数
運転時に絶縁変圧器の飽和が問題となる場合が多い。In such a multiple inverter device, 6-phase rectangular wave voltage waveforms of appropriate size and phase difference are added,
The output voltage waveform is approximated to a sine wave by the rectangular wave voltage waveform in which the number of phases is increased such as phase, 18 phase, 24 phase, .... At this time, it is necessary to maintain the output voltage and frequency in a proportional relationship in order to prevent saturation of the insulation transformer, but voltage components that are not proportional to frequency, such as the voltage drop due to the resistance of the motor that is the load of the multiple inverter device, Existence, and saturation of the isolation transformer is often a problem during low frequency operation.
通常、誘導電動機を駆動する場合は、誘導電動機のす
べり周波数分があるため、インバータの交流側の周波数
が零とならず、多重インバータ装置の出力側の絶縁変圧
器に飽和は生じない。しかし、同期電動機を駆動する場
合には、起動時などの低周波数運転時においてインバー
タの交流側の運転周波数が零となるため、直流運転が必
要となって絶縁変圧器が飽和する可能性がある。Normally, when driving an induction motor, the frequency on the AC side of the inverter does not become zero because there is a slip frequency of the induction motor, and saturation does not occur in the insulation transformer on the output side of the multiple inverter device. However, when driving a synchronous motor, the operating frequency on the AC side of the inverter becomes zero during low-frequency operation such as startup, so DC operation may be necessary and the insulation transformer may be saturated. .
従って、従来より、複数台のインバータのうちの１台
には絶縁変圧器を設けず、他のインバータに絶縁変圧器
を設けた構成をとっている。即ち、絶縁変圧器が設けら
れたインバータの出力を各絶縁変圧器の２次巻線から取
り出し、絶縁変圧器が設けられていないインバータの交
流出力端子を各２次巻線に直列接続し、１台のみを絶縁
変圧器なしで他重化している。これにより、絶縁変圧器
なしのインバータに、出力周波数に比例しない電圧を分
担させている。Therefore, conventionally, one of the plurality of inverters is not provided with an insulating transformer, and the other inverter is provided with an insulating transformer. That is, the output of the inverter provided with the insulating transformer is taken out from the secondary winding of each insulating transformer, and the AC output terminal of the inverter not provided with the insulating transformer is connected in series to each secondary winding. Only the stand is duplicated without an insulation transformer. As a result, the inverter without the insulation transformer is made to share a voltage that is not proportional to the output frequency.
第14図は従来の多重インバータ制御装置を示すブロッ
クである。FIG. 14 is a block diagram showing a conventional multiple inverter control device.
図において、PWM（パルス幅変調）方式で交流電力を
直流電力に変換する逆変換器即ちインバータ（11）〜
（13）は、それぞれ同構成の４アームフルブリッジイン
バータからなり、直流電源Ｅの正端子Ｐおよび負端子Ｎ
間にブリッジ接続されたスイッチング素子（トランジス
タ等）T1〜T4を備えている。このうち、１段目（第１）
のインバータ（11）の出力端子Ａ及びＢには絶縁変圧器
が接続されず、２段目以降（第２）のインバータ（12）
及び（13）の出力端子にはそれぞれ絶縁変圧器（22）及
び（23）が接続されている。第１のインバータ（11）の
出力端子Ａ及びＢは、各絶縁変圧器（22）及び（23）の
２次巻線に直列接続されており、各絶縁変圧器（22）及
び（23）の出力（第２のインバータ（12）及び（13）の
出力に相当する）と第１のインバータ（11）の出力との
直列合成電圧が、同期電動機等の負荷（30）に供給され
るようになっている。In the figure, an inverse converter or inverter (11) for converting AC power to DC power by PWM (pulse width modulation) method
(13) is a four-arm full-bridge inverter of the same configuration, and has a positive terminal P and a negative terminal N of the DC power source E.
It is provided with switching elements (transistors etc.) T 1 to T 4 bridge-connected between them. Of these, the first stage (first)
No isolation transformer is connected to the output terminals A and B of the inverter (11) of the second inverter (12) of the second and subsequent stages (second).
Isolation transformers (22) and (23) are connected to the output terminals of (13) and (13), respectively. The output terminals A and B of the first inverter (11) are connected in series to the secondary windings of the insulation transformers (22) and (23), and the output terminals A and B of the insulation transformers (22) and (23) are connected. The series combined voltage of the output (corresponding to the outputs of the second inverters (12) and (13)) and the output of the first inverter (11) is supplied to the load (30) such as the synchronous motor. Has become.
尚、絶縁変圧器（22）及び（23）が接続された第２の
インバータ（12）及び（13）の台数ｎは、図示した２台
に限らず、必要に応じて１台又は任意の複数台に限定で
き、ｎ＋１段の多重インバータ装置（10）が構成される
ようになっている。The number n of the second inverters (12) and (13) to which the insulation transformers (22) and (23) are connected is not limited to the two shown in the figure, and one unit or an arbitrary plurality may be used as necessary. It can be limited to a stand, and an n + 1-stage multiple inverter device (10) is configured.
各インバータ（11）〜（13）を個別に制御するPWM制
御器（31）〜（33）は、電圧基準値発生器（35）及び
（36）からのバイアス信号、即ち電圧基準値V1 *及びV2 *
と、三角波又は鋸波のキャリア信号C1〜C3とに基づい
て、ゲート信号G1〜G3を生成し、各スイッチング素子T1
〜T4をPWM制御するようになっている。The PWM controllers (31) to (33) for individually controlling the respective inverters (11) to (13) are bias signals from the voltage reference value generators (35) and (36), that is, the voltage reference value V 1 *. And V 2 *
And the carrier signals C 1 to C 3 of triangular wave or sawtooth wave, the gate signals G 1 to G 3 are generated, and each switching element T 1
Through T 4 is adapted to PWM control.
次に、第15図〜第17図を参照しながら、第14図に示し
た従来の多重インバータ制御装置の具体的動作について
説明する。Next, the specific operation of the conventional multiple inverter control device shown in FIG. 14 will be described with reference to FIGS.
電圧基準値発生器（35）が第１のインバータ（11）に
対する電圧基準値V1 *を発生すると、PWM制御器（31）
は、電圧基準値V1 *とキャリア信号C1とを比較し、第１
のインバータ（11）内の各スイッチング素子T1〜T4のア
ーム導通制御用のゲート信号G1〜G3を生成する。例え
ば、第１のインバータ（11）の出力電圧V1として正電圧
を得るためには、スイッチング素子T1及びT4に導通用の
ゲート信号G1を供給し、逆に零電圧を得るためには、ス
イッチング素子T1及びT3に導通用のゲート信号G1を供給
する。When the voltage reference value generator (35) generates the voltage reference value V 1 * for the first inverter (11), the PWM controller (31)
Compares the voltage reference value V 1 * with the carrier signal C 1 and
Generates the gate signals G 1 to G 3 for controlling the arm conduction of the switching elements T 1 to T 4 in the inverter (11). For example, in order to obtain a positive voltage as the output voltage V 1 of the first inverter (11), the gate signal G 1 for conduction is supplied to the switching elements T 1 and T 4 , and conversely, to obtain a zero voltage. Supplies the gate signal G 1 for conduction to the switching elements T 1 and T 3 .
これにより、第15図に示すように、電圧基準値V1 *とキ
ャリア信号C1との大小関係に応じて、正及び零に変化す
るパルス状の出力電圧V1が得られる。このとき、出力電
圧V1にはキャリア信号C1の周波数に応じた高調波成分が
含まれるが、その平均値は電圧順値V1 *と等しくなる。Thus, as shown in FIG. 15, in accordance with the magnitude relationship between the voltage reference value V 1 * and the carrier signal C 1, pulsed output voltages V 1 which varies in the positive and zero is obtained. At this time, the output voltage V 1 contains a harmonic component according to the frequency of the carrier signal C 1 , but its average value is equal to the forward voltage value V 1 * .
同様に、電圧基準値発生器（36）が第２のインバータ
（12）及び（13）に対する電圧基準値V2 *を発生する
と、PWM制御器（32）及び（33）は、電圧基準値V2 *とキ
ャリア信号C2及びC3とをそれぞれ比較し、第２のインバ
ータ（12）及び（13）内のスイッチング素子の導通制御
用のゲート信号G2及びG3を生成する。Similarly, when the voltage reference value generator (36) generates the voltage reference value V 2 * for the second inverters (12) and (13), the PWM controllers (32) and (33) cause the voltage reference value V 2 * to rise. 2 * and carrier signals C 2 and C 3 are compared, respectively, and gate signals G 2 and G 3 for controlling conduction of switching elements in the second inverters (12) and (13) are generated.
このとき、第15図の破線のように、第２のインバータ
用のキャリア信号C2及びC3の位相が、第１のインバータ
用のキャリア信号C1に対してずれているので、第２のイ
ンバータ（12）及び（13）の各出力電圧V2及びV3のパル
ス位相も同様にずれることになる。従って、負荷（30）
に印加される負荷電圧VLは、キャリア信号C1〜C3の３倍
の周波数の高調波成分を含むことになり、高調波含有率
が小さくなって電圧リップルが小さくなる。At this time, as indicated by the broken line in FIG. 15, the phases of the carrier signals C 2 and C 3 for the second inverter are deviated from the carrier signal C 1 for the first inverter. Similarly, the pulse phases of the output voltages V 2 and V 3 of the inverters (12) and (13) are also shifted. Therefore, the load (30)
Load voltage V L applied to will contain a harmonic component of 3 times the frequency of the carrier signal C 1 -C 3, the voltage ripple is reduced by the harmonic content is reduced.
又、第16図に示すように、出力電圧V1〜V3の直列合成
からなるインバータ出力電圧Ｖ（＝VL）は、インバータ
出力周波数ｆに関連して変化する。このうち、電圧基準
値V2 *に基づく出力電圧V2及びV3は、負荷（30）と関係
なくV/fが一定となるように制御され、これにより絶縁
変圧器（22）及び（23）の飽和を防止する。一方、負荷
（30）に要求される負荷電圧VLには、抵抗分等のインバ
ータ出力周波数ｆに比例しない成分が含まれているの
で、出力電圧V2及びV3の成分と負荷電圧VLとの偏差分
［VL−（V2＋V3）］が、第１のインバータ（11）の出力
電圧V1により分担すべき電圧となる。Further, as shown in FIG. 16, the output voltages V 1 comprises a serial synthesis of ~V 3 inverter output voltage V (= V L) varies in relation to the inverter output frequency f. Of these, the output voltages V 2 and V 3 based on the voltage reference value V 2 * are controlled so that V / f is constant regardless of the load (30), and as a result, the insulation transformers (22) and (23 ) To prevent saturation. On the other hand, since the load voltage V L required for the load (30) includes a component such as a resistance component that is not proportional to the inverter output frequency f, the components of the output voltages V 2 and V 3 and the load voltage V L are included. The difference [V L − (V 2 + V 3 )] with respect to is the voltage to be shared by the output voltage V 1 of the first inverter (11).
例えば、インバータ出力周波数ｆの最大値fMAX付近
（第16図参照）では、インバータ出力電圧Ｖも最大値V
MAXとなり、電圧基準値V1 *及びV2 *がほぼ等しく設定さ
れる。従って、第15図のように、３台のインバータ（1
1）〜（13）の出力電圧V1〜V3のパルス幅はほぼ等しく
なり、低次の高周波（キャリア周波数成分）は打ち消さ
れる。しかし、インバータ出力周波数ｆが低いf1付近の
領域では、各電圧基準値がV1 *＞V2 *となるので、第１の
インバータ（11）の出力電圧V1が、インバータ出力電圧
Ｖの大部分を分担することになる。この結果、第17図の
ように、第１のインバータ（11）の出力電圧V1のパルス
幅と比べて、第２のインバータ（12）及び（13）の出力
電圧V2及びV3のパルス幅が狭くなる。従って、各出力電
圧V1〜V3の合成からなる負荷電圧VLに、キャリア周波数
成分の電圧高調波が残り、リップルを抑制できなくな
る。For example, near the maximum value f MAX of the inverter output frequency f (see Fig. 16), the inverter output voltage V also has the maximum value V MAX .
MAX , and the voltage reference values V 1 * and V 2 * are set to be substantially equal. Therefore, as shown in FIG. 15, three inverters (1
The pulse widths of the output voltages V 1 to V 3 of 1) to (13) are almost equal, and the low-order high frequency (carrier frequency component) is canceled. However, in the region around f 1 where the inverter output frequency f is low, each voltage reference value becomes V 1 * > V 2 * , so that the output voltage V 1 of the first inverter (11) is The majority will be shared. As a result, as shown in FIG. 17, compared with the pulse width of the output voltage V 1 of the first inverter (11), the pulses of the output voltages V 2 and V 3 of the second inverters (12) and (13) are compared. The width becomes narrow. Therefore, voltage harmonics of the carrier frequency component remain in the load voltage V L that is a combination of the output voltages V 1 to V 3 , and the ripple cannot be suppressed.
第18図は、例えば特開昭55-63597号公報に記載され
た、従来の多重インバータ制御装置の別の例を示すブロ
ック図であり、（11）〜（13）、（22）、（23）及び
（30）は前述と同様のものである。FIG. 18 is a block diagram showing another example of a conventional multiple inverter control device described in, for example, Japanese Patent Laid-Open No. 55-63597, which is (11) to (13), (22), (23). ) And (30) are the same as above.
この場合、多重インバータ装置（10）は４段構成であ
り、４段目のインバータ（14）及び絶縁変圧器（24）を
備えている。又、絶縁変圧器（14）の２次巻線は、他の
絶縁変圧器（12）及び（13）の２次巻線に直列接続さ
れ、第１のインバータ（11）の出力端子Ａ及びＢ間に挿
入されている。In this case, the multiplex inverter device (10) has a four-stage configuration, and includes a fourth-stage inverter (14) and an insulating transformer (24). The secondary winding of the insulation transformer (14) is connected in series to the secondary windings of the other insulation transformers (12) and (13), and the output terminals A and B of the first inverter (11) are connected. It is inserted in between.
各インバータ（11）〜（14）は、それぞれ第19図又は
第20図のように構成されており、第19図において、スイ
ッチング素子T1〜T4はGTO（自己消去形サイリスタ）等
からなり、各スイッチング素子T1〜T4には帰還ダイオー
ドD1〜D4が逆方向に並列接続されている。又、第20図に
おいて、各スイッチング素子T1〜T4には、サイリスタ等
からなる補助スイッチング素子Ta1〜Ta4が順方向に並列
接続され、更に、スイッチング素子対と補助スイッチン
グ素子対の各接続点には、直列接続されたコンデンサ及
びリアクトルからなる転流回路（10a）及び（10b）が挿
入されている。第19図又は第20図に示すインバータ回路
の動作については、一般に良く知られているので、ここ
では特に説明しない。Each of the inverters (11) to (14) is configured as shown in FIG. 19 or FIG. 20, and in FIG. 19, the switching elements T 1 to T 4 are composed of GTO (self-erasing thyristor) or the like. The feedback diodes D 1 to D 4 are connected in parallel in reverse directions to the switching elements T 1 to T 4 , respectively. Further, in FIG. 20, auxiliary switching elements Ta 1 to Ta 4 composed of thyristors or the like are connected in parallel in the forward direction to the respective switching elements T 1 to T 4 , and further, each of the switching element pair and the auxiliary switching element pair is connected. At the connection point, commutation circuits (10a) and (10b) each including a capacitor and a reactor connected in series are inserted. The operation of the inverter circuit shown in FIG. 19 or FIG. 20 is generally well known and will not be described here.
第18図に戻り、負荷（30）は同期電動機であり、永久
磁石からなる回転子（30R）と、UVW相に対応する電機子
巻線（30U）、（30V）及び（30W）とを備えている。
又、同期電動機の１相分の電機子巻線、例えばＵ相の電
機子巻線（30U）には、多重インバータ装置（10）の供
給端子U1及びU2が接続されており、これにより、インバ
ータ出力電圧Ｖ（負荷電圧VL）が印加されて、同期電動
機の各１相分の電機子巻線に電力が供給されるようにな
っている。Returning to FIG. 18, the load (30) is a synchronous motor, and includes a rotor (30R) made of a permanent magnet and armature windings (30U), (30V) and (30W) corresponding to the UVW phase. ing.
Further, the supply terminals U 1 and U 2 of the multiple inverter device (10) are connected to the armature winding for one phase of the synchronous motor, for example, the U-phase armature winding (30U). The inverter output voltage V (load voltage V L ) is applied to supply power to the armature winding for each one phase of the synchronous motor.
多重インバータ装置（10）への電力供給源となる交流
電源（１）の出力端子には、ダイオードにより構成され
た整流器（２）が接続され、整流器（２）の直流出力端
子には、直流リアクトル（３）及びコンデンサ（４）か
らなる平滑回路が接続されている。コンデンサ（４）の
正端子Ｐ及び負端子Ｎは、各インバータ（11）〜（14）
の直流入力端子に接続されている。A rectifier (2) composed of a diode is connected to an output terminal of an AC power source (1) which is a power supply source to the multiple inverter device (10), and a DC reactor of a DC output terminal of the rectifier (2). A smoothing circuit composed of (3) and a capacitor (4) is connected. The positive terminal P and the negative terminal N of the capacitor (4) are connected to the inverters (11) to (14).
It is connected to the DC input terminal of.
インバータ（11）の出力端子Ｂと供給端子U2との間に
はシャント（20）が挿入され、シャント（20）には、負
荷（30）に供給あれる電機子電流ILを検出して制御信号
SLに変換するための電流検出器（51）が接続されてい
る。A shunt (20) is inserted between the output terminal B of the inverter (11) and the supply terminal U 2, and the shunt (20) detects the armature current I L supplied to the load (30). Control signal
A current detector (51) for converting to S L is connected.
一方、負荷（30）には、回転子（30R）と各電機子巻
線（30U）〜（30W）との空間的相互位置関係RLと共に回
転子（30R）の回転数RNを検出するための位置検出器（5
2）が設けられている。位置検出器（52）で検出された
回転子（30R）の空間位置RLは、空間位置RLに対応した
電流基準波Ｗを生成する電流基準波発生器（53）に入力
され、又、位置検出器（52）で検出された回転子（30
R）の回転数RNは、回転数RNを運転周波数信号Ｆに変換
する運転周波数信号発生器（54）に入力されている。On the other hand, the load (30) is used to detect the rotational speed RN of the rotor (30R) together with the spatial mutual positional relationship RL between the rotor (30R) and each armature winding (30U) to (30W). Position detector (5
2) is provided. The spatial position RL of the rotor (30R) detected by the position detector (52) is input to the current reference wave generator (53) that generates the current reference wave W corresponding to the spatial position RL, and the position detection is performed. Rotor (30) detected by the device (52)
The rotation speed RN of R) is input to the operation frequency signal generator (54) that converts the rotation speed RN into the operation frequency signal F.
電流検出器（51）及び電流基準波発生器（53）の各出
力端子に接続された減算器（55）は、電流基準波Ｗから
制御信号SLを減算して偏差信号ΔＷを生成し、減算器
（55）の出力端子に接続された電流制御要素（56）は、
偏差信号ΔＷを増幅し、多重インバータ装置（10）が出
力すべき電圧基準値V*に相当するバイアス信号を生成し
ている。The subtractor (55) connected to each output terminal of the current detector (51) and the current reference wave generator (53) subtracts the control signal S L from the current reference wave W to generate the deviation signal ΔW, The current control element (56) connected to the output terminal of the subtractor (55) is
The deviation signal ΔW is amplified to generate a bias signal corresponding to the voltage reference value V * to be output by the multiplex inverter device (10).
発振器（57）は数100Hz程度の搬送波即ちキャリア信
号Ｃを制しており、ゲート信号発生器（60）は、電圧基
準値V*、運転周波数信号Ｆ及びキャリア信号Ｃに基づい
て、各インバータ（11）〜（14）に対するゲート信号G1
〜G4を生成するようになっている。The oscillator (57) controls the carrier wave of several hundreds Hz, that is, the carrier signal C, and the gate signal generator (60) controls each inverter (based on the voltage reference value V * , the operating frequency signal F and the carrier signal C). Gate signal G 1 for 11) to (14)
It is supposed to generate ~ G 4 .
ゲート信号発生器（60）は、例えば第21図のように構
成されており、キャリア信号Ｃを各インバータ（11）〜
（14）に対する適切な大きさ及び位相に調整する移相器
（61）〜（64）と、運転周波数信号Ｆに基づいて電圧基
準値V*を補正して、第１のインバータ（11）に対する電
圧基準値V1 *と第２のインバータ（12）〜（14）に対す
る電圧基準値V2 *とを出力する電圧基準値発生器（65）
と、キャリア信号C1〜C4並びに電圧基準値V1 *及びV2 *に
基づいて、各インバータ（11）〜（14）に対するゲート
信号G1を生成するPWM制御器（31）〜（34）とを備えて
いる。そして、前述と同様に、PWM制御器（31）は、キ
ャリア信号C1と電圧基準値V1 *とを比較して、第１のイ
ンバータ（11）に対するゲート信号G1を生成し、PWM制
御器（32）〜（34）は、キャリア信号C2〜C4と電圧基準
値V2 *とを比較して、第２のインバータ（12）〜（14）
に対するゲート信号G2〜G4を生成するようになってい
る。The gate signal generator (60) is configured, for example, as shown in FIG. 21, and outputs the carrier signal C to each of the inverters (11) to (11).
The phase shifters (61) to (64) for adjusting the magnitude and phase to be appropriate for (14) and the voltage reference value V * based on the operating frequency signal F are corrected to the first inverter (11). voltage reference value V 1 * and a second inverter (12) to (14) the voltage reference value V 2 * and the voltage reference value generator for outputting for (65)
And a PWM controller (31) to (34) that generates a gate signal G 1 for each inverter (11) to (14) based on the carrier signals C 1 to C 4 and the voltage reference values V 1 * and V 2 *. ) And. Then, as described above, the PWM controller (31) compares the carrier signal C 1 with the voltage reference value V 1 * to generate the gate signal G 1 for the first inverter (11), and performs the PWM control. The devices (32) to (34) compare the carrier signals C 2 to C 4 with the voltage reference value V 2 * , and output the second inverters (12) to (14).
To generate gate signals G 2 -G 4 .
これらのゲート信号G1〜G4により、各インバータ（1
1）〜（14）の交流側の出力電圧V1〜V4は、交流側の出
力周波数（運転周波数）ｆに比例した特性で制御される
ことになる（第22図参照）。By these gate signals G 1 to G 4 , each inverter (1
The AC side output voltages V 1 to V 4 of 1) to (14) are controlled with characteristics proportional to the AC side output frequency (operating frequency) f (see FIG. 22).
尚、運転周波数信号発生器（54）、電流制御要素（5
6）及び発振器（57）と、ゲート信号発生器（60）内の
移相器（61）、電圧基準値発生器（65）及びPWM制御器
（32）とにより、第１のインバータ（11）に対する制御
装置が構成されている。The operating frequency signal generator (54), the current control element (5
6) and the oscillator (57), the phase shifter (61) in the gate signal generator (60), the voltage reference value generator (65) and the PWM controller (32), the first inverter (11) A control device for is configured.
又、運転周波数信号発生器（54）、電流制御要素（5
6）及び発振器（57）と、ゲート信号発生器（60）内の
移相器（62）〜（64）、電圧基準値発生器（65）及びPW
M制御器（32）〜（34）とにより、第２のインバータ（1
2）〜（14）に対する制御装置が構成されている。In addition, the operating frequency signal generator (54), the current control element (5
6) and oscillator (57), phase shifters (62) to (64) in gate signal generator (60), voltage reference value generator (65) and PW
With the M controllers (32) to (34), the second inverter (1
A control device for 2) to 14) is configured.
次に、第18図〜第22図を参照しながら、従来の別の多
重インバータ制御装置の動作について説明する。Next, the operation of another conventional multiple inverter control device will be described with reference to FIGS. 18 to 22.
負荷（30）の静止状態からの起動時又は低周波運転時
においては、ゲート信号発生器（60）は、第２のインバ
ータ（12）〜（14）を逆変換器として動作させず単なる
短絡器として動作させるため、第２のインバータ（12）
〜（14）を電力供給源として動作させるためのゲート信
号G2〜G4を発生する。そして、運転周波数信号Ｆが零か
ら所定の値まで立ち上がった時点で、第２のインバータ
（12）〜（14）を逆変換器として動作させるためのゲー
ト信号G2〜G4を発生する。The gate signal generator (60) does not operate the second inverters (12) to (14) as an inverse converter at the time of starting the load (30) from a stationary state or at low frequency operation, and is a simple short circuiter. Second inverter (12) to operate as
~ (14) generate gate signals G 2 to G 4 for operating as power sources. The operating frequency signal F at the time of rise from zero to a predetermined value, generates a gate signal G 2 ~G 4 for operating the second inverter (12) to (14) as a reverse converter.
これにより、絶縁変換器（22）〜（24）の飽和を防止
しつつ、直流（ｆ＝０）から所定の周波数まで運転する
ことができる。As a result, the insulation converters (22) to (24) can be operated from DC (f = 0) to a predetermined frequency while preventing saturation.
しかし、低周波運転領域において、第２のインバータ
（12）〜（14）を逆変換器として動作させないので、多
重インバータ装置の本来の意味が無くり、インバータ出
力電圧Ｖのリップルが大きくなってしまう。However, since the second inverters (12) to (14) are not operated as an inverse converter in the low frequency operation region, the original meaning of the multiple inverter device is lost and the ripple of the inverter output voltage V becomes large. .
又、第22図のように、インバータ出力周波数（交流側
の運転周波数）ｆが最大値fMAX付近のときは、インバー
タ出力電圧Ｖも最大値VMAXとなって、各インバータ（1
1）〜（14）の出力電圧V1〜V4がほぼ等しくなるように
制御される。しかし、電機子巻線（30U）に抵抗成分が
あるため、インバータ出力周波数ｆが零のときに最大の
電機子電流ILMAXを流すと、電圧降下Voが発生する。従
って、多重インバータ装置（10）から電圧降下Voに相当
する電圧を発生させる必要があるが、この電圧降下Vo分
を第２のインバータ（12）〜（14）から発生させること
はできないので、第１のインバータ（11）から発生させ
ている。Also, as shown in FIG. 22, when the inverter output frequency (AC side operating frequency) f is near the maximum value f MAX , the inverter output voltage V also becomes the maximum value V MAX, and each inverter (1
The output voltages V 1 to V 4 of 1) to (14) are controlled to be substantially equal. However, since the armature winding (30U) has a resistance component, a voltage drop Vo occurs when the maximum armature current I LMAX is flown when the inverter output frequency f is zero. Therefore, it is necessary to generate a voltage corresponding to the voltage drop Vo from the multiple inverter device (10), but this voltage drop Vo cannot be generated from the second inverters (12) to (14). It is generated from the first inverter (11).
［発明が解決しようとする課題］ 従来の多重インバータ制御装置は以上のように、低周
波運転領域において、絶縁変圧器（22）〜（24）の飽和
を防止するために、第２のインバータ（12）〜（14）を
動作させず、第１のインバータ（11）に対する電圧基準
値V1 *が第２のインバータ（12）〜（14）に対する電圧
基準値V2 *より大きくなるように制御しているので、イ
ンバータ出力電圧Ｖ（即ち、負荷電圧VL）にキャリア周
波数成分の電圧高調波が残るうえ、本来の多重化の意味
が無くなり、リップルを抑制できないという問題点があ
った。[Problems to be Solved by the Invention] As described above, the conventional multiple inverter control device has the second inverter (in order to prevent the saturation of the insulating transformers (22) to (24) in the low frequency operation region. Control so that the voltage reference value V 1 * for the first inverter (11) is greater than the voltage reference value V 2 * for the second inverters (12)-(14) without operating 12)-(14). Therefore, there is a problem that the voltage harmonics of the carrier frequency component remain in the inverter output voltage V (that is, the load voltage V L ), the original meaning of multiplexing is lost, and the ripple cannot be suppressed.
又、絶縁変圧器（22）〜（24）の容量低減を考慮して
いないため、コストダウンが実現できないという問題点
があった。In addition, there is a problem that cost reduction cannot be realized because the capacity reduction of the insulation transformers (22) to (24) is not taken into consideration.
この発明は上記のような問題点を解決するためになさ
れたもので、絶縁変圧器の飽和を防止しつつ、低周波運
転領域におけるインバータ出力電圧のリップルを抑制で
きる多重インバータ制御装置を得ることを目的とする。The present invention has been made to solve the above problems, and an object of the present invention is to obtain a multiple inverter control device capable of suppressing the ripple of the inverter output voltage in the low frequency operation region while preventing the saturation of the insulating transformer. To aim.
又、この発明の別の発明は出力電圧のリップルを抑制
し、且つ絶縁変圧器の容量を低減させてコストダウンを
実現とした多重インバータ制御装置を得ることを目的と
する。Another object of the present invention is to provide a multiple inverter control device that suppresses the ripple of the output voltage and reduces the capacity of the insulating transformer to realize cost reduction.
［課題を解決するための手段］ この発明に係る多重インバータ制御装置は、出力側に
絶縁変圧器が接続されていない第１のインバータと、出
力側に絶縁変圧器が接続されている少なくとも１台以上
の第２のインバータと、第１及び第２のインバータのた
めの個別のキャリア信号及び第１及び第２のインバータ
に対する個別の電圧基準値に基づいて、第１及び第２の
インバータに対する個別のゲート信号を生成するゲート
信号発生手段とを備え、第１のインバータの出力電圧
に、第２のインバータの出力電圧を絶縁変圧器を介して
加算し、第１及び第２のインバータの各出力電圧を合成
して得られた交流電力を負荷に供給するための多重イン
バータ制御装置において、ゲート信号発生手段は、第１
のインバータに対する電圧基準値に基づいて振幅が決定
され且つ第１のインバータのためのキャリア信号に同期
して極性が反転される第２のインバータに対する電圧基
準値を演算すると共に、第１のインバータに対する電圧
基準値と第１のインバータのためのキャリア信号との比
較結果に基づいて第２のインバータに対する電圧基準値
を補正する電圧基準値発生器と、第２のインバータに対
する電圧基準値と第１のインバータのためのキャリア信
号に同期した第２のインバータのためのキャリア信号と
に基づいて第２のインバータの出力電圧をPWM変調する
ためのゲート信号を生成するPWM制御器とを含み、電圧
基準値発生器は、第１のインバータに対する電圧基準値
の絶対値が第１のインバータのためのキャリア信号の絶
対値よりも小さい場合には、第１のインバータの最大出
力電圧に対応する最大電圧基準値と第１のインバータに
対する電圧基準値の絶対値との差を第２のインバータに
対する電圧基準値とし、第１のインバータに対する電圧
基準値の絶対値が第１のインバータのためのキャリア信
号の絶対値以上の場合には、第２のインバータに対する
電圧基準値を零とすることにより、第２のインバータに
対する電圧基準値を、第１のインバータのためのキャリ
ア信号の極性に応じて極性が反転するパルス形状とし、
第２のインバータの出力電圧により第１のインバータの
出力電圧に含まれるリップル電圧を補償すると共に、第
２のインバータのためのキャリア信号の１サイクル間に
対する第２のインバータの出力電圧の時間的平均値を零
にしたものである。[Means for Solving the Problems] A multiple inverter control device according to the present invention includes a first inverter to which an insulating transformer is not connected on the output side, and at least one unit to which an insulating transformer is connected on the output side. Based on the second inverter and the individual carrier signals for the first and second inverters and the individual voltage reference values for the first and second inverters, the individual inverters for the first and second inverters are A gate signal generating means for generating a gate signal, wherein the output voltage of the second inverter is added to the output voltage of the first inverter via an insulating transformer to output the output voltage of each of the first and second inverters. In the multiple inverter control device for supplying the load with the AC power obtained by synthesizing the
Calculating a voltage reference value for the second inverter, the amplitude of which is determined based on the voltage reference value for the inverter and the polarity of which is inverted in synchronization with the carrier signal for the first inverter; A voltage reference value generator for correcting the voltage reference value for the second inverter based on the comparison result of the voltage reference value and the carrier signal for the first inverter; A PWM controller that generates a gate signal for PWM modulating the output voltage of the second inverter based on the carrier signal for the second inverter synchronized with the carrier signal for the inverter, and a voltage reference value The generator is configured so that the absolute value of the voltage reference value for the first inverter is smaller than the absolute value of the carrier signal for the first inverter. Is the voltage reference value for the second inverter, the difference between the maximum voltage reference value corresponding to the maximum output voltage of the first inverter and the absolute value of the voltage reference value for the first inverter is the voltage reference value for the first inverter. If the absolute value of the value is greater than or equal to the absolute value of the carrier signal for the first inverter, the voltage reference value for the second inverter is set to zero by setting the voltage reference value for the second inverter to zero. The pulse shape whose polarity is inverted according to the polarity of the carrier signal for the inverter of
The output voltage of the second inverter compensates the ripple voltage contained in the output voltage of the first inverter, and the time average of the output voltage of the second inverter for one cycle of the carrier signal for the second inverter. The value is zero.
又、この発明の別の発明に係る多重インバータ装置
は、出力側に絶縁変圧器が接続されていない第１のイン
バータと、出力側に絶縁変圧器が接続されている少なく
とも１台以上の第２のインバータと、第１及び第２のイ
ンバータに対する個別の電圧基準値を発生する電圧基準
値発生器と、第１及び第２のインバータのための個別の
キャリア信号及び各電圧基準値に基づいて、第１及び第
２のインバータに対する個別のゲート信号を生成するゲ
ート信号発生手段とを備え、第１のインバータの出力電
圧に、第２のインバータの出力電圧を前記絶縁変圧器を
介して加算し、第１及び第２のインバータの各出力電圧
を合成して得られた交流電力を負荷に供給するための多
重インバータ制御装置において、負荷に供給される電流
を検出する電流検出器と、電流に基づいて負荷に供給さ
れるべき負荷電圧基準値を生成する電流制御要素とを設
け、電圧基準値発生器は、第１のインバータの最大出力
電圧に対応する最大電圧基準値と負荷電圧基準値との比
較結果に基づいて第１及び第２のインバータに対する電
圧基準値を補正する個別の電圧基準値発生器からなり、
第２のインバータに対する電圧基準値発生器は、第１の
インバータに対する電圧基準値に基づいて振幅が決定さ
れ且つ第１のインバータのためのキャリア信号に同期し
て極性が反転される第２のインバータに対する電圧基準
値を演算し、ゲート信号発生手段は、第２のインバータ
に対する電圧基準値と第１のインバータのためのキャリ
ア信号に同期した第２のインバータのためのキャリア信
号とに基づいて第２のインバータの出力電圧をPWM変調
するためのゲート信号を生成し、電圧基準値発生器は、
負荷電圧基準値の絶対値が最大電圧基準値の絶対値より
も大きい場合には、最大電圧基準値を第１のインバータ
に対する電圧基準値とし、且つ、負荷電圧基準値と最大
電圧基準値との差を第２のインバータに対する電圧基準
値とし、負荷電圧基準値の絶対値が最大電圧基準値の絶
対値以下の場合には、負荷電圧基準値を第１のインバー
タに対する電圧基準値とし、且つ、第２のインバータに
対する電圧基準値を零とすることにより、負荷電圧基準
値が最大電圧基準値よりも大きい期間は、第２のインバ
ータの出力電圧により、負荷電圧基準値と最大電圧基準
値との偏差分に応じた電圧を分担するものである。A multiple inverter device according to another invention of the present invention is a first inverter in which an insulation transformer is not connected to an output side and at least one second inverter in which an insulation transformer is connected to an output side. An inverter, a voltage reference value generator for generating individual voltage reference values for the first and second inverters, and an individual carrier signal for each of the first and second inverters and each voltage reference value, Gate signal generating means for generating individual gate signals for the first and second inverters, and adding the output voltage of the second inverter to the output voltage of the first inverter via the isolation transformer, In a multi-inverter control device for supplying a load with AC power obtained by combining output voltages of the first and second inverters, a current detector for detecting a current supplied to the load A current control element for generating a load voltage reference value to be supplied to the load based on the current, and the voltage reference value generator includes a maximum voltage reference value and a load voltage corresponding to the maximum output voltage of the first inverter. It comprises an individual voltage reference value generator for correcting the voltage reference value for the first and second inverters based on the comparison result with the reference value,
The voltage reference value generator for the second inverter has a second inverter whose amplitude is determined based on the voltage reference value for the first inverter and whose polarity is inverted in synchronization with a carrier signal for the first inverter. For calculating the voltage reference value for the second inverter based on the voltage reference value for the second inverter and the carrier signal for the second inverter synchronized with the carrier signal for the first inverter. Generates a gate signal for PWM modulating the output voltage of the inverter of, and the voltage reference value generator
When the absolute value of the load voltage reference value is larger than the absolute value of the maximum voltage reference value, the maximum voltage reference value is set as the voltage reference value for the first inverter, and the load voltage reference value and the maximum voltage reference value are When the difference is the voltage reference value for the second inverter and the absolute value of the load voltage reference value is less than or equal to the absolute value of the maximum voltage reference value, the load voltage reference value is the voltage reference value for the first inverter, and By setting the voltage reference value for the second inverter to zero, the load voltage reference value and the maximum voltage reference value are different between the load voltage reference value and the maximum voltage reference value during the period when the load voltage reference value is larger than the maximum voltage reference value. The voltage is shared according to the deviation.
［作用］ この発明においては、第１のインバータの出力電圧の
リップルを補償するように、第２のインバータを動作さ
せる。このとき、第２のインバータの出力電圧の時間平
均値が零となるようにして、絶縁変圧器の飽和を防止す
る。[Operation] In the present invention, the second inverter is operated so as to compensate the ripple of the output voltage of the first inverter. At this time, the time average value of the output voltage of the second inverter is set to zero to prevent saturation of the insulation transformer.
更に、この発明の別の発明においては、インバータ運
転周波数とは無関係に、負荷電圧基準値そのものの瞬時
値の大きさに依存して各インバータに対する電圧基準値
を生成する。このとき、絶縁変圧器の容量を最小化する
ように、各インバータ毎の電圧基準値成分を非線形に分
割する。Further, in another invention of the present invention, the voltage reference value for each inverter is generated depending on the magnitude of the instantaneous value of the load voltage reference value itself, regardless of the inverter operating frequency. At this time, the voltage reference value component of each inverter is nonlinearly divided so as to minimize the capacity of the insulation transformer.
［実施例に関連する構成例］ 以下、この発明の一実施例を図について説明する。第
１図はこの発明の一実施例を示すブロック図であり、
（10）〜（13）、（22）、（23）、（30）〜（33）、
（35）及び（36）は、第14図に示したものと同様であ
る。[Example of Configuration Related to Embodiment] An embodiment of the present invention will be described below with reference to the drawings. FIG. 1 is a block diagram showing an embodiment of the present invention,
(10) ~ (13), (22), (23), (30) ~ (33),
(35) and (36) are the same as those shown in FIG.
第１図において、第１のインバータ（11）の出力端子
Ａ及びＢに接続された電圧検出器（41）は、出力電圧V1
の瞬時値を検出している。電圧基準値発生器（35）及び
電圧検出器（41）の各出力端子に接続された減算器（4
2）は、出力電圧V1と第１のインバータ（11）に対する
電圧基準値V1 *との差をとって、 Vr＝V1−V1 * で表わされるリップル電圧Vrを出力している。又、減算
器（42）の出力端子に接続された補償回路（43）は、リ
ップル電圧Vrに所定の係数Ｋを乗算して、補償電圧指令
Vcを生成するようになっている。電圧基準値発生器（3
6）とPWM制御器（32）及び（33）との間に挿入された加
算器（44）は、電圧基準値V2 *と補償電圧指令Vcとの和
をとって、 V2c *＝V2 *＋Vc で表わされる補償電圧基準値V2c *を生成し、PWM制御器
（32）及び（33）に出力している。これにより、減算器
（42）、補償回路（43）及び加算器（44）は、電圧基準
値V2 *の補正手段を構成している。In FIG. 1, the voltage detector (41) connected to the output terminals A and B of the first inverter (11) has an output voltage V 1
The instantaneous value of is detected. A subtractor (4 connected to each output terminal of the voltage reference value generator (35) and the voltage detector (41)
2) takes the difference between the output voltage V 1 and the voltage reference value V 1 * for the first inverter (11) and outputs the ripple voltage Vr represented by Vr = V 1 −V 1 * . Further, the compensation circuit (43) connected to the output terminal of the subtractor (42) multiplies the ripple voltage Vr by a predetermined coefficient K to obtain a compensation voltage command.
It is designed to generate V c . Voltage reference value generator (3
The adder (44) inserted between 6) and the PWM controllers (32) and (33) sums the voltage reference value V 2 * and the compensation voltage command Vc to obtain V 2c * = V The compensation voltage reference value V 2c * represented by 2 * + Vc is generated and output to the PWM controllers (32) and (33). As a result, the subtractor (42), the compensation circuit (43) and the adder (44) form a correction means for the voltage reference value V 2 * .
次に、第２図の波形図を参照しながら、第１図に示し
た構成例による動作について説明する。第２図は、電圧
基準値V1 *とV2 *とが異なる場合の動作を、前述の第17図
と対比して示したものである。Next, the operation of the configuration example shown in FIG. 1 will be described with reference to the waveform chart of FIG. FIG. 2 shows the operation when the voltage reference values V 1 * and V 2 * are different, in comparison with FIG. 17 described above.
第１のインバータ（11）は、キャリア信号C1と電圧基
準値V1 *との比較に基づいて、前述の同様の出力電圧V1
を発生するが、この出力電圧V1には、キャリア信号C1の
周波数成分の高調波が含まれている。The first inverter (11) outputs the same output voltage V 1 as described above based on the comparison between the carrier signal C 1 and the voltage reference value V 1 *.
However, the output voltage V 1 contains harmonics of the frequency component of the carrier signal C 1 .
まず、減算器（42）は、電圧検出器（41）で検出され
た出力電圧V1と電圧基準値V1 *との差をとって、 Vr＝V1−V1 * …… からなるリップル電圧Vrを求める。このリップル電圧Vr
は、第２図の斜線部に相当しており、その平均値は零の
リップル電圧となる。First, the subtractor (42) takes the difference between the output voltage V 1 detected by the voltage detector (41) and the voltage reference value V 1 * to obtain a ripple composed of Vr = V 1 −V 1 *. Find the voltage Vr. This ripple voltage Vr
Corresponds to the shaded area in FIG. 2, and its average value is a ripple voltage of zero.
次に、補償回路（43）は、リップル電圧Vrを第２のイ
ンバータ（12）及び（13）で相殺するために必要な補償
電圧Vcを、 Vc＝−Vr/n …… から計算する。但し、ｎは第２のインバータ（12）及び
（13）の台数であり、この場合は、 ｎ＝２ である。補償電圧Ｖcは、第２図において、リップル電
圧Vrと反極性の斜線部で示されている。Next, the compensation circuit (43) calculates a compensation voltage Vc required to cancel the ripple voltage Vr by the second inverters (12) and (13) from Vc = -Vr / n. However, n is the number of the second inverters (12) and (13), and in this case, n = 2. The compensation voltage V c is shown in FIG. 2 by the shaded portion opposite in polarity to the ripple voltage Vr.
加算器（44）は、電圧基準値V2 *と補償電圧Vcとを加
算し、 V2c *＝V2 *＋Vc …… からなる補償電圧基準値V2c *を求める。この補償電圧基
準値V2c *は、PWM制御器（32）及び（33）に入力され
て、キャリア信号C2及びC3と比較され、PWM制御用のゲ
ート信号G2及びG3となる。The adder (44) adds the voltage reference value V 2 * and the compensation voltage Vc to obtain a compensation voltage reference value V 2c * of V 2c * = V 2 * + Vc. The compensation voltage reference value V 2c * is inputted to the PWM controller (32) and (33), is compared with the carrier signal C 2 and C 3, the gate signals G 2 and G 3 for PWM control.
この結果、インバータ（12）及び（13）の出力電圧V2
及びV3は、第２図のように、インバータ（11）の出力電
圧V1を補償する波形となる。従って、全出力電圧V1〜V3
を合成したインバータ出力電圧即ち負荷電圧VLは、出力
電圧V1に含まれるキャリア信号C1の周波数成分の高調波
を相殺した波形となる。As a result, the output voltage V 2 of the inverters (12) and (13)
And V 3 have waveforms that compensate the output voltage V 1 of the inverter (11) as shown in FIG. Therefore, the total output voltage V 1 to V 3
The output voltage of the inverter, that is, the load voltage V L is a waveform obtained by canceling the harmonics of the frequency component of the carrier signal C 1 included in the output voltage V 1 .
ここでは、第２のインバータの台数を２台としたが、
台数ｎを増やせば、最終的に合成される負荷電圧VLが補
償電圧基準値V2c *に更に近づくので、リップル電圧Vrと
逆極性の補償電圧Vcを忠実に出力することができる。従
って、出力電圧V1に含まれるリップル電圧Vrを更に良好
に相殺することができる。Here, the number of the second inverter is two, but
When the number of units n is increased, the finally combined load voltage V L further approaches the compensation voltage reference value V 2c * , so that the ripple voltage Vr and the compensation voltage Vc having the opposite polarity can be faithfully output. Therefore, the ripple voltage Vr included in the output voltage V 1 can be canceled even better.
尚、上記構成例では、第１のインバータ（11）に対す
る電圧基準値V1 *と、第２のインバータ（12）及び（1
3）に対する電圧基準値V2 *とを与えるようにしたが、第
３図のように、電圧基準値V2 *の代わりに、合成された
負荷電圧基準値VL *を与えるようにしてもよい。In the above configuration example, the voltage reference value V 1 * for the first inverter (11) and the second inverter (12) and (1
Although the voltage reference value V 2 * for 3) is given, as shown in FIG. 3, instead of the voltage reference value V 2 * , the combined load voltage reference value V L * may be given. Good.
この場合、電圧基準値発生器（37）は合成された負荷
電圧基準値VL *を生成しており、減算器（45）及び係数
器（46）は負荷電圧基準値VL *の補正手段を構成してい
る。この負荷電圧基準値VL *は、 VL *＝V1 *＋ｎV2 * …… で表わされる。続いて、減算器（45）は、負荷電圧基準
値VL *と出力電圧V1との差をとる。更に、係数器（46）
は、減算器（45）からの差電圧を第２のインバータ台数
ｎで除算し、補償電圧基準値V2c *を、 V2c *＝（VL *−V1）/n …… から計算し、PWM制御器（32）及び（33）に出力する。
ここで、式に式を代入すれば、 V2c *＝（V1 *＋ｎV2 *−V2）/n ＝V2 *＋（V1 *−V2）/n となり、式を代入すれば、 V2c *＝V2 *−Vr/n となる。更に、式を代入すれば、 V2c *＝V2 *＋Vc …… となり、式は式と一致することが分かる。In this case, the voltage reference value generator (37) generates the combined load voltage reference value V L * , and the subtractor (45) and the coefficient unit (46) correct the load voltage reference value V L * . Are configured. This load voltage reference value V L * is represented by V L * = V 1 * + nV 2 * . Then, the subtractor (45) takes the difference between the load voltage reference value V L * and the output voltage V 1 . Furthermore, coefficient unit (46)
Is the difference voltage from the subtractor (45) divided by the number n of the second inverter, and the compensation voltage reference value V 2c * is calculated from V 2c * = (V L * −V 1 ) / n. , PWM controller (32) and (33).
Substituting the equation into the equation, V 2c * = (V 1 * + nV 2 * -V 2 ) / n = V 2 * + (V 1 * -V 2 ) / n, and substituting the equation , V 2c * = V 2 * −Vr / n. Furthermore, substituting the formula, V 2c * = V 2 * + Vc ..., and it can be seen that the formula matches the formula.
又、各インバータ（11）〜（13）をフルブリッジで構
成したが、ハーフブリッジで構成しても、又はハーフブ
リッジ及びフルブリッジの混合で構成しても同等の効果
を奏する。Further, although each of the inverters (11) to (13) is composed of a full bridge, the same effect can be obtained even if it is composed of a half bridge or a mixture of a half bridge and a full bridge.
又、キャリア信号C1〜C3が鋸波の場合を示したが、三
角波によるダブルブリッジ変調等の別のPWM変調方法を
適用しても同等の効果を奏することは言うまでもない。Further, although the case where the carrier signals C 1 to C 3 are sawtooth waves is shown, it goes without saying that the same effect can be obtained even if another PWM modulation method such as double bridge modulation by a triangular wave is applied.
更に、各キャリア信号C1〜C3の周波数が等しい場合を
示したが、第１のインバータ（11）が第２のインバータ
（12）及び（13）より低いキャリア周波数で変調される
場合でも同等の効果を奏する。Furthermore, although the case where the frequencies of the carrier signals C 1 to C 3 are equal is shown, the same is true even when the first inverter (11) is modulated at a lower carrier frequency than the second inverters (12) and (13). Produce the effect of.
次に、上記構成例を考慮しながら、この発明の一実施
例を図について説明する。第４図はこの発明の一実施例
を示すブロック図であり、ここでは、説明を簡略化する
ために、多重インバータ装置（10）を２段構成とした例
を示している。Next, one embodiment of the present invention will be described with reference to the drawings while considering the above configuration example. FIG. 4 is a block diagram showing an embodiment of the present invention. Here, in order to simplify the description, an example in which the multiple inverter device (10) is configured in two stages is shown.
図において、（4a）及び（4b）はコンデンサ（４）に
対応し、（11A）は第１のインバータ（11）に対応し、
（60A）はゲート信号発生器（60）に対応している。
又、（１）〜（３）、（10）、（12）、（20）、（2
2）、（30）、（51）〜（53）及び（55）〜（57）は、
第18図に示したものと同様である。In the figure, (4a) and (4b) correspond to the capacitor (4), (11A) corresponds to the first inverter (11),
(60A) corresponds to the gate signal generator (60).
Also, (1) to (3), (10), (12), (20), (2
2), (30), (51) to (53) and (55) to (57)
It is similar to that shown in FIG.
この場合、直流リアクトル（３）と共に平滑回路を構
成するコンデンサ（4a）及び（4b）は、正端子Ｐ及び負
端子Ｎ間の直流電圧を２等分しており、コンデンサ（4
a）及び（4b）の接続点は、シャント（20）を介して供
給端子U2に接続される出力端子Ｂとなっている。In this case, the capacitors (4a) and (4b) that form the smoothing circuit together with the DC reactor (3) divide the DC voltage between the positive terminal P and the negative terminal N into two equal parts, and the capacitor (4
The connection points of a) and (4b) are output terminals B connected to the supply terminal U 2 via the shunt (20).
又、第１のインバータ（11A）は、第５図のように、G
TOからなるスイッチング素子T5及びT6と、各スイッチン
グ素子T5及びT6に並列接続されたダイオードD5及びD6と
を備えており、スイッチング素子T5及びT6の接続点が出
力端子Ａとなっている。従って、出力端子Ａからは、T5
がオン且つT6がオフなら正端子Ｐの電位が出力され、T5
がオフ且つT6がオンなら負端子Ｎの電位が出力されるよ
うになっている。In addition, the first inverter (11A), as shown in FIG.
It is equipped with switching elements T 5 and T 6 composed of TO, and diodes D 5 and D 6 connected in parallel to the respective switching elements T 5 and T 6 , and the connection point of the switching elements T 5 and T 6 is the output terminal. It is A. Therefore, from output terminal A, T 5
Is on and T 6 is off, the potential of the positive terminal P is output and T 5
When T is off and T 6 is on, the potential of the negative terminal N is output.
尚、第５図は、同期電動機即ち負荷（30）が起動時、
又は低周波運転時の場合などのように、電力供給が第１
のインバータ（11A）のみで行われている場合の構成を
示している。Incidentally, FIG. 5 shows that when the synchronous motor, that is, the load (30) is started,
Or the power supply is the first, such as during low frequency operation.
The configuration is shown in the case where only the inverter (11A) is used.
絶縁変圧器（22）は例えば変圧比が1:1であり、その
１次巻線が第２のインバータ（12）の出力端子に接続さ
れ、２次巻線が供給端子U1及び出力端子Ａの間に接続さ
れている。The isolation transformer (22) has, for example, a transformation ratio of 1: 1 and its primary winding is connected to the output terminal of the second inverter (12) and its secondary winding is connected to the supply terminal U 1 and the output terminal A. Connected between.
電圧基準値V*及びキャリア信号Ｃに基づいて、インバ
ータ（11A）及び（12）に対するゲート信号G1及びG2を
生成するゲート信号発生器（60A）は、第６図のように
構成されており、キャリア信号Ｃを調整して各インバー
タ（11A）及び（12）用のキャリア信号C1及びC2を生成
する移相器（61）及び（62）と、電圧基準値V*及びキャ
リア信号C1に基づいて、インバータ（12）に対する電圧
基準値V2 *を生成する電圧基準値発生器（66）と、電圧
基準値V*及びキャリア信号C1に基づいてインバータ（11
A）に対するゲート信号G1を生成するPWM制御器（31）
と、電圧基準値V2 *及びキャリア信号C2に基づいてイン
バータ（12）に対するゲート信号G2を生成するPWM制御
器（32）とを備えている。A gate signal generator (60A) that generates gate signals G 1 and G 2 for the inverters (11A) and (12) based on the voltage reference value V * and the carrier signal C is configured as shown in FIG. The phase shifters (61) and (62) that adjust the carrier signal C to generate the carrier signals C 1 and C 2 for the inverters (11A) and (12), and the voltage reference value V * and the carrier signal. A voltage reference value generator (66) for generating a voltage reference value V 2 * for the inverter (12) based on C 1 and an inverter (11) based on the voltage reference value V * and the carrier signal C 1.
PWM controller (31) that generates the gate signal G 1 for (A)
And a PWM controller (32) that generates a gate signal G 2 for the inverter (12) based on the voltage reference value V 2 * and the carrier signal C 2 .
次に、第７図の波形図を参照しながら、第４図〜第６
図に示したこの発明の一実施例の動作について説明す
る。Next, referring to the waveform chart of FIG. 7, FIG.
The operation of the embodiment of the present invention shown in the figure will be described.
第１のインバータ（11A）が第５図のように構成さ
れ、第２のインバータ（12）が第19図のように構成され
ていること、並びに、絶縁変換器（22）の変圧比が1:1
であることから、第２のインバータ（12）は、第１のイ
ンバータ（11A）の出力電圧V1の２倍の出力電圧V2を発
生することができる。The first inverter (11A) is configured as shown in FIG. 5, the second inverter (12) is configured as shown in FIG. 19, and the transformation ratio of the insulation converter (22) is 1 : 1
Since it is, the second inverter (12) is capable of generating twice the output voltage V 2 of the output voltage V 1 of the first inverter (11A).
そこで、第７図のように、移相器（62）から出力され
る第２のインバータ用のキャリア信号C2を、移相器（6
1）から出力される第１のインバータ用のキャリア信号C
1の２倍の大きさに設定し且つ90°の移相差をもたせる
ようにする。Therefore, as shown in FIG. 7, the carrier signal C 2 for the second inverter output from the phase shifter (62) is transferred to the phase shifter (6
1) Carrier signal C for the first inverter output from
Set to twice the size of 1 and have a phase shift difference of 90 °.
又、この場合、キャリア信号C1と比較される第１のイ
ンバータ用の電圧基準値V1 *は、電流制御要素（56）か
らの電圧基準V*であるものとする。負荷（30）の起動時
においては、第７図に示すように、電圧基準値V1 *も直
流となっている。Also, in this case, the voltage reference value V 1 * for the first inverter compared with the carrier signal C 1 is assumed to be the voltage reference V * from the current control element (56). At the time of starting the load (30), the voltage reference value V 1 * is also DC, as shown in FIG. 7.
このとき、第６図内の電圧基準値発生器（66）は、第
１のインバータ用の電圧基準値V1 *とキャリア信号C1と
の比較結果に応じて、第２のインバータ用の電圧基準値
V2 *を以下の（ｉ）〜（iii）ように算出する。但し、V
1M *は第１のインバータ（11A）が発生できる最大出力電
圧に対応する電圧基準値とする。At this time, the voltage reference value generator (66) in FIG. 6 changes the voltage for the second inverter according to the comparison result between the voltage reference value V 1 * for the first inverter and the carrier signal C 1. Standard value
V 2 * is calculated as (i) to (iii) below. Where V
1M * is a voltage reference value corresponding to the maximum output voltage that can be generated by the first inverter (11A).
（ｉ） ｜V1 *＜C1のとき、V2 *＝V1M *−｜V1 *｜ （ii） ｜V1 *≧C1｜のとき、V2 *＝０ （iii） −｜V1 *｜＞C1のとき、V2 *＝｜V1 *｜−V1M * この結果、第７図にように、キャリア信号C1に応じて
極性が反転するパルス状の電圧基準値V2 *が得られる。When V 1 * <C 1, V 2 * = V 1M * | (i) - | V 1 * | (ii) | V 1 * ≧ C 1 | when, V 2 * = 0 (iii ) - | when> C 1, V 2 * = | | V 1 * V 1 * | -V 1M * as a result, as in FIG. 7, a pulse-like voltage reference value polarity is reversed in accordance with the carrier signal C 1 V 2 * is obtained.
又、第５図のように構成される第１のインバータ（11
A）は、電流制御要素（56）からの電圧基準値V*（＝
V1 *）と移相器（61）からのキャリア信号C1とに基づい
てPWM制御器から得られるゲート信号G1により、第７図
に示すような出力電圧V1を生成する。In addition, the first inverter (11
A) is the voltage reference value V * (=
V 1 * ) and the carrier signal C 1 from the phase shifter (61) are used to generate an output voltage V 1 as shown in FIG. 7 by the gate signal G 1 obtained from the PWM controller.
一方、第19図のように構成される第２のインバータ
（12）は、電圧基準値発生器（66）からの電圧基準値V2
*と移相器（62）からのキャリア信号C2とに基づいてPWM
制御器（32）から得られるゲート信号G2により、第７図
に示すような出力電圧V2を生成する。On the other hand, the second inverter (12) configured as shown in FIG. 19 has the voltage reference value V 2 from the voltage reference value generator (66).
PWM based on * and the carrier signal C 2 from the phase shifter (62)
A gate signal G 2 obtained from the controller (32) produces an output voltage V 2 as shown in FIG.
出力電圧V2の波形から明らかなように、出力電圧V
2は、第２のインバータ用のキャリア信号C2の１サイク
ルに対する平均値としては零であるため、絶縁変圧器
（22）を飽和させることはない。As is clear from the waveform of the output voltage V 2 , the output voltage V
Since 2 is zero as an average value for one cycle of the carrier signal C 2 for the second inverter, it does not saturate the insulation transformer (22).
多重インバータ装置（10）供給端子U1及びU2間に表わ
れるインバータ出力電圧、即ち負荷電圧VLは、出力電圧
V1及びV2の和であるから、第７図のように、出力電圧V1
のみの場合と比べてリップル分の抑制された波形とな
る。このように、起動時などの直流運転時においても、
絶縁変圧器（22）を飽和させることなく、リップル電圧
を小さくすることができる。The inverter output voltage appearing between the supply terminals U 1 and U 2 of the multiplex inverter device (10), that is, the load voltage V L is the output voltage.
Since it is the sum of V 1 and V 2 , as shown in FIG. 7, the output voltage V 1
The waveform has a ripple suppressed as compared with the case of only. In this way, even during DC operation such as startup,
The ripple voltage can be reduced without saturating the insulating transformer (22).
第８図は、第１インバータ（11）を、第２のインバー
タ（12）と同様に、第19図のように構成した場合の、こ
の発明の他の実施例を示すブロック図である。FIG. 8 is a block diagram showing another embodiment of the present invention in the case where the first inverter (11) is configured as shown in FIG. 19 like the second inverter (12).
図において、２つの発振器（71）及び（72）は、第１
のインバータ用のキャリア信号C1 *と、第２のインバー
タ用のキャリア信号C2 *とを、それぞれ個別に生成し、
ゲート信号発生器（60B）に出力している。ここでは、
キャリア信号C2 *はC1 *の２倍の周波数に設定されている
ものとする。In the figure, two oscillators (71) and (72) are the first
Of the carrier signal C 1 * for the inverter and the carrier signal C 2 * for the second inverter, respectively,
Output to the gate signal generator (60B). here,
It is assumed that the carrier signal C 2 * is set to twice the frequency of C 1 * .
ゲート信号発生器（60B）は、第９図のように構成さ
れており、キャリア信号C1 *及びC2 *が個別に入力される
移相器（61B）及び（62B）を備えている。第９図は、前
述と同様に、負荷（30）の起動時又は低周波運転時にお
ける構成を示しており、各移相器（61B）及び（62B）
は、第10図のようなキャリア信号C1及びC2を生成するよ
うに調整されている。The gate signal generator (60B) is configured as shown in FIG. 9 and includes phase shifters (61B) and (62B) to which the carrier signals C 1 * and C 2 * are individually input. FIG. 9 shows the configuration at the time of starting the load (30) or at the time of low-frequency operation, similarly to the above, each phase shifter (61B) and (62B).
Are tuned to generate carrier signals C 1 and C 2 as in FIG.
又、電圧基準値発生器（66）は、第１のインバータ用
の電圧基準値V1 *と最大の電圧基準値V1M *との比較結果
に応じて、第２のインバータ用の電圧基準値V2 *を以下
のように算出する。但し、前述と同様に、第１のインバ
ータ（11）の最大の出力電圧に対応する電圧基準値をV
1M *とし、電流制御要素（56）からの電圧基準値V*を第
１のインバータ用の電圧基準値V1 *とする。Further, the voltage reference value generator (66) generates a voltage reference value for the second inverter according to the result of comparison between the voltage reference value V 1 * for the first inverter and the maximum voltage reference value V 1M *. Calculate V 2 * as follows: However, similar to the above, the voltage reference value corresponding to the maximum output voltage of the first inverter (11) is set to V
And 1M *, and the current control element (56) a voltage reference value of the voltage reference value V * of a first inverter from V 1 *.
（Ｉ） ｜V1 *｜≦V1M */2の場合、 （ｉ） ｜C1｜≦｜V1 *｜のとき、V2 *＝−V1 * （ii） ｜C1｜≧V1M *−｜V1 *｜のとき、V2 *＝V1 * （iii） 上記以外のとき、V2 *＝０ （II） V1 *＞V1M */2の場合 （ｉ） ｜C1｜≦V1M *−｜V1 *｜のとき、 V2 *＝V1 *−V1M * （ii） ｜C1｜≧｜V1 *｜のとき、 V2 *＝V1M *−V1 * （iii） 上記以外のとき、V2 *＝０ （III） V1 *＜−V1M */2の場合、 （ｉ） ｜C1｜≦V1M *−｜V1 *｜のとき、 V2 *＝V1 *＋V1M * （ii） ｜C1｜≧｜V1 *｜のとき、 V2 *＝−V1M *−V1 * （iii） 上記以外のとき、V2 *＝０ この結果、第10図のように、キャリア信号C1に応じて
極性が反転するパルス状の電圧基準値V2 *が得られる。(I) | V 1 * | ≦ V 1M * / 2, (i) | C 1 | ≦ | V 1 * |, V 2 * = −V 1 * (ii) | C 1 | ≧ V 1M * - | V 1 * | when, except when V 2 * = V 1 * ( iii) above, if the V 2 * = 0 (II) V 1 *> V 1M * / 2 (i) | C When 1 | ≤ V 1M * -| V 1 * |, V 2 * = V 1 * -V 1M * (ii) | C 1 | ≥ | V 1 * |, V 2 * = V 1M * - V 1 * (iii) In cases other than the above, if V 2 * = 0 (III) V 1 * <−V 1M * / 2, (i) | C 1 | ≦ V 1M * − | V 1 * | when, V 2 * = V 1 * + V 1M * (ii) | C 1 | ≧ | V 1 * | when, V 2 * = -V 1M * -V 1 * (iii) when other than the above, V 2 * = 0 As a result, as shown in FIG. 10, a pulsed voltage reference value V 2 * whose polarity is inverted according to the carrier signal C 1 is obtained.
このように、互いに直結された多重インバータのうち
の一方のインバータ（11）の出力電圧基準値V1及びキャ
リア信号C1を用いて、上記（Ｉ）〜（III）のアルゴリ
ズムに従い、他方のインバータ（12）に対し、キャリア
信号C1の周波数で極性が反転するパルス状の交流電圧を
演算する。この交流電圧演算値は、直結されたインバー
タ（11）のリップル分のうちの最大の周波数成分を相殺
する電圧基準値V2となる。即ち、多重インバータのうち
の１台のインバータ（12）を、直結インバータ（11）と
同期したキャリア信号C2でPWM動作させ、且つインバー
タ（12）の電圧基準値V2として上記交流電圧基準を与え
る。この結果、インバータ（12）は、直結されたインバ
ータ（11）のリップル中の最大周波数成分を補償する電
圧を発生し、そのリップルを相殺することになる。As described above, using the output voltage reference value V 1 and the carrier signal C 1 of one inverter (11) of the multiple inverters directly connected to each other, the other inverter is driven according to the algorithms (I) to (III). For (12), a pulsed AC voltage whose polarity is inverted at the frequency of the carrier signal C 1 is calculated. This AC voltage calculation value becomes a voltage reference value V 2 that cancels the maximum frequency component of the ripple component of the directly connected inverter (11). That is, one of the multiple inverters (12) is PWM-operated by the carrier signal C 2 synchronized with the direct connection inverter (11), and the AC voltage reference is used as the voltage reference value V 2 of the inverter (12). give. As a result, the inverter (12) generates a voltage that compensates for the maximum frequency component in the ripple of the directly connected inverter (11) and cancels the ripple.
従って、各インバータ（11）及び（12）の出力電圧V1
及びV2は、図示したように離散的な波形となり、これら
の合成からなる負荷電圧VLは、出力電圧V1のみの場合と
比べて、リップル電圧が抑制された波形となる。又、こ
の場合も、出力電圧V2の時間的平均値が零であるため、
絶縁変圧器（22）が飽和することはない。即ち、多重イ
ンバータの残りの出力電圧は零であり、出力が発生しな
いので、絶縁変圧器（22）には電圧が印加されず、偏磁
も生じない。Therefore, the output voltage V 1 of each inverter (11) and (12)
And V 2 have discrete waveforms as shown in the figure, and the load voltage V L formed by combining these has a waveform in which the ripple voltage is suppressed as compared with the case of only the output voltage V 1 . Also in this case, since the temporal average value of the output voltage V 2 is zero,
The isolation transformer (22) never saturates. That is, since the remaining output voltage of the multiplex inverter is zero and no output is generated, no voltage is applied to the insulating transformer (22) and magnetic bias does not occur.
又、多重インバータのうちの１台のインバータ（12）
の出力電圧は、キャリア周波数の交流電圧となり、正負
の大きさが等しいので、絶縁変圧器（22）を偏磁させる
ことはない。更に、インバータ（12）の出力電圧は周波
数が高い交流電圧であることから、絶縁変圧器（22）を
小さく構成することができる。Also, one of the multiple inverters (12)
Since the output voltage of is an AC voltage of the carrier frequency and has the same positive and negative magnitudes, the insulating transformer (22) is not biased. Furthermore, since the output voltage of the inverter (12) is an alternating voltage with a high frequency, the insulation transformer (22) can be made small.
尚、上記実施例では、説明の簡略化のため、絶縁変圧
器を有する第２のインバータが１台の場合を示したが、
複数台であっても全く同様の効果を奏することは言うま
でもない。In addition, in the above embodiment, for simplification of description, the case where the number of the second inverter having the insulation transformer is one is shown.
It goes without saying that the same effect can be obtained even with a plurality of units.
又、負荷（30）が同期電動機の場合について説明した
が、電機子巻線を平面的に並べて、回転子に相当するも
のを直線的に移動させるリニアシンクロナスモータ等で
あってもよい。Further, the case where the load (30) is the synchronous motor has been described, but it may be a linear synchronous motor or the like in which the armature windings are arranged in a plane and the one corresponding to the rotor is linearly moved.
次に、この発明の別の発明について説明する。第11図
は、この発明の別の発明の一実施例によるゲート信号発
生器（60C）を示すブロック図であり、（62）〜（64）
及び（31）〜（34）は第21図に示したものと同様であ
る。又、図示しない多重インバータ制御装置は、第18図
のように４段構成のインバータ（11）〜（14）を備えた
こと、及び、ゲート信号発生器（60C）が４つのゲート
信号G1〜G4を発生することを除けば、第８図と同様であ
る。従って、ゲート信号発生器（60C）には、第11図に
示すように、第１のインバータ（11）に対応するキャリ
ア信号C1 *と、第２のインバータ（12）〜（14）に対応
するキャリア信号C2 *とが、個別に入力されている。Next, another invention of the present invention will be described. FIG. 11 is a block diagram showing a gate signal generator (60C) according to another embodiment of the present invention, which is (62) to (64).
And (31) to (34) are the same as those shown in FIG. Further, the multiple inverter control device (not shown) includes the inverters (11) to (14) having a four-stage configuration as shown in FIG. 18, and the gate signal generator (60C) has four gate signals G 1 to G 1 . It is similar to FIG. 8 except that G 4 is generated. Therefore, as shown in FIG. 11, the gate signal generator (60C) corresponds to the carrier signal C 1 * corresponding to the first inverter (11) and the second inverters (12) to (14). The carrier signals C 2 * to be input are individually input.
第11図において、移相器（61C）は第21図内の移動器
（61）に対応しており、第８図に参照される発振器（7
1）からのキャリア信号C1 *に基づいて、第１のインバー
タ用のキャリア信号C1を生成するようになっている。
又、電圧基準値発生器（68）及び（69）は、それぞれ、
電流制御要素（56）からの電圧基準値V*を補正して、第
１のインバータ用の電圧基準値V1 *と、第２のインバー
タ用の電圧基準値V2 *とを生成するようになっている。In FIG. 11, the phase shifter (61C) corresponds to the mover (61) in FIG. 21, and the oscillator (7
Based on the carrier signal C 1 * from 1) so as to generate a carrier signal C 1 for the first inverter.
Further, the voltage reference value generators (68) and (69) are respectively
Correct the voltage reference value V * from the current control element (56) to generate the voltage reference value V 1 * for the first inverter and the voltage reference value V 2 * for the second inverter. Has become.
第８図、第11図及び第18図に参照されるように、第１
のインバータ（11）、PWM制御器（31）、電流制御要素
（56）、移相器（61C）、電圧基準値発生器（68）及び
発振器（71）は、１段目（第１）のインバータ装置を構
成している。As shown in FIGS. 8, 11, and 18, the first
The inverter (11), PWM controller (31), current control element (56), phase shifter (61C), voltage reference value generator (68) and oscillator (71) of the first stage (first) It constitutes an inverter device.
又、第２のインバータ（12）〜（14）、PWM制御器（3
2）〜（34）、電流制御要素（56）、移相器（62）〜（6
3）、電圧基準値発生器（69）及び発振器（72）は、２
段目以降（第２）のインバータ装置を構成している。In addition, the second inverter (12) ~ (14), the PWM controller (3
2) ~ (34), current control element (56), phase shifter (62) ~ (6
3), the voltage reference value generator (69) and the oscillator (72) are 2
The inverter device of the second and subsequent stages (second) is configured.
次に、第８図、第11図及び第18図と共に、第12図の波
形図及び第13図の特性図を参照しながら、この発明の別
の発明の一実施例の動作について説明する。Next, referring to the waveform chart of FIG. 12 and the characteristic chart of FIG. 13 together with FIGS. 8, 11 and 18, the operation of another embodiment of the present invention will be described.
電圧基準値発生器（68）及び（69）は、電流制御要素
（56）からの電圧基準値V*（正弦波）を補正して、第12
図のように、第１のインバータ用の電圧基準値V1 *と第
２のインバータ用の電圧基準値V2 *とを生成する。The voltage reference value generators (68) and (69) correct the voltage reference value V * (sine wave) from the current control element (56) to generate a twelfth voltage.
As shown, a voltage reference value V 1 * for the first inverter and a voltage reference value V 2 * for the second inverter are generated.
即ち、電圧基準値発生器（68）は、電圧基準値V*と、
第１のインバータ（11）の最大出力電圧V1に対応する電
圧基準値V1M *との比較結果に応じて、以下にように電圧
基準値V1 *を補正する。That is, the voltage reference value generator (68) has a voltage reference value V * ,
The voltage reference value V 1 * is corrected as follows according to the comparison result with the voltage reference value V 1M * corresponding to the maximum output voltage V 1 of the first inverter (11).
（ｉ） V*＞V1M *のとき、V1 *＝V1M * （ii） −V1M *≦V*≦V1M *のとき、V1 *＝V* （iii） −V1M *＞V*のとき、V1 *＝V1M * 同様に、電圧基準値発生器（69）は、電圧基準値V*と
最大の電圧基準値V1M *との比較結果に応じて、以下のよ
うに電圧基準値V1 *を補正する。When (i) V *> V 1M *, V 1 * = V 1M * (ii) -V 1M * ≦ V * when ≦ V 1M * of, V 1 * = V * ( iii) -V 1M *> When V * , V 1 * = V 1M * Similarly, the voltage reference value generator (69) operates as follows according to the comparison result between the voltage reference value V * and the maximum voltage reference value V 1M *. Correct the voltage reference value V 1 * to.
（ｉ） V*＞V1M *のとき、V2 *＝V*−V1M * （iii） −V1M *≦V*のとき、V2 *＝０ （iii） −V1M *＞V*のとき、V2 *＝V*＋V1M * この結果、電圧基準値V*（即ち、負荷電圧基準値
VL *）が第１のインバータの最大出力電圧以上の期間
は、第２のインバータの出力電圧V2により、負荷電圧基
準値VL *と第１のインバータの最大出力電圧との偏差分
に応じた電圧を分担することになる。又、負荷電圧基準
値VL *が第１のインバータの最大出力電圧以下の期間
は、第２のインバータ用のキャリア信号C2の１サイクル
間に対する第２のインバータの出力電圧V2の時間的平均
値が零となる。実際には、第２のインバータ（12）〜
（14）は３段構成であるから、電圧基準値発生器（69）
からは、上述の電圧基準値V2 *を３で除算した値が出力
されることになる。又、一般に、ｎ段の場合には、ｎで
除算した値となる。(I) when V *> V 1M *, V 2 * = V * -V 1M * (iii) when -V 1M * ≦ V * of, V 2 * = 0 (iii ) -V 1M *> V * , V 2 * = V * + V 1M * As a result, voltage reference value V * (that is, load voltage reference value
During the period when V L * ) is equal to or higher than the maximum output voltage of the first inverter, the deviation between the load voltage reference value V L * and the maximum output voltage of the first inverter is determined by the output voltage V 2 of the second inverter. The voltage will be shared accordingly. Further, during a period in which the load voltage reference value V L * is less than or equal to the maximum output voltage of the first inverter, the output voltage V 2 of the second inverter is temporally changed for one cycle of the carrier signal C 2 for the second inverter. The average value becomes zero. Actually, the second inverter (12) ~
Since (14) has a three-stage configuration, the voltage reference value generator (69)
Will output a value obtained by dividing the above-mentioned voltage reference value V 2 * by 3. Further, generally, in the case of n stages, the value is divided by n.
ここで、最大の電圧基準値V1M *は、負荷（30）の抵抗
分による電圧降下Voより大きく選ばれているはずである
から、上記のように電圧基準値V2 *の補正を行えば、イ
ンバータ出力周波数（運転周波数）ｆが零のとき、第13
図に示すように、第１のインバータ（11）のみが出力電
圧V1を発生することになる。従って、第２のインバータ
（12）〜（14）に接続された絶縁変圧器（22）〜（24）
が飽和することはない。Here, the maximum voltage reference value V 1M * should be selected to be larger than the voltage drop Vo due to the resistance component of the load (30), so if the voltage reference value V 2 * is corrected as described above, , When the inverter output frequency (operating frequency) f is zero, the 13th
As shown, only the first inverter (11) will generate the output voltage V 1 . Therefore, the isolation transformers (22) to (24) connected to the second inverters (12) to (14)
Is never saturated.
又、各瞬間において、第１のインバータ（11）が自身
の担うことのできる最大の出力電圧V1を供給しているの
で、第２のインバータ（12）〜（14）の出力電圧V2〜V4
は、常に最小の値でよいことになる。即ち、第13図から
明らかなように、第２のインバータ（12）〜（14）の出
力電圧V2〜V4は、第22図の場合と比べて、全周波数領域
で減少している。従って、絶縁変圧器（22）〜（24）の
容量を削減することができる。Also, at each instant, the first inverter (11) is supplying the maximum output voltages V 1 that may be responsible of its output voltage V 2 ~ of the second inverter (12) to (14) V 4
Is always the minimum value. That is, as is apparent from FIG. 13, the output voltages V 2 to V 4 of the second inverters (12) to (14) are reduced in the entire frequency region as compared with the case of FIG. Therefore, the capacities of the insulation transformers (22) to (24) can be reduced.
尚、上記実施例では、多重インバータ装置を４段構成
としたが、任意の段数であっても、段数に応じて電圧基
準値V2 *を調整すればよく、同等の効果を奏する。In the above embodiment, the multi-inverter device has a four-stage configuration, but even if the number of stages is arbitrary, the voltage reference value V 2 * may be adjusted according to the number of stages, and the same effect can be obtained.
又、ゲート信号発生器（60C）内の構成要素を全て計
算機（ソフトウェア）で実現してもよい。Further, all the constituent elements in the gate signal generator (60C) may be realized by a computer (software).
更に、負荷（30）が同期電動機の場合を示したが、い
わゆるリニアシンクロナスモータ（直線形同期電動機）
であっても同等の効果を奏する。Furthermore, although the case where the load (30) is a synchronous motor is shown, a so-called linear synchronous motor (linear synchronous motor) is used.
However, the same effect is obtained.
［発明の効果］ 以上のようにこの発明によれば、出力側に絶縁変圧器
が接続されていない第１のインバータと、出力側に絶縁
変圧器が接続されている少なくとも１台以上の第２のイ
ンバータと、第１及び第２のインバータのための個別の
キャリア信号及び第１及び第２のインバータに対する個
別の電圧基準値に基づいて、第１及び第２のインバータ
に対する個別のゲート信号を生成するゲート信号発生手
段とを備え、第１のインバータの出力電圧に、第２のイ
ンバータの出力電圧を絶縁変圧器を介して加算し、第１
及び第２のインバータの各出力電圧を合成して得られた
交流電力を負荷に供給するための多重インバータ制御装
置において、ゲート信号発生手段は、第１のインバータ
に対する電圧基準値に基づいて振幅が決定され且つ第１
のインバータのためのキャリア信号に同期して極性が反
転される第２のインバータに対する電圧基準値を演算す
ると共に、第１のインバータに対する電圧基準値と第１
のインバータのためのキャリア信号との比較結果に基づ
いて第２のインバータに対する電圧基準値を補正する電
圧基準値発生器と、第２のインバータに対する電圧基準
値と第１のインバータのためのキャリア信号に同期した
第２のインバータのためのキャリア信号とに基づいて第
２のインバータの出力電圧をPWM変調するためのゲート
信号を生成するPWM制御器とを含み、電圧基準値発生器
は、第１のインバータに対する電圧基準値の絶対値が第
１のインバータのためのキャリア信号の絶対値よりも小
さい場合には、第１のインバータの最大出力電圧に対応
する最大電圧基準値と第１のインバータに対する電圧基
準値の絶対値との差を第２のインバータに対する電圧基
準値とし、第１のインバータに対する電圧基準値の絶対
値が第１のインバータのためのキャリア信号の絶対値以
上の場合には、第２のインバータに対する電圧基準値を
零とすることにより、第２のインバータに対する電圧基
準値を、第１のインバータのためのキャリア信号の極性
に応じて極性が反転するパルス形状とし、第２のインバ
ータの出力電圧により第１のインバータの出力電圧に含
まれるリップル電圧を補償すると共に、第２のインバー
タのためのキャリア信号の１サイクル間に対する第２の
インバータの出力電圧の時間的平均値を零にしたので、
同期電動機からなる負荷の起動時又は低周波運転時にお
いても絶縁変圧器の飽和を防止しつつ、リップルを抑制
できる多重インバータ制御装置が得られる効果がある。[Effects of the Invention] As described above, according to the present invention, the first inverter having no insulation transformer connected to the output side and the at least one second inverter having the insulation transformer connected to the output side. And individual gate signals for the first and second inverters based on the individual carrier signals for the first and second inverters and the individual voltage reference values for the first and second inverters. And a gate signal generating means for adding the output voltage of the second inverter to the output voltage of the first inverter via an insulation transformer.
In the multiple inverter control device for supplying the load with the AC power obtained by synthesizing the output voltages of the second inverter, the gate signal generating means has the amplitude based on the voltage reference value for the first inverter. Determined and first
Calculating the voltage reference value for the second inverter whose polarity is inverted in synchronization with the carrier signal for the first inverter, and the voltage reference value for the first inverter and the first reference value.
Voltage reference value generator for correcting the voltage reference value for the second inverter based on the comparison result with the carrier signal for the second inverter, the voltage reference value for the second inverter and the carrier signal for the first inverter A PWM controller that generates a gate signal for PWM modulating the output voltage of the second inverter based on the carrier signal for the second inverter that is synchronized with the voltage reference value generator. The absolute value of the voltage reference value for the first inverter is smaller than the absolute value of the carrier signal for the first inverter, the maximum voltage reference value corresponding to the maximum output voltage of the first inverter and the absolute value for the first inverter. The difference between the absolute value of the voltage reference value and the absolute value of the voltage reference value for the second inverter is defined as the absolute value of the voltage reference value for the first inverter. Is greater than the absolute value of the carrier signal for the second inverter, the voltage reference value for the second inverter is set to zero, and the voltage reference value for the second inverter is set to the polarity of the carrier signal for the first inverter. According to the pulse shape, the polarity is inverted accordingly, the ripple voltage included in the output voltage of the first inverter is compensated by the output voltage of the second inverter, and the pulse voltage for one cycle of the carrier signal for the second inverter is corrected. Since the temporal average value of the output voltage of the inverter of 2 was set to zero,
It is possible to obtain a multiple inverter control device capable of suppressing ripple while preventing saturation of the insulating transformer even at the time of starting a load composed of a synchronous motor or at low frequency operation.
又、この発明の別の発明に係る多重インバータ制御装
置は、出力側に絶縁変圧器が接続されていない第１のイ
ンバータと、出力側に絶縁変圧器が接続されている少な
くとも１台以上の第２のインバータと、第１及び第２の
インバータに対する個別の電圧基準値を発生する電圧基
準値発生器と、第１及び第２のインバータのための個別
のキャリア信号及び各電圧基準値に基づいて、第１及び
第２のインバータに対する個別のゲート信号を生成する
ゲート信号発生手段とを備え、第１のインバータの出力
電圧に、第２のインバータの出力電圧を前記絶縁変圧器
を介して加算し、第１及び第２のインバータの各出力電
圧を合成して得られた交流電力を負荷に供給するための
多重インバータ制御装置において、負荷に供給される電
流を検出する電流検出器と、電流に基づいて負荷に供給
されるべき負荷電圧基準値を生成する電流制御要素とを
設け、電圧基準値発生器は、第１のインバータの最大出
力電圧に対応する最大電圧基準値と負荷電圧基準値との
比較結果に基づいて第１及び第２のインバータに対する
電圧基準値を補正する個別の電圧基準値発生器からな
り、第２のインバータに対する電圧基準値発生器は、第
１のインバータに対する電圧基準値に基づいて振幅が決
定され且つ第１のインバータのためのキャリア信号に同
期して極性が反転される第２のインバータに対する電圧
基準値を演算し、ゲート信号発生手段は、第２のインバ
ータに対する電圧基準値と第１のインバータのためのキ
ャリア信号に同期した第２のインバータのためのキャリ
ア信号とに基づいて第２のインバータの出力電圧をPWM
変調するためのゲート信号を生成し、電圧基準値発生器
は、負荷電圧基準値の絶対値が最大電圧基準値の絶対値
よりも大きい場合には、最大電圧基準値を第１のインバ
ータに対する電圧基準値とし、且つ、負荷電圧基準値と
最大電圧基準値との差を第２のインバータに対する電圧
基準値とし、負荷電圧基準値の絶対値が最大電圧基準値
の絶対値以下の場合には、負荷電圧基準値を第１のイン
バータに対する電圧基準値とし、且つ、第２のインバー
タに対する電圧基準値を零とすることにより、負荷電圧
基準値が最大電圧基準値よりも大きい期間は、第２のイ
ンバータの出力電圧により、負荷電圧基準値と最大電圧
基準値との偏差分に応じた電圧を分担し、インバータ運
転周波数とは無関係に、電圧基準値そのものの瞬時値の
大きさに依存して各インバータに対する電圧基準値を生
成し、絶縁変圧器の容量を最小化するように各インバー
タ毎の電圧基準値成分を非線形に分割したので、第１の
インバータが各瞬間において分担し得る最大の出力電圧
を発生することができる。従って、リップルを抑制し、
且つ絶縁変圧器の容量を軽減してコストダウンを実現し
た多重インバータ制御装置が得られる効果がある。A multiple inverter control device according to another invention of the present invention is a first inverter in which an insulation transformer is not connected to an output side and at least one or more first inverters in which an insulation transformer is connected to an output side. Two inverters, a voltage reference value generator for generating individual voltage reference values for the first and second inverters, and an individual carrier signal for each of the first and second inverters and each voltage reference value A gate signal generating means for generating individual gate signals for the first and second inverters, and adding the output voltage of the second inverter to the output voltage of the first inverter via the isolation transformer. , A multi-inverter controller for supplying alternating current power obtained by combining output voltages of the first and second inverters to a load, a current detector for detecting a current supplied to the load. And a current control element for generating a load voltage reference value to be supplied to the load based on the current, the voltage reference value generator having a maximum voltage reference value corresponding to the maximum output voltage of the first inverter. The voltage reference value generator for the second inverter comprises a separate voltage reference value generator for correcting the voltage reference values for the first and second inverters based on the result of comparison with the load voltage reference value. The amplitude is determined based on the voltage reference value for the inverter and the voltage reference value for the second inverter whose polarity is inverted in synchronism with the carrier signal for the first inverter is calculated. Of the second inverter based on the voltage reference value for the second inverter and the carrier signal for the second inverter synchronized with the carrier signal for the first inverter. PWM power voltage
A voltage reference value generator generates a gate signal for modulation, and the voltage reference value generator sets the maximum voltage reference value to a voltage for the first inverter when the absolute value of the load voltage reference value is larger than the absolute value of the maximum voltage reference value. When the reference value and the difference between the load voltage reference value and the maximum voltage reference value is the voltage reference value for the second inverter, and the absolute value of the load voltage reference value is less than or equal to the absolute value of the maximum voltage reference value, By setting the load voltage reference value as the voltage reference value for the first inverter and setting the voltage reference value for the second inverter as zero, the load voltage reference value is greater than the maximum voltage reference value during the second period. The output voltage of the inverter shares the voltage corresponding to the deviation between the load voltage reference value and the maximum voltage reference value, and depends on the magnitude of the instantaneous value of the voltage reference value itself, regardless of the inverter operating frequency. Since the voltage reference value for the inverter is generated and the voltage reference value component for each inverter is nonlinearly divided so as to minimize the capacity of the isolation transformer, the maximum output voltage that the first inverter can share at each moment Can occur. Therefore, the ripple is suppressed,
In addition, there is an effect that a multiple inverter control device that reduces the capacity of the insulating transformer and realizes cost reduction can be obtained.
第１図はこの発明の一実施例に関連する構成例を示すブ
ロック図、第２図は第１図の動作を説明するための波形
図、第３図はこの発明の一実施例に関連する他の構成例
を示すブロック図、第４図はこの発明の一実施例を示す
ブロック図、第５図は第４図内の第１のインバータの構
成を示す回路図、第６図は第４図内のゲート信号発生器
の構成を示すブロック図、第７図は第４図の動作を説明
するための波形図、第８図はこの発明の他の実施例を示
すブロック図、第９図は第８図内のゲート信号発生器の
構成を示すブロック図、第10図は第８図の動作を説明す
るための波形図、第11図はこの発明の別の発明の一実施
例のゲート信号発生器の構成を示すブロック、第12図は
第11図の動作を説明するための波形図、第13図は第11図
に基づく多重インバータ制御装置によるインバータ出力
電圧を示す周波数特性図、第14図は従来の多重インバー
タ制御装置を示すブロック図、第15図は第14図の動作を
説明するための波形図、第16図は第14図の多重インバー
タ制御装置によるインバータ出力電圧を示す周波数特性
図、第17図は低周波運転領域における第14図の動作を説
明するための波形図、第18図は従来の別の多重インバー
タ制御装置を示すブロック図、第19図及び第20図は第18
図内のインバータのそれぞれ異なる構成例を示す回路
図、第21図は第18図内のゲート信号発生器の構成を示す
ブロック図、第22図は第18図の多重インバータ制御装置
によるインバータ出力電圧を示す特性図である。 （10）……多重インバータ装置 （11）、（11A）……第１のインバータ （12）〜（14）……第２のインバータ （22）〜（24）……絶縁変圧器 （30）……負荷 （35）、（36）、（37）……電圧基準値発生器 （66）、（68）、（69）……電圧基準値発生器 （41）……電圧検出器 （42）〜（46）……補正手段 （42）、（45）……減算器、（43）……補償回路 （44）……加算器、（46）……係数器 V1……第１のインバータの出力電圧 V2〜V4……第２のインバータの出力電圧 Vr……リップル電圧 V1 *……第１のインバータに対する電圧基準値 V2 *……第２のインバータに対する電圧基準値 V1M *……最大出力電圧に対応する電圧基準値 Ｖ……インバータ出力電圧 VL……負荷電圧、VL *……負荷電圧基準値 C1……第１のインバータ用のキャリア信号 C2〜C4……第２のインバータ用のキャリア信号 尚、図中、同一符号は同一又は相当部分を示す。FIG. 1 is a block diagram showing a configuration example related to an embodiment of the present invention, FIG. 2 is a waveform diagram for explaining the operation of FIG. 1, and FIG. 3 is related to an embodiment of the present invention. FIG. 4 is a block diagram showing another configuration example, FIG. 4 is a block diagram showing one embodiment of the present invention, FIG. 5 is a circuit diagram showing the configuration of the first inverter in FIG. 4, and FIG. FIG. 7 is a block diagram showing the configuration of a gate signal generator in the figure, FIG. 7 is a waveform diagram for explaining the operation of FIG. 4, FIG. 8 is a block diagram showing another embodiment of the present invention, and FIG. 8 is a block diagram showing the structure of the gate signal generator in FIG. 8, FIG. 10 is a waveform diagram for explaining the operation of FIG. 8, and FIG. 11 is a gate of another embodiment of the present invention. FIG. 12 is a block diagram showing the configuration of the signal generator, FIG. 12 is a waveform diagram for explaining the operation of FIG. 11, and FIG. 13 is a multiplex inverter based on FIG. FIG. 14 is a frequency characteristic diagram showing the inverter output voltage by the control device, FIG. 14 is a block diagram showing a conventional multiple inverter control device, FIG. 15 is a waveform diagram for explaining the operation of FIG. 14, and FIG. FIG. 17 is a frequency characteristic diagram showing an inverter output voltage by the multiple inverter control device shown in FIG. 17, FIG. 17 is a waveform diagram for explaining the operation of FIG. 14 in a low frequency operation region, and FIG. 18 is another conventional multiple inverter control device. FIG. 19 and FIG. 20 are block diagrams showing
FIG. 21 is a circuit diagram showing a different configuration example of the inverter in the figure, FIG. 21 is a block diagram showing the configuration of the gate signal generator in FIG. 18, and FIG. 22 is an inverter output voltage by the multiple inverter control device of FIG. FIG. (10) …… Multiple inverter device (11), (11A) …… First inverter (12) to (14) …… Second inverter (22) to (24) …… Insulation transformer (30)… … Load (35), (36), (37) …… Voltage reference value generator (66), (68), (69) …… Voltage reference value generator (41) …… Voltage detector (42) ~ (46) …… correction means (42), (45) …… subtractor, (43) …… compensation circuit (44) …… adder, (46) …… coefficient unit V 1 …… of the first inverter Output voltage V 2 to V 4 …… Output voltage of the second inverter Vr …… Ripple voltage V 1 * …… Voltage reference value for the first inverter V 2 * …… Voltage reference value for the second inverter V 1M * ...... voltage reference value V ...... inverter output voltage V L ...... load voltage corresponding to the maximum output voltage, V L * ...... load voltage reference value C 1 carrier signal for ...... first inverter C 2 -C 4 Note ... carrier signal for the second inverter, in the figure, the same reference numerals denote the same or corresponding parts.
Claims (2)
１のインバータと、 出力側に絶縁変圧器が接続されている少なくとも１台以
上の第２のインバータと、 前記第１及び第２のインバータのための個別のキャリア
信号及び前記第１及び第２のインバータに対する個別の
電圧基準値に基づいて、前記第１及び第２のインバータ
に対する個別のゲート信号を生成するゲート信号発生手
段とを備え、 前記第１のインバータの出力電圧に、前記第２のインバ
ータの出力電圧を前記絶縁変圧器を介して加算し、前記
第１及び第２のインバータの各出力電圧を合成して得ら
れた交流電力を負荷に供給するための多重インバータ制
御装置において、 前記ゲート信号発生手段は、 前記第１のインバータに対する電圧基準値に基づいて振
幅が決定され且つ前記第１のインバータのためのキャリ
ア信号に同期して極性が反転される前記第２のインバー
タに対する電圧基準値を演算すると共に、前記第１のイ
ンバータに対する電圧基準値と前記第１のインバータの
ためのキャリア信号との比較結果に基づいて前記第２の
インバータに対する電圧基準値を補正する電圧基準値発
生器と、 前記第２のインバータに対する電圧基準値と前記第１の
インバータのためのキャリア信号に同期した前記第２の
インバータのためのキャリア信号とに基づいて前記第２
のインバータの出力電圧をPWM変調するためのゲート信
号を生成するPWM制御器とを含み、 前記電圧基準値発生器は、 前記第１のインバータに対する電圧基準値の絶対値が前
記第１のインバータのためのキャリア信号の絶対値より
も小さい場合には、前記第１のインバータの最大出力電
圧に対応する最大電圧基準値と前記第１のインバータに
対する電圧基準値の絶対値との差を前記第２のインバー
タに対する電圧基準値とし、 前記第１のインバータに対する電圧基準値の絶対値が前
記第１のインバータのためのキャリア信号の絶対値以上
の場合には、前記第２のインバータに対する電圧基準値
を零とすることにより、 前記第２のインバータに対する電圧基準値を、前記第１
のインバータのためのキャリア信号の極性に応じて極性
が反転するパルス形状とし、 前記第２のインバータの出力電圧により前記第１のイン
バータの出力電圧に含まれるリップル電圧を補償すると
共に、 前記第２のインバータのためのキャリア信号の１サイク
ル間に対する前記第２のインバータの出力電圧の時間的
平均値を零にしたことを特徴とする多重インバータ制御
装置。1. A first inverter to which an insulating transformer is not connected on an output side, at least one second inverter to which an insulating transformer is connected to an output side, and the first and second inverters. Gate signal generating means for generating individual gate signals for the first and second inverters based on individual carrier signals for the inverters and individual voltage reference values for the first and second inverters. The output voltage of the second inverter is added to the output voltage of the first inverter via the insulation transformer, and the output voltages of the first and second inverters are combined to obtain the output voltage. In the multiple inverter control device for supplying alternating-current power to a load, the gate signal generating means has an amplitude determined based on a voltage reference value for the first inverter, and The voltage reference value for the second inverter, whose polarity is inverted in synchronization with the carrier signal for the first inverter, is calculated, and the voltage reference value for the first inverter and the first inverter are calculated. A voltage reference value generator that corrects the voltage reference value for the second inverter based on the result of comparison with the carrier signal, and a voltage reference value for the second inverter and a carrier signal for the first inverter. The second carrier based on a synchronized carrier signal for the second inverter.
And a PWM controller that generates a gate signal for PWM modulating the output voltage of the inverter, wherein the voltage reference value generator has an absolute value of a voltage reference value with respect to the first inverter of the first inverter. Is smaller than the absolute value of the carrier signal for the first inverter, the difference between the maximum voltage reference value corresponding to the maximum output voltage of the first inverter and the absolute value of the voltage reference value for the first inverter is set to the second value. When the absolute value of the voltage reference value for the first inverter is greater than or equal to the absolute value of the carrier signal for the first inverter, the voltage reference value for the second inverter is set to By setting it to zero, the voltage reference value for the second inverter is set to the first reference value.
Pulse shape in which the polarity is inverted according to the polarity of the carrier signal for the inverter, the ripple voltage included in the output voltage of the first inverter is compensated by the output voltage of the second inverter, and 2. The multi-inverter control device, wherein the temporal average value of the output voltage of the second inverter for one cycle of the carrier signal for the inverter is set to zero.
１のインバータと、 出力側に絶縁変圧器が接続されている少なくとも１台以
上の第２のインバータと、 前記第１及び第２のインバータに対する個別の電圧基準
値を発生する電圧基準値発生器と、 前記第１及び第２のインバータのための個別のキャリア
信号及び前記各電圧基準値に基づいて、前記第１及び第
２のインバータに対する個別のゲート信号を生成するゲ
ート信号発生手段とを備え、 前記第１のインバータの出力電圧に、前記第２のインバ
ータの出力電圧を前記絶縁変圧器を介して加算し、前記
第１及び第２のインバータの各出力電圧を合成して得ら
れた交流電力を負荷に供給するための多重インバータ制
御装置において、 前記負荷に供給される電流を検出する電流検出器と、 前記電流に基づいて前記負荷に供給されるべき負荷電圧
基準値を生成する電流制御要素とを設け、 前記電圧基準値発生器は、 前記第１のインバータの最大出力電圧に対応する最大電
圧基準値と前記負荷電圧基準値との比較結果に基づいて
前記第１及び第２のインバータに対する電圧基準値を補
正する個別の電圧基準値発生器からなり、 前記第２のインバータに対する電圧基準値発生器は、前
記第１のインバータに対する電圧基準値に基づいて振幅
が決定され且つ前記第１のインバータのためのキャリア
信号に同期して極性が反転される前記第２のインバータ
に対する電圧基準値を演算し、 前記ゲート信号発生手段は、前記第２のインバータに対
する電圧基準値と前記第１のインバータのためのキャリ
ア信号に同期した前記第２のインバータのためのキャリ
ア信号とに基づいて前記第２のインバータの出力電圧を
PWM変調するためのゲート信号を生成し、 前記電圧基準値発生器は、 前記負荷電圧基準値の絶対値が前記最大電圧基準値の絶
対値よりも大きい場合には、前記最大電圧基準値を前記
第１のインバータに対する電圧基準値とし、且つ、前記
負荷電圧基準値と前記最大電圧基準値との差を前記第２
のインバータに対する電圧基準値とし、 前記負荷電圧基準値の絶対値が前記最大電圧基準値の絶
対値以下の場合には、前記負荷電圧基準値を前記第１の
インバータに対する電圧基準値とし、且つ、前記第２の
インバータに対する電圧基準値を零とすることにより、 前記負荷電圧基準値が前記最大電圧基準値よりも大きい
期間は、前記第２のインバータの出力電圧により、前記
負荷電圧基準値と前記最大電圧基準値との偏差分に応じ
た電圧を分担することを特徴とする多重インバータ制御
装置。2. A first inverter to which an insulating transformer is not connected on the output side, at least one second inverter to which an insulating transformer is connected to the output side, and the first and second inverters. A voltage reference value generator for generating an individual voltage reference value for the inverter, and the first and second voltage reference values based on the individual carrier signals and the respective voltage reference values for the first and second inverters. Gate signal generating means for generating an individual gate signal for the inverter, adding the output voltage of the second inverter to the output voltage of the first inverter via the isolation transformer, A multiple inverter control device for supplying to a load alternating current power obtained by combining output voltages of a second inverter, comprising: a current detector for detecting a current supplied to the load; And a current control element that generates a load voltage reference value to be supplied to the load based on the current, the voltage reference value generator is a maximum voltage reference value corresponding to the maximum output voltage of the first inverter. And an individual voltage reference value generator that corrects the voltage reference values for the first and second inverters based on a comparison result between the load voltage reference value and the load voltage reference value, and the voltage reference value generator for the second inverter is Calculating a voltage reference value for the second inverter whose amplitude is determined based on the voltage reference value for the first inverter and whose polarity is inverted in synchronization with a carrier signal for the first inverter, The gate signal generating means is configured to synchronize the second inverter with the voltage reference value for the second inverter and a carrier signal for the first inverter. The output voltage of the second inverter based on the carrier signal for the
Generating a gate signal for PWM modulation, the voltage reference value generator, when the absolute value of the load voltage reference value is larger than the absolute value of the maximum voltage reference value, the maximum voltage reference value The voltage reference value for the first inverter is used, and the difference between the load voltage reference value and the maximum voltage reference value is used as the second reference value.
The voltage reference value for the inverter, the load voltage reference value is less than or equal to the maximum voltage reference value in absolute value, the load voltage reference value is the voltage reference value for the first inverter, and, By setting the voltage reference value for the second inverter to zero, the load voltage reference value and the load voltage reference value may be different from the output voltage of the second inverter during a period in which the load voltage reference value is larger than the maximum voltage reference value. A multi-inverter control device, which shares a voltage according to a deviation from a maximum voltage reference value.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1201265A JP2507620B2 (en) | 1989-08-04 | 1989-08-04 | Multiple inverter control device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1201265A JP2507620B2 (en) | 1989-08-04 | 1989-08-04 | Multiple inverter control device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0370472A JPH0370472A (en) | 1991-03-26 |
| JP2507620B2 true JP2507620B2 (en) | 1996-06-12 |
Family
ID=16438086
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1201265A Expired - Lifetime JP2507620B2 (en) | 1989-08-04 | 1989-08-04 | Multiple inverter control device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2507620B2 (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3741171B2 (en) * | 1996-06-17 | 2006-02-01 | 株式会社安川電機 | Multiple pulse width modulation power converter |
| JP4886643B2 (en) * | 2006-10-04 | 2012-02-29 | 川崎重工業株式会社 | Railway vehicle power control device |
| DE102011003861A1 (en) | 2011-02-09 | 2012-08-09 | Robert Bosch Gmbh | System for charging an energy store and method for operating a charging system |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59226625A (en) * | 1983-06-07 | 1984-12-19 | 株式会社東芝 | Harmonic wave removing device of power converter |
| JPH0783611B2 (en) * | 1989-06-12 | 1995-09-06 | 株式会社東芝 | Power converter control device |
-
1989
- 1989-08-04 JP JP1201265A patent/JP2507620B2/en not_active Expired - Lifetime
Non-Patent Citations (1)
| Title |
|---|
| 昭和５４年電気学会全国大会論文集ＰＰ９１７〜９１８「ＬＳＭ駆動用ＰＷＭ多重インバータの電流制御方式」 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0370472A (en) | 1991-03-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1921740B1 (en) | Power converter control | |
| US11329593B2 (en) | Power conversion device and rotating machine drive system | |
| US6643156B2 (en) | Transformerless two-phase inverter | |
| JP2507620B2 (en) | Multiple inverter control device | |
| EP0446844B1 (en) | Cycloconverter and the method of controlling the same | |
| JP4838031B2 (en) | Multiple inverter control system | |
| JPH0251360A (en) | Controller for pwm step-up converter | |
| KR0128346B1 (en) | Power cpmversopm apparatus | |
| JP3276135B2 (en) | Power converter | |
| KR101436562B1 (en) | Emergency driving method of inverter for electric vehicle | |
| JP3262160B2 (en) | Inverter control method and inverter device | |
| JPH0315273A (en) | Inverter | |
| JPH0779570A (en) | Power converter | |
| JP4177983B2 (en) | Multiple power converter and control method thereof | |
| JP2746010B2 (en) | Multiple inverter device | |
| JPH0898317A (en) | Controller of ac electric vehicle | |
| US20230378895A1 (en) | Method and apparatus for an isolated dc/dc converter | |
| JP3222490B2 (en) | POWER CONVERTER AND CONTROL METHOD THEREOF | |
| JP2771937B2 (en) | Power converter start-up controller | |
| CN110463011B (en) | Power conversion device | |
| JP3053907B2 (en) | Power converter | |
| JPH0824426B2 (en) | Pulse width modulation type inverter device | |
| JP3031108B2 (en) | Three-phase power supply including inverter | |
| JPH05284751A (en) | Controller for 3-pulse pwm inverter | |
| JPH0731156A (en) | Controller for three-phase inverter |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R370 | Written measure of declining of transfer procedure |
Free format text: JAPANESE INTERMEDIATE CODE: R370 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080402 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090402 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100402 Year of fee payment: 14 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100402 Year of fee payment: 14 |