JP3030974B2 - Power supply circuit - Google Patents

Power supply circuit

Info

Publication number
JP3030974B2
JP3030974B2 JP3254546A JP25454691A JP3030974B2 JP 3030974 B2 JP3030974 B2 JP 3030974B2 JP 3254546 A JP3254546 A JP 3254546A JP 25454691 A JP25454691 A JP 25454691A JP 3030974 B2 JP3030974 B2 JP 3030974B2
Authority
JP
Japan
Prior art keywords
voltage
capacitor
power supply
circuit
main switching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP3254546A
Other languages
Japanese (ja)
Other versions
JPH0568379A (en
Inventor
敏朗 黛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yamaha Corp
Original Assignee
Yamaha Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yamaha Corp filed Critical Yamaha Corp
Priority to JP3254546A priority Critical patent/JP3030974B2/en
Publication of JPH0568379A publication Critical patent/JPH0568379A/en
Application granted granted Critical
Publication of JP3030974B2 publication Critical patent/JP3030974B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Dc-Dc Converters (AREA)
  • Inverter Devices (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】この発明は、自励式スイッチング
インバータ形式の電源回路に関し、起動回路を付加した
場合に、電源スイッチをオフした後に起動を繰り返す現
象を防止して、短時間で発振を停止できるようにしたも
のである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a power supply circuit of a self-excited switching inverter type, and in a case where a start-up circuit is added, prevents a phenomenon in which start-up is repeated after turning off a power switch and stops oscillation in a short time. It is made possible.

【0002】[0002]

【従来の技術】自励式インバータ形式の電源回路とし
て、本出願人の出願に係る特公平3−1914号公報に
記載のものが提案されている。その回路構成例を図2を
参照して説明する。この回路はU1で示した回路と、U
2で示した回路が交互にオン、オフして、巻線20に交
流電圧が生じるようになっている。巻線21(帰還巻
線)、22(帰還巻線)、20(負荷巻線)はトランス
の同一コア上に巻かれたもので、巻線20と21、巻線
20と22はそれぞれ正帰還となる方向に接続されてい
る。直流電源1の電圧+B,−Bは電源スイッチSW1
を介して電源用コンデンサC2,C2に印加されてい
る。
2. Description of the Related Art As a power supply circuit of a self-excited inverter type, a circuit disclosed in Japanese Patent Publication No. Hei 3-1914 filed by the present applicant has been proposed. An example of the circuit configuration will be described with reference to FIG. This circuit includes a circuit indicated by U1 and a circuit indicated by U1.
2 alternately turns on and off so that an AC voltage is generated in the winding 20. The windings 21 (feedback winding), 22 (feedback winding) and 20 (load winding) are wound on the same core of the transformer, and windings 20 and 21 and windings 20 and 22 are respectively positive feedback. It is connected in the direction as follows. The voltages + B and -B of the DC power supply 1 are connected to the power switch SW1.
To the power supply capacitors C2 and C2.

【0003】回路U1において、トランジスタ25は主
スイッチング用トランジスタ、トランジスタ29は補助
スイッチング用トランジスタ、コンデンサ27Cは抵抗
27Rとともに時定数回路27を構成するコンデンサで
ある。ダイオード11,12はトランジスタ25を非飽
和で動作させるためのものである。すなわち、巻線21
に電圧が誘起されると、これがダイオード11を介して
トランジスタ25のベースに加わり、これをオンする。
ダイオード11,12の降下電圧が等しいとすると、ト
ランジスタ25のコレクタ・エミッタ間電圧VCEがベー
ス・エミッタ間電圧VBEに等しくなるとダイオード12
がオンし、VCE=VBEを保つに必要な電流を残して余分
な電流がトランジスタ25のコレクタ・エミッタ間に流
れる。これによりVCEは常にVCE≧VBEに保たれる。通
常、トランジスタの飽和電圧VCEはベース・エミッタ間
電圧VBEより小さいので、トランジスタ25は飽和が回
避される。回路U2も回路U1と同様に構成されてい
る。
In the circuit U1, a transistor 25 is a main switching transistor, a transistor 29 is an auxiliary switching transistor, and a capacitor 27C is a capacitor which forms a time constant circuit 27 together with a resistor 27R. The diodes 11 and 12 operate the transistor 25 in an unsaturated manner. That is, the winding 21
Is applied to the base of the transistor 25 via the diode 11 to turn it on.
Assuming that the drop voltages of the diodes 11 and 12 are equal, when the collector-emitter voltage V CE of the transistor 25 becomes equal to the base-emitter voltage V BE , the diode 12
Turns on, and an extra current flows between the collector and the emitter of the transistor 25 except for a current necessary to maintain V CE = V BE . As a result, V CE is always kept at V CE ≧ V BE . Normally, the saturation voltage V CE of the transistor is smaller than the base-emitter voltage V BE , so that the transistor 25 is prevented from being saturated. The circuit U2 is configured similarly to the circuit U1.

【0004】図2の回路は次のように動作する。回路U
1がオン状態のときは、巻線21,20の正帰還作用に
より、トランジスタ25はオンし続ける。コンデンサ2
7Cの電圧は27R×27Cの時定数で時間とともに上
昇し、所定時間後にトランジスタ29をオンして、トラ
ンジスタ25をオフする。トランジスタ25がオフする
と巻線20の自己誘導により、巻線20の両端にかかる
電圧が反転し、今度は回路U2側がオン状態となる。
The circuit shown in FIG. 2 operates as follows. Circuit U
When 1 is in the ON state, the transistor 25 keeps on due to the positive feedback action of the windings 21 and 20. Capacitor 2
The voltage of 7C rises with time at a time constant of 27R × 27C, and after a predetermined time, the transistor 29 is turned on and the transistor 25 is turned off. When the transistor 25 is turned off, the voltage applied to both ends of the winding 20 is inverted by the self-induction of the winding 20, and the circuit U2 is turned on.

【0005】トランジスタ25がオフしてからトランジ
スタ26がオンするまである時間を必要とするが、この
間トランジスタ25はオフ状態を保持してなければいけ
ない。幸いにもこれは次に述べる2つの理由により確保
されている。1つは、トランジスタ29がオンしてから
トランジスタ25がオンするまでの時間(トランジスタ
25のオフ時間)にコンデンサ27Cに蓄えられたオー
バチャージにより、トランジスタ29がしばらくオン状
態にあることと、もう1つは、トランジスタ29自身の
オフ時間によるもの(トランジスタ29には完全に飽和
スイッチングしており、ターンオフはある時間を要す
る)である。トランジスタ25のオフ状態が保持されて
いる時間内にトランジスタ26がオンするようにするこ
とで、安定した動作が可能となる。トランジスタ26が
オンしてしまえば、トランジスタ25は0バイアスとな
り、オフを続ける。
A certain time is required from the time when the transistor 25 is turned off to the time when the transistor 26 is turned on. During this time, the transistor 25 must be kept off. Fortunately, this is secured for two reasons: One is that the transistor 29 is in the ON state for a while due to the overcharge stored in the capacitor 27C during the time from when the transistor 29 is turned on to when the transistor 25 is turned on (the off time of the transistor 25). One is due to the off-time of the transistor 29 itself (the transistor 29 has completely saturated switching, and the turn-off takes a certain time). When the transistor 26 is turned on within a time period in which the off state of the transistor 25 is held, stable operation can be performed. When the transistor 26 is turned on, the transistor 25 becomes 0 bias and keeps off.

【0006】時定数28R×28Cによる一定時間後、
今後はトランジスタ30がオンし、トランジスタ26が
オフする。このようにして発振モードが形成され、スイ
ッチングインバータとして動作する。
[0006] After a certain time by a time constant 28R × 28C,
From now on, the transistor 30 will be on and the transistor 26 will be off. The oscillation mode is formed in this way, and operates as a switching inverter.

【0007】図2の回路はこのままでは自己起動ができ
ない。起動回路を付加した例を図3に示す。これは本出
願人の出願に係る特願平3−166383号の図面図1
0に提案されているものである。
The circuit shown in FIG. 2 cannot start itself in this state. FIG. 3 shows an example in which a starting circuit is added. This is shown in FIG. 1 of Japanese Patent Application No. 3-166383 filed by the present applicant.
0 has been proposed.

【0008】図3において主スイッチングトランジスタ
25のベース回路に抵抗40、コンデンサ41、ダイオ
ード42からなる起動回路15が付加されている。抵抗
40は電力ロスを伴うので高抵抗とし、強い起動のため
にはコンデンサ41の容量を大きくする。
In FIG. 3, a starting circuit 15 including a resistor 40, a capacitor 41, and a diode 42 is added to the base circuit of the main switching transistor 25. Since the resistor 40 involves a power loss, the resistor 40 has a high resistance, and the capacity of the capacitor 41 is increased for a strong start.

【0009】電源スイッチSW1をオンしたとき、トラ
ンスの巻線電圧は零であり、コンデンサ41の充電電荷
も零である。抵抗40を流れる電流はわずかであり、コ
ンデンサ41を充電しながら抵抗35を通り、巻線21
を流れ、B点に至るが、抵抗35に大きな電位差を生じ
させるほどの電流ではない。よって、最初はB点、C
点、D点はほぼ同電位であるため主スイッチングトラン
ジスタ25もオフしている。 時間とともにコンデンサ
41は充電されB点とD点の電位差が主スイッチングト
ランジスタ25のベース・エミッタ間順方向電圧に達す
るとトランジスタ25が能動領域に入る。このとき帰環
巻線21から抵抗35、コンデンサ41を通ってトラン
ジスタ25のベースに至る正帰環ループが形成され、正
帰還により主スイッチングトランジスタ25は加速的に
オンし、巻線21から抵抗35を通って流れる大きなベ
ース電流によりオンを続ける。このとき抵抗35からコ
ンデンサ41に流れる電流は、抵抗40から逆充電され
る電流よりはるかに大きいため、コンデンサ41の電位
はダイオード42の順方向電位となり、起動後はこのダ
イオード42の順方向電位で固定される。また、起動後
はこのダイオード42が正帰環ループを形成維持する。
よって起動後には、発振が維持され常に巻線21からの
充電電流が支配的となり、もはや抵抗40からの微少な
逆充電電流は無に等しくなり、この抵抗40により、主
スイッチングトランジスタ25がオフすべきタイミング
に誤ってオンすることはない。
When the power switch SW1 is turned on, the winding voltage of the transformer is zero, and the charge of the capacitor 41 is also zero. The current flowing through the resistor 40 is small and passes through the resistor 35 while charging the capacitor 41.
To the point B, but the current is not large enough to cause a large potential difference in the resistor 35. Therefore, first, point B, C
The points D and D have substantially the same potential, so the main switching transistor 25 is also off. The capacitor 41 is charged with time, and when the potential difference between the points B and D reaches the forward voltage between the base and the emitter of the main switching transistor 25, the transistor 25 enters the active region. At this time, a positive return loop is formed from the return winding 21 to the base of the transistor 25 through the resistor 35 and the capacitor 41, and the main switching transistor 25 is rapidly turned on by positive feedback. It continues to turn on due to the large base current flowing through it. At this time, since the current flowing from the resistor 35 to the capacitor 41 is much larger than the current reversely charged from the resistor 40, the potential of the capacitor 41 becomes the forward potential of the diode 42. Fixed. After starting, the diode 42 forms and maintains a positive feedback loop.
Therefore, after startup, oscillation is maintained and the charging current from the winding 21 is always dominant, and the slight reverse charging current from the resistor 40 is no longer equal to nothing, and the main switching transistor 25 is turned off by the resistor 40. There is no accidental turning on at the right time.

【0010】[0010]

【発明が解決しようとする課題】前記図3の起動回路1
5(15′)によれば、電源スイッチSW1をオフした
場合、次のように動作する。 電源スイッチSW1をオフしてもコンデンサC2に
電荷が蓄えられているので、そのまま発振し続ける。
The starting circuit 1 shown in FIG.
According to 5 (15 '), when the power switch SW1 is turned off, the following operation is performed. Even if the power switch SW1 is turned off, since the electric charge is stored in the capacitor C2, the oscillation continues as it is.

【0011】 直流電源1からコンデンサC2への電
荷の補給は停止されているため、コンデンサC2の電圧
(A点の電位)は徐々に下がり、巻線21に誘導される
電圧も低下する。
Since the supply of electric charge from DC power supply 1 to capacitor C 2 is stopped, the voltage of capacitor C 2 (potential at point A) gradually decreases, and the voltage induced in winding 21 also decreases.

【0012】 巻線21に誘導される電圧により主ス
イッチングトランジスタ25のベース・エミッタ間に印
加される電圧がその順方向電圧(約0.6V)より低下
すると、主スイッチングトランジスタ25はもはやオン
できなくなるので、発振は停止する。
When the voltage applied between the base and the emitter of the main switching transistor 25 by the voltage induced in the winding 21 falls below its forward voltage (about 0.6 V), the main switching transistor 25 can no longer be turned on. Therefore, oscillation stops.

【0013】 発振が停止してもコンデンサC2には
電荷が残っているので、コンデンサC2の放電電流が抵
抗40→コンデンサ41→抵抗35→巻線21→巻線2
0へと流れ、コンデンサ41は徐々に逆充電されてい
く。発振が停止しているため、巻線21からの逆充電打
消電流は生じ得ない。
[0013] Even if the oscillation stops, the electric charge remains in the capacitor C2, so that the discharge current of the capacitor C2 is changed from the resistance 40 → the capacitor 41 → the resistance 35 → the winding 21 → the winding 2
It flows to 0, and the capacitor 41 is gradually reverse-charged. Since the oscillation is stopped, the reverse charge canceling current from the winding 21 cannot occur.

【0014】 時間とともにコンデンサ41が逆充電
されて、B点とD点の電位差が主スイッチングトランジ
スタ25のベース・エミッタ間順方向電圧に達するとト
ランジスタ25が再び能動領域に入る。このとき帰環巻
線21自体に誘起される電圧は低いがコンデンサ41の
電圧と直列になるので、正帰環ループが形成され、主ス
イッチングトランジスタ25は加速的にオンして発振を
再開する。
When the capacitor 41 is reversely charged with time, and the potential difference between the points B and D reaches the forward voltage between the base and the emitter of the main switching transistor 25, the transistor 25 enters the active region again. At this time, although the voltage induced in the return ring winding 21 itself is low, it becomes in series with the voltage of the capacitor 41, so that a positive return loop is formed, and the main switching transistor 25 is turned on at an accelerated speed to resume oscillation.

【0015】 発振が再開すれば、巻線21からの電
流によりコンデンサ41がダイオード42に対し順方向
に充電されてしまう。巻線21に誘導される電圧は低く
なっているので、主スイッチングトランジスタ25のベ
ース・エミッタ間電圧はその順方向電圧より低下し、こ
のトランジスタ25はもはやオンし得なくなり、発振を
停止する。
When the oscillation restarts, the capacitor 41 is charged in the forward direction with respect to the diode 42 by the current from the winding 21. Since the voltage induced in the winding 21 is low, the base-emitter voltage of the main switching transistor 25 drops below its forward voltage, and this transistor 25 can no longer be turned on, and stops oscillating.

【0016】 しかし、発振が停止すると再びコンデ
ンサC2から抵抗40→コンデンサ40→…のルートで
コンデンサ40が逆充電された後再び発振を再開する。
However, when the oscillation stops, the capacitor 40 is again charged from the capacitor C2 through the route of the resistor 40 → the capacitor 40 →.

【0017】このように、前記図3の起動回路15(1
5′)によれば電源スイッチSW1をオフした後も、A
点の電位が充分小さくなるまで発振、停止を繰り返し、
即座に発振を停止できない欠点があった。装置として見
た場合にはパワーオフ後にもパワーランプ等が点滅した
り、さらには発振の周波数が下っていくので最後にはト
ランス等が異音を出す等の不都合となる。この発明は、
前記従来の技術における欠点を解決して、電源スイッチ
をオフした後、短時間で発振を停止することができる増
幅回路を提供しようとするものである。
As described above, the starting circuit 15 (1) shown in FIG.
According to 5 '), even after the power switch SW1 is turned off, A
Oscillation and stop are repeated until the potential of the point becomes sufficiently small.
There was a disadvantage that oscillation could not be stopped immediately. When viewed as a device, the power lamp or the like flashes even after the power is turned off, and furthermore, the frequency of oscillation decreases, so that a transformer or the like finally emits an unusual sound. The present invention
An object of the present invention is to provide an amplifier circuit which can stop oscillation in a short time after turning off a power switch, by solving the drawbacks of the conventional technique.

【0018】[0018]

【課題を解決するための手段】この発明は、電源用コン
デンサと帰還巻線との間に第2の抵抗と第2のコンデン
サの直列接続回路を介挿し、主スイッチングトランジス
タがオフの時に電源用コンデンサから帰還巻線を経て負
荷巻線に至る電流路を形成し、当該第2のコンデンサの
電圧をスイッチングトランジスタのベースに印加する第
2の時定数回路からなる起動回路を具えた自励式インバ
ータ形式の電源回路において電源用コンデンサの電圧を
第2の抵抗との間で分圧して第2のコンデンサに印加す
る分圧手段を具備してなるものである。
According to the present invention, a series connection circuit of a second resistor and a second capacitor is interposed between a power supply capacitor and a feedback winding. A self-excited inverter type including a start circuit including a second time constant circuit for forming a current path from a capacitor to a load winding via a feedback winding and applying a voltage of the second capacitor to a base of a switching transistor. And a voltage dividing means for dividing the voltage of the power supply capacitor between the power supply capacitor and the second resistor and applying the voltage to the second capacitor.

【0019】[0019]

【作用】この発明によれば、電源用コンデンサの電圧を
分圧手段で分圧して起動回路の第2のコンデンサに印加
するようにしたので、電源スイッチをオフして電源用コ
ンデンサの電圧が低下して発振が停止すると、第2のコ
ンデンサが充電されても主スイッチングトランジスタを
オンさせる電圧に至らないようにすることができるの
で、発振の再開を確実に防止でき、あるいは発振の再開
を完全には防止できないまでも再開回数を減少でき、短
時間で発振を停止させることができる。
According to the present invention, since the voltage of the power supply capacitor is divided by the voltage dividing means and applied to the second capacitor of the starting circuit, the power supply switch is turned off to lower the voltage of the power supply capacitor. When the oscillation stops, the voltage that turns on the main switching transistor can be prevented from being reached even when the second capacitor is charged, so that the oscillation can be reliably prevented from restarting, or the oscillation can be completely restarted. Even if it cannot be prevented, the number of restarts can be reduced, and oscillation can be stopped in a short time.

【0020】[0020]

【実施例】この発明の一実施例を図1に示す。前記図3
と共通する部分には同一の符号を付す。図1の電源はU
1で示した回路と、U2で示した回路が交互にオン、オ
フして、巻線20に交流電圧が生じるようになってい
る。巻線21(帰還巻線)、22(帰還巻線)、20
(負荷巻線)はトランスの同一コア上に巻かれたもの
で、巻線20と21、巻線20と22はそれぞれ正帰還
となる方向に接続されている。直流電源1の電圧+B,
−Bは電源スイッチSW1を介して電源用コンデンサC
2,C2に印加されている。
FIG. 1 shows an embodiment of the present invention. FIG. 3
The same reference numerals are given to portions common to. The power supply in FIG.
The circuit indicated by 1 and the circuit indicated by U2 are alternately turned on and off, so that an AC voltage is generated in the winding 20. Windings 21 (feedback winding), 22 (feedback winding), 20
The (load winding) is wound on the same core of the transformer, and the windings 20 and 21 and the windings 20 and 22 are respectively connected in a positive feedback direction. The voltage of DC power supply 1 + B,
-B is a power supply capacitor C via a power switch SW1.
2, C2.

【0021】回路U1において、トランジスタ25は主
スイッチング用トランジスタ、トランジスタ29は補助
スイッチング用トランジスタ、コンデンサ27Cは抵抗
27Rとともに時定数回路27を構成するコンデンサで
ある。主スイッチングトランジスタ25のベース回路に
抵抗40,50、コンデンサ41、ダイオード42から
なる起動回路15が付加されている。抵抗40は電力ロ
スを伴うので高抵抗とし、強い起動のためにはコンデン
サ41の容量を大きくする。抵抗50は分圧用の抵抗で
ある。回路U2も回路U1と同様に構成されている。
In the circuit U1, the transistor 25 is a main switching transistor, the transistor 29 is an auxiliary switching transistor, and the capacitor 27C is a capacitor constituting the time constant circuit 27 together with the resistor 27R. A starting circuit 15 including resistors 40 and 50, a capacitor 41, and a diode 42 is added to the base circuit of the main switching transistor 25. Since the resistor 40 involves a power loss, the resistor 40 has a high resistance, and the capacity of the capacitor 41 is increased for a strong start. The resistor 50 is a resistor for voltage division. The circuit U2 is configured similarly to the circuit U1.

【0022】図1の電源回路は次のように動作する。電
源スイッチSW1をオンしたとき、トランスの巻線電圧
は零であり、コンデンサ41の充電電圧も零である。抵
抗40を流れる電流はわずかであり、コンデンサ41を
充電しながら抵抗35を通り、巻線21を流れ、B点に
至るが、抵抗35に大きな電位差を生じさせるほどの電
流ではない。よって、最初はB点、C点、D点はほぼ同
電位であるため主スイッチングトランジスタ25もオフ
している。
The power supply circuit of FIG. 1 operates as follows. When the power switch SW1 is turned on, the winding voltage of the transformer is zero, and the charging voltage of the capacitor 41 is also zero. The current flowing through the resistor 40 is small, passes through the resistor 35 while charging the capacitor 41, flows through the winding 21, and reaches point B, but is not enough current to cause a large potential difference in the resistor 35. Therefore, initially, the points B, C, and D have substantially the same potential, so that the main switching transistor 25 is also off.

【0023】時間とともにコンデンサ41は充電され、
B点とD点の電位差が主スイッチングトランジスタ25
のベース・エミッタ間順方向電圧に達するとトランジス
タ25が能動領域に入る。このとき帰環巻線21から抵
抗35、コンデンサ41を通ってトランジスタ25のベ
ースに至る正帰環ループが形成され、正帰還により主ス
イッチングトランジスタ25は加速的にオンし、巻線2
1から抵抗35を通って流れる大きなベース電流により
オンを続ける。このとき抵抗35からコンデンサ41に
流れる電流は、抵抗40から逆充電される電流よりはる
かに大きいため、コンデンサ41の電位はダイオード4
2の順方向電位となり、起動後はこのダイオード42の
順方向電位で固定される。よって起動後にトランジスタ
25のオフタイミングで抵抗40,50により、主スイ
ッチングトランジスタ25が誤ってオンすることはな
い。
With time, the capacitor 41 is charged,
The potential difference between the points B and D is the main switching transistor 25
Transistor 25 enters the active region. At this time, a positive return loop is formed from the return winding 21 to the base of the transistor 25 through the resistor 35 and the capacitor 41, and the main switching transistor 25 is turned on at an accelerated rate by positive feedback.
It remains on due to the large base current flowing from 1 through resistor 35. At this time, since the current flowing from the resistor 35 to the capacitor 41 is much larger than the current reversely charged from the resistor 40, the potential of the capacitor 41 is
2 and is fixed at the forward potential of the diode 42 after startup. Therefore, the main switching transistor 25 is not accidentally turned on by the resistors 40 and 50 at the off timing of the transistor 25 after startup.

【0024】回路U1がオン状態のときは、巻線21,
20の正帰還作用により、トランジスタ25はオンし続
ける。コンデンサ27Cの電圧は27R×27Cの時定
数で時間とともに上昇し、所定時間後にトランジスタ2
9をオンして、トランジスタ25をオフする。トランジ
スタ25がオフすると巻線20の誘導により、巻線20
の両端にかかる電圧が反転し、今度は回路U2側がオン
状態となる。
When the circuit U1 is on, the windings 21 and
Due to the positive feedback action of 20, the transistor 25 keeps on. The voltage of the capacitor 27C increases with time with a time constant of 27R × 27C, and after a predetermined time, the transistor 2
9 is turned on and the transistor 25 is turned off. When the transistor 25 is turned off, the winding 20
Is inverted, and the circuit U2 side is turned on this time.

【0025】トランジスタ25がオフしてからトランジ
スタ26がオンするまである時間を必要とするが、この
間トランジスタ25はコンデンサ27Cに蓄えられたオ
ーバチャージとトランジスタ29自身のオフ時間により
オフ状態が保持されている。トランジスタ25のオフ状
態が保持されている時間内にトランジスタ26がオンす
るようにすることで、安定した動作が可能となる。トラ
ンジスタ26がオンしてしまえば、トランジスタ25は
0バイアスとなり、オフを続ける。
A certain period of time is required from the time when the transistor 25 is turned off to the time when the transistor 26 is turned on. During this time, the off state of the transistor 25 is maintained due to the overcharge stored in the capacitor 27C and the off time of the transistor 29 itself. I have. When the transistor 26 is turned on within a time period in which the off state of the transistor 25 is held, stable operation can be performed. When the transistor 26 is turned on, the transistor 25 becomes 0 bias and keeps off.

【0026】時定数28R×28Cによる一定時間後、
今後はトランジスタ30がオンし、トランジスタ26が
オフする。このようにして発振モードが形成され、スイ
ッチングインバータとして動作する。
After a certain time by a time constant 28R × 28C,
From now on, the transistor 30 will be on and the transistor 26 will be off. The oscillation mode is formed in this way, and operates as a switching inverter.

【0027】電源スイッチSW1をオフした時は、次の
ように動作する。 電源スイッチSW1をオフしてもコンデンサC2に
電荷が蓄えられているので、そのまま発振し続ける。
When the power switch SW1 is turned off, the following operation is performed. Even if the power switch SW1 is turned off, since the electric charge is stored in the capacitor C2, the oscillation continues as it is.

【0028】 直流電源1からコンデンサC2への電
荷の補給は停止されているため、コンデンサC2の電圧
(A点の電位)は徐々に下がり、巻線21に誘導される
電圧も低下する。
Since the supply of charge from the DC power supply 1 to the capacitor C 2 is stopped, the voltage of the capacitor C 2 (potential at point A) gradually decreases, and the voltage induced in the winding 21 also decreases.

【0029】 巻線21に誘導される電圧により主ス
イッチングトランジスタ25のベース・エミッタ間に印
加される電圧がその順方向電圧(約0.6V)より低下
すると、主スイッチングトランジスタ25はもはやオン
できなくなるので、発振は停止する。
When the voltage applied between the base and the emitter of the main switching transistor 25 becomes lower than its forward voltage (about 0.6 V) due to the voltage induced in the winding 21, the main switching transistor 25 can no longer be turned on. Therefore, oscillation stops.

【0030】 発振が停止してもコンデンサC2には
電荷が残っているので、コンデンサC2の放電電流が抵
抗40→コンデンサ41→抵抗35→巻線21→巻線2
0へと流れ、コンデンサ41は徐々に逆充電されてい
く。発振が停止しているため、巻線21からの逆充電打
消電流は生じ得ない。
Even if the oscillation is stopped, since the electric charge remains in the capacitor C2, the discharge current of the capacitor C2 is changed from the resistance 40 → the capacitor 41 → the resistance 35 → the winding 21 → the winding 2
It flows to 0, and the capacitor 41 is gradually reverse-charged. Since the oscillation is stopped, the reverse charge canceling current from the winding 21 cannot occur.

【0031】 しかし、コンデンサ40はこの電流路
によって抵抗50で分圧される電圧までしか充電されな
いので、この分圧される電圧(正確には抵抗50+抵抗
35に分圧される電圧)が主スイッチングトランジスタ
25のベース・エミッタ間順方向電圧(約0.6V)よ
りも低い値であれば、主スイッチングトランジスタ25
はオンできず、発振は再開されない。したがって、コン
デンサC2の電荷は、そのまま抵抗40,50,35、
巻線21,20を経て徐々に放電される。
However, since the capacitor 40 is charged only by the current path up to the voltage divided by the resistor 50, the divided voltage (more precisely, the voltage divided by the resistor 50 + the resistor 35) is used for the main switching. If the value is lower than the forward voltage between the base and the emitter of the transistor 25 (about 0.6 V), the main switching transistor 25
Cannot be turned on and oscillation is not resumed. Therefore, the electric charge of the capacitor C2 is directly transferred to the resistors 40, 50, 35,
It is gradually discharged through the windings 21 and 20.

【0032】以上から明らかなように、分圧抵抗50の
値を次の(イ)、(ロ)を満足するように抵抗40,3
5等との関係で設定すれば、電源スイッチ2をオフした
時に発振の再開を防止できる。 (イ) 電源スイッチSW1をオフ状態からオンした時
は、コンデンサC2の電圧+B,−Bに対してコンデン
サ41を主スイッチングトランジスタ25をオンできる
電圧まで充電できる。 (ロ) 電源スイッチSW1をオン状態からオフした時
は、発振を初めて停止した時のコンデンサC2の低下し
た電圧に対してコンデンサ41を主スイッチングトラン
ジスタをオンできる電圧まで充電させない。
As is clear from the above, the value of the voltage dividing resistor 50 is adjusted so that the following (a) and (b) are satisfied.
If the setting is made in relation to 5 or the like, the restart of oscillation can be prevented when the power switch 2 is turned off. (A) When the power switch SW1 is turned on from the off state, the capacitor 41 can be charged to a voltage at which the main switching transistor 25 can be turned on with respect to the voltages + B and -B of the capacitor C2. (B) When the power switch SW1 is turned off from the on state, the capacitor 41 is not charged to a voltage at which the main switching transistor can be turned on with respect to the reduced voltage of the capacitor C2 when the oscillation is stopped for the first time.

【0033】なお、(ロ)は発振を1度も再開させない
ための条件である。抵抗50に分割される電圧をこれよ
り高い電圧に設定した場合には、発振が何度か再開する
ことになるが、再開する回数を減少できる効果は得ら
れ、前記図3の分圧抵抗がないものに比べれば、短時間
で発振を停止させることができる。なお、分圧抵抗は抵
抗50に代えて、点線で示す位置に抵抗51を挿入する
ようにしてもよい。
(B) is a condition for preventing oscillation from being restarted at all. When the voltage divided by the resistor 50 is set to a higher voltage, the oscillation is restarted several times, but the effect of reducing the number of restarts is obtained, and the voltage dividing resistor in FIG. Oscillation can be stopped in a short time as compared with the case where there is no oscillation. Note that the voltage dividing resistor may be such that the resistor 51 is inserted at a position indicated by a dotted line instead of the resistor 50.

【0034】次に、この発明を特願平3−166383
号の電源回路に適用した実施例について説明する。ま
ず、この電源回路について説明する。この電源回路は、
電圧共振および電流共振の双方を利用してスイッチング
損失を極限まで減少させ変換効率の向上を図るととも
に、回路内の各部電圧および各部電流の動作波形をより
正弦波に近づけて低雑音化を図ったものである。
Next, the present invention is disclosed in Japanese Patent Application No. 3-166383.
An embodiment applied to the power supply circuit of FIG. First, this power supply circuit will be described. This power supply circuit
By using both voltage resonance and current resonance to reduce switching loss to the utmost and improve conversion efficiency, the operating waveform of each part voltage and each part current in the circuit is made closer to a sine wave to reduce noise. Things.

【0035】この電源回路は、図4に示すように、直流
電源1と、それぞれ任意のタイミングでオンオフ可能な
スイッチング素子を含み、前記入力直流電源をスイッチ
ングして交流に変換し出力するスイッチング手段2と、
供給される交流入力を全波整流しコンデンサで平滑して
直流出力を取り出す直流出力手段3と、前記スイッチン
グ手段の出力端子に流れる電流に対して直列に形成され
る直列共振手段4と、前記スイッチング手段の出力端子
に生じる電圧に対して並列に形成される並列共振手段5
と、前記スイッチング手段のスイッチング素子を間欠的
にオンするように制御するタイミング制御手段6とを具
備してなる。
As shown in FIG. 4, the power supply circuit includes a DC power supply 1 and a switching element which can be turned on / off at an arbitrary timing, and a switching means 2 for switching the input DC power supply to convert the input DC power supply into AC and output it. When,
DC output means 3 for full-wave rectifying the supplied AC input and smoothing the output with a capacitor to obtain a DC output; series resonance means 4 formed in series with a current flowing through an output terminal of the switching means; Parallel resonance means 5 formed in parallel with the voltage developed at the output terminal of the means
And timing control means 6 for controlling the switching element of the switching means to be turned on intermittently.

【0036】図5は、図4のブロツクを今少し構成的に
示した基本原理構成図である。図5に示す基本原理構成
の動作を、各部の動作タイミングを示す図6を用いて説
明する。
FIG. 5 is a block diagram showing the basic principle of the block shown in FIG. The operation of the basic principle configuration shown in FIG. 5 will be described with reference to FIG. 6 showing the operation timing of each unit.

【0037】図5においてスイッチング素子S1、S2
が、図6(カ)(キ)のタイミングでオン、オフを繰り
返している時、電源電圧+VI、−VIは、A点におい
てほぼ波高値VIの交流となり、インダクタンスL2、
コンデンサC2を通ってダイオードD1、ダイオードD
2で整流され、コンデンサC3、コンデンサC4で平滑
されて、ZV1の直流となり、負荷RLに電流が流れて
いる。
In FIG. 5, switching elements S1, S2
However, when on and off are repeated at the timings shown in FIGS. 6F and 6G, the power supply voltages + VI and -VI become substantially alternating currents of the peak value VI at the point A, and the inductance L2,
Diode D1, diode D through capacitor C2
2, is smoothed by the capacitors C3 and C4, becomes DC of ZV1, and a current flows to the load RL.

【0038】S1がオンしている時、D1が順方向とな
りチャージ電流がC3に流れ込むが、S1およびD1の
インピーダンスが十分小さいとして、C3>>C2に設
定されているため、この電流はL2とC2による正弦波
状の直列共振電流となる(図6中(イ)参照)。この共
振電流は、半波経過して電流の向きが逆になるところで
D1が逆電圧となりオフするため、直列共振できなくな
り、共振が停止する。つまり、共振電流が半波終了して
電流が零に戻ったところで共振は自動的に止まる。
When S1 is on, D1 becomes forward and the charge current flows into C3. However, since the impedances of S1 and D1 are set to be sufficiently small, C3 >> C2. A sinusoidal series resonance current is generated by C2 (see (a) in FIG. 6). This resonance current is turned off when the direction of the current is reversed after a lapse of a half-wave, because D1 becomes a reverse voltage, so that the series resonance cannot be performed and the resonance stops. In other words, the resonance automatically stops when the half-wave of the resonance current ends and the current returns to zero.

【0039】この時C2には、流れた共振電流に対応し
た電荷が蓄積され両端に電圧が残る(図6中(オ)参
照)。この電荷QC2=C2・VC2は次のS2がオフ
するサイクルで負荷に放出されるので、エネルギのロス
にはならない。またインダクダンスに畜えられるエネル
ギは、電流に比例するため、電流零で共振が止まったと
きL2のエネルギは零である。このことは、ここでの有
害なノイズの発生が極めて少ないことを意味するととも
に、最終的な回路で電圧共振モードが成立する大きなポ
イントである。
At this time, at C2, a charge corresponding to the flowing resonance current is accumulated, and a voltage remains at both ends (see (e) in FIG. 6). Since this charge QC2 = C2.VC2 is released to the load in the next cycle in which S2 is turned off, no energy is lost. Since the energy stored in the inductance is proportional to the current, the energy of L2 is zero when the resonance stops at zero current. This means that the generation of harmful noise here is extremely small, and is a major point where the voltage resonance mode is established in the final circuit.

【0040】L2の磁気エネルギを完全に零にするに
は、共振電流が零にもどるまでS1をオンしておく必要
がある。共振電流が零になった後はS1をオンし続けて
も何も起らないが、エネルギを伝達しない時間が長くな
るだけで非効率的なため、多少のマージンを見てオフす
ればよい。L2、C2による共振の時間は一定であるた
め、S1のオン時間も一定値でよい。
In order to completely reduce the magnetic energy of L2 to zero, it is necessary to keep S1 on until the resonance current returns to zero. After the resonance current becomes zero, nothing happens even if S1 is kept on, but it is inefficient because only the time during which energy is not transmitted is lengthened. Therefore, it is sufficient to turn off S1 with some margin. Since the time of resonance by L2 and C2 is constant, the ON time of S1 may be a constant value.

【0041】S1をオフする時、電流共振は終了し、電
流が零になっているため、S1を流れる電流はインダク
タンスL1に流れる電流のみである。L1の値はL2、
C2と独立して設定でき、L1>>L2とすることで、
L1を流れる電流は、L2、C2の共振電流に比べて十
分小さな値とできるため、S1はほとんど零電流オフと
なり、オフ時の損失が極めて小さくなる。S1がオフす
ると(まだS2はオンしていないためS1、S2ともに
オフ)D1、D2もオフしているためここでの動作は単
にL1とコンデンサC1のみとなる。
When S1 is turned off, the current resonance ends and the current becomes zero, so that the current flowing through S1 is only the current flowing through the inductance L1. The value of L1 is L2,
It can be set independently of C2, and by setting L1 >> L2,
Since the current flowing through L1 can be a sufficiently small value compared to the resonance currents of L2 and C2, S1 is almost zero current off, and the loss during off is extremely small. When S1 is turned off (S2 is not turned on yet, both S1 and S2 are turned off), D1 and D2 are also turned off, so that the operation here is only L1 and capacitor C1.

【0042】S1がオンしている間にL1に蓄えられた
磁気エネルギー(電流)はC1との並列共振を動作させ
るエネルギとなり、A点の電圧を正弦波状で低下させ、
零を超えて−VIに近づいていく。この間の動作が電圧
共振モードである。なお、電圧共振波形は原理的には電
圧基準電位(図6(ア)中に零と表記した電位)と交差
する点に対して上下点対称の形となり図6(ア)のごと
く形成されるはずであるが、回路構成によっては(具体
的には、タイミング制御回路等がその結合巻線を介して
この電圧共振のエネルギを一部消費しているような場合
が考えられる)、波形変形が生じ得る。
The magnetic energy (current) stored in L1 while S1 is on becomes the energy for operating parallel resonance with C1, and lowers the voltage at point A in a sinusoidal manner.
Beyond zero, approaching -VI. The operation during this is the voltage resonance mode. The voltage resonance waveform is in principle symmetrical with respect to a point intersecting with a voltage reference potential (potential denoted as zero in FIG. 6A) and formed as shown in FIG. 6A. However, depending on the circuit configuration (specifically, it is conceivable that the timing control circuit or the like partially consumes the energy of the voltage resonance via the coupling winding), the waveform deformation may occur. Can occur.

【0043】A点の電位が−VI近く(C4の一端電位
より下ると)になると、D2がオンし、L1の残ってい
るエネルギ(電流)をL2、C2、D2を通じてC4に
放出するがL1の電流はもともと小さく設定されている
ため、電流的には大きな変化とならず、A点の電位が−
VI近くで止っている状態となる。このままS1、S2
をオフし続けると、S1がオンしていた時間の約半分の
時間でL1の磁気エネルギー(電流)は零となりL1
(C1)の両端電圧は−VI近くの電位から零に向かっ
て落ちてゆくことになる。逆に言えばS1のオン時間の
約半分の時間は、L1の磁気エネルギーでA点を−VI
近くの電位に保持できるため、その間にS2をオンすれ
ば、S2はその両端電圧が非常に小さい状態でオンする
零電圧オン動作となり、オン時の損失も極めて小さくな
る。
When the potential at point A becomes close to -VI (below the potential at one end of C4), D2 turns on and the remaining energy (current) of L1 is released to C4 through L2, C2 and D2, but L1 is released. Is originally set to be small, the current does not significantly change, and the potential at the point A becomes −
It is in a state of stopping near VI. S1, S2 as is
Is kept off, the magnetic energy (current) of L1 becomes zero in about half the time when S1 is on, and L1
The voltage across (C1) falls from a potential near -VI toward zero. Conversely, about half of the on-time of S1, the point A is -VI with the magnetic energy of L1.
Since S2 can be turned on during that time, if S2 is turned on during that time, S2 is turned on with zero voltage, and the loss at the time of turning on becomes extremely small.

【0044】S2をオンさせる時の両端電圧(上記−V
I近くと表現した値と−VIとの差)は厳密に言えば零
でなく、主にS1のオン時の電流共振後に残ったVC2
等による電圧が存在している。しかし、VC2はC2の
値によって異なった値となる。同じ共振周波数でもL2
とのかね合いでC2の設定には自由度があり、一般的
に、直列共振が正常に起こる範囲でC2を大きくL2を
小さくしたほうがロスが小さくなるのでVC2も結果的
に小さい値となり、VIに比べればほとんど無視できる
電圧となる。
The voltage at both ends when S2 is turned on (-V
Strictly speaking, the difference between the value expressed as close to I and -VI) is not zero, and VC2 mainly remaining after the current resonance when the S1 is turned on.
And so on. However, VC2 has a different value depending on the value of C2. L2 even at the same resonance frequency
In consideration of the above, there is a degree of freedom in setting C2. Generally, when C2 is increased and L2 is decreased in a range where the series resonance normally occurs, the loss is reduced. The voltage is almost negligible compared to.

【0045】S2をオンすると負側の電流共振が生じC
4にチャージ電流が流れる。以後は図6に示すように上
述した動作をS1とS2の立場を入れ換えつつ繰り返し
ていく。
When S2 is turned on, negative side current resonance occurs and C
4, a charging current flows. Thereafter, as shown in FIG. 6, the above operation is repeated while exchanging the positions of S1 and S2.

【0046】S1をオフしてからS2をオンするまでの
時間は、L1、C1による電圧共振によりA点が−VI
近くに達する時間より多少長くとればよく、これもそれ
以上長く取りすぎても非効率なだけである。この時間も
それほど厳密な設定を必要とせず、固定値でよい。
The time from turning off S1 to turning on S2 is such that the point A is -VI due to the voltage resonance caused by L1 and C1.
It only needs to be a little longer than the time to get close, and taking too long is just inefficient. This time does not need to be set so strictly, and may be a fixed value.

【0047】なお、念のため、S1、S2のオン期間
と、S1またはS2をオフしてからS2またはS1をオ
ンするまでの時間について、今少し検討しておくと、一
般的には、各スイッチ素子のオン期間が前記直列共振手
段の共振半周期より大きく、両スイッチ素子の双方オフ
期間が前記並列共振手段の共振周期の1/2より小さく
なるようにしてやればよいといえるが、その際にも、L
1、C1による電圧共振回路に予め与えられるエネルギ
量についての検討と、加えて同一の並列共振周波数とす
る場合でもL1とC1の各値の設定のしかたに注意すべ
きであろう。すなわち、各スイッチ素子のオン期間がそ
の付与エネルギを決定しているわけであり、与えられた
エネルギ(すなわちオン期間相当値)に対してオフ期間
はおのずと制約を受けることになる。解析によれば、実
際には、オン期間とオフ期間が決定されれば、その時点
でスイッチング周波数は決まり、この発明の動作を満足
する並列共振(電圧共振)周波数、および並列共振波形
の利用部分は一義的に決ってしまうことが判明してい
る。例えば、オン期間を有限小(ほぼ零)に設定する
と、その場合の電圧共振波形は、スイッチング周波数と
ほぼ同一周波数でほぼ正弦波上に変化をするように見え
る。なお、場合によつては電圧共振の電圧ピーク値に達
しても、いまだ所望の2VIなる出力端電位変化を実現
し得ない場合も有り得るので注意が必要である。
It should be noted that, just in case, the ON period of S1 and S2 and the time from when S1 or S2 is turned off to when S2 or S1 is turned on are slightly examined. It can be said that the on-period of the switch element is longer than the resonance half cycle of the series resonance means, and the off-period of both switch elements is shorter than 共振 of the resonance cycle of the parallel resonance means. Also, L
Attention should be paid to the consideration of the amount of energy given to the voltage resonance circuit by C1 and C1, and to the setting of each value of L1 and C1 even when the same parallel resonance frequency is used. That is, the ON period of each switch element determines its applied energy, and the OFF period is naturally restricted by the applied energy (ie, the ON period equivalent value). According to the analysis, when the ON period and the OFF period are actually determined, the switching frequency is determined at that time, and the parallel resonance (voltage resonance) frequency and the use of the parallel resonance waveform satisfying the operation of the present invention. Has been found to be uniquely determined. For example, when the ON period is set to a finite small value (substantially zero), the voltage resonance waveform in that case appears to change substantially on a sine wave at approximately the same frequency as the switching frequency. It should be noted that depending on the case, even if the voltage peak value of the voltage resonance is reached, the desired output terminal potential change of 2VI may not yet be realized.

【0048】さらに、以上の説明から明かなように、各
共振回路の値の設定条件として、L1>>L2、C2>
>C1であることが望ましく、整流方式は全波整流方式
とする必要があり、また、平滑方式は、電流共振のため
にコンデンサインプット方式とし、平滑コンデンサの容
量は直列共振手段のコンデンサより相当に大きくして、
電流共振のQが低下しないようにする必要がある。
Further, as is clear from the above description, L1 >> L2, C2 >>
> C1, it is necessary that the rectification method be a full-wave rectification method, and the smoothing method is a capacitor input method for current resonance, and the capacity of the smoothing capacitor is considerably larger than that of the series resonance means capacitor. Bigger,
It is necessary to prevent the Q of the current resonance from lowering.

【0049】次に、上述した原理構成の実用的価値につ
いて今少し詳細に吟味してみる。まず、図5に示される
原理構成の出力電圧の設定について述べる。この原理構
成は、一見、トランス等の電圧変換手段が見えないた
め、出力電圧の調整ができないようにも見える。しか
し、出力整流回路構成を2倍以上の倍電圧化構成とすれ
ば、入力電圧と出力電圧が整数倍の関係で変化する。ま
た、並列共振手段のインダクタンスを自己トランスとし
て構成すれば任意の電圧出力を得ることができる。すな
わち、インダクタンスL1を構成するトランス等の任意
の巻線位置に中間タップを設け、スイッチング回路出力
端と直列共振回路のスイッチング回路出力端側の一端を
必要端子間に接続してやれば任意の電圧出力が得られ
る。このように図4または図5に示す構成は出力電圧に
ついて相応の自由度を持つ。次に入出力間のアイソレー
ト機能について述べる。この種電源の一つの機能に、1
次側2次側の絶縁(アイソレート)があるが、図4また
は図5のように表現してしまうと、その機能はないかに
見えるが、中間トランス等を利用することにより絶縁機
能を具備させることができる。次に、負荷変動に対する
出力レギュレーションについて述べる。図4または図5
に示す構成は特別な定電圧機能は具備していない。これ
は、この電源回路の用途の1つとして、オーデイオ用電
力増幅器等の電源回路が想定されており、そのような用
途の場合には、増幅器出力に定格負荷より異常に小さい
負荷が接続されても回路がオーバーパワーとなり焼損す
ること等を防止するため出力段の定電圧化は通常行なわ
ないほうがよいためであるが、別の用途にこの電源回路
を用いる場合あるいは増幅器の電源でも何らかの理由か
ら定電圧化が必要な時には、さらに定電圧化のための付
加構成をつけたり、あるいはこの電源回路の後段側に、
例えばシリーズレギュレータをつければ済むことであ
る。また、基本的な負荷電力追従性(負荷電流が変動し
ても、出力電圧がほぼ一定で出力電流のみ変化する機
能)については、通常のトランス電源回路同様、図4ま
たは図5の構成も当然備えている。すなわち、負荷電流
に応じて出力取出コンデンサの電圧低下が決まり、この
電圧低下の電圧差Vが、直列共振手段の両端インピーダ
ンスZ(原理的には零、但し実際には有限小値)に印加
され、ほぼV/Zで定まる直列共振電流が流れる。すな
わち、大電力消費時には共振電流は大きく、小電力消費
時に小さい。
Next, the practical value of the above-mentioned principle configuration will be examined in more detail. First, the setting of the output voltage of the principle configuration shown in FIG. 5 will be described. In this principle configuration, it seems that the output voltage cannot be adjusted because the voltage conversion means such as a transformer cannot be seen at first glance. However, if the output rectifier circuit configuration is a voltage doubler configuration that is twice or more, the input voltage and the output voltage change in an integer multiple relationship. If the inductance of the parallel resonance means is configured as a self-transformer, an arbitrary voltage output can be obtained. That is, if an intermediate tap is provided at an arbitrary winding position of a transformer or the like constituting the inductance L1, and an output terminal of the switching circuit and one end of the series resonance circuit on the side of the switching circuit output terminal are connected between necessary terminals, an arbitrary voltage output can be obtained. can get. Thus, the configuration shown in FIG. 4 or FIG. 5 has a corresponding degree of freedom for the output voltage. Next, the isolation function between input and output will be described. One function of this kind of power supply is
Although there is insulation (isolate) on the secondary side and secondary side, if it is expressed as shown in FIG. 4 or FIG. 5, it seems that there is no such function, but it is provided with an insulation function by using an intermediate transformer or the like. be able to. Next, output regulation with respect to load fluctuation will be described. FIG. 4 or FIG.
Does not have a special constant voltage function. This is because a power supply circuit such as an audio power amplifier is assumed as one of uses of this power supply circuit. In such a case, a load abnormally smaller than the rated load is connected to the amplifier output. In order to prevent the circuit from being overpowered and burned out, it is generally better not to set the output stage to a constant voltage. When voltage conversion is required, add an additional configuration for constant voltage conversion, or add
For example, it is only necessary to attach a series regulator. Regarding the basic load power followability (a function in which the output voltage is almost constant and the output current changes even if the load current fluctuates), the configuration of FIG. 4 or FIG. Have. That is, the voltage drop of the output take-out capacitor is determined in accordance with the load current, and the voltage difference V of this voltage drop is applied to the impedance Z (both is zero in principle, but actually a finite small value) across the series resonance means. , A series resonance current determined substantially by V / Z flows. That is, the resonance current is large when the power consumption is large, and small when the power consumption is small.

【0050】上述した原理構成を実際の回路として具体
化しようとする場合、上述した原理構成の説明からも明
かなように、各共振回路の値の実際の設定条件として、
L1>>L2、C2>>C1であることが望ましいた
め、L1は、トランスの1次自己インダクタンス、L2
は、独立したインダクタンスを使用するかまたはトラン
スの1次2次間の漏れインダクタンスを利用する方法が
有効的に用い得る。また整流回路は、トランスの2次側
に来るため、センタタップ方式かブリッジ方式のどちら
でもよいが、電流共振を正負の電流で行なわせる必要が
あるため全波整流方式とする必要がある。平滑方式は、
電流共振のために、コンデンサインプット方式とし、C
3>>C2として電流共振のQが低下しないようにす
る。
When the above-described principle configuration is embodied as an actual circuit, as is clear from the description of the above-described principle configuration, the actual setting conditions of the values of the respective resonance circuits are as follows.
Since it is desirable that L1 >> L2 and C2 >> C1, L1 is the primary self-inductance of the transformer, L2
In this case, a method using an independent inductance or a method utilizing a leakage inductance between the primary and secondary of the transformer can be effectively used. The rectifier circuit may be of a center tap type or a bridge type because it comes to the secondary side of the transformer. However, since it is necessary to perform current resonance with positive and negative currents, it is necessary to use a full-wave rectification type. The smoothing method is
Capacitor input method for current resonance, C
By setting 3 >> C2, the Q of the current resonance is prevented from lowering.

【0051】トランスを1次側から見たとき、図7のよ
うに見える。トランスはもともと、自己インダクタンス
と漏れインダクタンスを持っているので、設計時にこれ
を適切な値にすることで、図5のL1、L2の代わりに
使用できる。また、一般的なトランスではもともとL1
>L2となっている。
When the transformer is viewed from the primary side, it looks as shown in FIG. Transformers originally have self-inductance and leakage inductance, and can be used in place of L1 and L2 in FIG. 5 by setting them to appropriate values at the time of design. Also, with a general transformer, L1
> L2.

【0052】図5に示す原理構成回路を変形すると図8
のようになる。図8において、電流共振は、L2と2分
割されたC2で行なわれ、電圧共振は2分割されたC1
とL1で行なわれる。電圧共振のループ内にはL2、C
2も含まれる点で、図5のものとと異なるかに見える
が、L2<<L1、C2>>C1であるため、L2、C
2の存在は電圧共振に影響を与えることはなく、実質的
な電圧共振は図5の構成と同様にC1とL1で行なわれ
る。
When the principle configuration circuit shown in FIG. 5 is modified, FIG.
become that way. In FIG. 8, current resonance is performed in L2 and C2 divided into two parts, and voltage resonance is performed in C1 divided into two parts.
And L1. L2, C in the voltage resonance loop
5 is different from that of FIG. 5 in that L2 << L1, C2 >> C1.
The presence of 2 does not affect the voltage resonance, and substantial voltage resonance occurs at C1 and L1 as in the configuration of FIG.

【0053】図9は、自己インダクタンスL1と漏れイ
ンダクタンスL2を持つトランスT1を使用したより具
体的な実施回路である。出力回路はセンタタップ方式と
してある。センタタップ方式を採用した理由は、各整流
サイクルにおける整流経路上のダイオード数を減らして
これらダイオードによる損失を最小限にし回路全体の効
率向上に寄与させるためである。そして、S1、S2の
ベースは、図6(カ)(キ)のようなタイミングを持つ
駆動回路により、固定タイミングでドライブされる。こ
のように極めてシンプルな回路で、ローノイズ、高効率
の電源回路が実現できる。
FIG. 9 shows a more specific implementation circuit using a transformer T1 having a self inductance L1 and a leakage inductance L2. The output circuit is of a center tap type. The reason for employing the center tap method is to reduce the number of diodes on the rectification path in each rectification cycle, minimize the loss due to these diodes, and contribute to improving the efficiency of the entire circuit. The bases of S1 and S2 are driven at a fixed timing by a drive circuit having timings as shown in FIGS. As described above, a very simple power supply circuit with low noise and high efficiency can be realized.

【0054】以上述べた電源回路の構成についてその効
果をまとめると次のようになる。電流共振による効果と
してまず電流性ノイズの低減がある。電流性ノイズは特
に電流の多いところで電流の急な変化を生じさせると多
量に発生するが、電流共振により正弦波状に変化した電
流が零になったところで自動的に止まるため、ノイズの
発生が極めて少ない。次に効率の改善であるがS1、S
2が零電流オフとなるとともにD1、D2も電流が零に
なってから電圧が反転するため、リカバリーの時間の影
響が少なく、これに起因する効率の悪化がなくなる。電
圧共振による効果もノイズの低減と効率の向上にある。
電源回路に使われる半導体等の部品は放熱のためシャー
シ等に絶縁物を介して取り付けられるがこれより、部品
電極とシャーシは電気容量をもつことになる。よって部
品電極が交流信号をもつこの容量を通じて電流が流れ、
コモンモードノイズの主な原因となる。また半導体はそ
れ自身接合容量をもち、インダクタンスやトランスも線
間容量をもっている。これらの容量は回路図上に表われ
ないが現実にはそれぞれの部品や回路基盤中に存在して
いるため、回路が動作している時にはこれらの容量には
すべて電流が流れている。この電流は容量に流れる電流
であるため電圧の変化が(dV/dT)大きいほど大き
な電流となり、方形波でスイッチングした場合、パルス
状の電流となり、電流性ノイズとなったり、シャーシに
流れた電流はパルス状のコモンモードノイズの原因とな
る。また、このパルス状の電流はスイッチングトランジ
スタから供給されるため当然それは損失を生じ効率を低
下させる。dV/dTの大きな電圧は高い周波数成分を
含むため回路から直接放射される電波(不要副射)も当
然大きくなる。
The effects of the configuration of the power supply circuit described above are summarized as follows. First, as an effect of current resonance, there is a reduction in current noise. A large amount of current noise is generated especially when a sudden change of current is caused in a large amount of current.However, the noise automatically stops when a sinusoidally changed current becomes zero due to current resonance. Few. Next is the improvement of efficiency.
2 turns off the zero current, and the voltages of D1 and D2 also become inverted after the currents become zero. Therefore, the influence of the recovery time is small, and the deterioration of efficiency due to this is eliminated. The effects of voltage resonance also reduce noise and improve efficiency.
Components such as semiconductors used for the power supply circuit are attached to a chassis or the like via an insulator for heat dissipation, and thus the component electrodes and the chassis have electric capacity. Therefore, a current flows through this capacitance where the component electrodes have an AC signal,
It is the main cause of common mode noise. Further, the semiconductor itself has a junction capacitance, and the inductance and the transformer also have a line capacitance. Although these capacitances do not appear on the circuit diagram, they actually exist in the respective components and circuit boards, so that when the circuit is operating, all the currents flow through these capacitances. Since this current is a current flowing through the capacitor, the larger the change in the voltage is (dV / dT), the larger the current becomes. If the switching is performed by a square wave, the current becomes a pulse-like current, resulting in a current noise or a current flowing through the chassis. Causes pulsed common mode noise. Also, since this pulsed current is supplied from the switching transistor, it naturally causes a loss and lowers the efficiency. Since a large voltage of dV / dT contains high frequency components, radio waves (unnecessary secondary radiation) directly radiated from the circuit naturally increase.

【0055】電圧共振を利用して波形を正弦波の一部と
し、dV/dTを小さくすることで、これらの改善が実
現できるが、この発明では、この電圧共振がS1、S2
双方ともオンしている時にL1、C1のみで作られるた
め、スイッチング素子の損失が発生せず、L1、C1を
流れる電流も相互のエネルギの移動だけであって、無効
電力のみであり、電圧共振による損失は極めて少ない
(原理的には零である)。
These improvements can be realized by making the waveform a part of a sine wave using voltage resonance and reducing dV / dT, but in the present invention, this voltage resonance is caused by S1 and S2.
When both are turned on, they are made only of L1 and C1. Therefore, no loss of the switching element occurs, and the current flowing through L1 and C1 is only mutual energy transfer, only reactive power, and voltage resonance. Is very small (in principle zero).

【0056】ここで重要なことは、電圧性のノイズを低
減するには、回路内のすべての端子の電圧波形のdV/
dTが小さいことが必要である。一箇所でも方形波形が
あればそこがノイズ源となってしまう。一般的な電圧共
振形の電源回路は、回路中のあるポイント(例えばトラ
ンス出力とか)が正弦波状になるものの(他の回路部分
に)方形波形が存在しているものが多い。この電源回路
は、実用的なローノイズ化を最重点目標としており、す
べての電圧波形がL1、C1の電圧共振波形と相似にな
ることが特長である。この点が満たされた理由は、電流
共振と時間を分けて電圧共振を利用しているためであ
る。電流共振によりS1、S2、D2の電流を零にし、
L2の磁気エネルギも零にしてから、電圧共振モードに
もち込み、S1、S2、D1、D2をオフの状態にして
おくことで電圧共振モード中のL2、C2の電流移動を
零にすることでA点とA’点の波形を同じにしている。
これにより、L1、C1の端子電圧波形とS1、S2、
L2、C2、D1、D2のすべての端子の波形が同じ
(相似)になり、方形波形は回路中から消える。
What is important here is that in order to reduce voltage noise, dV / dV of the voltage waveforms at all terminals in the circuit is reduced.
It is necessary that dT is small. If there is a square waveform even at one place, it becomes a noise source. In a general voltage resonance type power supply circuit, although a certain point in the circuit (for example, a transformer output) has a sine wave shape, a square waveform (in another circuit portion) exists in many cases. This power supply circuit has a primary goal of practical noise reduction, and is characterized in that all voltage waveforms are similar to the voltage resonance waveforms of L1 and C1. The reason for satisfying this point is that voltage resonance is used separately from current resonance. The current of S1, S2 and D2 is reduced to zero by current resonance,
After the magnetic energy of L2 is also reduced to zero, the voltage is transferred to the voltage resonance mode, and S1, S2, D1, and D2 are turned off so that the current movement of L2 and C2 during the voltage resonance mode is reduced to zero. The waveforms at points A and A 'are the same.
Thereby, the terminal voltage waveforms of L1, C1 and S1, S2,
The waveforms of all terminals of L2, C2, D1, and D2 become the same (similar), and the square waveform disappears from the circuit.

【0057】以上説明した電源回路にこの発明を適用し
た一実施例を図10に示す。直流電源1の電圧+B,−
Bは電源スイッチSW1を介してコンデンサC2,C2
に印加されている。回路U1,U2は前記図1の構成に
加えて、主スイッチングトランジスタ25,26のオン
タイミングを遅らせて図6(カ)(キ)に示すような双
方トランジスタのオフ期間を形成するための時定数回路
が設けられている。すなわち、主スイッチングトランジ
スタ25,26の各ベース・コレクタ間に接続されたコ
ンデンサ35C,36Cであって、これらは図1の構成
中の抵抗35,36に相当する抵抗35R,36Rと協
働してオンタイミングを所定時間遅らせる作用をする。
起動回路の動作は、図1と同様であり起動回路15,1
5′で自己起動して自励発振する。電圧共振は2分割さ
れたC1と巻線20の自己インダクタンスL2で行なわ
れる。電流共振は2分割されたC2と巻線20の漏れイ
ンダクタンスL1で行なわれる。トランスT1の2次側
出力はダイオードD1,D2およびコンデンサC0 で整
流、平滑されて負荷RLに供給される。この回路におい
ても前記図1と同様に分圧抵抗50,50′または5
1,51′により、電源スイッチSW1をオフした時の
再発振が防止される。
FIG. 10 shows an embodiment in which the present invention is applied to the power supply circuit described above. Voltage of DC power supply 1 + B,-
B is connected to the capacitors C2 and C2 via the power switch SW1.
Has been applied. The circuits U1 and U2 have, in addition to the configuration of FIG. 1, a time constant for delaying the ON timing of the main switching transistors 25 and 26 to form an OFF period of both transistors as shown in FIGS. A circuit is provided. That is, capacitors 35C and 36C connected between the bases and collectors of the main switching transistors 25 and 26, which cooperate with resistors 35R and 36R corresponding to the resistors 35 and 36 in the configuration of FIG. It acts to delay the ON timing for a predetermined time.
The operation of the starting circuit is the same as that of FIG.
Self-excited oscillation occurs at 5 '. Voltage resonance is performed by the divided C1 and the self-inductance L2 of the winding 20. Current resonance is performed by the divided C2 and the leakage inductance L1 of the winding 20. Secondary output of the transformer T1 is rectified by a diode D1, D2 and capacitor C 0, it is supplied to the smoothed by load RL. In this circuit, the voltage dividing resistors 50, 50 'or 5
1, 51 'prevents re-oscillation when the power switch SW1 is turned off.

【0058】図10の電源回路の具体的回路構成を図1
1に示す。図11において、各構成部品に付記した定数
は具体的な設計定数の一例である。また各構成部品の指
示符号は上述した説明の中の対応する構成要素と同一の
符号を付してある。この具体的回路構成においては、商
用AC電源として100V系/200V系を切り換えて
利用できるように構成されている。100V系のAC電
源が用いられた場合には、倍電圧整流構成となる。入力
平滑コンデンサの中間接続点は基準電位として利用でき
るため、ここでは直列共振コンデンサ(C2)が電源ラ
インへの2分割構成ではなくトランス巻線に単独にC
2′として接続されている。このようなコンデンサ介挿
法によればコンデンサ自体の耐圧が小さくて済み、特性
的にも損失の少ないフィルムコンが容易に利用できる。
この電源回路は、定格出力500W(最大1kW)で設
計されており、スイッチング周波数が35kHz、電流
共振周波数が50kHz、電圧共振周波数が60kHz
であって、トランスの自己インダクタンス実測値は2.
3mH、また漏れインダクタンス実測値は2.3μHで
あつた。この具体的回路構成においては、商用AC電源
を平滑コンデンサの入力電力に対する平滑コンデンサか
ら取り出される出力電力の比で表される効率実測値は約
97%(通常トランス電源では約80%、従来のスイッ
チング電源では約80〜85%)であつた。また、この
電源回路は従来のスイッチング電源に比べてノイズ発生
量が30dB近く低減でき、具体的には、この電源回路
を特にシールド等を設けることなく裸で動作させ近くで
AMラジオ受信をしても実用上何ら問題とないレベルと
なっている。
FIG. 1 shows a specific circuit configuration of the power supply circuit shown in FIG.
It is shown in FIG. In FIG. 11, the constants added to each component are examples of specific design constants. In addition, the same reference numerals as those of the corresponding components in the above description are given to the reference numerals of each component. This specific circuit configuration is configured so that a commercial AC power supply can be used by switching between a 100 V system and a 200 V system. When a 100 V AC power supply is used, a double voltage rectification configuration is used. Since the intermediate connection point of the input smoothing capacitor can be used as a reference potential, here the series resonance capacitor (C2) is not connected to the power supply line in a two-part configuration, but is connected to the transformer winding alone.
2 '. According to such a capacitor insertion method, the withstand voltage of the capacitor itself can be reduced, and a film capacitor with a small loss in characteristics can be easily used.
This power supply circuit is designed with a rated output of 500 W (maximum 1 kW), a switching frequency of 35 kHz, a current resonance frequency of 50 kHz, and a voltage resonance frequency of 60 kHz.
And the measured self-inductance of the transformer is 2.
The measured leakage inductance was 3 μH, and the measured leakage inductance was 2.3 μH. In this specific circuit configuration, the measured efficiency of the commercial AC power supply, which is represented by the ratio of the output power extracted from the smoothing capacitor to the input power of the smoothing capacitor, is about 97% (about 80% for a normal transformer power supply, (Approx. 80-85% with power supply). Also, this power supply circuit can reduce the amount of noise generation by about 30 dB as compared with the conventional switching power supply. Specifically, this power supply circuit operates naked without a shield or the like, and performs AM radio reception nearby. Is at a practically acceptable level.

【0059】[0059]

【発明の効果】以上説明したように、この発明によれ
ば、電源用コンデンサの電圧を分圧手段で分圧して起動
回路の第2のコンデンサに印加するようにしたので、電
源スイッチをオフして電源用コンデンサの電圧が低下し
て発振が停止すると、第2のコンデンサが充電されても
主スイッチングトランジスタをオンさせる電圧に至らな
いようにすることができるので、発振の再開を確実に防
止でき、あるいは発振の再開を完全には防止できないま
でも再開回数を減少でき、短時間で発振を停止させるこ
とができる。
As described above, according to the present invention, the voltage of the power supply capacitor is divided by the voltage dividing means and applied to the second capacitor of the starting circuit, so that the power switch is turned off. When the voltage of the power supply capacitor drops and oscillation stops, the voltage can not reach the voltage that turns on the main switching transistor even if the second capacitor is charged, so that restart of oscillation can be reliably prevented. Alternatively, even if the restart of the oscillation cannot be completely prevented, the number of restarts can be reduced, and the oscillation can be stopped in a short time.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 この発明の一実施例を示す回路図である。FIG. 1 is a circuit diagram showing one embodiment of the present invention.

【図2】 従来の自励式スイッチングインバータ形式の
電源回路を示す回路図である。
FIG. 2 is a circuit diagram showing a conventional self-excited switching inverter type power supply circuit.

【図3】 図2の回路に起動回路を付加した回路図であ
る。
FIG. 3 is a circuit diagram in which a starting circuit is added to the circuit of FIG. 2;

【図4】 特願平3−166383号に記載の電源回路
の基本原理を示す概略ブロック図である。
FIG. 4 is a schematic block diagram showing a basic principle of a power supply circuit described in Japanese Patent Application No. 3-166383.

【図5】 図4の電源回路の基本原理構成を示す構成回
路図である。
FIG. 5 is a configuration circuit diagram showing a basic principle configuration of the power supply circuit of FIG. 4;

【図6】 図5に示す原理構成の動作を説明するタイミ
ング図である。
FIG. 6 is a timing chart for explaining the operation of the principle configuration shown in FIG. 5;

【図7】 トランスの等価回路を説明する説明図であ
る。
FIG. 7 is an explanatory diagram illustrating an equivalent circuit of a transformer.

【図8】 図5に示す原理構成の変形を説明する回路図
である。
FIG. 8 is a circuit diagram illustrating a modification of the principle configuration shown in FIG. 5;

【図9】 図5に示す原理構成を変形した構成を示す回
路図である。
FIG. 9 is a circuit diagram showing a configuration obtained by modifying the principle configuration shown in FIG. 5;

【図10】 図5〜図9で説明した電源回路にこの発明
を適用した一実施例を示す回路図である。
FIG. 10 is a circuit diagram showing an embodiment in which the present invention is applied to the power supply circuits described with reference to FIGS.

【図11】 図10の回路の具体回路構成図である。FIG. 11 is a specific circuit configuration diagram of the circuit of FIG. 10;

【符号の説明】[Explanation of symbols]

1 直流電源 15,15′ 起動回路(第2の時定数回路) 20 負荷巻線 21,22 帰還巻線 25 第1の主スイッチングトランジスタ 26 第2の主スイッチングトランジスタ 27 第1の時定数回路 28 第1の時定数回路 27R,28R 第1の抵抗 27C,28C 第1のコンデンサ 29 第1の補助スイッチングトランジスタ 30 第2の補助スイッチングトランジスタ 40,40′ 第2の抵抗 41,41′ 第2のコンデンサ 50,50′,51,51′ 分圧抵抗(分圧手段) REFERENCE SIGNS LIST 1 DC power supply 15, 15 ′ starting circuit (second time constant circuit) 20 load winding 21, 22 feedback winding 25 first main switching transistor 26 second main switching transistor 27 first time constant circuit 28 1 time constant circuit 27R, 28R first resistor 27C, 28C first capacitor 29 first auxiliary switching transistor 30 second auxiliary switching transistor 40, 40 'second resistor 41, 41' second capacitor 50 , 50 ', 51, 51' Voltage dividing resistor (voltage dividing means)

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】直流電源と、 この直流電源をオン、オフする電源スイッチと、 この電源スイッチがオンされている時に前記直流電源に
よって充電される電源用コンデンサと、 この電源用コンデンサに主電流路が直列接続された第1
と第2の主スイッチングトランジスタと、 前記第1と第2の主スイッチングトランジスタの接続点
と前記電源用コンデンサの中間電位との間に接続された
負荷巻線と、 前記第1と第2の主スイッチングトランジスタのベース
・エミッタ間に接続されて、当該第1または第2の主ス
イッチングトランジスタから前記負荷巻線に電流が流さ
れた時に、当該負荷巻線による相互誘導起電力を当該第
1または第2の主スイッチングトランジスタに対し正帰
還となるように発生する帰還巻線と、 前記帰還巻線の両端に直列接続されて、当該帰還巻線の
誘導起電力により駆動される第1の抵抗と第1のコンデ
ンサから成る第1の時定数回路と、 主電流路が前記第1と第2の主スイッチングトランジス
タのベース・エミッタ間にそれぞれ接続されて、当該第
1または第2の主スイッチングトランジスタがオンして
いる時に、前記第1の時定数回路の出力が所定レベルに
達することによってオンされて、当該第1または第2の
主スイッチングトランジスタのベース電流を短絡して、
当該第1または第2の主スイッチングトランジスタをオ
フする第1と第2の補助スイッチングトランジスタと、 前記電源用コンデンサと前記帰還巻線との間に第2の抵
抗と第2のコンデンサの直列接続回路を介挿し、前記主
スイッチングトランジスタがオフの時に前記電源用コン
デンサから前記帰還巻線を経て前記負荷巻線に至る電流
路を形成し、当該第2のコンデンサの電圧を前記主スイ
ッチングトランジスタのベースに印加する第2の時定数
回路からなる起動回路と、 前記電源用コンデンサの電圧を前記第2の抵抗との間で
分圧して前記第2のコンデンサに印加する分圧手段と、 を具備してなる電源回路。
A DC power supply; a power switch for turning on and off the DC power supply; a power supply capacitor charged by the DC power supply when the power supply switch is on; and a main current path connected to the power supply capacitor. Are connected in series
And a second main switching transistor; a load winding connected between a connection point of the first and second main switching transistors and an intermediate potential of the power supply capacitor; and a first and second main switching transistor. The first and second main switching transistors are connected between the base and the emitter of the switching transistor, and when a current flows through the load winding from the first or second main switching transistor, the mutual induced electromotive force generated by the load winding is reduced to the first or the second. A feedback winding generated so as to provide positive feedback to the two main switching transistors; a first resistor connected in series to both ends of the feedback winding and driven by an induced electromotive force of the feedback winding; A first time constant circuit comprising a first capacitor, and a main current path connected between the base and the emitter of the first and second main switching transistors, respectively. When the first or second main switching transistor is on, the output of the first time constant circuit reaches a predetermined level and is turned on to reduce the base current of the first or second main switching transistor. Short-circuit,
A first and a second auxiliary switching transistor for turning off the first or the second main switching transistor; a series connection circuit of a second resistor and a second capacitor between the power supply capacitor and the feedback winding; To form a current path from the power supply capacitor to the load winding via the feedback winding when the main switching transistor is off, and to apply the voltage of the second capacitor to the base of the main switching transistor. An activation circuit comprising a second time constant circuit to be applied; and voltage dividing means for dividing the voltage of the power supply capacitor between the second resistor and the voltage and applying the voltage to the second capacitor. Power circuit.
JP3254546A 1991-09-06 1991-09-06 Power supply circuit Expired - Fee Related JP3030974B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3254546A JP3030974B2 (en) 1991-09-06 1991-09-06 Power supply circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3254546A JP3030974B2 (en) 1991-09-06 1991-09-06 Power supply circuit

Publications (2)

Publication Number Publication Date
JPH0568379A JPH0568379A (en) 1993-03-19
JP3030974B2 true JP3030974B2 (en) 2000-04-10

Family

ID=17266545

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3254546A Expired - Fee Related JP3030974B2 (en) 1991-09-06 1991-09-06 Power supply circuit

Country Status (1)

Country Link
JP (1) JP3030974B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006230160A (en) * 2005-02-21 2006-08-31 Onkyo Corp Switching power circuit
TW200824246A (en) * 2006-06-20 2008-06-01 Shindengen Electric Mfg DC/DC converter
CN105932867B (en) 2016-06-30 2018-11-06 阳光电源股份有限公司 Bus capacitor charging method, controller and dcdc converter

Also Published As

Publication number Publication date
JPH0568379A (en) 1993-03-19

Similar Documents

Publication Publication Date Title
JP3132093B2 (en) Power supply circuit
US6061252A (en) Switching power supply device
US6366476B1 (en) Switching power supply apparatus with active clamp circuit
US6587358B1 (en) Switching power supply circuit
US20010021114A1 (en) Resonant power converter
US6344768B1 (en) Full-bridge DC-to-DC converter having an unipolar gate drive
JP2722869B2 (en) Power circuit
JPH07177745A (en) Switching regulator
US7298633B2 (en) Switching power supply circuit
US11973440B2 (en) Isolated DC/DC converter with secondary-side full bridge diode rectifier and asymmetrical auxiliary capacitor
US5920473A (en) Dc-to-Dc power converter with integrated magnetic power transformer
JP2513381B2 (en) Power supply circuit
JP3030974B2 (en) Power supply circuit
JPH05176532A (en) Power circuit
JP3477029B2 (en) Synchronous double current power supply
US5959856A (en) DC-to-DC power converter
JP2715746B2 (en) Power circuit
JP3137236B2 (en) Power supply circuit
JPH114578A (en) Voltage converter device
JPH0357709B2 (en)
JP3427238B2 (en) Inverter device
JPH09233849A (en) Switching inverter circuit
JPS589514Y2 (en) switching regulator
KR880000509B1 (en) Operating device of discharge lamps
JPH05268766A (en) Push-pull dc-dc converter

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees