JP3028504B2 - Differential amplifier circuit - Google Patents
Differential amplifier circuitInfo
- Publication number
- JP3028504B2 JP3028504B2 JP5100450A JP10045093A JP3028504B2 JP 3028504 B2 JP3028504 B2 JP 3028504B2 JP 5100450 A JP5100450 A JP 5100450A JP 10045093 A JP10045093 A JP 10045093A JP 3028504 B2 JP3028504 B2 JP 3028504B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- current
- collector
- base
- differential amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Amplifiers (AREA)
Description
【０００１】[0001]
【産業上の利用分野】この発明は、ＣＤドライバー等、
各種駆動回路に用いられる差動増幅回路に関する。BACKGROUND OF THE INVENTION The present invention relates to a CD driver, etc.
The present invention relates to a differential amplifier circuit used for various drive circuits.
【０００２】[0002]
【従来の技術】従来、ＣＤドライバー等、各種駆動回路
には、例えば図９に示すように、簡易な演算増幅器が用
いられている。この演算増幅器には前段部に差動増幅器
２が設置されており、この場合、差動増幅器２には一対
のトランジスタ２１、２２のエミッタ間を抵抗２３によ
って結合した一つの差動対２４が設置され、各トランジ
スタ２１、２２のエミッタ側には個別に定電流源２５、
２６が接続されている。即ち、この差動増幅器２では定
電流源２５、２６に定電流Ｉを引き込むことで、各トラ
ンジスタ２１、２２に動作電流が供給される。そして、
トランジスタ２１、２２のコレクタ側には差動対２４の
能動負荷としてカレントミラー回路２７が設置されてい
る。即ち、トランジスタ２１のコレクタ側と電源との間
にはベース・コレクタを共通、即ち、ダイオード化され
たトランジスタ２８が接続されているとともに、トラン
ジスタ２２のコレクタ側と電源との間にはトランジスタ
２９が接続されている。2. Description of the Related Art Conventionally, as shown in FIG. 9, for example, a simple operational amplifier is used in various driving circuits such as a CD driver. In this operational amplifier, a differential amplifier 2 is provided at a preceding stage. In this case, one differential pair 24 in which the emitters of a pair of transistors 21 and 22 are connected by a resistor 23 is provided in the differential amplifier 2. The emitter side of each of the transistors 21 and 22 is individually connected to a constant current source 25,
26 are connected. That is, in the differential amplifier 2, the operating current is supplied to the transistors 21 and 22 by drawing the constant current I to the constant current sources 25 and 26. And
A current mirror circuit 27 is provided on the collector side of the transistors 21 and 22 as an active load of the differential pair 24. That is, a transistor 28 is connected between the collector side of the transistor 21 and the power supply in common, that is, a diode-formed transistor 28 is connected between the collector side of the transistor 21 and the power supply. It is connected.
【０００３】この差動増幅器２では、差動対２４の出力
がトランジスタ２９のコレクタ側から取り出され、その
出力取出し手段とともにその出力をトランジスタ２２の
ベースに帰還する帰還ループ４を構成するトランジスタ
６が設置されている。トランジスタ６は電源とトランジ
スタ２２のベースとの間に接続され、トランジスタ６の
ベースがトランジスタ２２のコレクタに接続されてい
る。そして、トランジスタ２２のベースと基準電位点
（接地点）との間には定電流源８が接続され、トランジ
スタ６から定電流が定電流源８に引き込まれる。In the differential amplifier 2, the output of the differential pair 24 is taken out from the collector side of the transistor 29, and the transistor 6 forming the feedback loop 4 for feeding back the output to the base of the transistor 22 together with the output taking out means. is set up. The transistor 6 is connected between the power supply and the base of the transistor 22, and the base of the transistor 6 is connected to the collector of the transistor 22. The constant current source 8 is connected between the base of the transistor 22 and a reference potential point (ground point), and a constant current is drawn from the transistor 6 to the constant current source 8.
【０００４】そこで、このような演算増幅器では、入力
端子１０を通して入力信号が加えられると、その入力信
号が差動増幅器２で増幅され、その出力がカレントミラ
ー回路２７のトランジスタ２９を通してトランジスタ６
のベースに加えられ、定電流源８に引き込まれる定電流
との関係によりトランジスタ６を介して出力端子１２か
ら取り出されるとともに、その出力電流の一部がトラン
ジスタ２２のベースに帰還されるのである。このように
エミッタ間を抵抗２３で結合した差動対２４を用いた差
動増幅器２は、定電流値を上げてスルーレートを上昇さ
せながら増幅利得を取る必要がない場合等に多用されて
いる。Therefore, in such an operational amplifier, when an input signal is applied through the input terminal 10, the input signal is amplified by the differential amplifier 2, and the output is passed through the transistor 29 of the current mirror circuit 27 to the transistor 6
Is extracted from the output terminal 12 through the transistor 6 in accordance with the relationship with the constant current drawn into the constant current source 8, and a part of the output current is fed back to the base of the transistor 22. The differential amplifier 2 using the differential pair 24 in which the emitters are coupled by the resistor 23 is often used when it is not necessary to increase the constant current value and increase the slew rate while obtaining an amplification gain. .
【０００５】[0005]
【発明が解決しようとする課題】ところで、このような
差動増幅器２では、ＩＣの製造上、定電流源２５、２６
を構成するトランジスタの不揃いによって定電流Ｉにば
らつきが生じたとき、そのばらつきによるオフセットが
発生することが知られている。このオフセットが発生す
るメカニズムを説明する。説明を簡略化するため、図１
０の（Ａ）に示すように、帰還ループ４を簡略化すると
ともに、各トランジスタ２１、２２、２８、２９を理想
的なトランジスタとする。トランジスタ２８は、図面上
ダイオードとして表記しているが、ベース・コレクタを
共通化したトランジスタであり、図９に示した差動増幅
器２と同様のカレントミラー回路２７を構成するもので
ある。そこで、この差動増幅器２において、トランジス
タ２１のコレクタ電流はカレントミラー回路２７で反転
されてトランジスタ２２のコレクタ側に流れるものとす
れば、その電流バランスを取るため、各トランジスタ２
１、２２、２８、２９に流れる電流は等しくなければな
らない。トランジスタ２１、２２のコレクタ電流をＩｃ
1 、Ｉｃ2 とすれば、Ｉｃ1 ＝Ｉｃ2 となる。例えば、
定電流源２５側の定電流ＩがΔＩだけ増加したとする。
トランジスタ２１、２２のエミッタ電流をＩｅ1 、Ｉｅ
2 とすれば、Ｉｃ1 ＝Ｉｃ2 からＩｅ1 ＝Ｉｅ2 とな
る。このため、トランジスタ２１、２２の各エミッタ電
流Ｉｅ1 、Ｉｅ2 は、Ｉｅ1 ＝Ｉｅ2 ＝Ｉ＋ΔＩ／２と
なる。したがって、抵抗２３に流れる電流は、ΔＩ／２
となり、抵抗２３の抵抗値をＲとすると、抵抗２３には
抵抗値と流れる電流との積による電圧降下により、抵抗
２３の端子間、即ち、エミッタ間には電圧（Ｒ×ΔＩ／
２）が発生する。そして、Ｉｃ1 ＝Ｉｃ2 、Ｉｅ1 ＝Ｉ
ｅ2 を満足するため、トランジスタ２１、２２のエミッ
タ間に発生した電圧（Ｒ×ΔＩ／２）と同じ電圧値がト
ランジスタ２２のベースとトランジスタ２１のベースと
の間にオフセット電圧ΔＶ（＝Ｒ×ΔＩ／２）として発
生することになる。By the way, such a differential amplifier 2 requires constant current sources 25 and 26 in manufacturing ICs.
It is known that when a variation occurs in the constant current I due to the irregularity of the transistors that constitute the transistors, an offset occurs due to the variation. The mechanism by which this offset occurs will be described. To simplify the explanation, FIG.
As shown in FIG. 0A, the feedback loop 4 is simplified, and the transistors 21, 22, 28, and 29 are ideal transistors. Although the transistor 28 is shown as a diode in the drawing, it is a transistor having a common base and collector, and forms a current mirror circuit 27 similar to the differential amplifier 2 shown in FIG. In this differential amplifier 2, if the collector current of the transistor 21 is inverted by the current mirror circuit 27 and flows to the collector side of the transistor 22, each transistor 2
The currents flowing through 1, 22, 28, 29 must be equal. The collector current of the transistors 21 and 22 is represented by Ic
If 1 and Ic 2 , then Ic 1 = Ic 2 . For example,
It is assumed that the constant current I on the constant current source 25 side has increased by ΔI.
The emitter currents of the transistors 21 and 22 are represented by Ie 1 , Ie
If it is 2 , then Ic 1 = Ic 2 to Ie 1 = Ie 2 . Therefore, the respective emitter currents Ie 1 and Ie 2 of the transistors 21 and 22 are Ie 1 = Ie 2 = I + ΔI / 2. Therefore, the current flowing through the resistor 23 is ΔI / 2
Assuming that the resistance value of the resistor 23 is R, a voltage (R × ΔI /
2) occurs. Then, Ic 1 = Ic 2 , Ie 1 = I
To satisfy e 2, the offset voltage [Delta] V (= R × during the same voltage value as the voltage generated between the emitter of the transistor 21,22 (R × ΔI / 2) is the base of the base of the transistor 21 of the transistor 22 ΔI / 2).
【０００６】ところで、この差動増幅器２において、図
１０の（Ｂ）に示すように、帰還ループ４を切断すると
ともに、各トランジスタ２１、２２のベースを接地して
回路を見ると、トランジスタ２１、２２に流れる電流は
それぞれエミッタ測定電流値であり、抵抗２３に流れる
電流は、トランジスタ２１、２２で指数圧縮されてダイ
オード電圧差で流れる電流であるから、定電流Ｉにおけ
るばらつき電流ΔＩが小さければ無視できる程度のもの
である。In the differential amplifier 2, as shown in FIG. 10B, the feedback loop 4 is cut off, and the bases of the transistors 21 and 22 are grounded. The current flowing through the resistor 22 is the emitter measurement current value, and the current flowing through the resistor 23 is a current that is exponentially compressed by the transistors 21 and 22 and flows as a diode voltage difference. Therefore, if the variation current ΔI in the constant current I is small, it is ignored. It is something that can be done.
【０００７】ところが、図１０の（Ａ）に示すように、
帰還ループ４を以てトランジスタ２２のベース側にトラ
ンジスタ２９からばらつき電流ΔＩによる電流が帰還さ
れるため、ΔＩ＝０の帰還動作によって、Ｉｃ1 ＝Ｉｃ
2 が成立し、定電流Ｉ＋ΔＩ、Ｉが各トランジスタ２
１、２２に電流Ｉ＋ΔＩ／２に均等に配分される結果、
オフセットが発生することになる。[0007] However, as shown in FIG.
Since the current due to the variation current ΔI is fed back from the transistor 29 to the base side of the transistor 22 through the feedback loop 4, Ic 1 = Ic by the feedback operation of ΔI = 0.
2 holds, and the constant current I + ΔI, I
As a result of being uniformly distributed to the current I + ΔI / 2 to 1, 22,
An offset will occur.
【０００８】そこで、この発明は、このような差動対に
流すべき定電流のばらつきによる差動増幅器の入力間に
発生するオフセットの低減を図った差動増幅回路を提供
することを目的とする。SUMMARY OF THE INVENTION It is an object of the present invention to provide a differential amplifier circuit in which the offset generated between the inputs of the differential amplifier due to the variation of the constant current flowing through the differential pair is reduced. .
【０００９】[0009]
【課題を解決するための手段】この発明の差動増幅回路
は、第１のトランジスタ（２１）及び第２のトランジス
タ（２２）のエミッタ間を抵抗（２３）によって結合し
た第１の差動対（２４）を備える差動増幅器（２）と、
前記第１のトランジスタのエミッタ側に接続され、前記
差動対に定電流を流す第１の定電流源（２５）と、前記
第２のトランジスタのエミッタ側に接続され、前記差動
対に定電流を流す第２の定電流源（２６）と、前記差動
増幅器の前記第１のトランジスタのコレクタ側に第３の
トランジスタを接続するとともに、この第３のトランジ
スタのベース・コレクタに第４のトランジスタのベース
を接続して前記第１のトランジスタに流れる電流に対応
する電流を前記第２のトランジスタに流すカレントミラ
ー回路（２７）と、前記第１のトランジスタのベースに
第５のトランジスタ（１４１）のベースを接続し、前記
第２のトランジスタのベースに第６のトランジスタ（１
４２）のベースを接続し、これら第５及び第６のトラン
ジスタのエミッタを共通に接続し、このエミッタに第３
の定電流源を接続した第２の差動対（制御増幅器１４
０）を備え、前記第１のトランジスタのコレクタに前記
第５のトランジスタのコレクタを接続し、かつ、前記第
２のトランジスタのコレクタに前記第６のトランジスタ
のコレクタを接続し、前記第１及び第２のトランジスタ
のベースと共通のベース入力を受け、このベース入力に
応じて前記第１のトランジスタのコレクタ側から直流電
流を前記第５のトランジスタに引き込むとともに、前記
第２のトランジスタのコレクタ側から直流電流を前記第
６のトランジスタに引き込む電流相殺回路（１４）とを
備えて、前記差動増幅器の前記第１及び第２のトランジ
スタの前記エミッタ間に生じる電圧差を前記直流電流の
引込みによって相殺させたことを特徴とする。SUMMARY OF THE INVENTION A differential amplifier circuit according to the present invention
A differential amplifier (2) comprising a first differential pair (24) in which the emitters of a first transistor (21) and a second transistor (22) are coupled by a resistor (23);
A first constant current source (25) connected to the emitter side of the first transistor and supplying a constant current to the differential pair; and a first constant current source (25) connected to the emitter side of the second transistor and connected to the differential pair. A second constant current source (26) for flowing a current, a third transistor is connected to a collector side of the first transistor of the differential amplifier, and a fourth collector is connected to a base / collector of the third transistor. A current mirror circuit (27) for connecting a base of the transistor and flowing a current corresponding to a current flowing in the first transistor to the second transistor; and a fifth transistor (141) in the base of the first transistor And the base of the second transistor is connected to the base of a sixth transistor (1).
42), the emitters of the fifth and sixth transistors are connected in common, and the emitter is connected to the third
Differential pair (control amplifier 14)
0), wherein the collector of the first transistor is connected to the collector of the fifth transistor, and the collector of the second transistor is connected to the collector of the sixth transistor. The second transistor receives a common base input with the base of the second transistor, draws a direct current from the collector of the first transistor into the fifth transistor in response to the base input, and draws a direct current from the collector of the second transistor. A current canceling circuit (14) for drawing a current into the sixth transistor, wherein a voltage difference generated between the emitters of the first and second transistors of the differential amplifier is canceled by drawing the DC current. It is characterized by having.
【００１０】[0010]
【作用】トランジスタ差動対を構成する各トランジスタ
に個別に接続された各定電流源の定電流にばらつきがあ
ると、トランジスタのエミッタ間を結合する抵抗の端子
間にそのばらつき電流に応じた電圧差が生じ、これがオ
フセットとしてトランジスタ差動対のベース間に現れ
る。When there is variation in the constant current of each constant current source individually connected to each transistor constituting a transistor differential pair, a voltage corresponding to the variation current is applied between terminals of a resistor coupling between the emitters of the transistors. A difference occurs, which appears as an offset between the bases of the transistor differential pair.
【００１１】そこで、電流相殺回路では、トランジスタ
差動対を構成するトランジスタの電極間、即ち、ベース
間に発生する電圧差を検出し、その電圧差に応じた電流
を差動対に供給することにより、電圧差を生じさせてい
る電流を相殺し、差動増幅器に発生するオフセットを低
減させている。Therefore, in the current canceling circuit, a voltage difference generated between the electrodes of the transistors constituting the transistor differential pair, that is, between the bases is detected, and a current corresponding to the voltage difference is supplied to the differential pair. As a result, the current causing the voltage difference is canceled, and the offset generated in the differential amplifier is reduced.
【００１２】[0012]
【実施例】図１は、この発明の差動増幅回路の第１実施
例を示す。この差動増幅回路に設置された差動増幅器２
には、トランジスタ差動対を成す第１及び第２のトラン
ジスタ２１、２２が設置されている。各トランジスタ２
１、２２は、エミッタ間が抵抗２３で結合されて第１の
差動対２４を構成している。抵抗２３は差動増幅器２の
増幅利得を設定する手段であって、その抵抗値によって
所望の増幅利得が設定される。FIG. 1 shows a first embodiment of the differential amplifier circuit according to the present invention. The differential amplifier 2 installed in this differential amplifier circuit
Are provided with first and second transistors 21 and 22 forming a transistor differential pair. Each transistor 2
The emitters 1 and 22 are connected to each other via a resistor 23 to form a first differential pair 24. The resistor 23 is a means for setting the amplification gain of the differential amplifier 2, and a desired amplification gain is set by the resistance value.
【００１３】各トランジスタ２１、２２のエミッタ側と
基準電位点（接地点）との間には個別に定電流源２５、
２６が接続されており、各トランジスタ２１、２２の動
作電流がその定電流によって与えられるようになってい
る。また、トランジスタ２１、２２のコレクタ側には、
差動対２４の能動負荷としてカレントミラー回路２７が
接続されている。このカレントミラー回路２７は、ベー
ス・コレクタを共通にしてダイオードを構成するトラン
ジスタ２８と、このトランジスタ２８のベース・コレク
タとベースが共通に接続されたトランジスタ２９とから
構成されている。したがって、この差動増幅器２は、ト
ランジスタ２１、２２のベース側の入力端子１０、１１
に対する入力信号を増幅し、その出力をトランジスタ２
９のコレクタ側から取り出すことができるものである。A constant current source 25 is connected between an emitter side of each of the transistors 21 and 22 and a reference potential point (ground point).
26 is connected, and the operating current of each of the transistors 21 and 22 is given by its constant current. Also, on the collector side of the transistors 21 and 22,
A current mirror circuit 27 is connected as an active load of the differential pair 24. The current mirror circuit 27 includes a transistor 28 having a common base and collector to form a diode, and a transistor 29 having a base and collector connected to the base of the transistor 28 in common. Therefore, the differential amplifier 2 has input terminals 10 and 11 on the base side of the transistors 21 and 22.
And amplifies the input signal to transistor 2
9 can be taken out from the collector side.
【００１４】そして、この差動増幅器２には、定電流源
２５、２６の定電流のばらつきによって抵抗２３に発生
する電圧差で生じるオフセットを低減する手段として、
オフセットの原因となる電流を帰還して相殺させる電流
相殺回路１４が設置されている。この電流相殺回路１４
には第２の差動対として制御増幅器１４０が用いられて
おり、その正相入力端子にトランジスタ２１のベース、
その逆相入力端子にトランジスタ２２のベースが接続さ
れ、ベース間に発生する電圧差が制御増幅器１４０に検
出される。この制御増幅器１４０では、その検出した電
圧差に応じた制御電流を発生し、電圧差の検出とは逆相
関係を以て、その正相出力をトランジスタ２２のコレク
タ側、その逆相出力をトランジスタ２１のコレクタ側に
供給し、電圧差の原因となる電流を相殺するようにして
いる。The differential amplifier 2 has a means for reducing an offset caused by a voltage difference generated in the resistor 23 due to a variation in the constant current of the constant current sources 25 and 26.
A current canceling circuit 14 is provided to feedback and cancel the current causing the offset. This current canceling circuit 14
Uses a control amplifier 140 as a second differential pair .
The base of the transistor 22 is connected to the opposite-phase input terminal, and the voltage difference generated between the bases is detected by the control amplifier 140. The control amplifier 140 generates a control current corresponding to the detected voltage difference, and outputs a positive-phase output of the transistor 22 to the collector of the transistor 22 and a negative-phase output of the transistor 21 in a reverse phase relationship to the detection of the voltage difference. The current is supplied to the collector to cancel the current that causes the voltage difference.
【００１５】このように電流相殺回路１４を備えた差動
増幅回路の動作を説明する。図２に示す差動増幅器２で
は、トランジスタ２１のベースを接地し、また、トラン
ジスタ２２のベース・コレクタ間に帰還ループ４を形成
するとともに、トランジスタ２２のベースに出力端子１
２を形成する。制御増幅器１４０には差動入力、差動電
流出力型の増幅器を使用し、その正相入力、逆相入力を
Ｖｉ（＋）、Ｖｉ（−）とすると、その出力電流である
正相出力電流Ｉｏ（＋）、逆相出力電流Ｉｏ（−）は、 Ｉｏ（＋）＝ｋ｛Ｖｉ（＋）−Ｖｉ（−）｝ ・・・（１） Ｉｏ（−）＝−ｋ｛Ｖｉ（＋）−Ｖｉ（−）｝ ・・・（２） となる。ただし、ｋは、制御増幅器１４０の差動入力電
圧差を出力電流に変換する変換利得係数である。The operation of the differential amplifier circuit having the current canceling circuit 14 will be described. In the differential amplifier 2 shown in FIG. 2, the base of the transistor 21 is grounded, the feedback loop 4 is formed between the base and the collector of the transistor 22, and the output terminal 1 is connected to the base of the transistor 22.
Form 2 As the control amplifier 140, a differential input and differential current output type amplifier is used, and when its positive-phase input and negative-phase input are Vi (+) and Vi (-), the positive-phase output current which is the output current Io (+) and the negative-phase output current Io (−) are as follows: Io (+) = k {Vi (+) − Vi (−)} (1) Io (−) = − k ｛Vi (+) −Vi (−)｝ (2) Here, k is a conversion gain coefficient for converting a differential input voltage difference of the control amplifier 140 into an output current.
【００１６】ここで、定電流源２５、２６の定電流をＩ
＋ΔＩ、Ｉとすれば、制御増幅器１４０を付加する前の
差動増幅器２において、抵抗２３に発生する電圧は、Ｒ
・ΔＩ／２となる。したがって、制御増幅器１４０を接
続し、この制御増幅器１４０には、 Ｉｏ（＋）＝ｋ（−Ｒ・ΔＩ／２）＝−ｋ・Ｒ・ΔＩ／２ ・・・（３） Ｉｏ（−）＝−ｋ（−Ｒ・ΔＩ／２）＝ｋ・Ｒ・ΔＩ／２ ・・・（４） が出力されることになり、正相出力電流Ｉｏ（＋）に逆
相電流−ｋ・Ｒ・ΔＩ／２、逆相出力電流Ｉｏ（−）に
正相電流ｋ・Ｒ・ΔＩ／２が出力される。これらの出力
電流を差動対２４に帰還させると、 トランジスタ２９からの流出電流・・・Ｉ＋ΔＩ／２−
ｋ・Ｒ・ΔＩ／２ トランジスタ２２からの流出電流・・・Ｉ＋ΔＩ／２＋
ｋ・Ｒ・ΔＩ／２ となり、この電流が帰還ループ４を以て帰還されるた
め、差動増幅器２における電流の入出力は相殺されるた
め、 トランジスタ２９からの流出電流・・・Ｉ＋ΔＩ／２ トランジスタ２２からの流出電流・・・Ｉ＋ΔＩ／２ に平衡する。Here, the constant currents of the constant current sources 25 and 26 are represented by I
+ ΔI, I, the voltage generated at the resistor 23 in the differential amplifier 2 before adding the control amplifier 140 is R
・ ΔI / 2. Therefore, a control amplifier 140 is connected, and Io (+) = k (-R ・ ΔI / 2) =-kRＲΔI / 2 (3) Io (-) = −k (−R · ΔI / 2) = k · R · ΔI / 2 (4) is output, and the positive-phase output current Io (+) and the negative-phase current −k · R · ΔI / 2, the positive-phase current k · R · ΔI / 2 is output as the negative-phase output current Io (−). When these output currents are fed back to the differential pair 24, the outflow current from the transistor 29... I + ΔI / 2−
k · R · ΔI / 2 Outflow current from transistor 22... I + ΔI / 2 +
k · R · ΔI / 2, and since this current is fed back through the feedback loop 4, the input and output of the current in the differential amplifier 2 are cancelled, and the outflow current from the transistor 29... I + ΔI / 2 transistor 22 Out of the current... I + ΔI / 2.
【００１７】このとき、トランジスタ２１、２２の各コ
レクタ電流をＩｃ1 、Ｉｃ2 とすると、 Ｉｃ1 ＝Ｉ＋ΔＩ／２＋ｋ・Ｒ・ΔＩ／２ ・・・（５） Ｉｃ2 ＝Ｉ＋ΔＩ／２−ｋ・Ｒ・ΔＩ／２ ・・・（６） となる。ここで、トランジスタ２１、２２を理想的なト
ランジスタとすれば、各トランジスタ２１、２２の各エ
ミッタ電流をＩｅ1 、Ｉｅ2 とすると、Ｉｃ1 ＝Ｉ
ｅ1 、Ｉｃ2 ＝Ｉｅ2 となる。各トランジスタ２１、２
２のエミッタ側の各定電流Ｉ＋ΔＩ、Ｉがエミッタ電流
Ｉｅ1 、Ｉｅ2 に配分されることを考え、トランジスタ
２１、２２のエミッタ間電流をΔＩｒとすると、 ΔＩｒ＝ΔＩ／２−ｋ・Ｒ・ΔＩ／２＝ΔＩ／２（１−ｋ・Ｒ） ・・・（７） となる。したがって、抵抗２３の端子間に発生する電圧
ΔＶｒは、 ΔＶｒ＝Ｒ・ΔＩｒ＝Ｒ・ΔＩ／２（１−ｋ・Ｒ） ・・・（８） となり、制御増幅器１４０の接続前より明らかに減少す
ることが分かる。特に、式（８）において、１−ｋ・Ｒ
＝０、即ち、１＝ｋ・Ｒ、ｋ＝１／Ｒとなるように定数
を設定したときには、電圧ΔＶｒ＝０となり、オフセッ
トを皆無にすることができる。At this time, assuming that the respective collector currents of the transistors 21 and 22 are Ic 1 and Ic 2 , Ic 1 = I + ΔI / 2 + kR · ΔI / 2 (5) Ic 2 = I + ΔI / 2−k · R · ΔI / 2 (6) Here, if the transistors 21 and 22 are ideal transistors, and if the emitter currents of the transistors 21 and 22 are Ie 1 and Ie 2 , Ic 1 = I
e 1 , Ic 2 = Ie 2 . Each transistor 21, 2
Considering that the respective constant currents I + ΔI and I on the emitter side of the transistor 2 are distributed to the emitter currents Ie 1 and Ie 2 , assuming that the current between the emitters of the transistors 21 and 22 is ΔIr, ΔIr = ΔI / 2−k · R · ΔI / 2 = ΔI / 2 (1−kR) (7) Therefore, the voltage ΔVr generated between the terminals of the resistor 23 is as follows: ΔVr = R · ΔIr = R · ΔI / 2 (1−k · R) (8) You can see that In particular, in equation (8), 1−k · R
= 0, that is, when the constants are set so that 1 = kR and k = 1 / R, the voltage .DELTA.Vr = 0, and the offset can be completely eliminated.
【００１８】このような動作は制御増幅器１４０を単純
な差動増幅器とした場合にも得られ、その場合には、制
御増幅器１４０の動作を示す式（１）、（２）は、 Ｉｏ（＋）＝ｋ｛Ｖｉ（＋）−Ｖｉ（−）｝＋Ｉｑ ・・・（９） Ｉｏ（−）＝−ｋ｛Ｖｉ（＋）−Ｖｉ（−）｝＋Ｉｑ ・・・（１０） に変形されるのみで、同様の電圧差を相殺する動作が行
われる。Such an operation can be obtained even when the control amplifier 140 is a simple differential amplifier. In this case, equations (1) and (2) indicating the operation of the control amplifier 140 are expressed by Io (+ ) = K ｛Vi (+) − Vi (−)｝ + Iq (9) Io (−) = − k ｛Vi (+) − Vi (−)｝ + Iq (10) With only this, the operation of canceling the similar voltage difference is performed.
【００１９】次に、図３は、この発明の差動増幅回路の
第２実施例を示す。第１実施例の差動増幅回路では、抵
抗２３に発生する電圧差をトランジスタ２１、２２のベ
ース間で検出したが、図３に示すように、トランジスタ
２１、２２のエミッタ間から直接検出するようにしても
よい。即ち、電流相殺回路１４の制御増幅器１４０の正
相入力側をトランジスタ２１のエミッタ、その逆相入力
側をトランジスタ２２のエミッタに接続して電圧差を検
出し、その電圧差に応じた電流、即ち、正相出力電流を
トランジスタ２２のコレクタ側、逆相出力電流をトラン
ジスタ２１のコレクタ側に供給することにより、前記実
施例と同様に電圧差を生じさせる電流を相殺してオフセ
ットを低減させることができる。FIG. 3 shows a second embodiment of the differential amplifier circuit according to the present invention. In the differential amplifier circuit of the first embodiment, the voltage difference generated in the resistor 23 is detected between the bases of the transistors 21 and 22. However, as shown in FIG. 3, the voltage difference is detected directly between the emitters of the transistors 21 and 22. It may be. That is, the positive input side of the control amplifier 140 of the current canceling circuit 14 is connected to the emitter of the transistor 21 and the negative input side thereof is connected to the emitter of the transistor 22 to detect a voltage difference, and a current corresponding to the voltage difference, that is, a current corresponding to the voltage difference, By supplying the positive-phase output current to the collector side of the transistor 22 and the negative-phase output current to the collector side of the transistor 21, it is possible to cancel the current causing a voltage difference and reduce the offset as in the above-described embodiment. it can.
【００２０】次に、図４は、図１に示した差動増幅回路
の具体的な回路構成例を示す。制御増幅器１４０はエミ
ッタを共通にした第５のトランジスタ１４１と第６のト
ランジスタ１４２からなる差動対に定電流源１４３を接
続した差動増幅器で構成されている。即ち、トランジス
タ１４１のベースはトランジスタ２１のベース、トラン
ジスタ１４２のベースはトランジスタ２２のベースに接
続することにより、トランジスタ１４１、１４２でトラ
ンジスタ２１、２２のベース間に発生する電圧差を検出
し、その電圧差に応じた電流をトランジスタ２１、２２
のコレクタ側からトランジスタ１４１、１４２を通して
定電流源１４３に引き込み、抵抗２３に生じる電圧差の
原因である定電流源２５、２６における定電流のばらつ
き電流を相殺してオフセットの低減を図っている。FIG. 4 shows a specific circuit configuration example of the differential amplifier circuit shown in FIG. The control amplifier 140 has a fifth transistor 141 and a sixth transistor 141 having a common emitter .
It is configured by a differential amplifier in which a constant current source 143 is connected to a differential pair composed of a transistor 142. That is, by connecting the base of the transistor 141 to the base of the transistor 21 and the base of the transistor 142 to the base of the transistor 22, the voltage difference between the bases of the transistors 21 and 22 is detected by the transistors 141 and 142, and the voltage is detected. The current corresponding to the difference is supplied to transistors 21 and 22
From the collector side to the constant current source 143 through the transistors 141 and 142, and offset current is reduced by offsetting the variation current of the constant current in the constant current sources 25 and 26, which is the cause of the voltage difference generated in the resistor 23.
【００２１】次に、図５は、図１に示した差動増幅回路
の具体的な回路構成例を示す。制御増幅器１４０はエミ
ッタを共通にしたＰＮＰ型の第５のトランジスタ１４４
と第６のトランジスタ１４５からなる差動対と電源との
間に定電流源１４６を接続した差動増幅器で構成されて
いる。即ち、トランジスタ１４４のベースはトランジス
タ２１のベース、トランジスタ１４５のベースはトラン
ジスタ２２のベースに接続することにより、トランジス
タ１４４、１４５でトランジスタ２１、２２のベース間
に発生する電圧差を検出し、その電圧差に応じた電流を
電源側の定電流源１４６からトランジスタ１４４、１４
５を通してトランジスタ２１、２２のエミッタ側に供給
することにより、抵抗２３に生じる電圧差の原因である
定電流源２５、２６における定電流のばらつき電流を相
殺してオフセットの低減を図っている。FIG. 5 shows a specific example of the circuit configuration of the differential amplifier circuit shown in FIG. The control amplifier 140 is a PNP-type fifth transistor 144 having a common emitter.
And a differential amplifier in which a constant current source 146 is connected between a power supply and a differential pair including a transistor and a sixth transistor 145. That is, by connecting the base of the transistor 144 to the base of the transistor 21 and connecting the base of the transistor 145 to the base of the transistor 22, the voltage difference generated between the bases of the transistors 21 and 22 by the transistors 144 and 145 is detected. A current corresponding to the difference is supplied from the constant current source 146 on the power supply side to the transistors 144 and 14.
By supplying the current through the transistor 5 to the emitters of the transistors 21 and 22, the offset current is reduced by offsetting the variation in the constant current in the constant current sources 25 and 26, which causes the voltage difference generated in the resistor 23.
【００２２】次に、図６は、図３に示した差動増幅回路
の具体的な回路構成例を示す。制御増幅器１４０はエミ
ッタを共通にした第５のトランジスタ１４７と第６のト
ランジスタ１４８からなる差動対に定電流源１４９を接
続した差動増幅器で構成されている。即ち、トランジス
タ１４７のベースはトランジスタ２１のエミッタ、トラ
ンジスタ１４８のベースはトランジスタ２２のエミッタ
に接続することにより、トランジスタ１４７、１４８で
トランジスタ２１、２２のエミッタ間に発生する電圧差
を検出し、その電圧差に応じた電流をトランジスタ２
１、２２のコレクタ側からトランジスタ１４７、１４８
を通して定電流源１４９に引き込み、抵抗２３に生じる
電圧差の原因である定電流源２５、２６における定電流
のばらつき電流を相殺してオフセットの低減を図ってい
る。Next, FIG. 6 shows a specific circuit configuration example of the differential amplifier circuit shown in FIG. The control amplifier 140 has a fifth transistor 147 and a sixth transistor 147 having a common emitter .
It comprises a differential amplifier in which a constant current source 149 is connected to a differential pair composed of a transistor 148. That is, by connecting the base of the transistor 147 to the emitter of the transistor 21 and the base of the transistor 148 to the emitter of the transistor 22, the voltage difference between the emitters of the transistors 21 and 22 is detected by the transistors 147 and 148, and the voltage difference is detected. The current corresponding to the difference is applied to transistor 2
Transistors 147, 148 from the collector side of 1, 22
Through the constant current source 149 to offset the variation current of the constant current in the constant current sources 25 and 26, which is the cause of the voltage difference generated in the resistor 23, thereby reducing the offset.
【００２３】次に、図７は、図４に示した差動増幅回路
の具体的な回路構成例を示す。この実施例では、差動増
幅器２の出力がトランジスタ２９のコレクタ側から取り
出され、その出力を増幅して取り出す出力回路１６に加
えられている。即ち、トランジスタ２９のコレクタには
トランジスタ１６１のベースが接続され、トランジスタ
２２が導通状態にあるとき、ベース電流がトランジスタ
２２に引き込まれる。トランジスタ１６１のコレクタ側
にはダイオード１６２、１６３を通して定電流源１６４
が直列に接続され、トランジスタ１６１に流れる電流は
ダイオード１６２、１６３を通して定電流源１６４に引
き込まれる。トランジスタ１６１のコレクタには、出力
トランジスタ１６５のベースが接続され、ダイオード１
６３のカソードには出力トランジスタ１６７のベースが
接続されている。各出力トランジスタ１６５、１６７
は、電源と接地点との間に直列に接続されており、共通
に接続されたエミッタには出力端子１７が形成されてい
る。FIG. 7 shows a specific example of the circuit configuration of the differential amplifier circuit shown in FIG. In this embodiment, the output of the differential amplifier 2 is taken out from the collector side of the transistor 29 and added to the output circuit 16 which amplifies and takes out the output. That is, the base of the transistor 161 is connected to the collector of the transistor 29, and when the transistor 22 is on, the base current is drawn into the transistor 22. A constant current source 164 is connected to the collector side of the transistor 161 through diodes 162 and 163.
Are connected in series, and the current flowing through the transistor 161 is drawn into the constant current source 164 through the diodes 162 and 163. The base of the output transistor 165 is connected to the collector of the transistor 161, and the diode 1
The base of the output transistor 167 is connected to the cathode of 63. Each output transistor 165, 167
Are connected in series between a power supply and a ground point, and an output terminal 17 is formed on a commonly connected emitter.
【００２４】したがって、この演算増幅器では、トラン
ジスタ１６１を通して流れる電流によるダイオード１６
２、１６３に発生する電圧によって出力トランジスタ１
６５、１６７のバイアス電圧が設定されており、トラン
ジスタ１６１の出力電流によって出力トランジスタ１６
５、１６７が交互に導通し、その出力が出力端子１７か
ら取り出される。Therefore, in this operational amplifier, the diode 16 due to the current flowing through the transistor 161 is used.
2, 163, the output transistor 1
65, 167 are set, and the output current of the output transistor 16
5, 167 are turned on alternately, and the output is taken out from the output terminal 17.
【００２５】次に、図８は、この発明の差動増幅回路の
第３実施例を示す。この実施例の電流相殺回路１４は、
図４に示した電流相殺回路１４と同種の回路構成を成し
ており、トランジスタ２１、２２のベース間電圧を検出
するため、エミッタを共通にしたトランジスタ２４１、
２４２からなる差動対に定電流源２４３を接続したもの
である。差動対を構成する各トランジスタ２４１、２４
２は、２つのコレクタを持つマルチコレクタトランジス
タを用いて、電流相殺回路１４におけるオフセット電流
を低減するようにしたものである。即ち、トランジスタ
２４１の第１コレクタＣ1 とトランジスタ２４２の第２
コレクタＣ2 との間に第１のカレントミラー回路２４４
が設置され、また、トランジスタ２４２の第１コレクタ
Ｃ1 とトランジスタ２４１の第２コレクタＣ2 との間に
第２のカレントミラー回路２４５が設置され、カレント
ミラー回路２４４はダイオード２４６及びトランジスタ
２４７、カレントミラー回路２４５はダイオード２４８
及びトランジスタ２４９で構成されている。FIG. 8 shows a third embodiment of the differential amplifier circuit according to the present invention. The current canceling circuit 14 of this embodiment is
It has the same type of circuit configuration as the current canceling circuit 14 shown in FIG. 4 and detects the voltage between the bases of the transistors 21 and 22.
A differential current pair 242 is connected to a constant current source 243. Each transistor 241 and 24 forming a differential pair
Reference numeral 2 denotes a multi-collector transistor having two collectors, in which the offset current in the current canceling circuit 14 is reduced. That is, the first collector C 1 of the transistor 241 and the second collector C 1 of the transistor 242
First current mirror circuit 244 between the collector C 2
Is provided, and a second current mirror circuit 245 is provided between the first collector C 1 of the transistor 242 and the second collector C 2 of the transistor 241. The current mirror circuit 244 includes the diode 246 and the transistor 247, The mirror circuit 245 includes a diode 248
And a transistor 249.
【００２６】このような構成によれば、トランジスタ２
４１のコレクタ電流が第１コレクタＣ1 及びカレントミ
ラー回路２４４を通してトランジスタ２４２の第２コレ
クタＣ2 に供給され、トランジスタ２４２のコレクタ電
流が第１コレクタＣ1 及びカレントミラー回路２４５を
通してトランジスタ２４１の第２コレクタＣ2 に供給さ
れることにより、各トランジスタ２４１、２４２のベー
ス間に発生するオフセットが相殺される。したがって、
このような電流相殺回路１４を用いれば、差動増幅器２
のオフセットを高精度に相殺し、信頼性の高い増幅特性
を得て増幅利得の制御を実現することができる。According to such a configuration, the transistor 2
41 of the collector current is supplied through the first collector C 1 and current mirror circuit 244 to the second collector C 2 of the transistor 242, second transistor 241 collector current of the transistor 242 through the first collector C 1 and current mirror circuit 245 by being supplied to the collector C 2, the offset occurring between the bases of the transistors 241 and 242 is canceled. Therefore,
If such a current canceling circuit 14 is used, the differential amplifier 2
Offset with high precision, and a highly reliable amplification characteristic can be obtained to control the amplification gain.
【００２７】[0027]
【発明の効果】以上説明したように、この発明によれ
ば、差動増幅器に定電流源による定電流のばらつきによ
って生じるオフセットをそのばらつきに応じて低減する
ことができ、入出力特性の信頼性を向上させ、差動増幅
器の増幅利得の制御性を高めることができる。As described above, according to the present invention, the offset caused by the variation of the constant current by the constant current source in the differential amplifier can be reduced according to the variation, and the reliability of the input / output characteristics can be reduced. And the controllability of the amplification gain of the differential amplifier can be improved.
【図１】この発明の差動増幅回路の第１実施例を示す回
路図である。FIG. 1 is a circuit diagram showing a first embodiment of a differential amplifier circuit according to the present invention.
【図２】図１に示した差動増幅回路の動作を説明するた
めの回路図である。FIG. 2 is a circuit diagram for explaining an operation of the differential amplifier circuit shown in FIG.
【図３】この発明の差動増幅回路の第２実施例の具体的
な回路構成例を示す回路図である。FIG. 3 is a circuit diagram showing a specific circuit configuration example of a second embodiment of the differential amplifier circuit of the present invention.
【図４】図１に示した差動増幅回路の具体的な回路構成
例を示す回路図である。FIG. 4 is a circuit diagram showing a specific example of a circuit configuration of the differential amplifier circuit shown in FIG. 1;
【図５】図１に示した差動増幅回路の具体的な回路構成
例を示す回路図である。FIG. 5 is a circuit diagram showing a specific example of a circuit configuration of the differential amplifier circuit shown in FIG. 1;
【図６】図３に示した差動増幅回路の具体的な回路構成
例を示す回路図である。FIG. 6 is a circuit diagram showing a specific example of a circuit configuration of the differential amplifier circuit shown in FIG. 3;
【図７】この発明の差動増幅回路の応用例である演算増
幅器の具体的な回路構成例を示す回路図である。FIG. 7 is a circuit diagram showing a specific circuit configuration example of an operational amplifier which is an application example of the differential amplifier circuit of the present invention.
【図８】この発明の差動増幅回路の第３実施例を示す回
路図である。FIG. 8 is a circuit diagram showing a third embodiment of the differential amplifier circuit according to the present invention.
【図９】従来の差動増幅器を用いた演算増幅器を示す回
路図である。FIG. 9 is a circuit diagram showing a conventional operational amplifier using a differential amplifier.
【図１０】図９に示した差動増幅器に発生するオフセッ
トを説明するための回路図である。10 is a circuit diagram for explaining an offset generated in the differential amplifier shown in FIG.
２ 差動増幅器 １４ 電流相殺回路 ２１ 第１のトランジスタ ２２ 第２のトランジスタ ２３ 抵抗 ２４ 第１の差動対 ２５ 第１の定電流源 ２６ 第２の定電流源 ２７ カレントミラー回路 ２８ 第３のトランジスタ ２９ 第４のトランジスタ １４０ 制御増幅器（第２の差動対）１４１、１４４、１４７ 第５のトランジスタ １４２ １４５、１４８ 第６のトランジスタ １４３、１４６、１４９ 第３の定電流源 2 Differential Amplifier 14 Current Canceling Circuit 21 First Transistor 22 Second Transistor 23 Resistor 24 First Differential Pair 25 First Constant Current Source 26 Second Constant Current Source 27 Current Mirror Circuit 28 Third Transistor 29 Fourth transistor 140 Control amplifier (second differential pair) 141, 144, 147 Fifth transistor 142 145, 148 Sixth transistor 143, 146, 149 Third constant current source
Claims (1)
スタのエミッタ間を抵抗によって結合した第１の差動対
を備える差動増幅器と、 前記第１のトランジスタのエミッタ側に接続され、前記
差動対に定電流を流す第１の定電流源と、 前記第２のトランジスタのエミッタ側に接続され、前記
差動対に定電流を流す第２の定電流源と、 前記差動増幅器の前記第１のトランジスタのコレクタ側
に第３のトランジスタを接続するとともに、この第３の
トランジスタのベース・コレクタに第４のトランジスタ
のベースを接続して前記第１のトランジスタに流れる電
流に対応する電流を前記第２のトランジスタに流すカレ
ントミラー回路と、 前記第１のトランジスタのベースに第５のトランジスタ
のベースを接続し、前記第２のトランジスタのベースに
第６のトランジスタのベースを接続し、これら第５及び
第６のトランジスタのエミッタを共通に接続し、このエ
ミッタに第３の定電流源を接続した第２の差動対を備
え、前記第１のトランジスタのコレクタに前記第５のト
ランジスタのコレクタを接続し、かつ、前記第２のトラ
ンジスタのコレクタに前記第６のトランジスタのコレク
タを接続し、前記第１及び第２のトランジスタのベース
と共通のベース入力を受け、このベース入力に応じて前
記第１のトランジスタのコレクタ側から直流電流を前記
第５のトランジスタに引き込むとともに、前記第２のト
ランジスタのコレクタ側から直流電流を前記第６のトラ
ンジスタに引き込む電流相殺回路と、 を備えて、前記差動増幅器の前記第１及び第２のトラン
ジスタの前記エミッタ間に生じる電圧差を前記直流電流
の引込みによって相殺させたことを特徴とする差動増幅
回路。1. A differential amplifier comprising a first differential pair in which the emitters of a first transistor and a second transistor are coupled by a resistor, the differential amplifier being connected to the emitter side of the first transistor, A first constant current source that supplies a constant current to the pair; a second constant current source connected to the emitter side of the second transistor and supplying a constant current to the differential pair; A third transistor is connected to the collector of the first transistor, and the base of the fourth transistor is connected to the base / collector of the third transistor to supply a current corresponding to the current flowing through the first transistor to the third transistor. A current mirror circuit flowing to a second transistor, a base of a fifth transistor connected to a base of the first transistor, and a base of the second transistor A second differential pair that connects a base of a sixth transistor, connects emitters of the fifth and sixth transistors in common, and connects a third constant current source to the emitter; The collector of the fifth transistor is connected to the collector of the transistor, and the collector of the sixth transistor is connected to the collector of the second transistor. The collector of the sixth transistor is connected to the base of the first and second transistors. A base input is received, and a DC current is drawn into the fifth transistor from the collector side of the first transistor in response to the base input, and a DC current is fed from the collector side of the second transistor to the sixth transistor. And a current canceling circuit that draws a current between the emitters of the first and second transistors of the differential amplifier. Differential amplifier circuit, characterized in that the difference is canceled by retraction of the DC current.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5100450A JP3028504B2 (en) | 1993-04-02 | 1993-04-02 | Differential amplifier circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5100450A JP3028504B2 (en) | 1993-04-02 | 1993-04-02 | Differential amplifier circuit |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3055796A Division JP2615269B2 (en) | 1991-02-27 | 1991-02-27 | Offset reduction circuit of differential amplifier |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0722866A JPH0722866A (en) | 1995-01-24 |
| JP3028504B2 true JP3028504B2 (en) | 2000-04-04 |
Family
ID=14274256
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5100450A Expired - Fee Related JP3028504B2 (en) | 1993-04-02 | 1993-04-02 | Differential amplifier circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3028504B2 (en) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2615269B2 (en) | 1991-02-27 | 1997-05-28 | ローム 株式会社 | Offset reduction circuit of differential amplifier |
| JP2737113B2 (en) | 1994-07-18 | 1998-04-08 | ローム 株式会社 | Offset reduction circuit of differential amplifier |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4835488A (en) * | 1988-01-13 | 1989-05-30 | Tektronix, Inc. | Wideband linearized emitter feedback amplifier |
-
1993
- 1993-04-02 JP JP5100450A patent/JP3028504B2/en not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2615269B2 (en) | 1991-02-27 | 1997-05-28 | ローム 株式会社 | Offset reduction circuit of differential amplifier |
| JP2737113B2 (en) | 1994-07-18 | 1998-04-08 | ローム 株式会社 | Offset reduction circuit of differential amplifier |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0722866A (en) | 1995-01-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6340366B2 (en) | ||
| WO2001097374A1 (en) | Amplifier circuit | |
| US5929623A (en) | Regulated power supply circuit | |
| JP2615269B2 (en) | Offset reduction circuit of differential amplifier | |
| JPH0476524B2 (en) | ||
| JP3028504B2 (en) | Differential amplifier circuit | |
| JP2737113B2 (en) | Offset reduction circuit of differential amplifier | |
| US20030052737A1 (en) | Operational amplifier in which the idle current of its output push-pull transistors is substantially zero | |
| JPH0712128B2 (en) | amplifier | |
| JPH07202592A (en) | Offset reduction circuit for differential amplifier | |
| JP2566941B2 (en) | DC offset voltage compensation circuit for integrated circuit | |
| KR0144661B1 (en) | Offset reducing circuit for differential amplifier | |
| KR830001979B1 (en) | Power amplification circuit | |
| JP3469639B2 (en) | Amplifier circuit | |
| JPH10209759A (en) | Doubly-balanced mixer circuit | |
| JPS6223133Y2 (en) | ||
| JPH0411042B2 (en) | ||
| JP3029733B2 (en) | Pulse analog conversion circuit | |
| JPH04348605A (en) | Amplifier and detection circuit | |
| JP2638498B2 (en) | Laser drive circuit | |
| JPH0716138B2 (en) | Amplifier circuit device | |
| JP3115612B2 (en) | Amplifier circuit | |
| JPS5921109A (en) | Power amplifier having constant output characteristic | |
| JP3249254B2 (en) | Integrated amplifier | |
| JPH073691Y2 (en) | Shunt circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |