JP3023052B2 - Display substrate - Google Patents
Display substrateInfo
- Publication number
- JP3023052B2 JP3023052B2 JP11804494A JP11804494A JP3023052B2 JP 3023052 B2 JP3023052 B2 JP 3023052B2 JP 11804494 A JP11804494 A JP 11804494A JP 11804494 A JP11804494 A JP 11804494A JP 3023052 B2 JP3023052 B2 JP 3023052B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- conductive film
- wiring
- ito
- resistance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B22—CASTING; POWDER METALLURGY
- B22C—FOUNDRY MOULDING
- B22C1/00—Compositions of refractory mould or core materials; Grain structures thereof; Chemical or physical features in the formation or manufacture of moulds
- B22C1/16—Compositions of refractory mould or core materials; Grain structures thereof; Chemical or physical features in the formation or manufacture of moulds characterised by the use of binding agents; Mixtures of binding agents
- B22C1/18—Compositions of refractory mould or core materials; Grain structures thereof; Chemical or physical features in the formation or manufacture of moulds characterised by the use of binding agents; Mixtures of binding agents of inorganic agents
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Mechanical Engineering (AREA)
- Liquid Crystal (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】この発明は、表示用基板に関し、
より詳しくは液晶表示装置,ＥＬ（エレクトロ・ルミネ
センス)表示装置等の表示パネルの一部を構成する表示
用基板に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a display substrate,
More specifically, the present invention relates to a display substrate that constitutes a part of a display panel such as a liquid crystal display device and an EL (electro luminescence) display device.
【０００２】[0002]
【従来の技術】従来、一般的な実装方式(駆動用ＩＣ実
装方式)で実装されたマトリクス型液晶表示装置として
は、図１２に示す液晶表示パネル２０１がある。この液
晶表示パネル２０１は、表示用基板としての下側基板２
２１と上側基板２２２との間に、液晶(図示せず)が封入
されている。下側基板２２１は、画素が形成されている
表示領域２０３から周縁部に向かって延びる多数の配線
２０６,２０７を備えている。上記配線２０６および２
０７の基板周辺側端部が電極端子となっている(なお、
簡単のため、この明細書の全体を通して、電極端子は配
線に含まれるものとする。)。2. Description of the Related Art Conventionally, as a matrix type liquid crystal display device mounted by a general mounting method (driving IC mounting method), there is a liquid crystal display panel 201 shown in FIG. The liquid crystal display panel 201 includes a lower substrate 2 as a display substrate.
Liquid crystal (not shown) is sealed between 21 and upper substrate 222. The lower substrate 221 includes a number of wirings 206 and 207 extending from the display area 203 where the pixels are formed to the peripheral edge. Wirings 206 and 2
07 is an electrode terminal on the peripheral side of the substrate.
For the sake of simplicity, throughout this specification, electrode terminals are included in wiring. ).
【０００３】下側基板２２１の配線２０６は、図１３に
示すように、たとえば、第１の導電性膜として形成され
た厚さ３０００Å程度のＴa膜２０９と、その上に設け
られた透明導電膜としての厚さ８００Å程度のＩＴＯ
（錫添加酸化インジウム)膜２１０とが構成する２層構
造になっている(例えば特開昭６３−１９５６８７号公
報)。As shown in FIG. 13, for example, a wiring 206 of a lower substrate 221 is composed of a Ta film 209 having a thickness of about 3000 ° formed as a first conductive film and a transparent conductive film provided thereon. About 800mm thick ITO
(Tin-added indium oxide) film 210 (see, for example, Japanese Patent Application Laid-Open No. 63-195687).
Information ).
【０００４】上記液晶表示パネル２０１は、実装状態で
は、図１２に示すように、下側基板２２１が有する配線
２０６,２０７に、それぞれ駆動用ＩＣ２２４,２２５を
搭載したフレキシブル配線板２０４,２０５が接続され
る。詳しくは、フレキシブル配線板２０４は、図１３に
示すように、ポリイミド樹脂からなる基材２１７と、Ｓ
nやＡuなどをメッキしたＣu材からなる出力端子２０８
を有している。下側基板２２１が有する配線２０６の端
部と、フレキシブル配線板２０４の出力端子２０８と
が、導電性を有する接続材２１１を介して接続される。In the mounted state of the liquid crystal display panel 201, as shown in FIG. 12, flexible wiring boards 204 and 205 having driving ICs 224 and 225 mounted thereon are connected to wirings 206 and 207 of the lower substrate 221 respectively. Is done. More specifically, as shown in FIG. 13, the flexible wiring board 204 includes a base material 217 made of a polyimide resin,
Output terminal 208 made of Cu material plated with n or Au
have. An end of the wiring 206 included in the lower substrate 221 and the output terminal 208 of the flexible wiring board 204 are connected via a conductive connection member 211.
【０００５】この液晶表示パネル２０１は、動作時に
は、駆動用ＩＣ２２４が出力した表示信号は、フレキシ
ブル配線板２０４の出力端子２０８と、接続材２１１
と、下側基板２２１の配線２０６とを順に介して表示領
域２０３に供給される。When the liquid crystal display panel 201 is in operation, the display signal output by the driving IC 224 is output to the output terminal 208 of the flexible wiring board 204 and the connection member 211.
And the wiring 206 of the lower substrate 221 in this order to the display area 203.
【０００６】また、今一つの従来の液晶表示装置として
は、図１０に示すものがある。この液晶表示装置は、Ｃ
ＯＧ(チップ・オン・グラス)方式によって実装されたマ
トリクス型液晶表示パネル１０１である。液晶表示パネ
ル１０１は、表示用基板としての下側基板１２１と上側
基板１２２との間に、液晶(図示せず)が封入されて構成
されている。下側基板１２１には、画素が形成されてい
る表示領域１２３から周縁部に向かって延びる多数の配
線１２６ａ,１２６ｂが設けられている。これらの配線
１２６a,１２６bの端部が電極端子となっている。上記
配線１２６a,１２７aのさらに基板周辺側に、上記配線
１２６a,１２７aと離間した状態で、基板周辺に延びる
配線１２６b,１２７bが設けられている。Another conventional liquid crystal display device is shown in FIG. This liquid crystal display device has C
It is a matrix type liquid crystal display panel 101 mounted by an OG (chip-on-glass) method. The liquid crystal display panel 101 is configured such that liquid crystal (not shown) is sealed between a lower substrate 121 and an upper substrate 122 as display substrates. The lower substrate 121 is provided with a large number of wirings 126a and 126b extending from the display region 123 where the pixels are formed to the peripheral portion. The ends of these wirings 126a and 126b are electrode terminals. Wirings 126b, 127b extending around the substrate are provided further away from the wirings 126a, 127a on the peripheral side of the substrate than the wirings 126a, 127a.
【０００７】例えば下側基板１２１の配線１２６a,配線
１２６bは、図１１に示すように、第１の導電性膜とし
て、いずれも厚さ３０００Å程度のＴa膜１２９を有
し、その上に透明導電膜として設けられた厚さ８００Å
程度のＩＴＯ(錫添加酸化インジウム)膜１３０を有する
２層構造になっている。For example, as shown in FIG. 11, the wiring 126a and the wiring 126b of the lower substrate 121 each have a Ta film 129 having a thickness of about 3000 ° as a first conductive film, and a transparent conductive film 800 mm thick provided as a film
It has a two-layer structure having a degree of ITO (tin-added indium oxide) film 130.
【０００８】上記液晶表示パネル１０１は、実装状態で
は、図１０に示すように、下側基板１２１が有する配線
１２６a,１２７aと配線１２６b,１２７bとの間に、それ
ぞれ駆動用ＩＣ１２４,１２５が搭載されている。ま
た、上記配線１２６b,１２７bにフレキシブル配線板１
３３,１３４が接続される。詳しくは、上記駆動用ＩＣ
１２４は、図１１に示すように、出力側バンプ電極１２
８a,入力側バンプ電極１２８bを有している。これらの
出力側バンプ電極１２８a,入力側バンプ電極１２８b
は、導電性を有する接続材１３１,１３１を介して、そ
れぞれ下側基板１２１の配線１２６aの基板周辺側端部,
配線１２６bの表示領域側端部と接続される。また、フ
レキシブル配線板１３３は、例えば、ポリイミド樹脂か
らなる基材１３７と、ＳnやＡuなどをメッキしたＣu材
からなる出力端子１３５を有している。この出力端子１
３５が、導電性を有する接続材１３６を介して、下側基
板１２１の配線１２６bの端部と接続されている。In the mounted state of the liquid crystal display panel 101, as shown in FIG. 10, driving ICs 124 and 125 are respectively mounted between the wirings 126a and 127a and the wirings 126b and 127b of the lower substrate 121. ing. Also, the flexible wiring board 1 is connected to the wirings 126b and 127b.
33 and 134 are connected. For details, see the above driving IC
Reference numeral 124 denotes the output side bump electrode 12 as shown in FIG.
8a and an input-side bump electrode 128b. These output-side bump electrodes 128a and input-side bump electrodes 128b
Are the ends of the wiring 126a of the lower substrate 121 on the peripheral side of the substrate, via the conductive connecting members 131, 131, respectively.
It is connected to the display area side end of the wiring 126b. The flexible wiring board 133 has, for example, a base material 137 made of a polyimide resin and an output terminal 135 made of a Cu material plated with Sn, Au, or the like. This output terminal 1
35 is connected to an end of the wiring 126b of the lower substrate 121 via a conductive connection material 136.
【０００９】上記液晶表示パネル１０１は、動作時に
は、電源や入力信号がフレキシブル配線板１３３の出力
端子１３５と、接続材１３６と、配線１２６bと、接続
材１３１と、入力側バンプ電極１２８bを順に介して駆
動用ＩＣ１２４に入力される。そして、駆動用ＩＣ１２
４が出力した表示信号は、出力側バンプ電極１２８a
と、接続材１３１と、配線１２６aを介して、表示領域
に供給される。In operation, the liquid crystal display panel 101 receives power and input signals through the output terminal 135 of the flexible wiring board 133, the connecting member 136, the wiring 126b, the connecting member 131, and the input side bump electrode 128b in this order. Is input to the driving IC 124. And the driving IC 12
4 is output to the output-side bump electrode 128a.
Is supplied to the display area via the connection material 131 and the wiring 126a.
【００１０】上記前者および後者のいずれの液晶表示装
置も、図１２と１３に示した表示用基板の配線２０６,
２０７および、図１０と１１に示した配線１２６a,１２
６b,１２７a,１２７bを、第１の導電性膜として形成さ
れたＴa膜と、その上に形成された透明導電膜としての
ＩＴＯ膜とが構成する２層構造になっている。この２層
構造によれば、Ｔa膜上のＩＴＯ膜の存在によって、基
板完成後にＴa膜の表面が酸化されるのを防止すること
ができる。なお、Ｔa膜の面抵抗は約３Ω／□、ＩＴＯ
膜の面抵抗は約５０Ω／□であることから、基板の周辺
側から表示領域への電源や信号の供給は、主に下層であ
るＴa膜を通して行われている。In both the former and latter liquid crystal display devices, the wiring 206 of the display substrate shown in FIGS.
207 and the wiring 126a, 12a shown in FIGS.
Each of 6b, 127a, and 127b has a two-layer structure in which a Ta film formed as a first conductive film and an ITO film as a transparent conductive film formed thereon are formed. According to this two-layer structure, the surface of the Ta film can be prevented from being oxidized after the completion of the substrate due to the presence of the ITO film on the Ta film. The Ta film has a sheet resistance of about 3Ω / □, and ITO
Since the sheet resistance of the film is about 50Ω / □, power and signals are supplied from the peripheral side of the substrate to the display area mainly through the lower Ta film.
【００１１】[0011]
【発明が解決しようとする課題】しかしながら、上記図
１２と１３に示した前者および図１０と１１に示した後
者の従来例のように、表示用基板の配線２０６,２０７
および配線１２６a,１２６b,１２７a,１２７bをＴa膜と
ＩＴＯ膜との２層構造とした場合、ＩＴＯ膜を形成する
時に、下層であるＴa膜の表面が酸化される。また、Ｉ
ＴＯ膜をパターン加工する過程で、リワーク(再加工)作
業を行う場合に、ＩＴＯ膜用のエッチャント(塩化第２
鉄溶液)によって、Ｔa膜が侵されて変質する。このＴａ
膜の酸化と変質が起こると、ＩＴＯ膜とＴa膜との間の
界面抵抗が大きくばらつくから、歩留が低下するという
問題がある。However, as in the former prior art shown in FIGS. 12 and 13 and the latter shown in FIGS. 10 and 11, the wirings 206 and 207 of the display substrate are used.
When the wirings 126a, 126b, 127a, and 127b have a two-layer structure of a Ta film and an ITO film, the surface of the lower Ta film is oxidized when the ITO film is formed. Also, I
In the process of patterning the TO film, when performing a rework (rework) operation, an etchant for the ITO film (secondary chloride) is used.
The Ta film is attacked and deteriorated by the (iron solution). This Ta
If oxidation and alteration of the film occur, the interface resistance between the ITO film and the Ta film varies greatly, causing a problem that the yield decreases.
【００１２】実験によれば、このような基板作製プロセ
ス中の変動要因によって、ＩＴＯ膜とＴa膜との間の界
面抵抗はおよそ２×１０4〜１０7Ω・μm2の範囲でばら
つくことが判明している。このように、Ｔa膜の表面が
酸化され、かつ変質して、ＩＴＯ膜との界面抵抗が高く
なった場合、駆動用ＩＣから表示領域に至るまでの電気
抵抗が増大して、表示信号が歪み、この結果、表示状態
が悪化することになる。このＩＴＯ膜とＴa膜との間の
界面抵抗が表示状態に及ぼす影響は、表示の高精細化に
伴って配線２０６,２０７（図１２および１３参照)およ
び、配線１２６a,１２６b,１２７a,１２７b(図１０およ
び１１参照)の面積が縮小されると、深刻なものとな
る。例えば、図１１に示したＣＯＧ実装方式の場合に
は、配線１２６aの面積は、一般的な実装方式(駆動用Ｉ
Ｃ実装方式)のものに比して遥かに小さい。したがっ
て、ＩＴＯ膜とＴa膜との間の界面抵抗が増大すること
に起因する配線抵抗の増大分が大きくなり、表示状態へ
の影響も大きくなる。また、配線１２６bの面積は、上
記配線１２６aに比して大きいものの、電源を供給すべ
きラインでの抵抗増大は、増大分が小さいものであって
も致命的なものとなり、駆動用ＩＣの動作状態を著しく
悪化させるという問題がある。According to experiments, the interface resistance between the ITO film and the Ta film varies in the range of about 2 × 10 4 to 10 7 Ω · μm 2 due to such a variation factor during the substrate manufacturing process. It is known. As described above, when the surface of the Ta film is oxidized and deteriorated and the interface resistance with the ITO film is increased, the electric resistance from the driving IC to the display region is increased, and the display signal is distorted. As a result, the display state deteriorates. The effect of the interface resistance between the ITO film and the Ta film on the display state is caused by the increase in the definition of the display, as shown by the lines 206 and 207 (see FIGS. 12 and 13) and the lines 126a, 126b, 127a and 127b ( When the area of FIG. 10 and FIG. 11 is reduced, it becomes serious. For example, in the case of the COG mounting method shown in FIG. 11, the area of the wiring 126a is smaller than that of the general mounting method (driving I
C mounting method). Therefore, the increase in the wiring resistance due to the increase in the interface resistance between the ITO film and the Ta film increases, and the influence on the display state also increases. Further, although the area of the wiring 126b is larger than that of the wiring 126a, the increase in resistance in the line to which power is to be supplied is fatal even if the increase is small, and the operation of the driving IC is reduced. There is a problem that the condition is significantly deteriorated.
【００１３】そこで、この発明の目的は、信号を伝える
ための配線をプロセス変動の影響を受けることなく、高
歩留で作製でき、良好な表示品位を得ることができる表
示用基板を提供することにある。SUMMARY OF THE INVENTION An object of the present invention is to provide a display substrate capable of producing a signal transmission line at a high yield without being affected by a process variation and obtaining a good display quality. It is in.
【００１４】[0014]
【課題を解決するための手段】上記目的を達成するため
に、請求項１に記載の発明の表示用基板は、平面型表示
装置の一部を構成するようになっており、基板基部の表
面に設けられた配線によって、周縁部から内部の表示領
域へ信号を伝える表示用基板において、上記配線は、所
定の金属あるいは上記金属を主成分とする合金で構成さ
れた第１の導電膜と、上記第１の導電膜の上に形成さ
れ、上記第１の導電膜よりも表面が酸化し難い第２の導
電膜と、上記第２の導電膜の上に形成され、酸化膜で構
成された透明導電膜とを有する３層構造部を備え、上記
配線の上に形成され、上記配線と外部回路実装用端子の
間に位置する開口部を有する絶縁性保護膜を有し、上記
配線は、上記開口部に対向し、少なくとも、上記第１の
導電膜と、この第１の導電膜の上に形成された透明導電
膜とを有する２層構造部と、上記開口部に非対向であ
り、少なくとも、上記第１の導電膜と、この第１の導電
膜の上に形成された第２の導電膜と、この第２の導電膜
の上に形成された上記透明導電膜とを有する３層構造部
とを備えることを特徴としている。In order to achieve the above object, the display substrate according to the first aspect of the present invention constitutes a part of a flat display device, and has a surface of a substrate base. In a display substrate for transmitting a signal from a peripheral portion to an internal display region by a wiring provided in the display substrate, the wiring is a first conductive film made of a predetermined metal or an alloy mainly containing the metal, A second conductive film formed on the first conductive film, the surface of which is less likely to be oxidized than the first conductive film, and an oxide film formed on the second conductive film A three-layer structure having a transparent conductive film, an insulating protective film formed on the wiring and having an opening located between the wiring and an external circuit mounting terminal; At least the first conductive film and the first conductive film are opposed to the opening. A two-layer structure portion having a transparent conductive film formed on the conductive film, not facing the opening, and at least the first conductive film and the first conductive film formed on the first conductive film; And a three-layer structure having the transparent conductive film formed on the second conductive film.
【００１５】また、請求項２の発明の表示用基板は、請
求項１に記載の表示用基板において、上記３層構造部の
第２導電膜が、上記２層構造部の透明導電膜を取り囲ん
でいることを特徴としている。According to a second aspect of the present invention, in the display substrate according to the first aspect, the second conductive film of the three-layer structure surrounds the transparent conductive film of the two-layer structure. It is characterized by being in.
【００１６】[0016]
【作用】請求項１の表示用基板は、第１の導電膜の上
に、第１の導電膜よりも表面が酸化し難い第２の導電膜
が形成されており、この第２の導電膜の上に透明導電膜
が形成されている。In the display substrate according to the first aspect, a second conductive film, the surface of which is less oxidized than the first conductive film, is formed on the first conductive film. A transparent conductive film is formed thereon.
【００１７】したがって、請求項１の発明によれば、第
１の導電膜上に直接透明導電膜が形成されておらず、第
１の導電膜と透明導電膜との間に第２の導電膜が形成さ
れているから、従来例と異なり、透明導電膜形成時に、
第１の導電膜の表面を酸化させることが無い。また、上
記第２の導電膜は、第１の導電膜に比べて酸化し難いか
ら、透明導電膜形成時に第２導電膜が酸化される度合い
は、従来例で第１の導電膜の表面が酸化される度合いに
比べて軽度である。このように、請求項１の発明によれ
ば、第１の導電膜の表面および第２の導電膜の表面の酸
化を抑えることができる。Therefore, according to the first aspect of the present invention, the transparent conductive film is not directly formed on the first conductive film, and the second conductive film is provided between the first conductive film and the transparent conductive film. Is formed, unlike the conventional example, when forming the transparent conductive film,
There is no oxidation of the surface of the first conductive film. Further, since the second conductive film is less likely to be oxidized than the first conductive film, the degree of oxidation of the second conductive film during the formation of the transparent conductive film depends on the surface of the first conductive film in the conventional example. It is mild compared to the degree of oxidation. Thus, according to the first aspect of the present invention, it is possible to suppress the oxidation of the surface of the first conductive film and the surface of the second conductive film.
【００１８】したがって、第１の導電膜と第２の導電膜
との間の界面抵抗、および、第２の導電膜と透明導電膜
との間の界面抵抗は、従来に比してプロセス変動の影響
を受けにくく、低く安定したものとなる。したがって、
この表示用基板は高歩留で作製されるとともに、実装後
に良好な表示品位が得られる。また、今後の表示の高精
細化への対応も可能となる。Therefore, the interface resistance between the first conductive film and the second conductive film and the interface resistance between the second conductive film and the transparent conductive film are more likely to be affected by process fluctuations than in the prior art. Less susceptible, low and stable. Therefore,
This display substrate is manufactured with a high yield, and good display quality can be obtained after mounting. In addition, it is possible to cope with higher definition display in the future.
【００１９】また、請求項１の表示用基板によれば、上
記配線の上に絶縁性保護膜が形成されており、この絶縁
性保護膜に外部回路実装用端子のための開口部が形成さ
れている。そして、上記配線の３層構造部の第２の導電
膜は、上記絶縁性保護膜に形成される開口部に非対向で
ある。したがって、この請求項１の発明によれば、上記
絶縁性保護膜をエッチングして開口部を形成するとき
に、上記第２の導電膜がエッチャントに侵されるのを回
避することができる。したがって、上記エッチャントに
よって上記第２の導電膜が消失されることを防止でき
る。したがって、上記第２の導電膜の下の第１の導電膜
が露出することを防止できる。すなわち、第２の導電膜
に比べて酸化し易い第１の導電膜が露出することを防止
できる。したがって、第１の導電膜の表面が酸化するこ
とを防止でき、上記配線の電気抵抗の増大を防止でき
る。According to the display substrate of the first aspect, an insulating protective film is formed on the wiring, and an opening for an external circuit mounting terminal is formed in the insulating protective film. ing. Then, the second conductive film of the three-layer structure portion of the wiring is not opposed to the opening formed in the insulating protective film. Therefore, according to the first aspect of the present invention, when the insulating protective film is etched to form the opening, it is possible to prevent the second conductive film from being attacked by the etchant. Therefore, the second conductive film can be prevented from being lost by the etchant. Therefore, it is possible to prevent the first conductive film below the second conductive film from being exposed. That is, it is possible to prevent the first conductive film, which is more easily oxidized than the second conductive film, from being exposed. Therefore, it is possible to prevent the surface of the first conductive film from being oxidized, and to prevent an increase in the electric resistance of the wiring.
【００２０】したがって、請求項１の発明によれば、配
線上に絶縁性保護膜が形成され、この絶縁性保護膜に外
部回路実装用端子のための開口部が形成されている表示
用基板を、高歩留で作製できるとともに、実装後に良好
な表示品位を保つようにすることができる。Therefore, according to the first aspect of the present invention, there is provided a display substrate in which an insulating protective film is formed on a wiring, and an opening for an external circuit mounting terminal is formed in the insulating protective film. In addition, it can be manufactured at a high yield and can maintain good display quality after mounting.
【００２１】また、請求項２の発明の表示用基板は、上
記３層構造部の第２導電膜が、上記２層構造部の透明導
電膜を取り囲んでいる。従って、上記開口部に対向する
２層構造部の透明導電膜の周囲の第２導電膜から、上記
開口部に対向する透明導電膜に向かって電流を導くこと
ができる。また、上記第２の導電膜は上記第１の導電膜
よりも表面が酸化し難いから、この請求項２の発明によ
れば、上記開口部の周囲における配線の抵抗値が、配線
作製時のプロセス変動の影響によってばらつくことを防
止でき、上記配線の抵抗値を低く安定したものにするこ
とができる。Further, in the display substrate according to the invention of claim 2, the second conductive film of the three-layer structure surrounds the transparent conductive film of the two-layer structure. Therefore, a current can be guided from the second conductive film around the transparent conductive film of the two-layer structure facing the opening toward the transparent conductive film facing the opening. Further, since the surface of the second conductive film is less likely to be oxidized than the surface of the first conductive film, according to the second aspect of the present invention, the resistance value of the wiring around the opening is reduced when forming the wiring. Variation due to the influence of process variation can be prevented, and the resistance value of the wiring can be made low and stable.
【００２２】[0022]
【実施例】以下、この発明を図示の実施例により、詳細
に説明する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be described below in detail with reference to the illustrated embodiments.
【００２３】〔第１実施例〕図１に、ＣＯＧ（チップ・
オン・グラス)方式で実装されている液晶表示装置の要
部断面を示す。上記液晶表示装置は、液晶表示パネル１
と、駆動用ＩＣ２４と、フレキシブル配線板３３を備え
ている。[First Embodiment] FIG. 1 shows a COG (chip
1 shows a cross section of a main part of a liquid crystal display device mounted in an on-glass type. The liquid crystal display device includes a liquid crystal display panel 1
, A driving IC 24 and a flexible wiring board 33.
【００２４】上記液晶表示パネル１は、この発明の表示
用基板の第１実施例のとしての下側基板２２と、上側基
板(図示せず)と、下側基板２２と上側基板との間に封入
された液晶を備えている。The liquid crystal display panel 1 comprises a lower substrate 22, an upper substrate (not shown) as a first embodiment of the display substrate of the present invention, and a lower substrate 22 and an upper substrate. It has an enclosed liquid crystal.
【００２５】図１および図２に示すように、上記下側基
板２２は、下側基板基部２１と第１の配線４６ａと第２
の配線４６ｂと絶縁性保護膜としてのＳiＮ膜４２を備
えている。As shown in FIGS. 1 and 2, the lower substrate 22 includes a lower substrate base 21, a first wiring 46a and a second wiring 46a.
And a SiN film 42 as an insulating protective film.
【００２６】上記基板基部２１上に、画素が形成されて
いる表示領域(図において左側)から周縁部に向かって延
びる多数の第１の配線４６aが設けられている。これら
の配線４６aの端部４６ａ−１が電極端子となってい
る。第１の配線４６aのさらに基板周辺側に、第１の配
線４６ａから離間した状態で、基部２１上に基板周辺に
向かって延びる第２の配線４６ｂが設けられている。こ
れらの配線４６a,４６bの上には、絶縁性保護膜として
の厚さ３０００Å程度のＳiＮ膜４２が形成されてい
る。このＳiＮ膜４２は、配線４６a,４６bの端部４６a
ー１,４６bー１,４６ｂ−２に対向する領域に、開口部
Ｘ１,Ｘ２,Ｘ３が設けられている。上記ＳiＮ膜４２
は、開口部Ｘ１とＸ２とＸ３に対向する領域を除いて、
配線４６ａと４６ｂの略全域を覆っている。A large number of first wirings 46a are provided on the substrate base 21 so as to extend from the display area where pixels are formed (left side in the figure) to the periphery. The ends 46a-1 of these wirings 46a are electrode terminals. A second wiring 46b extending toward the periphery of the substrate is provided on the base 21 at a position further away from the first wiring 46a on the substrate peripheral side than the first wiring 46a. On these wirings 46a and 46b, a SiN film 42 having a thickness of about 3000 と し て as an insulating protective film is formed. The SiN film 42 is formed at the ends 46a of the wirings 46a and 46b.
Openings X1, X2, X3 are provided in a region facing -1,46b-1,46b-2. The above-mentioned SiN film 42
Except for the region facing the openings X1, X2 and X3,
It covers substantially the entire area of the wirings 46a and 46b.
【００２７】上記第１の配線４６ａおよび第２の配線４
６ｂは、上記下側基板２１上に形成された第１の導電膜
としてのＴａ（タンタル)膜２９と、このＴａ膜２９の
上に形成された第２の導電膜としてのＴｉ(チタン)膜４
０と、上記Ｔａ膜２９上および上記Ｔｉ膜４０上に形成
された透明導電膜としてのＩＴＯ膜３０とを有してい
る。上記Ｔａ膜２９とＴｉ膜４０とＩＴＯ膜３０とが３
層構造部Ｚ１,Ｚ２を構成し、上記Ｔａ膜２９とその上
のＩＴＯ膜３０とが２層構造部Ｙ１,Ｙ２,Ｙ３,Ｙ４を
構成している。上記３層構造部Ｚ１,Ｚ２は、上記ＳiＮ
膜４２の開口部Ｘ１,Ｘ２,Ｘ３に非対向である。そし
て、上記開口部Ｘ１,Ｘ２,Ｘ３には、上記２構造部Ｙ
２,Ｙ３,Ｙ４が対向している。なお、上記Ｔａ膜２９の
厚さを３０００Å程度とし、Ｔi膜４０の厚さを３００
０Å程度とし、ＩＴＯ膜３０の厚さを８００Å程度にし
た。また、Ｔa膜の面抵抗は約３Ω／□であり、ＩＴＯ
膜の面抵抗は約５０Ω／□であり、Ｔi膜の面抵抗は約
３Ω／□である。The first wiring 46a and the second wiring 4
6b, a Ta (tantalum) film 29 as a first conductive film formed on the lower substrate 21 and a Ti (titanium) film as a second conductive film formed on the Ta film 29 4
0, and an ITO film 30 as a transparent conductive film formed on the Ta film 29 and the Ti film 40. The Ta film 29, Ti film 40 and ITO film 30 are 3
The Ta film 29 and the ITO film 30 thereon form the two-layer structure parts Y1, Y2, Y3, and Y4. The three-layer structure parts Z1 and Z2 are formed of the SiN
The openings are not opposed to the openings X1, X2, X3 of the film. The openings X1, X2, and X3 have the two structural parts Y
2, Y3 and Y4 face each other. The thickness of the Ta film 29 is set to about 3000 °, and the thickness of the Ti film 40 is set to 300 °.
The thickness was about 0 °, and the thickness of the ITO film 30 was about 800 °. The sheet resistance of the Ta film is about 3Ω / □, and
The sheet resistance of the film is about 50Ω / □, and the sheet resistance of the Ti film is about 3Ω / □.
【００２８】上記第１実施例の下側基板２２の第１配線
４６ａおよび第２配線４６ｂは、上記３層構造部Ｚ１,
Ｚ２を有し、この３層構造部を作製するときには、Ｔa
膜２９上にＴi膜４０を形成してから、Ｔi膜４０上にＩ
ＴＯ膜３０を形成する。つまり、Ｔａ膜２９の上に直接
にＩＴＯ膜３０を形成しないので、上記３層構造部Ｚ
１,Ｚ２ではＴａ膜２９の表面を酸化させることがな
い。また、上記Ｔｉ膜４０は、上記Ｔａ膜２９に比べて
酸化し難いから、Ｔｉ膜４０上にＩＴＯ膜３０を形成す
ることによってＴｉ膜４０の表面が酸化される度合い
は、Ｔａ膜２９上にＩＴＯ膜３０を形成することによっ
てＴａ膜２９の表面が酸化される度合いに比べて、遥か
に軽度である。さらに、Ｔi膜４０はＩＴＯ膜３０をエ
ッチングするときに使用するエッチャント(塩化第２鉄
溶液)によって侵されることがない。The first wiring 46a and the second wiring 46b of the lower substrate 22 of the first embodiment are connected to the three-layer structure Z1,
Z2, and when producing this three-layer structure, Ta
After forming the Ti film 40 on the film 29, the I
A TO film 30 is formed. That is, since the ITO film 30 is not formed directly on the Ta film 29, the three-layer structure Z
1, Z2 does not oxidize the surface of the Ta film 29. Further, since the Ti film 40 is less likely to be oxidized than the Ta film 29, the degree of oxidation of the surface of the Ti film 40 by forming the ITO film 30 on the Ti film 40 is smaller than that on the Ta film 29. By forming the ITO film 30, the degree of oxidation of the surface of the Ta film 29 is much lighter. Further, the Ti film 40 is not affected by an etchant (ferric chloride solution) used when etching the ITO film 30.
【００２９】従って、Ｔa膜２９とＴi膜４０との間の界
面抵抗および、Ｔi膜４０とＩＴＯ膜３０との間の界面
抵抗は、従来に比してプロセス変動の影響を受けにく
く、低く安定した値になる。したがって、この実施例に
よれば、良好な表示品質が得られる。また、液晶表示パ
ネル１を高歩留で作製することができる上に、高精細化
への対応も可能となる。Therefore, the interfacial resistance between the Ta film 29 and the Ti film 40 and the interfacial resistance between the Ti film 40 and the ITO film 30 are less affected by process fluctuations than in the prior art, and are low and stable. Value. Therefore, according to this embodiment, good display quality can be obtained. In addition, the liquid crystal display panel 1 can be manufactured at a high yield, and can be adapted to high definition.
【００３０】また、Ｔi膜４０は、ＳiＮ膜４２の開口部
Ｘ１,Ｘ２,Ｘ３に対向する領域には設けられていない。
したがって、ＳiＮ膜４２のパターンを形成する時に、
ＳiＮ膜４２に対するエッチャント(緩衝フッ酸)によっ
てＴi膜４０がエッチングされることは無い。もしも、
上記開口部Ｘ１,Ｘ２,Ｘ３に対向する領域にＴｉ膜４０
が設けられていると、上記エッチャント(緩衝フッ酸)が
膜厚が薄いＩＴＯ膜３０を通過して、下層のＴｉ膜４０
を侵し、Ｔｉ膜４０がエッチングされ、上層のＩＴＯ膜
３０とともに消失してしまう。その結果、端子部４６ａ
−１に酸化し易いＴａ膜２９が残り、このＴａ膜２９の
表面は非常に不安定なものとなる。なお、上記ＳｉＮ膜
４２のエッチングを、例えばＣＦ4（４フッ化ケイ素）
プラズマによるドライエッチングにすれば、エッチング
によるＴｉ膜４０とＩＴＯ膜３０の消失を回避すること
ができる。しかし、上記ドライエッチングを行う場合に
は、多額の設備投資が必要になる問題が発生する。The Ti film 40 is not provided in a region of the SiN film 42 facing the openings X1, X2, X3.
Therefore, when forming the pattern of the SiN film 42,
The Ti film 40 is not etched by the etchant (buffered hydrofluoric acid) for the SiN film 42. If,
A Ti film 40 is formed in a region facing the openings X1, X2, X3.
Is provided, the etchant (buffered hydrofluoric acid) passes through the thin ITO film 30 to form a lower Ti film 40.
And the Ti film 40 is etched and disappears together with the upper ITO film 30. As a result, the terminal portion 46a
The Ta film 29 which is easily oxidized to -1 remains, and the surface of the Ta film 29 becomes very unstable. The etching of the SiN film 42 is performed by, for example, CF 4 (silicon tetrafluoride).
If dry etching is performed by plasma, the loss of the Ti film 40 and the ITO film 30 due to etching can be avoided. However, in the case of performing the above-mentioned dry etching, there arises a problem that a large capital investment is required.
【００３１】すなわち、この実施例によれば、開口部Ｘ
１,Ｘ２,Ｘ３に対向する領域にＴi膜４０が設けられて
いないから、多額の設備投資を必要とすることなく、上
記ＳｉＮ膜４２のためのエッチャントによってＴｉ膜４
０が消失されることを防止できる。したがって、上記Ｔ
ｉ膜４０の下のＴａ膜２９が露出することを防止でき
る。即ち、Ｔｉ膜４０よりも酸化し易いＴａ膜２９が露
出することを防止することができる。従って、Ｔａ膜２
９の表面が酸化することを防止でき、上記第１配線４６
ａおよび第２配線４６ｂの電気抵抗が増大することを防
止できる。したがって、この実施例の下側基板２２によ
れば、ドライエッチングのための設備投資をすることな
く、液晶表示パネル１を高歩留で作製することができ
る。また、今後の表示の高精細化への対応も可能とな
る。That is, according to this embodiment, the opening X
Since the Ti film 40 is not provided in the region facing 1, X2 and X3, the Ti film 4 is formed by the etchant for the SiN film 42 without requiring a large capital investment.
0 can be prevented from disappearing. Therefore, the above T
Exposure of the Ta film 29 under the i film 40 can be prevented. That is, it is possible to prevent the Ta film 29 that is more easily oxidized than the Ti film 40 from being exposed. Therefore, the Ta film 2
9 can be prevented from being oxidized.
a and the second wiring 46b can be prevented from increasing in electrical resistance. Therefore, according to the lower substrate 22 of this embodiment, the liquid crystal display panel 1 can be manufactured at a high yield without capital investment for dry etching. In addition, it is possible to cope with higher definition display in the future.
【００３２】駆動用ＩＣ２４は、出力側バンプ電極２８
aおよび入力側バンプ電極２８bを有している。これらの
バンプ電極２８a,２８bは金メッキにより形成されてい
る。また、上記バンプ電極２８ａおよび２８ｂは、上記
ＳｉＮ膜４２の開口部Ｘ１上およびＸ２上に配置されて
いる。また、フレキシブル配線板３３は、ポリイミド樹
脂からなる基材部３７と、この基材部３７の表面に形成
され、ＳnやＡuなどをメッキしたＣu材で作製された出
力端子３５とを有している。上記フレキシブル配線板３
３の出力端子３５は、上記ＳｉＮ膜４２の開口部Ｘ３上
に配置されている。The driving IC 24 includes an output-side bump electrode 28
a and the input-side bump electrode 28b. These bump electrodes 28a and 28b are formed by gold plating. The bump electrodes 28a and 28b are arranged on the openings X1 and X2 of the SiN film 42. The flexible wiring board 33 has a base member 37 made of a polyimide resin, and an output terminal 35 formed on the surface of the base member 37 and made of a Cu material plated with Sn, Au, or the like. I have. Flexible wiring board 3
The third output terminal 35 is disposed on the opening X3 of the SiN film 42.
【００３３】図示の実装状態では、下側基板基部２１上
の第１の配線４６aと第２の配線４６bとの間に、駆動用
ＩＣ２４が搭載されている。また、配線４６bの端部４
６ｂ−２にフレキシブル配線板３３が接続されている。
すなわち、駆動用ＩＣ２４の出力側バンプ電極２８aお
よび入力側バンプ電極２８bは、異方性導電膜４１を介
して、それぞれ下側基板２２の配線４６aの基板周辺側
の端部４６ａ−１および配線４６ｂの表示領域側の端部
４６ｂ−１に接続されている。上記端部４６ａ−１およ
び端部４６ｂ−１は、第１配線４６ａおよび第２配線４
６ｂの電極端子をなす。In the illustrated mounting state, the driving IC 24 is mounted between the first wiring 46a and the second wiring 46b on the lower substrate base 21. Also, the end 4 of the wiring 46b
The flexible wiring board 33 is connected to 6b-2.
That is, the output-side bump electrode 28a and the input-side bump electrode 28b of the driving IC 24 are connected via the anisotropic conductive film 41 to the end 46a-1 of the wiring 46a of the lower substrate 22 and the wiring 46b, respectively. Is connected to the end 46b-1 on the display area side of the display area. The end 46a-1 and the end 46b-1 are connected to the first wiring 46a and the second wiring 4 respectively.
6b is an electrode terminal.
【００３４】また、フレキシブル配線板３３の出力端子
３５は、異方性導電膜３６を介して、下側基板基部上２
１上の配線４６bの基板周辺側の端部４６ｂ−２に接続
されている。なお、この接続は、異方性導電膜４１,３
６を加熱し、かつ加圧することによって行われる。The output terminal 35 of the flexible wiring board 33 is connected to the lower substrate base 2 via an anisotropic conductive film 36.
1 is connected to an end 46b-2 of the wiring 46b on the periphery of the substrate. This connection is made with the anisotropic conductive films 41, 3
6 by heating and pressurizing.
【００３５】動作時には、電源電力や入力信号が、上記
フレキシブル配線板３３の出力端子３５から、接続材と
しての異方性導電膜３６、配線４６b、接続材としての
異方性導電膜４１、入力側バンプ電極２８bを経由して
駆動用ＩＣ２４に供給される。In operation, power supply power and input signals are supplied from the output terminal 35 of the flexible wiring board 33 to the anisotropic conductive film 36 as a connecting material, the wiring 46b, the anisotropic conductive film 41 as a connecting material, It is supplied to the driving IC 24 via the side bump electrode 28b.
【００３６】そして、駆動用ＩＣ２４が出力した表示信
号は、出力側バンプ電極２８a、接続材としての異方性
導電膜４１、配線４６aを介して、表示領域に供給され
る。The display signal output from the driving IC 24 is supplied to the display area via the output-side bump electrode 28a, the anisotropic conductive film 41 as a connecting material, and the wiring 46a.
【００３７】測定用の特別な配線パターンでの実験によ
れば、上述の表示用の下側基板２１の第１の配線４６a
および第２の配線４６bでは、プロセスの変動がある場
合でも、Ｔa膜２９とＴi膜４０との間の界面抵抗が５×
１０2〜８×１０2Ω・μm2となり、Ｔi膜４０とＩＴＯ
膜３０との間の界面抵抗が５×１０2〜２×１０3Ω・μ
m2となった。したがって、Ｔa膜２９からＴi膜４０を経
由してＩＴＯ膜３０に至るまでの抵抗は、両者を加えた
１．０×１０3〜２．８×１０3Ω・μm2と見積もること
ができた。したがって、この第１実施例の表示用基板で
ある下側基板２２によれば、Ｔi膜４０を設けない場合
つまり従来例の配線抵抗の値２×１０4〜１０7Ω・μm2
に比して、配線抵抗の値を桁違いに低減することができ
た。According to an experiment using a special wiring pattern for measurement, the first wiring 46a of the lower substrate 21 for display is described above.
In the second wiring 46b, even if there is a variation in the process, the interface resistance between the Ta film 29 and the Ti film 40 is 5 ×
10 2 to 8 × 10 2 Ω · μm 2 and the Ti film 40 and ITO
The interface resistance with the film 30 is 5 × 10 2 to 2 × 10 3 Ω · μ
It became m 2. Therefore, the resistance from the Ta film 29 to the ITO film 30 via the Ti film 40 can be estimated to be 1.0 × 10 3 to 2.8 × 10 3 Ω · μm 2 in which both are added. . Therefore, according to the lower substrate 22, which is the display substrate of the first embodiment, the case where the Ti film 40 is not provided, that is, the wiring resistance value of the conventional example of 2 × 10 4 to 10 7 Ω · μm 2
The value of the wiring resistance could be reduced by orders of magnitude as compared with.
【００３８】ところで、下側基板２２の第２の配線４６
ｂの基板周辺側の端部４６ｂ−２と、表示領域側の端部
４６ｂ−１と、配線４６aの基板周辺側の端部４６ａ−
１とは、ＳiＮ膜４２の開口部Ｘ３と開口部Ｘ２と開口
部Ｘ１とに対向しており、電極端子となっている。この
電極端子となっている端部４６ｂ−２および４６ｂ−１
と４６ａ−１は、ＩＴＯ膜３０とその下のＴa膜２９と
の２層構造の膜となっている。したがって、端部４６ｂ
−２および４６ｂ−１と４６ａ−１では、ＩＴＯ膜３０
とその下のＴa膜２９と界面抵抗は、上記３層構造部に
比べると、プロセスの変動により、大きくばらつくこと
になる。By the way, the second wiring 46 of the lower substrate 22
b, an end 46b-2 on the periphery of the substrate, an end 46b-1 on the display area side, and an end 46a- of the wiring 46a on the periphery of the substrate.
Numeral 1 is opposed to the opening X3, the opening X2, and the opening X1 of the SiN film 42, and serves as an electrode terminal. The ends 46b-2 and 46b-1 serving as the electrode terminals
And 46a-1 are films having a two-layer structure of the ITO film 30 and the Ta film 29 thereunder. Therefore, the end 46b
-2 and 46b-1 and 46a-1, the ITO film 30
And the Ta film 29 thereunder and the interface resistance greatly vary due to process fluctuations as compared with the three-layer structure.
【００３９】次に、図３および図４を参照しながら、電
流が、フレキシブル配線板３３の出力端子３５から第２
配線４６ｂを経由して、入力側バンプ電極２８bに向か
って流れる場合を一例として、この第１実施例の低抵抗
化機能を説明する。図３は上記第２配線４６ｂ付近を拡
大した様子を示し、図４は上記第２配線４６ｂを上方か
ら見た様子を示す。Next, referring to FIGS. 3 and 4, the current is supplied from the output terminal 35 of the flexible wiring board 33 to the second terminal.
The resistance lowering function of the first embodiment will be described by taking, as an example, a case where the current flows toward the input-side bump electrode 28b via the wiring 46b. FIG. 3 shows a state where the vicinity of the second wiring 46b is enlarged, and FIG. 4 shows a state where the second wiring 46b is viewed from above.
【００４０】まず、図３に示す経路Ａは、第２配線４６
ｂのＩＴＯ膜３０とＴa膜２９の界面抵抗が作製ばらつ
きの範囲内で比較的低く作製された場合に、電流が流れ
る経路である。この場合、フレキシブル配線板３３の出
力端子３５から異方性導電膜３６を介して、ＩＴＯ膜３
０に流れ込んだ電流は、面抵抗がＴａ膜２９よりも高い
ＩＴＯ膜３０を横断して、ＩＴＯ膜３０とＴa膜２９の
界面Ｓ２を通過して、面抵抗が低いＴa膜２９中を流れ
る。そして、このＴａ膜２９中を流れる電流は、駆動用
ＩＣ２４の入力側バンプ電極２８bの下部で再びＴa膜２
９とＩＴＯ膜３０との界面Ｓ２を通過し、ＩＴＯ膜３０
を通過して異方性導電膜４１を経由して入力側バンプ電
極２８bに至る。First, the path A shown in FIG.
This is a path through which current flows when the interface resistance between the ITO film 30 and the Ta film 29b is made relatively low within the range of manufacturing variation. In this case, the ITO film 3 is output from the output terminal 35 of the flexible wiring board 33 through the anisotropic conductive film 36.
The current flowing into 0 crosses the ITO film 30 having a higher sheet resistance than the Ta film 29, passes through the interface S2 between the ITO film 30 and the Ta film 29, and flows through the Ta film 29 having a low sheet resistance. Then, the current flowing through the Ta film 29 is applied to the Ta film 2 again below the input-side bump electrode 28b of the driving IC 24.
9 passes through the interface S2 between the ITO film 30 and the ITO film 30.
And reaches the input-side bump electrode 28b via the anisotropic conductive film 41.
【００４１】一方、図３に示す経路Ｂは、上記第２配線
４６ｂのＩＴＯ膜３０とＴa膜２９の界面抵抗が作製ば
らつきの範囲内で比較的高く作製された場合に、電流が
流れる経路である。この場合、フレキシブル配線板３３
の出力端子３５から異方性導電膜３６を介してＩＴＯ膜
３０に入った電流は、ＩＴＯ膜３０とＴa膜２９の界面
Ｓ２を通過せず、面抵抗がＴａ膜２９よりも高いＩＴＯ
膜３０中を流れて行く。そして、上記電流が、ＳiＮ膜
４２の開口部Ｘ３に対向する領域を通り過ぎると、ＩＴ
Ｏ膜３０とＴi膜４０の界面Ｓ１を通過し、経路Ｂ１あ
るいは経路Ｂ２に示すように、面抵抗がＩＴＯ膜３０よ
りも低いＴi膜４０中あるいはその下層のＴa膜２９中を
流れる。その理由は、上記Ｔｉ膜４０はＩＴＯ膜３０よ
りも面抵抗が低い上に、Ｔｉ膜４０とＩＴＯ膜３０との
界面Ｓ１の界面抵抗は、Ｔａ膜２９とＩＴＯ膜３０との
界面Ｓ２の界面抵抗よりも低いからである。尚、Ｔｉ膜
４０とＴａ膜２９との界面の抵抗は、上記界面Ｓ１の抵
抗よりも低い。そして、上記電流は、入力側バンプ電極
２８b側のＴｉ膜４０の端で再びＩＴＯ膜３０とＴi膜４
０の界面Ｓ１を通過し、ＩＴＯ膜３０を通ってから異方
性導電膜４１を通過して入力側バンプ電極２８bに至
る。On the other hand, a path B shown in FIG. 3 is a path through which a current flows when the interface resistance between the ITO film 30 and the Ta film 29 of the second wiring 46b is made relatively high within the range of manufacturing variation. is there. In this case, the flexible wiring board 33
Current from the output terminal 35 of the ITO film 30 via the anisotropic conductive film 36 does not pass through the interface S2 between the ITO film 30 and the Ta film 29, and the ITO has a higher sheet resistance than the Ta film 29.
It flows through the membrane 30. When the current passes through the region of the SiN film 42 facing the opening X3, the IT
It passes through the interface S1 between the O film 30 and the Ti film 40, and flows in the Ti film 40 having a lower sheet resistance than the ITO film 30 or in the Ta film 29 thereunder as shown by the path B1 or B2. The reason is that the Ti film 40 has a lower sheet resistance than the ITO film 30, and the interface resistance of the interface S1 between the Ti film 40 and the ITO film 30 is lower than that of the interface S2 between the Ta film 29 and the ITO film 30. This is because it is lower than the resistance. The resistance at the interface between the Ti film 40 and the Ta film 29 is lower than the resistance at the interface S1. Then, the current is again applied to the ITO film 30 and the Ti film 4 at the end of the Ti film 40 on the input side bump electrode 28b side.
0, passes through the ITO film 30, passes through the anisotropic conductive film 41, and reaches the input-side bump electrode 28b.
【００４２】上記Ｔi膜４０を有していない従来の配線
構造では、電流経路は、上記経路Ａだけに限られるか
ら、ＩＴＯ膜３０とＴｉ膜４０との界面Ｓ１に比べて抵
抗が高いＩＴＯ膜３０とＴa膜２９の界面Ｓ２を通過せ
ざるを得ない。これに対して、上記第１実施例では、電
流が、界面Ｓ２に比べて抵抗が小さい界面Ｓ１を通るバ
イパス経路としての経路Ｂを通ることができる。したが
って、この第１実施例によれば、上記バイパス経路を保
有することができるので、配線４６ｂが高抵抗化するこ
とを抑制することができ、低抵抗に保つことができる。
このことは、上記配線４６ａにおいても、同様であり、
従来例に比べて配線抵抗を低く保つことができる。した
がって、良好な表示品質を得ることができる。In the conventional wiring structure without the Ti film 40, the current path is limited to only the path A, so that the ITO film has a higher resistance than the interface S1 between the ITO film 30 and the Ti film 40. It must pass through the interface S2 between the Ta film 30 and the Ta film 29. On the other hand, in the first embodiment, the current can pass through the path B as the bypass path passing through the interface S1 having a smaller resistance than the interface S2. Therefore, according to the first embodiment, since the bypass path can be provided, the resistance of the wiring 46b can be prevented from increasing, and the resistance can be kept low.
This is the same in the wiring 46a.
Wiring resistance can be kept lower than in the conventional example. Therefore, good display quality can be obtained.
【００４３】実際に、配線４６bに関する抵抗（端子部
の抵抗を含む)は、Ｔi膜４０の面積が約１０4μm2のと
き３〜４Ωとなり、Ｔi膜を設けない場合の５〜２９Ω
に比して、抵抗の値およびばらつきを大幅に低減するこ
とができた。Actually, the resistance (including the resistance of the terminal portion) of the wiring 46b is 3 to 4Ω when the area of the Ti film 40 is about 10 4 μm 2 , and 5 to 29Ω when the Ti film is not provided.
The value and variation of the resistance were significantly reduced as compared with the case of FIG.
【００４４】〔第２実施例〕つぎに、図５に、ＣＯＧ
(チップ・オン・グラス)方式で実装されているもう一つ
の液晶表示装置の要部断面を示す。この液晶表示装置
は、液晶表示パネル１１と、駆動用ＩＣ５４と、フレキ
シブル配線板６３を備えている。[Second Embodiment] Next, FIG.
13 shows a cross section of a main part of another liquid crystal display device mounted in a (chip-on-glass) system. This liquid crystal display device includes a liquid crystal display panel 11, a driving IC 54, and a flexible wiring board 63.
【００４５】上記液晶表示パネル１１は、この発明の表
示用基板の第２実施例のとしての下側基板６２と、上側
基板(図示せず)と、下側基板６２と上側基板との間に封
入された液晶を備えている。The liquid crystal display panel 11 includes a lower substrate 62, an upper substrate (not shown) as a second embodiment of the display substrate of the present invention, and a lower substrate 62 and an upper substrate. It has an enclosed liquid crystal.
【００４６】図５および図６に示すように、上記下側基
板６２は、下側基板基部５１と第１の配線９６ａと第２
の配線９６ｂと絶縁性保護膜としてのＳiＮ膜７２を備
えている。As shown in FIGS. 5 and 6, the lower substrate 62 includes a lower substrate base 51, a first wiring 96a, and a second wiring 96a.
And a SiN film 72 as an insulating protective film.
【００４７】上記基板基部５１上に、画素が形成されて
いる表示領域(図において左側)から周縁部に向かって延
びる複数の第１の配線９６aが設けられている。これら
の配線９６aの端部９６ａ−１が電極端子となってい
る。第１の配線９６aのさらに基板周辺側に、第１の配
線９６ａから離間した状態で、基部５１上に基板周辺に
向かって延びる第２の配線９６ｂが設けられている。こ
れらの配線９６a,９６bの上には、絶縁性保護膜として
の厚さ３０００Å程度のＳiＮ膜７２が形成されてい
る。このＳiＮ膜７２は、配線９６a,９６bの端部９６a
ー１,９６bー１,９６ｂ−２に対向する領域に、開口部
Ｘ１０,Ｘ２０,Ｘ３０が設けられている。上記ＳiＮ膜
７２は、開口部Ｘ１０とＸ２０とＸ３０に対向する領域
を除いて、配線９６ａと９６ｂの略全域を覆っている。On the substrate base 51, a plurality of first wirings 96a are provided extending from the display area (left side in the figure) where the pixels are formed toward the peripheral edge. The ends 96a-1 of these wirings 96a serve as electrode terminals. Further, on the base 51, a second wiring 96b extending toward the periphery of the substrate is provided on the base 51 further away from the first wiring 96a on the substrate peripheral side of the first wiring 96a. On these wirings 96a and 96b, a SiN film 72 having a thickness of about 3000 ° is formed as an insulating protective film. The SiN film 72 is formed at the ends 96a of the wirings 96a and 96b.
Openings X10, X20, X30 are provided in a region facing -1,96b-1,96b-2. The SiN film 72 covers substantially the entire area of the wirings 96a and 96b except for the areas facing the openings X10, X20 and X30.
【００４８】上記第１の配線９６ａおよび第２の配線９
６ｂは、上記下側基板基部５１上に形成された第１の導
電膜としてのＴａ膜５９と、このＴａ膜５９の上に形成
された第２の導電膜としてのＴｉ膜７０と、上記Ｔａ膜
５９上および上記Ｔｉ膜７０上に形成された透明導電膜
としてのＩＴＯ膜６０とを有している。上記Ｔａ膜５９
とＴｉ膜７０とＩＴＯ膜６０とが、開口部Ｘ１０とＸ２
０とＸ３０に非対向な領域において、３層構造部Ｚ１
０,Ｚ２０を構成している。The first wiring 96a and the second wiring 9
6b, a Ta film 59 as a first conductive film formed on the lower substrate base 51; a Ti film 70 as a second conductive film formed on the Ta film 59; It has an ITO film 60 as a transparent conductive film formed on the film 59 and the Ti film 70. The Ta film 59
, Ti film 70 and ITO film 60 form openings X10 and X2.
0 and X30, the three-layer structure part Z1
0, Z20.
【００４９】また、上記第１および第２の配線９６ａお
よび９６ｂは、上記３層構造部Ｚ１０,Ｚ２０に隣接す
る２層構造部Ｙ１０〜Ｙ４０を有している。この２層構
造部Ｙ１０〜Ｙ４０は、Ｔａ膜５９とその上のＩＴＯ膜
６０とによって構成されている。The first and second wirings 96a and 96b have two-layer structures Y10 to Y40 adjacent to the three-layer structures Z10 and Z20. The two-layer structure parts Y10 to Y40 are constituted by a Ta film 59 and an ITO film 60 thereon.
【００５０】さらに、この第２実施例は、図８に示すよ
うに、上記３層構造部Ｚ１０,Ｚ２０の第２導電膜とし
てのＴｉ膜７０は、上記２層構造部Ｙ２０,Ｙ３０,Ｙ４
０の透明導電膜としてのＩＴＯ膜６０を取り囲んでい
る。Further, in the second embodiment, as shown in FIG. 8, the Ti film 70 as the second conductive film of the three-layer structure portions Z10 and Z20 is different from the two-layer structure portions Y20, Y30 and Y4.
0 surrounding the ITO film 60 as a transparent conductive film.
【００５１】なお、上記Ｔａ膜５９の厚さを３０００Å
程度とし、Ｔi膜７０の厚さを３０００Å程度とし、Ｉ
ＴＯ膜６０の厚さを８００Å程度にした。また、Ｔa膜
５９の面抵抗は約３Ω／□であり、ＩＴＯ膜６０の面抵
抗は約５０Ω／□であり、Ｔi膜７０の面抵抗は約３Ω
／□である。The thickness of the Ta film 59 is set to 3000 °
And the thickness of the Ti film 70 is about 3000 °
The thickness of the TO film 60 was set to about 800 °. The sheet resistance of the Ta film 59 is about 3Ω / □, the sheet resistance of the ITO film 60 is about 50Ω / □, and the sheet resistance of the Ti film 70 is about 3Ω / □.
/ □.
【００５２】図示の実装状態では、下側基板基部５１上
の第１の配線９６aと第２の配線９６bとの間に、駆動用
ＩＣ５４が搭載されている。駆動用ＩＣ５４は、出力側
バンプ電極５８aおよび入力側バンプ電極５８bを有して
いる。これらのバンプ電極５８a,５８bは金メッキによ
り形成されている。また、上記バンプ電極５８ａおよび
５８ｂは、上記ＳｉＮ膜７２の開口部Ｘ１０上およびＸ
２０上に配置されている。また、フレキシブル配線板６
３は、ポリイミド樹脂からなる基材部６７と、この基材
部６７の表面に形成され、ＳnやＡuなどをメッキしたＣ
u材で作製された出力端子６５とを有している。上記フ
レキシブル配線板６３の出力端子６５は、上記ＳｉＮ膜
７２の開口部Ｘ３０上に配置されている。In the illustrated mounting state, the driving IC 54 is mounted between the first wiring 96a and the second wiring 96b on the lower substrate base 51. The driving IC 54 has an output-side bump electrode 58a and an input-side bump electrode 58b. These bump electrodes 58a and 58b are formed by gold plating. Further, the bump electrodes 58a and 58b are formed on the opening X10 of the SiN film 72 and X
20. In addition, the flexible wiring board 6
Reference numeral 3 denotes a base member 67 made of a polyimide resin and C formed on the surface of the base member 67 and plated with Sn, Au, or the like.
and an output terminal 65 made of a u material. The output terminal 65 of the flexible wiring board 63 is arranged on the opening X30 of the SiN film 72.
【００５３】また、配線９６bの端部９６ｂ−２にフレ
キシブル配線板６３が接続されている。すなわち、駆動
用ＩＣ５４の出力側バンプ電極５８aおよび入力側バン
プ電極５８bは、異方性導電膜７１を介して、それぞれ
下側基板６２の配線９６aの基板周辺側の端部９６ａ−
１および配線９６ｂの表示領域側の端部９６ｂ−１に接
続されている。この接続は、違法性導電膜７１を加熱
し、かつ加圧することによって行われる。上記端部９６
ａ−１および端部９６ｂ−１は、第１配線９６ａおよび
第２配線９６ｂの電極端子をなす。The flexible wiring board 63 is connected to the end 96b-2 of the wiring 96b. In other words, the output-side bump electrode 58a and the input-side bump electrode 58b of the driving IC 54 are connected to the end 96a of the wiring 96a of the lower substrate 62 on the substrate peripheral side via the anisotropic conductive film 71, respectively.
1 and the end 96b-1 on the display area side of the wiring 96b. This connection is made by heating and pressing the illegal conductive film 71. End 96
The a-1 and the end 96b-1 form electrode terminals of the first wiring 96a and the second wiring 96b.
【００５４】また、フレキシブル配線板６３の出力端子
６５は、異方性導電膜６６を介して、下側基板基部上５
１上の配線９６bの基板周辺側の端部９６ｂ−２に接続
されている。この接続は、異方性導電膜６６を加熱し、
かつ加圧することによって行われる。The output terminal 65 of the flexible wiring board 63 is connected to the lower substrate base 5 via an anisotropic conductive film 66.
The first wiring 96b is connected to an end 96b-2 on the peripheral side of the substrate. This connection heats the anisotropic conductive film 66,
And it is performed by pressurizing.
【００５５】動作時には、電源電力や入力信号が、上記
フレキシブル配線板６３の出力端子６５から、接続材と
しての異方性導電膜６６、配線９６b、接続材としての
異方性導電膜７１、入力側バンプ電極５８bを経由して
駆動用ＩＣ５４に供給される。In operation, power and input signals are supplied from the output terminals 65 of the flexible wiring board 63 to the anisotropic conductive film 66 as a connecting material, the wiring 96b, the anisotropic conductive film 71 as a connecting material, It is supplied to the driving IC 54 via the side bump electrode 58b.
【００５６】そして、駆動用ＩＣ５４が出力した表示信
号は、出力側バンプ電極５８a、接続材としての異方性
導電膜７１、配線９６aを介して、表示領域に供給され
る。The display signal output from the driving IC 54 is supplied to the display area via the output-side bump electrode 58a, the anisotropic conductive film 71 as a connecting material, and the wiring 96a.
【００５７】上記第２実施例の下側基板６２の第１配線
９６ａおよび第２配線９６ｂが有する３層構造部Ｚ１０
とＺ２０を作製するときには、Ｔa膜５９上にＴi膜７０
を形成してから、Ｔi膜７０上にＩＴＯ膜６０を形成す
る。つまり、Ｔａ膜５９の上に直接にＩＴＯ膜６０を形
成しないので、上記３層構造部Ｚ１０とＺ２０ではＴａ
膜５９の表面を酸化させることがない。また、上記Ｔｉ
膜７０は、上記Ｔａ膜５９に比べて酸化し難いから、Ｔ
ｉ膜７０上にＩＴＯ膜６０を形成することによってＴｉ
膜７０の表面が酸化される度合いは、Ｔａ膜５９上にＩ
ＴＯ膜６０を形成することによってＴａ膜５９の表面が
酸化される度合いに比べて、遥かに軽度である。さら
に、Ｔi膜７０はＩＴＯ膜６０をエッチングするときに
使用するエッチャント(塩化第２鉄溶液)によって侵され
ることがない。The three-layer structure portion Z10 of the first wiring 96a and the second wiring 96b of the lower substrate 62 of the second embodiment.
And Z20, a Ti film 70 is formed on the Ta film 59.
Is formed, and then the ITO film 60 is formed on the Ti film 70. That is, since the ITO film 60 is not formed directly on the Ta film 59, the three-layer structure portions Z10 and Z20 have a Ta film
The surface of the film 59 is not oxidized. In addition, Ti
Since the film 70 is harder to oxidize than the Ta film 59,
By forming the ITO film 60 on the i-film 70, Ti
The degree to which the surface of the film 70 is oxidized
The degree of oxidation of the surface of the Ta film 59 by forming the TO film 60 is much lighter. Further, the Ti film 70 is not affected by an etchant (ferric chloride solution) used when etching the ITO film 60.
【００５８】従って、Ｔa膜５９とＴi膜７０との間の界
面抵抗および、Ｔi膜７０とＩＴＯ膜６０との間の界面
抵抗は、従来に比してプロセス変動の影響を受けにく
く、低く安定した値になる。Therefore, the interfacial resistance between the Ta film 59 and the Ti film 70 and the interfacial resistance between the Ti film 70 and the ITO film 60 are less affected by process fluctuations than in the prior art, and are low and stable. Value.
【００５９】また、Ｔi膜７０は、ＳiＮ膜７２の開口部
Ｘ１０,Ｘ２０,Ｘ３０に対向する領域には設けられてい
ない。したがって、絶縁性保護膜であるＳiＮ膜７２の
パターンを形成する時に、ＳiＮ膜７２に対するエッチ
ャント(緩衝フッ酸)によってＴi膜７０がエッチングさ
れることは無い。したがって、上記エッチャントによっ
てＴｉ膜７０が消失されることを防止できる。したがっ
て、上記Ｔｉ膜７０の下のＴａ膜５９が露出することを
防止できる。即ち、Ｔｉ膜７０よりも酸化し易いＴａ膜
５９が露出することを防止することができる。したがっ
て、Ｔａ膜５９の表面が酸化することを防止でき、上記
第１配線９６ａおよび第２配線９６ｂの電気抵抗が増大
することを防止できる。したがって、この第２実施例の
下側基板６２によれば、液晶表示パネル１１を高歩留で
作製することができる。また、今後の表示の高精細化へ
の対応も可能となる。The Ti film 70 is not provided in a region of the SiN film 72 facing the openings X10, X20, X30. Therefore, when the pattern of the SiN film 72 as an insulating protective film is formed, the Ti film 70 is not etched by the etchant (buffered hydrofluoric acid) for the SiN film 72. Therefore, it is possible to prevent the Ti film 70 from being lost by the etchant. Therefore, it is possible to prevent the Ta film 59 under the Ti film 70 from being exposed. That is, it is possible to prevent the Ta film 59 that is more easily oxidized than the Ti film 70 from being exposed. Therefore, it is possible to prevent the surface of the Ta film 59 from being oxidized, and to prevent an increase in the electric resistance of the first wiring 96a and the second wiring 96b. Therefore, according to the lower substrate 62 of the second embodiment, the liquid crystal display panel 11 can be manufactured with a high yield. In addition, it is possible to cope with higher definition display in the future.
【００６０】次に、図７および図８を参照しながら、電
流が、フレキシブル配線板６３の出力端子６５から第２
配線９６ｂを経由して、入力側バンプ電極５８bに向か
って流れる場合を一例として、この第２実施例の低抵抗
化機能を説明する。図７は上記第２配線９６ｂ付近を拡
大した様子を示し、図８は上記第２配線９６ｂを上方か
ら見た様子を示す。Next, referring to FIGS. 7 and 8, the current is supplied from the output terminal 65 of the flexible wiring board 63 to the second terminal.
The resistance lowering function of the second embodiment will be described by taking as an example a case where the current flows toward the input-side bump electrode 58b via the wiring 96b. FIG. 7 shows a state where the vicinity of the second wiring 96b is enlarged, and FIG. 8 shows a state where the second wiring 96b is viewed from above.
【００６１】まず、図７に示す経路Ｃは、第２配線９６
ｂのＩＴＯ膜６０とＴa膜５９の界面抵抗が作製ばらつ
きの範囲内で比較的低く作製された場合に、電流が流れ
る経路である。この場合、フレキシブル配線板６３の出
力端子６５から異方性導電膜６６を介して、ＩＴＯ膜６
０に流れ込んだ電流は、面抵抗がＴａ膜５９よりも高い
ＩＴＯ膜６０を横切って、ＩＴＯ膜６０とＴa膜５９の
界面Ｓ２０を通過して、面抵抗が低いＴa膜５９中を流
れる。そして、このＴａ膜５９中を流れる電流は、駆動
用ＩＣ５４の入力側バンプ電極５８bの下部で再びＴa膜
５９とＩＴＯ膜６０との界面Ｓ２０を通過し、ＩＴＯ膜
６０を横切って異方性導電膜７１を経由して入力側バン
プ電極５８bに至る。First, the path C shown in FIG.
This is a path through which current flows when the interface resistance between the ITO film 60 and the Ta film 59 is relatively low within the range of manufacturing variation. In this case, the ITO film 6 is output from the output terminal 65 of the flexible wiring board 63 via the anisotropic conductive film 66.
The current flowing to 0 crosses the ITO film 60 having a higher sheet resistance than the Ta film 59, passes through the interface S20 between the ITO film 60 and the Ta film 59, and flows in the Ta film 59 having a low sheet resistance. Then, the current flowing in the Ta film 59 passes again through the interface S20 between the Ta film 59 and the ITO film 60 under the input side bump electrode 58b of the driving IC 54, and crosses the ITO film 60 to be anisotropically conductive. It reaches the input side bump electrode 58b via the film 71.
【００６２】一方、図７に示す経路Ｄは、上記第２配線
９６ｂのＩＴＯ膜６０とＴa膜５９の界面抵抗が作製ば
らつきの範囲内で比較的高く作製された場合に、電流が
流れる経路である。この場合、フレキシブル配線板６３
の出力端子６５から異方性導電膜６６を介してＩＴＯ膜
６０に入った電流は、ＩＴＯ膜６０とＴa膜５９の界面
Ｓ２０を通過せず、面抵抗がＴａ膜５９よりも高いＩＴ
Ｏ膜６０中を流れて行く。そして、上記電流が、ＳiＮ
膜７２の開口部Ｘ３０に対向する領域を通り過ぎると、
ＩＴＯ膜６０とＴi膜７０の界面Ｓ１０を通過し、経路
Ｄ１あるいは経路Ｄ２に示すように、面抵抗がＩＴＯ膜
６０よりも低いＴi膜７０中あるいはその下層のＴa膜５
９中を流れる。その理由は、上記Ｔｉ膜７０はＩＴＯ膜
６０よりも面抵抗が低い上に、Ｔｉ膜７０とＩＴＯ膜６
０との界面Ｓ１０の界面抵抗は、Ｔａ膜５９とＩＴＯ膜
６０との界面Ｓ２０の界面抵抗よりも低いからである。
なお、Ｔｉ膜７０とＴａ膜５９との界面Ｓ３０の抵抗
は、上記界面Ｓ１０の抵抗よりも低い。そして、上記電
流は、入力側バンプ電極５８b側のＴｉ膜７０の端で再
びＩＴＯ膜６０とＴi膜７０の界面Ｓ１０を通過し、Ｉ
ＴＯ膜６０を通ってから異方性導電膜７１を通過して入
力側バンプ電極５８bに至る。On the other hand, a path D shown in FIG. 7 is a path through which a current flows when the interface resistance between the ITO film 60 and the Ta film 59 of the second wiring 96b is made relatively high within the range of manufacturing variation. is there. In this case, the flexible wiring board 63
From the output terminal 65 through the anisotropic conductive film 66 to the ITO film 60 does not pass through the interface S20 between the ITO film 60 and the Ta film 59, and has a higher sheet resistance than the Ta film 59.
It flows through the O film 60. And, the above current is SiN
After passing through the region of the film 72 facing the opening X30,
Passing through the interface S10 between the ITO film 60 and the Ti film 70, as shown in the path D1 or D2, the Ta film 5 in or below the Ti film 70 having a lower sheet resistance than the ITO film 60.
Flow through 9. The reason is that the Ti film 70 has a lower sheet resistance than the ITO film 60,
This is because the interface resistance of the interface S10 with the interface film 0 is lower than the interface resistance of the interface S20 between the Ta film 59 and the ITO film 60.
The resistance at the interface S30 between the Ti film 70 and the Ta film 59 is lower than the resistance at the interface S10. Then, the current passes through the interface S10 between the ITO film 60 and the Ti film 70 again at the end of the Ti film 70 on the input-side bump electrode 58b side,
After passing through the TO film 60, it passes through the anisotropic conductive film 71 and reaches the input-side bump electrode 58b.
【００６３】上記Ｔi膜７０を有していない従来の配線
構造では、電流経路は、上記経路Ｃだけに限られるか
ら、ＩＴＯ膜６０とＴｉ膜７０との界面Ｓ１０に比べて
抵抗が高いＩＴＯ膜６０とＴa膜５９の界面Ｓ２０を通
過せざるを得ない。これに対して、上記第１実施例で
は、電流が、界面Ｓ２０に比べて抵抗が小さい界面Ｓ１
０を通るバイパス経路としての経路Ｄを通ることができ
る。したがって、この第２実施例によれば、上記抵抗が
小さいバイパス経路を保有することができるので、配線
９６ｂが全体として高抵抗化することを抑制して、低抵
抗に保つことができる。このことは、上記配線９６ａに
おいても、同様であり、従来例に比べて配線抵抗を低く
保つことができる。In the conventional wiring structure having no Ti film 70, the current path is limited to only the path C. Therefore, the ITO film having a higher resistance than the interface S10 between the ITO film 60 and the Ti film 70 is used. It has to pass through the interface S20 between the 60 and the Ta film 59. On the other hand, in the first embodiment, the current is reduced by the interface S1 having a smaller resistance than the interface S20.
0 as a bypass path. Therefore, according to the second embodiment, since the bypass path having a small resistance can be provided, the resistance of the wiring 96b can be prevented from increasing as a whole, and can be kept low. This is the same for the wiring 96a, and the wiring resistance can be kept lower than in the conventional example.
【００６４】第１実施例ではＴi膜４０が開口部Ｘ３の
一側(表示領域側)のみに設けられているから、図４に示
すように、上記一側のＴｉ膜４０から開口部Ｘ３への電
流経路は一方向に限られる。これに対して、第２実施例
では、Ｔｉ膜７０が開口部Ｘ３０に対向する領域のＩＴ
Ｏ膜６０を取り囲んでいるから、図８に示すように、Ｉ
ＴＯ膜６０から上記ＩＴＯ膜６０の四方を取り囲むＴｉ
膜７０へ向かう複数の電流経路を有している。さらに、
この第２実施例では、入力側バンプ電極５８bの近傍に
おいても、ＳiＮ膜７２の開口部Ｘ２０の周囲にＴi膜７
０が設けられているから、図８に示すように、上記ＩＴ
Ｏ膜６０の四方を取り囲むＴｉ膜７０からＩＴＯ膜６０
へ向かう複数の電流経路を有している。このように、第
２実施例は、開口部Ｘ２０およびＸ３０に対向するＩＴ
Ｏ膜６０をＴｉ膜７０が取り囲んでいるから、Ｔｉ膜７
０とＩＴＯ膜との間に四方に延びる複数の電流経路を有
することができる。したがって、Ｔｉ膜がＩＴＯ膜を取
り囲んでいない第１実施例に比べて、電流経路の電流密
度を低減することができる。したがって、第１実施例に
比べて、配線抵抗をさらに低減することができる。In the first embodiment, since the Ti film 40 is provided only on one side (display area side) of the opening X3, as shown in FIG. Is limited to one direction. On the other hand, in the second embodiment, in the region where the Ti film 70 is opposed to the opening X30,
Since the O film 60 is surrounded, as shown in FIG.
From the TO film 60 to the Ti surrounding the four sides of the ITO film 60
It has a plurality of current paths to the film 70. further,
In the second embodiment, the Ti film 7 is formed around the opening X20 of the SiN film 72 also near the input-side bump electrode 58b.
0 is provided, as shown in FIG.
From the Ti film 70 surrounding the four sides of the O film 60 to the ITO film 60
It has a plurality of current paths toward Thus, in the second embodiment, the ITs facing the openings X20 and X30
Since the O film 60 is surrounded by the Ti film 70, the Ti film 7
There may be a plurality of current paths extending in all directions between the zero and the ITO film. Therefore, the current density of the current path can be reduced as compared with the first embodiment in which the Ti film does not surround the ITO film. Therefore, the wiring resistance can be further reduced as compared with the first embodiment.
【００６５】実際に、配線９６bに関する抵抗(端子部の
抵抗を含む)は、Ｔi膜７０の面積が約３×１０4μm2の
とき１．５〜２Ωとなり、Ｔi膜を設けない場合の５〜
２９Ωに比して、抵抗の値を大幅に低減することができ
るのはもちろん、第１実施例よりさらに抵抗の値および
ばらつきを大幅に低減することができた。Actually, the resistance of the wiring 96b (including the resistance of the terminal portion) becomes 1.5 to 2Ω when the area of the Ti film 70 is about 3 × 10 4 μm 2 , and is 5 Ω when the Ti film is not provided. ~
As compared with 29Ω, the value of the resistance can be greatly reduced, and the value and the variation of the resistance can be significantly reduced as compared with the first embodiment.
【００６６】尚、上記第１,第２実施例において、Ｔa膜
２９,５９と、Ｔi膜４０,７０と、ＩＴＯ膜３０,６０
と、ＳiＮ膜４２,７２は、第１の配線４６ａ,９６ａお
よび第２の配線４６ｂ,９６ｂを構成するだけでなく、
液晶表示パネル１,１１の図示しない表示領域部分をも
構成する膜である。すなわち、Ｔａ膜２９は、図９に示
すように、表示領域のＴＦＴのゲート電極３０２ａを構
成し、Ｔｉ膜４０はソース電極３０７とドレイン電極３
０８を構成し、ＩＴＯ膜３０は絵素となるＩＴＯ透明導
電膜３０９を構成し、ＳｉＮ膜４２は保護膜３１０を構
成する。In the first and second embodiments, the Ta films 29 and 59, the Ti films 40 and 70, and the ITO films 30 and 60 are used.
And the SiN films 42 and 72 not only constitute the first wirings 46a and 96a and the second wirings 46b and 96b, but also
This is a film that also constitutes a display area (not shown) of the liquid crystal display panels 1 and 11. That is, as shown in FIG. 9, the Ta film 29 forms the gate electrode 302a of the TFT in the display area, and the Ti film 40 forms the source electrode 307 and the drain electrode 3
08, the ITO film 30 forms an ITO transparent conductive film 309 serving as a picture element, and the SiN film 42 forms a protective film 310.
【００６７】したがって、上記第１,第２実施例によれ
ば、液晶表示パネルの表示部分を構成する膜を有効に利
用してコストアップを招くことなく配線の低抵抗化を図
ることができる。Therefore, according to the first and second embodiments, the film constituting the display portion of the liquid crystal display panel can be effectively used to reduce the wiring resistance without increasing the cost.
【００６８】上記液晶表示パネルの表示領域部分を形成
する工程を、図９を参照しながら以下に説明する。ま
ず、ガラス基板３０１上にＴａの膜を形成した後、フォ
トリソにより、ゲート電極３０２ａと、図示しないゲー
トバスラインおよび端子取り出し電極をパターンニング
して形成する。その後、フォトリソにより陽極酸化の必
要なゲート電極３０２ａのみを露出し、酒石酸アンモニ
ウム水溶液に侵漬し、化成処理する。次に、６．５Ｖの
定電圧化成で約１０００ÅのＴａ2Ｏ3膜が形成され、こ
の結果、Ｔａを含んだ第１の絶縁膜３０４が形成され
る。第１の絶縁膜３０４上には、ＣＶＤ法またはスパッ
タリング法等で厚さ１０００ÅのＳｉ3Ｎ4膜が第２の絶
縁膜３０５として積層される。第２の絶縁膜３０５は、
Ｓｉ3Ｎ4以外にＳｉＯ,ＳｉＯ2,Ｙ2Ｏ3,Ａｌ2Ｏ3,Ｍｇ
Ｆ2等であってもよい。第２の絶縁膜３０５は、陽極酸
化されたＴａ2Ｏ3膜つまり第１の絶縁膜３０４を保護す
る機能を有する。この第１の絶縁膜３０４と第２の絶縁
膜３０５でゲート絶縁膜が構成される。次に、半導体層
３０６としてグロー放電によりアモルファスシリコン層
を３０００Å積層し、次に、ソース電極３０７およびド
レイン電極３０８として３０００ÅのＴｉを蒸着すると
ＴＦＴが完成する。The step of forming the display area of the liquid crystal display panel will be described below with reference to FIG. First, after a Ta film is formed on a glass substrate 301, a gate electrode 302a, a gate bus line (not shown) and a terminal extraction electrode (not shown) are patterned by photolithography. After that, only the gate electrode 302a that needs anodic oxidation is exposed by photolithography, immersed in an aqueous solution of ammonium tartrate, and subjected to a chemical conversion treatment. Next, a Ta 2 O 3 film of about 1000 ° is formed at a constant voltage of 6.5 V, and as a result, a first insulating film 304 containing Ta is formed. On the first insulating film 304, a 1000-nm-thick Si 3 N 4 film is stacked as a second insulating film 305 by a CVD method, a sputtering method, or the like. The second insulating film 305 is
In addition to Si 3 N 4 , SiO, SiO 2 , Y 2 O 3 , Al 2 O 3 , Mg
It may be a F 2, and the like. The second insulating film 305 has a function of protecting the anodized Ta 2 O 3 film, that is, the first insulating film 304. The first insulating film 304 and the second insulating film 305 form a gate insulating film. Next, an amorphous silicon layer is laminated by 3000 g by glow discharge as the semiconductor layer 306, and then 3000 titanium is deposited as the source electrode 307 and the drain electrode 308, thereby completing the TFT.
【００６９】そして、絵素となる３００〜１０００Åの
ＩＴＯ透明導電膜３０９が形成される。このＴＦＴは保
護膜３１０としてＣＶＤ法によりＳｉＯ3Ｎ4が３０００
Å積層され、半導体層３０６がコートされる。この保護
膜３１０はアモルファスシリコン層を保護するだけでな
く半導体層３０６の表面を空乏化し、オフ状態のリーク
電流を減少させ、ＴＦＴの特性を大きく向上させる。そ
の後、ポリイミド塗布およびラビングによる配向処理,
シール,液晶注入により液晶パネルが形成される。Then, an ITO transparent conductive film 309 of 300 to 1000 ° serving as a picture element is formed. The TFT is a CVD method as a protective film 310 SiO 3 N 4 3000
ÅLaminated and the semiconductor layer 306 is coated. The protective film 310 not only protects the amorphous silicon layer but also depletes the surface of the semiconductor layer 306, reduces the off-state leakage current, and greatly improves the characteristics of the TFT. After that, orientation treatment by polyimide coating and rubbing,
A liquid crystal panel is formed by sealing and liquid crystal injection.
【００７０】上記構成の表示領域部分は、ゲート絶縁膜
がＴａの陽極酸化膜である第１の絶縁膜３０４を有して
いるので、(１)絶縁性が良好(ピンホールがない)で、か
つ、信頼性および耐圧が高い。(２)可動イオン密度が小
さい。(３)半導体との界面準位密度が小さい。(４)半導
体に対する電界効果が大きい等の特徴を持つ極めて特性
の良いＴＦＴを構成できる。また、上記表示領域部分
は、ソース電極３０７およびドレイン電極３０８をＴｉ
で作製したから、パネル製造プロセス中のＴＦＴ特性変
化(ＴＦＴへの金属イオン侵入)を少なくすることがで
き、信頼性が高くなる。Since the display region having the above structure has the first insulating film 304 in which the gate insulating film is an anodic oxide film of Ta, (1) the insulating property is good (there is no pinhole). Moreover, reliability and withstand voltage are high. (2) The mobile ion density is small. (3) The interface state density with the semiconductor is small. (4) It is possible to form a TFT having very good characteristics, such as a large electric field effect on a semiconductor. In the above display region, the source electrode 307 and the drain electrode 308 are made of Ti.
Thus, the change in TFT characteristics (metal ion intrusion into the TFT) during the panel manufacturing process can be reduced, and the reliability is improved.
【００７１】また、上記第１,第２実施例では、ＳiＮ膜
４２,７２のエッチャントとして緩衝フッ酸をもちいた
から、この緩衝フッ酸が、Ｔｉ膜４０,７０を侵さない
ように、ＳｉＮ膜４２,７２の開口部Ｘ１,Ｘ２,Ｘ３,Ｘ
１０,Ｘ２０,Ｘ３０に対向する領域にＴｉ膜４０,７０
を形成していない。In the first and second embodiments, buffered hydrofluoric acid was used as an etchant for the SiN films 42 and 72, so that the buffered hydrofluoric acid did not affect the Ti films 40 and 70 so that the SiN film 42 was not used. , 72 openings X1, X2, X3, X
Ti films 40, 70 are formed in regions facing 10, X20, X30.
Has not formed.
【００７２】しかし、ＳiＮ膜４２,７２のエッチング
を、例えばＣＦ4(４フッ化ケイ素)プラズマによるドラ
イエッチングで行う場合には、このエッチングによって
Ｔｉ膜４０,７０が侵されない。したがって、この場合
には配線パターンの全域にわたったＴi膜４０,７０を形
成するのが望ましく、この時、プロセスの変動によるＩ
ＴＯ膜３０,６０とＴa膜２９,５９の界面抵抗のばらつ
きに対して、端子部の抵抗を最も低抵抗に保つことが可
能となる。However, when the SiN films 42 and 72 are etched by dry etching using, for example, CF 4 (silicon tetrafluoride) plasma, the Ti films 40 and 70 are not affected by the etching. Therefore, in this case, it is desirable to form the Ti films 40 and 70 over the entire area of the wiring pattern.
The resistance of the terminal portion can be kept at the lowest value with respect to the variation in the interface resistance between the TO films 30, 60 and the Ta films 29, 59.
【００７３】また、この実施例では、第１の導電膜とし
てＴa膜、第２の導電膜としてＴi膜を用いたが、これら
以外にも、第１の導電膜としてＴaを主成分とする合金
膜を用い、第２の導電膜としてＴiを主成分とする合金
膜を用いてもよい。また、第１の導電膜よりも第２の導
電膜の方が表面が酸化し難いという条件を満たすように
して、第１の導電膜と第２の導電膜を、ＡlまたはＡlを
主成分とする合金膜やＭoまたはＭoを主成分とする合金
膜,ＣrまたはＣrを主成分とする合金膜,ＷおよびＷを主
成分とする合金膜,ＡｕまたはＡｕを主成分とする合金
膜の中から選択してもよい。In this embodiment, a Ta film is used as the first conductive film and a Ti film is used as the second conductive film. In addition, an alloy containing Ta as a main component is used as the first conductive film. A film may be used, and an alloy film containing Ti as a main component may be used as the second conductive film. The first conductive film and the second conductive film are made of Al or Al as a main component so as to satisfy the condition that the surface of the second conductive film is less likely to be oxidized than the surface of the first conductive film. Alloy films, Mo or Mo-based alloy films, Cr or Cr-based alloy films, W and W-based alloy films, Au or Au-based alloy films You may choose.
【００７４】また、この実施例では、ＣＯＧ方式によっ
て実装された液晶表示装置について説明したが、当然な
がら、この発明の適用範囲はこれに限られるものではな
い。この発明は、一般的な実装方式(駆動用ＩＣ実装方
式)の液晶表示装置にも適用することができる。この場
合も、フレキシブル配線板の出力端子から表示領域に至
るまでの配線抵抗を従来に比して低く安定な状態にで
き、良好な表示品位を得ることができる。また、この発
明は、ＥＬ表示装置など他のタイプの平面型表示装置に
広く適用することができる。In this embodiment, the liquid crystal display device mounted by the COG method has been described. However, the scope of the present invention is not limited to this. The present invention can also be applied to a general mounting type (driving IC mounting type) liquid crystal display device. Also in this case, the wiring resistance from the output terminal of the flexible wiring board to the display area can be made lower and stable as compared with the related art, and good display quality can be obtained. Further, the present invention can be widely applied to other types of flat display devices such as an EL display device.
【００７５】[0075]
【発明の効果】以上より明らかなように、請求項１の発
明の表示用基板は、第１の導電膜の上に、第１の導電膜
よりも表面が酸化し難い第２の導電膜が形成されてお
り、この第２の導電膜の上に透明導電膜が形成されてい
る。したがって、請求項１の発明によれば、第１の導電
膜上に直接透明導電膜が形成されておらず、第１の導電
膜と透明導電膜との間に第２の導電膜が形成されている
から、従来例と異なり、透明導電膜形成時に、第１の導
電膜の表面を酸化させることが無い。また、上記第２の
導電膜は、第１の導電膜に比べて酸化し難いから、透明
導電膜形成時に第２導電膜が酸化される度合いは、従来
例で第１の導電膜の表面が酸化される度合いに比べて軽
度である。このように、請求項１の発明によれば、第１
の導電膜の表面および第２の導電膜の表面の酸化を抑え
ることができる。As is clear from the above, in the display substrate according to the first aspect of the present invention, the second conductive film, the surface of which is less oxidized than the first conductive film, is formed on the first conductive film. The transparent conductive film is formed on the second conductive film. Therefore, according to the first aspect of the present invention, the transparent conductive film is not directly formed on the first conductive film, and the second conductive film is formed between the first conductive film and the transparent conductive film. Therefore, unlike the conventional example, the surface of the first conductive film is not oxidized when the transparent conductive film is formed. Further, since the second conductive film is less likely to be oxidized than the first conductive film, the degree of oxidation of the second conductive film during the formation of the transparent conductive film depends on the surface of the first conductive film in the conventional example. It is mild compared to the degree of oxidation. Thus, according to the first aspect of the present invention, the first
Oxidation on the surface of the conductive film and the surface of the second conductive film can be suppressed.
【００７６】したがって、第１の導電膜と第２の導電膜
との間の界面抵抗、および、第２の導電膜と透明導電膜
との間の界面抵抗は、従来に比してプロセス変動の影響
を受けにくく、低く安定したものとなる。したがって、
この表示用基板は高歩留で作製されるとともに、実装後
に良好な表示品位が得られる。また、今後の表示の高精
細化への対応も可能となる。Therefore, the interface resistance between the first conductive film and the second conductive film and the interface resistance between the second conductive film and the transparent conductive film are more likely to be affected by process fluctuations than in the prior art. Less susceptible, low and stable. Therefore,
This display substrate is manufactured with a high yield, and good display quality can be obtained after mounting. In addition, it is possible to cope with higher definition display in the future.
【００７７】また、請求項１の表示用基板によれば、上
記配線の上に絶縁性保護膜が形成されており、この絶縁
性保護膜に外部回路実装用端子のための開口部が形成さ
れている。そして、上記配線の３層構造部の第２の導電
膜は、上記絶縁性保護膜に形成される開口部に非対向で
ある。したがって、この請求項１の発明によれば、上記
絶縁性保護膜をエッチングして開口部を形成するとき
に、上記第２の導電膜がエッチャントに侵されるのを回
避することができる。したがって、上記エッチャントに
よって上記第２の導電膜が消失されることを防止でき
る。したがって、上記第２の導電膜の下の第１の導電膜
が露出することを防止できる。すなわち、第２の導電膜
に比べて酸化し易い第１の導電膜が露出することを防止
できる。そして、上記開口部に対向する端子部は第１の
導電膜と透明導電膜の少なくとも２層構造となっている
ので、表示用基板の完成後に、第１の導電膜の表面が酸
化するのを防止することができる。したがって、第１の
導電膜の表面が酸化することを防止でき、上記配線の電
気抵抗の増大を防止できる。更に、上記絶縁性保護膜の
開口部外の領域において、第１の導電膜と第２の導電膜
と透明導電膜の少なくとも３層構造となっているため、
第１の導電膜と第２の導電膜との間の界面抵抗、およ
び、第２の導電膜と透明導電膜との間の界面抵抗は、従
来に比してプロセス変動の影響を受けにくく、低く安定
したものとなる。従って、請求項１の発明によれば、配
線を絶縁する絶縁性保護膜に外部回路実装用端子のため
の開口部が設けられた表示用基板を、ドライエッチング
のための設備投資をすること無く、高歩留で作製できる
ようにすることができ、かつ、実装後に良好な表示品位
を得ることができる表示用基板を提供できる。According to the display substrate of the first aspect, an insulating protective film is formed on the wiring, and an opening for an external circuit mounting terminal is formed in the insulating protective film. ing. Then, the second conductive film of the three-layer structure portion of the wiring is not opposed to the opening formed in the insulating protective film. Therefore, according to the first aspect of the present invention, when the insulating protective film is etched to form the opening, it is possible to prevent the second conductive film from being attacked by the etchant. Therefore, the second conductive film can be prevented from being lost by the etchant. Therefore, it is possible to prevent the first conductive film below the second conductive film from being exposed. That is, it is possible to prevent the first conductive film, which is more easily oxidized than the second conductive film, from being exposed. Since the terminal portion facing the opening has at least a two-layer structure of the first conductive film and the transparent conductive film, the surface of the first conductive film is not oxidized after the display substrate is completed. Can be prevented. Therefore, it is possible to prevent the surface of the first conductive film from being oxidized, and to prevent an increase in the electric resistance of the wiring. Furthermore, since the region outside the opening of the insulating protective film has at least a three-layer structure of the first conductive film, the second conductive film, and the transparent conductive film,
The interface resistance between the first conductive film and the second conductive film and the interface resistance between the second conductive film and the transparent conductive film are less susceptible to process fluctuations as compared with the related art. It is low and stable. Therefore, according to the first aspect of the present invention, a display substrate in which an opening for a terminal for mounting an external circuit is provided on an insulating protective film that insulates a wiring can be prepared without investment for dry etching. In addition, it is possible to provide a display substrate that can be manufactured with a high yield and that can obtain good display quality after mounting.
【００７８】また、請求項２の発明の表示用基板は、上
記３層構造部の第２導電膜が、上記２層構造部の透明導
電膜を取り囲んでいる。したがって、上記開口部に対向
する２層構造部の透明導電膜の周囲の第２導電膜から、
上記開口部に対向する透明導電膜に向かって電流を導く
ことができる。つまり、透明導電膜を流れる電流通過経
路の長さを短縮し、かつ、上記電流通過経路の電流通過
断面を拡大することができる。したがって、請求項２の
発明によれば、特に開口部近傍における配線の抵抗がプ
ロセス変動の影響を受けにくくすることができ、配線抵
抗を低く安定したものとすることができる。Further, in the display substrate according to the second aspect of the present invention, the second conductive film of the three-layer structure surrounds the transparent conductive film of the two-layer structure. Therefore, from the second conductive film around the transparent conductive film of the two-layer structure portion facing the opening,
The current can be guided toward the transparent conductive film facing the opening. That is, it is possible to reduce the length of the current passing path flowing through the transparent conductive film and enlarge the current passing section of the current passing path. Therefore, according to the second aspect of the present invention, it is possible to make the resistance of the wiring particularly in the vicinity of the opening less susceptible to the process variation, and to make the wiring resistance low and stable.
【図１】 この発明の表示用基板の第１実施例を含んだ
液晶表示装置の要部断面図である。FIG. 1 is a cross-sectional view of a main part of a liquid crystal display device including a first embodiment of a display substrate according to the present invention.
【図２】 上記第１実施例の下側基板の要部の配線パタ
ーンの平面形状を示す図である。FIG. 2 is a diagram showing a planar shape of a wiring pattern of a main part of a lower substrate of the first embodiment.
【図３】 図１の要部を拡大した断面図である。FIG. 3 is an enlarged sectional view of a main part of FIG. 1;
【図４】 図２の要部を拡大した配線パターンの平面形
状を示す図である。FIG. 4 is a diagram illustrating a planar shape of a wiring pattern in which a main part of FIG. 2 is enlarged.
【図５】 この発明の表示用基板の第２実施例を含んだ
液晶表示装置の要部断面図である。FIG. 5 is a sectional view of a main part of a liquid crystal display device including a second embodiment of the display substrate of the present invention.
【図６】 上記第２実施例の下側基板の要部の配線パタ
ーンの平面形状を示す図である。FIG. 6 is a diagram showing a planar shape of a wiring pattern of a main part of a lower substrate of the second embodiment.
【図７】 図５の要部を拡大した断面図である。FIG. 7 is an enlarged sectional view of a main part of FIG. 5;
【図８】 図６の要部を拡大した配線パターンの平面形
状を示す図である。8 is a diagram illustrating a plan shape of a wiring pattern in which a main part of FIG. 6 is enlarged.
【図９】 上記第１および第２実施例の液晶表示装置が
有する表示領域部分の断面図である。FIG. 9 is a cross-sectional view of a display area portion included in the liquid crystal display devices of the first and second embodiments.
【図１０】 ＣＯＧ方式により実装された液晶表示装置
の全体を示す平面図である。FIG. 10 is a plan view showing the entire liquid crystal display device mounted by the COG method.
【図１１】 図１０に示した液晶表示装置の周縁部の断
面図である。11 is a cross-sectional view of a peripheral portion of the liquid crystal display device shown in FIG.
【図１２】 一般的な実装方式により実装された液晶表
示装置の全体を示す平面図である。FIG. 12 is a plan view showing the entire liquid crystal display device mounted by a general mounting method.
【図１３】 図１２に示した液晶表示装置の周縁部の断
面図である。13 is a cross-sectional view of a peripheral portion of the liquid crystal display device shown in FIG.
１,１１…液晶表示パネル、２１,５１…下側基板基部、
２２,６２…下側基板、２４,５４…駆動用ＩＣ、２８
ａ,５８ａ…出力側バンプ電極、２８ｂ,５８ｂ…入力側
バンプ電極、２９,５９…Ｔａ膜、３０,６０…ＩＴＯ
膜、３３,６３…フレキシブル配線板、３５,６５…出力
端子、３７,６７…基材、３６,４１,６６,７１…異方性
導電膜、４２,７２…ＳｉＮ膜、４６ａ,９６ａ…第１の
配線、４６ａ−１,９６ａ−１…端部、４６ｂ,９６ｂ…
第２の配線、４６ｂ−１,４６ｂ−２,９６ｂ−１,９６
ｂ−２…端部、Ｘ１,Ｘ２,Ｘ３,Ｘ１０,Ｘ２０,Ｘ３０
…開口部、Ｙ１,Ｙ２,Ｙ３,Ｙ１０,Ｙ２０,Ｙ３０…２
層構造部、Ｚ１,Ｚ２,Ｚ１０,Ｚ２０…３層構造部。1, 11: liquid crystal display panel, 21, 51: lower substrate base,
22, 62 ... lower substrate, 24, 54 ... drive IC, 28
a, 58a: output side bump electrode, 28b, 58b: input side bump electrode, 29, 59: Ta film, 30, 60: ITO
Film, 33, 63 Flexible wiring board, 35, 65 Output terminal, 37, 67 Base, 36, 41, 66, 71 Anisotropic conductive film, 42, 72 SiN film, 46a, 96a 1 wiring, 46a-1, 96a-1 ... end, 46b, 96b ...
Second wiring, 46b-1, 46b-2, 96b-1, 96
b-2: End, X1, X2, X3, X10, X20, X30
... Openings, Y1, Y2, Y3, Y10, Y20, Y30 ... 2
Layered structure, Z1, Z2, Z10, Z20 ... three-layered structure.
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) G02F 1/1333 500 G02F 1/1345 H01L 21/60 311 ──────────────────────────────────────────────────続 き Continued on the front page (58) Field surveyed (Int.Cl. 7 , DB name) G02F 1/1333 500 G02F 1/1345 H01L 21/60 311
Claims (2)
なっており、基板基部の表面に設けられた配線によっ
て、周縁部から内部の表示領域へ信号を伝える表示用基
板において、 上記配線は、 所定の金属あるいは上記金属を主成分とする合金で構成
された第１の導電膜と、 上記第１の導電膜の上に形成され、上記第１の導電膜よ
りも表面が酸化し難い第２の導電膜と、 上記第２の導電膜の上に形成され、酸化膜で構成された
透明導電膜とを有する３層構造部を備え、 上記配線の上に形成され、上記配線と外部回路実装用端
子の間に位置する開口部を有する絶縁性保護膜を有し、 上記配線は、 上記開口部に対向し、少なくとも、上記第１の導電膜
と、この第１の導電膜の上に形成された透明導電膜とを
有する２層構造部と、 上記開口部に非対向であり、少なくとも、上記第１の導
電膜と、この第１の導電膜の上に形成された第２の導電
膜と、この第２の導電膜の上に形成された上記透明導電
膜とを有する３層構造部とを備えることを特徴とする表
示用基板。1. A display substrate which constitutes a part of a flat panel display device and transmits a signal from a peripheral portion to an internal display area by a wiring provided on a surface of a substrate base. Is formed on a first conductive film made of a predetermined metal or an alloy containing the above-mentioned metal as a main component; A three-layer structure portion including a second conductive film and a transparent conductive film formed of an oxide film and formed on the second conductive film; formed on the wiring; An insulating protective film having an opening located between the circuit mounting terminals, wherein the wiring faces the opening, and at least the first conductive film and the first conductive film A two-layer structure having a transparent conductive film formed in the opening; At least the first conductive film, the second conductive film formed on the first conductive film, and the transparent conductive film formed on the second conductive film. A display substrate, comprising: a three-layer structure having:
導電膜を取り囲んでいることを特徴とする表示用基板。2. The display substrate according to claim 1, wherein the second conductive film of the three-layer structure surrounds the transparent conductive film of the two-layer structure.
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11804494A JP3023052B2 (en) | 1994-05-31 | 1994-05-31 | Display substrate |
| TW083111153A TW340192B (en) | 1993-12-07 | 1994-11-30 | A display board having wiring with three-layered structure and a display device including the display board |
| KR1019940033560A KR0147308B1 (en) | 1993-12-07 | 1994-12-06 | Display board having wiring with three-layered structure and display device including the display board |
| US08/350,406 US5608559A (en) | 1993-12-07 | 1994-12-06 | Display board having wiring with three-layered structure and a display device including the display board |
| CN94112794A CN1052088C (en) | 1993-12-07 | 1994-12-07 | A display board having wiring with three-layered structure and a display device including the display board |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11804494A JP3023052B2 (en) | 1994-05-31 | 1994-05-31 | Display substrate |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07325295A JPH07325295A (en) | 1995-12-12 |
| JP3023052B2 true JP3023052B2 (en) | 2000-03-21 |
Family
ID=14726649
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11804494A Expired - Fee Related JP3023052B2 (en) | 1993-12-07 | 1994-05-31 | Display substrate |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3023052B2 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3361278B2 (en) | 1997-12-26 | 2003-01-07 | シャープ株式会社 | Reflection type liquid crystal display device, method for manufacturing the same, and method for manufacturing circuit board |
| JP4627843B2 (en) * | 1999-07-22 | 2011-02-09 | 株式会社半導体エネルギー研究所 | Semiconductor device |
-
1994
- 1994-05-31 JP JP11804494A patent/JP3023052B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07325295A (en) | 1995-12-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0147308B1 (en) | Display board having wiring with three-layered structure and display device including the display board | |
| JP2755376B2 (en) | Manufacturing method of electro-optical element | |
| US7583328B2 (en) | Control signal unit for a liquid crystal display and a method for fabricating the same | |
| US7553708B2 (en) | Fabricating method for a liquid crystal display of horizontal electric field applying type | |
| US6937314B2 (en) | Liquid crystal display having terminals arranged for securing connection to driving circuit | |
| US7511782B2 (en) | Liquid crystal display device and fabrication method having open gate/data pads with transparent conductive layer thereon to an edge thereof | |
| JP3102392B2 (en) | Semiconductor device and method of manufacturing the same | |
| US8035766B2 (en) | Method of forming array substrate for LCD | |
| KR100670213B1 (en) | Liquid crystal display and method of manufacturing the same | |
| TW573199B (en) | Liquid crystal display device | |
| JP2008107849A (en) | Liquid crystal display device and its manufacturing method | |
| JP2004163969A (en) | Method for manufacturing liquid crystal display device | |
| JP4131297B2 (en) | Manufacturing method of liquid crystal display device | |
| US20040263746A1 (en) | Array substrate for LCD device having double-layered metal structure and manufacturing method thereof | |
| US20030112382A1 (en) | Liquid crystal display device | |
| KR20050003245A (en) | Array substrate for LCD and method for fabricating of the same | |
| JPH06235927A (en) | Manufacture and structure of tft-lcd signal line | |
| US6839120B2 (en) | Reflective or transflective liquid crystal display device and method for manufacturing the same | |
| WO2001018774A1 (en) | Electric circuit board, tft array substrate using the same, and liquid crystal display | |
| JP2002107753A (en) | Liquid crystal display device | |
| KR20120040916A (en) | Display substrate and fabricating method of the same | |
| JP3023052B2 (en) | Display substrate | |
| JP3006985B2 (en) | Display substrate and its mounting structure | |
| JP2002040479A (en) | Method for manufacturing tft array substrate of liquid crystal display device | |
| KR20050113850A (en) | Lcd with color-filter on tft and method of fabricating of the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080114 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090114 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100114 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110114 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120114 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130114 Year of fee payment: 13 |
|
| LAPS | Cancellation because of no payment of annual fees |