JP3017793B2 - Digital wireless communication device - Google Patents
Digital wireless communication deviceInfo
- Publication number
- JP3017793B2 JP3017793B2 JP2303878A JP30387890A JP3017793B2 JP 3017793 B2 JP3017793 B2 JP 3017793B2 JP 2303878 A JP2303878 A JP 2303878A JP 30387890 A JP30387890 A JP 30387890A JP 3017793 B2 JP3017793 B2 JP 3017793B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- demodulated
- equalization
- equalizer
- received signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D30/00—Reducing energy consumption in communication networks
- Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Mobile Radio Communication Systems (AREA)
Description
【発明の詳細な説明】 〔発明の目的〕 (産業上の利用分野) 本発明はデイジタル無線通信装置に関し、特に、少な
くとも一方が移動局であるデイジタル無線通信システム
に用いられる受信装置に関する。DETAILED DESCRIPTION OF THE INVENTION [Object of the Invention] (Industrial application field) The present invention relates to a digital radio communication device, and more particularly to a receiving device used in a digital radio communication system in which at least one is a mobile station.
(従来の技術) セルラー方式の無線通信装置はその実用化以来急速に
普及した。近年、従来のアナログ方式のセルラー無線通
信装置に加わえ、デイジタル方式のセルラー無線通信装
置が開発されつつある。(Prior Art) Cellular wireless communication devices have rapidly spread since their practical use. In recent years, digital cellular radio communication devices have been developed in addition to conventional analog cellular radio communication devices.
このようなデイジタル移動通信において、データ伝送
速度が数10Kbps以上になると、電波のマルチパス伝播の
影響によりビット誤り率が非常に劣化する。これは送信
波が受信機のアンテナに到達するまでに種々の径路をた
どるため、その径路に応じて様々な時間的遅延が生じ、
ある時点での送信信号(シンボル)にそれより以前の時
点の送信信号が重なり符号間干渉をひき起こすことによ
りもたらされる。In such digital mobile communication, when the data transmission speed is several tens of Kbps or more, the bit error rate is significantly deteriorated due to the influence of multipath propagation of radio waves. This is because the transmission wave follows various paths before reaching the receiver antenna, so various time delays occur depending on the paths,
This is caused by the fact that a transmission signal at a certain point in time is superimposed on a transmission signal (symbol) at a certain point in time and causes intersymbol interference.
このような信号劣化を防ぐために等化器を用いること
が考えられる。等化器を用いれば、ある時点での波形に
それより以前の時点での波形が重畳することによりもた
らされる波形歪を補償することができる。It is conceivable to use an equalizer to prevent such signal degradation. The use of the equalizer makes it possible to compensate for waveform distortion caused by superimposing a waveform at an earlier time on a waveform at a certain time.
(発明が解決しようとする課題) しかしながら、受信局が送信局の近傍にあるときなど
マルチパス伝播による遅延波の影響が少ない場合には、
等化器の出力を用いて復調するよりも、等化器を介する
ことなく遅延検波により復調した方がビット誤り率が低
いということが起こりうる。(Problems to be Solved by the Invention) However, when the influence of a delayed wave due to multipath propagation is small, such as when the receiving station is near the transmitting station,
The bit error rate may be lower when demodulation is performed by differential detection without passing through an equalizer than when demodulation is performed using the output of an equalizer.
また、等化器がCMOS(Complementary Metal Oxide Se
micondvctor)デバイスにより構成される場合等化器を
常に稼動状態にすると、電力を多大に消費してしまうと
いう問題もあった。The equalizer is CMOS (Complementary Metal Oxide Se
In the case where the equalizer is constituted by a micondvctor device, there is also a problem that a large amount of power is consumed if the equalizer is always operated.
本発明の目的は受信信号のビット誤り率を最も好適に
低減するようにしたデイジタル無線通信装置を提供する
ことである。SUMMARY OF THE INVENTION It is an object of the present invention to provide a digital radio communication device that most preferably reduces a bit error rate of a received signal.
本発明のさらなる目的は等化器による電力消費をより
少なくするようにしたデイジタル無線通信装置を提供す
ることである。It is a further object of the present invention to provide a digital radio communication device which is adapted to reduce power consumption by an equalizer.
(課題を解決するための手段) 本発明に係るデイジタル無線通信装置は、伝播されて
くるディジタル変調信号を受信するための受信手段と、
受信信号中の信号歪を低減するための等化手段と、 受信信号を遅延検波により復調するための復調手段
と、所定の条件に基づいて、前記等化手段によって信号
歪が低減された信号が前記復調手段により復調される
か、または前記等化手段を介することなく受信信号が前
記復調手段により復調されるよう選択的に切り替えるた
めの切替手段と、前記等化手段に動作クロック信号を供
給するための供給手段と、前記復調手段が前記等化手段
によって信号歪が低減された信号を復調していないと
き、前記供給手段による前記等化手段への動作クロック
信号の供給を停止するよう制御するための制御手段とに
より構成される。(Means for Solving the Problems) A digital wireless communication apparatus according to the present invention comprises: a receiving unit for receiving a propagated digital modulation signal;
Equalizing means for reducing signal distortion in the received signal, demodulating means for demodulating the received signal by delay detection, and a signal whose signal distortion has been reduced by the equalizing means based on predetermined conditions. A switching unit for selectively switching the received signal to be demodulated by the demodulation unit or to be demodulated by the demodulation unit without passing through the equalization unit; and supplying an operation clock signal to the equalization unit. Supply means for controlling when the demodulation means does not demodulate the signal whose signal distortion has been reduced by the equalization means, so that the supply of the operation clock signal to the equalization means by the supply means is stopped. Control means.
また他の発明は、伝播されてくるディジタル変調信号
を受信するための受信手段と、受信信号中の信号歪みを
低減するための等化手段と、受信信号を遅延検波により
復調するための復調手段と、所定の条件に基づいて、前
記等化手段によって信号歪が低減された信号が前記復調
手段により復調されるか、または前記等化手段を介する
ことなく受信信号が前記復調手段により復調されるよう
選択的に切り替えるための切替手段と、前記等化手段に
電源を供給するための電源供給手段と、 前記復調手段が前記等化手段によって信号歪が低減さ
れた信号を復調していないとき、前記電源供給手段によ
る前記等化手段への電源の供給を停止するよう制御する
ための制御手段とにより構成される。According to another aspect of the present invention, there is provided a receiving means for receiving a propagated digital modulated signal, an equalizing means for reducing signal distortion in the received signal, and a demodulating means for demodulating the received signal by delay detection. And a signal whose signal distortion has been reduced by the equalizing means is demodulated by the demodulating means, or a received signal is demodulated by the demodulating means without passing through the equalizing means, based on predetermined conditions. Switching means for selectively switching, power supply means for supplying power to the equalization means, when the demodulation means is not demodulating the signal of which signal distortion has been reduced by the equalization means, And control means for controlling the power supply means to stop supplying power to the equalization means.
さらに、他の発明は、時分割多重方式により伝播され
てくるディジタル変調信号を受信するための受信手段
と、受信信号中の信号歪を低減するための等化手段と、
受信信号を遅延検波により復調するめの復調手段と、前
記検出手段により検出される受信電界強度に応じて、前
記等化手段により信号歪が低減された信号が復調される
か、または前記等化手段を介することなく受信信号が前
記復調手段により復調されるよう選択的に切替制御する
とともに、自装置宛て以外のスロット期間の信号を受信
するときは、受信信号が前記等化手段を介することな
く、前記復調手段により復調されるよう設定するための
制御手段とにより構成される。Further, another invention is a receiving means for receiving a digital modulation signal propagated by the time division multiplexing method, an equalizing means for reducing signal distortion in the received signal,
Demodulation means for demodulating a received signal by delay detection; and a signal whose signal distortion has been reduced by the equalization means according to a received electric field strength detected by the detection means, or the equalization means. While selectively switching control so that the received signal is demodulated by the demodulation means without passing through, and when receiving a signal in a slot period other than the one addressed to the own device, the received signal does not pass through the equalization means, And control means for setting to be demodulated by the demodulation means.
(作 用) 本発明では、受信されたデイジタル変調信号の受信電
界強度に応じて、等化手段による受信信号中の信号歪の
補償を行ったり、行わなかったりする。すなわち、受信
電界強度が強いときは遅延波の影響を受けにくいと判別
し、等化手段を用いることなく、遅延検波による復調が
行われる。他方、受信電界強度が弱いときは遅延波の影
響を受けやすいと判別し、等化手段により受信信号中の
信号歪を低減させた後、遅延検波による復調を行う。し
たがって、信号歪がもっとも好適に低減された信号に対
し、復調が行われ、受信信号のビット誤まり率を低く押
えることができる。(Operation) In the present invention, compensation for signal distortion in a received signal by the equalizing means is performed or not performed according to the received electric field strength of the received digital modulation signal. That is, when the received electric field strength is strong, it is determined that the received signal is hardly affected by the delay wave, and the demodulation by the delay detection is performed without using the equalizing means. On the other hand, when the received electric field strength is weak, it is determined that the received signal is susceptible to the delayed wave, and the signal distortion in the received signal is reduced by the equalizing means, and then demodulation by delayed detection is performed. Therefore, demodulation is performed on the signal in which the signal distortion is most suitably reduced, and the bit error rate of the received signal can be suppressed low.
また、例えば上述のごとく、等化手段が所定の条件に
より使用されたり、使用されなかったりする場合、等化
手段が使用されていないとき等化手段への電源供給を停
止するか若しくは等化手段への動作クロックの供給を停
止することにより、電力の消費を節約することができ
る。Further, for example, as described above, when the equalizing means is used or not used under predetermined conditions, the power supply to the equalizing means is stopped when the equalizing means is not used, or the equalizing means is used. By stopping the supply of the operation clock to the power supply, power consumption can be reduced.
(実施例) 以下、本発明を本発明の一実施例に基づいて詳細に説
明する。本実施例は本発明をデイジタルセルラー方式の
無線電話装置に適用した例である。(Example) Hereinafter, the present invention will be described in detail based on an example of the present invention. This embodiment is an example in which the present invention is applied to a digital cellular wireless telephone device.
第1図は本実施例に係るデイジタルセルラー方式無線
電話装置の要部を示すブロック図である。アンテナ100
を介して受信されたデイジタル変調信号は共用器102を
介して受信部104に入力される。受信部104において受信
信号は800〜900MHz帯の周波数の信号からベースバンド
信号に復調され、このベースバンド信号はA/D変換部106
によりA/D変換される。このA/D変換された受信信号は直
交復調回路107において直交復調された後、ローパスフ
ィルタ109を通り、切替部108の接続状態に応じ、等化器
110を介して、または等化器を介することなく遅延検波
回路111に入力される。遅延検波回路111において4−DP
SKにより差分符号化されたデイジタル変調信号が遅延検
波により復調される。この復調信号はチャネルデコーダ
112によりデインターリーブされ、誤り訂正が行われ
る。さらに、スピーチデコーダ114により符号化音声信
号が復号され、音声回路116を介してスピーカ118から音
声信号が出力される。FIG. 1 is a block diagram showing a main part of a digital cellular radio telephone according to the present embodiment. Antenna 100
Is input to the receiving unit 104 via the duplexer 102. The reception signal is demodulated from a signal in the frequency band of 800 to 900 MHz into a baseband signal by the reception unit 104, and the baseband signal is converted to an A / D conversion unit 106.
A / D conversion is performed. The A / D-converted received signal is subjected to quadrature demodulation by a quadrature demodulation circuit 107, passes through a low-pass filter 109, and is equalized according to a connection state of a switching unit 108.
The signal is input to the delay detection circuit 111 via 110 or without passing through an equalizer. 4-DP in the delay detection circuit 111
The digitally modulated signal differentially encoded by SK is demodulated by differential detection. This demodulated signal is channel decoder
Deinterleaving is performed by 112, and error correction is performed. Further, the encoded audio signal is decoded by the speech decoder 114, and the audio signal is output from the speaker 118 via the audio circuit 116.
直交復調回路107、ローパス・フィルタ109、同期クロ
ック再生回路113、切替部108、および遅延検波回路111
によってモデム復調部115が構成され、モデム復調部115
はモデム変調部125と共に単一のLSIデバイスによって実
現されうる。なお、同期・クロック再生回路113は受信
信号から同期ワードおよび指定スロット情報を取り出
し、同期確立およびスロットの識別を行うためのもので
ある。Quadrature demodulation circuit 107, low-pass filter 109, synchronous clock recovery circuit 113, switching unit 108, and delay detection circuit 111
The modem demodulation unit 115 is constituted by
Can be realized by a single LSI device together with the modem modulator 125. The synchronization / clock recovery circuit 113 extracts a synchronization word and designated slot information from the received signal, and establishes synchronization and identifies a slot.
また、マイク120から入力された音声信号は音声回路1
16を介してスピーチエンコーダ122に入力される。スピ
ーチエンコーダ122において符号化された音声信号はチ
ャネルエンコーダ124により誤り符号が付加され、イン
ターリーブが施される。さらにモデム変調部125により
4−DPSKによる差分符号化され、直交変調されて、D/A
変換部126によりD/A変換される。このD/A変換された信
号は送信部128において800〜900MHz帯の送信信号に変調
され、共用器102およびアンテナ100を介して送信され
る。The audio signal input from the microphone 120 is transmitted to the audio circuit 1
It is input to the speech encoder 122 via 16. An error code is added to the audio signal encoded by the speech encoder 122 by the channel encoder 124 and interleaved. Further, the signal is differentially encoded by 4-DPSK by the modem modulator 125, quadrature-modulated, and D / A
D / A conversion is performed by the conversion unit 126. The D / A-converted signal is modulated into a transmission signal in the 800 to 900 MHz band in transmitting section 128, and transmitted via duplexer 102 and antenna 100.
CPU130はバス132およびインターフェース134を介して
各部の制御を行い、またCPU130にはバス132により動作
プログラムを記憶するためのROM136、各種のデータを記
憶するためのRAM138等が接続される。The CPU 130 controls each unit via a bus 132 and an interface 134. The CPU 130 is connected to the ROM 136 for storing an operation program, the RAM 138 for storing various data, and the like via the bus 132.
受信部104内において受信電界強度が検出され、その
検出値はA/D変換器140によりA/D変換され、インターフ
ェース134およびバス132を介してCPU130に入力される。
第2図は受信部104の詳細構成を示すブロック図であ
る。受信信号は第1の局部発振器202の出力信号とミキ
サー204においてミキシングされ、第1中間周波数に落
とされ、第1中間周波数増幅器206により増幅された
後、さらに第2の局部発振器208の出力信号とミキサー2
10においてミキシングされ、中間周波数信号にまで落さ
れる。この中間周波数信号はいくつかの線型増幅器212
により増幅される。これらの線型増幅器212の出力はダ
イオード214によりとり出され、それらの総和量のアナ
ログ値がA/D変換器140に入力され、A/D変換される。変
換後のデイジタル値、すなわち受信電界強度値は前述の
とおりCPU130へ送られる。The received electric field strength is detected in the receiving unit 104, the detected value is A / D converted by the A / D converter 140, and input to the CPU 130 via the interface 134 and the bus 132.
FIG. 2 is a block diagram showing a detailed configuration of the receiving unit 104. The received signal is mixed with the output signal of the first local oscillator 202 in a mixer 204, dropped to a first intermediate frequency, amplified by a first intermediate frequency amplifier 206, and then output from a second local oscillator 208. Mixer 2
Mixed at 10 and dropped to an intermediate frequency signal. This intermediate frequency signal is fed to several linear amplifiers 212.
Amplified by The outputs of these linear amplifiers 212 are taken out by a diode 214, and the analog value of the sum of them is input to an A / D converter 140 and A / D converted. The converted digital value, that is, the received electric field strength value is sent to the CPU 130 as described above.
等化器110は例えば、いくつかのタップ係数によるフ
ィードフォーワードフィルタおよび同じくいくつかのタ
ップ係数によるフィードバックフィルタからなる非線形
等化器であり、この等化器はCMOS論理素子により実現さ
れうる。この等化器110には動作クロック信号源142が接
続されて、所定周波数のパルス信号である動作クロック
が供給される。スイッチ144はこの等化器110への動作ク
ロックの供給を停止するためのもので、その開閉はCPU1
30の制御の下に行われる。電源146は装置全体に電力を
供給するための電池であり、等化器110に対しても電力
を供給する。この等化器110への電力供給路にもスイッ
チ148が設けられており、このスイッチ148の開閉もCPU1
30の制御の下に行われる。The equalizer 110 is, for example, a non-linear equalizer composed of a feedforward filter with some tap coefficients and a feedback filter with some tap coefficients, which can be realized by CMOS logic elements. An operation clock signal source 142 is connected to the equalizer 110 to supply an operation clock which is a pulse signal of a predetermined frequency. The switch 144 is for stopping the supply of the operation clock to the equalizer 110.
Done under 30 controls. The power supply 146 is a battery for supplying power to the entire apparatus, and also supplies power to the equalizer 110. A switch 148 is also provided in the power supply path to the equalizer 110.
Done under 30 controls.
次に第3図および第4図を参照して本実施例の動作を
説明する。Next, the operation of the present embodiment will be described with reference to FIGS.
第3図は時分割多重方式により送られてくるデイジタ
ル変調信号のフォーマットを示す図である。例えば、ア
ナログ/デイジタルコンパチブルのセルラー無線電話シ
ステムにおいてはその通話チャネルが第3図に示される
ように6個のスロットに分割され、この通話チャネルに
より一つの通話リンクが形成されると、6個中2つのス
ロット(図中ではスロット1とスロット4)が使用され
る。各スロットには同期ワードおよび指定スロット情報
が挿入されており、これらのワードにより送信信号との
同期確立およびそのスロットが自装置宛てのものか否か
の識別が行われる。FIG. 3 is a diagram showing a format of a digital modulation signal sent by the time division multiplex method. For example, in an analog / digital compatible cellular radiotelephone system, the speech channel is divided into six slots as shown in FIG. Two slots (slot 1 and slot 4 in the figure) are used. A synchronization word and designated slot information are inserted into each slot, and these words are used to establish synchronization with a transmission signal and determine whether the slot is addressed to the own device.
第4図は本実施例の特徴的受信動作を説明するための
処理アルゴリズムを示すフローチャートである。例え
ば、上述したような通話チャネルにより一つの通話リン
クが設定された場合の受信動作を例にとり説明する。FIG. 4 is a flowchart showing a processing algorithm for explaining the characteristic receiving operation of this embodiment. For example, a reception operation when one communication link is set by the above-described communication channel will be described as an example.
まず、初期状態においてCPU130の制御の下に等化器11
0には動作クロックが供給されており(ステップ400)、
切替部108では等化器110の出力が遅延検波回路111に入
力されるよう、すなわち出力Bが選択されるよう接続さ
れている(ステップ402)。First, the equalizer 11 is controlled under the control of the CPU 130 in the initial state.
0 is supplied with the operation clock (step 400),
The switching unit 108 is connected so that the output of the equalizer 110 is input to the differential detection circuit 111, that is, the output B is selected (step 402).
アンテナ100により受信されたデイジタル変調波は共
用器102、受信部104、A/D変換部106、さらには等化器11
0を介してチャネルデコーダ112に入力される。同期・ク
ロック再生回路113において受信信号から同期ワードお
よび指定スロット情報が取り出され、同期確立およびそ
のスロットが自装置宛てのものか否かの識別が行われる
(ステップ404)。スロットが自装置宛てのものでなけ
れば、CPU130は切替部108において出力端子Aがチャネ
ルデコーダ112に接続されるようにかつ、スイッチ144に
おいて等化器110への動作クロックの供給が停止される
ように切替部108およびスイッチ144を制御する(ステッ
プ406、408)。The digitally modulated wave received by the antenna 100 is transmitted to the duplexer 102, the receiving unit 104, the A / D converter 106, and the equalizer 11
0 is input to the channel decoder 112. The synchronization / clock recovery circuit 113 extracts the synchronization word and the designated slot information from the received signal, establishes synchronization, and identifies whether the slot is addressed to the own device (step 404). If the slot is not addressed to the own device, the CPU 130 controls the switching unit 108 so that the output terminal A is connected to the channel decoder 112 and the switch 144 stops supplying the operation clock to the equalizer 110. Then, the switching unit 108 and the switch 144 are controlled (steps 406 and 408).
ステップ404において、受信スロットが自装置宛ての
スロットであると判定された場合、CPU130は受信部104
において検出された受信電界強度とEPROM138内にあらか
じめ設定、保持されているしきい値とを比較し(ステッ
プ410)、受信電界強度がその所定しきい値より強けれ
ば、CPU130は切替部108において出力端子Aがチャネル
デコーダ112に接続されるように、かつスイッチ144にお
いて等化器110への動作クロックの供給が停止されるよ
うに切替部108およびスイッチ144を制御する(ステップ
412、414)。したがって、デイジタル変調波の受信状態
が良好であって、受信電界強度が強いときには等化器11
0を介することなく、遅延検波回路111において遅延検波
による復調が行われる。If it is determined in step 404 that the receiving slot is a slot addressed to the own device, the CPU 130
The received electric field strength detected in the step is compared with a threshold value preset and held in the EPROM 138 (step 410). If the received electric field strength is higher than the predetermined threshold value, the CPU 130 The switching unit 108 and the switch 144 are controlled such that the terminal A is connected to the channel decoder 112 and the supply of the operation clock to the equalizer 110 is stopped at the switch 144 (step
412, 414). Therefore, when the reception state of the digital modulation wave is good and the reception electric field strength is strong, the equalizer 11
Demodulation by delay detection is performed in the delay detection circuit 111 without passing through zero.
他方、ステップ410において、受信電界強度が前出の
所定しきい値以下であれば、CPU130は等化器110に動作
クロックが供給されるように、かつ、切替部108におい
て出力端子Bが遅延検波回路111に接続されるようにス
イッチ144および切替部108を制御する(ステップ416、4
18)。したがって、デイジタル変調波の受信状態が良好
でなく、受信電界強度が弱いときには等化器110により
受信信号に含まれる信号歪が低減された後、遅延検波回
路111において遅延検波による復調が行われる。On the other hand, if the received electric field strength is equal to or less than the predetermined threshold value in step 410, the CPU 130 controls the equalizer 110 so that the operation clock is supplied to the equalizer 110. The switch 144 and the switching unit 108 are controlled so as to be connected to the circuit 111 (steps 416 and 4
18). Therefore, when the reception state of the digital modulation wave is not good and the reception electric field strength is weak, the signal distortion included in the reception signal is reduced by the equalizer 110, and then the demodulation by the delay detection is performed in the delay detection circuit 111.
本実施例によれば、例えば本無線電話装置が基地局の
近傍にあるなどして、基地局からの直接波の受信電界強
度が十分強ければ、マルチパスによる遅延波の強度は相
対的に無視できる程度のものとなり、遅延波の影響を考
慮する必要はなく、この場合、等化器を用いることなく
復調を行う。他方、無線電話装置が基地局から離れる
と、受信信号の受信電界強度は弱くなり、受信信号中の
直接波と遅延波との強度差も小さくなる。したがって、
直接波を遅延波から識別するのが困難となるが、この場
合には等化器110により信号歪が低減されるので、より
信号歪の少ない受信信号に対して復調を行うことができ
る。According to this embodiment, if the electric field strength of the direct wave from the base station is sufficiently strong, for example, because the wireless telephone device is near the base station, the intensity of the delay wave due to multipath is relatively ignored. As much as possible, there is no need to consider the effects of delayed waves. In this case, demodulation is performed without using an equalizer. On the other hand, when the radiotelephone apparatus moves away from the base station, the reception electric field strength of the reception signal becomes weak, and the difference in intensity between the direct wave and the delayed wave in the reception signal also becomes small. Therefore,
Although it is difficult to distinguish a direct wave from a delayed wave, in this case, signal distortion is reduced by the equalizer 110, so that a received signal with less signal distortion can be demodulated.
また、等化器110が使用されないときは等化器110を構
成するCMOS論理素子に動作クロックは供給されない。一
般に、CMOS論理素子はスイッチング動作を行う度に電力
が消費されるが、動作クロックが供給されないかぎりス
イッチング動作は生じない。したがって、等化器110が
使用されていない間は等化器110により電力は消費され
ない。When the equalizer 110 is not used, the operation clock is not supplied to the CMOS logic elements constituting the equalizer 110. Generally, power is consumed each time a CMOS logic element performs a switching operation, but no switching operation occurs unless an operation clock is supplied. Therefore, no power is consumed by the equalizer 110 while the equalizer 110 is not used.
また、本実施例では受信電界強度に応じて等化器を使
用したりしなかったりしたが、他の条件、例えば受信信
号のビット誤り率に応じて等化器により信号歪を補償し
たり、しなかったりするようにしてもよい。すなわち、
ビット誤り率が低くければ等化器を用いることなく、受
信信号を遅延検波により復調し、ビット誤り率が高けれ
ば等化器により受信信号の信号歪を低減した後、受信信
号を遅延検波により復調する。この場合においても等化
器が使用されないときは、動作クロックを等化器に供給
しないようにすれば電力消費をより低減することができ
る。Also, in this embodiment, the equalizer was not used or not depending on the received electric field strength, but other conditions, such as compensating signal distortion by the equalizer according to the bit error rate of the received signal, It may not be done. That is,
If the bit error rate is low, the received signal is demodulated by delay detection without using the equalizer, and if the bit error rate is high, the signal distortion of the received signal is reduced by the equalizer, and then the received signal is detected by delay detection. Demodulate. Even in this case, when the equalizer is not used, power consumption can be further reduced by not supplying the operation clock to the equalizer.
次に、第5図を参照して本発明の他の実施例の動作を
説明する。なお、前述の実施例と同一処理のステップは
同じ符号を付した。Next, the operation of another embodiment of the present invention will be described with reference to FIG. Steps of the same processing as in the above-described embodiment are denoted by the same reference numerals.
前述の実施例においては等化器を用いない場合、等化
器への動作クロックの供給を停止するようにしたが、本
実施例では等化器への電源供給を停止する。したがっ
て、第4図中のステップ408、414の代わりにスイッチ14
8を開くことにより等化器110への電源供給を停止するス
テップ608、614が加わり、それに応じてステップ400、4
16の代わりにスイッチ148を閉じることにより、等化器1
10への電源供給を開始するステップ600、616が加わる。
本実施例によっても等化器110が使用されないときには
等化器110による電力消費はなくなり、電力を節約する
ことができる。In the above embodiment, when the equalizer is not used, the supply of the operation clock to the equalizer is stopped. However, in the present embodiment, the power supply to the equalizer is stopped. Therefore, instead of steps 408 and 414 in FIG.
Steps 608 and 614 for stopping the power supply to the equalizer 110 by opening 8 are added, and steps 400 and 4
By closing switch 148 instead of 16, equalizer 1
Steps 600 and 616 for starting power supply to 10 are added.
According to this embodiment, when the equalizer 110 is not used, power consumption by the equalizer 110 is eliminated, and power can be saved.
本発明によると、必要に応じて等化手段により受信信
号中の信号歪を補正するようにしているので、受信信号
のビット誤り率を好適に低減することができる。また、
等化手段が用いられていないときには、等化手段への電
源の供給または動作クロックの供給が停止されるので、
等化手段による電力消費を大幅におさえることができ
る。According to the present invention, the signal distortion in the received signal is corrected by the equalizing means as needed, so that the bit error rate of the received signal can be suitably reduced. Also,
When the equalizing means is not used, the supply of power or the operation clock to the equalizing means is stopped.
Power consumption by the equalizing means can be greatly reduced.
【図面の簡単な説明】 第1図は本発明の一実施例に係るデイジタル無線電話装
置のブロック図、第2図は第1図中の受信部104を示す
ブロック図、第3図は時分割多重方式によるデイジタル
変調信号のフォーマットを示す図であり、第4図は本発
明の一実施例の動作を説明するためのフローチャート、
第5図は本発明の他の実施例の動作を説明するためのフ
ローチャートである。 100……アンテナ、102……共用器、104……受信部、106
……A/D変換部、108……切替部、110……等化器、112…
…チャネルデコーダ、114……スピーチデコーダ、116…
…音声回路、118……スピーカ、120……マイク、122…
…スピーチエンコーダ、124……チャネルエンコーダ、1
26……D/A変換部、128……送信部、130……CPU、132…
…バス、134……インターフェース、136……ROM、138…
…RAM、140……A/D変換器、142……動作クロック信号
源、144……スイッチ、146……電源、148……スイッ
チ。BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a block diagram of a digital radio telephone apparatus according to an embodiment of the present invention, FIG. 2 is a block diagram showing a receiving unit 104 in FIG. 1, and FIG. FIG. 4 is a diagram showing a format of a digital modulation signal according to a multiplexing method. FIG. 4 is a flowchart for explaining the operation of one embodiment of the present invention;
FIG. 5 is a flowchart for explaining the operation of another embodiment of the present invention. 100: antenna, 102: duplexer, 104: receiver, 106
…… A / D conversion unit, 108 …… Switching unit, 110 …… Equalizer, 112…
... channel decoder, 114 ... speech decoder, 116 ...
… Voice circuit, 118… speaker, 120… microphone, 122…
... Speech encoder, 124 ... Channel encoder, 1
26 D / A converter, 128 Transmitter, 130 CPU, 132
... bus, 134 ... interface, 136 ... ROM, 138 ...
... RAM, 140 ... A / D converter, 142 ... Operation clock signal source, 144 ... Switch, 146 ... Power supply, 148 ... Switch.
フロントページの続き (56)参考文献 特開 平4−77019(JP,A) 特開 平3−177136(JP,A) 1990年電子情報通信学会秋季全国大会 講演論文集,分冊2,p.2−281 (58)調査した分野(Int.Cl.7,DB名) H04L 27/00 - 27/38 Continuation of the front page (56) References JP-A-4-77019 (JP, A) JP-A-3-177136 (JP, A) 1990 IEICE Autumn National Convention Lecture Papers, Volume 2, p. 2-281 (58) Field surveyed (Int. Cl. 7 , DB name) H04L 27/00-27/38
Claims (9)
するための受信手段と、 受信信号中の信号歪を低減するための等化手段と、 受信信号を遅延検波により復調するための復調手段と、 所定の条件に基づいて、前記等化手段によって信号歪が
低減された信号が前記復調手段により復調されるか、ま
たは前記等化手段を介することなく受信信号が前記復調
手段により復調されるよう選択的に切り替えるための切
替手段と、 前記等化手段に動作クロック信号を供給するための供給
手段と、 前記復調手段が前記等化手段によって信号歪が低減され
た信号を復調していないとき、前記供給手段による前記
等化手段への動作クロック信号の供給を停止するよう制
御するための制御手段と、 を備えたことを特徴とするディジタル無線通信装置。1. A receiving means for receiving a propagated digital modulation signal, an equalizing means for reducing signal distortion in the received signal, and a demodulating means for demodulating the received signal by delay detection. A signal whose signal distortion has been reduced by the equalizer is demodulated by the demodulator, or a received signal is demodulated by the demodulator without passing through the equalizer based on predetermined conditions. Switching means for selectively switching, supply means for supplying an operation clock signal to the equalization means, and when the demodulation means is not demodulating a signal whose signal distortion has been reduced by the equalization means, Control means for controlling supply of the operation clock signal to the equalization means by the supply means to be stopped.
れることを特徴とする請求項(1)のディジタル無線通
信装置。2. The digital radio communication apparatus according to claim 1, wherein said equalizing means is constituted by a CMOS logic element.
り送られてくる信号であることを特徴とする請求項
(1)または(2)のいづれかのディジタル無線通信装
置。3. The digital radio communication apparatus according to claim 1, wherein the digital modulation signal is a signal transmitted by a time division multiplex system.
のスロット期間の信号を受信しているときは受信信号が
前記等化手段 を介することなく、前記復調手段により復調されるよう
切り替えることを特徴とする請求項(3)のディジタル
無線通信装置。4. The switching means switches so that a received signal is demodulated by the demodulation means without passing through the equalization means when at least a signal in a slot period other than the one addressed to the own apparatus is received. The digital wireless communication device according to claim (3).
するための受信手段と、 受信信号中の信号歪みを低減するための等化手段と、 受信信号を遅延検波により復調するための復調手段と、 所定の条件に基づいて、前記等化手段によって信号歪が
低減された信号が前記復調手段により復調されるか、ま
たは前記等化手段を介することなく受信信号が前記復調
手段により復調されるよう選択的に切り替えるための切
替手段と、 前記等化手段に電源を供給するための電源供給手段と、 前記復調手段が前記等化手段によって信号歪が低減され
た信号を復調していないとき、前記電源供給手段による
前記等化手段への電源の供給を停止するよう制御するた
めの制御手段と を備えたことを特徴とするディジタル無線通信装置。5. A receiving means for receiving a propagated digital modulation signal, an equalizing means for reducing signal distortion in the received signal, and a demodulating means for demodulating the received signal by differential detection. A signal whose signal distortion has been reduced by the equalizer is demodulated by the demodulator, or a received signal is demodulated by the demodulator without passing through the equalizer based on predetermined conditions. A switching unit for selectively switching, a power supply unit for supplying power to the equalization unit, and the demodulation unit does not demodulate a signal whose signal distortion has been reduced by the equalization unit. Control means for controlling the supply of power to the equalization means by the power supply means to be stopped.
れることを特徴とする請求項(5)のディジタル無線通
信装置。6. The digital radio communication apparatus according to claim 5, wherein said equalizing means is constituted by a CMOS logic element.
り送られてくる信号であることを特徴とする請求項
(5)または(6)のいづれかのディジタル無線通信措
置。7. A digital radio communication device according to claim 5, wherein the digital modulation signal is a signal transmitted by a time division multiplex system.
のスロット期間の信号を受信しているときは、受信信号
が前記等化手段を介することなく前記復調手段により復
調されるよう切り替えることを特徴とする請求項(7)
のディジタル無線通信装置。8. The switching means, when receiving at least a signal in a slot period other than the one addressed to itself, switches so that a received signal is demodulated by the demodulation means without passing through the equalization means. Claim (7)
Digital radio communication equipment.
ジタル変調信号を受信するための受信手段と、 受信信号中の信号歪を低減するための等化手段と、 受信信号を遅延検波により復調するめの復調手段と、 前記検出手段により検出される受信電界強度に応じて、
前記等化手段により信号歪が低減された信号が復調され
るか、または前記等化手段を介することなく受信信号が
前記復調手段により復調されるよう選択的に切替制御す
るとともに、自装置宛て以外のスロット期間の信号を受
信するときは、前記等化手段を介することなく、前記復
調手段により復調されるよう設定するための制御手段と を備えたことを特徴とするディジタル無線通信装置。9. A receiving means for receiving a digital modulation signal propagated by a time division multiplex system, an equalizing means for reducing signal distortion in the received signal, and a means for demodulating the received signal by differential detection. Demodulation means, according to the received electric field strength detected by the detection means,
The signal whose signal distortion has been reduced by the equalizing means is demodulated, or the switching control is selectively performed so that the received signal is demodulated by the demodulating means without passing through the equalizing means. And control means for setting the signal to be demodulated by the demodulation means without passing through the equalization means when receiving the signal of the slot period.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2303878A JP3017793B2 (en) | 1990-11-13 | 1990-11-13 | Digital wireless communication device |
US07/786,886 US5450442A (en) | 1990-11-02 | 1991-11-01 | Digital radio telephone apparatus having an equalizer selectively employed in the apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2303878A JP3017793B2 (en) | 1990-11-13 | 1990-11-13 | Digital wireless communication device |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH04177947A JPH04177947A (en) | 1992-06-25 |
JP3017793B2 true JP3017793B2 (en) | 2000-03-13 |
Family
ID=17926363
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2303878A Expired - Fee Related JP3017793B2 (en) | 1990-11-02 | 1990-11-13 | Digital wireless communication device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3017793B2 (en) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5271229A (en) * | 1992-06-01 | 1993-12-21 | Caterpillar Inc. | Method and apparatus to improve a turbocharged engine transient response |
US5648986A (en) * | 1993-06-21 | 1997-07-15 | Kabushiki Kaisha Toshiba | Receiver in digital radio communication device with selective equalization |
JP4359162B2 (en) | 2004-02-24 | 2009-11-04 | 三洋電機株式会社 | Receiver |
-
1990
- 1990-11-13 JP JP2303878A patent/JP3017793B2/en not_active Expired - Fee Related
Non-Patent Citations (1)
Title |
---|
1990年電子情報通信学会秋季全国大会講演論文集,分冊2,p.2−281 |
Also Published As
Publication number | Publication date |
---|---|
JPH04177947A (en) | 1992-06-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5911115A (en) | Data transmission over amps networks | |
KR100633854B1 (en) | Transmission Method of Two Parallel Channels Using Code Division and Apparatus Implementing The Method | |
UA54520C2 (en) | Set of subscriber channels and a method for transmitting messages in a communication system | |
JPH01190152A (en) | Tdma radio system using bpsk synchronization for qpsk signal receiving random phase variation and multi-pass fading | |
WO2000025447A3 (en) | Diversity receiver for radio communications | |
EP1216503B1 (en) | Artificial ramping of transmit power for burst transmissions | |
JP3077635B2 (en) | High-speed wireless access device | |
US5574989A (en) | Time division multiple access cellular communication system and method employing base station diversity transmission | |
JPH06510170A (en) | Burst mode receiver control | |
WO2002031992A3 (en) | Signal strength compensation for mobile radio channels that considerably vary with time | |
WO2006006629A1 (en) | Wireless communication equipment and wireless communication method | |
US8442076B1 (en) | Precise timing control of TD-SCDMA via an asynchronous serial interface | |
US5450442A (en) | Digital radio telephone apparatus having an equalizer selectively employed in the apparatus | |
EP1489737B1 (en) | DC offset correction for very low intermediate frequency receiver | |
JPH0245856B2 (en) | ||
JP3017793B2 (en) | Digital wireless communication device | |
JP4196380B2 (en) | Wireless receiver | |
JP3865287B2 (en) | Judgment feedback type equalization method and transmitter / receiver | |
JPH0722994A (en) | Digital radio communication equipment with voice activation function | |
Uebayashi et al. | Development of TDMA cellular base station equipment | |
JPH04341017A (en) | Automatic gain control system and automatic gain control circuit | |
JP4962170B2 (en) | Radio relay apparatus and radio relay apparatus control method | |
JP3383164B2 (en) | Digital wireless telephone device | |
JPH03280727A (en) | Transmission power control system | |
JP2010081299A (en) | Communication station of mobile communication system, frequency change control method, and transceiver |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |