JP3006156B2 - 自動配線方式 - Google Patents
自動配線方式Info
- Publication number
- JP3006156B2 JP3006156B2 JP3128497A JP12849791A JP3006156B2 JP 3006156 B2 JP3006156 B2 JP 3006156B2 JP 3128497 A JP3128497 A JP 3128497A JP 12849791 A JP12849791 A JP 12849791A JP 3006156 B2 JP3006156 B2 JP 3006156B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- area
- computer
- obstacle
- automatic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Multi Processors (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、集積回路やプリント基
板における配線の設計を複数の計算機の並列処理により
行なう自動配線方式に関する。
板における配線の設計を複数の計算機の並列処理により
行なう自動配線方式に関する。
【０００２】
【従来の技術】従来の自動配線方式としては、配線領域
を格子として扱い、全ての格子を記憶領域に確保し、配
線すべき端子に相当する格子から波面伝搬に基づいて各
格子にラベル付けをし、その波面が目標とする端子にた
どりついたら、ラベルを逆にたどって経路を完成させる
「迷路法」があり、配線領域を並列計算機を構成する各
プロセッサに分担させて波面伝搬を並列に行なう方式が
よく知られている。この従来技術については、１９８６
年情報処理学会論文誌「並列ルーティングプロセッサの
試作研究」に詳述されている。
を格子として扱い、全ての格子を記憶領域に確保し、配
線すべき端子に相当する格子から波面伝搬に基づいて各
格子にラベル付けをし、その波面が目標とする端子にた
どりついたら、ラベルを逆にたどって経路を完成させる
「迷路法」があり、配線領域を並列計算機を構成する各
プロセッサに分担させて波面伝搬を並列に行なう方式が
よく知られている。この従来技術については、１９８６
年情報処理学会論文誌「並列ルーティングプロセッサの
試作研究」に詳述されている。
【０００３】
【発明が解決しようとする課題】「迷路法」を並列化し
た方式では、一組のピンペアの配線処理を並列化して高
速化することを目的としている。しかし、一組のピンペ
アの配線処理に内在する並列度はそれほど高くないの
で、並列処理による高速化の効果はそれほど得られな
い。
た方式では、一組のピンペアの配線処理を並列化して高
速化することを目的としている。しかし、一組のピンペ
アの配線処理に内在する並列度はそれほど高くないの
で、並列処理による高速化の効果はそれほど得られな
い。
【０００４】
【課題を解決するための手段】本発明に係る自動配線方
式は、集積回路やプリント基板における配線の設計を接
続網で接続された複数の計算機により並列的に処理して
行なう自動配線方式であって、各計算機は配線領域を分
割して担当し、各計算機は、自分の担当する配線領域に
含まれる障害物及び、障害物自体は隣の領域に存在する
がデザイン・ルールによってその障害物が与える影響が
自分の領域に及ぶところの障害物の属性および位置を記
憶し、それらの障害物の角からデザイン・ルールを満た
す距離だけ離れた位置にコーナー・ポイントを生成し、
そのコーナー・ポイントを基準としてその障害物を回避
するエスケープ・ラインを生成し、おおまかな配線経路
を示す概略配線経路は予め求めておき、次に、あるネッ
トの概略配線を含む領域を担当している計算機グループ
は、その概略配線領域内のエスケープ・ラインの中か
ら、端子間を接続するための経路を探索し、計算機グル
ープを構成する計算機が互いに重複しない計算機グルー
プは複数グループが同時に詳細配線を行なうことを特徴
とする。
式は、集積回路やプリント基板における配線の設計を接
続網で接続された複数の計算機により並列的に処理して
行なう自動配線方式であって、各計算機は配線領域を分
割して担当し、各計算機は、自分の担当する配線領域に
含まれる障害物及び、障害物自体は隣の領域に存在する
がデザイン・ルールによってその障害物が与える影響が
自分の領域に及ぶところの障害物の属性および位置を記
憶し、それらの障害物の角からデザイン・ルールを満た
す距離だけ離れた位置にコーナー・ポイントを生成し、
そのコーナー・ポイントを基準としてその障害物を回避
するエスケープ・ラインを生成し、おおまかな配線経路
を示す概略配線経路は予め求めておき、次に、あるネッ
トの概略配線を含む領域を担当している計算機グループ
は、その概略配線領域内のエスケープ・ラインの中か
ら、端子間を接続するための経路を探索し、計算機グル
ープを構成する計算機が互いに重複しない計算機グルー
プは複数グループが同時に詳細配線を行なうことを特徴
とする。
【０００５】
【作用】本発明では、集積回路やプリント基板の自動配
線処理の際に、配線するピンペアの配線経路が配線領域
内のどのあたりを通るべきかを示す概略配線経路を決
め、次に、概略配線経路が互いに独立したピンペアを、
各計算機の担当する配線領域に従ってそれぞれ別の計算
機グループに割り当て、各計算機グループはそれぞれ割
り当てられたピンペアの詳細配線をその概略配線経路内
で並列に行なうことにより、高い並列性が得られ、配線
処理が高速化する。また、配線領域内に存在する障害
物、端子、既配線等のデータを全プロセッサを用いて分
散配置できるため、大規模な配線対象の自動配線が可能
である。
線処理の際に、配線するピンペアの配線経路が配線領域
内のどのあたりを通るべきかを示す概略配線経路を決
め、次に、概略配線経路が互いに独立したピンペアを、
各計算機の担当する配線領域に従ってそれぞれ別の計算
機グループに割り当て、各計算機グループはそれぞれ割
り当てられたピンペアの詳細配線をその概略配線経路内
で並列に行なうことにより、高い並列性が得られ、配線
処理が高速化する。また、配線領域内に存在する障害
物、端子、既配線等のデータを全プロセッサを用いて分
散配置できるため、大規模な配線対象の自動配線が可能
である。
【０００６】
【実施例】本発明の自動配線方式について実施例を挙げ
一層詳しく説明する。図１は、複数の計算機による配線
領域の分担状況を示すもので、配線領域は２層であり、
第１層はＸ軸方向の配線、第２層はＹ軸方向の配線を行
なうための層である。並列処理を行なう計算機（ＰＥ）
をｎ台とし、それぞれをＰＥ０，ＰＥ１…ＰＥｎ−１と
する。
一層詳しく説明する。図１は、複数の計算機による配線
領域の分担状況を示すもので、配線領域は２層であり、
第１層はＸ軸方向の配線、第２層はＹ軸方向の配線を行
なうための層である。並列処理を行なう計算機（ＰＥ）
をｎ台とし、それぞれをＰＥ０，ＰＥ１…ＰＥｎ−１と
する。
【０００７】図２では、前処理の様子を示す。各計算機
は、障害物２１に関する情報に基づき、その障害物２１
の角からデザイン・ルールの許容範囲だけ離れた位置に
コーナー・ポイント２２を生成する。そして、各計算機
は、生成したコーナー・ポイント２２が障害物からデザ
イン・ルールの許容範囲以上離れた位置にあるかどうか
を調べ、それを守っていないコーナー・ポイント２２は
取り除く。次に、各計算機は、コーナー・ポイント２２
からエスケープ・ライン２３を生成する。これは、コー
ナー・ポイント２２からその層の配線方向に沿って線を
伸ばした時に最初にぶつかる障害物からデザイン・ルー
ルの許容範囲だけ離れた位置まで伸ばして生成する。
は、障害物２１に関する情報に基づき、その障害物２１
の角からデザイン・ルールの許容範囲だけ離れた位置に
コーナー・ポイント２２を生成する。そして、各計算機
は、生成したコーナー・ポイント２２が障害物からデザ
イン・ルールの許容範囲以上離れた位置にあるかどうか
を調べ、それを守っていないコーナー・ポイント２２は
取り除く。次に、各計算機は、コーナー・ポイント２２
からエスケープ・ライン２３を生成する。これは、コー
ナー・ポイント２２からその層の配線方向に沿って線を
伸ばした時に最初にぶつかる障害物からデザイン・ルー
ルの許容範囲だけ離れた位置まで伸ばして生成する。
【０００８】これらの、コーナー・ポイント２２の生
成、エスケープ・ライン２３の生成の処理は、各計算機
が自分の担当する領域に関する情報のみを用いて行なう
ことが出来るので、計算機間の通信が全く不要であり、
全ての計算機の処理が終ったところで計算機間の同期を
とる。
成、エスケープ・ライン２３の生成の処理は、各計算機
が自分の担当する領域に関する情報のみを用いて行なう
ことが出来るので、計算機間の通信が全く不要であり、
全ての計算機の処理が終ったところで計算機間の同期を
とる。
【０００９】図３は、概略配線内の配線を担当する計算
機グループを分割した様子を示す。この場合、概略経路
甲３１と概略経路乙３２とでは、計算機グループについ
て互いに重複が無いので同時に詳細配線がされる。
機グループを分割した様子を示す。この場合、概略経路
甲３１と概略経路乙３２とでは、計算機グループについ
て互いに重複が無いので同時に詳細配線がされる。
【００１０】図４は、各計算機グループ内の詳細配線に
ついて示している。予め生成されているエスケープ・ラ
イン２３を概略配線領域の外形に合わせてトリミングし
てエスケープ・ライン４４とする。次に、端子Ｓ４１と
端子Ｄ４２から探索線４３を生成する。端子の存在する
層、及びその隣（上、下）の層の同一座標の点から、そ
の層の配線方向に沿って障害物からデザイン・ルールの
許容範囲だけ離れた点まで線を伸ばして探索線４３とす
る。これらの処理はその配線領域を担当するＰＥによっ
て行なわれる。そして、端子Ｓ４１から生成された探索
線４３と交差するエスケープ・ライン４４を探し、さら
にそのエスケープ・ライン４４と交差するエスケープ・
ライン４４を探すという処理を端子Ｄ４２から生成され
た探索線と交差するまで繰り返す。そして端子Ｄ４２の
側から逆向きにエスケープ・ラインを辿ることによって
配線経路を確定する。
ついて示している。予め生成されているエスケープ・ラ
イン２３を概略配線領域の外形に合わせてトリミングし
てエスケープ・ライン４４とする。次に、端子Ｓ４１と
端子Ｄ４２から探索線４３を生成する。端子の存在する
層、及びその隣（上、下）の層の同一座標の点から、そ
の層の配線方向に沿って障害物からデザイン・ルールの
許容範囲だけ離れた点まで線を伸ばして探索線４３とす
る。これらの処理はその配線領域を担当するＰＥによっ
て行なわれる。そして、端子Ｓ４１から生成された探索
線４３と交差するエスケープ・ライン４４を探し、さら
にそのエスケープ・ライン４４と交差するエスケープ・
ライン４４を探すという処理を端子Ｄ４２から生成され
た探索線と交差するまで繰り返す。そして端子Ｄ４２の
側から逆向きにエスケープ・ラインを辿ることによって
配線経路を確定する。
【００１１】そして、複数の計算機グループの配線処理
が全て終ったら、次の配線ステップに進むということを
繰り返す。
が全て終ったら、次の配線ステップに進むということを
繰り返す。
【００１２】
【発明の効果】本発明では、集積回路やプリント基板の
自動配線処理の際に、配線するピンペアの配線経路が配
線領域内のどのあたりを通るべきかを示す概略配線経路
を決め、次に、概略配線経路が互いに独立したピンペア
をそれぞれ別の計算機グループに割り当て、各計算機グ
ループはそれぞれ割り当てられたピンペアの詳細配線を
その概略配線経路内で並列処理を行なうことにより、高
い並列性が得られ、配線処理が高速化するという効果が
ある。
自動配線処理の際に、配線するピンペアの配線経路が配
線領域内のどのあたりを通るべきかを示す概略配線経路
を決め、次に、概略配線経路が互いに独立したピンペア
をそれぞれ別の計算機グループに割り当て、各計算機グ
ループはそれぞれ割り当てられたピンペアの詳細配線を
その概略配線経路内で並列処理を行なうことにより、高
い並列性が得られ、配線処理が高速化するという効果が
ある。
【図１】複数の計算機による配線領域の分担状況を示し
た図である。
た図である。
【図２】複数の計算機による前処理の様子を示した図。
【図３】概略配線内の配線を担当する計算機グループを
分割した様子を示した図である。
分割した様子を示した図である。
【図４】各計算機グループ内の詳細配線について示した
図である。
図である。
２１ 障害物 ２２ コーナー・ポイント ２３ エスケープ・ライン ３１ 概略経路甲 ３２ 概略経路乙 ４１ 端子Ｓ ４２ 端子Ｄ ４３ 探索線 ４４ エスケープ・ライン ４５ 概略経路
Claims (1)
- 【請求項１】 集積回路やプリント基板における配線の
設計を接続網で接続された複数の計算機により並列的に
処理して行なう自動配線方式であって、各計算機は配線
領域を分割して担当し、各計算機は、自分の担当する配
線領域に含まれる障害物及び、障害物自体は隣の領域に
存在するがデザイン・ルールによってその障害物が与え
る影響が自分の領域に及ぶところの障害物の属性および
位置を記憶し、それらの障害物の角からデザイン・ルー
ルを満たす距離だけ離れた位置にコーナー・ポイントを
生成し、そのコーナー・ポイントを基準としてその障害
物を回避するエスケープ・ラインを生成し、おおまかな
配線経路を示す概略配線経路は予め求めておき、次に、
あるネットの概略配線を含む領域を担当している計算機
グループは、その概略配線領域内のエスケープ・ライン
の中から、端子間を接続するための経路を探索し、計算
機グループを構成する計算機が互いに重複しない計算機
グループは複数グループが同時に詳細配線を行なうこと
を特徴とする自動配線方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3128497A JP3006156B2 (ja) | 1991-04-30 | 1991-04-30 | 自動配線方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3128497A JP3006156B2 (ja) | 1991-04-30 | 1991-04-30 | 自動配線方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04329475A JPH04329475A (ja) | 1992-11-18 |
| JP3006156B2 true JP3006156B2 (ja) | 2000-02-07 |
Family
ID=14986208
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3128497A Expired - Lifetime JP3006156B2 (ja) | 1991-04-30 | 1991-04-30 | 自動配線方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3006156B2 (ja) |
-
1991
- 1991-04-30 JP JP3128497A patent/JP3006156B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04329475A (ja) | 1992-11-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Stout | Meshes with multiple buses | |
| JPS63225869A (ja) | 配線経路探索方式 | |
| US20030121018A1 (en) | Subgrid detailed routing | |
| Zheng et al. | Finding obstacle-avoiding shortest paths using implicit connection graphs | |
| JP3006156B2 (ja) | 自動配線方式 | |
| US9830416B2 (en) | Method for analog circuit placement | |
| JP3006244B2 (ja) | 自動配線方式 | |
| JP2652968B2 (ja) | 自動配線方式 | |
| JP2536189B2 (ja) | 自動配線方法 | |
| Bokka et al. | Constant-time convexity problems on reconfigurable meshes | |
| Nakano et al. | An optimal algorithm for the angle-restricted all nearest neighbor problem on the reconfigurable mesh, with applications | |
| Bokka et al. | Constant-time algorithms for constrained triangulations on reconfigurable meshes | |
| JP2646818B2 (ja) | 自動配線方式 | |
| JP2536640B2 (ja) | 配線処理方式 | |
| Wong et al. | Detailed Routing | |
| JP2914025B2 (ja) | Ｌｓｉの自動配置配線処理方法 | |
| JPS62115574A (ja) | 並列配線方式 | |
| JPH077424B2 (ja) | 自動配線方法 | |
| JP2721712B2 (ja) | 自動配線方法 | |
| CN113255283A (zh) | 快速拆除闭合环路和冗余节点的全局布线方法 | |
| JPH04315264A (ja) | 自動配線方式 | |
| gurable Meshes | email: olariu@ cs. odu. edu | |
| JPH0652532B2 (ja) | Ｃａｄによる回路基板の配線経路探索方法 | |
| JPH07202000A (ja) | 並列処理によるｌｓｉ配線方式 | |
| JPS6315367A (ja) | 配線経路探索方法と装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19991026 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071126 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081126 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081126 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091126 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091126 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101126 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111126 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111126 Year of fee payment: 12 |