JP2998314B2 - Absolute scale device - Google Patents

Absolute scale device

Info

Publication number
JP2998314B2
JP2998314B2 JP18615391A JP18615391A JP2998314B2 JP 2998314 B2 JP2998314 B2 JP 2998314B2 JP 18615391 A JP18615391 A JP 18615391A JP 18615391 A JP18615391 A JP 18615391A JP 2998314 B2 JP2998314 B2 JP 2998314B2
Authority
JP
Japan
Prior art keywords
signal
phase modulation
scale
phase
counter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP18615391A
Other languages
Japanese (ja)
Other versions
JPH0526684A (en
Inventor
潤一 佐野
Original Assignee
ソニー・プレシジョン・テクノロジー株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ソニー・プレシジョン・テクノロジー株式会社 filed Critical ソニー・プレシジョン・テクノロジー株式会社
Priority to JP18615391A priority Critical patent/JP2998314B2/en
Publication of JPH0526684A publication Critical patent/JPH0526684A/en
Application granted granted Critical
Publication of JP2998314B2 publication Critical patent/JP2998314B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Transmission And Conversion Of Sensor Element Output (AREA)
  • Length Measuring Devices With Unspecified Measuring Means (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、例えば工作機械等に使
用されて好適なアブソリュートスケール装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an absolute scale device suitable for use in, for example, a machine tool.

【0002】[0002]

【従来の技術】工作機械等においては、被加工物に対す
る工具の送り量を検出するためのインクリメンタル(in
cremental)方式のスケール装置が使用されている。かか
るスケール装置は、被加工物と工具の一方に周期的パタ
ーンの目盛が形成されたスケールを配置し、他方にその
目盛を読み取り電気信号を発生する検出装置を配置し、
かかる電気信号をパルス化して計数することにより被加
工物と工具間の相対的変化量を測定するように構成され
ている。
2. Description of the Related Art In a machine tool or the like, an incremental (in) for detecting a feed amount of a tool to a workpiece is detected.
A cremental type scale device is used. Such a scale device arranges a scale on which a scale of a periodic pattern is formed on one of a workpiece and a tool, and arranges a detection device that reads the scale and generates an electric signal on the other,
The electrical signal is pulsed and counted to measure the relative change between the workpiece and the tool.

【0003】更に、かかるスケール装置において、座標
系の原点設定作業(イニシャライズ)を能率化するため
に、原点からの絶対位置を別個に検出するように構成さ
れたアブソリュート方式のスケール装置が各種提案され
ている。
Further, in order to streamline the operation of setting the origin of the coordinate system (initialization), there have been proposed various absolute type scale devices which are configured to separately detect the absolute position from the origin. ing.

【0004】図4は、本願出願人の出願に斯る特公昭50
−23618 号公報に開示された従来技術による磁気式のア
ブソリュート方式のスケール装置を示す。このスケール
装置は、二本の磁気目盛12a,12bを含むスケール
10と、各磁気目盛に隣接して配置された磁束応答型の
磁気ヘッド14a,14bとを有し、第1の磁気目盛1
2aにはピッチλa の周期パターンが形成され、第2の
磁気目盛12bにはピッチλb (λb >λa )の周期パ
ターンが形成されている。
[0004] FIG. 4 is a schematic diagram of Japanese Patent Publication No.
1 shows a magnetic absolute type scale apparatus according to the prior art disclosed in Japanese Patent Publication No. 23618. This scale device has a scale 10 including two magnetic scales 12a and 12b, and magnetic flux responsive magnetic heads 14a and 14b arranged adjacent to the respective magnetic scales.
Periodic pattern of a pitch lambda a is formed in 2a, a periodic pattern of a pitch λ b (λ b> λ a ) is formed on the second magnetic scale 12b.

【0005】スケール装置は、更に、第1の磁気ヘッド
14aに励磁信号を供給する第1の励磁増幅回路22
と、第1の磁気ヘッド14aから供給された位相検出信
号を受け入れて第1の位相変調信号PMa を発生する第
1のヘッド増幅回路24と、第1のヘッド増幅回路24
から供給された第1の位相変調信号PMa を波形整形し
て矩形波の位相変調信号Sa を形成する第1の波形整形
回路26とを有し、又、第2の磁気ヘッド14bに励磁
信号を供給する第2の励磁増幅回路16と、第2の磁気
ヘッド14bから供給された位相検出信号を受け入れて
第2の位相変調信号PMb を発生する第2のヘッド増幅
回路18と、第1のヘッド増幅回路から供給された第2
の位相変調信号PMb を波形整形して矩形波の位相変調
信号Sb を形成する第2の波形整形回路20とを有す
る。
The scale device further includes a first excitation amplifier circuit 22 for supplying an excitation signal to the first magnetic head 14a.
A first head amplifier circuit 24 that receives a phase detection signal supplied from the first magnetic head 14a and generates a first phase modulation signal PMa; and a first head amplifier circuit 24.
And a first waveform shaping circuit 26 for shaping the waveform of the first phase modulation signal PMa supplied from the second magnetic head 14b to form a rectangular phase modulation signal Sa. a second excitation amplifier circuit 16 supplies a signal, and the second head amplifier circuit 18 for generating a second phase-modulated signal PM b receives the phase detection signal supplied from the second magnetic head 14b, a The second supplied from the first head amplifier circuit
And a second waveform shaping circuit 20 to form a phase-modulated signal S b of the rectangular wave of the phase modulation signal PM b and waveform shaping.

【0006】励磁増幅回路16,22には、発振器28
から供給されたクロック信号を分周して周波数f/2の
基準信号を発生する分周器30が接続されている。
The excitation amplification circuits 16 and 22 include an oscillator 28
A frequency divider 30 is connected to divide the clock signal supplied from the frequency divider to generate a reference signal having a frequency f / 2.

【0007】第1の磁気目盛12aに関係して配置され
た第1の磁気ヘッド14a、第1の励磁増幅回路22、
第1のヘッド増幅回路24及び第1の波形整形回路26
と、第2の磁気目盛12bに関係して配置された第2の
磁気ヘッド14b、第2の励磁増幅回路16、第2のヘ
ッド増幅回路18、及び第2の波形整形回路20とは、
同様の型式のものであり、以下第1の磁気目盛12a及
び第1の磁気ヘッド14a等について説明する。
[0007] A first magnetic head 14a, a first excitation amplifier circuit 22, and a first excitation amplifier circuit 22, which are arranged in relation to the first magnetic scale 12a,
First head amplifier circuit 24 and first waveform shaping circuit 26
And a second magnetic head 14b, a second excitation amplification circuit 16, a second head amplification circuit 18, and a second waveform shaping circuit 20 arranged in relation to the second magnetic scale 12b.
The first magnetic scale 12a, the first magnetic head 14a, and the like will be described below.

【0008】磁気ヘッド14aは、互に(n+1/4)
λa だけ隔置された一対のヘッド部を含んでおり、かか
るヘッド部の各々に対して励磁増幅回路22から次の式
により表わされる励磁信号が供給される。
The magnetic heads 14a mutually (n + /)
lambda a only includes a spaced pair of head portions, the excitation signals represented by the excitation amplifier circuit 22 for each such head portion by the following equation is supplied.

【0009】[0009]

【数1】 (Equation 1)

【0010】ここに、Aは定数、f/2は励磁周波数で
ある。ヘッド部の各々からは次の数2の式により表わさ
れる位相検出信号が発生される。
Here, A is a constant, and f / 2 is the excitation frequency. Each of the heads generates a phase detection signal represented by the following equation (2).

【0011】[0011]

【数2】 (Equation 2)

【0012】位相検出信号は第1のヘッド増幅回路24
にて合成されて、次の数3の式により表わされる第1の
位相変調信号PMa が生成される。
The phase detection signal is supplied to a first head amplifier circuit 24.
To generate a first phase modulation signal PMa represented by the following equation (3).

【0013】[0013]

【数3】 (Equation 3)

【数4】 (Equation 4)

【0014】数4の式より明らかなように、位相変調信
号の位相変調量θaは磁気目盛12aの第1のピッチλ
a と磁気目盛12aに対する変位量xの関数である。第
1のピッチλa は既知だから位相変調量θa を測定する
ことにより変位量xを求めることができる。
[0014] As apparent from the number 4 of the formula, the first pitch of the phase modulation amount theta a phase modulation signal magnetic graduations 12a lambda
a is a function of the displacement x with respect to the magnetic scale 12a. The first pitch lambda a because the known can be obtained displacement x by measuring the phase modulation amount theta a.

【0015】位相変調量θa と変位量xの関係を示す数
4の式は、図5Cに示されている。位相変調量θa は、
第1のピッチλa を周期とする周期関数であり、例え
ば、位相変調量がθa =πのとき、変位量はx=X0
1 ,X2 ,X3 ,‥‥となり、xの値を判別すること
はできないが、磁気目盛12aの所定の1ピッチλa
範囲内では位相変調量θa は0〜2πであるため、変
量xを一義的に求めることができる。
Equation 4 showing the relationship between the amount of phase modulation θ a and the amount of displacement x is shown in FIG. 5C . The amount of phase modulation θ a is
A periodic function having a period of the first pitch lambda a, for example, when the phase modulation amount of theta a = [pi, the amount of displacement x = X 0,
X 1, X 2, X 3 , ‥‥ next, it is not possible to determine the value of x, for within a predetermined range of one pitch lambda a magnetic graduation 12a is phase modulation amount theta a is 0~2π , it can be determined Displacement <br/> amount x uniquely.

【0016】同様に第2のヘッド増幅回路18では、第
2の位相変調信号PMb が生成される。
[0016] Similarly in the second head amplifier circuit 18, the second phase modulation signal PM b is generated.

【0017】[0017]

【数5】 (Equation 5)

【数6】 (Equation 6)

【0018】数6の式のグラフは図5Bに示されてい
る。数3の式により表わされる第1の位相変調信号PM
a は第1の波形整形回路26により波形整形されて矩形
波の位相変調信号Sa が生成され、数5の式により表わ
される第2の位相変調信号PMb は第2の波形整形回路
20により波形整形されて矩形波の位相変調信号Sb
生成される。
A graph of the equation (6) is shown in FIG. 5B . The first phase modulation signal PM represented by the equation (3)
a is being waveform-shaped phase modulation signal S a rectangular wave generated by the first waveform shaping circuit 26, the second phase modulation signal PM b represented by the numerical formula 5 by a second waveform shaping circuit 20 phase modulation signal S b of the rectangular wave is generated to waveform shaping.

【0019】かかる二つの波形整形された位相変調信号
a ,Sb は第1のカウンタ制御回路に供給されて位相
変調量θa ,θb が比較され、位相差θa-b が求められ
る。位相差θa-b は次の数7の式により求められる。
These two waveform-shaped phase modulation signals S a and S b are supplied to a first counter control circuit, where the phase modulation amounts θ a and θ b are compared to obtain a phase difference θ ab . The phase difference θ ab is obtained by the following equation (7).

【0020】[0020]

【数7】 (Equation 7)

【0021】ここで、二つの磁気目盛のピッチλa とλ
b の比を適当な値に設定する。例えば、
Here, the pitches λ a and λ of the two magnetic graduations
Set the ratio of b to an appropriate value. For example,

【0022】[0022]

【数8】 (Equation 8)

【0023】とする。ここでnは任意の数であってよい
が、好ましくは整数である。数8の式を数7の式に代入
して、次の式を得る。
It is assumed that Here, n may be an arbitrary number, but is preferably an integer. The following equation is obtained by substituting equation (8) into equation (7).

【0024】[0024]

【数9】 (Equation 9)

【数10】 (Equation 10)

【0025】ここにλc は合成ピッチ長さである。位相
差θa-b と変位量xの関係を示す数9の式のグラフは図
5Dに示されている。
Here, λ c is the synthetic pitch length. FIG. 5D is a graph of Expression 9 showing the relationship between the phase difference θ ab and the displacement x.

【0026】次に図5A〜5Dを参照して、変化量xを
求める手順の概略を説明する。図5に於いて、磁気目盛
の左端を原点とし、磁気ヘッド14とスケール10との
間の相対的変位量をxとする。ここで簡略化するため
に、二つの磁気目盛12a,12bの左端は一致するも
のと仮定する。二つの磁気ヘッド14a,14bを含む
検出ヘッドがスケール上を移動して、位置Pに達したと
仮定する。
Next, an outline of a procedure for obtaining the variation x will be described with reference to FIGS. 5A to 5D. In FIG. 5, the left end of the magnetic scale is defined as the origin, and the relative displacement between the magnetic head 14 and the scale 10 is defined as x. For the sake of simplicity, it is assumed that the left ends of the two magnetic graduations 12a and 12b coincide. It is assumed that the detection head including the two magnetic heads 14a and 14b moves on the scale and reaches the position P.

【0027】位置Pが存在する第1のピッチλa 内に於
いて、位置Pの絶対変位量をx1 とし、合成ピッチλc
内に於いて、位置Pが存在する第1のピッチλa の絶対
変位量をx2 とすると、位置Pの原点からの絶対変位量
xは、次の数11の式により求められる。
In the first pitch λ a where the position P exists, the absolute displacement amount of the position P is x 1 , and the composite pitch λ c
In inside and the absolute amount of displacement of the first pitch lambda a present position P and x 2, the absolute amount of displacement x from the origin position P is determined by the formula for a number of 11.

【0028】[0028]

【数11】 [Equation 11]

【0029】図5Dには、位置Pが原点から数えて最初
の合成ピッチλc 内に存在することが示されているが、
位置Pが原点から数えてq番目(q=0,1,2,3,
‥‥)の合成ピッチλc 内に存在する場合には、数11
の式に於いて右辺にqλc を加えることにより位置Pの
変位量xが求められる。
FIG. 5D shows that the position P exists within the first synthetic pitch λ c counted from the origin,
The position P is the q-th counting from the origin (q = 0, 1, 2, 3,
存在) when it is within the synthetic pitch λ c ,
Displacement x of the position P by adding q? C on the right-hand side is determined at the expression.

【0030】数11の式より明らかなように、位置Pの
原点からの絶対変化量xは、第1のピッチλa 内での絶
対変化量x1 と合成ピッチλc 内での絶対変位量x2
を求めることにより測定される。従って、変位量x1
分解能を小さくすることによって変位量xの測定値の精
度を上げることができるが、変位量x2 の分解能は、そ
の内に第1のピッチλa が何個含まれるかを判定するの
に充分な値であればよい。
[0030] As apparent from Equation 11 wherein the absolute change amount x from the origin position P, the absolute amount of displacement of the absolute change amounts x 1 and the synthetic pitch lambda c in the first pitch lambda a It is determined by obtaining the x 2. Therefore, it is possible to increase the accuracy of measurements of the displacement x by reducing the resolution of the displacement x 1, the resolution of the displacement x 2, the first pitch lambda a is included any number within the It is sufficient that the value is sufficient to determine

【0031】図6には、図4に示されている従来技術に
よる第2のカウンタ制御回路42の一例が示されてい
る。第1のカウンタ制御回路40と第2のカウンタ制御
回路42は同様の構成のものであってよい。
FIG. 6 shows an example of the second counter control circuit 42 according to the prior art shown in FIG. The first counter control circuit 40 and the second counter control circuit 42 may have the same configuration.

【0032】カウンタ制御回路42は、分周器30から
の基準信号を受け入れる入力端子60と、第1の波形整
形回路26からの位相変調信号Sa を受け入れる入力端
子62と、発振器28からのクロック信号を受け入れる
入力端子64と、第2のカウンタ46にイネブル信号を
送出する出力端子70と、第2のカウンタ46にラッチ
信号を送出する出力端子72と、第2のカウンタにカウ
ンタクリア信号を送出する出力端子74とを有する。
The counter control circuit 42 includes an input terminal 60 for receiving a reference signal from the frequency divider 30, an input terminal 62 for receiving a phase-modulated signal S a from the first waveform shaping circuit 26, the clock from the oscillator 28 An input terminal 64 for receiving a signal, an output terminal 70 for sending an enable signal to the second counter 46, an output terminal 72 for sending a latch signal to the second counter 46, and sending a counter clear signal to the second counter 46 And an output terminal 74.

【0033】更に、カウンタ制御回路はD型フリップフ
ロップ回路とJ−K型フリップフロップ回路66を含ん
でいる。J−K型フリップフロップ回路はJ入力端子及
びK入力端子とQ出力端子とを有し、Q出力端子はJ入
力端子からの入力信号によってハイレベルとなりK入力
端子からの入力信号によってローレベルとなる出力信号
を送出する。
Further, the counter control circuit includes a D flip-flop circuit and a JK flip-flop circuit 66. The JK flip-flop circuit has a J input terminal, a K input terminal, and a Q output terminal. The Q output terminal becomes high level by an input signal from the J input terminal, and becomes low level by an input signal from the K input terminal. Output signal.

【0034】図7は、第2のカウンタ制御回路42、第
2のカウンタ46及び第2のラッチ回路50の動作を示
すタイミング図であり、この図によって各回路の動作を
説明する。図7Aは、発振器28により供給されるクロ
ック信号の波形を示す。図7Bは、分周器30により供
給される基準信号の波形を示す。この基準信号はクロッ
ク信号を分周して生成された周波数f/2の矩形波であ
る。
FIG. 7 is a timing chart showing the operation of the second counter control circuit 42, the second counter 46, and the second latch circuit 50. The operation of each circuit will be described with reference to FIG. FIG. 7A shows a waveform of the clock signal supplied by the oscillator 28. FIG. 7B shows a waveform of the reference signal supplied by the frequency divider 30. This reference signal is a rectangular wave of frequency f / 2 generated by dividing the frequency of the clock signal.

【0035】図7Cは、J−K型フリップフロップ回路
66のJ入力端子に入力されるパルス信号の波形を示し
ており、かかるパルス信号は図7Bに示された基準信号
の立ち下り毎に1パルス生成される。図7Dは波形整形
回路26から供給された位相変調信号Sa の波形を示
す。
FIG. 7C shows a waveform of a pulse signal input to the J input terminal of the JK flip-flop circuit 66. The pulse signal is output once every fall of the reference signal shown in FIG. 7B. A pulse is generated. Figure 7D shows the waveform of the supplied phase-modulated signal S a from the waveform shaping circuit 26.

【0036】図7Eは、J−K型フリップフロップ回路
66のK入力端子に入力される入力信号の波形を示して
おり、かかる入力信号は図7Dに示されている位相変調
信号Sa の立ち下り毎に1パルス生成される。
[0036] Figure 7E, standing of J-K type is input to the K input terminal of flip-flop circuit 66 shows a waveform of an input signal, such input signal is phase-modulated signal S a shown in FIG. 7D One pulse is generated for each downlink.

【0037】図7Fは、J−K型フリップフロップ回路
66のQ端子より出力される出力信号の波形を示してお
り、かかるQ出力端子からの出力信号は、上述のよう
に、J入力端子にパルス信号が入力されるとハイレベル
となりK入力端子にパルス信号が入力されるとローレベ
ルとなる。このQ出力端子からの出力信号はイネブル信
号としてカウンタ46に入力される。イネブル信号がハ
イレベルとなっている間カウンタ46では発振器28か
らのクロック信号が計数される。
FIG. 7F shows the waveform of the output signal output from the Q terminal of the JK flip-flop circuit 66. The output signal from the Q output terminal is connected to the J input terminal as described above. When a pulse signal is input, it becomes high level and when a pulse signal is input to the K input terminal, it becomes low level. The output signal from the Q output terminal is input to the counter 46 as an enable signal. While the enable signal is at the high level, the counter 46 counts the clock signal from the oscillator 28.

【0038】図7Gと図7Hはカウンタ46に供給され
るラッチ信号及びカウンタクリア信号の各波形を示して
おり、図7Fに示されているイネブル信号の立ち下り毎
に1パルス発生される。
FIGS. 7G and 7H show the waveforms of the latch signal and the counter clear signal supplied to the counter 46. One pulse is generated each time the enable signal shown in FIG. 7F falls.

【0039】カウンタ46にラッチ信号が供給されると
カウンタの計数値がラッチ回路50にラッチされ、カウ
ンタクリア信号が供給されるとカウンタの計数値がクリ
アされる。図7Iはカウンタ46の計数値を示し、図7
Jはラッチ回路にラッチされたカウンタの計数値を示
す。
When the latch signal is supplied to the counter 46, the count value of the counter is latched by the latch circuit 50, and when the counter clear signal is supplied, the count value of the counter is cleared. FIG. 7I shows the count value of the counter 46, and FIG.
J indicates the count value of the counter latched by the latch circuit.

【0040】上述のように、カウンタ制御回路42から
カウンタ46へ図7Fに示されるイネブル信号が供給さ
れ、かかるイネブル信号がハイレベルにある間、カウン
タ46は発振器28から供給されるクロック信号を計数
する。一方、イネブル信号は基準信号の立ち下りでハイ
レベルとなり位相変調信号Sa の立ち下りでローレベル
となるため、イネブル信号がハイレベルにある時間即ち
パルス幅は、基準信号と位相変調信号Sa の位相差即ち
位相変調信号Sa の位相変調量θa に対応している。
As described above, the enable signal shown in FIG. 7F is supplied from the counter control circuit 42 to the counter 46, and the counter 46 counts the clock signal supplied from the oscillator 28 while the enable signal is at the high level. I do. Meanwhile, since Ineburu signal which becomes a low level at the falling edge of the phase modulation signal S a to the high level at the falling edge of the reference signal, time or pulse width Ineburu signal is at the high level, the reference signal and the phase-modulated signal S a corresponds to the phase modulation amount theta a phase difference or phase modulation signal S a of.

【0041】従って位相変調量θa に対応した時間だけ
カウンタ46はクロック信号を計数する。こうしてカウ
ンタ46によるクロック信号の計数値より位相変調量θ
a が求められ、更に数4の式により変位量xが求められ
る。
[0041] Thus only the counter 46 time corresponding to the phase modulation amount theta a counts the clock signal. Thus, the phase modulation amount θ is obtained from the count value of the clock signal by the counter 46.
a is calculated, and the displacement x is calculated by the equation (4).

【0042】カウンタ46では、カウンタクリア信号が
供給されるまでは、図5に示されている位置Pの変位量
1 に対応するクロック信号の計数値が計数され、ラッ
チ信号が供給されるとかかる計数値の現在値がラッチ回
路にラッチされる。以上、第2のカウンタ制御回路4
2、第2のカウンタ及び第2のラッチ回路50について
説明したが、第1のカウンタ制御回路40、第1のカウ
ンタ及び第1のラッチ回路48も同様の動作を行う。
[0042] In the counter 46, until the counter clear signal is supplied, the count value of the clock signal corresponding to the displacement amount x 1 position P shown in Figure 5 is counted, the latch signal is supplied The current value of the count value is latched by the latch circuit. As described above, the second counter control circuit 4
2, the second counter and the second latch circuit 50 have been described, but the first counter control circuit 40, the first counter and the first latch circuit 48 perform the same operation.

【0043】即ち、第1のカウンタ44では、合成ピッ
チλc に対する変化量x2 に対応するクロック信号の計
数値が計数され、ラッチ信号によって該計数値の現在値
が第1のラッチ回路にラッチされる。
[0043] That is, the first counter 44 is counted count value of the corresponding clock signal to the amount of change x 2 to the synthetic pitch lambda c is the current value is latched in the first latch circuit of the regimen numeric by a latch signal Is done.

【0044】図8は、従来技術の例に示されたカウンタ
制御回路の動作の詳細を示すタイミング図である。図8
Aは、分周器30より供給される周波数f/2の基準信
号の波形を示し、図7Bに対応する図である。
FIG. 8 is a timing chart showing details of the operation of the counter control circuit shown in the prior art example. FIG.
A shows the waveform of the reference signal of frequency f / 2 supplied from the frequency divider 30, and is a diagram corresponding to FIG. 7B.

【0045】図8Bは、J−K型フリップフロップ回路
66のJ入力端子に入力されるパルスの波形を示し、図
7Cに対応する図である。図8Cは、波形整形された位
相変調信号Sa の波形を示し、図7Dに対応する図であ
る。図8Dは、J−K型フリップフロップ回路66のK
入力端子に入力されるパルスの波形を示し、図7Eに対
応する図である。
FIG. 8B shows a waveform of a pulse input to the J input terminal of the JK flip-flop circuit 66, and is a diagram corresponding to FIG. 7C. FIG. 8C shows the waveform of the phase-modulated signal Sa whose waveform has been shaped, and is a diagram corresponding to FIG. 7D. FIG. 8D illustrates the K-type flip-flop circuit 66 with the K signal.
FIG. 7B is a diagram illustrating a waveform of a pulse input to the input terminal and corresponding to FIG. 7E.

【0046】図8Eは、カウンタ46に供給されるイネ
ブル信号の波形を示し、図7Fに対応する図である。図
8Bに示されるJ入力端子へ入力されるパルス信号は図
8Aに示される基準信号の立ち下りにより生成され、図
8Dに示されるK入力端子へ入力されるパルス信号は図
8Cに示される位相変調信号Sa の立ち下りにより生成
される。
FIG. 8E shows a waveform of the enable signal supplied to the counter 46, and corresponds to FIG. 7F. The pulse signal input to the J input terminal shown in FIG. 8B is generated by the fall of the reference signal shown in FIG. 8A, and the pulse signal input to the K input terminal shown in FIG. 8D has the phase shown in FIG. 8C. generated by the falling edge of the modulation signal S a.

【0047】図8Eに示されるイネブル信号は、J入力
端子の入力パルス信号によりハイレベルにされK入力端
子のパルス信号によりローレベルにされるため、図8D
に示されるK入力端子の入力パルス信号は2回に1回の
割合でしか利用されていないことになる。即ち位相変調
信号Sa の立ち下りのうち2回に1回の割合でしかイネ
ブル信号が発生していないことになる。
The enable signal shown in FIG. 8E is made high by an input pulse signal at the J input terminal and made low by a pulse signal at the K input terminal.
Is used only once in two times. That Ineburu signal will not have occurred only once every two out of the falling of the phase modulation signal S a.

【0048】更に、図8Bに示されているJ入力端子へ
の入力信号とK入力端子への入力信号が一致する場合が
生ずる。かかる場合には、図8Eに示されるイネブル信
号の立ち下りが起きず、従ってラッチ信号及びカウンタ
クリア信号が発生せず、カウンタの計数値がラッチされ
ない。
Further, a case may occur in which the input signal to the J input terminal shown in FIG. 8B matches the input signal to the K input terminal. In such a case, the falling of the enable signal shown in FIG. 8E does not occur, so that the latch signal and the counter clear signal are not generated, and the count value of the counter is not latched.

【0049】[0049]

【発明が解決しようとする課題】従来のアブソリュート
スケール装置では、2つのカウンタ制御回路及び2つの
カウンタを備え、回路構成が複雑である欠点があった。
また、従来のアブソリュートスケール装置では、位相変
調信号の2周期に1回の割合でしかカウンタの計数値が
ラッチされないため、効率的に変位量を測定することが
できなかった。
The conventional absolute scale apparatus has two counter control circuits and two counters, and has a drawback that the circuit configuration is complicated.
Further, in the conventional absolute scale device, since the count value of the counter is latched only once in two cycles of the phase modulation signal, the displacement amount cannot be measured efficiently.

【課題を解決するための手段】本発明によると、第1の
ピッチにて周期的パターンが形成された第1の目盛と第
1のピッチと異なる第2のピッチにて周期的パターンが
形成された第2の目盛とを有するスケールと、第1の目
盛に対して相対的に変位させることができ第1の励磁信
号に応答して検出信号を発生する第1の検出ヘッドと、
第2の目盛に対して相対的に変位されることができ第2
の励磁信号に応答して検出信号を発生する第2の検出ヘ
ッドと、第1の検出ヘッドにより発生された検出信号に
応答し第1の目盛に対する相対変位位置を示す第1の位
相変調信号を発生する第1の位相検出手段と、第2の検
出ヘッドにより発生された検出信号に応答し第2の目盛
に対する相対変位位置を示す第2の移送変調信号を発生
する第2の位相検出手段とを有し、第1の位相変調信号
と第2の位相変調信号とに基づいてスケールに対する相
対変位位置を求めるように構成されたアブソリュートス
ケール装置に於いて、第1の位相検出手段により発生さ
れた第1の位相変調信号を第2の検出ヘッドの第2の励
磁信号とするように構成されている。
According to the present invention, a first scale having a periodic pattern formed at a first pitch and a periodic pattern formed at a second pitch different from the first pitch are formed. A first detection head that can be displaced relative to the first scale and generates a detection signal in response to the first excitation signal;
The second scale can be displaced relative to the second scale.
A second detection head for generating a detection signal in response to the excitation signal of the first detection head; and a first phase modulation signal indicating a relative displacement position with respect to the first scale in response to the detection signal generated by the first detection head. First phase detecting means for generating, and second phase detecting means for generating, in response to a detection signal generated by the second detection head, a second transfer modulation signal indicating a relative displacement position with respect to the second scale. And an absolute scale device configured to determine a relative displacement position with respect to the scale based on the first phase modulation signal and the second phase modulation signal, wherein the absolute scale device is generated by the first phase detection means. The first phase modulation signal is configured to be a second excitation signal of the second detection head.

【0050】[0050]

【作用】第1の位相変調信号は、数3の式によって表さ
れるように、第1の目盛の第1のピッチ内の位置信号θ
a =2πx/λa を含む。本発明によれば、第1の位相
変調信号を第2の検出ヘッドの励磁信号とするため、第
2の位相検出手段によって発生された第2の位相変調信
号は、後述の数12の式によって表されるように、第1
の目盛の第1のピッチ内の位置信号θa =2πx/λa
と第2の目盛の第2のピッチ内の位置信号θb =2πx
/λb の差を含む。従って、本発明によれば、従来のア
ブソリュートスケール装置のように、第1の目盛の第1
のピッチ内の位置信号θa =2πx/λa を含む第1の
位相変調信号と第2の目盛の第2のピッチ内の位置信号
θb =2πx/λb を含む第2の位相変調信号を別個に
求め、両者をカウンタ制御回路等によって比較する場合
に比べて、回路構成が簡単となる利点がある。例えば、
図1に示す如く、第1のヘッド増幅回路24より生成さ
れた位相変調信号PMa が第1の波形整形回路26にて
波形整形され、かかる波形整形された位相変調信号Sa
が、第2の磁気ヘッド14bに励磁信号を供給する第2
の励磁増幅回路16へ基準信号として入力される。
The first phase modulation signal is a position signal θ within the first pitch of the first scale as represented by the equation (3).
including a = 2πx / λ a. According to the present invention, in order to use the first phase modulation signal as the excitation signal for the second detection head, the second phase modulation signal generated by the second phase detection means is expressed by the following equation (12). As represented, the first
Position signal within a first pitch of the graduation of θ a = 2πx / λ a
And the position signal θ b = 2πx within the second pitch of the second scale
/ Including the difference of λ b. Therefore, according to the present invention, the first scale has the first scale, like the conventional absolute scale device.
A first phase modulation signal including the position signal θ a = 2πx / λ a within the pitch of the second pitch and a second phase modulation signal including the position signal θ b = 2πx / λ b within the second pitch of the second scale Are separately obtained, and there is an advantage that the circuit configuration is simplified as compared with a case where the two are compared by a counter control circuit or the like. For example,
As shown in FIG. 1, the phase-modulated signal PM a generated from the first head amplifier circuit 24 is waveform-shaped by the first waveform shaping circuit 26, such waveform shaping phase modulated signal S a
Is a second magnetic head for supplying an excitation signal to the second magnetic head 14b.
As the reference signal.

【0051】第2のヘッド増幅回路18では、第1のピ
ッチλa と第2のピッチλb のいずれよりも長い合成ピ
ッチλc とに基づいて位相変調された位相変調信号PM
a-b が得られる。かかる位相変調信号PMa-b は、第2
の波形整形回路20にて矩形波に波形整形され、こうし
て波形整形された位相変調信号Sa-b が生成される。こ
れらの位相変調信号Sa ,Sa-b は、各々、第1のピッ
チλa 内での変位量x 1 を示す位相変調量θa と合成ピ
ッチλc 内での変位量x2 を示す位相変調量θ a-b とを
含む。従って、位相変調信号Sa ,Sa-b の各位相変調
量θa ,θa-b を、第1のラッチと第2のラッチにてラ
ッチし、これより変位量x1 ,x2 が求められる。スケ
ールに対する検出ヘッドの相対変位量xは、これらの変
位量x1 ,x2 より絶対変位量として求められる。
In the second head amplifier circuit 18, the first peak
Switch λaAnd the second pitch λbLonger than any of the
Switch λcPhase-modulated signal PM phase-modulated based on
abIs obtained. Such a phase modulation signal PMabIs the second
Is shaped into a rectangular wave by the waveform shaping circuit 20 of FIG.
-Modulated phase-modulated signal SabIs generated. This
These phase modulation signals Sa, SabAre each the first pick
ΛaDisplacement x within 1Phase modulation amount θaAnd synthetic
Switch λcDisplacement x withinTwoPhase modulation amount θ abAnd
Including. Therefore, the phase modulation signal Sa, SabEach phase modulation
Quantity θa, ΘabWith the first latch and the second latch.
And the displacement x1, XTwoIs required. Scale
The relative displacement x of the detection head with respect to the
Order x1, XTwoIt is obtained as an absolute displacement amount.

【0052】[0052]

【実施例】図1は、本発明によるアブリソリュートスケ
ール装置の実施例を示すブロック図である。図4に示さ
れた従来技術によるアブソリュートスケール装置の構成
要素と同様のものは同一の参照符号を付して詳細な説明
は省略する。
FIG. 1 is a block diagram showing an embodiment of an abrisolute scale apparatus according to the present invention. The same components as those of the absolute scale device according to the prior art shown in FIG. 4 are denoted by the same reference numerals, and detailed description thereof will be omitted.

【0053】本発明によるアブソリュートスケール装置
によると、第1のヘッド増幅回路24によって数3の式
により表わされる位相変調信号PMa が生成され、かか
る位相変調信号PMa に基づいて第1の波形整形回路2
6によって矩形波に波形整形された位相変調信号Sa
生成される。
[0053] According to absolute scale device according to the present invention, the phase-modulated signal PM a represented by the formula of the first number by the head amplifier circuit 24 3 is generated, the first waveform shaping on the basis of the phase modulation signal PM a Circuit 2
6 generates a phase modulated signal Sa whose waveform is shaped into a rectangular wave.

【0054】かかる位相変調信号Sa は、第2の磁気ヘ
ッド14bへ励磁信号を供給する第2の励磁増幅回路へ
供給される。このように、第1の位相変調信号Sa を第
2の磁気ヘッドの励磁信号として第2の励磁増幅回路1
6の入力側に供給する点が図4に示されている従来技術
の例と異なる。第2のヘッド増幅回路18では、数5の
式により表わされる位相変調信号PMb ではなく、次の
数12の式により表わされる位相変調信号PMa-b が生
成される。
[0054] Such phase-modulated signal S a is supplied to the second excitation amplifier circuit for supplying an excitation signal to the second magnetic head 14b. Thus, the second excitation amplifier circuit a first phase-modulated signal S a as an excitation signal of the second magnetic head 1
6 differs from the prior art example shown in FIG. The second head amplifying circuit 18 generates a phase modulation signal PM ab expressed by the following equation (12) instead of the phase modulation signal PM b expressed by the equation (5).

【0055】[0055]

【数12】 (Equation 12)

【0056】数12の式の右辺の位相変調量θa-b は数
7の式によって表わされる。ここで、図4について説明
したのと同様に、第1の磁気目盛14aのピッチλa
第2の磁気目盛14bのピッチλb の比を適当な値に設
定する。例えば、数8の式のように第1のピッチλa
第2のピッチλb の比を定めて、数9及び数10の式を
得る。
The phase modulation amount θ ab on the right side of the equation (12) is represented by the equation (7). Here, similarly as described for FIG. 4, to set the ratio of the pitch lambda b of the pitch lambda a and the second magnetic graduations 14b of the first magnetic graduations 14a to an appropriate value. For example, defining a ratio of the first pitch lambda a and the second pitch lambda b as the numerical formula 8 to obtain the number 9 and number 10 expression.

【0057】位相変調信号PMa-b は第2の波形整形回
路20によって矩形波に波形整形された位相変調信号S
a-b が生成される。第1の波形整形回路26より得られ
た位相変調信号Sa の位相変調量θa を求め数4の式に
よって変位量x1 が求められ、第2の波形整形回路20
より得られた位相変調信号Sa-b の位相変調量θa-b
求め数9の式によって変位量x2 が求められる。
The phase modulation signal PM ab is shaped into a rectangular wave by the second waveform shaping circuit 20 so that the phase modulation signal S
ab is generated. The displacement amount x 1 obtained by the equation of the phase modulation amount θ number sought a 4 of the first waveform shaping circuit 26 from the obtained phase-modulated signal S a, the second waveform shaping circuit 20
The phase modulation amount θ ab of the obtained phase modulation signal S ab is obtained, and the displacement amount x 2 is obtained by Expression (9).

【0058】図4の従来技術について説明したのと同様
に、位相変調信号Sa によって分周器30内のカウンタ
の計数値が第1のラッチ回路によってラッチされ、かか
る計数値より位相変調量θa が求められ、位相変調信号
a-b によって分周器30内のカウンタの計数値が第2
のラッチ回路によってラッチされ、かかる計数値より位
相変調量θa-b が求められる。
[0058] In a manner similar to that described prior art about 4, the count value of the counter of the phase modulation signal S frequency divider 30 by a is latched by the first latch circuit, a phase modulation amount θ From such count value a is obtained, and the count value of the counter in the frequency divider 30 is changed to the second value by the phase modulation signal S ab .
And the phase modulation amount θ ab is obtained from the counted value.

【0059】図2は、分周器30に含まれるバイナリカ
ウンタと第1のラッチ回路34の動作を示すタイミング
図である。図2Aは分周器30により生成される周波数
f/2の基準信号の波形を示す。分周器30では、位相
変調量θa が0〜2πに変化する間、例えば256個の
計数パルスが発生され、かかる計数パルスはバイナリカ
ウンタにて計数される。
FIG. 2 is a timing chart showing the operations of the binary counter included in the frequency divider 30 and the first latch circuit 34. FIG. 2A shows a waveform of a reference signal having a frequency f / 2 generated by the frequency divider 30. The frequency divider 30, a phase modulation amount theta a is while changing the 0~2Pai, for example 256 counting pulses are generated, such counting pulses are counted in the binary counter.

【0060】図2Bは、数4の式で示される位相変調量
θa が0〜2πに変化するとき、バイナリカウンタに計
数されるパルス数を示すグラフである。図2Cは、第1
のヘッド増幅回路24より発生される位相変調信号PM
aの波形を示しており、数3の式より明らかなように、
位相変調量θa は位置x1 の関数として順次変化してい
る。
[0060] Figure 2B, when the phase modulation amount theta a formula number 4 is changed to 0~2Pai, is a graph showing the number of pulses counted binary counter. FIG. 2C shows the first
Modulation signal PM generated by the head amplifier circuit 24 of FIG.
indicates the a waveform, as is clear from equation (3),
Phase modulation amount theta a is sequentially changed as a function of the position x 1.

【0061】図2Dは、第1の波形整形回路26によっ
て波形整形された位相変調信号Sa の波形を示す。図2
Eは、位相変調信号Sa の立ち下りによってラッチされ
たバイナリカウンタの計数値を示す。
[0061] Figure 2D shows a waveform of the waveform-shaped phase modulation signal S a with a first waveform shaping circuit 26. FIG.
E indicates the count value of the binary counter latched by the falling edge of the phase-modulated signal S a.

【0062】図2Dによって示される位相変調信号Sa
は第1のラッチ回路に供給され、かかる位相変調信号S
a の立ち下りによってラッチ信号が発生され、ラッチ信
号が発生されると、分周器30内のバイナリカウンタの
現在値がラッチされる。かくしてラッチされた計数値
は、図2Bのグラフに示されているように、位相変調量
θa に変換される。こうして求められた位相変調量θa
より、数4の式を使って変位量x1 が求められる。
The phase modulation signal S a shown by FIG. 2D
Is supplied to the first latch circuit, and the phase modulation signal S
A latch signal is generated by the fall of a , and when the latch signal is generated, the current value of the binary counter in the frequency divider 30 is latched. The latched count value is converted to a phase modulation amount θa as shown in the graph of FIG. 2B. The thus obtained phase modulation amount θ a
More, the displacement amount x 1 with the number 4 of the formula are obtained.

【0063】図2Bより明らかなように、第1の磁気目
盛12aによって求められる変位量x1 の分解能x
r は、位相変調量θa の1周期即ちθa が0〜2πに変
化する間に発生される計数パルスの個数に依存する。位
相変調量θa の1周期に変位量x 1 は0〜λa に変化す
るから位相変調量θa の1周期にN=2k 個の計数パル
スが発生されると、変位量x1 の分解能xr は、
As is clear from FIG. 2B, the first magnetic eye
Displacement x obtained by the ridge 12a1Resolution x
rIs the phase modulation amount θaOne cycle of θ, ie θaChanges to 0-2π
Depends on the number of counting pulses generated during the conversion. Rank
Phase modulation amount θaDisplacement x in one cycle of 1Is 0 to λaChange to
Phase modulation amount θaN = 2 in one cycle ofkCounting pal
Is generated, the displacement x1Resolution xrIs

【0064】[0064]

【数13】 (Equation 13)

【0065】で表わされる。ここで、位相変調量θa
1周期にN=256個(=28 個)の計数パルスが発生
され、第1のピッチλa をλa =0.256mm、数8
の式のnをn=16とすると、第2のピッチλb は数8
の式より、λb =0.273mmとなる。
## EQU5 ## Here, the counting pulses of N = 256 pieces (= 2 8) are generated in one period of the phase modulation amount theta a, the first pitch λ a λ a = 0.256mm, number 8
Is n = 16, the second pitch λ b is given by
From the equation, λ b = 0.273 mm.

【0066】変位量x1 の分解能xr は数13の式よ
り、xr =0.256/256=0.001mm=1μ
mとなる。この計算例では、バイナリカウンタの下位8
ビット(k=8)を使用して、変位量x1 の分解能xr
=1μmを達成することができる。
From the equation (13), the resolution x r of the displacement x 1 is given by x r = 0.256 / 256 = 0.001 mm = 1 μ
m. In this calculation example, the lower 8
Using the bit (k = 8), the resolution x r of the displacement x 1
= 1 μm can be achieved.

【0067】図3は、図2と同様の分周器30に含まれ
るバイナリカウンタと第2のラッチ回路32の動作を示
すタイミング図である。図3Aは、分周器30によって
発生される基準信号の波形を示し、図3Bは、数9の式
で示される位相変調信号θa- b が0〜2πに変化すると
き、バイナリカウンタに計数されるパルス数を示すグラ
フである。図3Cは、数12の式で示される位相変調信
号PMa-b の波形を示すグラフである。
FIG. 3 is a timing chart showing the operation of the binary counter and the second latch circuit 32 included in the frequency divider 30 similar to FIG. 3A shows the waveform of the reference signal generated by the divider 30, FIG. 3B, when the phase-modulated signal theta a- b represented by the numerical formula 9 are changed to 0~2Pai, counting binary counter 6 is a graph showing the number of pulses performed. FIG. 3C is a graph showing a waveform of the phase modulation signal PM ab expressed by the equation (12).

【0068】図3Dは、図3Cに示される位相変調信号
PMa-b を波形整形して得られた矩形波の位相変調信号
a-b の波形を示すグラフである。図3Eは、位相変調
信号Sa-b の立ち下りによってラッチされたバイナリカ
ウンタの計数値を示す。
FIG. 3D is a graph showing the waveform of a rectangular phase modulation signal S ab obtained by shaping the phase modulation signal PM ab shown in FIG. 3C. FIG. 3E shows the count value of the binary counter latched by the falling edge of the phase modulation signal S ab .

【0069】ここで、位相変調量θa-b の1周期にN=
32個(=25 個)の計数パルスが発生され、第1のピ
ッチλa をλa =0.256mm、数8の式のnをn=
16とすると、合成ピッチλc は数10の式より、λc
=4.096mmとなる。変位量x2 の分解能xr は数
13の式よりxr =4.096/32=0.128mm
となる。
Here, N = N in one cycle of the phase modulation amount θ ab.
32 (= 2 5) counting pulse is generated, the first pitch lambda a and lambda a = 0.256 mm, the n of the numerical formula 8 n =
Assuming that the resultant pitch is 16, the synthetic pitch λ c is λ c
= 4.096 mm. The resolution x r of the displacement x 2 is x r = 4.096 / 32 = 0.128 mm from the equation (13).
Becomes

【0070】この計算例では、バイナリカウンタの前記
8ビットのうち上位5ビット(k=5)を使用して、変
位量x2 の分解能xr =0.128mmを達成すること
ができる。上述のように、変化量x2 の分解能は、その
中に第1のピッチλa が何個含まれるかを判定するため
に充分な値であればよく、スケールの測定値の精度は変
位量x1 の分解能に依存する。
In this calculation example, the resolution x r = 0.128 mm of the displacement x 2 can be achieved by using the upper 5 bits (k = 5) of the 8 bits of the binary counter. As described above, the resolution of the variation x 2 may be any value sufficient to determine whether the first pitch lambda a is contained many pieces therein, the accuracy of the measurement of scale displacement It depends on the resolution of the x 1.

【0071】第1のラッチ回路にラッチされたバイナリ
カウンタの計数値によって図2Bの如きグラフを使用し
て、変位量x1 が第1のピッチλa =0.256mm内
のどの位置にあるかが分解能1μmにて測定される。第
2のラッチ回路にラッチされたバイナリカウンタの計数
値によって、図3Bの如きグラフを使用して、変位量x
2 が合成ピッチλc =4.096mm内のどの位置にあ
るかが分解能0.128mmにて測定され、かかる変位
量x2 の値より、変位量x2 内にある第1のピッチλa
の個数が求められ、これによって変化量x2 の更に正確
な値が求められる。
Based on the count value of the binary counter latched by the first latch circuit, using a graph as shown in FIG. 2B, the position of the displacement x 1 within the first pitch λ a = 0.256 mm Is measured at a resolution of 1 μm. Based on the count value of the binary counter latched by the second latch circuit, the displacement amount x is calculated using a graph as shown in FIG. 3B.
2 is measured at a certain or resolution 0.128mm at the position of the throat in the composite pitch λ c = 4.096mm, than the value of such displacement x 2, the first pitch lambda a within displacement x 2
Sought number of, whereby more accurate value of the change amount x 2 is determined.

【0072】こうして、数11の式よりスケールに対す
る位相変位量が絶対量として測定される。
In this way, the amount of phase displacement with respect to the scale is measured as an absolute value from the equation (11).

【0073】以上、本発明の実施例について説明してき
たが、特許請求の範囲に記載された本発明の範囲を逸脱
することなく、他の構成が取り得ることは当業者にとっ
て明らかであろう。
Although the embodiments of the present invention have been described above, it will be apparent to those skilled in the art that other configurations can be adopted without departing from the scope of the present invention described in the appended claims.

【0074】例えば、分周器30はバイナリカウンタを
含むように構成されているが、BCDカウンタを用い、
BCDデータにより処理することも可能である。
For example, the frequency divider 30 is configured to include a binary counter.
It is also possible to process with BCD data.

【0075】[0075]

【発明の効果】本発明によれば、第1の位相変調信号を
第2の検出ヘッドの励磁信号とするため、第2の位相検
出手段によって発生された第2の位相変調信号は、数1
2の式によって表されるように、第1の目盛の第1のピ
ッチ内の位置信号θa =2πx/λa と第2の目盛の第
2のピッチ内の位置信号θb =2πx/λb の差を含
む。2つのピッチλa 、λb の間に数8の式のような関
係を設けると、第2の位相変調信号として、ピッチnλ
a の目盛のスケールから得られた如き位相変調信号が得
られる。従って、本発明によれば、従来のアブソリュー
トスケール装置のように、第1の目盛の第1のピッチ内
の位置信号θa =2πx/λa を含む第1の位相変調信
号と第2の目盛の第2のピッチ内の位置信号θb =2π
x/λb を含む第2の位相変調信号を別個に求め、両者
を比較する場合に比べて、回路構成が簡単となる利点が
ある。即ち、本発明によれば、図4に示されている従来
技術によるアブソリュートスケール装置の機能と同様の
機能を有し、しかも、従来技術による装置に含まれてい
るカウンタ制御回路40、42及びカウンタ44、46
が不要となる。
According to the present invention, since the first phase modulation signal is used as the excitation signal for the second detection head, the second phase modulation signal generated by the second phase detection means is expressed by the following equation (1).
As represented by 2 in the formula, the position signal within a first pitch of the first scale θ a = 2πx / λ position signal in the second pitch of a second graduation θ b = 2πx / λ Including the difference in b . If a relationship such as the equation 8 is provided between the two pitches λ a and λ b , the pitch nλ is obtained as the second phase modulation signal.
The phase modulation signal as obtained from the scale of the scale a is obtained. Thus, according to the invention, as in a conventional absolute scale device, a first phase modulation signal including a position signal θ a = 2πx / λ a within a first pitch of the first scale and a second scale Position signal θ b = 2π within the second pitch of
There is an advantage that the circuit configuration is simpler than when the second phase modulation signal including x / λ b is separately obtained and both are compared. That is, according to the present invention, the counter control circuits 40 and 42 and the counter which have the same functions as those of the absolute scale device according to the prior art shown in FIG. 44, 46
Becomes unnecessary.

【0076】図8C及び図8Eと図2D及び図3Dを比
較すると明らかなように、従来技術による装置では、位
相変調信号の2周期に1回の割合でしかカウンタの計数
値がラッチされないが、本発明による装置では、位相変
調信号の1周期に1回の割合でカウンタの計算値がラッ
チされるため、より効率的に変位量を測定することがで
きる。
As is apparent from a comparison of FIGS. 8C and 8E with FIGS. 2D and 3D, in the device according to the prior art, the count value of the counter is latched only once in two cycles of the phase modulation signal. In the device according to the present invention, the calculated value of the counter is latched once per cycle of the phase modulation signal, so that the displacement can be measured more efficiently.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明によるアブソリュートスケール装置の実
施例を示すブロック図である。
FIG. 1 is a block diagram showing an embodiment of an absolute scale device according to the present invention.

【図2】本発明による分周器及びラッチ回路の動作を示
すタイミング図である。
FIG. 2 is a timing chart showing the operation of the frequency divider and the latch circuit according to the present invention.

【図3】本発明による分周器及びラッチ回路の動作を示
すタイミング図である。
FIG. 3 is a timing chart showing the operation of the frequency divider and the latch circuit according to the present invention.

【図4】従来技術によるアブソリュートスケール装置の
例を示すブロック図である。
FIG. 4 is a block diagram showing an example of an absolute scale device according to the related art.

【図5】図4の従来技術によるアブソリュート装置の例
の動作を示す図である。
FIG. 5 is a diagram showing the operation of the example of the absolute device according to the prior art of FIG. 4;

【図6】従来技術によるカウンタ制御回路の例を示す図
である。
FIG. 6 is a diagram showing an example of a conventional counter control circuit.

【図7】従来技術によるカウンタ制御回路、カウンタ及
びラッチ回路の動作を示すタイミング図である。
FIG. 7 is a timing chart showing the operation of a conventional counter control circuit, counter and latch circuit.

【図8】従来技術によるカウンタ制御回路の動作の詳細
を示すタイミング図である。
FIG. 8 is a timing chart showing details of the operation of the conventional counter control circuit.

【符号の説明】[Explanation of symbols]

10 スケール 12 磁気目盛 14 磁気ヘッド 16 励磁増幅回路 20 波形整形回路 22 励磁増幅回路 24 ヘッド増幅回路 26 波形整形回路 28 発振器 30 分周器 32,34 ラッチ回路 40,42 カウンタ制御回路 44,46 カウンタ 48,50 ラッチ回路 Reference Signs List 10 scale 12 magnetic scale 14 magnetic head 16 excitation amplification circuit 20 waveform shaping circuit 22 excitation amplification circuit 24 head amplification circuit 26 waveform shaping circuit 28 oscillator 30 divider 32, 34 latch circuit 40, 42 counter control circuit 44, 46 counter 48 , 50 Latch circuit

フロントページの続き (58)調査した分野(Int.Cl.7,DB名) G01D 5/245 101 G01B 21/00 Continuation of the front page (58) Field surveyed (Int. Cl. 7 , DB name) G01D 5/245 101 G01B 21/00

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 第1のピッチにて周期的パターンが形成
された第1の目盛と上記第1のピッチと異なる第2のピ
ッチにて周期的パターンが形成された第2の目盛とを有
するスケールと、 上記第1の目盛に対して相対的に変位させることができ
第1の励磁信号に応答して検出信号を発生する第1の検
出ヘッドと、 上記第2の目盛に対して相対的に変位されることができ
第2の励磁信号に応答して検出信号を発生する第2の検
出ヘッドと、 上記第1の検出ヘッドにより発生された検出信号に応答
し上記第1の目盛に対する相対変位位置を示す第1の位
相変調信号を発生する第1の位相検出手段と、 上記第2の検出ヘッドにより発生された検出信号に応答
し上記第2の目盛に対する相対変位位置を示す第2の位
相変調信号を発生する第2の位相検出手段とを有し、上
記第1の位相変調信号と上記第2の位相変調信号とに基
づいて上記スケールに対する相対変位位置を求めるよう
に構成されたアブソリュートスケール装置において、 上記第1の位相検出手段により発生された上記第1の位
相変調信号を上記第2の検出ヘッドの第2の励磁信号と
したことを特徴とするアブソリュートスケール装置。
1. A first scale having a periodic pattern formed at a first pitch and a second scale having a periodic pattern formed at a second pitch different from the first pitch. A scale, a first detection head that can be displaced relative to the first scale and generates a detection signal in response to a first excitation signal, and a first detection head relative to the second scale. A second detection head that can be displaced to generate a detection signal in response to a second excitation signal; and a second detection head relative to the first scale in response to a detection signal generated by the first detection head. First phase detecting means for generating a first phase modulation signal indicating a displacement position; and second phase indicating a relative displacement position with respect to the second scale in response to a detection signal generated by the second detection head. Second phase detection for generating a phase modulation signal Means for calculating a relative displacement position with respect to the scale based on the first phase modulation signal and the second phase modulation signal, wherein the first phase detection means An absolute scale device, wherein the first phase modulation signal generated by the above is used as a second excitation signal of the second detection head.
JP18615391A 1991-07-25 1991-07-25 Absolute scale device Expired - Lifetime JP2998314B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18615391A JP2998314B2 (en) 1991-07-25 1991-07-25 Absolute scale device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18615391A JP2998314B2 (en) 1991-07-25 1991-07-25 Absolute scale device

Publications (2)

Publication Number Publication Date
JPH0526684A JPH0526684A (en) 1993-02-02
JP2998314B2 true JP2998314B2 (en) 2000-01-11

Family

ID=16183313

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18615391A Expired - Lifetime JP2998314B2 (en) 1991-07-25 1991-07-25 Absolute scale device

Country Status (1)

Country Link
JP (1) JP2998314B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100956904B1 (en) 2007-03-07 2010-05-11 미츠비시 쥬고교 가부시키가이샤 Absolute value scale and absolute value calculating method

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103221289B (en) * 2010-11-30 2016-04-06 三菱电机株式会社 Air conditioner for motor vehicle
DE112014007097B4 (en) 2014-10-24 2022-07-07 Mitsubishi Electric Corporation Magnetic position detection device and magnetic position detection method

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100956904B1 (en) 2007-03-07 2010-05-11 미츠비시 쥬고교 가부시키가이샤 Absolute value scale and absolute value calculating method

Also Published As

Publication number Publication date
JPH0526684A (en) 1993-02-02

Similar Documents

Publication Publication Date Title
US4654527A (en) Reference mark identification system for measuring instrument
EP0180331B1 (en) Bar code reader and method of measuring bar codes.
US5825307A (en) Absolute linear encoder and method of production utilizing index and counter channels
US4645925A (en) Reference mark coding system
JP2998314B2 (en) Absolute scale device
JPH0625683B2 (en) Magnetic induction flow measuring method and Shiki induction flow meter
US4651291A (en) Method of indicating measured values of measuring instrument
JP2600235B2 (en) Position detection device
JP2635913B2 (en) Length measuring or angle measuring method
US7359826B2 (en) Method and device for detection of oscillations by a position measuring system
CA1142345A (en) Relatively moving photodiode sensed diffraction grating-type measuring device
JPS5925441B2 (en) magnetic scale device
JP2697159B2 (en) Absolute position detector
JPH05196451A (en) Length measuring or angle measuring device
JP2678386B2 (en) Position detection device
US4039747A (en) Apparatus for converting the position of a manually operated instrument into an electrical signal
JPS6130287B2 (en)
SU864213A1 (en) Device for automatic testing of pointer-type measuring instrument
JPS6117307B2 (en)
KR940009816B1 (en) Pulse width detecting method
SU993012A1 (en) Interferometer order fractional part measuring method
JPS6324110A (en) Optical position detecting device
SU627422A2 (en) Frequency characteristic panoramic meter
SU572706A1 (en) Magnetic carrier speed variation measuring device
KR920006003Y1 (en) Sampling signal generating circuit for moving object measurement