JP2996644B2 - Method for manufacturing semiconductor device - Google Patents

Method for manufacturing semiconductor device

Info

Publication number
JP2996644B2
JP2996644B2 JP10139566A JP13956698A JP2996644B2 JP 2996644 B2 JP2996644 B2 JP 2996644B2 JP 10139566 A JP10139566 A JP 10139566A JP 13956698 A JP13956698 A JP 13956698A JP 2996644 B2 JP2996644 B2 JP 2996644B2
Authority
JP
Japan
Prior art keywords
film
cobalt
heat treatment
semiconductor device
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP10139566A
Other languages
Japanese (ja)
Other versions
JPH11260757A (en
Inventor
満 関口
真一 小川
紀久子 堤
龍男 杉山
Original Assignee
松下電子工業株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 松下電子工業株式会社 filed Critical 松下電子工業株式会社
Priority to JP10139566A priority Critical patent/JP2996644B2/en
Publication of JPH11260757A publication Critical patent/JPH11260757A/en
Application granted granted Critical
Publication of JP2996644B2 publication Critical patent/JP2996644B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、酸化物生成エネル
ギがシリコンの酸化物生成エネルギよりも正の方向に大
きい金属のシリサイドを有する半導体装置の製造方法に
関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device having a metal silicide whose oxide generation energy is higher in the positive direction than silicon oxide generation energy.

【0002】[0002]

【従来の技術】シリコンLSIのトランジスタについて
は、ポリシリコンゲートの抵抗とソース・ドレイン領域
の拡散層抵抗とを下げるために、ポリシリコンゲートと
ソース・ドレイン領域の上に高融点金属シリサイドを形
成するサリサイドプロセスが検討されている。その中で
もCoSi2を形成するCoサリサイドプロセスは、線
幅の細いポリシリコンゲートや拡散層の抵抗を容易に低
下できる技術として有望視されている。
2. Description of the Related Art For a silicon LSI transistor, a high melting point metal silicide is formed on a polysilicon gate and a source / drain region in order to reduce the resistance of the polysilicon gate and the diffusion layer resistance of the source / drain regions. A salicide process is being considered. Among them, the Co salicide process for forming CoSi 2 is regarded as promising as a technology that can easily lower the resistance of a polysilicon gate or a diffusion layer having a small line width.

【0003】以下、図6(a)から(e)を参照しなが
ら、従来のCoサリサイドプロセスを説明する(A.C.Be
rti et al., Proceedings of IEEE VLSI Multilevel In
ternational Conference 1992, pp.267)。
Hereinafter, a conventional Co salicide process will be described with reference to FIGS.
rti et al., Proceedings of IEEE VLSI Multilevel In
ternational Conference 1992, pp.267).

【0004】まず、図6(a)に示すトランジスタ構造
を形成する。このトランジスタ構造は、シリコン基板1
の表面に形成された素子分離(LOCOS)3と、基板
1内に形成されたソース・ドレイン領域2と、チャネル
領域を覆うゲート酸化膜4と、ゲート酸化膜4上に形成
されたゲート電極5と、ゲート電極5の側面に形成され
た絶縁性サイドウォールスペーサ6とを備えている。
First, a transistor structure shown in FIG. 6A is formed. This transistor structure has a silicon substrate 1
(LOCOS) 3 formed on the surface of the substrate, source / drain regions 2 formed in the substrate 1, a gate oxide film 4 covering the channel region, and a gate electrode 5 formed on the gate oxide film 4. And an insulating sidewall spacer 6 formed on the side surface of the gate electrode 5.

【0005】次に、ゲート酸化膜4、ソース・ドレイン
領域2の上の自然酸化膜を除去した後に、図6(b)に
示されるように、スパッタ法によりコバルト(Co)膜
7およびチタンナイドライド(TiN)膜8を順次堆積
する。
Next, after the gate oxide film 4 and the natural oxide film on the source / drain regions 2 are removed, as shown in FIG. 6B, a cobalt (Co) film 7 and a titanium nitride film are formed by sputtering. A dry (TiN) film 8 is sequentially deposited.

【0006】次に、図6(c)に示されるように、急速
熱処理(Rapid Thermal Annealing:RTA)技術を用い
て、窒素等の不活性ガス雰囲気中で基板1を加熱し、5
00℃で60秒程度の熱処理を行う。昇温レートは10
℃/秒以上とする。この熱処理によって、シリコン基板
1およびゲート電極5のシリコン領域とコバルト膜7と
が反応し、コバルトシリサイド(CoSi)9が形成さ
れる。
Next, as shown in FIG. 6C, the substrate 1 is heated in an inert gas atmosphere such as nitrogen by using a rapid thermal annealing (RTA) technique.
A heat treatment is performed at 00 ° C. for about 60 seconds. Heating rate is 10
C / sec or more. By this heat treatment, the silicon region of the silicon substrate 1 and the gate electrode 5 react with the cobalt film 7 to form cobalt silicide (CoSi) 9.

【0007】ランプ加熱装置内には窒素などの不活性ガ
スが導入され、雰囲気内の酸素濃度は低く抑えられてい
る。しかし、装置内は5ppm程度以上の酸素が残留し
てしまう。これは、大気圧下では5×10-6気圧分の酸
素に相当する。通常のサリサイドに用いられれているT
iは酸化の悪影響を受けにくいが、Coは非常に酸化さ
れやすい金属であるため、このような低レベルの酸素で
も酸化してしまう。このため、シリサイド化のための熱
処理の前に、酸化防止膜として機能するTiN膜8でコ
バルト膜7をカバーする必要がある。
An inert gas such as nitrogen is introduced into the lamp heating device, and the oxygen concentration in the atmosphere is kept low. However, about 5 ppm or more of oxygen remains in the apparatus. This corresponds to 5 × 10 −6 atmospheres of oxygen at atmospheric pressure. T used for normal salicide
Although i is hardly affected by oxidation, Co is a metal which is very easily oxidized, so that even such a low level of oxygen is oxidized. Therefore, before the heat treatment for silicidation, it is necessary to cover the cobalt film 7 with the TiN film 8 functioning as an antioxidant film.

【0008】図6(d)に示すように、例えば120℃
のH2SO4−H22の混合液で未反応コバルト膜とTi
N膜をウエットエッチングし除去する。
[0008] As shown in FIG.
Unreacted cobalt film and Ti with a mixture of H 2 SO 4 -H 2 O 2 of
The N film is removed by wet etching.

【0009】最後に、図6(e)に示すように、窒素等
の不活性ガス雰囲気中で10℃/秒以上の急速ランプ加
熱で750℃、30秒程度の熱処理を行う。このときC
oSi膜9はシリコン基板1、ゲート電極5のポリシリ
コンとさらに反応し、CoSi2(コバルトダイシリサ
イド)膜10が形成される。このCoSi2膜の比抵抗
は約16μΩcmと低いため、ソース・ドレイン領域2
およびゲート電極5の低抵抗化が達成される。
Finally, as shown in FIG. 6E, heat treatment is performed at 750 ° C. for about 30 seconds by rapid lamp heating at 10 ° C./second or more in an inert gas atmosphere such as nitrogen. Then C
The oSi film 9 further reacts with the silicon substrate 1 and the polysilicon of the gate electrode 5 to form a CoSi 2 (cobalt disilicide) film 10. Since the specific resistance of this CoSi 2 film is as low as about 16 μΩcm, the source / drain region 2
In addition, the resistance of the gate electrode 5 is reduced.

【0010】Coサリサイドプロセスにおいて、最初の
急速熱処理を400℃から600℃という比較的に低い
温度で行うことによってCoSi膜をまず形成する理由
は、最初から700℃程度の熱処理を行ってでCoSi
2膜を形成しようとすると、素子分離3や絶縁性スペー
サ6の上にCoSi2がはい上がり、ソース・ドレイン
領域2とゲート電極5とをショートさせるおそれがある
ためである。
In the Co salicide process, the first rapid heat treatment is carried out at a relatively low temperature of 400 ° C. to 600 ° C. to form a CoSi film first.
This is because when the two films are formed, CoSi 2 goes up on the element isolation 3 and the insulating spacer 6, which may cause a short circuit between the source / drain region 2 and the gate electrode 5.

【0011】近年、コバルト膜の下に厚さが2nm程度
のTi膜を堆積することによって、最初から700℃以
上の急速熱処理を行っても、はい上がりのないCoSi
2膜を形成できることが報告されている(例えばS.Ogawa
et al., Extended Abstracts of International confe
rence on Solid State Devices and Materials, pp.19
5, 1993)。この場合でも、コバルト膜表面の酸化を押
さえるため、急速熱処理時にはコバルト膜の表面をTi
N膜等でカバーする必要があると考えられる。
In recent years, by depositing a Ti film having a thickness of about 2 nm under a cobalt film, even if a rapid heat treatment at 700 ° C. or more is performed from the beginning, CoSi that does not go up
It has been reported that two films can be formed (for example, S. Ogawa
et al., Extended Abstracts of International confe
rence on Solid State Devices and Materials, pp.19
5, 1993). Even in this case, in order to suppress oxidation of the surface of the cobalt film, the surface of the cobalt film is
It is considered necessary to cover with an N film or the like.

【0012】[0012]

【発明が解決しようとする課題】図6(a)から(e)
に示す技術においては、TiN膜をコバルト膜上に堆積
する工程が必要であるので、スパッタ装置にTiターゲ
ットを別途用意する必要がある。TiN膜のスパッタリ
ングは、スパッタ装置内でパーティクルを発生させやす
い。スパッタ装置内でパーティクルが増えると、半導体
装置の製造歩留まりが低下しやすい。
Problems to be Solved by the Invention FIGS. 6 (a) to 6 (e)
In the technique described in (1), since a step of depositing a TiN film on a cobalt film is required, it is necessary to separately prepare a Ti target in a sputtering apparatus. Sputtering of a TiN film easily generates particles in a sputtering apparatus. When particles increase in the sputtering apparatus, the production yield of the semiconductor device tends to decrease.

【0013】急速熱処理用チャンバーを有するスパッタ
装置でコバルト膜を堆積した後、真空中連続で急速熱処
理用チャンバーに半導体基板を移動させて、その急速熱
処理用チャンバー内で熱処理を行う方法が提案されてい
る。(例えば、K. Inoue etal., IEDM, pp.445, 1
995)。この方法によれば、TiN膜の堆積なしでC
oSi2膜を形成することができる。しかし、この方法
は、真空中で半導体基板を移動させ、熱処理を行うた
め、処理能力が低い。そのため、この方法は量産化に適
していない。
A method has been proposed in which after depositing a cobalt film by a sputtering apparatus having a rapid thermal processing chamber, a semiconductor substrate is continuously moved to a rapid thermal processing chamber in a vacuum, and heat treatment is performed in the rapid thermal processing chamber. I have. (For example, K. Inoue et al., IEDM, pp. 445, 1
995). According to this method, C is deposited without depositing a TiN film.
An oSi 2 film can be formed. However, this method has a low processing capability because the semiconductor substrate is moved in a vacuum and heat treatment is performed. Therefore, this method is not suitable for mass production.

【0014】本発明は上記の問題に鑑みてなされたもの
であり、その目的とするところは、酸化防止膜で金属膜
をカバーしないままシリサイド化を可能にする半導体装
置の製造方法を提供することにある。
SUMMARY OF THE INVENTION The present invention has been made in view of the above problems, and has as its object to provide a method of manufacturing a semiconductor device which enables silicidation without covering a metal film with an antioxidant film. It is in.

【0015】[0015]

【課題を解決するための手段】本発明の半導体装置の製
造方法は、シリコン領域と、前記シリコン領域の少なく
とも一部に接触するコバルトシリサイド膜とを備えた半
導体装置の製造方法であって、ボロンを前記シリコン領
域の少なくとも一部分にドープし、前記一部分のボロン
濃度を1×1015cm-3以上にする工程と、前記シリ
コン領域の表面上にコバルト膜を堆積する工程と、前記
コバルト膜と前記シリコン領域とが接触している部分に
おいてシリサイド化反応を引き起こし、それによってコ
バルトシリサイド膜を形成する第1の熱処理工程と、前
記コバルト膜のうちシリサイド化しなかった未反応部分
を選択的に除去する工程と、前記第1の熱処理工程の温
度よりも高い温度で、前記コバルトシリサイド膜の相転
移を引きおこす第2の熱処理工程とを包含し、前記第1
の熱処理工程は還元性雰囲気ガス中に実行され、前記第
1の熱処理工程の前記温度は約400℃以上かつ約60
0℃以下である。
A method of manufacturing a semiconductor device according to the present invention is a method of manufacturing a semiconductor device having a silicon region and a cobalt silicide film in contact with at least a part of the silicon region. Doping at least a portion of the silicon region to increase the boron concentration of the portion to 1 × 10 15 cm −3 or more; depositing a cobalt film on the surface of the silicon region; A first heat treatment step of causing a silicidation reaction in a portion in contact with the silicon region, thereby forming a cobalt silicide film, and a step of selectively removing an unreacted portion of the cobalt film that has not been silicided And causing a phase transition of the cobalt silicide film at a temperature higher than the temperature of the first heat treatment step. 2) a heat treatment step;
Is performed in a reducing atmosphere gas, and the temperature of the first heat treatment is about 400 ° C. or more and about 60 ° C.
0 ° C. or less.

【0016】前記還元性雰囲気ガスは、水素ガスを含む
不活性ガスであってもよい。
[0016] The reducing atmosphere gas may be an inert gas containing hydrogen gas.

【0017】前記還元性雰囲気ガスは、アンモニアガス
を含んでいてもよい。
The reducing atmosphere gas may include an ammonia gas.

【0018】ある実施形態では、前記シリコン領域の一
部は、単結晶シリコン基板内に含まれており、前記シリ
コン領域の他の一部は、前記シリコン基板上に設けられ
た配線内に含まれている。
In one embodiment, a part of the silicon region is included in a single crystal silicon substrate, and another part of the silicon region is included in a wiring provided on the silicon substrate. ing.

【0019】前記シリコン領域は、単結晶シリコン基板
内に含まれていてもよい。
The silicon region may be included in a single crystal silicon substrate.

【0020】前記相転移前の前記コバルトシリサイド膜
は、CoSiから形成されており、前記相転移後にCo
Si2に変化するようにしてもよい。
The cobalt silicide film before the phase transition is made of CoSi, and after the phase transition, the cobalt silicide film is made of CoSi.
It may be changed to Si 2 .

【0021】前記水素ガスの前記雰囲気ガス全体に対す
る体積分率は、4%以下であることが好ましい。
It is preferable that the volume fraction of the hydrogen gas with respect to the whole atmosphere gas is 4% or less.

【0022】前記第1の熱処理工程は、ランプアニーラ
ーを用いて行うことが好ましい。
The first heat treatment step is preferably performed using a lamp anneal.

【0023】前記第1の熱処理工程は、前記温度まで1
0℃/秒以上のレートで前記コバルト膜を昇温させるこ
とが好ましい。
[0023] The first heat treatment step is performed until the temperature reaches 1%.
It is preferable to raise the temperature of the cobalt film at a rate of 0 ° C./second or more.

【0024】本発明の他の半導体装置の製造方法は、酸
化物生成エネルギがシリコンの酸化物生成エネルギより
も正の方向に大きい金属のシリサイド膜を備えた半導体
装置の製造方法であって、シリコン領域の表面に前記金
属の膜を堆積する工程と、前記金属の少なくとも一部と
前記シリコンの少なくとも一部との間でシリサイド化反
応を引き起こし、それによって前記金属のシリサイド膜
を形成する熱処理工程とを包含し、前記熱処理工程はア
ンモニアを含む還元性雰囲気中で実行される。
Another method of manufacturing a semiconductor device according to the present invention is a method of manufacturing a semiconductor device having a metal silicide film whose oxide generation energy is higher in the positive direction than the oxide generation energy of silicon. Depositing a film of the metal on the surface of the region, a heat treatment step of causing a silicidation reaction between at least a portion of the metal and at least a portion of the silicon, thereby forming a silicide film of the metal; Wherein the heat treatment step is performed in a reducing atmosphere containing ammonia.

【0025】前記熱処理工程は、400℃から700℃
の間の温度まで10℃/秒以上のレートで前記金属の膜
を昇温させることが好ましい。
The heat treatment step is performed at a temperature of 400 ° C. to 700 ° C.
It is preferable to raise the temperature of the metal film at a rate of 10 ° C./sec or more up to a temperature between the two.

【0026】前記金属のうちシリサイド化しなかった未
反応部分を選択的に除去する工程と、前記熱処理工程の
温度よりも高い温度で、前記シリサイド膜の相転移を引
きおこす他の熱処理工程とを更に包含していてもよい。
The method further includes a step of selectively removing an unreacted portion of the metal that has not been silicided, and another heat treatment step of causing a phase transition of the silicide film at a temperature higher than the temperature of the heat treatment step. It may be.

【0027】前記金属はコバルトであってもよい。[0027] The metal may be cobalt.

【0028】本発明の更に他の半導体装置の製造方法
は、酸化物生成エネルギがシリコンの酸化物生成エネル
ギよりも正の方向に大きい金属のシリサイド膜を備えた
半導体装置の製造方法であって、基板と、前記基板の表
面のシリコン領域に形成されたソース領域およびドレイ
ン領域と、前記シリコン領域の前記表面において前記ソ
ース領域および前記ドレイン領域に挟まれたチャネル領
域と、前記チャネル領域上に形成されたゲート絶縁膜
と、前記ゲート絶縁膜上に形成されたゲート電極と、前
記ゲート電極の側面を覆う絶縁性サイドウォールとを備
えたトランジスタ構造を形成する工程と、前記トランジ
スタ構造のうち露出するシリコン領域を覆うようにコバ
ルト膜を堆積する工程と、前記コバルト膜を露出させた
まま、アンモニアガスを含む雰囲気中に熱処理を行い、
それによって前記ソース領域、ドレイン領域およびゲー
ト電極上に自己整合的にコバルトシリサイド膜を形成す
る工程と、包含する。
Still another method of manufacturing a semiconductor device according to the present invention is a method of manufacturing a semiconductor device having a metal silicide film whose oxide generation energy is higher in the positive direction than silicon oxide generation energy, A substrate, a source region and a drain region formed in a silicon region on the surface of the substrate, a channel region sandwiched between the source region and the drain region on the surface of the silicon region, and formed on the channel region. Forming a transistor structure including a gate insulating film, a gate electrode formed on the gate insulating film, and an insulating sidewall covering a side surface of the gate electrode; Depositing a cobalt film so as to cover the region, and removing ammonia gas while exposing the cobalt film. Subjected to a heat treatment in an atmosphere containing,
Thereby, a step of forming a cobalt silicide film on the source region, the drain region and the gate electrode in a self-aligned manner is included.

【0029】前記コバルトシリサイド膜を形成する工程
は、400℃から700℃の間のある温度まで10℃/
秒以上のレートで前記コバルト膜を昇温させる熱処理工
程を含むことが好ましい。
The step of forming the cobalt silicide film is performed at a temperature of 10 ° C./400° C. to 700 ° C.
It is preferable to include a heat treatment step of raising the temperature of the cobalt film at a rate of at least seconds.

【0030】前記コバルトシリサイド膜を形成する工程
は、400℃から600℃の間のある温度まで10℃/
秒以上のレートで前記コバルト膜を昇温させる第1の熱
処理工程と、前記コバルト膜のうちシリサイド化しなか
った未反応部分を選択的に除去する工程と、前記第1の
熱処理工程の温度よりも高い温度で、前記シリサイド膜
の相転移を引きおこす第2の熱処理工程とを包含してい
もよい。
The step of forming the cobalt silicide film is performed at a temperature of 10 ° C./400° C. to 600 ° C.
A first heat treatment step of raising the temperature of the cobalt film at a rate of at least seconds, a step of selectively removing unreacted portions of the cobalt film that have not been silicided, and a step of lowering the temperature of the first heat treatment step. A second heat treatment step of causing a phase transition of the silicide film at a high temperature.

【0031】前記ソース領域およびドレイン領域に対す
るドーピングを、前記コバルトシリサイド膜を形成する
工程の前に行ってもよい。
The doping of the source region and the drain region may be performed before the step of forming the cobalt silicide film.

【0032】前記ソース領域およびドレイン領域に対す
るドーピングを、前記コバルトシリサイド膜を形成する
工程の後に行ってもよい。
The doping of the source region and the drain region may be performed after the step of forming the cobalt silicide film.

【0033】[0033]

【発明の実施の形態】以下、本発明の実施形態を図面に
基づいて説明する。 (第1の実施形態)図1(a)から(e)を参照しなが
ら、本発明による半導体装置の製造方法の第1の実施形
態を説明する。
Embodiments of the present invention will be described below with reference to the drawings. (First Embodiment) A first embodiment of a method for manufacturing a semiconductor device according to the present invention will be described with reference to FIGS.

【0034】まず、公知の製造方法によって、図1
(a)に示すトランジスタ構造を形成する。このトラン
ジスタ構造は、シリコン基板1の表面に形成された素子
分離(LOCOS)3と、基板1内に形成されたソース
・ドレイン領域2と、チャネル領域を覆うゲート酸化膜
(SiO2膜)4と、ゲート酸化膜4上に形成されたゲ
ート電極5と、ゲート電極5の側面に形成された絶縁性
サイドウォールスペーサ6とを備えている。
First, according to a known manufacturing method, FIG.
The transistor structure shown in FIG. This transistor structure includes an element isolation (LOCOS) 3 formed on the surface of a silicon substrate 1, a source / drain region 2 formed in the substrate 1, a gate oxide film (SiO 2 film) 4 covering a channel region, and A gate electrode 5 formed on the gate oxide film 4 and an insulating sidewall spacer 6 formed on a side surface of the gate electrode 5.

【0035】シリコン基板1の代わりに、シリコン膜を
支持する絶縁性基板を用いても良い。今後、フラットパ
ネルディスプレイ等の分野で絶縁性基板上に集積度の高
い回路を組み込む場合、本発明を適用することが好まし
いと考えられる。
Instead of the silicon substrate 1, an insulating substrate supporting a silicon film may be used. In the future, when a highly integrated circuit is incorporated on an insulating substrate in a field such as a flat panel display, it is considered that the present invention is preferably applied.

【0036】素子分離3は、LOCOSに限定されず、
トレンチ分離であってもよい。ソース・ドレイン領域2
は、ゲート電極5および絶縁性サイドウォールスペーサ
6を形成した後に、これらをマスクとして不純物イオン
をシリコン基板1に注入することによって、ゲート電極
5に対して自己整合的に形成されることが好ましい。な
お、ソース・ドレイン領域2は、単一の不純物拡散層か
ら形成される必要はなく、数種類のドーピングレベルを
持った複数の不純物拡散層の組み合わせから構成されて
いても良い。たとえば、ソース・ドレイン領域2は、そ
れぞれが、比較的低濃度のn-型不純物拡散層(LDD
として機能する)と比較的高濃度のn+型不純物拡散層
とから構成されていても良い。この場合、典型的には、
低濃度不純物拡散層は、絶縁性サイドウォールスペーサ
6を形成する前にイオン注入技術を用いてゲート電極5
に対して自己整合的に形成される。高濃度不純物拡散層
は、絶縁性サイドウォールスペーサ6を形成した後に、
イオン注入技術を用いて、ゲート電極5から絶縁性サイ
ドウォールスペーサ6によって外側にシフトした領域に
形成される。
The element isolation 3 is not limited to LOCOS,
Trench isolation may be used. Source / drain region 2
Preferably, after the gate electrode 5 and the insulating side wall spacer 6 are formed, impurity ions are implanted into the silicon substrate 1 using these as a mask, thereby forming the self-alignment with the gate electrode 5. The source / drain region 2 does not need to be formed from a single impurity diffusion layer, but may be formed from a combination of a plurality of impurity diffusion layers having several types of doping levels. For example, the source / drain regions 2 each have a relatively low concentration of an n -type impurity diffusion layer (LDD).
And a relatively high concentration n + -type impurity diffusion layer. In this case, typically
The low-concentration impurity diffusion layer is formed by using an ion implantation technique before forming the insulating sidewall spacers 6.
Are formed in a self-aligned manner. The high-concentration impurity diffusion layer is formed after forming the insulating sidewall spacers 6.
It is formed in a region shifted outward from the gate electrode 5 by the insulating sidewall spacers 6 by using an ion implantation technique.

【0037】本実施形態のゲート電極5は、ポリシリコ
ンから形成され、その線幅は、本実施形態の場合、0.
2〜2.0μmである。このポリシリコンには、ヒ素な
どの不純物がドープされる。
The gate electrode 5 according to the present embodiment is formed of polysilicon, and the line width of the gate electrode 5 is set to 0.1 in the present embodiment.
2 to 2.0 μm. This polysilicon is doped with an impurity such as arsenic.

【0038】図1(a)では、簡単のため、単一のトラ
ンジスタ構造が図示されているが、現実には、1つの基
板上に複数のトランジスタ構造が形成される。本実施形
態では、複数のトランジスタ構造のうちの少なくとも一
部は、Pチャネル型であり、残りはNチャネル型であ
る。Pチャネル型のトランジスタ構造のソース・ドレイ
ン領域2には、p型不純物としてボロンがドープされて
いる。Nチャネル型のトランジスタ構造のソース・ドレ
イン領域2には、n型不純物としてヒ素がドープされて
いる。ボロンのドープは、BF2イオンの注入によって
行われることが好ましい。
Although a single transistor structure is shown in FIG. 1A for simplicity, a plurality of transistor structures are actually formed on one substrate. In this embodiment, at least a part of the plurality of transistor structures is a P-channel type, and the rest is an N-channel type. The source / drain region 2 of the P-channel transistor structure is doped with boron as a p-type impurity. Arsenic is doped in the source / drain region 2 of the N-channel transistor structure as an n-type impurity. The boron doping is preferably performed by implanting BF 2 ions.

【0039】上記トランジスタ構造を形成した後、図1
(b)に示すように、コバルト膜7を基板1の全面に堆
積する。このコバルト膜7の堆積には、コバルトターゲ
ットを用いたスパッタ法を用いることが好ましい。コバ
ルト膜7の厚さは、例えば、約5nm〜約15nmであ
る。シリコン基板1の表面のうち、コバルト膜7が接触
する領域には、p型またはn型の不純物が高いレベルで
ドープされている。たとえば、p型トランジスタのソー
ス・ドレイン領域では、ドーズが3×1015cm-2のボ
ロンが注入され、n型トランジスタのソース・ドレイン
領域では、ドーズが2×1015cm-2のヒ素が注入され
ている。コバルト膜7はゲート電極5の上面で多結晶シ
リコンにも接触している。この多結晶シリコンにも、p
型および/またはn型不純物が高いレベルでドープされ
ている。たとえば、p型トランジスタのゲート電極5に
は、ドーズが6×1015cm-2のボロンが注入され、n
型トランジスタのゲート電極5には、ドーズが7×10
15cm-2のヒ素が注入されている。
After forming the above transistor structure, FIG.
As shown in (b), a cobalt film 7 is deposited on the entire surface of the substrate 1. For depositing the cobalt film 7, it is preferable to use a sputtering method using a cobalt target. The thickness of the cobalt film 7 is, for example, about 5 nm to about 15 nm. A region of the surface of the silicon substrate 1 that contacts the cobalt film 7 is doped with p-type or n-type impurities at a high level. For example, in the source / drain region of a p-type transistor, boron having a dose of 3 × 10 15 cm −2 is implanted, and in the source / drain region of an n-type transistor, arsenic having a dose of 2 × 10 15 cm −2 is implanted. Have been. The cobalt film 7 is also in contact with polycrystalline silicon on the upper surface of the gate electrode 5. This polycrystalline silicon also has p
Type and / or n-type impurities are highly doped. For example, boron having a dose of 6 × 10 15 cm −2 is implanted into the gate electrode 5 of the p-type transistor,
The gate electrode 5 of the type transistor has a dose of 7 × 10
Arsenic of 15 cm -2 is implanted.

【0040】次に、図1(c)に示すように、4体積%
の水素を含む窒素雰囲気中において、たとえば30℃/
秒の急速ランプ加熱を行い、500℃で60秒間程度の
熱処理を行う。昇温レートは10℃/秒以上であれば良
い。この熱処理によって、シリコン基板1とコバルト膜
7とが接触する部分、およびゲート電極5のポリシリコ
ンとコバルト膜7とが接触する部分で、シリサイド化反
応が進行し、それによってCoSi膜9が形成される。
コバルト膜7のうち、素子分離3や絶縁性サイドウォー
ルスペーサ6に接触している部分はシリサイド化せず、
「未反応部分」として残る。
Next, as shown in FIG.
In a nitrogen atmosphere containing hydrogen, for example, 30 ° C. /
A rapid lamp heating for 2 seconds is performed, and a heat treatment is performed at 500 ° C. for about 60 seconds. The heating rate may be 10 ° C./sec or more. By this heat treatment, a silicidation reaction proceeds in a portion where the silicon substrate 1 and the cobalt film 7 are in contact with each other and in a portion where the polysilicon of the gate electrode 5 is in contact with the cobalt film 7, thereby forming the CoSi film 9. You.
The portion of the cobalt film 7 that is in contact with the element isolation 3 and the insulating sidewall spacer 6 is not silicided,
It remains as an “unreacted portion”.

【0041】本実施形態では、この熱処理工程におい
て、体積分率4%の水素を添加した不活性ガスを雰囲気
ガスとして用いている。その結果、コバルト膜7をTi
N膜等でカバーしていなくても、コバルト膜7の酸化を
効果的に防止できる。
In this embodiment, in this heat treatment step, an inert gas to which hydrogen having a volume fraction of 4% is added is used as an atmosphere gas. As a result, the cobalt film 7 is
Even if not covered with an N film or the like, the oxidation of the cobalt film 7 can be effectively prevented.

【0042】熱処理の後、図1(d)に示すように、例
えば120℃のH2SO4−H22の混合液を用いたウエ
ットエッチングによって、コバルト膜7の未反応部分を
除去する。
After the heat treatment, as shown in FIG. 1D, unreacted portions of the cobalt film 7 are removed by wet etching using, for example, a mixed solution of H 2 SO 4 and H 2 O 2 at 120 ° C. .

【0043】最後に、図1(e)に示すように、窒素等
の不活性ガス雰囲気中において、10℃/秒以上の昇温
レートで急速ランプ加熱を行い、750℃で30秒程度
の熱処理を行う。この2回目の熱処理で、CoSi膜9
は、シリコン基板1およびゲート電極5のシリコンとさ
らに反応し、CoSi2(コバルトダイシリサイド)膜
10に変化し、更にそのシート抵抗は低下する。
Finally, as shown in FIG. 1 (e), rapid lamp heating is performed at a rate of 10 ° C./sec or more in an inert gas atmosphere such as nitrogen, and heat treatment is performed at 750 ° C. for about 30 seconds. I do. In this second heat treatment, the CoSi film 9 is formed.
Further reacts with the silicon of the silicon substrate 1 and the gate electrode 5 to change into a CoSi 2 (cobalt disilicide) film 10, and the sheet resistance further decreases.

【0044】図2(a)および(b)は、それぞれ、C
oSi2膜10をN+型不純物拡散層およびP+型不純物
拡散層の表面をシリサイド化して形成したソース・ドレ
イン領域のシート抵抗を示している。CoSi2膜10
の形成に使用したランプ加熱装置(ランプアニーラー)
内での残留酸素濃度は5〜20ppmである。従来のよ
うに100%窒素雰囲気で急速熱処理を行った場合、N
+型不純物拡散層にくらべP+型不純物拡散層のシート抵
抗が高く、かつバラツキも大きいことがわかる。この理
由を以下に説明する。
FIGS. 2A and 2B respectively show C
The sheet resistance of a source / drain region formed by silicidizing the surface of the N + type impurity diffusion layer and the P + type impurity diffusion layer of the oSi 2 film 10 is shown. CoSi 2 film 10
Lamp heating equipment (lamp annealer) used for forming
The residual oxygen concentration is 5 to 20 ppm. When a rapid heat treatment is performed in a 100% nitrogen atmosphere as in the related art, N
It can be seen that the sheet resistance of the P + -type impurity diffusion layer is higher than that of the + -type impurity diffusion layer, and the variation is larger. The reason will be described below.

【0045】まず、図3(a)および(b)を参照す
る。図3(a)および(b)は、いずれも、シリサイド
膜に含まれる各元素(窒素、酸素、コバルトおよびシリ
コン)の深さ方向分布を示している。分布は、XPS測
定によって求めた。この測定は、2段階の熱処理によっ
てCoSi2膜を形成する場合の、1回めの熱処理工程
後に実行した。図3(a)は、水素ガスと窒素ガスとの
混合ガスを雰囲気として熱処理を行った場合の結果を示
し、図3(b)は、窒素ガスを雰囲気として熱処理を行
った場合の結果を示している。熱処理の条件は、前述し
た1回めの急速ランプ加熱の条件と同様である。
First, reference is made to FIGS. 3A and 3B. FIGS. 3A and 3B both show the distribution in the depth direction of each element (nitrogen, oxygen, cobalt, and silicon) contained in the silicide film. The distribution was determined by XPS measurement. This measurement was performed after the first heat treatment step when forming a CoSi 2 film by two-step heat treatment. FIG. 3A shows the results when heat treatment was performed in a mixed gas of hydrogen gas and nitrogen gas as an atmosphere, and FIG. 3B shows the results when heat treatment was performed in a nitrogen gas atmosphere. ing. The conditions for the heat treatment are the same as the conditions for the first rapid lamp heating described above.

【0046】水素ガスが雰囲気に含まれていない場合、
酸素がコバルトシリサイドの表面から深い位置まで分布
し、コバルトの密度は深い位置から表面に向かって単調
に減少している。これに対して、水素ガスが雰囲気に含
まれていた場合は、酸素の分布はシリサイドの表面近傍
に限定され、コバルトの密度も表面近傍で急峻に変化し
ている。このことは、次のことを意味している。
When hydrogen gas is not contained in the atmosphere,
Oxygen is distributed from the surface of the cobalt silicide to a deep position, and the density of cobalt monotonously decreases from the deep position toward the surface. On the other hand, when hydrogen gas is contained in the atmosphere, the distribution of oxygen is limited to the vicinity of the surface of the silicide, and the density of cobalt also changes sharply near the surface. This means the following.

【0047】まず、第1に、水素ガスを雰囲気ガスに添
加しない場合、500℃で60秒間程度の比較的低温の
短時間熱処理でも、コバルトの酸化は充分に進行すると
いうこと。第2に、500℃で60秒間程度の比較的低
温の短時間熱処理でも、水素ガスの添加がコバルト表面
での酸化物形成を充分に抑制するということ。第3に、
この酸化抑制効果が僅かの水素ガス(体積分率4%)を
雰囲気ガスに添加するだけで発揮されるということ。
First, when hydrogen gas is not added to the atmospheric gas, the oxidation of cobalt proceeds sufficiently even at a relatively low temperature of about 60 seconds at 500 ° C. for a short time. Second, the addition of hydrogen gas sufficiently suppresses oxide formation on the cobalt surface even at a relatively low temperature of about 60 seconds at a temperature of 500 ° C. for a short time. Third,
This means that the oxidation suppressing effect is exhibited only by adding a slight amount of hydrogen gas (volume fraction of 4%) to the atmosphere gas.

【0048】次に、図4(a)および(b)を参照す
る。図4(a)は、シリサイド化されつつあるコバルト
表面の酸化が窒素ガス中でどのように進行するのかを模
式的に示し、図4(b)は、シリサイド化されつつある
コバルト表面の酸化が水素ガスの添加された窒素ガス中
でどのように進行するのかを模式的に示している。コバ
ルト膜の下面で生じるシリサイド化反応と、コバルト膜
の上面で生じる酸化反応とが競合する。下地のシリコン
領域にボロンがドープされている(ボロン濃度:1×1
15cm-3)と、シリサイド化反応のレートが低下する
ことが知られている。このため、ボロンがドープされた
+型不純物拡散領域上は、シリサイド化に対してコバ
ルト膜の表面酸化が優位になる。しかし、雰囲気ガス中
に水素を添加すると、酸化反応のレートが低下するた
め、シート抵抗に対する酸化の影響は低減する。
Next, reference is made to FIGS. 4A and 4B. FIG. 4 (a) schematically shows how the oxidation of the cobalt surface being silicided proceeds in nitrogen gas, and FIG. 4 (b) shows the oxidation of the cobalt surface being silicided. It shows schematically how the process proceeds in nitrogen gas to which hydrogen gas has been added. The silicidation reaction occurring on the lower surface of the cobalt film competes with the oxidation reaction occurring on the upper surface of the cobalt film. The underlying silicon region is doped with boron (boron concentration: 1 × 1
0 15 cm −3 ), it is known that the rate of the silicidation reaction decreases. Therefore, on the boron-doped P + -type impurity diffusion region, surface oxidation of the cobalt film is superior to silicidation. However, when hydrogen is added to the atmosphere gas, the rate of the oxidation reaction is reduced, so that the influence of the oxidation on the sheet resistance is reduced.

【0049】このよう本実施形態によれば、P+型ソー
ス・ドレイン領域にドープされているボロン(B)によ
ってコバルト膜のシリサイド化が遅れても、コバルト膜
の表面酸化が抑制される。
As described above, according to this embodiment, even if the silicidation of the cobalt film is delayed by boron (B) doped in the P + -type source / drain regions, the surface oxidation of the cobalt film is suppressed.

【0050】水素を添加しない場合、N+型ソース・ド
レイン領域の幅が1μm以下になると、そのシート抵抗
が上昇しバラツキも大きい。これも、コバルト膜の表面
酸化に起因する。水素の添加によって、シート抵抗は低
く抑えられ、バラツキも小さい。
In the case where hydrogen is not added, when the width of the N + type source / drain region is 1 μm or less, the sheet resistance increases and the variation is large. This is also caused by surface oxidation of the cobalt film. By adding hydrogen, the sheet resistance is kept low and the variation is small.

【0051】このように、雰囲気ガス中に4堆積%のH
2を添加した場合、コバルト膜の上にTiN膜を堆積し
て酸化を防いだ場合と同等の結果が得られる。特に、ボ
ロンがドープされているシリコンとコバルト膜との間で
シリサイド化を実行する際に、本発明は効果的である。
As described above, 4% by weight of H
When 2 is added, a result equivalent to that obtained when a TiN film is deposited on a cobalt film to prevent oxidation is obtained. In particular, the present invention is effective in performing silicidation between boron-doped silicon and a cobalt film.

【0052】なお、本実施形態では不活性ガスとして窒
素を用いたが、Ar等の他のガスを用いても良い。ま
た、本実施形態のようにシリサイド化のための熱処理を
ほ2段階に分けて行う代わり、1回の熱処理でCoSi
2膜を形成してもよい。本実施形態では、1回目の熱処
理時にのみ雰囲気ガス中に水素ガスを添加したが、2回
目の熱処理時にも雰囲気ガス中に水素ガスを添加しても
よい。
Although nitrogen is used as the inert gas in this embodiment, another gas such as Ar may be used. In addition, instead of performing the heat treatment for silicidation in almost two stages as in the present embodiment, CoSi is performed only once by heat treatment.
Two films may be formed. In the present embodiment, the hydrogen gas is added to the atmosphere gas only at the time of the first heat treatment, but the hydrogen gas may be added to the atmosphere gas also at the time of the second heat treatment.

【0053】(第2の実施形態)図5(a)から(e)
を参照しながら、本発明による半導体装置の製造方法の
第2の実施形態を説明する。
(Second Embodiment) FIGS. 5A to 5E
A second embodiment of the method for manufacturing a semiconductor device according to the present invention will be described with reference to FIG.

【0054】まず、公知の製造方法によって、図5
(a)に示すトランジスタ構造を形成する。このトラン
ジスタ構造は、シリコン基板1の表面に形成された素子
分離(LOCOS)3と、基板1内に形成されたソース
・ドレイン領域2と、チャネル領域を覆うゲート酸化膜
(SiO2膜)4と、ゲート酸化膜4上に形成されたゲ
ート電極5と、ゲート電極5の側面に形成された絶縁性
サイドウォールスペーサ6とを備えている。このトラン
ジスタ構造は、図1(a)を参照ながら説明した前述の
実施形態における構造と同じであって良い。製造方法も
前述した方法と同様である。
First, according to a known manufacturing method, FIG.
The transistor structure shown in FIG. This transistor structure includes an element isolation (LOCOS) 3 formed on the surface of a silicon substrate 1, a source / drain region 2 formed in the substrate 1, a gate oxide film (SiO 2 film) 4 covering a channel region, and A gate electrode 5 formed on the gate oxide film 4 and an insulating sidewall spacer 6 formed on a side surface of the gate electrode 5. This transistor structure may be the same as the structure in the above-described embodiment described with reference to FIG. The manufacturing method is the same as the method described above.

【0055】次に、図5(b)に示すように、コバルト
ターゲットを用いたスパッタ法を用いてコバルト膜7を
基板1の全面に堆積する。本実施形態でもコバルト膜7
の厚さは、好ましくは、約5nm〜約15nmである。
Next, as shown in FIG. 5B, a cobalt film 7 is deposited on the entire surface of the substrate 1 by a sputtering method using a cobalt target. Also in the present embodiment, the cobalt film 7
Is preferably about 5 nm to about 15 nm.

【0056】次に、図5(c)のように還元性雰囲気、
すなわち、アンモニアガスを1%含んだ窒素雰囲気で1
0℃/秒以上、たとえば、30℃/秒の急速ランプ加熱
で500℃、60秒程度の熱処理を行う。この時ソース
・ドレイン領域2、ゲート電極5のポリシリコンとコバ
ルト膜7が反応し、CoSi9が形成される。この時、
アンモニア(NH4)ガスが熱分解し、活性な水素が発
生し、雰囲気に酸素ガス、水などコバルト膜を酸化する
可能性のある不純物ガスを還元し、コバルト膜7をTi
N膜などでカバーしなくても、露出した状態であって
も、コバルト膜7の酸化を防ぐことができる。アンモニ
アガスの好ましい割合は、体積分率で、全体の約0.5
〜100%と考えられる。
Next, as shown in FIG.
That is, 1% in a nitrogen atmosphere containing 1% ammonia gas.
The heat treatment is performed at 500 ° C. for about 60 seconds by rapid lamp heating at 0 ° C./sec or more, for example, at 30 ° C./sec. At this time, the polysilicon of the source / drain region 2 and the gate electrode 5 react with the cobalt film 7 to form CoSi9. At this time,
Ammonia (NH 4 ) gas is thermally decomposed, active hydrogen is generated, and oxygen gas, water or other impurity gas which may oxidize the cobalt film is reduced to the atmosphere, and the cobalt film 7 is converted to Ti.
Oxidation of the cobalt film 7 can be prevented even if it is not covered with the N film or the like or is exposed. A preferable ratio of ammonia gas is a volume fraction of about 0.5% of the whole.
~ 100%.

【0057】次に、図5(d)に示すように、例えば1
20℃のH2SO4−H22の混合液を用いたウエットエ
ッチングによってコバルト膜の未反応部分を除去する。
Next, as shown in FIG.
Unreacted portions of the cobalt film are removed by wet etching using a mixed solution of H 2 SO 4 -H 2 O 2 at 20 ° C.

【0058】次に、図5(e)に示すように、100%
窒素雰囲気で10℃/秒以上の急速ランプ加熱を行い、
750℃で30秒程度の熱処理を行う。これにより、C
oSi膜9がCoSi2膜10に相転移する。
Next, as shown in FIG.
Perform rapid lamp heating at 10 ° C / sec or more in a nitrogen atmosphere,
Heat treatment is performed at 750 ° C. for about 30 seconds. Thereby, C
The oSi film 9 undergoes a phase transition to the CoSi 2 film 10.

【0059】本実施形態によれば、シリサイド化のため
熱処理工程で雰囲気ガス中にアンモニアガスを1%添加
しているので、最小線幅0.1μmまでシート抵抗は低
く、かつ安定している。また、シート抵抗は、P+型ソ
ース・ドレイン領域拡散層とN+型ソース・ドレイン領
域の不純物拡散層上で差がない。
According to the present embodiment, since 1% ammonia gas is added to the atmosphere gas in the heat treatment step for silicidation, the sheet resistance is low and stable up to a minimum line width of 0.1 μm. Further, there is no difference in sheet resistance between the P + type source / drain region diffusion layer and the N + type source / drain region impurity diffusion layer.

【0060】水素ガスの代わりにアンモニアガスを用い
ることによって、爆発の危険性がなくなり、設備の安全
対策に要する費用が低減できるため、製造工程の単価を
低くすることが可能になる。
By using ammonia gas instead of hydrogen gas, there is no danger of explosion and the cost required for equipment safety measures can be reduced, so that the unit cost of the manufacturing process can be reduced.

【0061】本実施形態では、アンモニアの雰囲気ガス
として窒素を用いたが、Arなどの他のガスを用いても
良い。また1回目の熱処理時のみアンモニアを添加した
が、CoSi2膜を形成するための2回目のアニール時
にも雰囲気ガスにアンモニアガスを添加しても良い。
In this embodiment, nitrogen is used as the atmospheric gas of ammonia, but other gases such as Ar may be used. Although ammonia was added only at the time of the first heat treatment, ammonia gas may be added to the atmosphere gas at the time of the second annealing for forming the CoSi 2 film.

【0062】金属材料としてCoを例にとり実施形態を
説明したが、本発明は、酸化物の生成エネルギがSiの
酸化物形成エネルギより正の方向に大きい、つまりSi
よりも酸化されにくい、Ta、Hfなどの金属のシリサ
イド膜形成にも同様に効果がある。
Although the embodiment has been described by taking Co as an example of the metal material, the present invention provides that the oxide generation energy is greater in the positive direction than the oxide formation energy of Si,
It is also effective for forming a silicide film of a metal such as Ta or Hf, which is less susceptible to oxidation.

【0063】本実施形態ではソース領域およびドレイン
領域に対するドーピングをシリサイド化の前に実行した
が、シリサイド化の後に、シリサイド膜に不純物イオン
を注入し、シリサイドをドーパント源として利用しても
良い。そうることによって、シリサイド化前に不純物イ
オンをシリコン基板中に注入するよりも浅い接合を形成
することが可能になる。
In this embodiment, the doping of the source region and the drain region is performed before the silicidation. However, after the silicidation, impurity ions may be implanted into the silicide film to use the silicide as a dopant source. This makes it possible to form a shallower junction than implanting impurity ions into a silicon substrate before silicidation.

【0064】[0064]

【発明の効果】本発明の半導体装置の製造方法によれ
ば、TiN等の酸化防止膜でコバルト膜をカバーするこ
となくコバルトシリサイドを形成できる。
According to the method of manufacturing a semiconductor device of the present invention, cobalt silicide can be formed without covering the cobalt film with an antioxidant film such as TiN.

【0065】本発明の他の半導体装置の製造方法によれ
ば、酸化物の生成エネルギがSiの酸化物形成エネルギ
より正の方向に大きい金属のシリサイドを形成する際
に、TiN等の酸化防止膜で金属をカバーすることな
く、その金属のシリサイドを形成できる。
According to another method of manufacturing a semiconductor device of the present invention, when forming a metal silicide whose oxide generation energy is higher in the positive direction than the oxide formation energy of Si, an antioxidant film such as TiN is formed. Can form a silicide of the metal without covering the metal.

【図面の簡単な説明】[Brief description of the drawings]

【図1】(a)から(e)は、本発明による半導体装置
の製造方法の第1の実施形態を説明するための工程断面
図である。
FIGS. 1A to 1E are process cross-sectional views for describing a first embodiment of a method for manufacturing a semiconductor device according to the present invention.

【図2】(a)および(b)は、第1の実施形態におけ
る半導体装置のシート抵抗の測定結果を示すグラフであ
る。
FIGS. 2A and 2B are graphs showing measurement results of a sheet resistance of the semiconductor device according to the first embodiment.

【図3】(a)および(b)は、いずれも、各元素(窒
素、酸素、コバルトおよびシリコン)の深さ方向分布を
示しているグラフであり、(a)は、水素ガスと窒素ガ
スとの混合ガスを雰囲気として熱処理を行った場合の結
果を示し、(b)は、窒素ガスを雰囲気として熱処理を
行った場合の結果を示している。
3 (a) and 3 (b) are graphs each showing the distribution in the depth direction of each element (nitrogen, oxygen, cobalt and silicon), and FIG. 3 (a) is a graph showing hydrogen gas and nitrogen gas. (B) shows the results when the heat treatment was performed in an atmosphere of a gas mixture of the above and (b).

【図4】(a)は、シリサイド化されつつあるコバルト
表面の酸化が窒素ガス中でどのように進行するのかを模
式的に示す断面図であり、(b)は、シリサイド化され
つつあるコバルト表面の酸化が水素ガスの添加された窒
素ガス中でどのように進行するのかを模式的に示す断面
図である。
4A is a cross-sectional view schematically showing how oxidation of a cobalt surface being silicided proceeds in a nitrogen gas, and FIG. 4B is a cross-sectional view showing a cobalt being silicided. It is sectional drawing which shows typically how the oxidation of a surface progresses in the nitrogen gas to which the hydrogen gas was added.

【図5】(a)から(e)は、本発明による半導体装置
の製造方法の第2の実施形態を説明するための工程断面
図である。
FIGS. 5A to 5E are process cross-sectional views for explaining a second embodiment of the method for manufacturing a semiconductor device according to the present invention.

【図6】(a)から(e)は、半導体装置の製造方法の
従来例を説明するための工程断面図である。
FIGS. 6A to 6E are process cross-sectional views illustrating a conventional example of a method for manufacturing a semiconductor device.

【符号の説明】[Explanation of symbols]

1 シリコン基板 2 ソース・ドレイン領域 3 素子分離 4 ゲート酸化膜 5 ゲート電極 6 絶縁性スペーサ 7 コバルト膜 8 TiN膜 9 CoSi 10 CoSi Reference Signs List 1 silicon substrate 2 source / drain region 3 element isolation 4 gate oxide film 5 gate electrode 6 insulating spacer 7 cobalt film 8 TiN film 9 CoSi 10 CoSi 2

───────────────────────────────────────────────────── フロントページの続き (72)発明者 杉山 龍男 大阪府高槻市幸町1番1号 松下電子工 業株式会社内 (56)参考文献 特開 平9−260649(JP,A) 特開 平8−274047(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 21/28 301 H01L 21/336 H01L 29/78 ──────────────────────────────────────────────────続 き Continuation of the front page (72) Inventor Tatsuo Sugiyama 1-1, Sachimachi, Takatsuki City, Osaka Prefecture Inside Matsushita Electronics Corporation (56) References JP-A-9-260649 (JP, A) JP-A Heisei 8-274047 (JP, A) (58) Fields investigated (Int. Cl. 7 , DB name) H01L 21/28 301 H01L 21/336 H01L 29/78

Claims (18)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 シリコン領域と、前記シリコン領域の少
なくとも一部に接触するコバルトシリサイド膜とを備え
た半導体装置の製造方法であって、 ボロンを前記シリコン領域の少なくとも一部分にドープ
し、前記一部分のボロン濃度を1×1015cm-3以上に
する工程と、 前記シリコン領域の表面上にコバルト膜を堆積する工程
と、 前記コバルト膜と前記シリコン領域とが接触している部
分においてシリサイド化反応を引き起こし、それによっ
てコバルトシリサイド膜を形成する第1の熱処理工程
と、 前記コバルト膜のうちシリサイド化しなかった未反応部
分を選択的に除去する工程と、 前記第1の熱処理工程の温度よりも高い温度で、前記コ
バルトシリサイド膜の相転移を引きおこす第2の熱処理
工程と、を包含し、 前記第1の熱処理工程は還元性雰囲気ガス中に実行さ
れ、 前記第1の熱処理工程の前記温度は約400℃以上かつ
約600℃以下である半導体装置の製造方法。
1. A method of manufacturing a semiconductor device, comprising: a silicon region; and a cobalt silicide film in contact with at least a part of the silicon region, wherein boron is doped into at least a part of the silicon region. A step of increasing the boron concentration to 1 × 10 15 cm −3 or more; a step of depositing a cobalt film on the surface of the silicon region; and a step of silicidation in a portion where the cobalt film and the silicon region are in contact with each other. Causing a first heat treatment step to form a cobalt silicide film, thereby selectively removing unreacted portions of the cobalt film that have not been silicided; and a temperature higher than the temperature of the first heat treatment step. And a second heat treatment step for causing a phase transition of the cobalt silicide film. The method is performed in a reducing atmosphere gas, wherein the temperature of the first heat treatment step is about 400 ° C. or more and about 600 ° C. or less.
【請求項2】 前記還元性雰囲気ガスは、水素ガスを含
む不活性ガスである請求項1に記載の半導体装置の製造
方法。
2. The method according to claim 1, wherein said reducing atmosphere gas is an inert gas containing hydrogen gas.
【請求項3】 前記還元性雰囲気ガスは、アンモニアガ
スを含む請求項1に記載の半導体装置の製造方法。
3. The method according to claim 1, wherein the reducing atmosphere gas includes an ammonia gas.
【請求項4】 前記シリコン領域は、単結晶シリコン基
板内に含まれている請求項1から3の何れかに記載の半
導体装置の製造方法。
4. The method according to claim 1, wherein the silicon region is included in a single crystal silicon substrate.
【請求項5】 前記シリコン領域の一部は、単結晶シリ
コン基板内に含まれており、前記シリコン領域の他の一
部は、前記シリコン基板上に設けられた配線内に含まれ
ている請求項1から3の何れかに記載の半導体装置の製
造方法。
5. The method according to claim 1, wherein a part of the silicon region is included in a single crystal silicon substrate, and another part of the silicon region is included in a wiring provided on the silicon substrate. Item 4. The method for manufacturing a semiconductor device according to any one of Items 1 to 3.
【請求項6】 前記相転移前の前記コバルトシリサイド
膜は、CoSiから形成されており、前記相転移後にC
oSi2に変化する請求項1に記載の半導体装置の製造
方法。
6. The cobalt silicide film before the phase transition is made of CoSi, and the cobalt silicide film is formed after the phase transition.
The method of manufacturing a semiconductor device according to claim 1 which changes the OSI 2.
【請求項7】 前記水素ガスの前記雰囲気ガス全体に対
する体積分率は、4%以下である請求項2に記載の半導
体装置の製造方法。
7. The method of manufacturing a semiconductor device according to claim 2, wherein a volume fraction of the hydrogen gas with respect to the whole atmosphere gas is 4% or less.
【請求項8】 前記第1の熱処理工程は、ランプアニー
ラーを用いて行う請求項1に記載の半導体装置の製造方
法。
8. The method according to claim 1, wherein the first heat treatment is performed using a lamp anneal.
【請求項9】 前記第1の熱処理工程は、前記温度まで
10℃/秒以上のレートで前記コバルト膜を昇温させる
請求項1に記載の半導体装置の製造方法。
9. The method according to claim 1, wherein in the first heat treatment step, the temperature of the cobalt film is increased at a rate of 10 ° C./sec or more to the temperature.
【請求項10】 酸化物生成エネルギがシリコンの酸化
物生成エネルギよりも正の方向に大きい金属のシリサイ
ド膜を備えた半導体装置の製造方法であって、 シリコン領域の表面に前記金属の膜を堆積する工程と、 前記金属の少なくとも一部と前記シリコンの少なくとも
一部との間でシリサイド化反応を引き起こし、それによ
って前記金属のシリサイド膜を形成する熱処理工程と、
を包含し、 前記熱処理工程はアンモニアを含む還元性雰囲気中で実
行される、半導体装置の製造方法。
10. A method of manufacturing a semiconductor device comprising a metal silicide film having an oxide generation energy higher than an oxide generation energy of silicon in a positive direction, wherein the metal film is deposited on a surface of a silicon region. Performing a silicidation reaction between at least a portion of the metal and at least a portion of the silicon, thereby forming a silicide film of the metal,
A method of manufacturing a semiconductor device, wherein the heat treatment step is performed in a reducing atmosphere containing ammonia.
【請求項11】 前記熱処理工程は、400℃から70
0℃の間の温度まで10℃/秒以上のレートで前記金属
の膜を昇温させる請求項9に記載の半導体装置の製造方
法。
11. The heat treatment step is performed from 400 ° C. to 70 ° C.
The method of manufacturing a semiconductor device according to claim 9, wherein the temperature of the metal film is increased at a rate of 10 ° C./sec or more to a temperature between 0 ° C.
【請求項12】 前記金属のうちシリサイド化しなかっ
た未反応部分を選択的に除去する工程と、 前記熱処理工程の温度よりも高い温度で、前記シリサイ
ド膜の相転移を引きおこす他の熱処理工程と、を更に包
含する請求項9に記載の半導体装置の製造方法。
12. A step of selectively removing an unreacted portion of the metal that has not been silicided, and another heat treatment step of causing a phase transition of the silicide film at a temperature higher than the temperature of the heat treatment step. The method for manufacturing a semiconductor device according to claim 9, further comprising:
【請求項13】 前記金属はコバルトである請求項10
または11に記載の半導体装置の製造方法。
13. The method of claim 10, wherein said metal is cobalt.
Or a method for manufacturing a semiconductor device according to item 11.
【請求項14】 酸化物生成エネルギがシリコンの酸化
物生成エネルギよりも正の方向に大きい金属のシリサイ
ド膜を備えた半導体装置の製造方法であって、 基板と、前記基板の表面のシリコン領域に形成されたソ
ース領域およびドレイン領域と、前記シリコン領域の前
記表面において前記ソース領域および前記ドレイン領域
に挟まれたチャネル領域と、前記チャネル領域上に形成
されたゲート絶縁膜と、前記ゲート絶縁膜上に形成され
たゲート電極と、前記ゲート電極の側面を覆う絶縁性サ
イドウォールとを備えたトランジスタ構造を形成する工
程と、 前記トランジスタ構造のうち露出するシリコン領域を覆
うようにコバルト膜を堆積する工程と、 前記コバルト膜を露出させたまま、アンモニアガスを含
む雰囲気中に熱処理を行い、それによって前記ソース領
域、ドレイン領域およびゲート電極上に自己整合的にコ
バルトシリサイド膜を形成する工程と、包含する半導体
装置の製造方法。
14. A method of manufacturing a semiconductor device comprising a metal silicide film whose oxide generation energy is higher than the oxide generation energy of silicon in a positive direction, comprising: a substrate; and a silicon region on a surface of the substrate. A source region and a drain region formed, a channel region sandwiched between the source region and the drain region on the surface of the silicon region, a gate insulating film formed on the channel region, and Forming a transistor structure having a gate electrode formed on the substrate and an insulating sidewall covering a side surface of the gate electrode; and depositing a cobalt film so as to cover an exposed silicon region of the transistor structure. And performing a heat treatment in an atmosphere containing ammonia gas while exposing the cobalt film. Therefore, a method of manufacturing a semiconductor device including a step of forming a cobalt silicide film in a self-aligning manner on the source region, the drain region and the gate electrode.
【請求項15】 前記コバルトシリサイド膜を形成する
工程は、400℃から700℃の間のある温度まで10
℃/秒以上のレートで前記コバルト膜を昇温させる熱処
理工程を含む請求項14に記載の半導体装置の製造方
法。
15. The step of forming the cobalt silicide film is performed at a temperature between 400 ° C. and 700 ° C.
The method of manufacturing a semiconductor device according to claim 14, further comprising a heat treatment step of raising the temperature of the cobalt film at a rate of not less than ° C./sec.
【請求項16】 前記コバルトシリサイド膜を形成する
工程は、 400℃から600℃の間のある温度まで10℃/秒以
上のレートで前記コバルト膜を昇温させる第1の熱処理
工程と、 前記コバルト膜のうちシリサイド化しなかった未反応部
分を選択的に除去する工程と、 前記第1の熱処理工程の温度よりも高い温度で、前記シ
リサイド膜の相転移を引きおこす第2の熱処理工程と、
を包含する請求項14に記載の半導体装置の製造方法。
16. The step of forming the cobalt silicide film includes: a first heat treatment step of raising the temperature of the cobalt film to a certain temperature between 400 ° C. and 600 ° C. at a rate of 10 ° C./sec or more; A step of selectively removing unreacted portions of the film that have not been silicided; a second heat treatment step of causing a phase transition of the silicide film at a temperature higher than the temperature of the first heat treatment step;
The method for manufacturing a semiconductor device according to claim 14, comprising:
【請求項17】 前記ソース領域およびドレイン領域に
対するドーピングを、前記コバルトシリサイド膜を形成
する工程の前に行う請求項14から16の何れかに記載
の半導体装置の製造方法。
17. The method according to claim 14, wherein doping of the source region and the drain region is performed before the step of forming the cobalt silicide film.
【請求項18】 前記ソース領域およびドレイン領域に
対するドーピングを、前記コバルトシリサイド膜を形成
する工程の後に行う請求項14から16の何れかに記載
の半導体装置の製造方法。
18. The method according to claim 14, wherein doping of the source region and the drain region is performed after the step of forming the cobalt silicide film.
JP10139566A 1997-06-24 1998-05-21 Method for manufacturing semiconductor device Expired - Fee Related JP2996644B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10139566A JP2996644B2 (en) 1997-06-24 1998-05-21 Method for manufacturing semiconductor device

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP16698997 1997-06-24
JP9-166989 1998-01-06
JP57498 1998-01-06
JP10-574 1998-01-06
JP10139566A JP2996644B2 (en) 1997-06-24 1998-05-21 Method for manufacturing semiconductor device

Publications (2)

Publication Number Publication Date
JPH11260757A JPH11260757A (en) 1999-09-24
JP2996644B2 true JP2996644B2 (en) 2000-01-11

Family

ID=27274525

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10139566A Expired - Fee Related JP2996644B2 (en) 1997-06-24 1998-05-21 Method for manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JP2996644B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10341039A (en) * 1997-04-10 1998-12-22 Toshiba Corp Semiconductor light emitting element and fabrication thereof

Also Published As

Publication number Publication date
JPH11260757A (en) 1999-09-24

Similar Documents

Publication Publication Date Title
US6255702B1 (en) Semiconductor device having junction depths for reducing short channel effect
US5818092A (en) Polycide film
US8927422B2 (en) Raised silicide contact
US20070042586A1 (en) STABILIZATION OF Ni MONOSILICIDE THIN FILMS IN CMOS DEVICES USING IMPLANTATION OF IONS BEFORE SILICIDATION
JPH0870053A (en) Manufacture of semiconductor device
JPH07142726A (en) Manufacture of field effect transistor
KR19980053694A (en) How to make MOSFET
US6720627B1 (en) Semiconductor device having junction depths for reducing short channel effect
JPH11283935A (en) Manufacture of semiconductor device
US20060063380A1 (en) Salicide process and method of fabricating semiconductor device using the same
JPH09312395A (en) Method of fabricating semiconductor device
US6150248A (en) Method for fabricating semiconductor device
JPH08330255A (en) Manufacture of semiconductor device
JP2996644B2 (en) Method for manufacturing semiconductor device
JP3003796B2 (en) Method of manufacturing MOS type semiconductor device
JP4011434B2 (en) Semiconductor device manufacturing method and semiconductor device
JPH08125182A (en) Fabrication of semiconductor device
JP2910064B2 (en) Method for manufacturing semiconductor device
JP2004228351A (en) Semiconductor device and its manufacturing method
JPH06310666A (en) Manufacture of cmos semiconductor device of dual gate structure
JP3384158B2 (en) Method for manufacturing semiconductor device
JPH07201777A (en) Manufacture of semiconductor device
JPH08339970A (en) Semiconductor device and manufacture thereof
JP2582337B2 (en) Method of manufacturing MOS transistor having source / drain regions and silicide with shallow junction
KR20040037847A (en) Method for fabricating semiconductor device

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19991012

LAPS Cancellation because of no payment of annual fees