JP2990779B2 - Signal waveform generation circuit by microcomputer - Google Patents
Signal waveform generation circuit by microcomputerInfo
- Publication number
- JP2990779B2 JP2990779B2 JP2274549A JP27454990A JP2990779B2 JP 2990779 B2 JP2990779 B2 JP 2990779B2 JP 2274549 A JP2274549 A JP 2274549A JP 27454990 A JP27454990 A JP 27454990A JP 2990779 B2 JP2990779 B2 JP 2990779B2
- Authority
- JP
- Japan
- Prior art keywords
- signal waveform
- signal
- microcomputer
- waveform data
- converter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Inverter Devices (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、インバータや通信用信号電源等において
使用される基準信号波形の発生と制御を行うマイコンに
よる信号波形発生回路に関するものである。Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a signal waveform generation circuit by a microcomputer that generates and controls a reference signal waveform used in an inverter, a communication signal power supply, and the like.
マイクロプロセッサ,メモリ,ディジタル制御用のLS
I技術の進歩に伴って、コンパクトで高性能・低価格の
マイコンを利用したディジタル制御が広く応用されるよ
うになった。LS for microprocessor, memory and digital control
With the advancement of I technology, digital control using a compact, high-performance, low-cost microcomputer has been widely applied.
従来、インバータのPWM制御用の基準正弦波信号発生
のために使用されていたマイコンは、分周回路を備えた
PLL変換部,アドレスカウンタ,正弦波データROM等を付
帯回路として備えていた。Conventionally, a microcomputer used to generate a reference sine wave signal for inverter PWM control has a frequency divider circuit.
A PLL converter, an address counter, a sine wave data ROM, and the like were provided as auxiliary circuits.
第2図は従来技術によるマイコンを使用した信号波形
発生回路である。FIG. 2 shows a signal waveform generating circuit using a microcomputer according to the prior art.
第2図において、5MHZのクロック信号を入力するマイ
コン部10にはCPU,ROM,RAM,I/Oポート,カウンタ・タイ
マーが内蔵されており、カウンタ・タイマーからは1KHZ
の信号がPLL変換部11へ送出される。In Figure 2, CPU in the microcomputer unit 10 for inputting a clock signal of 5MH Z, ROM, RAM, I / O ports, the counter-timer is built, 1 kH Z from the counter timer
Is sent to the PLL conversion unit 11.
上記カウンタ・タイマーからの信号は方形波であっ
て、最終段のD/Aコンバータ14から出力される基準正弦
波信号の周波数の20倍としてある。即ち50HZに対しては
1KHZ,60HZに対しては1.2KHZである。The signal from the counter / timer is a square wave, which is set to 20 times the frequency of the reference sine wave signal output from the D / A converter 14 at the final stage. That is, for 50H Z
1 kH Z, for 60H Z is 1.2KH Z.
PLL変換部11はPLL・ICを使用しており、入力周波数
(方形波)を整形し、かつ、50倍の周波数に変換してア
ドレスカウンタ12へ入力させる。The PLL converter 11 uses a PLL IC, shapes the input frequency (square wave), converts the input frequency (frequency) to a frequency 50 times, and inputs the frequency to the address counter 12.
上記アドレスカウンタ12はF/Fなどによって構成され
ており、入力方形波を立上り(又は立下り)エッジで検
出し、2進数の10ビット信号として出力するカウンタで
ある。The address counter 12 is configured by an F / F or the like, and is a counter that detects an input square wave at a rising (or falling) edge and outputs the signal as a binary 10-bit signal.
正弦波データROM13はアドレスの0番地から1000個分
のデータを書き込んでいるものであって、正弦波振幅の
最大値をFFH、最小値をOOHとし、入力クロック信号50KH
Zにおいては20μsごとに分解した1000個のデータを1
サイクルの正弦波データとして格納してあり、第4図に
示す通りである。Sine wave data ROM13 is a one that writes the data of 1000 pieces of the address 0 of the address, the maximum value of the sine wave amplitude and FF H, OO H the minimum value, the input clock signal 50KH
For Z , 1000 pieces of data decomposed every 20 μs
It is stored as the sine wave data of the cycle and is as shown in FIG.
D/Aコンバータ14は、正弦波データROM13から出力され
る10ビットのパラレル信号であるOOH〜FFHまでのデータ
をアナログ信号に変換し、50HZの正弦波として出力す
る。D / A converter 14, the data up to OO H to ff H is a parallel signal of 10 bits outputted from the sine wave data ROM13 into an analog signal, and outputs it as a sine wave 50H Z.
上述したようにマイコン部の付帯回路が多い理由は、
基準正弦波信号発生のためばかりでなく、マイコン部と
その付帯回路から異なった周波数のクロック信号を外部
回路へ供給する目的を持っていたことによるものであ
る。As mentioned above, the reason that there are many auxiliary circuits in the microcomputer
This is because not only the purpose of generating the reference sine wave signal but also the purpose of supplying a clock signal of a different frequency from the microcomputer unit and its accompanying circuit to an external circuit.
しかし乍ら、使用目的の異なる各種のクロック信号を
取り出すことは回路構成を複雑にするばかりでなく、マ
イコン機能を充分に発揮させることができず、かつ、構
成部品が多くなることによる寸法の増大や製造コストの
増加が発生していた。However, extracting various clock signals having different purposes of use not only complicates the circuit configuration, but also does not allow the microcomputer function to be sufficiently exhibited, and increases the dimensions due to the increase in the number of components. And increased production costs.
この発明は、上述した欠点を解消するためになされた
ものであって、マイコンの使用目的を単純化して基準信
号波形の発生とその制御に限定したものである。SUMMARY OF THE INVENTION The present invention has been made to solve the above-described drawbacks, and has been made to simplify the purpose of use of a microcomputer and to limit the generation and control of a reference signal waveform.
即ち、使用目的の異なる異種クロック信号は別回路か
ら供給することによって上述した複雑な付帯回路を省略
し、基準信号波形を任意に発生および制御することがで
きる簡単なマイコンによる信号波形発生回路を提供しよ
うとするものである。That is, by supplying different clock signals for different purposes from a separate circuit, the above-described complicated auxiliary circuit is omitted, and a signal waveform generation circuit is provided by a simple microcomputer capable of arbitrarily generating and controlling a reference signal waveform. What you want to do.
上述した課題を解決するために、この発明に係るマイ
コンによる信号波形発生回路は、CPU,RAM,ROM,カウンタ
・タイマー,I/Oポート等より成るマイコン部と、マイコ
ン部の出力信号である8ビットのパラレル信号をアナロ
グ信号波形に変換するD/Aコンバータとによって構成し
たものであり、信号波形データおよび波形データ送出タ
イミングをプログラムとして記憶する手段、上記記憶さ
れた信号波形をnビットのパラレル信号として出力する
手段、上記信号波形データと波形データ送出タイミング
を記憶したプログラムに基づいてゼロクロス切替信号お
よびゼロクロス点における信号波形の周波数変更を行う
手段を備えており、マイコン部に設けられたタイマー割
り込み機能によって上述した任意の信号波形を発生させ
るものである。In order to solve the above-described problems, a signal waveform generation circuit using a microcomputer according to the present invention includes a microcomputer section including a CPU, a RAM, a ROM, a counter / timer, an I / O port, and the like, and an output signal of the microcomputer section. A D / A converter for converting a bit parallel signal into an analog signal waveform, means for storing signal waveform data and waveform data transmission timing as a program, and converting the stored signal waveform into an n-bit parallel signal. And a means for changing the frequency of the zero-crossing switching signal and the signal waveform at the zero-crossing point based on a program storing the signal waveform data and the waveform data transmission timing, and a timer interrupt function provided in the microcomputer unit. Generates the above-mentioned arbitrary signal waveform.
マイコン部からD/Aコンバータへ出力される信号は12.
8KHZ,8ビットである。The signal output from the microcomputer to the D / A converter is 12.
8KH Z, is an 8-bit.
マイコン部に内蔵されているEEP・ROMには1サイクル
のアドレスをOOHからFFH(16進数)までとし、振幅の最
大値をFFH、最小値をOOHとした基準信号波形データが格
納されている。The EEP · ROM built in the microcomputer unit and the address of one cycle OO H to FF H (16 hex), stored reference signal waveform data the maximum value of the amplitude and FF H, OO H a minimum Have been.
即ち、アドレスは8ビットであるので1サイクルを25
6等分した信号波形データが下記の時間間隔をもって記
憶されている。That is, since the address is 8 bits, one cycle takes 25 times.
The signal waveform data divided into six equal parts are stored at the following time intervals.
1/12.8×103=78.125μs この基準信号波形データは、マイコン部に備えられた
タイマー割り込み機能を介してI/OポートからD/Aコンバ
ータへ出力されアナログ信号波形に変換される。1 / 12.8 × 10 3 = 78.125 μs This reference signal waveform data is output from the I / O port to the D / A converter via a timer interrupt function provided in the microcomputer unit and is converted into an analog signal waveform.
従来例においては、1サイクルを1,000等分した信号
波形データによっていたが、256等分でも充分正確に信
号波形データを記憶・再生することができる。In the conventional example, the signal waveform data is obtained by dividing one cycle into 1,000 equal parts. However, even with 256 equal parts, the signal waveform data can be stored and reproduced sufficiently accurately.
以下、この発明による実施例を図面によって説明す
る。第1図はこの発明のマイコンによる信号波形発生回
路の構成を示すブロック図である。Hereinafter, embodiments of the present invention will be described with reference to the drawings. FIG. 1 is a block diagram showing a configuration of a signal waveform generation circuit using a microcomputer according to the present invention.
クロック信号発生回路3は10MHZのクロック信号をマ
イコン部1へ送出する。Clock signal generating circuit 3 sends a clock signal of 10 MHz Z to the microcomputer unit 1.
マイコン部1は上記クロック信号を介して内蔵してい
るタイマー割り込み機能によって作動するCPU,RAM,EEP
・ROM,カウンタ・タイマー,I/Oポート等によって構成さ
れている。The microcomputer unit 1 includes a CPU, a RAM, and an EEP, which are activated by a built-in timer interrupt function via the clock signal.
-It is composed of ROM, counter / timer, I / O port, etc.
マイコン部1のI/OポートからD/Aコンバータ2への出
力信号は12.8KHZの8ビット信号であり、この信号波形
はD/Aコンバータ2において50HZのアナログ信号波形に
変換される。The output signal from the I / O port to the D / A converter 2 of the microcomputer unit 1 is a 8-bit signal 12.8KH Z, the signal waveform is converted into an analog signal waveform 50H Z in the D / A converter 2.
上記信号波形データはマイコン部1のEEP・ROMに記憶
されているものであって、信号波形の1サイクルを256
分周した78.125μs(1s/12.8×103)ごとに信号波形デ
ータを8ビット信号として格納している。The above-mentioned signal waveform data is stored in the EEPROM of the microcomputer unit 1.
The signal waveform data is stored as an 8-bit signal every 78.125 μs (1s / 12.8 × 10 3 ) after frequency division.
上述したように、マイコン部1のEEP・ROMに記憶され
ている信号波形データは、I/Oポートを介して直接D/Aコ
ンバータ2へ出力されるので、従来技術における回路に
設けられていたフィードバック回路を備えていない。As described above, since the signal waveform data stored in the EEPROM / ROM of the microcomputer unit 1 is directly output to the D / A converter 2 via the I / O port, the signal waveform data is provided in the circuit of the related art. Does not have a feedback circuit.
従って、タイム・ラグなしにアナログ信号波形がD/A
コンバータから出力されることになる。Therefore, the analog signal waveform can be converted to D / A without time lag.
It will be output from the converter.
また、信号波形データとその送出タイミングをプログ
ラムとして格納しているので、任意の信号波形を任意の
タイミングで送出したり止めたりすることも可能であ
る。Further, since the signal waveform data and its transmission timing are stored as a program, it is possible to transmit or stop an arbitrary signal waveform at an arbitrary timing.
即ち、予め信号波形データの任意に定めた点において
パルスを送出することを設定しておくことにより、ゼロ
クロスでの切替信号を出力することもでき、また、ゼロ
クロス点を境として信号波形データのタイミングを調整
して基準信号波形の周波数変更を行うことができる。That is, it is possible to output a switching signal at a zero cross by setting to transmit a pulse at an arbitrary predetermined point of the signal waveform data in advance, and it is also possible to output the timing of the signal waveform data with the zero cross point as a boundary. Can be adjusted to change the frequency of the reference signal waveform.
第5図は基準信号波形の周波数変更を示す波形図であ
り、第5図(a)は周波数を高くする場合を示し、第5
図(b)は周波数を低くする場合を示している。FIG. 5 is a waveform diagram showing a change in the frequency of the reference signal waveform, and FIG. 5 (a) shows a case where the frequency is increased.
FIG. 2B shows a case where the frequency is lowered.
上述した各種手段は信号波形データと波形データの送
出タイミングを記憶したプログラムを、マイコン部1に
備えられたタイマー割り込み機能によって作動させるこ
とによって実現できるものであり、その作動フローを第
3図に示す。The various means described above can be realized by operating a program storing the signal waveform data and the transmission timing of the waveform data by the timer interrupt function provided in the microcomputer unit 1, and the operation flow is shown in FIG. .
第3図において、システム初期化(101)はマイコン
部1のI/Oポートの設定やタイマー割り込みの時間設定
を行うルーチンであり、システム監視(102)は通常作
動時ループして回っているところでシーケンス的な処理
(始動、停止など)を行うルーチンである。タイマー割
り込み(103)はタイマー割り込みの設定によりジャン
プして来るところであり、割り込みでジャンプして来る
度に信号波形データテーブルからデータを取り込み(10
4)、I/Oポートへデータを出力する(105)ことによっ
て上述した各種手段が実行される。In FIG. 3, a system initialization (101) is a routine for setting an I / O port of the microcomputer unit 1 and setting a timer interrupt time, and the system monitoring (102) is performed in a loop during normal operation. This is a routine for performing a sequence of processes (start, stop, etc.). The timer interrupt (103) jumps according to the setting of the timer interrupt. Each time the timer jumps by the interrupt, data is fetched from the signal waveform data table (10
4), by outputting data to the I / O port (105), the various means described above are executed.
以上説明したように、この発明に係るマイコンによる
信号波形発生回路は、出力信号波形をプログラムとして
格納しているマイコン部と、このマイコン部の出力信号
をアナログ信号に変換するD/Aコンバータによって構成
したものであるので、従来方式によるマイコンを利用し
て信号波形制御回路の付帯回路として設けられている正
弦波データROM,アドレス・カウンタ,PLL変換部が不要と
なる。As described above, the signal waveform generation circuit of the microcomputer according to the present invention includes the microcomputer unit storing the output signal waveform as a program and the D / A converter for converting the output signal of the microcomputer unit into an analog signal. This eliminates the need for a sine wave data ROM, address counter, and PLL converter provided as an auxiliary circuit of the signal waveform control circuit using a conventional microcomputer.
従って、部品点数の減少により製造コストも下がり、
基板の小型化も可能となる効果がある。Therefore, the manufacturing cost is reduced due to the decrease in the number of parts,
There is an effect that the size of the substrate can be reduced.
また、マイコン部に内蔵したROMに記憶された信号波
形を直接D/Aコンバータへ出力するのでタイム・ラグな
しにアナログ信号波形として出力でき、信号波形データ
とその送出タイミングをプログラムとして格納している
のでゼロクロス切替信号の送出や信号波形の周波数変更
を行うこともできる利点もある。Also, since the signal waveform stored in the ROM built in the microcomputer is directly output to the D / A converter, it can be output as an analog signal waveform without time lag, and the signal waveform data and its transmission timing are stored as a program. Therefore, there is an advantage that the transmission of the zero-cross switching signal and the frequency change of the signal waveform can be performed.
第1図はこの発明の実施例を示すブロック図、第2図は
従来技術によるブッロク図、第3図はタイマ割り込み動
作を示すフローチャート、第4図はROMに格納された信
号波形図、第5図(a)および(b)は信号波形周波数
変更を示す波形図である。 1……マイコン部、 2……D/Aコンバータ、 3……クロック信号発生回路。1 is a block diagram showing an embodiment of the present invention, FIG. 2 is a block diagram according to the prior art, FIG. 3 is a flowchart showing a timer interrupt operation, FIG. 4 is a signal waveform diagram stored in a ROM, FIG. FIGS. 7A and 7B are waveform diagrams showing a change in signal waveform frequency. 1... Microcomputer section 2... D / A converter 3... Clock signal generation circuit.
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭59−63982(JP,A) 特開 昭63−164602(JP,A) 特開 昭62−195903(JP,A) 特開 平3−136178(JP,A) 特開 昭58−81603(JP,A) (58)調査した分野(Int.Cl.6,DB名) H03B 28/00 H02M 7/48 ──────────────────────────────────────────────────続 き Continuation of the front page (56) References JP-A-59-63982 (JP, A) JP-A-63-164602 (JP, A) JP-A-62-195903 (JP, A) 136178 (JP, A) JP-A-58-81603 (JP, A) (58) Fields investigated (Int. Cl. 6 , DB name) H03B 28/00 H02M 7/48
Claims (1)
ト等より成り、 信号波形データおよび上記波形データの送出タイミング
をプログラムとして記憶する手段と、 上記プログラムに記載された信号波形データをnビット
のパラレル信号としてD/Aコンバータへ送出する手段
と、 上記プログラムに記憶された信号波形データにパルス送
出点を設定することによりゼロクロス切替信号を送出す
る手段と、 上記プログラムに記憶された信号波形データのゼロクロ
ス点において信号波形データの送出タイミングを変更す
ることにより上記信号波形の周波数を変更する手段と、 を具備し、クロック信号入力を介して、内蔵するタイマ
ー割り込み機能により上記各手段を実行するマイコン部
と、 上記マイコン部のI/Oポートを介して入力するnビット
のパラレル信号をアナログ信号波形に変換するD/Aコン
バータと、 によって構成したことを特徴とするマイコンによる信号
波形発生回路。A means for storing signal waveform data and transmission timing of the waveform data as a program, comprising: a CPU, a RAM, a ROM, a counter / timer, an I / O port, and the like; and a signal waveform data described in the program. , As a n-bit parallel signal, a means for sending a zero-cross switching signal by setting a pulse sending point in the signal waveform data stored in the program, Means for changing the frequency of the signal waveform by changing the transmission timing of the signal waveform data at the zero-crossing point of the signal waveform data.The above means are provided by a built-in timer interrupt function via a clock signal input. The microcomputer to be executed, and the n-bit parallel input through the I / O port of the microcomputer And a D / A converter for converting a digital signal into an analog signal waveform.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2274549A JP2990779B2 (en) | 1990-10-12 | 1990-10-12 | Signal waveform generation circuit by microcomputer |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2274549A JP2990779B2 (en) | 1990-10-12 | 1990-10-12 | Signal waveform generation circuit by microcomputer |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH04150507A JPH04150507A (en) | 1992-05-25 |
JP2990779B2 true JP2990779B2 (en) | 1999-12-13 |
Family
ID=17543270
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2274549A Expired - Lifetime JP2990779B2 (en) | 1990-10-12 | 1990-10-12 | Signal waveform generation circuit by microcomputer |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2990779B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2005119231A1 (en) * | 2004-06-04 | 2005-12-15 | The Circle For The Promotion Of Science And Engineering | Characteristic measuring apparatus and characteristic measuring method |
-
1990
- 1990-10-12 JP JP2274549A patent/JP2990779B2/en not_active Expired - Lifetime
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2005119231A1 (en) * | 2004-06-04 | 2005-12-15 | The Circle For The Promotion Of Science And Engineering | Characteristic measuring apparatus and characteristic measuring method |
Also Published As
Publication number | Publication date |
---|---|
JPH04150507A (en) | 1992-05-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH04336308A (en) | Single-chip microcomputer | |
JP2990779B2 (en) | Signal waveform generation circuit by microcomputer | |
EP0099738A2 (en) | Function generators | |
JP2637564B2 (en) | Microcomputer with built-in motor controller circuit | |
JP3486718B2 (en) | Single chip microcomputer | |
CN217693281U (en) | PWM dead zone precision control circuit and SOC chip | |
JPH02134723U (en) | ||
JPH0341815A (en) | Pulse width modulation waveform generating circuit | |
JPH05303444A (en) | Clock signal feeder | |
JP2575633B2 (en) | Multiplexed PWM inverter | |
SU1548842A1 (en) | Radio pulse phase-manipulated code shaper | |
KR200284464Y1 (en) | Integrated Circuit for controlling motor | |
JPS5854398A (en) | Chime tone generation circuit | |
JPH0531364U (en) | Pulse generator | |
JPH01103169A (en) | Controlling circuit of pwm inverter device | |
JP2710661B2 (en) | PWM inverter control device | |
JPS60176481A (en) | Rotation controller of motor | |
JPS57193980A (en) | Phase control circuit for multiple connection type inverter | |
GB2398192A (en) | Digitally controlled switching signal generator | |
JPS6195652A (en) | Digital tone generating circuit | |
JPH0332225A (en) | Rectangular wave signal generator | |
JPH03103087A (en) | Motor speed control circuit | |
JPH04299073A (en) | Gate array unit generating three-phase signal | |
JPS5950777A (en) | Controller for inverter | |
JPS6074973A (en) | Reference signal forming circuit of synchronous pwm inverter |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081015 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081015 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091015 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091015 Year of fee payment: 10 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091015 Year of fee payment: 10 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091015 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101015 Year of fee payment: 11 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101015 Year of fee payment: 11 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
EXPY | Cancellation because of completion of term |