JP2985808B2 - Memory expansion detection circuit - Google Patents

Memory expansion detection circuit

Info

Publication number
JP2985808B2
JP2985808B2 JP8352871A JP35287196A JP2985808B2 JP 2985808 B2 JP2985808 B2 JP 2985808B2 JP 8352871 A JP8352871 A JP 8352871A JP 35287196 A JP35287196 A JP 35287196A JP 2985808 B2 JP2985808 B2 JP 2985808B2
Authority
JP
Japan
Prior art keywords
memory
power supply
power
turned
control circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP8352871A
Other languages
Japanese (ja)
Other versions
JPH10177434A (en
Inventor
和寿 伊賀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP8352871A priority Critical patent/JP2985808B2/en
Publication of JPH10177434A publication Critical patent/JPH10177434A/en
Application granted granted Critical
Publication of JP2985808B2 publication Critical patent/JP2985808B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Power Sources (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、メモリ保護回路に
関し、特にコンピュータ等情報処理装置のメモリ保護回
路に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a memory protection circuit, and more particularly to a memory protection circuit of an information processing device such as a computer.

【0002】[0002]

【従来の技術】この種の従来のメモリ増設検出回路とし
て、例えば特開平3−269635号公報には、レジュ
ームモードをサポートし、かつ、増設メモリをオプショ
ンとして持つパーソナルコンピュータとして、例えば図
4に示すように、増設メモリが抜かれたことを検出し、
NMI(ノンマスカブルインタラプト)割り込みを発す
る割り込み発生手段43と、このNMI割り込みを受信
することにより、システム情報を記憶装置へ保存し電源
信号を出力する割り込み処理手段41と、電源信号(パ
ワーオフコマンド)を受信することにより電源を遮断す
る電源装置44と、電源再投入時にシステム保存フラグ
を参照してシステム情報の保存を確認し、システム復元
させるシステムブートのための処理手段42と、システ
ムデータとシステム保存フラグが格納される記憶手段4
6と、を具備し、増設メモリを抜いたときにレジューム
モードで電源断にし、増設メモリを挿入して電源再投入
時に、増設メモリを抜く直前の状態に復帰する、ように
したパーソナルコンピュータが提案されている。
2. Description of the Related Art As a conventional memory expansion detection circuit of this kind, for example, Japanese Patent Laid-Open Publication No. Hei 3-269635 discloses a personal computer which supports a resume mode and has an additional memory as an option. To detect that the additional memory has been removed,
An interrupt generating means 43 for issuing an NMI (non-maskable interrupt) interrupt, an interrupt processing means 41 for receiving the NMI interrupt to save system information in a storage device and output a power signal, and a power signal (power-off command). A power supply unit 44 for shutting down the power by receiving the power, a processing unit 42 for system boot for confirming the saving of the system information by referring to the system saving flag when the power is turned on again, and restoring the system, Storage means 4 for storing flags
And a personal computer that is configured to turn off the power in the resume mode when the additional memory is removed, and to return to a state immediately before the additional memory is removed when the additional memory is inserted and the power is turned on again. Have been.

【0003】また、別の従来技術例として、例えば実開
平6−11042号公報には、ユーザが拡張メモリの増
設または交換を行う際に、拡張メモリの電源及びリフレ
ッシュ信号を自動的に切断することにより信頼性の向上
を図ったパーソナルコンピュータとして、図5に示すよ
うに、センサ57にてユーザによる拡張メモリ51の増
設または交換意志を検出することにより、電源制御回路
54、インタフェース制御回路56を介して、メモリカ
ードの脱着前に、メモリカードに供給すべき電源、及び
フレッシュ信号を切断し、システム側の拡張メモリイン
タフェース回路55や拡張メモリ自体の故障を未然に防
ぐようにした構成が提案されている。
As another prior art example, for example, Japanese Utility Model Laid-Open No. 6-11042 discloses that when a user expands or replaces an extension memory, the power supply of the extension memory and a refresh signal are automatically cut off. As shown in FIG. 5, a personal computer with improved reliability is provided with a power supply control circuit 54 and an interface control circuit 56 by detecting a user's intention to add or replace the extension memory 51 with a sensor 57 as shown in FIG. Therefore, a configuration has been proposed in which the power supply to be supplied to the memory card and the fresh signal are cut off before the memory card is inserted or removed, thereby preventing the failure of the extended memory interface circuit 55 on the system side or the extended memory itself. I have.

【0004】[0004]

【発明が解決しようとする課題】しかしながら、上記し
た従来技術は、メモリ通電中にメモリ増設を行い、メモ
リの破壊を招く可能性がある、という問題点を有してい
る。
However, the above-described prior art has a problem that the memory may be added while the memory is energized, and the memory may be destroyed.

【0005】その理由は、メモリ増設時に、メモリ通電
中であることを使用者に認識させる手段を具備していな
い、ことによる。また、メモリ増設時に自動で電源断を
実行する回路を持たない、ことによる。
The reason is that there is no means for recognizing the user that the memory is being energized when the memory is added. In addition, there is no circuit for automatically executing power-off when a memory is added.

【0006】したがって、本発明は、上記問題点に鑑み
てなされたものであって、その目的は、メモリ増設時に
コンピュータ使用者にメモリ通電中であることを通知、
あるいはメモリの電源断を実行し、通電中のメモリ増設
によるメモリ破壊及びコンピュータ本体の破壊を確実に
防止するメモリ増設検出回路を提供することにある。
SUMMARY OF THE INVENTION Accordingly, the present invention has been made in view of the above problems, and has as its object to notify a computer user that a memory is being powered when a memory is added,
Another object of the present invention is to provide a memory expansion detection circuit that executes power supply to a memory and reliably prevents memory destruction and destruction of a computer main body due to memory expansion while power is supplied.

【0007】[0007]

【課題を解決するための手段】前記目的を達成するた
め、本発明のメモリ増設検出回路は、コンピュータ本体
の筐体備えられたメモリ増設用筐体カバーの開閉に伴
いオン/オフ制御されるスイッチと前記スイッチの出
力を受け、メモリの電源及び前記コンピュータ本体のシ
ステム電源の供給をオン/オフ制御する電源制御回路
と、を備え、前記システム電源がオフとされており、且
つ前記メモリ電源がオンとされる場合に於いて、前記ス
イッチにより前記メモリ増設用筐体カバーが開けられた
ことが検出された際、メモリ増設操作と検知し、前記電
源制御回路から前記システム電源を供給して前記コンピ
ュータをブートすることで通常動作状態へ復帰させ、メ
モリ電源がオン状態の旨を操作者に警告する、ことを特
徴とする。
In order to achieve the above object, a memory expansion detecting circuit according to the present invention comprises a computer main body.
Accompanied with opening and closing of the memory expansion Yokatamitai cover provided in the housing
A switch whose on / off control is performed, and the output of the switch.
Power to the memory and the computer
Power supply control circuit that controls on / off of the supply of stem power
Wherein the system power is turned off, and
When the memory power is turned on,
Switch opened the memory expansion case cover
Is detected, a memory expansion operation is detected, and the power
Supply the system power from the
Boot the computer to return to normal operation,
Mori power you a warning to the effect that the ON state to the operator, characterized in that.

【0008】また、本発明は、前記通常動作状態へ復帰
実行後、磁気記憶装置等の不揮発型の書き込み可能記
憶装置に、メモリ増設に際して電源断される前記メモリ
部、及び前記コンピュータのレジスタ情報を退避し、そ
の後、前記電源制御回路以外の電源断する、ことを特
徴とする。
Further, according to the present invention, it is possible to return to the normal operation state.
The post-execution, writable nonvolatile type such as a magnetic storage device Symbol
The memory which is turned off when the memory is added to the storage device
Unit and the register information of the computer are saved, and thereafter, power supplies other than the power supply control circuit are cut off.

【0009】[0009]

【発明の実施の形態】本発明の実施の形態について以下
に説明する。コンピュータ本体の筐体に備えられたメモ
リ増設用筐体カバー(図1の4)の開閉に伴いオン/オ
フ制御されるスイッチ(図1の2)と、このスイッチの
出力を受け、メモリの電源及びコンピュータ本体のシス
テム電源の供給をオン/オフ制御する電源制御回路(図
2の7)を備え、例えばシステム電源オフ時において、
メモリ電源オン時の場合、スイッチ(図1の2)によ
り、メモリ増設用筐体カバー(図1の4)が開けられた
ことを検出された際に、メモリ増設操作と検知し、シス
テム電源を供給して、レジュームを行い、警告する。
Embodiments of the present invention will be described below. A switch (2 in FIG. 1) that is turned on / off in accordance with opening / closing of a memory expansion housing cover (4 in FIG. 1) provided on the housing of the computer main body, and receives an output of the switch to supply power to the memory. And a power supply control circuit (7 in FIG. 2) for controlling on / off of the supply of the system power supply of the computer main body.
When the memory power is turned on, when it is detected that the switch for memory expansion (4 in FIG. 1) is opened by the switch (2 in FIG. 1), it is detected as a memory expansion operation, and the system power is turned on. Supply, resume and warn.

【0010】また本発明の実施の形態においては、レジ
ューム処理実行後、磁気記憶装置等所定の記憶装置(図
3の18)に、メモリ増設等に際して、電源断されるメ
モリ(図1の14)及びコンピュータの各種レジスタの
情報を退避し、その後、メモリ電源を断する。
In the embodiment of the present invention, the memory (14 in FIG. 1) is turned off when a memory is added to a predetermined storage device (18 in FIG. 3) such as a magnetic storage device after executing the resume process. Then, the information of various registers of the computer is saved, and then the memory power is turned off.

【0011】このように、本発明の実施の形態において
は、メモリの通電の有無を、メモリを増設するための動
作、すなわち、メモリ増設用筐体カバー(図1の4)の
開閉により検出している。
As described above, in the embodiment of the present invention, the presence or absence of energization of the memory is detected by the operation for expanding the memory, that is, by opening and closing the memory expansion housing cover (4 in FIG. 1). ing.

【0012】このため、コンピュータ使用者は、メモリ
通電中にあっては、メモリ増設時に警告(例えば図1の
警告LED6を介して)を受けるため、容易に通電中か
否か判断することができる。
For this reason, the computer user receives a warning (for example, via the warning LED 6 in FIG. 1) at the time of memory expansion while the memory is energized, so that the computer user can easily determine whether the power is energized. .

【0013】また、メモリ増設用筐体カバー(図1の
4)の開閉により、電源の制御を行うことにより、メモ
リ増設時に通電中であるという事態を確実に回避するこ
とができる。
Further, by controlling the power supply by opening and closing the memory expansion housing cover (4 in FIG. 1), it is possible to reliably avoid a situation in which power is supplied when the memory is expanded.

【0014】[0014]

【実施例】上記した本発明の実施の形態について更に詳
細に説明すべく、本発明の実施例を図面を参照して以下
に説明する。
BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a block diagram showing an embodiment of the present invention;

【0015】図1(A)は、本発明の一実施例の構成を
示す平面図(背面図)であり、及び図1(B)は、図1
(A)のX−X′線の側断面図である。
FIG. 1A is a plan view (rear view) showing the structure of one embodiment of the present invention, and FIG.
It is a sectional side view of the XX 'line of (A).

【0016】図1を参照すると、本実施例においては、
ノートパソコン本体1に内蔵されるメインボード5上に
増設メモリボード3を増設する構造とされており、増設
メモリボード3を増設する場合、ノートパソコン本体1
の増設メモリ用筐体カバー4を開ける。スイッチ2は、
この増設メモリ用筐体カバー4の開閉に伴いオン、オフ
する。また本体背面には警告用のLED6が設けられて
いる。
Referring to FIG. 1, in the present embodiment,
The additional memory board 3 is configured to be added on the main board 5 built in the notebook personal computer body 1. When the additional memory board 3 is added, the notebook personal computer 1
Is opened. Switch 2
It turns on and off with the opening and closing of the additional memory case cover 4. A warning LED 6 is provided on the back of the main body.

【0017】図2は、本実施例における、スイッチ及び
電源制御回路の構成を示した図である。図2を参照する
と、スイッチ2のオン、オフによりメモリ増設検出信号
8が変化する。メモリ増設検出信号8は、プルアップ抵
抗9を介して電源VCC側にプルアップされて電源制御
回路7に入力されており、スイッチ2がオン時には低電
位(“L”レベル)、スイッチ2がオフ時には高電位
(“H”レベル)となる。
FIG. 2 is a diagram showing the configuration of a switch and a power supply control circuit in this embodiment. Referring to FIG. 2, the memory expansion detection signal 8 changes depending on whether the switch 2 is turned on or off. The memory expansion detection signal 8 is pulled up to the power supply VCC via a pull-up resistor 9 and is input to the power supply control circuit 7. When the switch 2 is turned on, it has a low potential ("L" level), and the switch 2 is turned off. Sometimes, the potential becomes high (“H” level).

【0018】システム用電源FET(電界効果トランジ
スタ)12は、システム全体に電源供給を行い、電源制
御回路7より出力されたシステム用電源FET制御信号
10によりオン/オフ制御される。また、メモリ用電源
FET13はメモリ14に電源供給を行い電源制御回路
7より出力されたメモリ用電源FET制御信号11によ
りオン/オフ制御される。
A system power supply FET (field effect transistor) 12 supplies power to the entire system, and is turned on / off by a system power supply FET control signal 10 output from a power supply control circuit 7. The memory power FET 13 supplies power to the memory 14 and is turned on / off by a memory power FET control signal 11 output from the power control circuit 7.

【0019】次に、本発明の実施例について、図1及び
図2を参照して詳細に説明する。
Next, an embodiment of the present invention will be described in detail with reference to FIGS.

【0020】スイッチ2は、増設メモリ用筐体カバー4
が閉じている時は常にオンとなり、一方、増設メモリ用
筐体カバー4が開いている時はオフとなる。
The switch 2 includes a housing cover 4 for additional memory.
Is always on when is closed, while it is off when the additional memory housing cover 4 is open.

【0021】上記したように、スイッチ2がオンの場合
メモリ増設検出信号8は“L”レベルとなり、反対にス
イッチ2がオフの場合にはメモリ増設検出信号8は
“H”レベルとなる。
As described above, when the switch 2 is on, the memory expansion detection signal 8 is at "L" level, and when the switch 2 is off, the memory expansion detection signal 8 is at "H" level.

【0022】またサスペンド状態の場合、メモリ用電源
FET13はオンとされ、メモリ14には、電源供給さ
れ、一方、システム用電源FET12はオフとされ、シ
ステムは電源断状態である。
In the suspend state, the power FET 13 for the memory is turned on, the power is supplied to the memory 14, and the power FET 12 for the system is turned off, so that the system is in the power-off state.

【0023】電源制御回路7は、メモリ増設検出信号8
として“H”レベル(スイッチ2がオフ;増設メモリ用
筐体カバー4が開状態)を一定時間以上継続することを
検出すると、システム用電源FET12をオン状態(導
通状態)にする。これに伴って、システム電源が供給さ
れてコンピュータシステムがブートし、ソフトウェアが
レジューム処理を開始する。なお、メモリ増設検出信号
8が一定時間“H”レベルである場合にシステム用電源
FET12をオン状態とするのは、ノイズ等の影響を回
避しカバー4の開状態を確実に検知するためでもある。
The power supply control circuit 7 has a memory extension detection signal 8
When it is detected that the "H" level (the switch 2 is off; the additional memory case cover 4 is in the open state) continues for a certain period of time or longer, the system power supply FET 12 is turned on (conducting state). Along with this, the system power is supplied, the computer system boots, and the software starts the resume processing. The reason that the system power supply FET 12 is turned on when the memory expansion detection signal 8 is at the “H” level for a certain period of time is to avoid the influence of noise and the like and to reliably detect the open state of the cover 4. .

【0024】上記の通り、本実施例においては、コンピ
ュータ使用者が増設メモリ用筐体カバー4の開閉を行う
ことでレジューム処理が行われるため、コンピュータ使
用者に対して警告を与えることが可能となる。
As described above, in this embodiment, since the resume process is performed by opening and closing the additional memory case cover 4 by the computer user, it is possible to give a warning to the computer user. Become.

【0025】次に、本発明の第2の実施例について図面
を参照して説明する。図3は、本発明の第2の実施例の
構成を示す図である。
Next, a second embodiment of the present invention will be described with reference to the drawings. FIG. 3 is a diagram showing the configuration of the second embodiment of the present invention.

【0026】図3を参照すると、本実施例において、ス
イッチ2、プルアップ抵抗9、電源制御回路7、システ
ム用電源FET制御信号10、メモリ用電源FET制御
信号11、システム用電源FET12、メモリ用電源F
ET13は、前記第1の実施例と同様に接続されてい
る。
Referring to FIG. 3, in this embodiment, the switch 2, the pull-up resistor 9, the power supply control circuit 7, the system power supply FET control signal 10, the memory power supply FET control signal 11, the system power supply FET 12, Power supply F
The ET 13 is connected in the same manner as in the first embodiment.

【0027】システム用電源FET12は、CPU1
6、周辺制御部17、磁気記憶装置18用のシステム電
源としてシステム電源プレーン15に接続されている。
The system power supply FET 12 is connected to the CPU 1
6, peripheral control unit 17 and magnetic storage device 18 are connected to system power supply plane 15 as a system power supply.

【0028】CPU16は周辺制御部17を通して磁気
記憶装置18、メモリ14を制御している。
The CPU 16 controls the magnetic storage device 18 and the memory 14 through the peripheral control unit 17.

【0029】前記実施例と同様、コンピュータ使用者が
増設メモリ用筐体カバー4の開閉を行うことでレジュー
ム処理が行われる。
As in the above embodiment, the computer user opens and closes the additional memory housing cover 4 to perform the resume process.

【0030】レジューム処理において、ソフトウェア
は、増設メモリ用筐体カバー4の開閉の要因であるか否
かを判別し、増設メモリ用筐体カバー4の開閉が要因で
あれば、CPU16、周辺制御部17を通して、メモリ
14の内容を、磁気記憶装置18へ転送する。
In the resume processing, the software determines whether or not the opening / closing of the additional memory casing cover 4 is a factor, and if the opening / closing of the additional memory casing cover 4 is a factor, the CPU 16 and the peripheral control unit Through 17, the contents of the memory 14 are transferred to the magnetic storage device 18.

【0031】その後、システム電源プレーン15とメモ
リ14への電源を電源制御回路7が切断する。
Thereafter, the power supply control circuit 7 cuts off the power supply to the system power supply plane 15 and the memory 14.

【0032】本実施例においては、上記の通り、コンピ
ュータ使用者が増設メモリ用筐体カバー4の開閉を行う
ことで、自動的にメモリ14の内容を磁気記憶装置に退
避しシステムメモリ14の電源断を行いコンピュータ使
用者が特別な対応なしにメモリ増設を行うことが可能と
なる。なお、磁気記憶装置18の代わりに、書き込み可
能な不揮発性メモリとしてもよいことは勿論である。
In this embodiment, as described above, when the computer user opens and closes the additional memory housing cover 4, the contents of the memory 14 are automatically saved to the magnetic storage device, and the power of the system memory 14 is turned on. This makes it possible for the computer user to expand the memory without special measures. It is needless to say that a writable nonvolatile memory may be used instead of the magnetic storage device 18.

【0033】[0033]

【発明の効果】以上説明したように、本発明によれば、
下記記載の効果を奏する。
As described above, according to the present invention,
The following effects are obtained.

【0034】本発明の第1の効果は、コンピュータ使用
者がメモリ増設時に、メモリ通電状態を認識することが
できる、ということである。これにより、メモリ通電中
にメモリ増設することを防止し、またメモリ通電中に人
為的にメモリ増設を行うことはできなくなる。
A first effect of the present invention is that a computer user can recognize a memory energized state when a memory is added. As a result, it is possible to prevent memory expansion while the memory is energized, and it is impossible to artificially expand the memory while the memory is energized.

【0035】その理由は、本発明においては、メモリ通
電時においてメモリ増設を行おうとした際、レジューム
を行い、メモリ通電であることを警告する、からであ
る。
The reason for this is that, in the present invention, when an attempt is made to add a memory when the memory is energized, a resume is performed to warn that the memory is energized.

【0036】本発明の第2の効果は、コンピュータ使用
者がメモリ増設時に、メモリ通電状態であっても、電源
を断し、これにより、いつでもメモリ増設が可能とな
る。
A second effect of the present invention is that the power is turned off even if the computer user is energizing the memory when the computer is expanded, so that the memory can be expanded at any time.

【0037】その理由は、本発明においては、メモリ増
設用筐体カバーを開くことによりメモリの内容を他の記
憶装置に移し、メモリの電源断を実行するからである。
The reason is that, in the present invention, the contents of the memory are transferred to another storage device by opening the memory expansion case cover, and the power of the memory is cut off.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施例の構成を示す図である。FIG. 1 is a diagram showing a configuration of an embodiment of the present invention.

【図2】本発明のメモリ増設検出回路の一実施例の回路
構成を示す図である。
FIG. 2 is a diagram showing a circuit configuration of an embodiment of a memory expansion detection circuit of the present invention.

【図3】本発明のメモリ増設検出回路の他の実施例の回
路構成を示す図である。
FIG. 3 is a diagram showing a circuit configuration of another embodiment of the memory expansion detection circuit of the present invention.

【図4】従来技術の構成を示す図である。FIG. 4 is a diagram showing a configuration of a conventional technique.

【図5】従来技術の構成を示す図である。FIG. 5 is a diagram showing a configuration of a conventional technique.

【符号の説明】[Explanation of symbols]

1 ノートパソコン本体 2 スイッチ 3 増設メモリボード 4 増設メモリ用筐体カバー 5 メインボード 6 警告LED 7 電源制御回路 8 メモリ増設検出信号 9 プルアップル抵抗 10 システム用電源FET制御信号 11 メモリ用電源FET制御信号 12 システム用電源FET 13 メモリ用電源FET 14 メモリ 15 システム電源プレーン 16 CPU 17 周辺制御部 18 磁気記憶装置 DESCRIPTION OF SYMBOLS 1 Notebook PC main body 2 Switch 3 Additional memory board 4 Additional memory case cover 5 Main board 6 Warning LED 7 Power control circuit 8 Memory expansion detection signal 9 Pull apple resistor 10 System power FET control signal 11 Memory power FET control signal 12 Power FET for System 13 Power FET for Memory 14 Memory 15 System Power Plane 16 CPU 17 Peripheral Control Unit 18 Magnetic Storage

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6,DB名) G06F 1/26 G06F 1/32 G06F 12/16 G06F 12/16 340 ──────────────────────────────────────────────────続 き Continued on the front page (58) Field surveyed (Int.Cl. 6 , DB name) G06F 1/26 G06F 1/32 G06F 12/16 G06F 12/16 340

Claims (3)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】コンピュータ本体の筐体に備えられたメモ
リ増設用筐体カバーの開閉に伴いオン/オフ制御される
スイッチと、 前記スイッチの出力を受け、メモリの電源及び前記コン
ピュータ本体のシステム電源の供給をオン/オフ制御す
る電源制御回路と、を備え、 前記システム電源がオフとされており、且つ前記メモリ
電源がオンとされる場合に於いて、前記スイッチにより
前記メモリ増設用筐体カバーが開けられたことが検出さ
れた際、メモリ増設操作と検知し、前記電源制御回路か
ら前記システム電源を供給して前記コンピュータをブー
トすることで通常動作状態へ復帰させ、メモリ電源がオ
ン状態の旨を操作者に警告する、ことを特徴とするメモ
リ増設検出回路。
And 1. A switch which is turned on / off control with the opening and closing of the computer memory expansion housing cover provided on the housing, receiving the output of said switch, the memory power source and the con <br/> A power supply control circuit for controlling on / off of a system power supply of the computer main body, wherein when the system power supply is turned off and the memory power supply is turned on, the memory is controlled by the switch. When it is detected that the expansion case cover is opened, it is detected that the memory expansion operation is performed, and the system power is supplied from the power supply control circuit to boot the computer.
To return to the normal operating state by preparative, memory power warning to the effect that the ON state to the operator, memory expansion detection circuit, characterized in that.
【請求項2】前記通常動作状態へ復帰を実行後、磁気記
憶装置等の不揮発型の書き込み可能記憶装置に、メモリ
増設に際して電源断される前記メモリ部、及び前記コン
ピュータのレジスタ情報を退避し、その後、前記電源制
御回路以外の電源断する、ことを特徴とする請求項
記載のメモリ増設検出回路。
2. After executing the return to the normal operation state, the memory section and the register information of the computer which are turned off when a memory is added are evacuated to a nonvolatile writable storage device such as a magnetic storage device. After that, the power supply
To interrupt the power supply of the non-control circuit, characterized in that claim 1
The memory expansion detection circuit according to the above description.
【請求項3】メモリ部と、本体システム部と、書き込み
可能な不揮発型記憶装置とを備えた情報処理装置におい
装置筐体に設けられたメモリ増設用開口と前記開口を覆うカバーと前記カバーが開けられたことを検出する検出手段と前記メモリ部及び前記システム部への電源への供給及び
停止を制御する電源制御回路とを備え前記メモリ部への電源が供給され、及び前記システム部
への電源が停止されている場合において、前記電源制御
回路は、前記検出手段から前記カバーが開かれたことを
検知した旨が通知されると、前記システム部へ電源を供
給し、前記シス テム部は、前記メモリ部に記憶されてい
る情報を前記不揮発型記憶装置に退避させ、前記電源制
御回路は、前記メモリ部及び前記システム部の電源を停
止する、 ことを特徴とする情報処理装置。
3. A memory section, a main body system section, and a writing section.
Information processing device having a non-volatile storage device capable of
Te, a memory expansion opening provided in the device housing, the supply of a cover covering the opening, a detecting means for detecting that the cover has been opened, the power to the memory unit and the system unit and
Comprising a power control circuit for controlling the stop, the power supply to the memory unit is supplied, and the system unit
When the power supply to the
The circuit detects that the cover has been opened from the detection means.
When notified of the detection, power is supplied to the system unit.
Feeding, and the system unit, are stored in the memory unit
Information stored in the non-volatile storage device,
The control circuit stops the power supply of the memory unit and the system unit.
An information processing apparatus, which stops .
JP8352871A 1996-12-13 1996-12-13 Memory expansion detection circuit Expired - Fee Related JP2985808B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8352871A JP2985808B2 (en) 1996-12-13 1996-12-13 Memory expansion detection circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8352871A JP2985808B2 (en) 1996-12-13 1996-12-13 Memory expansion detection circuit

Publications (2)

Publication Number Publication Date
JPH10177434A JPH10177434A (en) 1998-06-30
JP2985808B2 true JP2985808B2 (en) 1999-12-06

Family

ID=18427023

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8352871A Expired - Fee Related JP2985808B2 (en) 1996-12-13 1996-12-13 Memory expansion detection circuit

Country Status (1)

Country Link
JP (1) JP2985808B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012226605A (en) * 2011-04-20 2012-11-15 Canon Inc Information processor, control method therefor, and program
JP5883405B2 (en) * 2013-02-20 2016-03-15 レノボ・シンガポール・プライベート・リミテッド Energizing range control method and portable electronic device

Also Published As

Publication number Publication date
JPH10177434A (en) 1998-06-30

Similar Documents

Publication Publication Date Title
JP5128677B2 (en) System and method for fast platform hibernation and resume
US6065121A (en) Control of computer system wake/sleep transitions
US20020104030A1 (en) ACPI compliant computer system and overtemperature protection method therefor
JP3869049B2 (en) Method for preventing loss of device configuration during standby in computer system and controller circuit for capturing device configuration
US5613092A (en) Peripheral card having an adaptive PCMCIA compliant interface
US6491226B1 (en) Method and apparatus for preventing extraction of card-shaped functional device for information processing apparatus, and recording medium storing program for realizing extraction preventing operation on computer
JP2985808B2 (en) Memory expansion detection circuit
JPH0370246B2 (en)
JP2755209B2 (en) Input device for power saving control
KR100586981B1 (en) Computer system and method of controlling the same
JPH11282685A (en) Information processor
KR101022468B1 (en) Embedded computer system for reducing the time for rebooting the unusually logged off system
JP3440383B2 (en) Card interface device
JPH10254590A (en) Integrated circuit and information processor
JPH081578B2 (en) Power supply switching control device
JPH0566863A (en) Information processor
JPH08129512A (en) Information setting device of camera
KR20010081534A (en) Method for programming flash memory of target board having CPU on the PCI bus
JPH0731305Y2 (en) Protection management device
JPH04151704A (en) Power source interface circuit for personal computer system
JPH0519884A (en) Electronic equipment
JPH1115669A (en) Information processor and installing method at the processor
JPH07334272A (en) Information processor
JPH05128008A (en) Memory control circuit
JPH0773117A (en) Microcomputer operation-type information equipment

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19990831

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071001

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081001

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091001

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101001

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111001

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111001

Year of fee payment: 12

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111001

Year of fee payment: 12

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121001

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121001

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121001

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121001

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131001

Year of fee payment: 14

LAPS Cancellation because of no payment of annual fees