JP2980379B2 - Gallium nitride based compound semiconductor light emitting device and method of manufacturing gallium nitride based compound semiconductor - Google Patents
Gallium nitride based compound semiconductor light emitting device and method of manufacturing gallium nitride based compound semiconductorInfo
- Publication number
- JP2980379B2 JP2980379B2 JP9525862A JP52586297A JP2980379B2 JP 2980379 B2 JP2980379 B2 JP 2980379B2 JP 9525862 A JP9525862 A JP 9525862A JP 52586297 A JP52586297 A JP 52586297A JP 2980379 B2 JP2980379 B2 JP 2980379B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- gallium nitride
- compound semiconductor
- based compound
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Led Devices (AREA)
Description
【発明の詳細な説明】 技術分野 本発明は、青色領域から紫外領域で発光する窒化ガリ
ウム系化合物半導体発光素子、およびこの発光素子に用
いられる窒化ガリウム系化合物半導体の製造方法に関す
る。Description: TECHNICAL FIELD The present invention relates to a gallium nitride-based compound semiconductor light-emitting device that emits light in a blue region to an ultraviolet region, and a method of manufacturing a gallium nitride-based compound semiconductor used for the light-emitting device.
背景技術 青色より短い波長領域で発光する発光素子は、フルカ
ラーディスプレーや、高い密度で記録可能な光ディスク
用光源として期待されている。このような発光素子に用
いられる半導体として、ZnSe等のII−VI族化合物半導
体、SiC、およびGaN等のIII−V族化合物半導体が知ら
れている。これらの半導体に対する研究は盛んになされ
ている。最近、GaNやInxGa1-xN(0<x<1、以下InGa
Nとも略称する)等の化合物半導体を用いて、青色発光
ダイオードが実現され、窒化ガリウム系化合物半導体を
用いた発光素子は注目されている(特開平7−162038号
公報)。BACKGROUND ART Light-emitting elements that emit light in a wavelength region shorter than blue are expected as full-color displays and light sources for optical disks capable of recording at high density. As semiconductors used for such light emitting devices, II-VI compound semiconductors such as ZnSe and III-V compound semiconductors such as SiC and GaN are known. Research on these semiconductors is being actively conducted. Recently, GaN and In x Ga 1-x N (0 <x <1, hereinafter referred to as InGa
A blue light emitting diode is realized by using a compound semiconductor such as N), and a light emitting element using a gallium nitride-based compound semiconductor is receiving attention (Japanese Patent Application Laid-Open No. 7-162038).
図19を参照しながら、従来の窒化ガリウム系化合物半
導体発光素子を説明する。この発光素子は、サファイア
(単結晶Al2O3)基板100上に、GaNバッファ層101、n型
AlxGa1-xN(0<x<1、以下AlGaNとも略称する)クラ
ッド層102、InGaN活性層103、p型AlGaNクラッド層10
4、およびp型GaNコンタクト層105を順次積層した構造
を備えている。p型GaNコンタクト層105の上には、p側
電極(Au電極)107が形成され、n型AlGaNクラッド層10
2の一部露出部分上に、n側電極(Al電極)108が形成さ
れている。A conventional gallium nitride-based compound semiconductor light emitting device will be described with reference to FIG. This light-emitting element has a GaN buffer layer 101 and an n-type buffer layer on a sapphire (single crystal Al 2 O 3 ) substrate 100.
Al x Ga 1 -xN (0 <x <1, hereinafter abbreviated as AlGaN) cladding layer 102, InGaN active layer 103, p-type AlGaN cladding layer 10
4, and a structure in which a p-type GaN contact layer 105 is sequentially laminated. A p-side electrode (Au electrode) 107 is formed on the p-type GaN contact layer 105, and the n-type AlGaN cladding layer 10 is formed.
An n-side electrode (Al electrode) 108 is formed on a part of the portion 2 exposed.
以下に、図20(a)〜(d)を参照しながら、上記従
来の発光素子に用いられる窒化ガリウム系化合物半導体
の製造方法を説明する。Hereinafter, a method of manufacturing a gallium nitride-based compound semiconductor used in the above-described conventional light emitting device will be described with reference to FIGS.
窒化ガリウム系化合物半導体の形成に、一般的に、有
機金属気相成長法(MOVPE法)や分子線エピタキシー法
(MBE法)が用いられている。ここでは、例えば、MOVPE
法を用いて、窒化ガリウム系化合物半導体を形成する方
法について説明する。In general, metal organic chemical vapor deposition (MOVPE) or molecular beam epitaxy (MBE) is used to form a gallium nitride-based compound semiconductor. Here, for example, MOVPE
A method for forming a gallium nitride-based compound semiconductor using the method will be described.
図20(a)に示されるようなサファイア(単結晶Al2O
3)基板121を、不図示のMOVPE装置の反応炉に設置した
後、600℃程度の温度で、有機金属のトリメチルガリウ
ム(TMG)と、アンモニア(NH3)を基板121上に供給す
る。キャリアガスは、水素である。このようにして、多
結晶状態のGaN層122aを基板121上に堆積させる。Sapphire (single crystal Al 2 O) as shown in FIG.
3 ) After placing the substrate 121 in a reaction furnace of a MOVPE apparatus (not shown), an organic metal trimethylgallium (TMG) and ammonia (NH 3 ) are supplied onto the substrate 121 at a temperature of about 600 ° C. The carrier gas is hydrogen. Thus, the polycrystalline GaN layer 122a is deposited on the substrate 121.
次に、GaN多結晶層122aの上に、GaN単結晶層を形成す
る。図2(b)は、GaN単結晶層の成長シーケンスを示
す。以下に、この工程をより詳細に説明する。Next, a GaN single crystal layer is formed on the GaN polycrystalline layer 122a. FIG. 2B shows a growth sequence of the GaN single crystal layer. Hereinafter, this step will be described in more detail.
Ga原料であるTMGの供給を停止し、基板121の温度を10
00℃程度に昇温した後、再びTMGを基板上に供給する。
これによって、図20(b)に示されるように、結晶軸に
沿った配向性の高いGaN単結晶の核122bが形成される。
このような温度(1000℃)で形成されるGaN単結晶の核1
22bの粒径の範囲は、約数μm〜数百μmである。The supply of TMG, which is a Ga raw material, was stopped, and the temperature of
After the temperature is raised to about 00 ° C., TMG is supplied onto the substrate again.
As a result, as shown in FIG. 20B, nuclei 122b of the GaN single crystal having high orientation along the crystal axis are formed.
GaN single crystal nuclei 1 formed at such a temperature (1000 ° C)
The range of the particle size of 22b is about several μm to several hundred μm.
次に、基板温度を1000℃に維持しながら、TMG、NH3の
供給を続けると、図20(c)に示されるように、GaN単
結晶の核122bは、主に2次元的に成長する。これによっ
て、核122bは互いにつながって、図20(d)に示される
ように、GaNの単結晶層122cが形成される。GaN多結晶層
122aおよびGaN単結晶層122cが、GaNバッファ層122を構
成する。Next, when the supply of TMG and NH 3 is continued while maintaining the substrate temperature at 1000 ° C., as shown in FIG. 20C, the GaN single crystal nucleus 122b mainly grows two-dimensionally. . As a result, the nuclei 122b are connected to each other to form a GaN single crystal layer 122c as shown in FIG. GaN polycrystalline layer
122a and GaN single crystal layer 122c constitute GaN buffer layer 122.
次に、GaNバッファ層122の上に、MOVPE法によって、
不図示の他の窒化ガリウム系半導体層を成長させる。Next, on the GaN buffer layer 122, by MOVPE method,
Another gallium nitride based semiconductor layer (not shown) is grown.
上記成長法によると、GaN単結晶層122cは、1000℃で
の1段階の結晶成長で形成される。According to the above growth method, the GaN single crystal layer 122c is formed by one-stage crystal growth at 1000 ° C.
以下に、図21を参照しながら、図19の発光素子の製造
方法を説明する。Hereinafter, a method for manufacturing the light emitting device of FIG. 19 will be described with reference to FIG.
図21に示されるように、サファイア基板100上に、上
記方法によって、600℃でGaN多結晶層を堆積した後、そ
の上にGaN単結晶層を1000℃で成長させ、GaNバッファ層
101を形成する。As shown in FIG. 21, after a GaN polycrystalline layer is deposited on a sapphire substrate 100 at 600 ° C. by the above method, a GaN single crystal layer is grown thereon at 1000 ° C., and a GaN buffer layer is formed.
Form 101.
その後、GaNバッファ層101の上に、窒化ガリウム系化
合物半導体積層構造109を成長させる。より詳細に説明
すると、まず、1000℃で、TMA(トリメチルアルミニウ
ム)、TMG(トリメチルガリウム)、SiH4(モノシラ
ン)、およびアンモニアを用いて、n型AlGaNクラッド
層102を成長する。次に、基板温度を700℃までに降温
し、TMI(トリメチルインジウム)、TMGおよびNH3を用
いて、InGaN活性層103を成長させる。その後、再び基板
温度を1000℃までに昇温し、TMA、TMG、Cp2Mg(シクロ
ペンタジエニルマグネシウム)およびNH3を用いてp型A
lGaNクラッド層104を成長させる。さらに、TMG、Cp2Mg
およびNH3を用いて、p型GaNコンタクト層105を成長さ
せる。Thereafter, a gallium nitride-based compound semiconductor laminated structure 109 is grown on the GaN buffer layer 101. More specifically, first, an n-type AlGaN cladding layer 102 is grown at 1000 ° C. using TMA (trimethylaluminum), TMG (trimethylgallium), SiH 4 (monosilane), and ammonia. Next, the substrate temperature is decreased to 700 ° C., and the InGaN active layer 103 is grown using TMI (trimethyl indium), TMG and NH 3 . Thereafter, the substrate temperature was again raised to 1000 ° C., and p-type A was added using TMA, TMG, Cp2Mg (cyclopentadienyl magnesium) and NH 3.
The lGaN cladding layer 104 is grown. In addition, TMG, Cp2Mg
The p-type GaN contact layer 105 is grown by using NH 3 and NH 3 .
次に、図19に示されるように、n型AlGaNクラッド層1
02の一部が露出するまで、InGaN活性層103、p型AlGaN
クラッド層104、およびp型GaNコンタクト層105を、プ
ラズマ等を用いて、部分的にドライエッチングする。Next, as shown in FIG. 19, the n-type AlGaN cladding layer 1
InGaN active layer 103, p-type AlGaN until part of 02 is exposed
The clad layer 104 and the p-type GaN contact layer 105 are partially dry-etched using plasma or the like.
次に、p型GaNコンタクト層105上にp側電極(Au電
極)107を形成し、n型AlGaNクラッド層102の一部露出
部分上にn側電極(Al電極)108を形成する。Next, a p-side electrode (Au electrode) 107 is formed on the p-type GaN contact layer 105, and an n-side electrode (Al electrode) 108 is formed on a partially exposed portion of the n-type AlGaN cladding layer 102.
上記従来技術において、サファイア基板上に、1段階
(1000℃)の結晶成長で、GaNバッファ層101を構成する
GaN単結晶層を成長する方法では、GaN単結晶層の高品質
を図れない。すなわち、GaN単結晶層の電気的、光学的
および結晶構造的等のすべての性質を良好にすることは
できない。In the above conventional technique, the GaN buffer layer 101 is formed on a sapphire substrate by one-stage (1000 ° C.) crystal growth.
The method of growing a GaN single crystal layer cannot achieve high quality of the GaN single crystal layer. That is, it is not possible to improve all properties of the GaN single crystal layer, such as electrical, optical, and crystal structures.
その理由は、次のようである。上記従来の方法による
と、比較的高い温度(1000℃)で、GaN多結晶層122aの
上にGaN単結晶の核122bを形成するので、図20(c)に
示されるように、GaN単結晶の核122bの配向性にばらつ
きを生じる。このため、最終的に得られるGaN単結晶層1
22cの構造は、図20(d)に示されるように、幾つかの
異なる配向性を持った領域に分かれてしまう。The reason is as follows. According to the above-described conventional method, a GaN single crystal nucleus 122b is formed on the GaN polycrystalline layer 122a at a relatively high temperature (1000 ° C.), and as shown in FIG. The nucleus 122b has a variation in the orientation. Therefore, the finally obtained GaN single crystal layer 1
The structure 22c is divided into regions having different orientations as shown in FIG. 20 (d).
このように、GaN単結晶層122cの構造が異なる配向性
を持った複数の領域に分かれているので、GaN単結晶層1
22cとその上に形成される他の半導体単結晶層との界面
に多数の欠陥が存在する。これらの欠陥において、電子
やホールの非発光再結合が起こり、注入電流密度の高い
発光素子を製造するのが困難である。As described above, the structure of the GaN single crystal layer 122c is divided into a plurality of regions having different orientations.
Many defects are present at the interface between 22c and another semiconductor single crystal layer formed thereon. In these defects, non-radiative recombination of electrons and holes occurs, and it is difficult to manufacture a light-emitting element having a high injection current density.
また、従来では、窒化物系化合物半導体発光素子の基
板として用いられたサファイア基板は絶縁性であるた
め、図19に示されるように、n型AlGaNクラッド層102、
InGaN活性層103、p型AlGaNクラッド層104、およびp型
GaNコンタクト層105を、部分的にエッチング除去して、
一部が露出しているn型AlGaNクラッド層102上に、n側
電極108を形成する工程が必要であった。Further, conventionally, since the sapphire substrate used as the substrate of the nitride-based compound semiconductor light emitting device is insulative, as shown in FIG. 19, the n-type AlGaN cladding layer 102,
InGaN active layer 103, p-type AlGaN cladding layer 104, and p-type
The GaN contact layer 105 is partially etched away,
A step of forming the n-side electrode 108 on the partially exposed n-type AlGaN cladding layer 102 was required.
本発明は、上記事情に鑑みてなされたものであって、
その目的とするところは、(1)電気的、光学的および
結晶構造的等の性質に優れた窒化ガリウム系半導体の製
造方法を提供すること、および(2)n側電極を形成す
るための半導体積層構造の一部をエッチング除去する工
程が不要であり、動作電圧の小さな窒化ガリウム系半導
体発光素子を提供することにある。The present invention has been made in view of the above circumstances,
The objectives are (1) to provide a method for producing a gallium nitride-based semiconductor having excellent properties such as electrical, optical, and crystal structures; and (2) to provide a semiconductor for forming an n-side electrode. An object of the present invention is to provide a gallium nitride-based semiconductor light-emitting device which does not require a step of etching and removing a part of a laminated structure and has a low operating voltage.
発明の開示 本発明による窒化ガリウム系化合物半導体の製造方法
は、基板の上に、第1の温度範囲で、窒化物多結晶層を
形成する工程と、該窒化物多結晶層の上に、第2の温度
範囲で、窒化ガリウム単結晶の核層を形成する工程と、
第3の温度範囲で、該窒化ガリウム単結晶の核層の結晶
が、該基板の表面に平行な方向に互いにつなぐように、
該窒化ガリウム単結晶の核層を成長させる工程と、第4
の温度範囲で、該窒化ガリウム単結晶の核層を、該基板
の表面に垂直な方向に成長させる工程と、を包含してお
り、そのことにより上記目的が達成される。DISCLOSURE OF THE INVENTION The method for producing a gallium nitride-based compound semiconductor according to the present invention comprises the steps of: forming a nitride polycrystalline layer on a substrate in a first temperature range; Forming a gallium nitride single crystal core layer in a temperature range of 2;
In a third temperature range, the crystals of the core layer of the gallium nitride single crystal are connected to each other in a direction parallel to the surface of the substrate,
Growing a nuclei layer of the gallium nitride single crystal;
Growing the gallium nitride single crystal nucleus layer in a direction perpendicular to the surface of the substrate in the above temperature range, thereby achieving the above object.
ある実施形態では、前記第2の温度範囲、前記第3の
温度範囲および前記第4の温度範囲は、前記第1の温度
範囲より高い。In one embodiment, the second temperature range, the third temperature range, and the fourth temperature range are higher than the first temperature range.
ある実施形態では、前記第2の温度範囲は1000℃以下
である。In one embodiment, the second temperature range is 1000 ° C. or less.
ある実施形態では、前記第4の温度範囲は前記第3の
温度範囲より高く、該第3の温度範囲は前記第2の温度
範囲高い。In one embodiment, the fourth temperature range is higher than the third temperature range, and the third temperature range is higher than the second temperature range.
ある実施形態では、前記基板はサファイアから形成さ
れている。In one embodiment, the substrate is formed from sapphire.
ある実施形態では、前記窒化物多結晶層は、窒化アル
ミニウムを含んでおり、ECR−CVDまたはECRスパッタ法
で形成する。In one embodiment, the nitride polycrystalline layer contains aluminum nitride and is formed by ECR-CVD or ECR sputtering.
ある実施形態では、前記窒化物多結晶層は、AlxGa1-x
N(0≦x≦1)を含んでおり、MOVPE法で形成する。In one embodiment, the nitride polycrystalline layer is formed of Al x Ga 1-x
It contains N (0 ≦ x ≦ 1) and is formed by MOVPE.
本発明による窒化ガリウム系化合物半導体素子の製造
方法は、炭化珪素基板の表面に、導電性を有する窒化ア
ルミニウム層を形成する工程と、該窒化アルミニウム層
の上部に、窒化ガリウム系化合物半導体積層構造体を形
成する工程と、を包含しており、そのことにより上記目
的が達成される。A method for manufacturing a gallium nitride-based compound semiconductor device according to the present invention includes a step of forming a conductive aluminum nitride layer on a surface of a silicon carbide substrate, and a step of forming a gallium nitride-based compound semiconductor laminated structure on the aluminum nitride layer. And the step of forming the above is achieved, thereby achieving the above object.
ある実施形態では、前記炭化珪素基板の前記表面は、
該炭化珪素基板の(0001)面から、第1の角度で[11−
20]方向に傾斜している。In one embodiment, the surface of the silicon carbide substrate includes:
[11-] at a first angle from the (0001) plane of the silicon carbide substrate.
20].
ある実施形態では、前記第1の角度は、約1゜から18
゜までである。ある実施形態では、前記第1の角度は、
約5゜から12゜までである。In one embodiment, the first angle is between about 1 ° and 18 °.
Up to ゜. In one embodiment, the first angle is
It is about 5 ゜ to 12 ゜.
ある実施形態では、前記窒化アルミニウム層を形成す
る工程は、約800℃から1200℃までの温度で行う。In one embodiment, the step of forming the aluminum nitride layer is performed at a temperature from about 800C to 1200C.
ある実施形態では、前記窒化アルミニウム層は単結晶
からなっている。In one embodiment, the aluminum nitride layer is made of a single crystal.
ある実施形態では、前記窒化アルミニウム層の上に、
窒化ガリウム単結晶層を形成する工程をさらに包含す
る。In one embodiment, on the aluminum nitride layer,
The method further includes the step of forming a gallium nitride single crystal layer.
ある実施形態では、前記窒化アルミニウム層中に、不
純物としてシリコンがドープされている。In one embodiment, silicon is doped as an impurity in the aluminum nitride layer.
本発明による窒化ガリウム系化合物半導体発光素子
は、炭化珪素基板と、該炭化珪素基板の表面に形成され
た導電性を有する窒化アルミニウム層と、該窒化アルミ
ニウム層の上に設けられた、窒化ガリウム系化合物半導
体積層構造体と、を備えており、そのことにより上記目
的が達成される。A gallium nitride-based compound semiconductor light emitting device according to the present invention includes a silicon carbide substrate, a conductive aluminum nitride layer formed on a surface of the silicon carbide substrate, and a gallium nitride-based compound layer provided on the aluminum nitride layer. And a compound semiconductor laminated structure, whereby the object is achieved.
ある実施形態では、前記炭化珪素基板の前記表面は、
該炭化珪素基板の(0001)面から、第1の角度で[11−
20]方向に傾斜している。In one embodiment, the surface of the silicon carbide substrate includes:
[11-] at a first angle from the (0001) plane of the silicon carbide substrate.
20].
ある実施形態では、前記第1の角度は、約1゜から18
゜までである。ある実施形態では、前記第1の角度は、
約5゜から12゜までである。In one embodiment, the first angle is between about 1 ° and 18 °.
Up to ゜. In one embodiment, the first angle is
It is about 5 ゜ to 12 ゜.
ある実施形態では、前記積層構造体の上方に設けられ
た電極をさらに備えており、該積層構造体と該電極との
間に、前記基板の導電型と反対の導電型を有するInxGa
1-xN(0<x<1)層が設けられている。ある実施形態
では、前記電極は白金から形成されている。In one embodiment, the semiconductor device further comprises an electrode provided above the stacked structure, and an In x Ga having a conductivity type opposite to that of the substrate between the stacked structure and the electrode.
1-xN (0 <x <1) layers are provided. In one embodiment, the electrode is formed from platinum.
本発明による窒化ガリウム系化合物半導体発光素子の
製造方法は、基板上に設けられた、AlxGayInzN(0≦x
<1、0≦y<1、0<z≦1、x+y+z=1)活性
層を含む窒化ガリウム系化合物半導体積層構造体を備え
たであって、第1の温度範囲で、該活性層を形成する工
程と、該活性層の上に、Inの蒸発を抑制するためのGaN
キャップ層を形成する工程と、該第1の温度範囲より高
い第2の温度範囲で、該活性層に対して熱処理を行う工
程と、を包含しており、そのことにより上記目的が達成
される。The method for manufacturing a gallium nitride-based compound semiconductor light emitting device according to the present invention includes a method of manufacturing an Al x Ga y In z N (0 ≦ x
<1, 0 ≦ y <1, 0 <z ≦ 1, x + y + z = 1) A gallium nitride-based compound semiconductor laminated structure including an active layer is provided, and the active layer is formed in a first temperature range. And GaN for suppressing the evaporation of In on the active layer.
Forming a cap layer; and performing a heat treatment on the active layer at a second temperature range higher than the first temperature range, thereby achieving the above object. .
ある実施形態では、前記GaNキャップ層を形成する工
程は、前記第1の温度範囲で行う。In one embodiment, the step of forming the GaN cap layer is performed in the first temperature range.
ある実施形態では、前記GaNキャップ層を形成する工
程は、前記第1の温度範囲から前記第2の温度範囲まで
昇温しながら行う。In one embodiment, the step of forming the GaN cap layer is performed while increasing the temperature from the first temperature range to the second temperature range.
ある実施形態では、前記GaNキャップ層の厚さは、約1
nm以上10nm以下である。In one embodiment, the thickness of the GaN cap layer is about 1
nm or more and 10 nm or less.
ある実施形態では、前記第1の温度範囲は約500〜800
℃、前記第2の温度範囲は1000℃以上である。In certain embodiments, the first temperature range is between about 500-800.
℃, the second temperature range is 1000 ℃ or more.
本発明による窒化ガリウム系化合物半導体発光素子
は、基板上に設けられた、AlxGayInzN(0≦x<1、0
≦y<1、0<z≦1、x+y+z=1)活性層を含む
窒化ガリウム系化合物半導体積層構造体を備えたであっ
て、該活性層の上に、Inの蒸発を抑制するためのGaNキ
ャップ層が形成されており、そのことにより上記目的が
達成される。The gallium nitride-based compound semiconductor light-emitting device according to the present invention comprises an Al x Ga y In z N (0 ≦ x <1, 0
≦ y <1, 0 <z ≦ 1, x + y + z = 1) a gallium nitride-based compound semiconductor multilayer structure including an active layer, wherein GaN for suppressing evaporation of In is provided on the active layer. A cap layer is formed, thereby achieving the above object.
前記GaNキャップ層の厚さは、約1nm以上10nm以下であ
る。The GaN cap layer has a thickness of about 1 nm or more and 10 nm or less.
本発明による窒化ガリウム系化合物半導体発光素子
は、基板上に設けられた窒化ガリウム系化合物半導体積
層構造体を備えたであって、該積層構造体は、活性層
と、該活性層を挟む1対のp型クラッド層およびn型ク
ラッド層とを備えており、該p型クラッド層のp型ドー
パントとして炭素が用いられており、そのことにより上
記目的が達成される。A gallium nitride-based compound semiconductor light emitting device according to the present invention includes a gallium nitride-based compound semiconductor laminated structure provided on a substrate, wherein the laminated structure includes an active layer and a pair of layers sandwiching the active layer. , And carbon is used as the p-type dopant of the p-type cladding layer, thereby achieving the above object.
ある実施形態では、前記活性層と前記p型クラッド層
との間に、p型ガイド層が設けられており、該p型ガイ
ド層のp型ドーパントとして炭素が用いられている。In one embodiment, a p-type guide layer is provided between the active layer and the p-type clad layer, and carbon is used as a p-type dopant of the p-type guide layer.
図面の簡単な説明 図1(a)〜(d)は、本発明による窒化ガリウム系
半導体の製造工程を示す図である。BRIEF DESCRIPTION OF THE DRAWINGS FIGS. 1 (a) to 1 (d) are views showing steps of manufacturing a gallium nitride based semiconductor according to the present invention.
図2(a)は本発明による結晶成長のシーケンス、図
2(b)は従来技術による結晶成長のシーケンスを示す
図である。FIG. 2A is a diagram showing a crystal growth sequence according to the present invention, and FIG. 2B is a diagram showing a crystal growth sequence according to the prior art.
図3(a)および図3(b)は、本発明の製造方法に
よって成長させたGaN単結晶層の表面状態、図3(c)
および図3(d)は、従来の製造方法によって成長させ
たGaN単結晶層の表面状態を示す図である。3 (a) and 3 (b) show the surface state of the GaN single crystal layer grown by the manufacturing method of the present invention, and FIG. 3 (c).
FIG. 3D is a diagram showing a surface state of a GaN single crystal layer grown by a conventional manufacturing method.
図4(a)は本発明の製造方法で成長させたInGaN層
の室温フォトルミネッセンス、図4(b)は従来の製造
方法で成長させたInGaN層の室温フォトルミネッセンス
を示す図である。FIG. 4A is a diagram showing room temperature photoluminescence of the InGaN layer grown by the manufacturing method of the present invention, and FIG. 4B is a diagram showing room temperature photoluminescence of the InGaN layer grown by the conventional manufacturing method.
図5(a)〜(d)は、本発明による窒化ガリウム系
半導体の製造工程を示す図である。5 (a) to 5 (d) are views showing the steps of manufacturing a gallium nitride based semiconductor according to the present invention.
図6は、本発明による結晶成長のシーケンスを示す図
である。FIG. 6 is a diagram showing a crystal growth sequence according to the present invention.
図7は、炭化珪素基板を用いる場合のAlGaN層の表面
ラフネスとAlの組成との関係を示す図である。FIG. 7 is a diagram showing the relationship between the surface roughness of the AlGaN layer and the composition of Al when a silicon carbide substrate is used.
図8は、炭化珪素基板の傾斜角度とAlGaN層の表面ラ
フネスとの関係を示す図である。FIG. 8 is a diagram showing a relationship between the inclination angle of the silicon carbide substrate and the surface roughness of the AlGaN layer.
図9は、炭化珪素基板を用いる場合のAlGaN層中のMg
の取り込まれ率とAl組成との関係を示す図である。FIG. 9 shows Mg in the AlGaN layer when a silicon carbide substrate is used.
FIG. 3 is a view showing the relationship between the incorporation rate of Al and the Al composition.
図10(a)は、(0001)ジャスト炭化珪素基板上に形
成されたInGaN/GaN/AlN多層膜の断面を示すTEM写真であ
り、図10(b)は、炭化珪素傾斜基板上に形成されたIn
GaN/GaN/AlN多層膜の断面を示すTEM写真である。FIG. 10A is a TEM photograph showing a cross section of an InGaN / GaN / AlN multilayer film formed on a (0001) just silicon carbide substrate, and FIG. In
4 is a TEM photograph showing a cross section of a GaN / GaN / AlN multilayer film.
図11は、本発明によるサファイア基板を用いた発光素
子の構成を示す断面図である。FIG. 11 is a cross-sectional view showing a configuration of a light emitting device using a sapphire substrate according to the present invention.
図12は、本発明による発光素子の製造するための結晶
成長シーケンスを示す図である。FIG. 12 is a diagram showing a crystal growth sequence for manufacturing a light emitting device according to the present invention.
図13(a)は、本発明によるアンドープGaNキャップ
層を用いた場合のInGaN活性層/p型GaNガイド層との界
面、図13(b)は、従来のInGaN活性層/p型GaNガイド層
との界面を示す図である。FIG. 13 (a) shows the interface between the undoped GaN cap layer according to the present invention and the InGaN active layer / p-type GaN guide layer. FIG. 13 (b) shows the conventional InGaN active layer / p-type GaN guide layer. It is a figure which shows the interface with.
図14は、本発明によるInGaN層の発光効率と熱処理の
時間との関係を示す図である。FIG. 14 is a diagram showing the relationship between the luminous efficiency of the InGaN layer according to the present invention and the time of the heat treatment.
図15は、本発明によるアンドープGaNキャップ層を形
成するシーケンスを示す図であり、(a)は結晶成長中
断がある場合、(b)は結晶成長中断がない場合を示
す。FIGS. 15A and 15B are diagrams showing a sequence for forming an undoped GaN cap layer according to the present invention. FIG. 15A shows a case where crystal growth is interrupted, and FIG. 15B shows a case where crystal growth is not interrupted.
図16は、本発明による炭化珪素基板を用いた発光素子
の構成を示す断面図である。FIG. 16 is a cross-sectional view showing a configuration of a light emitting device using a silicon carbide substrate according to the present invention.
図17は、本発明による多重量子井戸型発光素子の構成
を示す図である。FIG. 17 is a diagram showing a configuration of a multiple quantum well light emitting device according to the present invention.
図18は、炭素(本発明によるドーパント)およびMg
(従来のドーパント)が活性層への拡散を表す不純物の
デプスプロファイルを示す図である。FIG. 18 shows carbon (dopant according to the invention) and Mg
FIG. 9 is a diagram showing a depth profile of an impurity (differential dopant) indicating diffusion into an active layer.
図19は、従来のサファイア基板を用いた発光素子の構
成を示す断面図である。FIG. 19 is a cross-sectional view illustrating a configuration of a light-emitting element using a conventional sapphire substrate.
図20(a)〜(d)は、従来の窒化ガリウム系半導体
の製造工程を示す図である。20 (a) to (d) are views showing the steps of manufacturing a conventional gallium nitride-based semiconductor.
図21は、従来の発光素子の製造工程を示す図である。 FIG. 21 is a diagram illustrating a manufacturing process of a conventional light emitting device.
発明を実施するための最良の形態 以下に、本発明の実施形態を詳細に説明する。なお、
本願明細書において、「窒化ガリウム系化合物半導体」
とは、窒化ガリウム(GaN)のGaが部分的に他のIII族元
素に置き換えられた半導体、例えば、InsGa1-sN(0≦
s<1)およびAltGa1-tN(0≦t<1)を含み、各構
成原子の一部がドーバント原子等に置き換えられた半導
体や、他の不純物が添加された半導体をも含むものとす
る。InsGa1-sNおよびAltGa1-tNは、それぞれ「InGaN」
および「AlGaN」とも略称する。BEST MODE FOR CARRYING OUT THE INVENTION Hereinafter, embodiments of the present invention will be described in detail. In addition,
In the present specification, "gallium nitride based compound semiconductor"
The semiconductor of Ga gallium nitride (GaN) is replaced partially other group III element, for example, In s Ga 1-s N (0 ≦
s <1) and Al t Ga 1-t N (0 ≦ t <1), and also includes a semiconductor in which a part of each constituent atom is replaced by a Dobant atom or the like and a semiconductor to which another impurity is added. Shall be considered. In s Ga 1-s N and Al t Ga 1-t N, respectively "InGaN"
And “AlGaN”.
また、本明細書では、「半導体発光素子」は、発光ダ
イオードや半導体レーザを含む。Further, in this specification, the “semiconductor light emitting device” includes a light emitting diode and a semiconductor laser.
(第1の実施形態) 図1および図2を参照しながら、本発明による窒化ガ
リウム系化合物半導体の製造方法を説明する。より詳細
にいえば、サファイア基板上にGaN単結晶層を形成する
方法を説明する。なお、本実施形態では、結晶層の形成
に有機金属気相成長法(MOVPE法)を用いる。First Embodiment A method of manufacturing a gallium nitride-based compound semiconductor according to the present invention will be described with reference to FIGS. More specifically, a method for forming a GaN single crystal layer on a sapphire substrate will be described. In this embodiment, a metal organic chemical vapor deposition (MOVPE) method is used to form the crystal layer.
図1(a)〜(d)は、本発明によるGaN単結晶層の
成長方法を示す断面図である。図2(a)は、GaN単結
晶層の成長シーケンスを示す。1A to 1D are cross-sectional views illustrating a method for growing a GaN single crystal layer according to the present invention. FIG. 2A shows a growth sequence of a GaN single crystal layer.
まず、結晶成長を行うため、サファイア(単結晶Al2O
3)C面基板10を不図示のMOVPE装置の反応炉内にサセプ
ター上に設置し、真空排気した後、70Torrの水素雰囲気
において、1050℃で15分間加熱することによって、基板
10の表面に対してクリーニング処理を施す。First, sapphire (single crystal Al 2 O
3 ) The C-plane substrate 10 is placed on a susceptor in a reactor of a MOVPE apparatus (not shown), evacuated, and then heated at 1050 ° C. for 15 minutes in a hydrogen atmosphere of 70 Torr to obtain a substrate.
A cleaning process is applied to the surface of No. 10.
次に、図2(a)に示されるように、基板を600℃程
度まで冷却した後、トリメチルガリウム(TMG)を20μ
モル/分、アンモニアを2.5L/分、およびキャリア水素
を2L/分程度供給して、図1(a)に示されるような多
結晶状態のGaN層(GaN多結晶層)11aを50nm堆積させ
る。GaN多結晶層11aを堆積する温度範囲(第1の温度範
囲)は、500〜600℃程度であることが好ましい。Next, as shown in FIG. 2A, after cooling the substrate to about 600 ° C., trimethylgallium (TMG) was
By supplying mol / min, ammonia at 2.5 L / min and carrier hydrogen at about 2 L / min, a GaN layer (GaN polycrystalline layer) 11a in a polycrystalline state as shown in FIG. . The temperature range (first temperature range) for depositing the GaN polycrystalline layer 11a is preferably about 500 to 600 ° C.
次に、GaN多結晶層11a上に良好なGaN単結晶層を形成
するために、下記のような3段階の結晶成長工程を行
う。Next, in order to form a good GaN single crystal layer on the GaN polycrystalline layer 11a, the following three stages of crystal growth steps are performed.
第1段階は、GaN単結晶の核層を形成する工程であ
る。TMGの供給のみを停止し、基板温度を950℃程度まで
昇温した後、図1(b)に示されるように、TMGを20μ
モル/分供給し、GaN単結晶の核層11bを堆積させる。95
0℃でのGaN単結晶の核層11bの形成時間は、約3分であ
る。GaN単結晶の核層11bを形成する温度範囲(第2の温
度範囲)は、700℃以上、1000℃以下であることが好ま
しい。700℃より低いと、アンモニアは十分に分解でき
ない。1000℃より高いと、GaN多結晶層11aの単結晶化が
進み、GaN多結晶層11aの表面に凹凸が形成してしまう。
このため、GaN多結晶層11aの上に、表面の平坦性が高い
GaN単結晶の核層11bが成長できない。このことについ
て、以下により詳細に説明する。本発明によって形成さ
れるGaN単結晶の核層11bの結晶粒径の範囲は、約数μm
〜数百μmである。The first stage is a process of forming a GaN single crystal nucleus layer. After stopping only the supply of TMG and raising the substrate temperature to about 950 ° C., as shown in FIG.
Mol / min to deposit a GaN single crystal nucleus layer 11b. 95
The formation time of the GaN single crystal nucleus layer 11b at 0 ° C. is about 3 minutes. The temperature range (second temperature range) for forming the GaN single crystal nucleus layer 11b is preferably 700 ° C. or more and 1000 ° C. or less. If the temperature is lower than 700 ° C, ammonia cannot be sufficiently decomposed. If the temperature is higher than 1000 ° C., single crystallization of the GaN polycrystalline layer 11a proceeds, and irregularities are formed on the surface of the GaN polycrystalline layer 11a.
Therefore, the surface flatness is high on the GaN polycrystalline layer 11a.
The GaN single crystal core layer 11b cannot be grown. This will be described in more detail below. The range of the crystal grain size of the GaN single crystal nucleation layer 11b formed by the present invention is about several μm.
~ Several hundred μm.
次に、第2段階の結晶成長を行う。この工程におい
て、上記第1段階に続いて、TMGを供給しながら基板温
度を950℃から1050℃程度まで(第3の温度範囲)昇温
(昇温時間:2分)し、この温度を3分間維持する。Next, a second stage of crystal growth is performed. In this step, following the first step, while supplying TMG, the substrate temperature is raised from 950 ° C. to about 1050 ° C. (third temperature range) (heating time: 2 minutes). Hold for a minute.
次に、第3段階の結晶成長を行う。この工程におい
て、上記第2段階に続いて、TMGを供給しながら基板温
度を1050℃から1090℃程度まで(第4の温度範囲)昇温
し(昇温時間:2分)、この温度を約60分間維持する。Next, a third stage of crystal growth is performed. In this step, following the second step, while supplying TMG, the substrate temperature is raised from about 1050 ° C. to about 1090 ° C. (fourth temperature range) (heating time: 2 minutes), and this temperature is reduced to about 10 minutes. Hold for 60 minutes.
上記第2および第3段階の工程によって、第1段階で
形成されたGaN単結晶の核層11bは、図1(d)に示され
るように、GaN単結晶層11cに成長する。GaN単結晶層11c
の厚さは、0.1μm以上5μm以下程度である。よい結
晶性を得るために、第2および第3段階の成長温度(10
50℃および1090℃)を、1000℃以上、1200℃以下に設定
することが好ましい。By the steps of the second and third steps, the GaN single crystal nucleus layer 11b formed in the first step grows into a GaN single crystal layer 11c as shown in FIG. 1 (d). GaN single crystal layer 11c
Has a thickness of about 0.1 μm or more and 5 μm or less. In order to obtain good crystallinity, the second and third growth temperatures (10
(50 ° C. and 1090 ° C.) is preferably set at 1000 ° C. or more and 1200 ° C. or less.
最後に、TMGの供給のみを停止し、アンモニアと水素
の混合雰囲気で、基板を室温まで冷却する。Finally, only the supply of TMG is stopped, and the substrate is cooled to room temperature in a mixed atmosphere of ammonia and hydrogen.
上記のように、GaN多結晶層11a上に、GaN単結晶層11c
が形成される。GaN多結晶層11aおよびGaN単結晶層11c
が、GaNバッファ層11を構成する。このGaNバッファ層11
の上に、発光するための窒化ガリウム系半導体積層構造
体が堆積される。本実施形態において、バッファ層11を
構成する多結晶層としてGaNが用いられるが、GaNの代わ
りに、AlxGa1-xN(0<x≦1)が用いられてもよい。As described above, the GaN single crystal layer 11c is formed on the GaN polycrystalline layer 11a.
Is formed. GaN polycrystalline layer 11a and GaN single crystal layer 11c
Constitute the GaN buffer layer 11. This GaN buffer layer 11
A gallium nitride based semiconductor multilayer structure for emitting light is deposited on the substrate. In the present embodiment, GaN is used as the polycrystalline layer constituting the buffer layer 11, but Al x Ga 1-x N (0 <x ≦ 1) may be used instead of GaN.
本発明の重要な点は、GaN単結晶層11cを形成するの
に、複数段階(3段階)の成長工程で結晶成長を行うこ
とにある。これよって、高い品質のGaN単結晶層11cが得
られる。An important point of the present invention is that the crystal growth is performed in a plurality of stages (three stages) in forming the GaN single crystal layer 11c. Thus, a high quality GaN single crystal layer 11c is obtained.
GaN単結晶層11cの形成機構について、以下に、より詳
細に説明する。The formation mechanism of the GaN single crystal layer 11c will be described in more detail below.
本発明によると、GaN多結晶層11a上に、上記第1段階
において、比較的低い温度、すなわち1000℃より低い温
度(950℃)で、GaN単結晶の核層11bを堆積させる。こ
のような低い堆積温度を用いることによって、GaN単結
晶の核層11bの核は、大きさが小さく、基板全面に緻密
に形成できる。このため、GaN単結晶の核層11bの表面の
平坦性が上がる。また、堆積温度が低いため、GaN単結
晶の核層11bの結晶の配向性は低く、多方向に向いてい
る。According to the present invention, the GaN single crystal nucleus layer 11b is deposited on the GaN polycrystalline layer 11a at a relatively low temperature, that is, at a temperature lower than 1000 ° C. (950 ° C.) in the first stage. By using such a low deposition temperature, the nuclei of the GaN single crystal nucleus layer 11b are small in size and can be formed densely over the entire surface of the substrate. For this reason, the flatness of the surface of the GaN single crystal nucleus layer 11b is improved. In addition, since the deposition temperature is low, the crystal orientation of the GaN single crystal nucleus layer 11b is low, and it is oriented in multiple directions.
上記第2段階(1050℃)において、GaN単結晶の核層1
1bの核のうち、基板10の表面の配向性を持った核は、図
1(c)に示されるように、特に、基板10の表面に平行
な方向に2次元的に大きく成長する。この結果、隣接す
る配向性の低い核も取り込まれて、核が基板10の表面に
平行な方向に2次元的につながって、配向性の高いGaN
単結晶の核層が形成される。すなわち、様々な方向にラ
ンダムに配向していたGaN単結晶の核層11bの核結晶が、
基板10の表面に平行な方向に沿って、同一の方向に配向
するように成長する。In the second step (1050 ° C.), the GaN single crystal nucleation layer 1
Among the nuclei 1b, the nuclei having the orientation of the surface of the substrate 10 grow largely two-dimensionally in a direction parallel to the surface of the substrate 10, as shown in FIG. 1C. As a result, adjacent nuclei with low orientation are also taken in, and the nuclei are two-dimensionally connected in a direction parallel to the surface of the substrate 10 to form GaN with high orientation.
A single crystal nucleus layer is formed. That is, the nucleus crystal of the nucleus layer 11b of the GaN single crystal, which was randomly oriented in various directions,
It grows so as to be oriented in the same direction along a direction parallel to the surface of the substrate 10.
上記第3段階において、より高い温度(1090℃)で結
晶成長を進行させると、図1(d)に示されるように、
基板10の表面に平行な方向において配向性の高いGaN単
結晶の核層11cは、基板10の表面に垂直な方向に成長す
る。すなわち、基板10の表面の配向性に沿って、C軸に
強く配向したGaN単結晶層11cが、基板10上の広い範囲で
形成される。このような形成されたGaN単結晶層11cは、
高い表面平坦性を有する。In the third stage, when the crystal growth proceeds at a higher temperature (1090 ° C.), as shown in FIG.
The GaN single crystal nucleus layer 11c having a high orientation in a direction parallel to the surface of the substrate 10 grows in a direction perpendicular to the surface of the substrate 10. That is, the GaN single crystal layer 11c that is strongly oriented along the C axis is formed over a wide area on the substrate 10 along the orientation of the surface of the substrate 10. The GaN single crystal layer 11c thus formed is
Has high surface flatness.
本実施形態によって形成されるGaN単結晶層11cの結晶
性を評価するために、2結晶X線回折における回折ピー
ク半値全幅を測定した。GaN単結晶層11cの結晶は、3分
という半値全幅を示す。一方、従来の1段階(1000℃)
の結晶成長法によって形成されるGaN単結晶層の結晶
は、5分という高い値の半値全幅を有する。このことか
ら、本実施形態によると、結晶性に優れた良好なGaN単
結晶層が得られることが分かる。In order to evaluate the crystallinity of the GaN single crystal layer 11c formed according to the present embodiment, the full width at half maximum of the diffraction peak in two-crystal X-ray diffraction was measured. The crystal of the GaN single crystal layer 11c exhibits a full width at half maximum of 3 minutes. On the other hand, conventional one stage (1000 ℃)
The crystal of the GaN single crystal layer formed by the crystal growth method has a full width at half maximum as high as 5 minutes. From this, it is understood that according to the present embodiment, a good GaN single crystal layer having excellent crystallinity can be obtained.
さらに、光学顕微鏡を用いて、本実施形態によって形
成されるGaN単結晶層11cの表面の写真を撮って、その平
坦性について調べた。その結果は、図3(a)および
(b)に示されている。図3(c)および(d)は、比
較例として、従来技術によって得られたGaN単結晶層の
表面状態を示す。第3(a)および(c)は、GaN単結
晶層の平面図である。図3(b)および(d)は、それ
ぞれ図3(a)および(c)の線3B−3Bおよび線3D−3D
に沿った断面の状態を示す。Further, a photograph of the surface of the GaN single crystal layer 11c formed according to the present embodiment was taken using an optical microscope, and the flatness thereof was examined. The results are shown in FIGS. 3 (a) and (b). FIGS. 3C and 3D show the surface state of a GaN single crystal layer obtained by a conventional technique as a comparative example. Third (a) and (c) are plan views of the GaN single crystal layer. FIGS. 3 (b) and (d) correspond to lines 3B-3B and 3D-3D of FIGS. 3 (a) and 3 (c), respectively.
2 shows the state of the cross section along the line.
従来技術によると、GaN単結晶層の表面において、ほ
ぼ発光素子サイズの300μmの距離の範囲で、凹凸が観
測される(図3(c))。また、図3(d)から分かる
ように、GaN単結晶層の表面のラフネスは、およそ100オ
ングストロームである。GaN単結晶層の表面の平坦性が
悪いため、その上に急峻な界面を有する窒化ガリウム系
半導体多層膜を堆積させるのは困難である。According to the conventional technique, irregularities are observed on the surface of the GaN single crystal layer within a distance of approximately 300 μm, which is the size of the light emitting element (FIG. 3C). Further, as can be seen from FIG. 3D, the roughness of the surface of the GaN single crystal layer is about 100 angstroms. Since the flatness of the surface of the GaN single crystal layer is poor, it is difficult to deposit a gallium nitride based semiconductor multilayer film having a steep interface thereon.
これに対して、本実施形態によると、図3(a)に示
されるように、均一で平坦な表面を有するGaN単結晶層
が得られる。また、図3(b)から分かるように、本実
施形態によって得られたGaN単結晶層11cに対して、表面
凹凸を検出できない。測定に用いた光学顕微鏡の調査限
界は50オングストロームであるため、本実施形態によっ
て得られたGaN単結晶層11cの表面のラフネスは、50オン
グストローム以下であると推定した。本実施形態による
と、GaN単結晶層11cの表面は優れた平坦性を示すので、
その上に、良好な結晶性および急峻な界面を有する窒化
ガリウム系半導体多層膜を形成することができる。On the other hand, according to the present embodiment, as shown in FIG. 3A, a GaN single crystal layer having a uniform and flat surface is obtained. Further, as can be seen from FIG. 3B, no surface irregularities can be detected in the GaN single crystal layer 11c obtained according to the present embodiment. Since the inspection limit of the optical microscope used for the measurement was 50 angstroms, it was estimated that the surface roughness of the GaN single crystal layer 11c obtained by the present embodiment was 50 angstroms or less. According to the present embodiment, since the surface of the GaN single crystal layer 11c shows excellent flatness,
A gallium nitride-based semiconductor multilayer film having good crystallinity and a steep interface can be formed thereon.
本実施形態によって得られるGaN単結晶層11cの上に、
MOVPE法によって、InGaN層を含む窒化ガリウム系半導体
多層膜を堆積し、その室温フォトルミネッセンスを観測
した。観測結果は、図4(a)に示される。図4(a)
から分かるように、410nm付近に、バンド端発光のみが
現れている。このことは、高い品質を有する窒化ガリウ
ム系半導体多層膜が形成されていることを示す。On the GaN single crystal layer 11c obtained by the present embodiment,
A gallium nitride based semiconductor multilayer film including an InGaN layer was deposited by MOVPE, and its room temperature photoluminescence was observed. The observation result is shown in FIG. FIG. 4 (a)
As can be seen from FIG. 7, only band edge emission appears near 410 nm. This indicates that a gallium nitride based semiconductor multilayer film having high quality is formed.
図4(b)は、従来技術によってGaN単結晶層を形成
し、その上に、InGaN層を含む窒化ガリウム系半導体多
層膜を堆積した場合、室温フォルトミネッセンスを観測
した結果を示す。この図から分かるように、410nm付近
のバンド端発光に加え、550nm付近に欠陥に起因すると
考えられる深い準位からの発光が観測される。これは、
InGaN層の品質が低下したためである。FIG. 4B shows the results of observation of room temperature fault luminescence when a GaN single crystal layer is formed by a conventional technique and a gallium nitride based semiconductor multilayer film including an InGaN layer is deposited thereon. As can be seen from this figure, in addition to the band-edge emission near 410 nm, emission from a deep level attributable to defects is observed near 550 nm. this is,
This is because the quality of the InGaN layer has deteriorated.
(第2の実施形態) 図5および6を参照しながら、本発明の第2の実施形
態として、SiC基板210上にGaN単結晶層を形成する方法
を説明する。Second Embodiment A method for forming a GaN single crystal layer on a SiC substrate 210 will be described as a second embodiment of the present invention with reference to FIGS.
本実施形態において、基板210の材料として、6H構造
を有するSiCが用いられている。SiC基板210は、窒素が
ドープされており、n型導電型を有する。SiC基板210
は、(0001)面から3.5度程度[11−20]方向に傾斜し
ている。本願明細書において、このような基板を「傾斜
基板」または「オフ基板」(misoriented substrate)
と称する。In the present embodiment, as a material of the substrate 210, SiC having a 6H structure is used. SiC substrate 210 is doped with nitrogen and has n-type conductivity. SiC substrate 210
Is inclined about 3.5 degrees from the (0001) plane in the [11-20] direction. In the present specification, such a substrate is referred to as an “inclined substrate” or “off-oriented substrate”.
Called.
また、本実施形態では、基板210上に、GaN単結晶層を
形成するための多結晶層の堆積に、電気サイクロトロン
共鳴CVD法(ECR−CVD法)または電子サイクロトロン共
鳴スパッタ法(ECRスパッタ法)を用いる。なお、多結
晶層を形成する材料として、AlNを用いる。Further, in the present embodiment, the deposition of a polycrystalline layer for forming a GaN single crystal layer on the substrate 210 is performed by an electric cyclotron resonance CVD method (ECR-CVD method) or an electron cyclotron resonance sputtering method (ECR sputtering method). Is used. Note that AlN is used as a material for forming the polycrystalline layer.
図5(a)〜(d)は、本発明によるGaN単結晶層の
成長方法を示す断面図である。図6は、GaN単結晶層の
成長シーケンスを示す。5A to 5D are cross-sectional views illustrating a method for growing a GaN single crystal layer according to the present invention. FIG. 6 shows a growth sequence of the GaN single crystal layer.
まず、結晶成長を行うため、炭化珪素基板210を不図
示のECR−CVDまたはECRスパッタ装置の反応炉内のサセ
プター上に設置し、真空排気した後、70Torrの水素雰囲
気において、1050℃で15分間加熱することによって、基
板210の表面に対してクリーニング処理を施す。First, in order to perform crystal growth, the silicon carbide substrate 210 is placed on a susceptor in a reaction furnace of an ECR-CVD or ECR sputtering device (not shown), and after evacuation, in a hydrogen atmosphere of 70 Torr, at 1050 ° C. for 15 minutes. By heating, the surface of the substrate 210 is subjected to a cleaning process.
次に、図6に示されるように、基板210を200℃程度ま
で冷却した後、固体Al(純度6N)と窒素ガスとをECR−C
VDまたはECRスパッタの反応炉内に供給する。ECR−CVD
またはECRスパッタの反応炉内の圧力は、1×10-3Torr
である。次に、2.45GHz、500Wのマイクロ波をかけ、図
5(a)に示されるように、多結晶状態のAlN層(AlN多
結晶層)211aを50nm程度堆積させる。このように得られ
るAlN多結晶層211aの結晶粒子のサイズの範囲は、数Å
〜数千Å程度である。Next, as shown in FIG. 6, after cooling the substrate 210 to about 200 ° C., solid Al (purity 6N) and nitrogen gas are mixed with ECR-C.
Supply into a VD or ECR sputter reactor. ECR-CVD
Alternatively, the pressure in the reactor for ECR sputtering is 1 × 10 −3 Torr
It is. Next, a microwave of 2.45 GHz and 500 W is applied, and an AlN layer (AlN polycrystalline layer) 211a in a polycrystalline state is deposited to a thickness of about 50 nm as shown in FIG. The range of the size of the crystal grains of the AlN polycrystalline layer 211a thus obtained is several
~ Several thousand m2.
次に、AlN多結晶層211aを堆積した基板210を、MOVPE
装置の反応炉内に設置し、アンモニアと水素の混合雰囲
気中で1000℃程度で10分間熱処理する。AlN多結晶層211
aの導電性を高めるために、熱処理の温度を約800℃以上
1200℃以下に設定するのが好ましい。この処理によっ
て、図5(b)に示されるように、AlN多結晶層211aの
C軸配向性を向上させる。Next, the substrate 210 on which the AlN polycrystalline layer 211a was deposited was
It is installed in the reactor of the apparatus and heat-treated at about 1000 ° C for 10 minutes in a mixed atmosphere of ammonia and hydrogen. AlN polycrystalline layer 211
In order to enhance the conductivity of a, heat treatment temperature should be about 800 ° C or more
It is preferable to set the temperature to 1200 ° C. or lower. By this processing, as shown in FIG. 5B, the C-axis orientation of the AlN polycrystalline layer 211a is improved.
次に、AlN多結晶層211a上に良好なGaN単結晶層を形成
するために、第1の実施形態で説明した3段階の結晶成
長工程とほぼ同様な工程を行う。より詳細に説明する
と、次のようである。Next, in order to form a good GaN single crystal layer on the AlN polycrystalline layer 211a, a process substantially similar to the three-stage crystal growth process described in the first embodiment is performed. This will be described in more detail below.
第1段階において、基板温度を1000℃に維持し、水素
ガスをキャリアガスとして、TMGとアンモニアを供給す
る。これにより、図5(c)に示されるように、AlN多
結晶層211aの上に、C軸配向性の強いGaN単結晶の核層2
11bを形成する。GaN単結晶の核層211bの形成時間は、約
2分である。In the first stage, the substrate temperature is maintained at 1000 ° C., and TMG and ammonia are supplied using hydrogen gas as a carrier gas. As a result, as shown in FIG. 5C, the GaN single crystal nucleus layer 2 having a strong C-axis orientation is formed on the AlN polycrystalline layer 211a.
Form 11b. The formation time of the GaN single crystal nucleus layer 211b is about 2 minutes.
第2段階において、基板温度を1050℃程度まで昇温
し、GaN多結晶層211aを成長させる。第3段階におい
て、基板温度を1090℃程度まで昇温し、GaN多結晶層211
aをさらに成長させ、図5(d)に示されるように、GaN
単結晶層211c(厚さ:0.1μm〜5μm程度)が形成され
る。第2段階および第3段階におけるMOVPE法による他
の結晶成長条件は、第1の実施形態のそれと同様であ
る。In the second stage, the substrate temperature is raised to about 1050 ° C. to grow the GaN polycrystalline layer 211a. In the third stage, the substrate temperature is raised to about 1090 ° C. and the GaN polycrystalline layer 211 is increased.
a is further grown, and as shown in FIG.
A single crystal layer 211c (thickness: about 0.1 μm to 5 μm) is formed. Other crystal growth conditions by the MOVPE method in the second and third stages are the same as those in the first embodiment.
AlN多結晶層211aおよびGaN単結晶層211cが、バッファ
層211を構成する。このバッファ層211の上に、発光する
ための窒化ガリウム系半導体積層構造が堆積される。The AlN polycrystalline layer 211a and the GaN single crystal layer 211c constitute a buffer layer 211. On this buffer layer 211, a gallium nitride based semiconductor multilayer structure for emitting light is deposited.
ECR−CVDまたはECRスパッタ法を用いて、AlN多結晶層
211aを堆積させるのは、次の利点を有する。ECR−CVDま
たはECRスパッタ法によると、AlN多結晶層211aを200℃
という低い温度で堆積できる。一方、MOVPE法による
と、窒素の原料であるアンモニアが分解しないため、Al
N多結晶層は200℃では堆積できない。AlN polycrystalline layer using ECR-CVD or ECR sputtering
Depositing 211a has the following advantages. According to the ECR-CVD or ECR sputtering method, the AlN polycrystalline layer 211a is heated to 200 ° C.
It can be deposited at such a low temperature. On the other hand, according to the MOVPE method, ammonia, which is a nitrogen
N polycrystalline layers cannot be deposited at 200 ° C.
本実施形態において、ECR−CVDまたはECRスパッタ法
を用いて、AlN多結晶層211aを200℃程度の温度で形成す
るので、AlN多結晶層211aの結晶粒子のサイズ(数Å〜
数千Å)が小さい。このような小さなサイズを有する結
晶粒子に対して熱処理を行い、AlN多結晶層211aの配向
性を向上させることによって、AlN多結晶層211aの上
に、高い密度および高い配向性を有するGaN単結晶の核
を形成できる。一方、MOVPE法による温度(600℃程度)
で堆積したAlN多結晶層を用いた場合は、上記ECR−CVD
またはECRスパッタ法を用いる場合に比べて、AlN多結晶
層の上に、高い密度および高い配向性を有するGaN単結
晶の核を形成するのが困難である。本発明によると、約
150〜250℃の範囲の温度であれば、多結晶層として十分
に機能するAlN多結晶層211aが堆積できる。上記説明で
は、基板として炭化珪素が用いられているが、炭化珪素
の代わりに、サファイアが用いられてもよい。In the present embodiment, since the AlN polycrystalline layer 211a is formed at a temperature of about 200 ° C. by using the ECR-CVD or the ECR sputtering method, the size of the crystal grains of the AlN polycrystalline layer 211a (several Å to
Thousands) are small. By performing a heat treatment on the crystal grains having such a small size to improve the orientation of the AlN polycrystalline layer 211a, a GaN single crystal having a high density and a high orientation is formed on the AlN polycrystalline layer 211a. Nuclei can be formed. On the other hand, temperature by MOVPE method (about 600 ℃)
When using the AlN polycrystalline layer deposited by ECR-CVD,
Alternatively, it is more difficult to form a GaN single crystal nucleus having high density and high orientation on the AlN polycrystalline layer as compared with the case where the ECR sputtering method is used. According to the present invention,
If the temperature is in the range of 150 to 250 ° C., the AlN polycrystalline layer 211a functioning sufficiently as a polycrystalline layer can be deposited. In the above description, silicon carbide is used as the substrate, but sapphire may be used instead of silicon carbide.
本実施形態によって形成されたGaN単結晶層211cの結
晶性を評価するために、2結晶X線回折における回折ピ
ーク半値全幅を測定した。GaN単結晶層11cは、3分とい
う2結晶X線回折の半値全幅を示す。このことから、本
実施形態によって、表面がきわめて平坦で高い品質のGa
N単結晶層211cが得られることがわかる。In order to evaluate the crystallinity of the GaN single crystal layer 211c formed according to the present embodiment, the full width at half maximum of the diffraction peak in two-crystal X-ray diffraction was measured. The GaN single crystal layer 11c exhibits a full width at half maximum of two crystal X-ray diffraction of 3 minutes. From this, according to the present embodiment, Ga with a very flat surface and high quality can be obtained.
It can be seen that an N single crystal layer 211c is obtained.
以下に、基板210として、SiC傾斜基板を用いる理由に
ついて説明する。本実施形態では、(0001)面から[11
−20]方向に3.5度傾斜するように研磨したn型SiC基板
が用いられている。これによって、SiC基板上に、特にA
lGaN混晶を堆積する場合、AlGaN混晶の表面の平坦性が
向上する。なお、(0001)面から[1−100]方向に3.5
度傾斜するように研磨したn型SiC基板を用いても、上
記と同様な効果が得られる。Hereinafter, the reason for using the inclined SiC substrate as the substrate 210 will be described. In the present embodiment, [11]
An n-type SiC substrate polished so as to be inclined by 3.5 degrees in the [-20] direction is used. This allows the SiC substrate, especially A
When lGaN mixed crystal is deposited, the flatness of the surface of AlGaN mixed crystal is improved. Note that 3.5 in the [1-100] direction from the (0001) plane
Even if an n-type SiC substrate polished so as to be inclined at an angle is used, the same effect as described above can be obtained.
図7は、SiC傾斜基板上に堆積されたAlGaN層の表面の
ラフネスと、AlGaN中のAlの組成との関係を示す。横軸
は、AlGaN中のAlの組成を示し、縦軸は、AlGaN層の表面
のラフネスを示す。図7において、点線は、(0001)ジ
ャスト基板を用いた場合を示す。本願明細書において、
「(0001)ジャスト基板」とは、(0001)面からいずれ
の方向にも傾斜していない基板を示す。図7における実
線は、(0001)面から[11−20]方向に3.5度傾斜して
いる基板を用いた場合を示す。縦軸に対応する値が大き
くなればなるほど、AlGaNの表面のラフネスが大きくな
り、表面の平坦性に欠けることを示す。図7から分かる
ように、傾斜基板を用いる場合、Alの組成が30%程度ま
でに大きくなっても、AlGaN層の表面の平坦性は劣らな
い。FIG. 7 shows the relationship between the roughness of the surface of the AlGaN layer deposited on the inclined SiC substrate and the composition of Al in AlGaN. The horizontal axis shows the composition of Al in AlGaN, and the vertical axis shows the roughness of the surface of the AlGaN layer. In FIG. 7, a dotted line indicates a case where a (0001) just substrate is used. In the present specification,
The “(0001) just substrate” indicates a substrate that is not inclined in any direction from the (0001) plane. The solid line in FIG. 7 shows a case where a substrate inclined by 3.5 degrees from the (0001) plane in the [11-20] direction is used. The greater the value corresponding to the vertical axis, the greater the roughness of the AlGaN surface, indicating that the surface lacks flatness. As can be seen from FIG. 7, when the inclined substrate is used, the flatness of the surface of the AlGaN layer is not inferior even if the composition of Al increases to about 30%.
図8は、AlGaN層の表面ラフネスと基板の傾斜角度と
の関係を示す。AlGaN層の表面ラフネスは、横軸に示さ
れる。傾斜角度は、基板が(0001)面から[11−20]方
向に傾斜する角度を指し、図8の縦軸に示される。FIG. 8 shows the relationship between the surface roughness of the AlGaN layer and the tilt angle of the substrate. The surface roughness of the AlGaN layer is shown on the horizontal axis. The tilt angle indicates an angle at which the substrate tilts from the (0001) plane in the [11-20] direction, and is shown on the vertical axis in FIG.
図8に示されるように、AlGaNの表面ラフネスは、傾
斜角度が高くなるに従って小さくなる。図8から分かる
ように、傾斜角度が約1度から18度までの範囲で、AlGa
N層の表面は、平坦性が保たれる。As shown in FIG. 8, the surface roughness of AlGaN decreases as the inclination angle increases. As can be seen from FIG. 8, when the inclination angle ranges from about 1 degree to 18 degrees, the AlGa
The surface of the N layer is kept flat.
基板の傾斜角度が約5度から15度までの範囲で、以下
に説明するAlGaNへのp型ドーパントの取り込まれ率も
向上する。When the inclination angle of the substrate is in the range of about 5 degrees to 15 degrees, the rate of incorporation of the p-type dopant into AlGaN described below is also improved.
p型AlGaN層を作製する際、(0001)ジャスト基板が
用いられる場合、Al組成の増加にともなって、p型ドー
パントであるMgの取り込まれ率が低下し、素子の抵抗が
高くなるということが本願発明者によってわかった。本
実施形態によると、傾斜基板を用いることによって上記
問題は解決できる。When a (0001) just substrate is used for manufacturing a p-type AlGaN layer, the incorporation rate of Mg, which is a p-type dopant, decreases with an increase in the Al composition, and the resistance of the element increases. It was found by the present inventor. According to the present embodiment, the above problem can be solved by using the inclined substrate.
図9は、炭化珪素傾斜基板を用いる場合の、ドーパン
トであるMgのAlGaN層への取り込まれ率とAlGaNのAl組成
との関係を示す。横軸は、AlGaNのAl組成を示し、縦軸
は、MgのAlGaN層への取り込まれ率を示す。図9に示さ
れるように、傾斜基板を用いる場合のAlGaNへのMgの取
り込まれ率は、ジャスト基板を用いる場合のAlGaNへのM
gの取り込まれ率より高い。FIG. 9 shows the relationship between the incorporation rate of Mg as a dopant into the AlGaN layer and the Al composition of AlGaN when a silicon carbide tilted substrate is used. The horizontal axis indicates the Al composition of AlGaN, and the vertical axis indicates the rate of Mg taken into the AlGaN layer. As shown in FIG. 9, the rate of incorporation of Mg into AlGaN when a tilted substrate is used is different from that of AlGaN when a just substrate is used.
Higher than the incorporation rate of g.
さらに、図9から分かるように、Al組成が増加するに
従って、ジャスト基板を用いる場合のMgの取り込まれ率
は低下するが、傾斜基板を用いる場合のMgの取り込まれ
率は低下しない。この傾向は、ドーパントにMgを用いた
場合に限らず、ドーパントして、Zn、C、Caを用いても
同様である。Further, as can be seen from FIG. 9, as the Al composition increases, the Mg incorporation rate when the just substrate is used decreases, but the Mg incorporation rate when the inclined substrate is used does not decrease. This tendency is not limited to the case where Mg is used as the dopant, but is the same even when Zn, C, and Ca are used as the dopant.
このように、本実施形態によると、窒化ガリウム系半
導体中のp型ドーパントの濃度を高くできるので、発光
素子の動作電圧を低減することが可能となる。As described above, according to the present embodiment, since the concentration of the p-type dopant in the gallium nitride-based semiconductor can be increased, the operating voltage of the light emitting element can be reduced.
本実施形態では、傾斜基板が用いられているが、その
代わり、(0001)ジャスト基板が用いられてもよい。こ
の場合、バッファ層を構成する多結晶層としてn型AlN
層を用いることによって、抵抗を小さくし、発光素子の
動作電圧を低減できる。In the present embodiment, an inclined substrate is used, but a (0001) just substrate may be used instead. In this case, n-type AlN is used as a polycrystalline layer constituting the buffer layer.
By using the layer, the resistance can be reduced and the operating voltage of the light-emitting element can be reduced.
傾斜基板を用いる1つの利点として、基板上に形成さ
れるInGaN活性層付近での結晶欠陥が低減できる。One advantage of using a tilted substrate is that crystal defects near the InGaN active layer formed on the substrate can be reduced.
図10(a)は、(0001)ジャスト炭化珪素基板上に形
成されたInGaN/GaN/AlN多層膜の断面を示すTEM(透過形
電子顕微鏡、transmission electron microscopy)写真
である。図10(b)は、(0001)面から3.5度で[11−2
0]方向に傾斜する炭化珪素基板上に形成されたInGaN/G
aN/AlN多層膜の断面を示すTEM写真である。FIG. 10A is a TEM (transmission electron microscopy) photograph showing a cross section of an InGaN / GaN / AlN multilayer film formed on a (0001) just silicon carbide substrate. FIG. 10B shows [11-2] at 3.5 degrees from the (0001) plane.
InGaN / G formed on silicon carbide substrate inclined in [0] direction
4 is a TEM photograph showing a cross section of the aN / AlN multilayer film.
図10(a)に示されるように、ジャスト基板が用いら
れる場合、GaN膜中の結晶欠陥部分(枝状の模様)は、
基板の表面に垂直な方向(C軸方向)に沿って存在し、
InGaN層まで至っている。一方、図10(b)に示される
ように、傾斜基板が用いられる場合、GaN膜中の結晶欠
陥部分は、C軸方向に垂直な方向に曲がるように存在す
る。このため、InGaN層付近における欠陥の量が低減さ
れる。これは、傾斜基板の表面のステップによって、結
晶の格子緩和が起こるからであると考えられる。As shown in FIG. 10A, when a just substrate is used, a crystal defect portion (branched pattern) in the GaN film is
Exists along a direction (C-axis direction) perpendicular to the surface of the substrate,
It reaches the InGaN layer. On the other hand, as shown in FIG. 10B, when an inclined substrate is used, the crystal defect portion in the GaN film exists to bend in a direction perpendicular to the C-axis direction. For this reason, the amount of defects near the InGaN layer is reduced. This is considered to be because the lattice relaxation of the crystal occurs due to the steps on the surface of the inclined substrate.
第1および第2の実施形態で説明した窒化ガリウム系
化合物半導体の製造方法は、発光素子の製造に限定され
ることなく、受光素子の製造にも適用できる。The method of manufacturing a gallium nitride-based compound semiconductor described in the first and second embodiments is not limited to the manufacture of a light-emitting element, but can be applied to the manufacture of a light-receiving element.
(第3の実施形態) 図11および12を参照しながら、上記第1および第2の
実施形態で説明した窒化ガリウム系化合物半導体の製造
方法を用いて、窒化ガリウム系化合物半導体発光素子の
製造方法を説明する。本実施形態において、基板の材料
として、サファイアが用いられている。なお、結晶層の
形成にMOVPE法を用いる。図12は、結晶層の成長シーケ
ンスを示す。Third Embodiment A method for manufacturing a gallium nitride-based compound semiconductor light emitting device using the method for manufacturing a gallium nitride-based compound semiconductor described in the first and second embodiments with reference to FIGS. Will be described. In the present embodiment, sapphire is used as the material of the substrate. Note that the MOVPE method is used for forming the crystal layer. FIG. 12 shows a growth sequence of the crystal layer.
まず、結晶成長を行うため、サファイア(単結晶Al2O
3)C面基板10を不図示のMOVPE装置の反応炉内のサセプ
ター上に設置し、真空排気した後、70Torrの水素雰囲気
において、1050℃で15分間加熱することによって、基板
10の表面に対してクリーニング処理を施す(図12の
)。First, sapphire (single crystal Al 2 O
3 ) The C-plane substrate 10 is placed on a susceptor in a reactor of a MOVPE apparatus (not shown), evacuated, and then heated at 1050 ° C. for 15 minutes in a hydrogen atmosphere of 70 Torr to obtain a substrate.
A cleaning process is performed on the surface of the 10 (FIG. 12).
次に、基板10を600℃まで冷却した後、アンモニアを
2.5L/分の流量で1分供給し、基板10の表面を窒化する
(図12の)。その後、図11に示されるように、トリメ
チルガリウム(TMG)を20μモル/分、アンモニアを2.5
L/分、およびキャリア水素を2L/分程度供給して、多結
晶状態のGaN層(GaN多結晶層)11aを50nm程度堆積させ
る(図12の)。Next, after cooling the substrate 10 to 600 ° C.,
It is supplied at a flow rate of 2.5 L / min for one minute to nitride the surface of the substrate 10 (FIG. 12). Thereafter, as shown in FIG. 11, 20 μmol / min of trimethylgallium (TMG) and 2.5 μm of ammonia were added.
L / min and carrier hydrogen are supplied at about 2 L / min to deposit a polycrystalline GaN layer (GaN polycrystalline layer) 11a of about 50 nm (FIG. 12).
次に、GaN多結晶層11a上に良好なGaN単結晶層を形成
するために、上記第1および第2の実施形態で説明した
3段階の結晶成長工程を行う(図12の)。すなわち、
TMGの供給のみを停止し、基板温度を950℃まで昇温した
後、TMGを20μモル/分供給し、GaN単結晶の核層を堆積
させる(第1段階)。次に、TMGを供給しながら基板温
度を950℃から1050℃および1090℃程度まで段階的に昇
温して、GaN単結晶層11cを成長する(第2および第3段
階)。GaN多結晶層11aおよびGaN単結晶層11cが、図11に
示されるGaNバッファ層11を構成する。Next, in order to form a good GaN single crystal layer on the GaN polycrystalline layer 11a, the three-stage crystal growth process described in the first and second embodiments is performed (FIG. 12). That is,
After only stopping the supply of TMG and raising the substrate temperature to 950 ° C., TMG is supplied at 20 μmol / min to deposit a GaN single crystal nucleus layer (first stage). Next, the substrate temperature is increased stepwise from 950 ° C. to about 1050 ° C. and 1090 ° C. while supplying TMG to grow the GaN single crystal layer 11c (second and third steps). GaN polycrystalline layer 11a and GaN single crystal layer 11c constitute GaN buffer layer 11 shown in FIG.
次に、モノシラン(水素ベース50ppm)を10cc/分、ト
リメチルアルミニウム(TMA)を2μモル/分追加して
供給し、n型AlGaN層クラッド層12を堆積させる(図12
の)。Next, monosilane (hydrogen base 50 ppm) is additionally supplied at 10 cc / min and trimethyl aluminum (TMA) is additionally supplied at 2 μmol / min to deposit an n-type AlGaN cladding layer 12 (FIG. 12).
of).
次に、TMG、TMAおよびモノシランの供給のみを停止
し、アンモニアと水素の混合雰囲気中で、基板温度を70
0℃に降温して基板温度が一定になった後、トリメチル
インジウム(TMI)を200μモル/分、TMGを20μモル/
分供給して、InGaN混晶からなる活性層13を10nm堆積さ
せる(図12の)。InGaN活性層13を形成する温度の範
囲は、500℃以上800℃以下であればよい。活性層は、Al
xGayInzN(0≦x<1、0≦y1、0<z≦1、x+y+
z=1)から形成されてもよい。Next, only the supply of TMG, TMA and monosilane was stopped, and the substrate temperature was reduced to 70 in a mixed atmosphere of ammonia and hydrogen.
After the temperature was lowered to 0 ° C. and the substrate temperature became constant, trimethylindium (TMI) was 200 μmol / min and TMG was 20 μmol / min.
Then, an active layer 13 made of InGaN mixed crystal is deposited to a thickness of 10 nm (FIG. 12). The temperature range for forming the InGaN active layer 13 may be 500 ° C. or more and 800 ° C. or less. The active layer is Al
x Ga y In z N (0 ≦ x <1,0 ≦ y1,0 <z ≦ 1, x + y +
z = 1).
次に、TMIの供給のみを停止し、TMGとアンモニアとの
流量をそのまま維持し、アンドープGaNキャップ層(InG
aN活性層の蒸発抑制層)30を1nm程度堆積させる(図12
の)。このとき、TMGの流量を変化させてもよい。Next, only the supply of TMI was stopped, the flow rates of TMG and ammonia were maintained as they were, and the undoped GaN cap layer (InG
An evaporation suppression layer (aN active layer) 30 of about 1 nm is deposited (FIG. 12).
of). At this time, the flow rate of TMG may be changed.
次に、TMGの供給も停止し、アンモニアと水素の混合
雰囲気で、基板温度を1000〜1090℃程度まで昇温し、10
分間熱処理を行う(図12の)。Next, the supply of TMG was also stopped, and the temperature of the substrate was raised to about 1000 to 90 ° C. in a mixed atmosphere of ammonia and hydrogen.
Heat treatment for one minute (FIG. 12).
次に、TMA、TMGを上記の流量と同じ流量で、さらにシ
クロペンタジエニルマグネシウム(Cp2Mg)を0.1μモル
/分供給して、p型AlGaNクラッド層14を堆積させる
(図12の)。その後、TMAの供給のみを停止し、p型G
aNコンタクト層15を堆積させる(図12の)。次に、TM
GおよびCp2Mgの供給を停止し、基板温度を600℃に降温
した後、再びTMG、TMIおよびCp2Mgを供給して、p型Inx
Ga1-xN(0<x<1)からなる中間層31(厚さ:0.01μ
m〜1μm程度)を堆積させる(図12の)。p型InCa
N中間層31のバンドギャップが小さいので、p型InGaN中
間層31とその上に形成されるp型電極(Pt)との間のシ
ョットキー障壁を低減することができ、大幅に抵抗を低
減することができる。Next, TMA and TMG are supplied at the same flow rate as above, and cyclopentadienyl magnesium (Cp2Mg) is further supplied at 0.1 μmol / min to deposit the p-type AlGaN cladding layer 14 (FIG. 12). After that, only supply of TMA was stopped and p-type G
An aN contact layer 15 is deposited (FIG. 12). Next, TM
The supply of G and Cp2Mg was stopped, the substrate temperature was lowered to 600 ° C., and then TMG, TMI and Cp2Mg were supplied again, and p-type In x
An intermediate layer 31 made of Ga 1-x N (0 <x <1) (thickness: 0.01 μm)
(about m-1 μm) (FIG. 12). p-type InCa
Since the band gap of the N intermediate layer 31 is small, the Schottky barrier between the p-type InGaN intermediate layer 31 and the p-type electrode (Pt) formed thereon can be reduced, and the resistance is significantly reduced. be able to.
次に、アンモニアと水素の混合雰囲気で、基板を500
℃まで冷却した後、アンモニアの供給を停止し、水素雰
囲気中で5分間熱処理を行う(図12の)。Next, in a mixed atmosphere of ammonia and hydrogen,
After cooling to ° C., the supply of ammonia is stopped, and heat treatment is performed for 5 minutes in a hydrogen atmosphere (FIG. 12).
最後に、公知の技術を用いて、n型AlGaNクラッド層1
2、InGaN活性層13、アンドープGaNキャップ層30、p型A
lGaNクラッド層14、p型GaNコンタクト層15、およびp
型InGaN中間層31を、部分的にエッチング除去して、一
部が露出しているn型AlGaNクラッド層12上に、n型電
極(Al)18を形成する。また、p型InGaN中間層31上
に、p側電極(Pt)17を形成する。Finally, using a known technique, the n-type AlGaN cladding layer 1
2, InGaN active layer 13, undoped GaN cap layer 30, p-type A
lGaN cladding layer 14, p-type GaN contact layer 15, and p
The n-type InGaN intermediate layer 31 is partially etched away to form an n-type electrode (Al) 18 on the n-type AlGaN cladding layer 12 which is partially exposed. Further, on the p-type InGaN intermediate layer 31, a p-side electrode (Pt) 17 is formed.
図13(a)に示されるように、InGaN活性層13とp型A
lGaNクラッド層14との間にP型GaNガイド層33、InGaN活
性層13とn型AlGaNクラッド層12との間にn型GaNガイド
層32が形成されてもよい。As shown in FIG. 13A, the InGaN active layer 13 and the p-type A
A P-type GaN guide layer 33 may be formed between the n-type AlGaN clad layer 12 and the P-type GaN guide layer 33 between the lGaN clad layer 14.
以下に、アンドープGaNキャップ層30を形成する理由
を説明する。Hereinafter, the reason for forming the undoped GaN cap layer 30 will be described.
InGaN活性層13上にアンドープGaNキャップ層30を設け
ることによって、InGaN活性層13から蒸気圧の数桁高いI
nが再蒸発することを抑制することができる。本実施形
態のように、InGaN活性層13の堆積温度と同じ温度、す
なわち、700℃でアンドープGaNキャップ層30を数原子層
(1nm程度)堆積することによって、図13(a)に示さ
れるように、急峻な活性層/ガイド層界面が実現でき
る。By providing the undoped GaN cap layer 30 on the InGaN active layer 13, I can be several orders of magnitude higher in vapor pressure than the InGaN active layer 13.
The re-evaporation of n can be suppressed. As shown in FIG. 13A, by depositing a few atomic layers (about 1 nm) of the undoped GaN cap layer 30 at the same temperature as the deposition temperature of the InGaN active layer 13, that is, 700 ° C., as in this embodiment. In addition, a steep active layer / guide layer interface can be realized.
図13(b)は、従来によるアンドープGaNキャップ層3
0が形成されていない場合の、InGaN活性層103と、InGaN
活性層103を挟むn型ガイト層132およびp型ガイト層13
3との断面を示す。図13(b)に示されるように、InGaN
活性層103とp型GaNガイド層133との間の界面は、急峻
な界面ではなく、平坦性を欠けている。FIG. 13B shows a conventional undoped GaN cap layer 3.
0 is not formed, the InGaN active layer 103 and the InGaN
An n-type layer 132 and a p-type layer 13 sandwiching the active layer 103
3 shows a cross section. As shown in FIG.
The interface between the active layer 103 and the p-type GaN guide layer 133 is not a sharp interface but lacks flatness.
さらに、アンドープGaNキャップ層30を形成すること
によって、Inを効果的にInGaN活性層中に混入させるこ
とができる。InGaN活性層13は、700℃という低い温度で
堆積するので、InGaN活性層13の配向性等の結晶性が悪
い。本実施形態のように、700℃の低温でIn再蒸発抑制
層(アンドープGaNキャップ層)30をInGaN活性層13上に
設けることによって、基板温度を1090℃に昇温し、InGa
N活性層13に対して充分に熱処理を行うことができる。
これよって、InGaN活性層13の配向性を向上できる。Further, by forming the undoped GaN cap layer 30, In can be effectively mixed into the InGaN active layer. Since the InGaN active layer 13 is deposited at a low temperature of 700 ° C., the InGaN active layer 13 has poor crystallinity such as orientation. As in the present embodiment, the substrate temperature is raised to 1090 ° C. by providing the In reevaporation suppressing layer (undoped GaN cap layer) 30 on the InGaN active layer 13 at a low temperature of 700 ° C.
The heat treatment can be sufficiently performed on the N active layer 13.
Thereby, the orientation of the InGaN active layer 13 can be improved.
図14は、InGaN活性層13の室温フォトルミネッセンス
強度と、InGaN活性層13に対する熱処理時間との関係を
示す。熱処理時間の増加に伴って、発光強度は約1桁増
大し、発光効率が著しく向上することが確認される。FIG. 14 shows the relationship between the room-temperature photoluminescence intensity of the InGaN active layer 13 and the heat treatment time for the InGaN active layer 13. As the heat treatment time increases, the luminous intensity increases by about one digit, confirming that the luminous efficiency is significantly improved.
上記説明では、図15(a)に示されるように、500〜8
00℃程度の温度で、アンドープGaNキャップ層30を形成
した()後、一旦TMGの供給を停止し、すなわち、結
晶成長を停止してから、基板温度を1000〜1090℃程度ま
で昇温し熱処理を行った。この代わりに、図15(b)に
示されるように、500〜800℃程度の温度で、InGaN活性
層13を形成した()後、TMIのみの供給を停止すると
同時に、基板温度を1000〜1090℃まで昇温してもよい。
すなわち、昇温しながらアンドープGaNキャップ層30を
成長させる。In the above description, as shown in FIG.
After forming the undoped GaN cap layer 30 at a temperature of about 00 ° C. (), the supply of TMG is temporarily stopped, that is, crystal growth is stopped, and then the substrate temperature is raised to about 1000 to 1090 ° C. to perform heat treatment. Was done. Instead, as shown in FIG. 15B, after forming the InGaN active layer 13 at a temperature of about 500 to 800 ° C., the supply of only TMI is stopped, and at the same time, the substrate temperature is reduced to 1000 to 900 The temperature may be raised to ° C.
That is, the undoped GaN cap layer 30 is grown while increasing the temperature.
アンドープGaNキャップ層30の厚さは、10nm以下であ
ればよい。アンドープGaNキャップ層30の厚さのより好
ましい範囲は、1〜3nm程度である。アンドープGaNキャ
ップ層30の厚さが小さすぎる(1nm以下)と、十分にIn
の蒸発を抑制できない。アンドープGaNキャップ層30の
厚さが大きすぎる(3nm)と、デバイスの直列抵抗が高
くなり、発光を得るために、十分な電流が供給できな
い。なお、GaNキャップ層30は、InがInGaN活性層13から
の蒸発を抑制することさえできれば、不純物でドープさ
れていてもよい。The thickness of the undoped GaN cap layer 30 may be 10 nm or less. A more preferable range of the thickness of the undoped GaN cap layer 30 is about 1 to 3 nm. If the thickness of the undoped GaN cap layer 30 is too small (1 nm or less),
Evaporation cannot be suppressed. If the thickness of the undoped GaN cap layer 30 is too large (3 nm), the series resistance of the device increases, and a sufficient current cannot be supplied to obtain light emission. The GaN cap layer 30 may be doped with impurities as long as In can suppress evaporation of In from the InGaN active layer 13.
(第4の実施形態) 以下に、図16を参照しながら、第4の実施形態として
窒化ガリウム系化合物半導体発光素子を説明する。本実
施形態では、基板410の材料として、サファイアを用い
ずに、6H構造を有する炭化珪素(SiC)が用いられてい
る。SiC基板410は、窒素がドープされており、n型導電
型を有する。SiC基板410は、(0001)面から3.5度で[1
1−20]方向に傾斜している。SiC基板410は、(0001)
面から[1−100]方向に3.5度傾斜していても、同様な
効果が得られる。Fourth Embodiment Hereinafter, a gallium nitride-based compound semiconductor light emitting device will be described as a fourth embodiment with reference to FIG. In this embodiment, as a material of the substrate 410, silicon carbide (SiC) having a 6H structure is used without using sapphire. SiC substrate 410 is doped with nitrogen and has an n-type conductivity. The SiC substrate 410 has [1] at 3.5 degrees from the (0001) plane.
1-20] direction. SiC substrate 410 is (0001)
Similar effects can be obtained even if the plane is inclined by 3.5 degrees in the [1-100] direction from the plane.
図16は、本実施形態の半導体発光素子の断面を模式的
に示す。この半導体発光素子は、図16に示されるよう
に、炭化珪素基板410と、基板410の上に形成されたAlN
バッファ層411と、バッファ層411の上に設けられた半導
体積層構造体419と、半導体積層構造体419上に形成され
たp型InGaN中間層31と、発光に必要な電流(駆動電
流)を供給するための一対の電極417および418を備えて
いる。FIG. 16 schematically shows a cross section of the semiconductor light emitting device of the present embodiment. As shown in FIG. 16, the semiconductor light emitting device includes a silicon carbide substrate 410, and an AlN substrate formed on the substrate 410.
A buffer layer 411, a semiconductor multilayer structure 419 provided on the buffer layer 411, a p-type InGaN intermediate layer 31 formed on the semiconductor multilayer structure 419, and a current (drive current) required for light emission And a pair of electrodes 417 and 418.
半導体積層構造体419は、バッファ層411に近い側から
順番に、n型AlGaNクラッド層12、n型GaNガイド層32、
InGaN活性層13、p型GaNガイド層33、p型AlGaNクラッ
ド層14、およびp型GaNコンタクト層15を含んでいる。The semiconductor multilayer structure 419 includes, in order from the side close to the buffer layer 411, the n-type AlGaN cladding layer 12, the n-type GaN guide layer 32,
It includes an InGaN active layer 13, a p-type GaN guide layer 33, a p-type AlGaN cladding layer 14, and a p-type GaN contact layer 15.
次に、上記窒化ガリウム系化合物半導体発光素子の製
造方法を説明する。本実施形態において、バッファ層41
1が良好な導電性を有するように、上記第1および第2
の実施形態で説明したバッファ層の形成方法と異なる方
法でバッファ層411を堆積させる。本実施形態では、基
板410上に、半導体結晶層の堆積に有機金属気相成長法
(MOVPE法)を用いる。Next, a method for manufacturing the gallium nitride-based compound semiconductor light emitting device will be described. In the present embodiment, the buffer layer 41
1 and 2 so that 1 has good conductivity.
The buffer layer 411 is deposited by a method different from the method of forming the buffer layer described in the embodiment. In the present embodiment, metal organic chemical vapor deposition (MOVPE) is used to deposit a semiconductor crystal layer on the substrate 410.
まず、結晶成長を行うため、6H炭化珪素基板410を不
図示のMOVPE装置の反応炉内のサセプター上に設置し、
真空排気した後、70Torrの水素雰囲気において、1050℃
で15分間加熱することによって、基板410の表面に対し
てクリーニング処理を施す。First, in order to perform crystal growth, a 6H silicon carbide substrate 410 is placed on a susceptor in a reactor of a MOVPE apparatus (not shown),
After evacuation, in a hydrogen atmosphere of 70 Torr, 1050 ° C
The surface of the substrate 410 is cleaned by heating for 15 minutes.
次に、基板温度を1000℃まで降温した後、アンモニア
を2.5L/分の流量で1分供給し、基板410の表面を窒化す
る。その後、図16に示されるように、トリメチルアルミ
ニウム(TMA)を10μモル/分、アンモニアを2.5L/分、
モノシラン(水素ベース50ppm)を10cc/分、およびキャ
リア水素を2L/分程度供給して、n型AlNバッファ層411
を200nm程度堆積させる。Next, after the substrate temperature is lowered to 1000 ° C., ammonia is supplied at a flow rate of 2.5 L / min for 1 minute to nitride the surface of the substrate 410. Then, as shown in FIG. 16, 10 μmol / min of trimethylaluminum (TMA), 2.5 L / min of ammonia,
Monosilane (50 ppm based on hydrogen) is supplied at 10 cc / min, and carrier hydrogen is supplied at about 2 L / min to provide an n-type AlN buffer layer 411.
Is deposited to a thickness of about 200 nm.
バッファ層411をn型にすることによって、基板410の
裏面にn側電極を設けても、電気抵抗は高くならない。
なお、n型AlNバッファ層411は、1000℃程度の高温で堆
積したので、結晶欠陥が少なくほぼ単結晶となってお
り、良好な導電性を有する。n型AlNバッファ層411を堆
積させる温度の好ましい範囲は、800℃以上1200℃以下
である。堆積温度が800℃より低いと、n型AlNバッファ
層411の配向性が悪くなり、よい結晶性が得られない。
堆積温度が1200℃より高いと、AlおよびNの再蒸発に起
因して、n型AlNバッファ層411の結晶性が劣る。By making the buffer layer 411 n-type, even if an n-side electrode is provided on the back surface of the substrate 410, the electric resistance does not increase.
Since the n-type AlN buffer layer 411 is deposited at a high temperature of about 1000 ° C., the n-type AlN buffer layer 411 has almost no crystal defects, is almost single crystal, and has good conductivity. A preferred range of the temperature for depositing the n-type AlN buffer layer 411 is 800 ° C. or more and 1200 ° C. or less. If the deposition temperature is lower than 800 ° C., the orientation of the n-type AlN buffer layer 411 becomes poor, and good crystallinity cannot be obtained.
If the deposition temperature is higher than 1200 ° C., the crystallinity of the n-type AlN buffer layer 411 will be poor due to the re-evaporation of Al and N.
AlNバッファ層411の上に、第2の実施形態で説明した
方法を用いて、GaN単結晶層を形成してもよい。この場
合、AlNバッファ層とGaN単結晶層とがバッファ層411を
構成する。A GaN single crystal layer may be formed on the AlN buffer layer 411 by using the method described in the second embodiment. In this case, the AlN buffer layer and the GaN single crystal layer form the buffer layer 411.
次に、トリメチルアルミニウム(TMA)の供給量を2
μモル/分に変更すると同時に、モノシラン(水素ベー
ス50ppm)を10cc/分、トリメチルガリウム(TMG)を20
μモル/分追加して供給し、n型AlGaNクラッド層12を
堆積させる。Next, the supply amount of trimethylaluminum (TMA) was
At the same time as changing to μmol / min, 10 cc / min of monosilane (50 ppm based on hydrogen) and 20 ml of trimethylgallium (TMG)
An additional supply of μmol / min is provided to deposit the n-type AlGaN cladding layer 12.
次に、TMAの供給のみを停止し、n型GaNガイド層32を
堆積させる。その後、TMG、モノシランの供給のみを停
止し、アンモニアと水素の混合雰囲気中で、基板温度を
700℃に降温して、基板温度が一定になった後、トリメ
チルインジウム(TMI)を200μモル/分、TMGを20μモ
ル/分供給して、InGaN結晶からなる活性層13を10nm堆
積させる。InGaN活性層13を形成する温度の範囲は、500
℃以上800℃以下であればよい。活性層は、AlxGayInzN
(0<x<1、0≦y<1、0<z≦1、x+y+z=
1)から形成されてもよい。Next, only the supply of TMA is stopped, and the n-type GaN guide layer 32 is deposited. Thereafter, only the supply of TMG and monosilane was stopped, and the substrate temperature was reduced in a mixed atmosphere of ammonia and hydrogen.
After the temperature is lowered to 700 ° C. and the substrate temperature becomes constant, trimethylindium (TMI) is supplied at 200 μmol / min and TMG is supplied at 20 μmol / min to deposit an active layer 13 of InGaN crystal with a thickness of 10 nm. The temperature range for forming the InGaN active layer 13 is 500
It is sufficient that the temperature is not lower than 800C and not higher than 800C. The active layer is composed of Al x Ga y In z N
(0 <x <1, 0 ≦ y <1, 0 <z ≦ 1, x + y + z =
It may be formed from 1).
次に、TMIの供給のみを停止し、TMGとアンモニアとの
流量をそのまま維持し、アンドープGaNキャップ層(InG
aN活性層の蒸発抑制層)30を1nm程度堆積させる。この
とき、TMGの流量を変化させてもよい。Next, only the supply of TMI was stopped, the flow rates of TMG and ammonia were maintained as they were, and the undoped GaN cap layer (InG
An evaporation suppression layer (aN active layer) 30 is deposited to a thickness of about 1 nm. At this time, the flow rate of TMG may be changed.
InGaN活性層13を堆積させる後に、アンドープGaNキャ
ップ層30を形成する理由は、次のようである。アンドー
プGaNキャップ層30を設けることによって、InGaN活性層
13から蒸気圧の数桁高いInが再蒸発することが抑制でき
る。本実施形態のように、InGaN活性層13の堆積温度と
同じ温度、すなわち、700℃でアンドープGaNキャップ層
30を数原子層(1nm)程度堆積することによって、活性
層と後で形成されるガイド層との間に急峻な界面が実現
できる。The reason for forming the undoped GaN cap layer 30 after depositing the InGaN active layer 13 is as follows. By providing the undoped GaN cap layer 30, the InGaN active layer
Re-evaporation of In several orders of magnitude higher than 13 in vapor pressure can be suppressed. As in the present embodiment, at the same temperature as the deposition temperature of the InGaN active layer 13, that is, 700 ° C., the undoped GaN cap layer
By depositing about 30 several atomic layers (1 nm), a steep interface can be realized between the active layer and a guide layer formed later.
次に、TMGの供給も停止し、アンモニアと水素の混合
雰囲気で、基板温度を1000〜1090℃程度まで昇温し、10
分間熱処理を行う。InGaN活性層13は、700℃程度の低温
で堆積したため、配向性等の結晶性が悪い。この熱処理
は、InGaN活性層13の配向性を上げるためである。本実
施形態のように、700℃の低温でIn再蒸発抑制層(アン
ドープGaNキャップ層)30をInGaN活性層13上に設けるこ
とによって、基板温度を1000℃に昇温した後、InGaN活
性層13に対して充分に熱処理を行うことができる。これ
によって、InGaN活性層13の配向性は向上できる。Next, the supply of TMG was also stopped, and the temperature of the substrate was raised to about 1000 to 90 ° C. in a mixed atmosphere of ammonia and hydrogen.
Heat treatment for minutes. Since the InGaN active layer 13 was deposited at a low temperature of about 700 ° C., the crystallinity such as the orientation was poor. This heat treatment is for increasing the orientation of the InGaN active layer 13. As in the present embodiment, the substrate temperature is raised to 1000 ° C. by providing the In reevaporation suppressing layer (undoped GaN cap layer) 30 at a low temperature of 700 ° C. on the InGaN active layer 13. Can be sufficiently heat-treated. Thereby, the orientation of the InGaN active layer 13 can be improved.
図14は、InGaN活性層13の室温フォトルミネッセンス
強度と、InGaN活性層13に対する熱処理時間との関係を
示す。熱処理時間の増加に伴って、発光強度は約1桁増
大し、発光効率が著しく向上することが確認される。FIG. 14 shows the relationship between the room-temperature photoluminescence intensity of the InGaN active layer 13 and the heat treatment time for the InGaN active layer 13. As the heat treatment time increases, the luminous intensity increases by about one digit, confirming that the luminous efficiency is significantly improved.
次に、TMGを20μモル/分、さらに、シクロペンタジ
エニルマグネシウム(Cp2Mg)を0.1μモル/分供給し
て、p型GaNガイド層33を堆積させる。Next, 20 μmol / min of TMG and 0.1 μmol / min of cyclopentadienyl magnesium (Cp2Mg) are supplied to deposit the p-type GaN guide layer 33.
次に、TMAを上記n型AlGaNクラッド層12を形成する場
合の流量と同じ流量で追加し、p型AlGaNクラッド層14
を堆積させる。その後、TMAの供給のみを停止し、p型G
aNコンタクト層15を堆積させる。Next, TMA is added at the same flow rate as when forming the n-type AlGaN cladding layer 12, and the p-type AlGaN cladding layer 14 is added.
Is deposited. After that, only supply of TMA was stopped and p-type G
An aN contact layer 15 is deposited.
次に、TMGおよびCp2Mgの供給を停止し、基板温度を60
0℃に降温した後、再びTMG、TMIおよびCp2Mgを供給して
p型InxGa1-xN(0<x<1)からなる中間層31(厚さ:
0.01μm〜1μm程度)を堆積させる。p型InGaN中間
層31のバンドギャップが小さいので、p型InGaN中間層3
1とその上に形成されるp型電極(Pt)との間のショッ
トキー障壁を低減することができ、大幅に抵抗を低減す
ることができる。Next, supply of TMG and Cp2Mg was stopped, and the substrate temperature was reduced to 60 ° C.
After cooling to 0 ° C., TMG, TMI and Cp2Mg are supplied again to supply an intermediate layer 31 (thickness: p <x <1 <x <1) of p-type In x Ga 1 -xN.
(About 0.01 μm to 1 μm). Since the band gap of the p-type InGaN intermediate layer 31 is small, the p-type InGaN intermediate layer 3
The Schottky barrier between 1 and the p-type electrode (Pt) formed thereon can be reduced, and the resistance can be significantly reduced.
p型InGaN中間層31は、p型InGaNを堆積後、500℃程
度で70Torrの減圧水素雰囲気中で熱処理を行うことによ
り形成できる。減圧の水素雰囲気中であれば、400℃以
上の熱処理で、p型不純物の活性化が図れる。窒素原子
の解離を抑制することを考慮すると、熱処理温度は、50
0℃程度の低温が好ましい。The p-type InGaN intermediate layer 31 can be formed by depositing p-type InGaN and then performing heat treatment at about 500 ° C. in a reduced-pressure hydrogen atmosphere of 70 Torr. In a reduced-pressure hydrogen atmosphere, activation of the p-type impurity can be achieved by a heat treatment at 400 ° C. or higher. Taking into account the suppression of dissociation of nitrogen atoms, the heat treatment temperature is 50
A low temperature of about 0 ° C. is preferred.
その後、アンモニアと水素の混合雰囲気で、基板を50
0℃まで冷却した後、アンモニアの供給を停止し、水素
雰囲気中で5分間熱処理を行う。Then, the substrate is placed in a mixed atmosphere of ammonia and hydrogen for 50 minutes.
After cooling to 0 ° C., the supply of ammonia is stopped, and heat treatment is performed for 5 minutes in a hydrogen atmosphere.
最後に、n型SiC基板410側に、チタン(Ti)を用いて
n型電極418を、p型InGaN中間層31側に白金(Pt)を用
いてp型電極417を形成する。Ptを選んだのは、Ptは仕
事関数が大きいので、p型InGaN層31との障壁を小さく
できるためである。Finally, an n-type electrode 418 is formed on the n-type SiC substrate 410 using titanium (Ti), and a p-type electrode 417 is formed on the p-type InGaN intermediate layer 31 using platinum (Pt). Pt was selected because Pt has a large work function, so that the barrier to the p-type InGaN layer 31 can be reduced.
上記のように作製した窒化ガリウム系化合物半導体発
光素子に、電流を注入しレーザ発振させると、動作電圧
は5Vという低い値である。一方、従来の発光素子による
と、動作電圧は30V程度である。すなわち、本実施形態
によると、発光素子の動作電圧は大幅に低減できる。When a current is injected into the gallium nitride-based compound semiconductor light emitting device manufactured as described above and laser oscillation is performed, the operating voltage is as low as 5 V. On the other hand, according to the conventional light emitting device, the operating voltage is about 30V. That is, according to the present embodiment, the operating voltage of the light emitting element can be significantly reduced.
本実施形態のように、n型SiC基板410の上に、低抵抗
なn型AlNバッファ層411を設け、導電性を有する基板41
0の裏面に電極418を形成している。このことによって、
従来のように、n側電極を形成するために、基板上にエ
ピタキシャル成長させた半導体多層膜をエッチングする
必要がなくなる。As in the present embodiment, a low-resistance n-type AlN buffer layer 411 is provided on an n-type SiC substrate 410, and a conductive substrate 41
An electrode 418 is formed on the back surface of 0. This allows
Unlike the related art, it is not necessary to etch a semiconductor multilayer film epitaxially grown on a substrate in order to form an n-side electrode.
上記第2の実施形態および本実施形態において、炭化
珪素基板が用いられていたが、本発明は、これに限定さ
れない。炭化珪素基板のかわりに、シリコン基板を用
い、シリコン基板の表面に、炭化処理によって炭化珪素
膜が形成されればよい。また、シリコン基板が、(11
1)面から3.5度程度で[110]方向に傾斜すれば、炭化
珪素基板が用いられる場合と同様な効果が得られる。In the second embodiment and the present embodiment, the silicon carbide substrate is used, but the present invention is not limited to this. It is sufficient that a silicon substrate is used instead of the silicon carbide substrate, and a silicon carbide film is formed on the surface of the silicon substrate by carbonization. In addition, the silicon substrate is (11
1) If it is inclined in the [110] direction at about 3.5 degrees from the plane, the same effect as when a silicon carbide substrate is used can be obtained.
また、これまでの説明において、活性層はInGaNから
なるバルクまたはInGaN単一量子井戸であるが、本発明
はこれに限定されない。活性層は、図17に示されるよう
に、InGaN系多重量子井戸(multi quantum well)であ
ってもよい。多重量子井戸型発光素子の方が、発光素子
の高性能化を図れる。In the above description, the active layer is a bulk or a single quantum well of InGaN, but the present invention is not limited to this. The active layer may be an InGaN-based multi quantum well, as shown in FIG. The multiple quantum well type light emitting device can achieve higher performance of the light emitting device.
多重量子井戸型発光素子の製造については、上記説明
した方法が用いられる。InGaN系多重量子井戸発光素子
は、次のように形成される。基板上に形成されたn型Al
GaNクラッド層(厚さ:0.5μm程度)の上に、n型GaNガ
イド層(厚さ:0.1μm程度)を成長させ、さらに、In
0.2Ga0.8Nウエル層(厚さ:30Å程度)と、In0.02Ga
0.98Nバリア層(厚さ:50Å程度)とを交互に9回繰り
返して成長させ、その後10番目のIn0.2Ga0.8Nウエル層
を成長させる。次に、10番目のIn0.2Ga0.8Nウエル層上
に順次、アンドープGaNキャップ層(厚さ:10〜30Å程
度)、p型GaNガイド層(厚さ:0.1μm程度)、p型AlG
aNクラッド層(厚さ:0.5μm程度)、およびp型GaNコ
ンタクト層(厚さ:0.3μm程度)を成長させる。The method described above is used for manufacturing a multiple quantum well light emitting device. The InGaN-based multiple quantum well light emitting device is formed as follows. N-type Al formed on substrate
An n-type GaN guide layer (thickness: about 0.1 μm) is grown on the GaN clad layer (thickness: about 0.5 μm).
0.2 Ga 0.8 N well layer (thickness: about 30 mm) and In 0.02 Ga
A 0.98 N barrier layer (thickness: about 50 °) is alternately and repeatedly grown nine times, and then a tenth In 0.2 Ga 0.8 N well layer is grown. Next, an undoped GaN cap layer (thickness: about 10 to 30 °), a p-type GaN guide layer (thickness: about 0.1 μm), and a p-type AlG are sequentially formed on the tenth In 0.2 Ga 0.8 N well layer.
An aN cladding layer (thickness: about 0.5 μm) and a p-type GaN contact layer (thickness: about 0.3 μm) are grown.
(第5の実施形態) 以下に、第5の実施形態として、窒化ガリウム系化合
物半導体発光素子を説明する。本実施形態の発光素子に
おいて、p型GaNガイド層およびp型AlGaNクラッド層の
p型ドーパントとして、Mgの代わりに、炭素(C)が用
いられている点で、上記実施形態の発光素子と異なる。Fifth Embodiment Hereinafter, a gallium nitride-based compound semiconductor light emitting device will be described as a fifth embodiment. The light emitting device of this embodiment is different from the light emitting device of the above embodiment in that carbon (C) is used instead of Mg as the p-type dopant of the p-type GaN guide layer and the p-type AlGaN cladding layer. .
p型GaNガイド層の形成は、TMGを20μモル/分、プロ
パンを0.5μモル/分供給して行う。p型AlGaNクラッド
層の形成は、TMAを2μモル/分、TMGを20μモル/分、
プロパンを0.5μモル/分供給して行う。その他の堆積
条件は、上記実施形態の場合と同一である。The p-type GaN guide layer is formed by supplying TMG at 20 μmol / min and propane at 0.5 μmol / min. The formation of the p-type AlGaN cladding layer is performed by adding 2 μmol / min of TMA, 20 μmol / min of TMG,
Propane is supplied at 0.5 μmol / min. Other deposition conditions are the same as in the above embodiment.
図18は、p型GaNガイド層およびInGaN活性層における
p型不純物濃度のデプスプロファイルを示す。図18に示
されるように、従来の発光素子において、p型不純物で
あるMgは、GaNガイド層の成長中に活性層側へ拡散して
しまう。一方、本実施形態の発光素子において、p型不
純物である炭素は、GaNガイド層の成長中に活性層側へ
ほとんど拡散していない。炭素は、良好なp型ドーパン
トであることが分かる。FIG. 18 shows a depth profile of the p-type impurity concentration in the p-type GaN guide layer and the InGaN active layer. As shown in FIG. 18, in the conventional light emitting device, Mg, which is a p-type impurity, diffuses toward the active layer during the growth of the GaN guide layer. On the other hand, in the light emitting device of this embodiment, carbon, which is a p-type impurity, hardly diffuses toward the active layer during the growth of the GaN guide layer. It turns out that carbon is a good p-type dopant.
また、p型AlGaNクラッド層に対しても、p型ドーパ
ントとして炭素を用いることによって、p型ドーパント
がGaNガイド層を介して活性層へ拡散することが防止
し、デバイスの信頼性を向上させることができる。な
お、GaNガイド層がアンドープの場合、AlGaNクラッド層
だけに、炭素をドープしてもよい。さらに、炭素をp型
ドーパントとするのは、傾斜基板が用いられている発光
素子の場合だけでなく、(0001)ジャスト基板が用いら
れている発光素子の場合でも有効である。Also, by using carbon as a p-type dopant also for the p-type AlGaN cladding layer, it is possible to prevent the p-type dopant from diffusing into the active layer via the GaN guide layer and improve device reliability. Can be. When the GaN guide layer is undoped, only the AlGaN cladding layer may be doped with carbon. Further, using carbon as a p-type dopant is effective not only in the case of a light emitting device using an inclined substrate but also in the case of a light emitting device using a (0001) just substrate.
産業上の利用可能性 本発明によれば、次の効果が得られる。Industrial Applicability According to the present invention, the following effects can be obtained.
(1) 基板上に、配向性および表面平坦性に優れた高
い品質のGaN単結晶層が作製できる。このGaN単結晶層上
に、窒化ガリウム系半導体多層膜を堆積した場合、高い
品質の多層膜の成長が可能である。このため、高い効率
の発光素子を作製することができる。(1) A high-quality GaN single crystal layer having excellent orientation and surface flatness can be formed on a substrate. When a gallium nitride based semiconductor multilayer film is deposited on this GaN single crystal layer, a high quality multilayer film can be grown. Therefore, a light-emitting element with high efficiency can be manufactured.
(2) 200℃程度の低い温度で、バッファ層を構成す
るn型AlN多結晶層を堆積できるので、n型AlN多結晶層
の上に、より緻密なGaN単結晶の核を形成できる。この
ため、高い配向性を有するGaN単結晶層が成長できる。(2) Since the n-type AlN polycrystalline layer constituting the buffer layer can be deposited at a low temperature of about 200 ° C., a denser GaN single crystal nucleus can be formed on the n-type AlN polycrystalline layer. Therefore, a GaN single crystal layer having high orientation can be grown.
(3) 炭化珪素基板は(0001)面から[11−20]方向
に傾斜しているので、優れた表面平坦性を有するGaN単
結晶層を基板上に成長できる。さらに、炭化珪素基板上
に形成されたp型AlGaN層において、Alの組成が増える
場合に、p型ドーパントの取り込まれ効率が低下するこ
とが抑制できる。(3) Since the silicon carbide substrate is inclined in the [11-20] direction from the (0001) plane, a GaN single crystal layer having excellent surface flatness can be grown on the substrate. Further, in the p-type AlGaN layer formed on the silicon carbide substrate, when the Al composition increases, it is possible to suppress a reduction in the efficiency of taking in the p-type dopant.
(4) Siをドープしたn型AlNバッファ層を用いるこ
とにより、電気抵抗を小さくできる。しかも、n型SiC
基板側に直接n側電極を形成できるので、発光素子の作
製において、大幅に工程を簡素化できる。(4) The electric resistance can be reduced by using the n-type AlN buffer layer doped with Si. Moreover, n-type SiC
Since the n-side electrode can be formed directly on the substrate side, the steps in the manufacture of the light emitting element can be greatly simplified.
(5) InGaN活性層の上に、アンドープGaNキャップ層
が形成されているので、InGaN活性層/p型GaNガイド層、
またはInGaN活性層/p型AlGaNクラッド層の界面の急峻性
を向上できる。このため、欠陥を低減でき、発光素子の
効率および信頼性が飛躍的に向上する。(5) Since the undoped GaN cap layer is formed on the InGaN active layer, the InGaN active layer / p-type GaN guide layer,
Alternatively, the steepness of the interface between the InGaN active layer and the p-type AlGaN cladding layer can be improved. For this reason, defects can be reduced, and the efficiency and reliability of the light emitting element are dramatically improved.
(6) InGaN活性層に対して熱処理を行うことによ
り、InGaN活性層の配向性が向上する。このため、本発
明による発光素子の発光効率は、従来の発光素子のそれ
より10倍以上に増大する。(6) By performing a heat treatment on the InGaN active layer, the orientation of the InGaN active layer is improved. Therefore, the luminous efficiency of the light emitting device according to the present invention is ten times or more than that of the conventional light emitting device.
(7) p側電極の下にp型InGaN層が設けられている
ので、p側電極のコンタクト抵抗を低減でき、発光素子
の動作電圧を1/6程度に低減できる。(7) Since the p-type InGaN layer is provided under the p-side electrode, the contact resistance of the p-side electrode can be reduced, and the operating voltage of the light emitting element can be reduced to about 1/6.
(8) p型AlGaNクラッド層のp型ドーパントとして
炭素を用いることによって、InGaN活性層にドーパント
が拡散することが抑制できるので、発光素子の信頼性お
よび発光効率を大幅に向上できる。(8) By using carbon as the p-type dopant of the p-type AlGaN cladding layer, diffusion of the dopant into the InGaN active layer can be suppressed, so that the reliability and luminous efficiency of the light emitting device can be greatly improved.
───────────────────────────────────────────────────── フロントページの続き (72)発明者 木戸口 勲 兵庫県川西市緑台4丁目6−40 (56)参考文献 特開 平6−268259(JP,A) 特開 平7−249795(JP,A) 特開 平5−29220(JP,A) 特開 平3−218625(JP,A) 特開 平8−330630(JP,A) 特開 平8−293643(JP,A) Jpn.J.Appl.Phys.30 [8](1991)p.1620−1627 Appl.Phys.Lett.67 [3](1995)p.401−403 (58)調査した分野(Int.Cl.6,DB名) H01L 33/00 H01S 3/18 ──────────────────────────────────────────────────続 き Continuation of the front page (72) Inventor Isao Kidoguchi 4-6-40 Midoridai, Kawanishi-shi, Hyogo (56) References JP-A-6-268259 (JP, A) JP-A-7-249795 (JP, A JP-A-5-29220 (JP, A) JP-A-3-218625 (JP, A) JP-A-8-330630 (JP, A) JP-A-8-2933643 (JP, A) Jpn. J. Appl. Phys. 30 [8] (1991) p. 1620-1627 Appl. Phys. Lett. 67 [3] (1995) p. 401-403 (58) Field surveyed (Int. Cl. 6 , DB name) H01L 33/00 H01S 3/18
Claims (23)
結晶層を形成する工程と、該窒化物多結晶層の上に、第
2の温度範囲で、窒化ガリウム単結晶の核層を形成する
工程と、第3の温度範囲で、該窒化ガリウム単結晶の核
層の結晶が、該基板の表面に平行な方向に互いにつなぐ
ように、該窒化ガリウム単結晶の核層を成長させる工程
と、第4の温度範囲で、該窒化ガリウム単結晶の核層
を、該基板の表面に垂直な方向に成長させる工程と、を
包含する窒化ガリウム系化合物半導体の製造方法であっ
て、 該第1〜第4の温度範囲が、 第1の温度範囲<第2の温度範囲<第3、第4の温度範
囲 という関係を有する窒化ガリウム系化合物半導体の製造
方法。1. A step of forming a nitride polycrystalline layer on a substrate at a first temperature range, and forming a gallium nitride single crystal at a second temperature range on the nitride polycrystalline layer. A step of forming a nucleus layer, and forming the gallium nitride single crystal nucleus layer in a third temperature range such that the crystals of the gallium nitride single crystal nucleus layer are connected to each other in a direction parallel to the surface of the substrate. A method for producing a gallium nitride-based compound semiconductor, comprising: a growing step; and a step of growing a gallium nitride single crystal nucleus layer in a direction perpendicular to a surface of the substrate in a fourth temperature range. A method for producing a gallium nitride-based compound semiconductor, wherein the first to fourth temperature ranges have a relationship of first temperature range <second temperature range <third and fourth temperature ranges.
請求項1に記載の窒化ガリウム系化合物半導体の製造方
法。2. The second temperature range is equal to or lower than 1000 ° C.
A method for manufacturing a gallium nitride-based compound semiconductor according to claim 1.
より高い、請求項1に記載の窒化ガリウム系化合物半導
体の製造方法。3. The method of manufacturing a gallium nitride-based compound semiconductor according to claim 1, wherein said fourth temperature range is higher than said third temperature range.
る、請求項1に記載の窒化ガリウム系化合物半導体の製
造方法。4. The method according to claim 1, wherein the substrate is formed of sapphire.
を含んでおり、ECR−CVD法またはECRスパッタ法で形成
する、請求項1に記載の窒化ガリウム系化合物半導体の
製造方法。5. The method of manufacturing a gallium nitride-based compound semiconductor according to claim 1, wherein said nitride polycrystalline layer contains aluminum nitride and is formed by ECR-CVD or ECR sputtering.
x≦1)を含んでおり、MOVPE法で形成する、請求項1
に記載の窒化ガリウム系化合物半導体の製造方法。6. The method according to claim 1, wherein the polycrystalline nitride layer is composed of Al x Ga 1 -xN (0 ≦
2. The composition according to claim 1, wherein x ≦ 1) is included and formed by MOVPE.
3. The method for producing a gallium nitride-based compound semiconductor according to item 1.
第1の角度で傾斜している炭化珪素基板の該表面に、導
電性を有する窒化アルミニウム層を形成する工程と、該
窒化アルミニウム層の上部に、窒化ガリウム系化合物半
導体積層構造体を形成する工程と、を包含する、窒化ガ
リウム系化合物半導体素子の製造方法。7. A step of forming a conductive aluminum nitride layer on a surface of a silicon carbide substrate having a surface inclined at a first angle in a [1-100] direction from a (0001) plane; Forming a gallium nitride-based compound semiconductor laminated structure on the aluminum nitride layer.
ある、請求項7に記載の窒化ガリウム系化合物半導体素
子の製造方法。8. The method according to claim 7, wherein the first angle is about 1 ° to 18 °.
ある、請求項7に記載の窒化ガリウム系化合物半導体素
子の製造方法。9. The method according to claim 7, wherein the first angle is about 5 ° to 12 °.
は、約800℃から1200℃までの温度で行う、請求項7に
記載の窒化ガリウム系化合物半導体素子の製造方法。10. The method according to claim 7, wherein the step of forming the aluminum nitride layer is performed at a temperature of about 800 ° C. to 1200 ° C.
っている、請求項7に記載の窒化ガリウム系化合物半導
体素子の製造方法。11. The method for manufacturing a gallium nitride-based compound semiconductor device according to claim 7, wherein said aluminum nitride layer is made of a single crystal.
リウム単結晶層を形成する工程をさらに包含する、請求
項7に記載の窒化ガリウム系化合物半導体素子の製造方
法。12. The method for manufacturing a gallium nitride-based compound semiconductor device according to claim 7, further comprising a step of forming a gallium nitride single crystal layer on said aluminum nitride layer.
してシリコンがドープされている、請求項7に記載の窒
化ガリウム系化合物半導体素子の製造方法。13. The method for manufacturing a gallium nitride-based compound semiconductor device according to claim 7, wherein said aluminum nitride layer is doped with silicon as an impurity.
に第1の角度で傾斜している炭化珪素基板と、該炭化珪
素基板の表面に形成された導電性を有する窒化アルミニ
ウム層と、該窒化アルミニウム層の上に設けられた、窒
化ガリウム系化合物半導体積層構造体と、を備えてい
る、窒化ガリウム系化合物半導体発光素子。14. A silicon carbide substrate having a surface inclined at a first angle in the [1-100] direction from a (0001) plane, and a conductive aluminum nitride layer formed on the surface of the silicon carbide substrate. And a gallium nitride-based compound semiconductor multilayer structure provided on the aluminum nitride layer.
である、請求項14に記載の窒化ガリウム系化合物半導体
発光素子。15. The gallium nitride-based compound semiconductor light emitting device according to claim 14, wherein said first angle is from about 1 ° to 18 °.
である、請求項14に記載の窒化ガリウム系化合物半導体
発光素子。16. The gallium nitride based compound semiconductor light emitting device according to claim 14, wherein said first angle is about 5 ° to 12 °.
をさらに備えており、該積層構造体と該電極との間に、
前記基板の導電型と反対の導電型を有するInxGa1-xN
(0<x<1)層が設けられている、請求項14に記載の
窒化ガリウム系化合物半導体発光素子。17. The semiconductor device according to claim 17, further comprising an electrode provided above the multilayer structure, wherein an electrode is provided between the multilayer structure and the electrode.
In x Ga 1-x N having a conductivity type opposite to the conductivity type of the substrate
15. The gallium nitride-based compound semiconductor light emitting device according to claim 14, wherein a (0 <x <1) layer is provided.
求項17に記載の窒化ガリウム系化合物半導体発光素子。18. The gallium nitride based compound semiconductor light emitting device according to claim 17, wherein said electrode is formed of platinum.
x<1、0≦y<1、0<z≦1、x+y+z=1)活
性層を含む窒化ガリウム系化合物半導体積層構造体を備
えた窒化ガリウム系化合物半導体発光素子の製造方法で
あって、第1の温度範囲で、該活性層を形成する工程
と、該活性層の上に、Inの蒸発を抑制するためのGaNキ
ャップ層を形成する工程と、該第1の温度範囲より高い
第2の温度範囲で、該活性層に対して熱処理を行う工程
と、を包含する、窒化ガリウム系化合物半導体発光素子
の製造方法であって、該GaNキャップ層を形成する工程
は、該第1の温度範囲から該第2の温度範囲まで昇温し
ながら行うことを特徴とする窒化ガリウム系化合物半導
体発光素子の製造方法。19. An Al x Ga y In z N (0 ≦ 0) provided on a substrate.
x <1, 0 ≦ y <1, 0 <z ≦ 1, x + y + z = 1) A method of manufacturing a gallium nitride based compound semiconductor light emitting device including a gallium nitride based compound semiconductor laminated structure including an active layer, comprising: A step of forming the active layer in a temperature range of 1; a step of forming a GaN cap layer on the active layer to suppress evaporation of In; a second step of forming a second layer higher than the first temperature range; Performing a heat treatment on the active layer in a temperature range, wherein the step of forming the GaN cap layer is performed in the first temperature range. A gallium nitride-based compound semiconductor light emitting device, wherein the temperature is raised to a second temperature range.
10nm以下である、請求項19に記載の窒化ガリウム系化合
物半導体発光素子の製造方法。20. The GaN cap layer has a thickness of about 1 nm or more.
20. The method for manufacturing a gallium nitride-based compound semiconductor light emitting device according to claim 19, wherein the thickness is 10 nm or less.
記第2の温度範囲は1000℃以上である、請求項19に記載
の窒化ガリウム系化合物半導体発光素子の製造方法。21. The method according to claim 19, wherein the first temperature range is about 500-800 ° C., and the second temperature range is 1000 ° C. or higher.
物半導体積層構造体を備えた窒化ガリウム系化合物半導
体発光素子であって、該積層構造体は、活性層と、該活
性層を挟む1対のp型クラッド層およびn型クラッド層
と、該p型クラッド層の上方に設けられたp型コンタク
ト層とを備えており、該p型コンタクト層のp型ドーパ
ントとしてマグネシウムが用いられ、該p型クラッド層
のp型ドーパントとして炭素が用いられている、窒化ガ
リウム系化合物半導体発光素子。22. A gallium nitride-based compound semiconductor light emitting device comprising a gallium nitride-based compound semiconductor laminated structure provided on a substrate, wherein the laminated structure comprises an active layer and a pair of layers sandwiching the active layer. A p-type cladding layer and an n-type cladding layer, and a p-type contact layer provided above the p-type cladding layer, wherein magnesium is used as a p-type dopant of the p-type contact layer, A gallium nitride-based compound semiconductor light-emitting device in which carbon is used as a p-type dopant of a mold cladding layer.
に、p型ガイド層が設けられており、該p型ガイド層の
p型ドーパントとして炭素が用いられている、請求項22
に記載の窒化ガリウム系化合物半導体発光素子。23. A p-type guide layer is provided between the active layer and the p-type clad layer, and carbon is used as a p-type dopant of the p-type guide layer.
3. The gallium nitride-based compound semiconductor light-emitting device according to item 1.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9525862A JP2980379B2 (en) | 1996-01-19 | 1997-01-14 | Gallium nitride based compound semiconductor light emitting device and method of manufacturing gallium nitride based compound semiconductor |
Applications Claiming Priority (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP705896 | 1996-01-19 | ||
JP8-20854 | 1996-02-07 | ||
JP2085496 | 1996-02-07 | ||
JP8-7058 | 1996-02-07 | ||
PCT/JP1997/000056 WO1997026680A1 (en) | 1996-01-19 | 1997-01-14 | Gallium nitride compound semiconductor light emitting device and process for producing gallium nitride compound semiconductor |
JP9525862A JP2980379B2 (en) | 1996-01-19 | 1997-01-14 | Gallium nitride based compound semiconductor light emitting device and method of manufacturing gallium nitride based compound semiconductor |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP04396099A Division JP3361285B2 (en) | 1996-01-19 | 1999-02-22 | Gallium nitride based compound semiconductor light emitting device and method of manufacturing gallium nitride based compound semiconductor |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2980379B2 true JP2980379B2 (en) | 1999-11-22 |
Family
ID=27277456
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP9525862A Expired - Lifetime JP2980379B2 (en) | 1996-01-19 | 1997-01-14 | Gallium nitride based compound semiconductor light emitting device and method of manufacturing gallium nitride based compound semiconductor |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2980379B2 (en) |
-
1997
- 1997-01-14 JP JP9525862A patent/JP2980379B2/en not_active Expired - Lifetime
Non-Patent Citations (2)
Title |
---|
Appl.Phys.Lett.67[3](1995)p.401−403 |
Jpn.J.Appl.Phys.30[8](1991)p.1620−1627 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6165812A (en) | Gallium nitride compound semiconductor light emitting device and process for producing gallium nitride compound semiconductor | |
JP3361285B2 (en) | Gallium nitride based compound semiconductor light emitting device and method of manufacturing gallium nitride based compound semiconductor | |
US6455877B1 (en) | III-N compound semiconductor device | |
JP3594826B2 (en) | Nitride semiconductor light emitting device and method of manufacturing the same | |
US8053811B2 (en) | Group 3-5 nitride semiconductor multilayer substrate, method for manufacturing group 3-5 nitride semiconductor free-standing subtrate, and semiconductor element | |
JP4371202B2 (en) | Nitride semiconductor manufacturing method, semiconductor wafer, and semiconductor device | |
US7632695B2 (en) | Semiconductor device manufacturing method | |
US6852161B2 (en) | Method of fabricating group-iii nitride semiconductor crystal, method of fabricating gallium nitride-based compound semiconductor, gallium nitride-based compound semiconductor, gallium nitride-based compound semiconductor light-emitting device, and light source using the semiconductor light-emitting device | |
JP3349931B2 (en) | Method of manufacturing semiconductor laser device | |
US7951617B2 (en) | Group III nitride semiconductor stacked structure and production method thereof | |
JP2003037289A (en) | Group iii nitride light-emitting element with low-drive voltage | |
JP3733008B2 (en) | III-N compound semiconductor device | |
JP2001135892A (en) | Light emitting device of nitride semiconductor | |
EP2071053B1 (en) | Filming method for iii-group nitride semiconductor laminated structure | |
JP4734786B2 (en) | Gallium nitride compound semiconductor substrate and manufacturing method thereof | |
JP2002145700A (en) | Sapphire substrate, semiconductor device, electronic part and crystal growing method | |
JP2002043618A (en) | Method for manufacturing nitride semiconductor | |
JP2004507106A (en) | Method for manufacturing group III nitride semiconductor crystal, method for manufacturing gallium nitride-based compound semiconductor, gallium nitride-based compound semiconductor, gallium nitride-based compound semiconductor light emitting device, and light source using the semiconductor light emitting device | |
JP4424840B2 (en) | III-N compound semiconductor device | |
CN109273571B (en) | Gallium nitride-based light emitting diode epitaxial wafer and manufacturing method thereof | |
JP2003133246A (en) | Gallium nitride compound semiconductor light emitting element and its manufacturing method | |
JP3857467B2 (en) | Gallium nitride compound semiconductor and manufacturing method thereof | |
JP4974635B2 (en) | Film forming method of group III nitride compound semiconductor multilayer structure | |
JP3884969B2 (en) | Semiconductor light emitting device and manufacturing method thereof | |
JP3064891B2 (en) | Group 3-5 compound semiconductor, method of manufacturing the same, and light emitting device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080917 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080917 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090917 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090917 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100917 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110917 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120917 Year of fee payment: 13 |