JP2976898B2 - Dry etching method - Google Patents

Dry etching method

Info

Publication number
JP2976898B2
JP2976898B2 JP23344096A JP23344096A JP2976898B2 JP 2976898 B2 JP2976898 B2 JP 2976898B2 JP 23344096 A JP23344096 A JP 23344096A JP 23344096 A JP23344096 A JP 23344096A JP 2976898 B2 JP2976898 B2 JP 2976898B2
Authority
JP
Japan
Prior art keywords
wafer
dry etching
electrode
etching method
processing gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP23344096A
Other languages
Japanese (ja)
Other versions
JPH1079373A (en
Inventor
純 井上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP23344096A priority Critical patent/JP2976898B2/en
Publication of JPH1079373A publication Critical patent/JPH1079373A/en
Application granted granted Critical
Publication of JP2976898B2 publication Critical patent/JP2976898B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、材料のドライエッ
チング方法に関し、特に、半導体装置の製造工程におけ
る、半導体ウェハの残留電荷の除去方法に関するもので
ある。
[0001] 1. Field of the Invention [0002] The present invention relates to a method for dry etching a material, and more particularly to a method for removing residual charges from a semiconductor wafer in a semiconductor device manufacturing process.

【0002】[0002]

【従来の技術】近年、半導体デバイスの高集積化が進
み、パターンの微細化に伴い、ドライエッチング技術の
重要性は、ますます大きくなってきている。ドライエッ
チング工程においては、パターンサイズの精度と均一性
を保つためにも、ドライエッチング中のウェハ温度の制
御が、重要な技術の一つとなってきている。
2. Description of the Related Art In recent years, high integration of semiconductor devices has progressed, and with the miniaturization of patterns, the importance of dry etching technology has become more and more important. In the dry etching process, controlling the wafer temperature during dry etching has become one of the important technologies in order to maintain the accuracy and uniformity of the pattern size.

【0003】このように、ウエハ温度を制御する方法と
しては、ウェハをウェハステージに固定して、冷却用の
媒体によりウエハステージを冷却する方法が一般的であ
る。このような、ウェハをウェハステージに固定する方
法としては、静電吸着による方法と、ウェハの外周部を
ウェハ押さえにより押さえて、ウェハステージにウエハ
を密着させる方法とがある。このうち、上部電極、下部
電極の他に、中間電極を備えたことを特徴とする、トラ
イオード式プラズマエッチング装置では、一般的に、後
者のウェハ押さえ方式が採用されている。
As described above, as a method of controlling the wafer temperature, a method of fixing a wafer to a wafer stage and cooling the wafer stage by a cooling medium is generally used. As a method for fixing the wafer to the wafer stage, there are a method by electrostatic attraction and a method by which the outer peripheral portion of the wafer is pressed by a wafer press to bring the wafer into close contact with the wafer stage. Of these, a triode-type plasma etching apparatus characterized by including an intermediate electrode in addition to an upper electrode and a lower electrode generally adopts the latter wafer holding method.

【0004】図1に、ウェハ押さえ方式を採用した、ト
ライオード式プラズマエッチング装置の概略構造を示
す。トライオード式プラズマエッチング装置Aは、概
略、エッチング室1と、プラズマ制御系3と、処理ガス
導入系5とからなっている。エッチング室1内には、上
部電極11と、下部電極15の他に、中間電極17が設
けられている点が、トライオード式プラズマエッチング
装置の特徴である。
FIG. 1 shows a schematic structure of a triode type plasma etching apparatus employing a wafer holding system. The triode type plasma etching apparatus A generally includes an etching chamber 1, a plasma control system 3, and a processing gas introduction system 5. A feature of the triode type plasma etching apparatus is that an intermediate electrode 17 is provided in the etching chamber 1 in addition to the upper electrode 11 and the lower electrode 15.

【0005】また、下部電極15の上には、半導体ウェ
ハ19がウェハ台21上に載せられており、ウェハ押さ
え23により、エッチング室1に固定されている。さら
に、エッチング室1には、図に示すようにウェハ19を
持ち上げて、次のプロセス装置に搬送するためのリフト
ピン25が設けられている。一方、プラズマ制御系3
は、高周波電源31と、図に示す、3つの制御可能なキ
ャパシタ33a、33b、33cとを備えて構成されて
いる。
On the lower electrode 15, a semiconductor wafer 19 is mounted on a wafer table 21, and is fixed to the etching chamber 1 by a wafer holder 23. Further, the etching chamber 1 is provided with lift pins 25 for lifting the wafer 19 and transporting it to the next processing apparatus as shown in the figure. On the other hand, the plasma control system 3
Comprises a high-frequency power supply 31 and three controllable capacitors 33a, 33b, 33c shown in the figure.

【0006】処理ガス導入系5は、エッチング室1に処
理ガスを導入するための、ガス導入管35、35、35
と、電磁弁37、37、37と、フローメータ41、4
1、41とが設けられるとともに、図示しないが、エッ
チング室1を排気するための真空ポンプが取り付けられ
ている。
The processing gas introduction system 5 has gas introduction pipes 35, 35, 35 for introducing a processing gas into the etching chamber 1.
, Solenoid valves 37, 37, 37, flow meters 41, 4
1 and 41, and a vacuum pump (not shown) for exhausting the etching chamber 1 is provided.

【0007】このようなトライオード式プラズマエッチ
ング装置Aにおいては、通常の2電極方式のドライエッ
チング装置と比較して、上部電極11と中間電極17の
間、及び中間電極17と下部電極15の間にプラズマ放
電を行い、高密度のプラズマを生成することができるた
め、エッチング処理の効率が高いという利点がある。こ
こで、中間電極17には、貫通孔17aが多数設けられ
ており、処理ガスが自由に移動できるようになってい
る。
In such a triode type plasma etching apparatus A, the distance between the upper electrode 11 and the intermediate electrode 17 and the distance between the intermediate electrode 17 and the lower electrode 15 are different from those of a conventional two-electrode dry etching apparatus. Since plasma discharge can be performed and high-density plasma can be generated, there is an advantage that etching processing efficiency is high. Here, a large number of through holes 17a are provided in the intermediate electrode 17, so that the processing gas can move freely.

【0008】ここで、下部電極15は、ウェハ19を設
置するための、ウェハステージをも兼ねており、ウェハ
台21とともに、ウェハ19を下から支えている。ま
た、下部電極15には、冷却用の冷媒として水を流して
おり、ウェハ19の温度を一定に保持する。エッチング
室1からウェハ19を搬出する場合には、ウェハ台21
が下降することで、リフトピン25が上昇し、ウェハ1
9を持ち上げる仕組みになっている。ここで、上記ウェ
ハ押さえ23の材料としては、セラミックス等の絶縁体
が一般的であるが、このような絶縁体には、プラズマエ
ッチング処理後に、ウェハ17に電荷が残留しやすいと
いう問題点もある。
Here, the lower electrode 15 also serves as a wafer stage for mounting the wafer 19, and supports the wafer 19 together with the wafer table 21 from below. In addition, water is flowing through the lower electrode 15 as a cooling medium to keep the temperature of the wafer 19 constant. When unloading the wafer 19 from the etching chamber 1, the wafer table 21
Is lowered, the lift pins 25 rise, and the wafer 1
9 is lifted. Here, as a material of the wafer holder 23, an insulator such as ceramics is generally used. However, such an insulator has a problem that charges are likely to remain on the wafer 17 after plasma etching. .

【0009】この残留電荷の影響により、エッチング終
了後に、ウェハ19がウェハ押さえ23に密着してしま
い、ウェハ押さえ23を上昇させて両者を分離させよう
とした場合に、両者がなかなか離れず、しばしば搬送エ
ラーの原因となっていた。このような問題点を解決する
ために、これまでにもいくつかの方法が提案されてい
る。
Due to the influence of the residual charges, the wafer 19 comes into close contact with the wafer retainer 23 after the etching is completed. This caused a transport error. Several methods have been proposed to solve such problems.

【0010】例えば、特開平7−115085では、ト
ライオード式プラズマエッチング装置ではなく、通常の
2電極式のプラズマエッチング装置を用いた場合である
が、静電吸着されたウェハに、所定のプラズマエッチン
グを行う工程の後で、ウェハにバイアスを印加し、イオ
ンをウェハに入射させて残留電荷を除去する方法が開示
されている。
For example, in Japanese Patent Application Laid-Open No. Hei 7-115085, a normal two-electrode type plasma etching apparatus is used instead of a triode type plasma etching apparatus. A method is disclosed in which after performing the steps, a bias is applied to the wafer and ions are incident on the wafer to remove residual charges.

【0011】また、特開平5−283379では、トラ
イオード式プラズマエッチング装置ではない、通常のプ
ラズマエッチング装置であるが、静電吸着されたウェハ
に、イオンをウェハに入射させる工程において、ウェハ
をプラズマエッチングする工程よりも、印加するバイア
スを小さくすることで、静電吸着力を小さくして、搬送
エラーを防止する方法が開示されている。
In Japanese Patent Application Laid-Open No. 5-283379, a normal plasma etching apparatus, not a triode type plasma etching apparatus, is used. A method is disclosed in which a bias to be applied is made smaller than in the step of performing, so that an electrostatic attraction force is made smaller and a transport error is prevented.

【0012】[0012]

【発明が解決しようとする課題】しかしながら、ウェハ
押さえ23によるウェハ固定方法の場合の、ウェハ17
の残留電荷の除去方法に関しては、これまでに解決手段
が提示されていなかった。また、上記の従来技術(静電
吸着の場合)を、ウェハ押さえ23による固定手段を用
いたトライオード式プラズマエッチング装置によるドラ
イエッチング技術に、そのまま適用したとしても、ウェ
ハ17にダメージ入ったり、予定外のエッチングの進行
が起こったりするという問題点があった。これは、ウェ
ハ17に対して、数秒から数十秒間、バイアスを印加す
るからである。
However, in the case of the wafer fixing method using the wafer holder 23, the wafer 17
As for the method for removing the residual charge, no solution has been proposed so far. Further, even if the above-described conventional technique (in the case of electrostatic attraction) is applied as it is to a dry etching technique by a triode type plasma etching apparatus using fixing means by the wafer holder 23, the wafer 17 may be damaged or unscheduled. There is a problem that the progress of etching occurs. This is because a bias is applied to the wafer 17 for several seconds to several tens of seconds.

【0013】上記のような問題点に鑑みて、本発明のド
ライエッチング方法においては、トライオード式プラズ
マエッチング装置を用いたドライエッチング方法におい
て、トライオード式プラズマエッチング装置特有の機構
を考慮しつつ、ウェハのエッチング後に、ウェハに残留
する電荷を、ウェハに悪影響を与えずに、迅速に除去
し、搬送エラーが起こらないような、ドライエッチング
方法を提供することを目的とする。そして、このような
手段を提供することにより、半導体製造プロセスにおい
て、次のプロセスへの搬送をスムーズに行い、また、ウ
ェハの破損等をなくすことにより、製造コストを削減す
ることをも課題としている。
In view of the above problems, in the dry etching method of the present invention, in the dry etching method using the triode type plasma etching apparatus, the wafer etching is performed while taking into account the mechanism peculiar to the triode type plasma etching apparatus. An object of the present invention is to provide a dry etching method in which charges remaining on a wafer after etching are quickly removed without adversely affecting the wafer, and a transport error does not occur. It is another object of the present invention to provide such a means so that in the semiconductor manufacturing process, the transfer to the next process can be performed smoothly, and that the manufacturing cost can be reduced by eliminating breakage of the wafer. .

【0014】[0014]

【課題を解決するための手段】上記課題を解決するため
に、本発明のドライエッチング装置においては、次に示
すような手段を講じた。すなわち、請求項1記載のドラ
イエッチング方法においては、上部電極と、貫通孔が多
数設けられた板状の中間電極と、ウェハステージを兼ね
下部電極との、3つの電極を備え、これら上部電極と
中間電極の間、及び中間電極と下部電極の間にプラズマ
放電を行い、高密度のプラズマを生成するトライオード
式プラズマエッチング装置を用いたドライエッチング方
法であって、該ドライエッチング方法は、該エッチング
装置のエッチング処理室内に配置された、前記ウェハス
テージの上にウェハを配置する第1の工程と、誘電体材
料からなるウェハ押さえより、前記ウェハの外周部分
を、前記ウェハステージと密着させて固定する第2の工
程と、前記ウェハに対して、該ウェハをエッチングする
ための第1の処理ガスを用いて、前記上部電極と前記中
間電極の間及び、該中間電極と前記下部電極の間で放電
を行うことにより、所定のプラズマエッチングを行う第
3の工程と、前記ウェハを前記ウェハステージに密着さ
せたままで、該ウェハの残留電荷の除去のための第2の
処理ガスを用いて、前記エッチング装置の前記上部電極
と前記中間電極との間で放電を行うことにより、所定の
プラズマエッチングを行う第4の工程と、を有すること
を特徴とする。
Means for Solving the Problems To solve the above problems, the dry etching apparatus of the present invention employs the following means. That is, in the dry etching method according to the first aspect, the upper electrode and the through-hole are many.
Also serves as a wafer stage with a number of plate-like intermediate electrodes
A lower electrode that includes three electrodes, and these upper electrode
Plasma between the intermediate electrode and between the intermediate and lower electrodes
Was discharged, a dry etching method using a triode-type plasma etching apparatus for generating a high density plasma, said dry etching method, disposed in etching chamber of the etching apparatus, on the wafer stage A first step of disposing a wafer, a second step of fixing an outer peripheral portion of the wafer in close contact with the wafer stage by a wafer holder made of a dielectric material, and A third process of performing a predetermined plasma etching by performing a discharge between the upper electrode and the intermediate electrode and between the intermediate electrode and the lower electrode using a first processing gas for etching; And using a second processing gas for removing residual charges on the wafer while keeping the wafer in close contact with the wafer stage, By performing discharge between the upper electrode and the intermediate electrode of the serial etching apparatus, and having a, a fourth step of performing a predetermined plasma etching.

【0015】上記のドライエッチング方法においては、
通常行われている前記第1、第2及び第3の工程の次
に、前記第4の工程を追加している。前記第4の工程に
おいては、前記上部電極と前記中間電極との間にのみプ
ラズマが発生する。発生したプラズマ中の、前記第2の
処理ガスの正イオンは、前記中間電極に引き寄せられ
て、該中間電極をすり抜けて、負に帯電した前記ウェハ
にを入射する。また、前記中間電極と、前記下部電極と
の間には、プラズマが発生しないので、前記下部電極上
に配置されている前記ウェハには、直接プラズマは入射
せず、ダメージ等が入らない。
In the above dry etching method,
The fourth step is added after the first, second and third steps which are usually performed. In the fourth step, plasma is generated only between the upper electrode and the intermediate electrode. Positive ions of the second processing gas in the generated plasma are attracted to the intermediate electrode, pass through the intermediate electrode, and enter the negatively charged wafer. Further, since no plasma is generated between the intermediate electrode and the lower electrode, plasma is not directly incident on the wafer disposed on the lower electrode, and no damage or the like is caused.

【0016】請求項2記載のドライエッチング方法にお
いては、請求項1記載のドライエッチング方法であっ
て、前記第4の工程において、前記プラズマエッチング
を行う時間を、1秒以上5秒以下の時間とすることを特
徴とする。上記のドライエッチング方法においては、前
記第4の工程による処理時間が短いため、ウェハにダメ
ージを与えす、また、余計なエッチングが進行すること
もない。また、上記時間は除電には十分である。
According to a second aspect of the present invention, in the dry etching method according to the first aspect, in the fourth step, the time for performing the plasma etching is set to a time of 1 second or more and 5 seconds or less. It is characterized by doing. In the above dry etching method, since the processing time in the fourth step is short, the wafer is not damaged, and unnecessary etching does not proceed. The above time is sufficient for static elimination.

【0017】請求項3記載のドライエッチング方法にお
いては、請求項1または2記載のドライエッチング方法
であって、前記第2の処理ガスとして、前記第1の処理
ガスと同一のガスを含むガスを用いることを特徴とす
る。上記ドライエッチング方法においては、前記第1の
処理ガスと前記第2の処理ガスとが同一である。従っ
て、前記第3の工程と前記第4の工程の間において、前
記第1の処理ガスを排気する工程と、前記第2の処理ガ
スを前記処理室内に導入して、ガス圧の調整を行う工程
を省略して、第4の工程を行うことができる。
According to a third aspect of the present invention, in the dry etching method according to the first or second aspect, a gas containing the same gas as the first processing gas is used as the second processing gas. It is characterized by using. In the above dry etching method, the first processing gas and the second processing gas are the same. Therefore, between the third step and the fourth step, the step of exhausting the first processing gas and the step of introducing the second processing gas into the processing chamber to adjust the gas pressure. The fourth step can be performed by skipping the step.

【0018】請求項4記載のドライエッチング方法にお
いては、請求項1または2記載のドライエッチング方法
において、前記第2の処理ガスとして、酸素、窒素、或
いは不活性ガスを用いることを特徴とする。このような
ドライエッチング方法においては、第1の処理ガスと第
2の処理ガスとを、同一のガスにできないような事情が
ある場合において、もっとも簡便で、入手しやすいエッ
チングガスである、酸素または窒素ガスや、ウェとのと
反応を起こしにくい不活性ガスを用いる。
According to a fourth aspect of the present invention, in the dry etching method of the first or second aspect, oxygen, nitrogen, or an inert gas is used as the second processing gas. In such a dry etching method, when there is a situation where the first processing gas and the second processing gas cannot be the same gas, oxygen or oxygen, which is the simplest and easily available etching gas, is used. Nitrogen gas or an inert gas that does not easily react with the wafer is used.

【0019】請求項5記載のドライエッチング方法にお
いては、請求項3記載のドライエッチング方法であっ
て、前記中間電極と前記下部電極との間の放電を停止す
る工程のみにより、前記第3の工程から前記第4の工程
に移行することを特徴とする。このようなドライエッチ
ング方法においては、前記中間電極と前記下部電極との
間の放電の停止作業のみにより、前記第3の工程から前
記第4の工程に移行することができるので、連続した工
程として、迅速にエッチング工程を進行させることがで
きる。
According to a fifth aspect of the present invention, in the dry etching method according to the third aspect, the third step is performed by only stopping the discharge between the intermediate electrode and the lower electrode. Then, the process proceeds to the fourth step. In such a dry etching method, it is possible to shift from the third step to the fourth step only by stopping the discharge between the intermediate electrode and the lower electrode. In addition, the etching process can be rapidly performed.

【0020】[0020]

【発明の実施の形態】以下、本発明の実施の形態を、図
面に基づいて説明する。図1は、本発明のドライエッチ
ング方法を説明するための、ドライオード式プラズマエ
ッチング装置の概略図であり、従来例で示した構造と全
く同一であるため、共通して使用する。また、このトラ
イオード式プラズマエッチング装置Aの概略構成につい
ても、従来例で説明したので、その説明は省略する。
Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 is a schematic view of a dry-ode type plasma etching apparatus for explaining a dry etching method of the present invention, which is completely the same as the structure shown in the conventional example and is used in common. Also, the schematic configuration of the triode type plasma etching apparatus A has been described in the conventional example, and the description is omitted.

【0021】ここで、中間電極17には、厚さ5mmの
アルミ製の板を用いており、また、中間電極17の上下
において、処理ガスが移動可能なように、中間電極17
には直径4mmの貫通孔17aが、全面にわたって多数
設けられている。また、ウェハ押さえ23は絶縁性のセ
ラミック材料からできている。
Here, an aluminum plate having a thickness of 5 mm is used for the intermediate electrode 17, and the intermediate electrode 17 is disposed above and below the intermediate electrode 17 so that the processing gas can move.
Are provided with a large number of through holes 17a having a diameter of 4 mm over the entire surface. The wafer holder 23 is made of an insulating ceramic material.

【0022】次に、図1から図3までを用いて、本発明
のドライエッチング方法の工程について説明する。ま
ず、第1の工程においては、エッチング装置Aのエッチ
ング処理室1内に配置された、下部電極15とウェハ台
21の上にSiウェハ19を配置する。このSiウェハ
19には、Asを拡散したポリシリコン膜が堆積されて
おり、このポリシリコン膜を、フォトレジスト等をエッ
チングマスクとしてエッチングする。
Next, the steps of the dry etching method of the present invention will be described with reference to FIGS. First, in the first step, the Si wafer 19 is arranged on the lower electrode 15 and the wafer table 21 arranged in the etching processing chamber 1 of the etching apparatus A. A polysilicon film in which As is diffused is deposited on the Si wafer 19, and the polysilicon film is etched using a photoresist or the like as an etching mask.

【0023】次に、第2の工程において、ウェハ台21
が上昇すると同時に、ウェハ19は、セラミック(誘電
体材料)からなるウェハ押さえ23により、その外周部
分が押さえられ、ウェハ台21に密着して、固定され
る。そして、第3の工程として、ウェハ19に対して、
上部電極11と中間電極17の間及び、中間電極17と
下部電極15との間で放電を行うことにより、所定のプ
ラズマエッチングを行う。
Next, in the second step, the wafer table 21
At the same time, the outer periphery of the wafer 19 is pressed by the wafer holder 23 made of ceramic (dielectric material), and the wafer 19 is tightly fixed to the wafer table 21. Then, as a third step, the wafer 19 is
By performing discharge between the upper electrode 11 and the intermediate electrode 17 and between the intermediate electrode 17 and the lower electrode 15, predetermined plasma etching is performed.

【0024】次に、真空系(図示せず)で排気後、エッ
チング処理室1内に第1の処理ガスとして、SF6ガス
を10SCCM、Cl2を5SCCM、CHF3を5SC
CMの流量で、エッチング室1に導入する。そして、真
空系でガス圧を調整して、200mTorrに保つ。こ
こで、キャパシタの値を33a:33b:33c=2
5:15:15になるように設定する。そして、高周波
電力を80Wにして、通常のエッチングを1分間行う。
Next, after evacuation by a vacuum system (not shown), SF6 gas is used as a first processing gas in the etching chamber 1 at 10 SCCM, Cl2 at 5 SCCM, and CHF3 at 5 SCCM.
It is introduced into the etching chamber 1 at a flow rate of CM. Then, the gas pressure is adjusted by a vacuum system and maintained at 200 mTorr. Here, the value of the capacitor is 33a: 33b: 33c = 2
5:15:15 is set. Then, high frequency power is set to 80 W, and normal etching is performed for 1 minute.

【0025】このエッチング工程により、上記のポリシ
リコンがエッチングされる。この場合、ウェハ19は、
プラズマの影響により負に帯電してしまい、セラミック
製のウェハ押さえ23に、吸着することがある(10〜
15%の割合で、搬送に支障が生じる)。そこで、第4
の工程として、上記の第2の処理ガス、すなわち、O2
を50SCCM導入し、ガス圧を150mTorrに保
つ。
In this etching step, the polysilicon is etched. In this case, the wafer 19
It may be negatively charged by the influence of the plasma and may be attracted to the ceramic wafer retainer 23 (10 to 10).
At a rate of 15%, transportation is hindered). Therefore, the fourth
In the second step, the above-mentioned second processing gas, that is, O2
Is introduced at 50 SCCM, and the gas pressure is kept at 150 mTorr.

【0026】その後、キャパシタの値を、33a:33
b:33c=7:0:10に設定し(33bを0にす
る)、高周波電力を50Wにして、1秒間印加する。こ
れにより、ウェハ19の残留電荷が中和され、ウェハ1
9のウェハ押さえ23への吸着がなくなる。次に、上記
の工程において、負に帯電したウェハ19の残留電荷
を、除去できるメカニズムについて詳細に説明する。
Thereafter, the value of the capacitor is set to 33a: 33
b: 33c is set to 7: 0: 10 (33b is set to 0), the high-frequency power is set to 50 W, and applied for 1 second. As a result, the residual charges on the wafer 19 are neutralized, and the wafer 1
9 does not adhere to the wafer holder 23. Next, a mechanism capable of removing the residual charge of the negatively charged wafer 19 in the above-described process will be described in detail.

【0027】図2は第3の工程を示している。第3の工
程では、上部電極11と中間電極17の間及び中間電極
17と下部電極15との間に放電が起こり、プラズマ中
の正イオンは、高周波電力(印加電圧)が負の時には、
上部電極11と下部電極15とに引き寄せられ、一方、
電子は、高周波電力が正の時には、上部電極11と下部
電極15に引き寄せられる。
FIG. 2 shows the third step. In the third step, a discharge occurs between the upper electrode 11 and the intermediate electrode 17 and between the intermediate electrode 17 and the lower electrode 15, and the positive ions in the plasma are generated when the high-frequency power (applied voltage) is negative.
Attracted by the upper electrode 11 and the lower electrode 15,
The electrons are attracted to the upper electrode 11 and the lower electrode 15 when the high frequency power is positive.

【0028】ここで、正イオンに比べて電子の質量は小
さいため、より多くの電子が上部電極11と下部電極1
5とに引き寄せられ、下部電極15上に接地されたウェ
ハ19は、負の電荷を担う。
Here, since the mass of electrons is smaller than that of positive ions, more electrons are transferred to the upper electrode 11 and the lower electrode 1.
The wafer 19 attracted to the lower electrode 5 and grounded on the lower electrode 15 carries a negative charge.

【0029】図3は、第4の工程において、上部電極1
1と中間電極17との間に放電を行い、プラズマが生成
している状態を示している。次に、第4の工程に移る前
に、第1の処理ガスを排気する。次に、第4の工程にお
いては、まず、第2の処理ガスを導入し、キャパシタ3
3bを0に設定する。
FIG. 3 shows that the upper electrode 1 is formed in the fourth step.
1 shows a state in which discharge is performed between the first electrode and the intermediate electrode 17 to generate plasma. Next, the first processing gas is exhausted before moving to the fourth step. Next, in the fourth step, first, a second processing gas is introduced,
3b is set to 0.

【0030】そして、1〜5秒間、高周波電力を印加す
ると、上部電極11と中間電極17との間にのみ、第2
の処理ガスのプラズマが発生する。下部電極15は、中
間電極17に対して、残留電荷の除電が完了するまでは
常に負の電位を有する。
Then, when high-frequency power is applied for 1 to 5 seconds, the second power is applied only between the upper electrode 11 and the intermediate electrode 17.
A plasma of the processing gas is generated. The lower electrode 15 always has a negative potential with respect to the intermediate electrode 17 until static elimination of the residual charge is completed.

【0031】一方、上部電極11は、高周波電力により
正・負を繰り返す。プラズマ中の正イオンは、図3に示
すように高周波電力が正の時、中間電極17に引き寄せ
られて、中間電極17の貫通孔17aを通過し、下部電
極17との電位差により加速され、ウェハ19に入射す
る。
On the other hand, the upper electrode 11 repeats positive and negative with high frequency power. Positive ions in the plasma are attracted to the intermediate electrode 17 when the high-frequency power is positive as shown in FIG. 3, pass through the through hole 17a of the intermediate electrode 17, are accelerated by a potential difference from the lower electrode 17, and are accelerated by the wafer. It is incident on 19.

【0032】一方、電子は、高周波電力が負の時、中間
電極17に引き寄せられて、貫通孔17aを通過した
後、下部電極17の負の電位及びウェハの負の電荷によ
り反発し、中間電極17に引き寄せられる。これによ
り、ウェハ19の残留電荷は中和され、この中和が進行
するに従って、上記イオンの入射エネルギーが減少し、
最後には除電が完了する。以上のメカニズムにより、ウ
ェハ19の残留電荷は除去される。
On the other hand, when the high-frequency power is negative, the electrons are attracted to the intermediate electrode 17 and pass through the through-hole 17a, and then repelled by the negative potential of the lower electrode 17 and the negative charge of the wafer. Attracted to 17. As a result, the residual charges on the wafer 19 are neutralized, and as the neutralization proceeds, the incident energy of the ions decreases,
Finally, static elimination is completed. The residual charge on the wafer 19 is removed by the above mechanism.

【0033】ここでは、直接ウェハ19にバイアスを印
加されないので、処理時間も5秒以下と短いため、ウェ
ハに悪影響を及ぼすことはない。これにより、ウェハ1
9の負の電荷は中和され、ウェハ19とウェハ押さえ2
3との静電吸着力は弱まり、その後のウェハ19の搬送
工程に支障をきたすことはない。
Here, since no bias is applied directly to the wafer 19, the processing time is as short as 5 seconds or less, so that there is no adverse effect on the wafer. Thereby, the wafer 1
9 is neutralized, and the wafer 19 and the wafer holder 2 are neutralized.
The electrostatic attraction force with the wafer 3 is weakened, and the subsequent transfer process of the wafer 19 is not hindered.

【0034】尚、第2の処理ガスによりエッチングをす
る時間を1〜5秒としたのは、1秒以下では、除電の効
果があまりなく、次の搬送工程に支障をきたす場合があ
り、一方、5秒以上の処理を行うと、ウェハ19に余計
なダメージが入ったり、予定外のエッチングが進行した
りするという問題点が生じる上に、除電という本来の目
的は5秒以内で達成されるからである。
The reason why the etching time by the second processing gas is set to 1 to 5 seconds is that if the etching time is 1 second or less, there is not much effect of static elimination, which may hinder the next transporting step. If the processing is performed for 5 seconds or more, there is a problem that unnecessary damage is caused to the wafer 19 or unplanned etching proceeds, and the original purpose of the charge removal is achieved within 5 seconds. Because.

【0035】また、第2の処理ガスとしては、ここでは
酸素ガスを用いたが、窒素ガスを用いても良いし、さら
にアルゴンやヘリウムなどの不活性ガスを用いれば、エ
ッチングはほとんど起こらない。
As the second processing gas, oxygen gas is used here. However, nitrogen gas may be used, and if an inert gas such as argon or helium is used, etching hardly occurs.

【0036】次に、本発明のドライエッチング方法を用
いた第2の実施の形態について説明する。ここでは、第
4の工程においては、第1の実施の形態に示した場合と
異なり、第2の処理ガスとして、前記第1の処理ガスと
同一のガスを含むガスを用いている。
Next, a second embodiment using the dry etching method of the present invention will be described. Here, in the fourth step, unlike the case shown in the first embodiment, a gas containing the same gas as the first processing gas is used as the second processing gas.

【0037】すなわち、第2の処理ガスとして、第3の
工程と全く同じように、SF6ガスを10SCCM、C
l2ガスを5SCCM、CHF3ガスを5SCCMの流量
で、エッチング室1に導入する。そして、真空系で排気
して、ガス圧を200mTorrに保つ。ここで、キャ
パシタ33a:33b:33cを、7:0:10に変化
させると共に、高周波電力を30Wに低下させ、エッチ
ングを1秒間行う。
That is, SF6 gas is used as the second processing gas in the same manner as in the third step, that is, 10 SCCM and CSC.
A flow rate of l2 gas and a flow rate of CHF3 gas of 5 SCCM and 5 SCCM are introduced into the etching chamber 1. Then, the gas is exhausted in a vacuum system and the gas pressure is maintained at 200 mTorr. Here, the capacitors 33a: 33b: 33c are changed to 7: 0: 10, the high-frequency power is reduced to 30 W, and the etching is performed for one second.

【0038】このエッチング工程により、第2の処理ガ
スを、第1の処理ガスと変更することなく、キャパシタ
と高周波電力の変更のみで、第3の工程において生じた
残留電荷を除去することができる。
By this etching step, the residual charge generated in the third step can be removed only by changing the capacitor and the high-frequency power without changing the second processing gas from the first processing gas. .

【0039】尚、この実施の形態においては、第2の処
理ガスとして、第1の処理ガスと同じ種類のガスを用い
たため、ウェハ19上のポリシリコンもエッチングされ
てしまう恐れがあるようにみえるが、第4の工程では、
上部電極11と中間電極17との間のみにプラズマが発
生すること、高周波パワーを小さくしていること、エッ
チング(プラズマ発生)時間が1秒間ときわめて短いこ
とから、エッチングは進行しない。
In this embodiment, since the same type of gas as the first processing gas is used as the second processing gas, it seems that the polysilicon on the wafer 19 may be etched. However, in the fourth step,
Etching does not proceed because plasma is generated only between the upper electrode 11 and the intermediate electrode 17, the high-frequency power is reduced, and the etching (plasma generation) time is as short as 1 second.

【0040】次に、本発明の第3の実施の形態について
説明する。この場合には、第2の実施の形態に示したド
ライエッチング方法において、中間電極17と下部電極
15との間の放電を停止する操作のみにより、第3の工
程から前記第4の工程に移行する。
Next, a third embodiment of the present invention will be described. In this case, in the dry etching method described in the second embodiment, the operation shifts from the third step to the fourth step only by stopping the discharge between the intermediate electrode 17 and the lower electrode 15. I do.

【0041】このような操作は、第3の工程のエッチン
グ時間が終了した後、ガス圧も高周波電力も変化させず
に、ただ、キャパシタの値のみを瞬時に変化させ、その
後1秒間のエッチングを継続することにより達成でき
る。従って、このドライエッチング方法においては、ウ
ェハ19の残留電荷を瞬時に除電できる。
In such an operation, after the etching time of the third step is completed, only the value of the capacitor is instantaneously changed without changing the gas pressure or the high-frequency power, and then the etching for one second is performed. This can be achieved by continuing. Therefore, in this dry etching method, the residual charges on the wafer 19 can be instantaneously eliminated.

【0042】[0042]

【発明の効果】以上に述べたように、請求項1記載のド
ライエッチング方法においては、トライオード式プラズ
マエッチング装置を用いてドライエッチングを行う際に
生じる、ウェハの残留電荷を、新たな機構を必要としな
い簡単な方法で、かつ、速やかに除電することができ
る。
As described above, in the dry etching method according to the first aspect, a new mechanism is required to remove the residual charge of the wafer generated when performing dry etching using a triode type plasma etching apparatus. It is possible to eliminate static electricity quickly and easily.

【0043】従って、次のプロセスへの搬送時の搬送ミ
スによる、ウェハの破損やプロセスラインの停止といっ
た事態が防止でき、製造コストの低減や製造工程の短縮
化が促進できる。
Accordingly, it is possible to prevent a situation in which a wafer is damaged or a process line is stopped due to a transport error at the time of transport to the next process, and a reduction in manufacturing cost and a reduction in manufacturing steps can be promoted.

【0044】次に、請求項2記載のドライエッチング方
法においては、残留電荷の除電を目的とした第2のプラ
ズマ処理の時間を1〜5秒に設定したため、ウェハの除
電という観点からは、十分であり、かつ余計なエッチン
グやダメージが入ることがない。
Next, in the dry etching method according to the second aspect, since the time of the second plasma treatment for removing the residual charges is set to 1 to 5 seconds, it is sufficient from the viewpoint of removing the charge from the wafer. And there is no unnecessary etching or damage.

【0045】請求項3記載のドライエッチング方法にお
いては、第1の処理ガスと第2の処理ガスとが同一のガ
スであるため、第3の工程から第4の工程への移行がス
ムーズになる。
In the dry etching method according to the third aspect, since the first processing gas and the second processing gas are the same gas, the transition from the third step to the fourth step becomes smooth. .

【0046】請求項4記載のドライエッチング方法にお
いては、第2の処理ガスとして、酸素、窒素、或いは不
活性ガスを用いているため、エッチングが進行しにく
く、かつ、最も一般的に用いられているガスであるた
め、通常は、余計な機構の追加を必要としないという利
点がある。
In the dry etching method according to the fourth aspect, since oxygen, nitrogen, or an inert gas is used as the second processing gas, the etching does not easily proceed, and is most commonly used. Since this is a gas, there is usually an advantage that no additional mechanism is required.

【0047】請求項5記載のドライエッチング方法にお
いては、請求項3記載のドライエッチング方法におい
て、第3の工程から第4の工程への移行が、中間電極と
下部電極との放電を停止するだけの工程で行われるた
め、余計な機構の追加が不要かつ、スムーズな移行が可
能となる。
In the dry etching method according to the fifth aspect, in the dry etching method according to the third aspect, the transition from the third step to the fourth step only stops the discharge of the intermediate electrode and the lower electrode. In this step, no additional mechanism is required, and a smooth transition is possible.

【0048】以上述べたように、本発明のドライエッチ
ング方法によれば、トライオード式プラズマエッチング
装置を用いたドライエッチング方法において、従来から
問題となっていた、エッチング後のウェハの残留電荷を
スムーズに除去することが可能となった。
As described above, according to the dry etching method of the present invention, in the dry etching method using the triode type plasma etching apparatus, the residual charge of the etched wafer, which has conventionally been a problem, can be smoothly reduced. It has become possible to remove it.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 トライオード式プラズマエッチング装置の概
略構成図である。
FIG. 1 is a schematic configuration diagram of a triode type plasma etching apparatus.

【図2】 本発明のドライエッチング方法の原理を説明
するための、第3の工程を示す原理図である。
FIG. 2 is a principle diagram showing a third step for explaining the principle of the dry etching method of the present invention.

【図3】 本発明のドライエッチング方法の原理を説明
するための、第4の工程を示す原理図である。
FIG. 3 is a principle diagram showing a fourth step for explaining the principle of the dry etching method of the present invention.

【符号の説明】[Explanation of symbols]

A…トライオード式プラズマエッチング装置、1…エッ
チング室、3…プラズマ制御系、5…処理ガス導入系、
11…上部電極、15…下部電極、17…中間電極、1
7a…貫通孔、19…ウェハ、21…ウェハ台、23…
ウェハ押さえ、25…リフトピン、33a…キャパシ
タ、33b…キャパシタ、33c…キャパシタ
A: triode type plasma etching apparatus, 1: etching chamber, 3: plasma control system, 5: processing gas introduction system,
11 upper electrode, 15 lower electrode, 17 intermediate electrode, 1
7a: Through-hole, 19: Wafer, 21: Wafer stand, 23:
Wafer retainer, 25 lift pins, 33a capacitor, 33b capacitor, 33c capacitor

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平6−188305(JP,A) 特開 平6−216088(JP,A) 特開 平8−279486(JP,A) 特開 平7−29879(JP,A) 特開 平6−177092(JP,A) 特開 平7−115085(JP,A) 特開 平4−132219(JP,A) 特開 平7−111259(JP,A) 特開 平7−153740(JP,A) (58)調査した分野(Int.Cl.6,DB名) H01L 21/3065 H01L 21/68 ────────────────────────────────────────────────── ─── Continuation of the front page (56) References JP-A-6-188305 (JP, A) JP-A-6-216088 (JP, A) JP-A 8-279486 (JP, A) JP-A-7- 29879 (JP, A) JP-A-6-177092 (JP, A) JP-A-7-115085 (JP, A) JP-A-4-132219 (JP, A) JP-A-7-111259 (JP, A) JP-A-7-153740 (JP, A) (58) Fields investigated (Int. Cl. 6 , DB name) H01L 21/3065 H01L 21/68

Claims (5)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 上部電極と、貫通孔が多数設けられた板
状の中間電極と、ウェハステージを兼ねる下部電極と
の、3つの電極を備え、これら上部電極と中間電極の
間、及び中間電極と下部電極の間にプラズマ放電を行
い、高密度のプラズマを生成するトライオード式プラズ
マエッチング装置を用いたドライエッチング方法であっ
て、 該ドライエッチング方法は、 該エッチング装置のエッチング処理室内に配置された、
前記ウェハステージの上にウェハを配置する第1の工程
と、 誘電体材料からなるウェハ押さえより、前記ウェハの外
周部分を、前記ウェハステージと密着させて固定する第
2の工程と、 前記ウェハに対して、該ウェハをエッチングするための
第1の処理ガスを用いて、前記上部電極と前記中間電極
の間及び、該中間電極と前記下部電極の間で放電を行う
ことにより、所定のプラズマエッチングを行う第3の工
程と、 前記ウェハを前記ウェハステージに密着させたままで、
該ウェハの残留電荷の除去のための第2の処理ガスを用
いて、前記エッチング装置の前記上部電極と前記中間電
極との間で放電を行うことにより、所定のプラズマエッ
チングを行う第4の工程と、を有することを特徴とする
ドライエッチング方法。
1. A plate provided with an upper electrode and a large number of through holes
And Jo intermediate electrode, a lower electrode also serving as a wafer stage, comprises three electrodes, of the upper electrode and the intermediate electrode
Between the electrodes and between the intermediate and lower electrodes.
A dry etching method using a triode type plasma etching apparatus for generating high-density plasma , wherein the dry etching method is disposed in an etching processing chamber of the etching apparatus.
A first step of disposing a wafer on the wafer stage; a second step of fixing an outer peripheral portion of the wafer in close contact with the wafer stage by a wafer retainer made of a dielectric material; On the other hand, by performing discharge between the upper electrode and the intermediate electrode and between the intermediate electrode and the lower electrode using a first processing gas for etching the wafer, predetermined plasma etching is performed. A third step of performing the following, while keeping the wafer in close contact with the wafer stage,
A fourth step of performing a predetermined plasma etching by performing discharge between the upper electrode and the intermediate electrode of the etching apparatus by using a second processing gas for removing the residual charge of the wafer; And a dry etching method comprising:
【請求項2】 請求項1記載のドライエッチング方法で
あって、前記第4の工程において、前記プラズマエッチ
ングを行う時間を、1秒以上5秒以下の時間とすること
を特徴とするドライエッチング方法。
2. The dry etching method according to claim 1, wherein, in the fourth step, the time for performing the plasma etching is 1 second or more and 5 seconds or less. .
【請求項3】 請求項1または2記載のドライエッチン
グ方法であって、前記第2の処理ガスとして、前記第1
の処理ガスと同一のガスを含むガスを用いることを特徴
とするドライエッチング方法。
3. The dry etching method according to claim 1, wherein the second processing gas is the first processing gas.
A dry etching method using a gas containing the same gas as the processing gas.
【請求項4】 請求項1または2記載のドライエッチン
グ方法であって、前記第2の処理ガスとして、酸素、窒
素、或いは不活性ガスを用いることを特徴とするドライ
エッチング方法。
4. The dry etching method according to claim 1, wherein oxygen, nitrogen, or an inert gas is used as the second processing gas.
【請求項5】 請求項3記載のドライエッチング方法で
あって、前記中間電極と前記下部電極との間の放電を停
止する工程のみにより、前記第3の工程から前記第4の
工程に移行することを特徴とするドライエッチング方
法。
5. The dry etching method according to claim 3, wherein the step is shifted from the third step to the fourth step only by stopping the discharge between the intermediate electrode and the lower electrode. A dry etching method characterized in that:
JP23344096A 1996-09-03 1996-09-03 Dry etching method Expired - Lifetime JP2976898B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23344096A JP2976898B2 (en) 1996-09-03 1996-09-03 Dry etching method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23344096A JP2976898B2 (en) 1996-09-03 1996-09-03 Dry etching method

Publications (2)

Publication Number Publication Date
JPH1079373A JPH1079373A (en) 1998-03-24
JP2976898B2 true JP2976898B2 (en) 1999-11-10

Family

ID=16955084

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23344096A Expired - Lifetime JP2976898B2 (en) 1996-09-03 1996-09-03 Dry etching method

Country Status (1)

Country Link
JP (1) JP2976898B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110505742A (en) * 2019-08-22 2019-11-26 上海华力微电子有限公司 Crystal column surface charge eliminating device and method

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030069340A (en) * 2002-02-20 2003-08-27 비오이 하이디스 테크놀로지 주식회사 Vaccum dry plasma process

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110505742A (en) * 2019-08-22 2019-11-26 上海华力微电子有限公司 Crystal column surface charge eliminating device and method

Also Published As

Publication number Publication date
JPH1079373A (en) 1998-03-24

Similar Documents

Publication Publication Date Title
JP2501948B2 (en) Plasma processing method and plasma processing apparatus
US5997962A (en) Plasma process utilizing an electrostatic chuck
US5246532A (en) Plasma processing apparatus
JP2888258B2 (en) Substrate processing apparatus and substrate processing method
US5928963A (en) Plasma etching method
US6174370B1 (en) Semiconductor wafer chucking device and method for stripping semiconductor wafer
JPH10321605A (en) Plasma treatment device
JPH09283459A (en) Substrate processing method and apparatus
JP2976898B2 (en) Dry etching method
JPH0974129A (en) Plasma processing method
US5228940A (en) Fine pattern forming apparatus
JPH0269956A (en) Method and apparatus for electrostatically chucking
JP3162272B2 (en) Plasma processing method
JP3113786B2 (en) Plasma processing apparatus and control method therefor
JP3118497B2 (en) Plasma processing apparatus and plasma processing method
JP3170849B2 (en) Dry etching method
JPH02110925A (en) Vacuum processing and device therefor
CN111341657A (en) Plasma processing method
TWI810825B (en) A cleaning wafer, plasma processing device and processing method
JP2882254B2 (en) Plasma processing method
JPH02110927A (en) Specimen holding device
JPS6218727A (en) Semiconductor processor
JPH05234953A (en) System and method for etching conductive thin film
JPH09162173A (en) Method and system for ashing
JPH08176854A (en) Plasma treatment

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19990810