JP2970914B2 - Switch matrix input detector - Google Patents

Switch matrix input detector

Info

Publication number
JP2970914B2
JP2970914B2 JP1212885A JP21288589A JP2970914B2 JP 2970914 B2 JP2970914 B2 JP 2970914B2 JP 1212885 A JP1212885 A JP 1212885A JP 21288589 A JP21288589 A JP 21288589A JP 2970914 B2 JP2970914 B2 JP 2970914B2
Authority
JP
Japan
Prior art keywords
switch
wiring
voltage
switch matrix
decoder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1212885A
Other languages
Japanese (ja)
Other versions
JPH02168310A (en
Inventor
英雄 山田
孝夫 遠藤
成生 丹治
和敏 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP1212885A priority Critical patent/JP2970914B2/en
Publication of JPH02168310A publication Critical patent/JPH02168310A/en
Application granted granted Critical
Publication of JP2970914B2 publication Critical patent/JP2970914B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【発明の詳細な説明】 〔概 要〕 複数個のスイッチがマトリックス状に配設されたスイ
ッチマトリックスにおいて、動作させたスイッチの入力
を検出する方法に関し、 10個以下の重ね動作による廻り込み電流を識別させる
ことを目的とし、 抵抗素子(6)とスイッチ素子(5)とが直列に接続
されて構成された複数個のスイッチ部材(S)のそれぞ
れが、駆動回路(2)に接続された複数本の第1の配線
(10〜16)の1本と、検出回路(4)に接続された複数
本の第2の配線(30〜36)の1本とにそれぞれ接続され
たスイッチマトリックスであって、該駆動回路(2)に
は、第1のデコーダが設けられており、該第1のデコー
ダは、該複数本の第1の配線(10〜16)を一本づつ順
次、該第1のデコーダの持つローレベル(L)の電位に
接続させるものであり、又該複数本の第2の配線(30
36)の各々は該検出回路(4)に設けられたセレクタ
(7)を介して一本づつ順次電圧検出器(8)の一方の
入力端子に接続されるように構成されており、且つ該セ
レクタと同期して該第2の配線の各々を一本ずつ順次オ
ープンにする第2のデコーダにも接続されるとともに、
該複数本の第2の配線(30〜36)の各々には、該電圧検
出器(8)の他方の入力端子に供給される検出基準電圧
よりも高い電圧を付加する手段が設けられていることを
特徴とするスイッチマトリックス入力検出装置 〔産業上の利用分野〕 本発明は、キーボードの如く複数個のスイッチを配設
したスイッチマトリックスにおいて、動作させたスイッ
チの入力を検出する方法、特に、キーボードにおいて10
キー以下の重ね打ち(一定期間内で複数個のキースイッ
チが同時に導通している状態)に対し廻り込み信号を識
別する検出方法に関する。
DETAILED DESCRIPTION OF THE INVENTION [Summary] In a switch matrix in which a plurality of switches are arranged in a matrix, a method for detecting an input of an operated switch is described. Each of a plurality of switch members (S) configured by connecting a resistance element (6) and a switch element (5) in series is connected to a drive circuit (2). one and the first wiring of the (1 0-1 6), each connected to a single plural second lines which are connected to the detection circuit (4) (3 0-3 6) a switch matrix, the said drive circuit (2), a first decoder are provided, the first decoder, a single first wire several plurality (1 0-1 6) Sequentially in contact with the low-level (L) potential of the first decoder. It is intended to continue, also the second wiring of the plurality several (3 0 ~
3 Each 6) is configured to be connected to one input terminal of the one by one in sequence voltage detector via a selector (7) provided in the detection circuit (4) (8), and In addition to being connected to a second decoder for sequentially opening each of the second wirings one by one in synchronization with the selector,
Each of the second wire of said plurality several (3 0-3 6), means for adding the other voltage higher than the detection reference voltage supplied to the input terminal of the voltage detector (8) is provided Switch matrix input detecting device [Industrial application field] The present invention relates to a method of detecting an input of an operated switch in a switch matrix in which a plurality of switches are arranged like a keyboard, and in particular, , 10 on the keyboard
The present invention relates to a detection method for identifying a sneak signal when a key is repeatedly struck below a key (a state in which a plurality of key switches are simultaneously conducting within a predetermined period).

コンピュータの入力装置等に利用されるキーボード
は、近年、高信頼に加えて低コスト化が要求されてい
る。一対の絶縁フィルムのそれぞれに複数個の固定電極
または可動電極とそれらの配線を形成し、第1の絶縁フ
ィルムに形成した固定電極に対して、第2の絶縁フィル
ムに形成した可動電極が適当な間隙で対向するシート状
スイッチ(通称メンブレンシート)は、低コストのキー
ボードに広く利用されるようになった。しかし、通常は
ダイオードを使用する重ね打ちの廻り込み信号防止方法
は、シート状スイッチ素子においてダイオード等の回路
部品を搭載するが困難なため、その対策に苦慮してい
た。
In recent years, a keyboard used for an input device of a computer or the like has been required to have low cost in addition to high reliability. A plurality of fixed electrodes or movable electrodes and their wirings are formed on each of a pair of insulating films, and the movable electrodes formed on the second insulating film are suitable for the fixed electrodes formed on the first insulating film. Sheet switches facing each other with a gap (commonly known as membrane sheets) have come to be widely used in low-cost keyboards. However, in the method of preventing a sneak signal from being repeatedly applied, usually using a diode, it is difficult to mount a circuit component such as a diode in the sheet-like switch element, so that it has been difficult to take countermeasures.

〔従来の技術〕[Conventional technology]

第2図は従来のキーボードの入力検出回路の基本構成
を示す模式図であり、複数本(第2図には7本の例を示
す)の第1の配線であるX配線10〜16は駆動回路2に接
続され、複数本の第2の配線であるY配線30〜36(第2
図では7本の例を示す)は検出回路4に接続されてお
り、一端がX配線10〜16に接続された複数個の各スイッ
チ素子5(第2図では例えば36個である)は、抵抗素子
6を介してY配線30〜36に接続される。
Figure 2 is a schematic diagram showing the basic structure of the input detection circuit of a conventional keyboard, X wiring 1 0-1 6 is a plural first lines (in FIG. 2 shows an example of a seven) is connected to a drive circuit 2, Y wiring 3 0-3 6 is a plural second lines (second
In the Figure shows an example of seven) is connected to the detection circuit 4, one end of the plurality each switch element 5 (FIG. 2 of which is connected to the X wiring 1 0-1 6 is 36 for example) It is connected to the Y wiring 3 0-3 6 via the resistor 6.

なお、検出回路4はY配線30〜36を1本ずつ順次電圧
検出器に接続させるセレクタ7を具え、該電圧検出器は
コンパレータ8と、コンパレータ8の一方の入力端子に
適当な電源電圧(例えば5V)を印加させるインピーダン
スRと、コンパレータ8の他方の入力端子に検出基準電
圧(例えば2.5V)を印加させる抵抗r1,r2を具えている
ものである。
The detection circuit 4 comprises a selector 7 to connect the Y wiring 3 0-3 6 sequentially voltage detector one by one, the voltage detector and a comparator 8, an appropriate power supply voltage to one input terminal of the comparator 8 (For example, 5 V) and resistors r 1 and r 2 for applying a detection reference voltage (for example, 2.5 V) to the other input terminal of the comparator 8.

このように、抵抗素子6を使用したキーボードは、数
個のキーの重ね打ちによる廻り込み電流を防止すること
は可能である。
As described above, the keyboard using the resistance element 6 can prevent a sneak current caused by the overstrike of several keys.

なお、抵抗素子6に替えてダイオードを使用したもの
は、キーの重ね打ちに対し廻り込み信号を完全に防止す
る完全なNキーロールオーバになるが、ダイオードより
安価かつ取り扱いが容易であり、膜形成の可能な抵抗素
子6を使用したNキーロールオーバ方式のキーボード
は、安価かつ薄型となり実用的である。
In the case where a diode is used in place of the resistor element 6, a complete N-key rollover for completely preventing a sneak signal when the key is repeatedly struck is inexpensive and easier to handle than a diode. An N-key rollover keyboard using the resistive element 6 that can be formed is inexpensive, thin, and practical.

〔発明が解決しようとする課題〕[Problems to be solved by the invention]

しかしながら第2図に示すように、抵抗素子6と共に
スイッチ5をマトリックス状に配設し、それを駆動回路
2と検出回路4に接続した従来のキーボードは、3キー
の重ね打ちによる廻り込み信号を防止できる程度のもの
であり、それ以上の重ね打ちに対し廻り込みを防止でき
ないという問題点があった。
However, as shown in FIG. 2, the conventional keyboard in which the switches 5 are arranged in a matrix together with the resistance element 6 and connected to the drive circuit 2 and the detection circuit 4 generates a sneak signal by three-key overstrike. However, there is a problem that it is not possible to prevent the wraparound for further overstrike.

コンパレータ8に印加する検出電源電圧を5V、スイッ
チ5の閉成を検知する検出基準電圧を2.5V、インピーダ
ンスRを10KΩとしたとき、各スイッチ5と直列に接続
する抵抗素子6は7KΩが好ましい値になる。かかるキー
ボードにおいて、任意の1個所のスイッチ5を閉成し検
出される電圧V1、例えばで示す個所のスイッチ5を閉
成し配線10と30とを接続させたとき検出される電圧V
1は、 V1=5・r/(R+r)≒2V となり、検出基準電圧2.5Vより小さいため該閉成が検出
される。
When the detection power supply voltage applied to the comparator 8 is 5 V, the detection reference voltage for detecting the closing of the switch 5 is 2.5 V, and the impedance R is 10 KΩ, the resistance element 6 connected in series with each switch 5 is preferably 7 KΩ. become. In such a keyboard, a voltage is detected when to connect the voltage V 1 is closed the switch 5 of any one location detection, for example, closed wire 1 0 switch 5 locations indicated by the 3 0 and V
1 is V 1 = 5 · r / (R + r) ≒ 2 V, which is smaller than the detection reference voltage of 2.5 V, so that the closing is detected.

次いで、図中に,,で示す3個所のスイッチ5
を重ねて閉成したとき、あたかものスイッチ5が閉成
されたように検出される廻り込み電圧V3は、 V3=3・r・5/(R+3・r)≒3.4V となり、検出基準電圧2.5Vより大きいため廻り込みの発
生したことを検知可能である。
Next, three switches 5 indicated by,
, The sneak voltage V 3 detected as if the switch 5 was closed is V 3 = 3 · r · 5 / (R + 3 · r) ≒ 3.4 V. Since the voltage is higher than 2.5 V, it is possible to detect the occurrence of the wraparound.

次いで、6箇所のスイッチ5を重ねて閉成させた最悪
条件、即ち図中に〜で示す6箇所のスイッチ5を閉
成させたとき、あたかものスイッチ5が閉成されたよ
うに検出される廻り込み電圧V6は、 V6=5・1.5・r/(R+1.5・r)≒2.56V となり、検出基準電圧2.5Vに著しく近似するため廻り込
みの発生は検知できないようになる。
Next, when the worst condition in which the six switches 5 are overlapped and closed, that is, when the six switches 5 indicated by in the drawing are closed, it is detected that the warm switch 5 is closed. The sneak voltage V 6 is V 6 = 5 · 1.5 · r / (R + 1.5 · r) ≒ 2.56 V, which is very close to the detection reference voltage of 2.5 V, so that the occurrence of the sneak can not be detected.

さらに、図中に〜で示す9個のスイッチを重ねて
閉成させたとき、あたかものスイッチ5が閉成された
ように検出される電圧V9は、 V9≒2V となり、1個のスイッチを閉成し検出される電圧V1と同
じになる。
Furthermore, when brought into close overlapping nine switch shown in ~ in the figure, the voltage V 9 of the switch 5 if it were being detected as being closed is, V 9 ≒ 2V, and the one switch becomes equal to the voltages V 1 to be closed detection.

以上説明したように、廻り込み電流の検出用として抵
抗素子を使用した従来のスイッチマトリックスは、重ね
打ちによる廻り込みが3個の程度スイッチまでしか識別
できないと共に、廻り込み電圧がインピーダンスRと抵
抗素子6との双方に係わる。
As described above, in the conventional switch matrix using the resistance element for detecting the sneak current, the sneak caused by the overstrike can be identified only up to about three switches, and the sneak voltage is determined by the impedance R and the resistance element. 6).

そのため、インピーダンスRに対し抵抗素子6の抵抗
値が制約されることになり、インピーダンスRと抵抗素
子6の抵抗値との差を大きくすることができない。従っ
て各抵抗素子6の抵抗値は規定値に設定する必要があ
り、抵抗素子6は製造単価の安価な印刷手段が採用でき
ないという問題点があった。
Therefore, the resistance value of the resistance element 6 is restricted with respect to the impedance R, and the difference between the impedance R and the resistance value of the resistance element 6 cannot be increased. Therefore, it is necessary to set the resistance value of each resistance element 6 to a specified value, and there has been a problem that printing means having a low manufacturing cost cannot be used for the resistance element 6.

本発明の目的は前記問題点を除去し、両手の指を使っ
て高速に操作する際のキーの誤操作による廻り込みの有
無を最低10個のスイッチキーに対し識別可能にすること
である。
SUMMARY OF THE INVENTION It is an object of the present invention to eliminate the above-mentioned problem and to make it possible to identify at least 10 switch keys whether or not a wraparound due to an erroneous operation of a key when operating at high speed using fingers of both hands.

〔課題を解決するための手段〕[Means for solving the problem]

本発明は上記の目的を達成するため第1図に具体例が
示されているように、 抵抗素子(6)とスイッチ素子(5)とが直列に接続
されて構成された複数個のスイッチ部材(S)のそれぞ
れが、駆動回路(2)に接続された複数本の第1の配線
(10〜16)の1本と、検出回路(4)に接続された複数
本の第2の配線(30〜36)の1本とにそれぞれ接続され
たスイッチマトリックスであって、該駆動回路(2)に
は、第1のデコーダが設けられており、該第1のデコー
ダは、該複数本の第1の配線(10〜16)を一本づつ順
次、該第1のデコーダの持つローレベル(L)の電位に
接続させるものであり、又該複数本の第2の配線(30
36)の各々は該検出回路(4)に設けられたセレクタ
(7)を介して一本づつ順次電圧検出器(8)の一方の
入力端子に接続されるように構成されており、且つ該セ
レクタと同期して該第2の配線の各々を一本づつ順次オ
ープンにする第2のデコーダにも接続されるとともに、
該複数本の第2の配線(30〜36)の各々には、該電圧検
出器(8)の他方の入力端子に接続される検出基準電圧
よりも高い電圧を付加する手段が設けられていることを
特徴とするスイッチマトリックス入力検出装置である。
In order to achieve the above object, the present invention provides, as shown in FIG. 1 a specific example, a plurality of switch members constituted by connecting a resistance element (6) and a switch element (5) in series. each (S) is, the drive circuit one and, detecting circuit (4) connected to a plurality of second first wiring of the plurality of connected book (2) (1 0-1 6) interconnect with a (3 0-3 6) each connected switch matrices into one and, in the drive circuit (2), a first decoder are provided, the first decoder, the plural first lines (1 0-1 6) a single by one sequentially, which is connected to the potential of the low level (L) having a first decoder, and a second wiring of the plurality several (3 0 ~
3 Each 6) is configured to be connected to one input terminal of the one by one in sequence voltage detector via a selector (7) provided in the detection circuit (4) (8), and In addition to being connected to a second decoder that sequentially opens each of the second wirings one by one in synchronization with the selector,
Each of the second wire of said plurality several (3 0-3 6), means for adding the other voltage higher than the detection reference voltage connected to the input terminal of the voltage detector (8) is provided And a switch matrix input detecting device.

〔作 用〕(Operation)

上記手段によれば、本発明方法は、廻り込み(重ね接
続)なしの検出電圧がほぼ零ボルトであるのに対し、廻
り込みによる検出電圧は検出基準電圧に対して常にプラ
ス電圧になる。そのため、閉成しないスイッチに対する
従来の誤検出をなくすと共に、所要のスイッチと一緒に
他のスイッチを閉成させて生じた廻り込み電位の検出が
容易となる。しかも、検出回路のインピーダンスは廻り
込み電圧の検出にほとんど係わらないため、インピーダ
ンスを各スイッチの抵抗素子に対し遥かに大きく設定可
能であり、同一スイッチマトリックス内で各スイッチに
接続させる抵抗素子のばらつきを抑制すれば、異なるス
イッチマトリックスで該抵抗素子の抵抗値に差異があっ
ても一向に差支えないことになり、該抵抗素子を印刷に
よって形成可能とする。
According to the above-described means, in the method of the present invention, the detection voltage without sneak (overlap connection) is almost zero volts, while the sneak detection voltage is always a positive voltage with respect to the detection reference voltage. This eliminates the conventional erroneous detection of a switch that is not closed, and facilitates detection of a sneak potential generated by closing another switch together with a required switch. Moreover, since the impedance of the detection circuit is hardly related to the detection of the sneak voltage, the impedance can be set to be much larger than the resistance element of each switch, and the variation of the resistance element connected to each switch in the same switch matrix can be reduced. If it is suppressed, even if there is a difference in the resistance value of the resistance element in different switch matrices, there is no problem as long as the resistance element can be formed by printing.

〔実施例〕〔Example〕

以下に、図面を用いて本発明によるスイッチマトリッ
クスの入力検出装置を説明する。
Hereinafter, an input detection device for a switch matrix according to the present invention will be described with reference to the drawings.

第1図は本発明の一実施例によるキーボードの入力検
出回路の模式図である。
FIG. 1 is a schematic diagram of an input detection circuit of a keyboard according to one embodiment of the present invention.

第1図において、それぞれに抵抗素子6とスイッチ素
子5とが直列に接続したスイッチ部材Sを複数個(本例
では例えば36個)用意しておきそのそれぞれは個々にそ
の一端が第1の配線10〜16(X配線)の一本に接続さ
れ、他端が第2の配線30〜36(Y配線)の一本に接続さ
れている。
In FIG. 1, a plurality of (for example, 36 in this example) switch members S in each of which a resistance element 6 and a switch element 5 are connected in series are prepared, and one end of each of them is a first wiring. 1 0-1 is connected to one of the 6 (X wiring), the other end is connected to one of the second wiring 3 0 ~3 6 (Y wiring).

第1の配線10〜16は、その一端を駆動回路2のデコー
ダ(オープンコレクタ出力)11に接続されている。第2
の配線(30〜36)は、接続される形式はともかく、デコ
ーダ12とセレクタ(アナログスイッチ方式のデータセレ
クタ)7に接続されている。その一例としては、第1図
に示す様に、第2の配線(30〜36)は、一端をデコーダ
12に接続され、又その他端は検出回路4のセレクタ(ア
ナログスイッチ方式のデータセレクタ)7に接続されて
いるものであっても良い。
First wire 1 0-1 6 is connected to one end to the decoder (open collector output) 11 of the driver circuit 2. Second
Wires (3 0-3 6) is connected thereto form aside, it is connected decoder 12 and the selector 7 (data selector of the analog switch system). As an example, as shown in FIG. 1, the second wiring (3 0-3 6) comprises a decoder one end
The other end may be connected to a selector (analog switch type data selector) 7 of the detection circuit 4.

デコーダ12は選択される第2の配線30〜36の1本をオ
ープンとしその他の配線のそれぞれに所望の定電圧を印
加するように機能する。ここで上記定電圧としては、例
えば3Vとする。
The decoder 12 functions to apply a desired constant voltage to one of the second wiring 3 0-3 6 chosen each open and to other wires. Here, the constant voltage is, for example, 3V.

また、デコーダ12と各第2の配線30〜36との間には、
過電流防止用の抵抗r4と前記定電圧を設定するためのダ
イオードDiおよびツェナダイオードZDiが接続される。
Further, between the decoder 12 and each of the second wiring 3 0-3 6,
Diode Di and zener diode ZDi the resistor r 4 wherein for setting the constant voltage for preventing the overcurrent is connected.

一方第2の配線30〜36の他端はセレクタ7に接続され
ており、該セレクタは第2の配線30〜36を一本づつ選択
してスイッチ動作検出電圧回路であるコンパレータに順
次接続する。
Whereas the other end of the second wiring 3 0-3 6 is connected to the selector 7, the selector to the comparator is a switch operation detecting voltage circuit the second wiring 3 0-3 6 selects one by one Connect sequentially.

上記デコーダ12とセレクタ7とはクロック信号により
同期して走査を行うものであり、従ってデコーダ12によ
り選択された第2の配線の1つ例えば30が同時にセレク
タ7でも選択されコンパレータ8に接続される。又コン
パレータ8の一方の入力端子N1には電源電圧VCC(例え
ば5V)からインピーダンスRを介して電圧が印加され同
時にこの入力にセレクタ7の出力も入力されるのでセレ
クタ7により選択された第2の配線の電圧も印加され
る。又他方の入力端子N2には検出基準電圧(例えば2.5
〜3V)を決める抵抗r3とツェナダイオードZDiが接続さ
れている。
Is intended to perform synchronization with the scanning by the clock signal and the decoder 12 and the selector 7, thus one example 3 0 of the second line selected by the decoder 12 is connected to the comparator 8 is selected even selector 7 at the same time You. The first to one input terminal N 1 of the comparator 8 is selected by the power supply voltage V CC (eg 5V) selector 7 and the output is also an input of the selector 7 to the input voltage is applied simultaneously via the impedance R The voltage of the second wiring is also applied. The other input terminal N 2 in the detection reference voltage (e.g., 2.5
Resistor r 3 and zener diode ZDi for determining the ~3V) is connected.

本実施例ではこの基準電圧を2.6Vとする。又第1の配
線(10〜16)の一方の端部は駆動回路2に設けられたデ
コーダ11に接続されており、該デコーダ11は上記のデコ
ーダ12とセレクタ7と同様にこれ等と同期して走査を行
い選択された1本の配線(10〜16)の電圧を該デコーダ
が有するローレベル(LOW)或いは0V若しくはそれに近
い電圧値の電圧とし他の配線の端部はオープンとなるよ
うに機能する。
In this embodiment, the reference voltage is set to 2.6V. The one end of the first wiring (1 0-1 6) is connected to the decoder 11 provided in the drive circuit 2, the decoder 11 and this like in the same manner as the decoder 12 and the selector 7 of the end of synchronization to perform scanning selected one wire a voltage of (1 0-1 6) and the voltage of the low level (lOW) or 0V or a voltage value close to having the said decoder another wiring open It works to be.

従って今第2の配線のうち配線30がデコーダ12とセレ
クタ7により選択され、第1の配線のうち配線10がデコ
ーダ11により選択されたとすると、第2の配線30の電圧
は5Vに維持され、他の第2の配線31〜36のそれぞれは3V
に維持される。又第1の配線の10がデコーダ11により選
択されたとすると、第1の配線10の電圧は該デコーダが
有するローレベル(LOW≒0V)となり、他の第1の配線1
1〜16はオープン状態となる。
Therefore now the second wiring 3 0 of wiring is selected by the decoder 12 and the selector 7, to the wiring 1 0 of the first wiring is to have been selected by the decoder 11, the voltage of the second wiring 3 0 5V It is maintained, each of the other second wire 3 1 to 3 6 3V
Is maintained. Also the 1 0 of the first wiring is to have been selected by the decoder 11, the low level (LOW ≒ 0V) becomes the first wiring 1 0 voltage is included in the decoder, the other first wire 1
1 to 16 are open.

かかる状態でスイッチSを押下げると配線30と配線
10とが接続されるため電源VCC(5V)により維持されて
いた配線30の電圧は0に近くなり、コンパレータの入力
N1も0Vに近い電圧が印加される。厳密に言えば配線30
内部抵抗とスイッチ部材Sの抵抗素子(6)のrが存在
しているため完全に0VにはならないがインピーダンスR
に比べてスイッチ部材の抵抗素子(6)のrを小さくと
れば例えばRの10分の1以下とすれば端子N1の入力電圧
は0とみても差支えない。これは後述するように本発明
においてはインピーダンスRと抵抗素子6のrとは独立
に変化させうることが出来ることに起因している。
Wiring the switch S and pushed down in this state 3 0 and the wiring
1 0 and is close to the power supply V CC (5V) 0 wiring 3 0 of the voltage was maintained by to be connected, an input of the comparator
N 1 the voltage is applied close to 0V. Not to 0V completely because r are present strictly speaking wiring 3 0 internal resistance and the resistance element of the switching element S (6) the impedance R
No problem even seen input voltage of the terminal N 1 is made smaller taken if for example R 1 or less and the 10 minutes of the r of the resistance element (6) of the switch member 0 as compared to. This is because the impedance R and the resistance r of the resistance element 6 can be changed independently in the present invention as described later.

従って上述のような構成からなる入力検出装置におい
て、1個のスイッチだけを閉成させたとき、該スイッチ
の接続された第2の配線の検出電圧は0Vとなり、検出基
準電圧=2.6Vより小さくなるのでその結果が検出出来
る。
Therefore, in the input detection device having the above configuration, when only one switch is closed, the detection voltage of the second wiring connected to the switch is 0 V, which is smaller than the detection reference voltage = 2.6 V. And the result can be detected.

そして、スイッチSを閉成せずに誤って例えばS
〜Sのスイッチ部材Sを同時に閉成させた場合第3の
等価回路に示されるように少くともスイッチ部材Sの
抵抗r4とスイッチ部材Sの抵抗r2との間が定電圧3Vに
ホールドされているためコンパレータの入力N1は3V以上
となっているので、検出が出来るためスイッチSが閉
成されないのにそのまわりのスイッチS〜Sが閉成
されたそれによる廻り込みに電圧の発生の結果あたかも
スイッチSが閉成されたかのように判断される誤は防
止される。
Then, without closing the switch S, for example, S
Between the resistance r 2 of the resistors r 4 and the switch member S of at least switch member S as shown in the third of the equivalent circuit is held to a constant voltage 3V when simultaneously closing switches member S of ~S since the input N 1 comparators for which has become more 3V, the detection switch S~S around it to switch S is not closed since it is closed voltage of the generation of the same according to wraparound As a result, an erroneous judgment as if the switch S is closed is prevented.

しかしながら、所望のスイッチSと共に複数個の他の
スイッチを同時に閉成させると、該他のスイッチの接続
された第2の配線より廻り込む電圧が発生して電位が上
がり、所望のスイッチの動作を判断できない場合が生じ
るので、以下にその場の廻り込み電圧について説明す
る。
However, when a plurality of other switches are simultaneously closed together with the desired switch S, a voltage wrapping around from the second wiring to which the other switch is connected is generated and the potential rises, so that the desired switch operation is not performed. Since there is a case where it cannot be determined, the sneak voltage in that case will be described below.

第1図において、Sのスイッチ5を閉成させるべき
ところ誤って同時にSとS〜Sで示す7個のスイ
ッチ5を重ねて閉成させたとき、スイッチSの検出に
際し他の配線からの廻り込み電圧V7は、 の式で表わされこの式より約1.9Vとなる。この値は、検
出基準電圧=2.6Vより識別可能に小さい値であり、スイ
ッチSが押されたという検出が正常に行えることにな
る。
In FIG. 1, when the switch S of S should be closed and the seven switches 5 indicated by S and S to S are erroneously overlapped and closed at the same time, when the switch S is detected, it is turned around from another wiring. write voltage V 7 is, 1.9V is obtained from this equation. This value is distinguishably smaller than the detection reference voltage = 2.6 V, and the detection that the switch S has been pressed can be normally performed.

次いで、所望のスイッチ例えばスイッチSと共に10
箇所の他のスイッチSを同時に閉成させた最悪条件、即
ち第1図中にSとS〜Sで示す10箇所のスイッチ
Sを重ねて閉成させたとき、スイッチSの検出に際し
他の配線からの廻り込み電圧V10は、 の式より約2.05Vとなる。この値は、検出基準電圧=3V
より識別可能に小さい値であり、スイッチSの検出が
正常に行えることになる。
Then, together with the desired switch, e.g.
In the worst condition in which other switches S are closed at the same time, that is, when 10 switches S indicated by S and S to S in FIG. the sneak voltage V 10 from, It becomes about 2.05V from the formula. This value is the detection reference voltage = 3V
This is a value that is smaller enough to be distinguished, and the switch S can be normally detected.

以上の具体例をまとめてみると第4図に示すようなグ
ラフが得られる。第4図は同時に押下げられるつまり閉
成されるスイッチSの数とまわり込みにより発生する検
出電圧の変化を所望のスイッチを同時に押した場合(グ
ラフA)と押さない場合(グラフB)とに分けて表示し
たものである。つまりグラフAは所望のスイッチ例えば
Sを押したのにそのまわりのスイッチS〜Sのい
くつかが同時に押されたため検出電圧が上昇(スイッチ
Sだけが押圧される時は上述の通り検出電圧は0Vとな
る)して、スイッチSが押されなかったと判断される
危険があることを示すものであり、そのグラフAが電圧
検出器の基準電圧2.6Vに接近すればするほど識別が出来
なくなり上記の問題が発生する危険があることを示して
いる。一方グラフBは所望のスイッチSを押していな
い状態でその囲りのスイッチS〜Sのいくつかが押
された結果、スイッチSを押していないのに押してい
ると判断される危険があることを示すものでありグラフ
Bが前記基準電圧2.6Vに接近し、その差が判別出来なく
なると上記の問題が発生する危険がある。
When the above examples are summarized, a graph as shown in FIG. 4 is obtained. FIG. 4 shows the number of switches S which are simultaneously depressed, that is, the number of switches S, and the change in the detection voltage caused by the wraparound, when the desired switch is simultaneously pressed (graph A) and when the desired switch is not pressed (graph B). It is displayed separately. That is, in the graph A, the detection voltage rises because a desired switch, for example, S is pressed, but some of the switches S to S around the switch are simultaneously pressed (when only the switch S is pressed, the detection voltage is 0 V as described above). This indicates that there is a risk that it is determined that the switch S has not been pressed, and the closer the graph A is to the reference voltage of 2.6 V of the voltage detector, the more the discrimination becomes impossible. Indicates that a problem is likely to occur. On the other hand, the graph B shows that there is a risk that it is determined that the switch S is depressed even if the switch S is not depressed as a result of pressing some of the switches S to S in a state where the desired switch S is not depressed. When the graph B approaches the reference voltage 2.6 V and the difference cannot be determined, the above-described problem may occur.

従ってスイッチマトリックスを設計するに当っては所
定数のスイッチを同時に押圧閉成しても図中の基準電圧
2.6VとグラフA又はBとの差Δvをコンパレータが識別
しうる最小値以上に維持しておく必要がある。
Therefore, when designing the switch matrix, even if a predetermined number of switches are pressed and closed at the same time, the reference voltage
It is necessary to keep the difference Δv between 2.6V and graph A or B equal to or greater than the minimum value that can be identified by the comparator.

一般的には最大10個のスイッチを同時に押下閉成した
場合を最悪の誤動作条件と考え、この状態でΔvを十分
大きく保てるように設計することが望ましい。
In general, it is considered that the worst malfunction condition is when a maximum of 10 switches are pressed and closed at the same time, and it is desirable to design such that Δv can be kept sufficiently large in this state.

そこで上記Δvの値をいかに決定するかが問題とな
る。勿論押圧スイッチの数が少くて両グラフと基準電圧
との差が十分ある間は問題ないが押圧スイッチの数が増
えてその差が狭ばまった時が問題となる。上述のように
最大10個のスイッチキーを押下した場合でも区別が出来
ることを保証するとすればかなりシビヤな条件をクリヤ
する必要がありかかる状態においては、抵抗素子そのも
のの抵抗値のバラツキ例えば初期値のバラツキや経時変
化によるバラツキが問題となる他、押下スイッチのパタ
ーン(どのスイッチを押したかというパターン)や回路
定数の偏差(即ち抵抗値の偏差)も問題となる。
Therefore, how to determine the value of Δv becomes a problem. Of course, there is no problem while the number of press switches is small and there is a sufficient difference between the two graphs and the reference voltage, but there is a problem when the number of press switches increases and the difference narrows. As described above, it is necessary to clear a rather severe condition if it is possible to guarantee that the switch can be distinguished even when the maximum of 10 switch keys are pressed.In such a state, the variation in the resistance value of the resistance element itself, for example, the initial value In addition to the problems caused by the variation of the switch and the variation with time, the pattern of the push switch (the pattern of which switch was pressed) and the deviation of the circuit constant (that is, the deviation of the resistance value) also become problems.

本発明者等は上述した保証を行うための条件について
種々検討の結果、スイッチマトリックスがシート状のメ
ンブレーンに形成される場合にはシート1枚ごとに形成
されている抵抗素子(6)の抵抗値の分布が正規分布を
示すことを前提とし抵抗値の平均値その3σが判って
いる場合には第5図を参照しながら最悪の条件を考える
と、所望のスイッチとして最大の十の偏差値を有する即
ち抵抗値が一番大きい抵抗r1が選ばれ、その他の9個の
スイッチとして最小の抵抗値をもつものから順に9個の
抵抗r2〜r10が選択された時と考えられるので、この条
件においてキーロールオーバーが保証出来ればよいとの
考え方で設計することになる。
The present inventors have conducted various studies on the conditions for performing the above-described assurance. As a result, when the switch matrix is formed on a sheet-like membrane, the resistance of the resistance element (6) formed for each sheet is determined. Assuming that the value distribution shows a normal distribution, and if the average value of the resistance value 3σ is known, the worst condition is considered with reference to FIG. that resistance value having the largest resistance r 1 were chosen, since other resistance r 2 ~r 10 as nine switches from one having the smallest resistance value of nine in the order is considered when selected The design is based on the idea that key rollover can be guaranteed under these conditions.

本発明者等は抵抗値の初期規格値を選択するため種々
検討した結果第7図に示すようなチャートが得られたの
であり、このチャートの初期規格領域F,Gから抵抗値を
選択すると良い。尚第7図におけるラインCは限界許容
値を示すラインであり又エリアDは経時変化等のマージ
ンを示すエリアでありかつエリアEはその他のマージン
を示すエリアであるが、領域F,Gの範囲から抵抗値を選
択することが好ましい。
The present inventors have conducted various studies to select the initial standard value of the resistance value and obtained a chart as shown in FIG. 7. It is preferable to select the resistance value from the initial standard regions F and G of this chart. . Note that line C in FIG. 7 is a line indicating a marginal allowable value, area D is an area indicating a margin such as aging, and area E is an area indicating other margins. It is preferable to select the resistance value from the following.

本発明における抵抗値の設定にあたっては各シートの
全ての抵抗値を測定し次のA条件とB条件とを同時に満
すように選択すればよい。
In setting the resistance value in the present invention, all the resistance values of each sheet may be measured and selected so that the following conditions A and B are simultaneously satisfied.

B条件 そのシートでの最悪組合せでの検出電圧を計
算し検出限界値にはいるか確認する。例えば VH>2.80〔V〕 VL<2.70〔V〕 又回路上の状態に関しては、まず所望のスイッチSが
ONの場合には、第6図に示すXの部分(抵抗素子9個分
の合成抵抗を示す等価回路)の合成抵抗が最小となる時
のXを求め検出抵抗VL(最小値)を求める。
Condition B Calculate the detection voltage for the worst combination in the sheet and check if it is within the detection limit. For example, V H > 2.80 [V] V L <2.70 [V] Regarding the state on the circuit, first, the desired switch S
In the case of ON, X when the combined resistance of the X portion (an equivalent circuit showing the combined resistance of nine resistive elements) shown in FIG. 6 is minimized is determined, and the detection resistance VL (minimum value) is determined. .

一方所望のスイッチSがOFFの場合、計算の都合上全
てのスイッチが抵抗素子r2(最小の抵抗値をもつもの)
であるとして計算しVHを求める。
On the other hand, when the desired switch S is OFF, all switches are resistance elements r 2 (those having the minimum resistance value) for the sake of calculation.
And calculate VH .

前述したように、抵抗値ばらつきを検討する場合、初
期製造ばらつきと経時変化等の環境特性を考慮する必要
がある。製品試験においては環境特性+α(マージン)
をさし引いた値を規格とするのが妥当であり第7図に示
す太枠エリアを初期規格とする。
As described above, when examining resistance value variations, it is necessary to consider environmental characteristics such as initial manufacturing variations and aging. In product testing, environmental characteristics + α (margin)
It is appropriate to use the value obtained by subtracting the above as the standard, and the thick frame area shown in FIG. 7 is used as the initial standard.

本発明においては前記したようにまわり込み電圧の検
出にインピーダンスRはほとんど関与しないので、本発
明においては、インピーダンスRに対しスイッチ部材の
抵抗素子6の抵抗rは遥かに小さく規定することが出来
る。例えばインピーダンスRを500KΩにしたとき該抵抗
rは、同一スイッチマトリックス内でのばらつきを20%
程度以下に抑えるならば、インピーダンスRの10分の1
以下例えば10〜30KΩ程度の幅を持たせて規定すればよ
い。
In the present invention, as described above, the impedance R hardly contributes to the detection of the sneak voltage. Therefore, in the present invention, the resistance r of the resistance element 6 of the switch member can be set to be much smaller than the impedance R. For example, when the impedance R is set to 500 KΩ, the resistance r reduces the variation within the same switch matrix by 20%.
If less than about 1/10, the impedance R is 1/10
Hereinafter, for example, the width may be specified to have a width of about 10 to 30 KΩ.

かかる抵抗rは、印刷手段で形成させたとき同一工程
でのばらつきを20%以下にすることが容易であるため、
本発明をシート状のマトリックススイッチ(メンブレン
スイッチ)に適用したとき抵抗素子6は、スイッチSの
固定電極を形成した絶縁フィルムに印刷手段で形成させ
ることができる。
Since the resistance r can be easily reduced to 20% or less in the same process when formed by the printing means,
When the present invention is applied to a sheet-like matrix switch (membrane switch), the resistance element 6 can be formed by printing means on an insulating film on which the fixed electrode of the switch S is formed.

本発明にかかるスイッチマトリックスをシート状物体
上に形成した例を第8図に示す。
FIG. 8 shows an example in which the switch matrix according to the present invention is formed on a sheet-like object.

第8図において、シート状スイッチマトリックス71
は、複数箇所に透孔75をあけたフィルム状の絶縁スペー
サ72と、スペーサ72をその厚さ方向に挟む一対の可撓性
絶縁フィルム73,74とを具えたものである。スペーサ7
2、絶縁フィルム73,74には、例えばポリエステルフィル
ムが使用される。
In FIG. 8, the sheet-like switch matrix 71
Has a film-shaped insulating spacer 72 having a plurality of through holes 75, and a pair of flexible insulating films 73 and 74 sandwiching the spacer 72 in the thickness direction. Spacer 7
2. For the insulating films 73 and 74, for example, a polyester film is used.

一方の絶縁フィルム73はスペーサ72との接触面(上
面)に、各透孔75内に表呈する複数の第2の電極76と、
電極76の各リード部76aに一端が接続する抵抗素子77
と、抵抗素子77の他端が接続する配線78とを、少なくと
もパターン形成してなる。又第2の配線30〜36に相当す
る複数本の各配線78は主幹配線78aと、例えばY方向に
並ぶ複数の抵抗素子77を同一主幹配線78aに接続される
分枝配線78bにて構成される。
One insulating film 73 has a plurality of second electrodes 76 present in each through hole 75 on a contact surface (upper surface) with the spacer 72,
Resistance element 77 having one end connected to each lead 76a of electrode 76
And a wiring 78 to which the other end of the resistance element 77 is connected, at least in a pattern. The second wiring 3 0-3 a plurality of the wirings 78 corresponding to the 6 main trunk wiring 78a, for example, a plurality of resistive elements 77 arranged in the Y direction on the branched wiring 78b connected to the same trunk wiring 78a Be composed.

他方の絶縁フィルム74はスペーサ72との接触面(下
面)に、透孔75内に表呈し第2の電極76に対向する複数
の第2の電極79と、第1の電極79をそれぞれ外部接続す
る第1の配線l0〜l3に相当する複数の配線とを、少なく
ともパターン形成している。X配線30〜36に相当する複
数本の配線80は、例えば複数の電極79の間を接続する接
続部80bと、一連の接続部80bで接続された複数の電極79
を外部接続する主幹部80aにて構成される。
The other insulating film 74 externally connects a plurality of second electrodes 79, which are present in the through holes 75 and face the second electrodes 76, to the contact surface (lower surface) with the spacer 72, and the first electrode 79, respectively. At least a plurality of wirings corresponding to the first wirings l 0 to l 3 to be formed are patterned. A plurality of wiring corresponding to the X wiring 3 0-3 6 80, for example a connection portion 80b for connecting the plurality of electrodes 79, a plurality of which are connected by a series of connecting portions 80b electrode 79
Is composed of a main part 80a for externally connecting the.

電極76,89と配線78,80は、銀等にてなる導体層にその
マイグレーション防止用の低抵抗層を積層させた二層構
成または、低抵抗層のみの一層構成にて形成される。
The electrodes 76 and 89 and the wirings 78 and 80 are formed in a two-layer structure in which a low-resistance layer for preventing migration is laminated on a conductor layer made of silver or the like, or in a single-layer structure including only a low-resistance layer.

第8図のシート状スイッチ素子71は、絶縁フィルム73
に対しスペーサ72と絶縁フィルム74の一部分を剥離させ
た状態であり、このように構成したシート状スイッチ素
子71は、電極79の形成された絶縁フィルム74の上面をキ
ー等にて押下すると、絶縁フィルム74が変形することに
よって、その電極79は対向する電極76に接触し、次いで
該押下力を除去すると電極79は、絶縁フィルム74が有す
る復元力で復帰し、電極76と電極79は開離するようにな
る。
The sheet-like switch element 71 shown in FIG.
In this state, the spacer 72 and a part of the insulating film 74 are peeled off, and the sheet-like switch element 71 thus configured is insulated when the upper surface of the insulating film 74 on which the electrode 79 is formed is pressed down with a key or the like. When the film 74 is deformed, the electrode 79 contacts the opposing electrode 76, and when the pressing force is removed, the electrode 79 returns to the restoring force of the insulating film 74, and the electrode 76 and the electrode 79 are separated. I will be.

次に本発明における他の実施例を第9図に沿って説明
する。
Next, another embodiment of the present invention will be described with reference to FIG.

上記した具体例では、スイッチマトリックスには、定
電圧を供給するためのツェナーダイオードZDiが第2の
配線30〜36にそれぞれ1個づつ設けられるとともにコン
パレータ8に供給される基準電圧を設定する部分にも使
用されている。
In the specific example described above, the switch matrix, sets a reference voltage Zener diode ZDi for providing a constant voltage supplied to the comparator 8 with provided one by one each of the second wiring 3 0-3 6 Also used for parts.

本具体例では第9図に示すようにツェナーダイオード
ZDiを1つだけ設け、各配線30〜36への定電圧供給と、
コンパレータの基準電圧設定の両機能を兼用させるもの
である。
In this specific example, as shown in FIG.
Only one ZDi is provided, and a constant voltage supply to each wiring 3 0-3 6,
Both functions of the reference voltage setting of the comparator are shared.

このように構成することによって、本発明のスイッチ
マトリックス回路をシンプル化するとともに、ツェナー
ダイオードのバラツキによる影響を除去することが可能
となる。
With this configuration, it is possible to simplify the switch matrix circuit of the present invention and to remove the influence of the variation of the Zener diode.

〔発明の効果〕〔The invention's effect〕

以上説明したように、本発明方法は廻り込みなしの検
出電圧がほぼ零ボルトであるのに対し、廻り込み電流は
検出基準電圧に対して常にプラス電圧になるため、該廻
り込みによって閉成しないスイッチを誤って検出する誤
検出をなくすことができると共に、所要のスイッチと共
に複数の他のスイッチを閉成させたとき、該所要スイッ
チは他のスイッチを9個同時に閉成させても検出可能な
10キーロールオーバを実現し得た効果がある。
As described above, the method of the present invention does not close due to the sneak current because the sneak current is always a positive voltage with respect to the detection reference voltage while the sneak detection voltage is almost zero volts. In addition to eliminating erroneous detection of erroneously detecting a switch, when a plurality of other switches are closed together with a required switch, the required switch can be detected even when nine other switches are simultaneously closed.
This has the effect of realizing 10-key rollover.

また本発明方法によれば、検出回路のインピーダンス
に対し各スイッチの抵抗rの規定値を1/20以下程度に小
さく設定できることによって、同一スイッチマトリック
ス内でのばらつきが20%程度以下であれば、抵抗rの値
は比較的大きい自由度を持たせることが可能となり、印
刷手段によってその製造が容易となる効果を有する。
Further, according to the method of the present invention, the specified value of the resistance r of each switch can be set to be as small as about 1/20 or less with respect to the impedance of the detection circuit, so that if the variation in the same switch matrix is about 20% or less, The value of the resistor r can be given a relatively large degree of freedom, and has an effect that the printing means can be easily manufactured.

【図面の簡単な説明】[Brief description of the drawings]

第1図は本発明の一実施例によるキーボードの入力検出
回路の模式図、 第2図は従来のキーボードの入力検出回路の基本模式
図、である。 第3図(a)は本発明におけるまわり込みが発生した場
合の電流経路の例を示す図であり、第3図(b)は第3
図(a)の等価回路を示す図である。 第4図は押下スイッチ数(N)と検出電圧vとの関係を
示す図である。 第5図は抵抗素子の抵抗値の分布を示す図である。 第6図はまわり込み発生時の検出電圧を算出するための
等価回路図である。 第7図は抵抗素子の抵抗値ばらつき規格を示す図であ
る。 第8図は本発明をシート状物体に形成した場合の例を示
す図である。 第9図は本発明の他の実施例を示す図である。 図中において、 10〜16は第1の配線、 2は駆動回路、 30〜36は第2の配線、 4は検出回路、 5はスイッチ素子、 6は抵抗素子、 7はセレクタ、 8はコンパレータ、 11,12はデコーダ、 Rはインピーダンス、 Sはスイッチ部材、 ZDiはツェナーダイオード、 71はシート状スイッチ素子、 72はスペーサ、 73,74は絶縁フィルム、 75は透孔、 76は第2の電極、 77は抵抗素子、 78,78a,78bは第2の配線、 79は第1の電極、 80は第1の配線、 を示す。
FIG. 1 is a schematic diagram of a keyboard input detection circuit according to an embodiment of the present invention, and FIG. 2 is a basic schematic diagram of a conventional keyboard input detection circuit. FIG. 3A is a diagram showing an example of a current path when a wraparound occurs in the present invention, and FIG.
It is a figure showing the equivalent circuit of Drawing (a). FIG. 4 is a diagram showing the relationship between the number of pressed switches (N) and the detection voltage v. FIG. 5 is a diagram showing the distribution of the resistance value of the resistance element. FIG. 6 is an equivalent circuit diagram for calculating a detection voltage when a wraparound occurs. FIG. 7 is a diagram showing a resistance value variation standard of the resistance element. FIG. 8 is a diagram showing an example in which the present invention is formed on a sheet-like object. FIG. 9 is a view showing another embodiment of the present invention. In the figure, 1 0-1 6 first wiring, the second driving circuit, 3 0-3 6 second wiring, the fourth detecting circuit, the switching element 5, the resistive element 6, 7 is a selector, 8 is a comparator, 11 and 12 are decoders, R is impedance, S is a switch member, ZDi is a Zener diode, 71 is a sheet-like switch element, 72 is a spacer, 73 and 74 are insulating films, 75 is a through hole, and 76 is a 2 denotes an electrode, 77 denotes a resistance element, 78, 78a and 78b denote a second wiring, 79 denotes a first electrode, and 80 denotes a first wiring.

───────────────────────────────────────────────────── フロントページの続き (72)発明者 丹治 成生 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 林 和敏 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (56)参考文献 特開 昭57−193830(JP,A) 特開 昭61−99220(JP,A) 特開 昭60−39718(JP,A) ──────────────────────────────────────────────────続 き Continuing on the front page (72) Inventor Shigeo Tanji 1015 Uedanaka, Nakahara-ku, Kawasaki City, Kanagawa Prefecture Inside Fujitsu Co., Ltd. (56) References JP-A-57-193830 (JP, A) JP-A-61-99220 (JP, A) JP-A-60-39718 (JP, A)

Claims (6)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】抵抗素子(6)とスイッチ素子(5)とが
直列に接続されて構成された複数個のスイッチ部材
(S)のそれぞれが、駆動回路(2)に接続された複数
本の第1の配線(10〜16)の1本と、検出回路(4)に
接続された複数本の第2の配線(30〜36)の1本とにそ
れぞれ接続されたスイッチマトリックスであって、該駆
動回路(2)には、第1のデコーダが設けられており、
該第1のデコーダは、該複数本の第1の配線(10〜16
を一本づつ順次、該第1のデコーダの持つローレベル
(L)の電位に接続させるものであり、又該複数本の第
2の配線(30〜36)の各々は該検出回路(4)に設けら
れたセレクタ(7)を介して一本づつ順次電圧検出器
(8)の一方の入力端子に接続されるように構成されて
おり、且つ該セレクタと同期して該第2の配線の各々を
一本づつ順次オープンにする第2のデコーダにも接続さ
れるとともに、該複数本の第2の配線(30〜36)の各々
には、該電圧検出器(8)の他方の入力端子に供給され
る検出基準電圧よりも高い電圧を付加する手段が設けら
れていることを特徴とするスイッチマトリックス入力検
出装置。
A plurality of switch members (S) each formed by connecting a resistance element (6) and a switch element (5) in series are connected to a drive circuit (2). first one and, detecting circuit (4) connected to a plurality of second wirings (3 0-3 6) each connected switch matrices into one and the wiring (1 0-1 6) And a first decoder is provided in the driving circuit (2).
First decoder, a first wiring of several plurality (1 0-1 6)
The one by one sequentially, which is connected to the potential of the low level (L) having a first decoder, and each of the second wiring the plurality several (3 0-3 6) detection circuit ( 4) are sequentially connected one by one to one input terminal of a voltage detector (8) via a selector (7) provided in the second selector, and the second detector is synchronized with the selector. is connected to a second decoder that one by one sequentially open each of the wiring, each of the second wirings several plurality (3 0-3 6), said voltage detector (8) A switch matrix input detection device, further comprising means for adding a voltage higher than a detection reference voltage supplied to the other input terminal.
【請求項2】該第2の配線(30〜36)の各々に一定の該
高電圧を付加するためのツェナーダイオードからなる定
電圧回路を設けたことを特徴とする請求項1記載のスイ
ッチマトリックス入力検出装置。
Wherein the second wiring (3 0-3 6) each according to claim 1, characterized in that a constant voltage circuit comprising a Zener diode for providing a constant of the high voltage Switch matrix input detection device.
【請求項3】該電圧検出器に入力される基準電圧の供給
源と該高電圧の電圧供給源とが等しいことを特徴とする
請求項1記載のスイッチマトリックス入力検出装置。
3. The switch matrix input detection device according to claim 1, wherein a supply source of a reference voltage inputted to said voltage detector and said high voltage supply source are equal.
【請求項4】第2の配線(30〜36)のそれぞれに加えら
れる該一定の高電圧は1個のツェナーダイオードを介し
て供給されるものであることを特徴とする請求項1乃至
3記載のスイッチマトリックス入力検出装置。
4. A 1 through claim, characterized in that each of said constant high voltage applied to the second wiring (3 0-3 6) is intended to be supplied via one of the Zener diode 3. The switch matrix input detection device according to 3.
【請求項5】該スイッチマトリックスは積層された2枚
のシート状物の対向する表面間に形成されていることを
特徴とする請求項1乃至4記載のスイッチマトリックス
入力検出装置。
5. The switch matrix input detecting device according to claim 1, wherein said switch matrix is formed between opposing surfaces of two stacked sheets.
【請求項6】該抵抗素子は、印刷抵抗である事を特徴と
する請求項1乃至2記載のスイッチマトリックス入力検
出装置。
6. The switch matrix input detecting device according to claim 1, wherein said resistance element is a printed resistance.
JP1212885A 1988-09-14 1989-08-21 Switch matrix input detector Expired - Lifetime JP2970914B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1212885A JP2970914B2 (en) 1988-09-14 1989-08-21 Switch matrix input detector

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP23071188 1988-09-14
JP63-230711 1988-09-14
JP1212885A JP2970914B2 (en) 1988-09-14 1989-08-21 Switch matrix input detector

Publications (2)

Publication Number Publication Date
JPH02168310A JPH02168310A (en) 1990-06-28
JP2970914B2 true JP2970914B2 (en) 1999-11-02

Family

ID=26519478

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1212885A Expired - Lifetime JP2970914B2 (en) 1988-09-14 1989-08-21 Switch matrix input detector

Country Status (1)

Country Link
JP (1) JP2970914B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10326131A (en) 1997-05-26 1998-12-08 Nec Corp Bus driver
US20140176352A1 (en) * 2012-12-21 2014-06-26 Apple Inc. Computer keyboard key scan shared matrix with an individual led per key

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4405917A (en) * 1981-04-28 1983-09-20 Honeywell Inc. Matrix screening and grounding arrangement and method
JPS6039718A (en) * 1983-08-12 1985-03-01 富士通株式会社 Matrix structure of switch
JPS6199220A (en) * 1984-10-22 1986-05-17 松下電器産業株式会社 Keyboard switch

Also Published As

Publication number Publication date
JPH02168310A (en) 1990-06-28

Similar Documents

Publication Publication Date Title
US5872561A (en) Fast scanning switch matrix
US4920343A (en) Capacitive keyswitch membrane with self contained sense-to-ground capacitance
EP2223200B1 (en) Pointing and data entry input device
US4296406A (en) Pressure sensitive switch structure
US4319078A (en) Apparatus for detecting X and Y coordinates of input points
JP2955149B2 (en) Touch panel coordinate detection device
US20070056385A1 (en) Pressure sensor in the form of a film
KR920008979B1 (en) Detecting apparatus for detecting input operation in a switching matrix
US4616213A (en) Capacitive multikey keyboard for inputting data into a computer
US4709228A (en) Electronic data input keyboard comprising keys provided with conductive contacts
US4415781A (en) Membrane switch
EP0358566B1 (en) Sheet switch
JP2970914B2 (en) Switch matrix input detector
JPH11232023A (en) Resistant film type input device and position detecting method therefor
US4567469A (en) Matrix keyboard
JPH0562409B2 (en)
JP4703555B2 (en) Method for processing continuously operable keys and signals on a keyboard with built-in signal detection elements
TW201412027A (en) Matrix testing method and system and voltage clock control method
JPH06332598A (en) Membrane keyboard
JP2002041216A (en) Operation and input device
JPH0854977A (en) Resistance film type touch panel
WO1997009670A1 (en) Pressure-sensitive resistance type tablet and pen-on detection method of pressure-sensitive resistance type tablet
JPS6243209B2 (en)
JPS61118823A (en) Voltage-sensitive coordinate input device
JP2587929Y2 (en) keyboard

Legal Events

Date Code Title Description
S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080827

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080827

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090827

Year of fee payment: 10

EXPY Cancellation because of completion of term