JP2970688B2 - Buffer amplifier for liquid crystal display - Google Patents

Buffer amplifier for liquid crystal display

Info

Publication number
JP2970688B2
JP2970688B2 JP8533934A JP53393496A JP2970688B2 JP 2970688 B2 JP2970688 B2 JP 2970688B2 JP 8533934 A JP8533934 A JP 8533934A JP 53393496 A JP53393496 A JP 53393496A JP 2970688 B2 JP2970688 B2 JP 2970688B2
Authority
JP
Japan
Prior art keywords
transistor
circuit
peaking
buffer amplifier
inductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP8533934A
Other languages
Japanese (ja)
Inventor
芳直 小林
佳民 坂口
美登里 鈴木
Original Assignee
インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン filed Critical インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン
Application granted granted Critical
Publication of JP2970688B2 publication Critical patent/JP2970688B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189High frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19High frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/191Tuned amplifiers
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F1/00Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/42Modifications of amplifiers to extend the bandwidth

Description

【発明の詳細な説明】 [技術分野] 本発明は、バッファ・アンプに関し、特に高周波数帯
域の特性が改善されたバッファ・アンプに関する。
Description: TECHNICAL FIELD The present invention relates to a buffer amplifier, and more particularly to a buffer amplifier with improved characteristics in a high frequency band.

[背景技術] アナログLCDドライバで液晶パネルを駆動するには、
それに用いられるバッファ・アンプがDCから100MHzぐら
いまでフラットな周波数特性を有し、13Vpp程度の信号
振幅がとれる必要がある。このような低周波数帯域から
高周波数帯域までをカバーする広帯域のバッファ・アン
プを作るには、通常高性能な素子を必要とし、市販のオ
ペアンプ、例えばアナログデバイス社製のOP160やナシ
ョナルセミコンダクタ社製のLM6181を用いても上述のよ
うな特性を達成することはできない。
[Background Art] To drive a liquid crystal panel with an analog LCD driver,
It is necessary that the buffer amplifier used has a flat frequency characteristic from DC to about 100 MHz and a signal amplitude of about 13 Vpp. To create a wideband buffer amplifier that covers such a low frequency band to a high frequency band, high-performance elements are usually required, and commercially available operational amplifiers such as OP160 manufactured by Analog Devices and National Semiconductor manufactured by National Semiconductor Even if LM6181 is used, the above characteristics cannot be achieved.

このように、安価で広帯域のバッファ・アンプを作る
ことが困難なので駆動周波数を下げる訳であるが、駆動
周波数を下げることにより信号の振り分けが複雑にな
り、駆動周波数を下げた効果が減少してしまうという問
題が生じる。また、アナログLCDドライバにおいては、
高電圧出力も必要とされるため、総じてコスト高であ
る。
As described above, it is difficult to make an inexpensive and wideband buffer amplifier, so the drive frequency is lowered.However, lowering the drive frequency complicates signal distribution and reduces the effect of reducing the drive frequency. The problem arises. In analog LCD drivers,
Since a high voltage output is also required, the cost is generally high.

ところで、高周波数特性を改善する方法としてピーキ
ング・コイルを用いる方法がある。例えば、第11図に示
すような回路である。回路は、入力抵抗Rbと、トランジ
スタt lのベース・エミッタ間の寄生容量C1、トランジ
スタt lのコレクタ・エミッタ間の寄生容量C2、ピーキ
ングコイルL、そして抵抗Rl、結合コンデンサCc、及び
出力抵抗Roにて構成されている。ここでピーキングは、
寄生容量C2、ピーキング・コイルL、及び抵抗Rlにて生
成される。よって、共振周波数付近において回路の利得
が増加するので、抵抗Rlの大きさを調節することにより
フラットな特性を得ることができる(第12図参照)。し
かし、エミッタ接地を行っているために、寄生容量C1に
て入力信号が高周波数帯域に入るとグランドに逃げてし
まうために、全体としての周波数特性はよくない。ま
た、共振周波数以上の部分については何等手当がなされ
ていないので共振周波数以上では急激に特性の悪化が生
ずる。高周波数帯域において十分な周波数特性を得るた
めには、共振周波数を高くする必要も生じるが、これは
トランジスタt lの高周波帯域の特性がよくなければな
らず、高価なトランジスタを用いる必要がある。このよ
うな回路は、特開平4−104578号にも開示されている。
Incidentally, there is a method of using a peaking coil as a method of improving the high frequency characteristics. For example, a circuit as shown in FIG. The circuit is composed of an input resistor Rb, a parasitic capacitance C1 between the base and emitter of the transistor tl, a parasitic capacitance C2 between the collector and emitter of the transistor tl, a peaking coil L, a resistor R1, a coupling capacitor Cc, and an output resistor Ro. It is configured. Here peaking is
It is generated by the parasitic capacitance C2, the peaking coil L, and the resistor Rl. Therefore, since the gain of the circuit increases near the resonance frequency, a flat characteristic can be obtained by adjusting the size of the resistor Rl (see FIG. 12). However, since the emitter is grounded, if the input signal enters the high frequency band due to the parasitic capacitance C1, it escapes to the ground, so that the overall frequency characteristics are not good. In addition, no treatment is given to the portion above the resonance frequency, so that the characteristics suddenly deteriorate above the resonance frequency. In order to obtain sufficient frequency characteristics in a high frequency band, it is necessary to increase the resonance frequency. However, this requires that the characteristics of the transistor tl in the high frequency band be good and that an expensive transistor be used. Such a circuit is also disclosed in JP-A-4-104578.

[発明の開示] よって、本発明の目的は、安価な素子を用いて、より
広帯域な周波数特性を有するバッファ・アンプを提供す
ることである。
DISCLOSURE OF THE INVENTION Accordingly, an object of the present invention is to provide a buffer amplifier having a wider frequency characteristic by using inexpensive elements.

また、アナログLCDドライバのように、高電圧出力に
対応できるようなバッファ・アンプを提供することも目
的である。
Another object of the present invention is to provide a buffer amplifier capable of supporting a high voltage output, such as an analog LCD driver.

このような目的を達成するために、本発明の第1の態
様は、増幅器と、当該増幅器の入力側と出力側を接続す
るハイパス・フィルタと、増幅器に接続され、高周波数
帯域における、入力信号に対するインピーダンスを上昇
させ、ハイパス・フィルタに入力信号が流れるようにす
るインピーダンス調整器とを有するものである。このよ
うにすると、低周波帯域においては増幅器の特性を用い
ることができ、高周波数帯域において増幅器の特性の限
界に達した場合には、ハイパス・フィルタにて信号を通
過させることにより、バッファ・アンプの周波数特性を
改善するものである。
In order to achieve such an object, a first aspect of the present invention provides an amplifier, a high-pass filter connecting an input side and an output side of the amplifier, and an input signal in a high frequency band connected to the amplifier. And an impedance adjuster that raises the impedance of the high-pass filter so that the input signal flows through the high-pass filter. In this way, the characteristics of the amplifier can be used in the low-frequency band, and when the limit of the characteristics of the amplifier is reached in the high-frequency band, the signal can be passed through the high-pass filter, so that the buffer amplifier can be used. Is to improve the frequency characteristics of.

この場合、ハイパス・フィルタはキャパシタであって
もよい。また、インピーダンス調整器は、インダクタ
と、高周波数帯域における特性を調整する抵抗とを含む
ようにすることも考えられる。
In this case, the high-pass filter may be a capacitor. It is also conceivable that the impedance adjuster includes an inductor and a resistor for adjusting characteristics in a high frequency band.

さらに本発明の他の態様としては、インダクタと、イ
ンダクタによるピーキングを調整するための抵抗と、イ
ンダクタの出力側が入力端子に接続され、ベースが接地
されたトランジスタと、インダクタの入力側とトランジ
スタの出力端子を接続するキャパシタとを有するバッフ
ァ・アンプがある。このように、インダクタ及びベース
接地のトランジスタのベース・エミッタ間に生ずる接合
容量を用いて共振を起こし、共振の結果であるピーキン
グにより高周波特性を改善するとともに、キャパシタを
用いて共振周波数以上の周波数帯域にても急激な特性の
悪化を防ぎ、全体として広帯域バッファ・アンプを提供
している。
Still another aspect of the present invention provides an inductor, a resistor for adjusting peaking by the inductor, a transistor whose output side is connected to the input terminal, the base of which is grounded, the input side of the inductor, and the output of the transistor. There is a buffer amplifier having a capacitor for connecting terminals. In this way, resonance is generated by using the inductor and the junction capacitance generated between the base and emitter of the base-grounded transistor, and the high frequency characteristics are improved by peaking as a result of the resonance. In particular, it prevents sudden deterioration of characteristics and provides a wideband buffer amplifier as a whole.

またさらに他の態様としては、一端が接地されたイン
ダクタと、インダクタによるピーキングを調整するため
の抵抗と、インダクタの他端がベースに接続されたトラ
ンジスタと、トランジスタの入力端子と出力端子を接続
するキャパシタとを有するバッファ・アンプがあげられ
る。これは、前述の態様からの変形であり、ベースにピ
ーキング・コイルを設けるように構成されている。この
ようにしても、ピーキングの効果及び共振周波数以上の
領域における効果は同様である。このような変形をする
ことにより、以下のような回路の場合に素子数を減少で
きるという効果を奏する。
In still another embodiment, an inductor having one end grounded, a resistor for adjusting peaking by the inductor, a transistor having the other end connected to the base, and an input terminal and an output terminal of the transistor are connected. And a buffer amplifier having a capacitor. This is a modification from the above-described embodiment, and is configured to provide a peaking coil on the base. Even in this case, the effect of peaking and the effect in the region above the resonance frequency are the same. Such a modification has an effect that the number of elements can be reduced in the case of the following circuit.

すなわち、第1トランジスタと、第2トランジスタ
と、第1トランジスタの入力端子と、第2トランジスタ
の出力端子とを接続するキャパシタと、一端が第1トラ
ンジスタ及び第2トランジスタのベースに接続され、他
端が接地されたインダクタと、インダクタによるピーキ
ングを調整するための抵抗とを有し、第1トランジスタ
の出力端子と第2トランジスタの入力端子が接続されて
いることを特徴とするものである。このようにすれば、
所望の出力電圧にて信号を取り出すことができるよう
に、変更を加えることもできる。
That is, a capacitor that connects the first transistor, the second transistor, the input terminal of the first transistor, and the output terminal of the second transistor, one end of which is connected to the bases of the first and second transistors, and the other end Has an inductor grounded, and a resistor for adjusting peaking by the inductor, wherein an output terminal of the first transistor and an input terminal of the second transistor are connected. If you do this,
Modifications can be made so that a signal can be extracted at a desired output voltage.

また一般的には、直列に接続された複数のトランジス
タと、複数のトランジスタのうち最も入力側のトランジ
スタの入力端子と、最も出力側のトランジスタの出力端
子を接続するキャパシタと、1端が複数のトランジスタ
のベースに接続され、他端が接地されたインダクタと、
インダクタによるピーキングを調整するための抵抗とを
有する、ということができる。
In general, a plurality of transistors connected in series, an input terminal of the most input side transistor of the plurality of transistors, a capacitor connecting the output terminal of the most output side transistor, and one end having a plurality of An inductor connected to the base of the transistor and having the other end grounded;
And a resistor for adjusting peaking by the inductor.

これは、複数のトランジスタの各々に対し、インダク
タを設けるように変形することもできる。
This can be modified to provide an inductor for each of the plurality of transistors.

さらに他の態様としては、第1トランジスタと、第2
トランジスタと、第1トランジスタの入力端子と、前記
第2トランジスタの出力端子とを接続するキャパシタ
と、一端が第1トランジスタ及び第2トランジスタのベ
ースに接続され、他端がインダクタ及びそれによるピー
キングを調整するための抵抗を接続すべくしてなる出力
ピンとを有する、バッファ・アンプを含む半導体装置が
考えらえる。このように半導体チップ上にのせられるも
のはのせてしまい、それができないインダクタと、その
調整用の抵抗を半導体チップの外に配置し、そのための
出力ピを設けることにより、他の回路との集積化が図れ
る。
In still another aspect, the first transistor and the second transistor
A transistor, a capacitor connecting the input terminal of the first transistor, and the output terminal of the second transistor, one end connected to the bases of the first transistor and the second transistor, and the other end adjusting the inductor and peaking by the inductor; A semiconductor device including a buffer amplifier having an output pin for connecting a resistor for performing the operation is conceivable. In this way, what can be mounted on the semiconductor chip can be mounted, and an inductor that can not be mounted and a resistor for its adjustment are arranged outside the semiconductor chip, and an output pin for that is provided, so that integration with other circuits is possible. Can be achieved.

また、以上述べたようなバッファ・アンプ(半導体装
置も含む。)にはさまざまな用途があり、例えばアナロ
グLCDドライバの前段に用いることができる。すなわ
ち、第10図のように、TFT_LCDパネル13と、アナログLCD
ドライバ3と、本発明に関するバッファ・アンプ5と、
D/Aコンバータ(DAC)7とにより液晶表示装置1を構成
することも考えられる。ここで、DAC7への信号はフレー
ム・バッファ9から入力されるが、このDAC7の前段又は
後段、又はDAC7の内部にガンマ補正を行う回路を設けて
もよい。このようにして高速ドライブを可能にすると、
液晶表示装置1の大型化に対応することができ、最終的
には鮮明な画像を得ることができるようになる。
The above-described buffer amplifier (including a semiconductor device) has various uses, and can be used, for example, in a stage preceding an analog LCD driver. That is, as shown in FIG. 10, a TFT_LCD panel 13 and an analog LCD
A driver 3, a buffer amplifier 5 according to the present invention,
It is also conceivable to configure the liquid crystal display device 1 with the D / A converter (DAC) 7. Here, the signal to the DAC 7 is input from the frame buffer 9, but a circuit for performing gamma correction may be provided before or after the DAC 7, or inside the DAC 7. If you enable high-speed drive in this way,
The liquid crystal display device 1 can cope with an increase in size, and finally a clear image can be obtained.

[図面の簡単な説明] 第1図は、ベース接地のトランジスタを表す図、第2
図は第1図の等価回路を表す図である。
BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a diagram showing a base-grounded transistor, FIG.
The figure shows the equivalent circuit of FIG.

第3図は、本発明の概略を表す図、第4図は第3図の
等価回路を表す図である。
FIG. 3 is a diagram showing an outline of the present invention, and FIG. 4 is a diagram showing an equivalent circuit of FIG.

第5図は、本発明の変形例を表す図、第6図は第5図
の等価回路を表す図である。
FIG. 5 is a diagram showing a modification of the present invention, and FIG. 6 is a diagram showing an equivalent circuit of FIG.

第7図は、高電圧出力を得るために変形された本発明
の変形例を表す図である。
FIG. 7 is a diagram showing a modification of the present invention modified to obtain a high voltage output.

第8図は、第7図の周波数特性を示す図である。 FIG. 8 is a diagram showing the frequency characteristics of FIG.

第9図は、本発明を半導体装置にした場合の模式図で
ある。
FIG. 9 is a schematic diagram when the present invention is applied to a semiconductor device.

第10図は、本発明を含む液晶表示装置全体のブロック
図である。
FIG. 10 is a block diagram of the whole liquid crystal display device including the present invention.

第11図は、従来技術を説明するための図面であり、第
12図はその特性を表す図である。
FIG. 11 is a drawing for explaining the prior art, and FIG.
FIG. 12 is a diagram showing the characteristics.

主要な構成要素の番号と名称との対応は、以下のとお
りである。
The correspondence between the numbers of the main components and the names is as follows.

1 液晶表示装置 3 アナログLCDドライバ 5 バッファ・アンプ 7 D/Aコンバータ 9 フレーム・バップァ 13 TFT_LCDパネル 15 出力ピン 17 抵抗 19 ピーキング・コイル 21 グランド 23 半導体装置 [発明を実施するための最良の形態] まず、ベース接地のトランジスタの説明を第1図及び
第2図を用いて行う。第1図に示すように、PNP型のト
ランジスタのベースはグランドに接地されている。この
時、ベースとエミッタ間にはCBEという接合容量が生ず
る。この第1図の等価回路を第2図に示す。等価的には
このCBEと並列に抵抗RBEも生じるので、この2つの素子
のためローパス・フィルタ(LPF)が形成される。よっ
て、ベース接地のトランジスタをそのまま用いるとおよ
そ30MHz程度で周波数特性が悪化する。
1 Liquid crystal display device 3 Analog LCD driver 5 Buffer amplifier 7 D / A converter 9 Frame backup 13 TFT_LCD panel 15 Output pin 17 Resistance 19 Peaking coil 21 Ground 23 Semiconductor device [Best mode for carrying out the invention] First The grounded-base transistor will be described with reference to FIGS. 1 and 2. FIG. As shown in FIG. 1, the base of a PNP transistor is grounded. At this time, a junction capacitance called C BE occurs between the base and the emitter. FIG. 2 shows the equivalent circuit of FIG. Equivalently, a resistor R BE is also generated in parallel with the C BE , so that a low-pass filter (LPF) is formed by these two elements. Therefore, if a transistor having a common base is used as it is, the frequency characteristic is deteriorated at about 30 MHz.

そこで、第3図のような回路を考える。すなわち、ピ
ーキング・コイルLPと、そのピーキングを調整する抵抗
RPを並列にして設け、一端をトランジスタのエミッタ
に、他端を入力側とする。そしてその入力側とトランジ
スタのコレクタをキャパシタCにて接続する。当然、ト
ランジスタのベースは接地する。このような回路にして
も、ベース・エミッタ間には接合容量CBEは生じてしま
うが、この回路の等価回路(第4図)を見ると、先ほど
のLPFは形成されていないことがわかる。当業者にはす
ぐにわかるであろうが、これは共振回路を構成する(詳
細は複雑になるので省略する。)。
Therefore, consider a circuit as shown in FIG. That is, the resistance adjusting a peaking coil L P, the peaking
Provided the R P in parallel, one end to the emitter of the transistor, the other end to the input side. Then, the input side and the collector of the transistor are connected by a capacitor C. Naturally, the base of the transistor is grounded. Even with such a circuit, a junction capacitance C BE is generated between the base and the emitter, but an equivalent circuit of this circuit (FIG. 4) shows that the above-mentioned LPF is not formed. As will be readily apparent to those skilled in the art, this constitutes a resonant circuit (details are omitted for clarity).

この回路においては、CBE及びRBEの値は、用いるトラ
ンジスタにより決まってくるので、ピーキング・コイル
LP及び抵抗RPの値により、回路の周波数特性を調整する
必要がある。この場合、コイルの値により共振周波数を
変更し、抵抗の値により特性をフラットにする(Qダン
プする)とよい。共振周波数は、通常のトランジスタの
特性が悪化するような周波数付近に設けると、ピーキン
グの効果で利得が上昇するため、全体のダイナミックレ
ンジが広がる。
In this circuit, the values of C BE and R BE are determined by the transistor used, so the peaking coil
It is necessary to adjust the frequency characteristics of the circuit according to the values of L P and resistance R P. In this case, the resonance frequency may be changed according to the value of the coil, and the characteristics may be flattened (Q-dumped) according to the value of the resistor. If the resonance frequency is set near a frequency at which the characteristics of a normal transistor deteriorate, the gain increases due to the effect of peaking, and the entire dynamic range is widened.

次にこの回路の動作を説明する。入力信号の周波数が
低い場合には通常のベース接地のトランジスタとして動
作する。しかし、入力信号の周波数が通常のベース接地
のトランジスタでは特性が低下するような高周波数帯域
に入るとピーキング・コイルLPと接合容量CBEにより直
列共振が起こり、抵抗RBEに入力信号が流れる、低周波
数帯域の動作と同様になる。よって、回路全体の利得が
上昇し、見かけ上トランジスタの能力を引き上げたよう
な周波数特性を得ることができる。さらに入力信号の周
波数が高くなった場合は、ピーキング・コイルLP以降の
回路のインピーダンスが上昇し、トランジスタは遮断さ
れる。よって、トランジスタの能力を越えるような高周
波数帯域ではキャパシタCで信号が出力バイパスされ、
特性の悪化がなだらかになる。
Next, the operation of this circuit will be described. When the frequency of the input signal is low, it operates as a normal base-grounded transistor. However, occurs series resonance by frequency normal base the characteristics of the transistor having the ground to enter the high frequency band such as to reduce peaking coil L P and the junction capacitance C BE of the input signal, the input signal flows through the resistor R BE , The operation is the same as that in the low frequency band. Therefore, the gain of the entire circuit is increased, and it is possible to obtain a frequency characteristic as if the capacity of the transistor was apparently increased. If further increased the frequency of the input signal, the impedance of the circuit of peaking coil L P later rises, the transistor is cut off. Therefore, in a high frequency band exceeding the capability of the transistor, the signal is output bypassed by the capacitor C,
Deterioration of characteristics becomes gentle.

この第3図の回路の変形を第5図に示す。この第5図
を見ると、ピーキング・コイルLPと抵抗RPの位置が変更
されているのがわかる。すなわち、キャパシタCをトラ
ンジスタのエミッタ・コレクタ間を接続するように設
け、ピーキング・コイルLPと抵抗RPを並列にトランジス
タのベースとグランドの間に設けている。このようにす
ると、等価回路は第6図のようになる。ここでわかるよ
うに、等価回路での変化もピーキング・コイルLPと抵抗
RPの並列回路と接合容量CBEとRBEの並列回路の順番が異
なるのみであり、第3図と同様に共振回路を構成する。
FIG. 5 shows a modification of the circuit of FIG. Looking at this Figure 5, it can be seen that the position of peaking coil L P and resistor R P is changed. That is, provided a capacitor C so as to connect between the emitter and the collector of the transistor, it is provided between the base and the ground of the transistor peaking coil L P and resistor R P in parallel. By doing so, the equivalent circuit is as shown in FIG. Here, as can be seen, the change in the equivalent circuit the resistance peaking coil L P
Only the order of the parallel circuit of R P and the parallel circuit of the junction capacitors C BE and R BE is different, and a resonance circuit is configured in the same manner as in FIG.

よって、第3図及び第4図の説明にて述べた事項はそ
のまま適用され得る。すなわち、入力信号の周波数が、
通常のベース接地トランジスタでは特性が悪化するよう
な高周波数帯域に入ると、共振により入力信号が抵抗R
BEに流れるようになり、低周波数帯域の動作と同様にな
る。また、トランジスタの能力を越えるような周波数帯
域に達すると、キャパシタCに入力信号が流れ、特性の
悪化がゆるやかになる。
Therefore, the matters described in the description of FIGS. 3 and 4 can be applied as they are. That is, if the frequency of the input signal is
When entering a high frequency band where the characteristics of a normal grounded transistor deteriorate, the input signal is
The current flows to the BE, which is similar to the operation in the low frequency band. When the frequency band exceeds the capacity of the transistor, an input signal flows to the capacitor C, and the characteristics gradually deteriorate.

この第5図に示した回路をアナログLCDドライバ用に
出力を+1Vから+7.5、+7.5から+14Vに増幅する回路
に応用した例を第7図に示す。第7図における入力信号
の供給はD/Aコンバータ(DAC)である。このDACは、定
電流型であり、0Vから2V程度の電圧を発生する。そのDA
Cに上述の第5図の回路を応用した回路が設けられてい
る。この周波数ピーキングを行う回路は、PNP型トラン
ジスタQ1と、そのエミッタに接続されたキャパシタC
と、トランジスタQ1のコレクタに接続されたNPN型トラ
ンジスタQ2と、トランジスタQ1とQ2のベースに接続され
たピーキング・コイルLPと抵抗RPにて構成される。トラ
ンジスタQ1乃至Q3には、第7図では型番が記載されてい
るが、これは一例にすぎず、同等なものと交換可能であ
る。この周波数ピーキング回路は、2つのトランジスタ
を用いているが、単に2つのトランジスタを直列にし、
ピーキング・コイルについては各トランジスタのベース
に独立に設けるのではなく、共通に設けただけである。
PNP型とNPN型を用いているのは、周辺回路との関係であ
り、特別なものではない。この周波数ピーキング回路の
部分は、第3図における回路と何等動作は変わりない。
FIG. 7 shows an example in which the circuit shown in FIG. 5 is applied to a circuit for amplifying the output from +1 V to +7.5 and from +7.5 to +14 V for an analog LCD driver. The supply of the input signal in FIG. 7 is a D / A converter (DAC). This DAC is of a constant current type, and generates a voltage of about 0 V to 2 V. That DA
C is provided with a circuit to which the above-described circuit of FIG. 5 is applied. The circuit for performing the frequency peaking is a PNP transistor Q1 and a capacitor C connected to its emitter.
When configured with NPN transistor Q2 connected to the collector of the transistor Q1, a peaking coil L P connected to the base of the transistor Q1 and Q2 by resistor R P. In FIG. 7, the model numbers of the transistors Q1 to Q3 are described, but this is merely an example and can be replaced with an equivalent one. This frequency peaking circuit uses two transistors, but simply connects the two transistors in series,
The peaking coil is not provided independently at the base of each transistor, but is provided only in common.
The use of the PNP type and the NPN type is related to peripheral circuits and is not special. The operation of this frequency peaking circuit is the same as that of the circuit shown in FIG.

また出力部は、定電流源I 1及びI 2、ダイオードD1、
抵抗R1及びR2、トランジスタQ3にて構成され、先の周波
数ピーキング回路に流れる電流と定電流源I 1及びI 2と
7.5Vの電源からの電流により、第7図の接続点Aにおけ
る電圧を変化させ、トランジスタQ3の出力を+1Vから+
7.5V及び+7.5Vから14Vに増幅する。出力部は本発明の
要旨ではないので、これ以上述べない。
The output section includes constant current sources I1 and I2, a diode D1,
It consists of resistors R1 and R2 and transistor Q3, and the current flowing through the frequency peaking circuit and the constant current sources I1 and I2
The voltage at the connection point A in FIG. 7 is changed by the current from the power supply of 7.5V, and the output of the transistor Q3 is changed from + 1V to + 1V.
Amplify from 7.5V and + 7.5V to 14V. The output section is not the gist of the present invention and will not be described further.

この第7図に示した回路の周波数特性を第8図に示
す。ラインAは、ピーキング・コイルを用いない場合で
あり、100MHzでは利得が半分程度になっている。これに
対し、ピーキング・コイルを用いて共振させた場合に
は、ラインCのようになる。この場合、100MHzを少し越
えたところに共振周波数があることがわかるが、フラッ
トな特性ではないのでバッファ・アンプとしては不適当
である。ラインBは、抵抗RPを適当に調整し、Qダンプ
(Q=1)した場合である。上述のように共振周波数が
100MHzを少しこえたあたりにあるので、Qダンプされた
場合には、ほぼ100MHzまで特性がフラットである。100M
Hz後の特性も急激に落ちることはない。
FIG. 8 shows the frequency characteristics of the circuit shown in FIG. Line A shows the case where no peaking coil is used, and the gain is about half at 100 MHz. On the other hand, when the resonance is performed by using the peaking coil, a line C is obtained. In this case, it can be seen that there is a resonance frequency slightly over 100 MHz, but it is not suitable as a buffer amplifier because it does not have a flat characteristic. Line B shows a case where the resistance RP is appropriately adjusted and Q dump (Q = 1) is performed. As mentioned above, the resonance frequency
Since the frequency slightly exceeds 100 MHz, the characteristics are flat up to approximately 100 MHz when Q dump is performed. 100M
The characteristic after Hz does not drop sharply.

以上本発明の実施例を述べてきたが、これらは様々な
変形を行うことができる。すなわち、トランジスタを1
個又は2個設けた例を示したが、それには限定されな
い。周辺回路にて必要であれば3個以上の回路も考えら
れる。その際、ピーキング・コイルをベースに設ける
か、入力端子に設けるかは任意であり、必要ならば各ト
ランジスタごとに設けることも考えられる。ピーキング
・コイルをベースに設ける場合には、共通の1つのピー
キング・コイルで済ませることができることは、第7図
にて述べたとおりである。また、ハイパス・フィルタの
効果を有するキャパシタCは、トランジスタが複数ある
場合には1つで代用できることは第7図で述べたとおり
である。これを各トランジスタに設けるかは、周辺回路
との関係等による。
Although the embodiments of the present invention have been described above, these can be variously modified. That is, if the transistor is 1
Although an example in which two or two pieces are provided is shown, the present invention is not limited to this. If necessary in the peripheral circuit, three or more circuits can be considered. At this time, whether the peaking coil is provided on the base or on the input terminal is arbitrary, and if necessary, may be provided for each transistor. When the peaking coil is provided on the base, only one common peaking coil can be used, as described in FIG. Also, as described with reference to FIG. 7, the capacitor C having the effect of the high-pass filter can be substituted by one when there are a plurality of transistors. Whether this is provided for each transistor depends on the relationship with peripheral circuits and the like.

また、インダクタは半導体装置に集積化できないの
で、そのトランスジスタ、抵抗、キャパシタの部分は集
積回路として半導体装置に設け、インダクタを接続する
ための出力ピンを設けることもできる。この際、ピーキ
ングの調整を行う抵抗RPは、その値が確定していれば半
導体装置内に設けることができるが、一般的には調整も
必要であろうから、インダクタと共に出力ピンにて接続
するのが適当であろう。この例を第9図及び第10図にて
説明する。第9図に示されたブロック11は、1つの半導
体装置にすることができる。しかし、上述のようにイン
ダクタは含めることができないので、第10図のように、
トランジスタとキャパシタを半導体装置23に含め、その
半導体装置23の出力ピン15から、それに接続される基板
(図示せず)上の線25により抵抗17及びピーキング・コ
イル19を接続する。そして、抵抗17及びピーキング・コ
イル19の、出力ピンに接続された端部とは反対の端部を
基板の線27を介してグランド21に接続するようにすれ
ば、全く同一の効果を奏する。
Further, since the inductor cannot be integrated in the semiconductor device, the transistor, the resistor, and the capacitor may be provided in the semiconductor device as an integrated circuit, and an output pin for connecting the inductor may be provided. In this case, the resistance R P for adjusting the peaking can be provided in the semiconductor device if the determined its value, since it will generally adjustment necessary, connected at the output pin with the inductor Would be appropriate. This example will be described with reference to FIGS. 9 and 10. The block 11 shown in FIG. 9 can be one semiconductor device. However, since the inductor cannot be included as described above, as shown in FIG.
A transistor and a capacitor are included in the semiconductor device 23, and the resistor 17 and the peaking coil 19 are connected from the output pin 15 of the semiconductor device 23 by a line 25 on a substrate (not shown) connected thereto. If the ends of the resistor 17 and the peaking coil 19 opposite to the ends connected to the output pins are connected to the ground 21 via the wires 27 of the substrate, the same effect can be obtained.

[産業上の利用可能性] 以上まとめると、上述のような構成にすることによ
り、安価な素子を用いて、より広帯域な周波数特性を有
するバッファ・アンプを提供することができた。
[Industrial Applicability] In summary, with the above-described configuration, it was possible to provide a buffer amplifier having a wider frequency characteristic using inexpensive elements.

また、アナログLCDドライバのように、高電圧出力に
対応できるようなバッファ・アンプを提供することもで
きた。
In addition, it was possible to provide a buffer amplifier that can handle high-voltage output, such as an analog LCD driver.

───────────────────────────────────────────────────── フロントページの続き (72)発明者 鈴木 美登里 神奈川県大和市下鶴間1623番地14 日本 アイ・ビー・エム株式会社 大和事業所 内 (56)参考文献 特開 平5−315865(JP,A) 特開 昭64−51704(JP,A) 特開 平4−40106(JP,A) 特開 昭61−29203(JP,A) 特開 平6−252668(JP,A) (58)調査した分野(Int.Cl.6,DB名) H03F 1/42 G09G 3/36 ──────────────────────────────────────────────────続 き Continuation of the front page (72) Inventor Mitsuri Suzuki 1623-14 Shimotsuruma, Yamato-shi, Yamato Prefecture IBM Japan Yamato Office (56) References JP-A-5-315865 (JP, A JP-A-64-51704 (JP, A) JP-A-4-40106 (JP, A) JP-A-61-29203 (JP, A) JP-A-6-252668 (JP, A) (58) Field (Int.Cl. 6 , DB name) H03F 1/42 G09G 3/36

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】一端が接地されたインダクタと、 前記インダクタによるピーキングを調整するための抵抗
と、 前記インダクタの他端がベースに接続されたトランジス
タと、 前記トランジスタの入力端子と出力端子を接続するキャ
パシタと を有するバッファ・アンプ。
An inductor having one end grounded; a resistor for adjusting peaking by the inductor; a transistor having the other end connected to a base; and an input terminal and an output terminal of the transistor. A buffer amplifier having a capacitor and.
【請求項2】第1トランジスタと、 第2トランジスタと、 前記第1トランジスタの入力端子と、前記第2トランジ
スタの出力端子とを接続するキャパシタと、 一端が前記第1トランジスタ及び前記第2トランジスタ
のベースに接続され、 他端が接地されたインダクタと、 前記インダクタによるピーキングを調整するための抵抗
と を有し、 前記第1トランジスタの出力端子と前記第2トランジス
タの入力端子が接続されていることを特徴とするバッフ
ァ・アンプ。
2. A capacitor for connecting a first transistor, a second transistor, an input terminal of the first transistor, and an output terminal of the second transistor, one end of the first transistor and the second transistor. An inductor connected to the base and having the other end grounded; and a resistor for adjusting peaking by the inductor, wherein an output terminal of the first transistor and an input terminal of the second transistor are connected. A buffer amplifier characterized by the following.
JP8533934A 1995-05-10 1995-05-10 Buffer amplifier for liquid crystal display Expired - Fee Related JP2970688B2 (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP1995/000886 WO1996036107A1 (en) 1995-05-10 1995-05-10 Buffer amplifier for liquid crystal display

Publications (1)

Publication Number Publication Date
JP2970688B2 true JP2970688B2 (en) 1999-11-02

Family

ID=14125911

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8533934A Expired - Fee Related JP2970688B2 (en) 1995-05-10 1995-05-10 Buffer amplifier for liquid crystal display

Country Status (4)

Country Link
JP (1) JP2970688B2 (en)
KR (1) KR100287037B1 (en)
TW (1) TW415144B (en)
WO (1) WO1996036107A1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11305743A (en) * 1998-04-23 1999-11-05 Semiconductor Energy Lab Co Ltd Liquid crystal display device

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0440106A (en) * 1990-06-06 1992-02-10 Sharp Corp Gain flattening circuit

Also Published As

Publication number Publication date
KR100287037B1 (en) 2001-04-16
WO1996036107A1 (en) 1996-11-14
TW415144B (en) 2000-12-11
KR19980703000A (en) 1998-09-05

Similar Documents

Publication Publication Date Title
US5548248A (en) RF amplifier circuit
JP4751002B2 (en) Cascode type distributed amplifier
JP4287190B2 (en) High frequency amplifier circuit
JP3553382B2 (en) Transistor amplification stage
US4393353A (en) Negative feedback amplifying circuit having voltage negative feedback and current negative feedback circuits
US20230006623A1 (en) Bias circuit of power amplifier, device and equipment
JPH11251845A (en) Low voltage amplifier
JPH09199949A (en) Amplifier circuit
KR100830812B1 (en) High-frequency amplifier circuit with negative impedance cancellation
JP3944541B2 (en) Amplifier circuit device
JP2970688B2 (en) Buffer amplifier for liquid crystal display
JP2532056B2 (en) Signal level sensitive adaptive bandwidth amplifier
JP3231449B2 (en) Microwave circuit
JP2739952B2 (en) Audio amplifier circuit
JP3565258B2 (en) Ripple filter circuit and amplifier using the same
JPH0653761A (en) High frequency amplifier
JP3129531B2 (en) Broadband amplifier circuit
JP3485452B2 (en) Filtering amplifier
JP3300321B2 (en) Low pass filter circuit
JP3834422B2 (en) Variable gain amplifier
JP2998107B2 (en) Intermediate frequency amplifier
JPH06224692A (en) Method and circuit for obtaining impedance, and impedance circuit
JP2964563B2 (en) Video signal cathode transmission circuit
JPS6340903Y2 (en)
JP2001094361A (en) High frequency amplifier circuit

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees