JP2964922B2 - Display device drive circuit - Google Patents
Display device drive circuitInfo
- Publication number
- JP2964922B2 JP2964922B2 JP7207781A JP20778195A JP2964922B2 JP 2964922 B2 JP2964922 B2 JP 2964922B2 JP 7207781 A JP7207781 A JP 7207781A JP 20778195 A JP20778195 A JP 20778195A JP 2964922 B2 JP2964922 B2 JP 2964922B2
- Authority
- JP
- Japan
- Prior art keywords
- display
- driving
- subfield
- sustain pulses
- sustain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Control Of Gas Discharge Display Tubes (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、複数の駆動素子を
有し、各駆動素子が複数画素の駆動を担い、ディスプレ
イパネルの１画面表示期間を表示階調に対応した複数の
表示期間に時分割し、各分割表示期間のサスティンパル
ス数に重み付けをして多階調画像を表示するディスプレ
イ装置の駆動回路に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention has a plurality of driving elements, each driving element is responsible for driving a plurality of pixels, and a display period of one screen of a display panel is reduced to a plurality of display periods corresponding to display gradations. The present invention relates to a drive circuit of a display device that divides a display and displays a multi-tone image by weighting the number of sustain pulses in each divided display period.
【０００２】[0002]
【従来の技術】最近、薄型、軽量の表示装置として、Ｐ
ＤＰ（プラズマ・ディスプレイ・パネル）やＬＣＤＰ
（液晶・ディスプレイ・パネル）が注目されている。こ
のＰＤＰの駆動方式は、従来のＣＲＴ駆動方式とは全く
異なっており、ディジタル化された映像入力信号による
直接駆動方式である。したがって、パネル面から発光さ
れる輝度階調は、扱う信号のビット数によって定まる。2. Description of the Related Art Recently, as a thin and lightweight display device, P
DP (plasma display panel) and LCDP
(Liquid crystal display panels) are attracting attention. The driving method of this PDP is completely different from the conventional CRT driving method, and is a direct driving method using digitized video input signals. Therefore, the luminance gradation emitted from the panel surface is determined by the number of bits of the signal to be handled.
【０００３】ＰＤＰは、基本的特性の異なるＡＣ型とＤ
Ｃ型の２方式に分けられる。ＡＣ型ＰＤＰでは、輝度と
寿命については十分な特性が得られているが階調表示に
関しては、試作レベルで最大６４階調表示までの報告し
かなかった。しかし、２５６階調表示も可能なＡＤＳサ
ブフィールド法（アドレス・表示分離型駆動法）のよう
なサブフィールド駆動法が提案されている。このＡＤＳ
サブフィールド法に使用されるＰＤＰの駆動シーケンス
と駆動波形が図２（ａ）（ｂ）に示される。[0003] PDPs are AC type and D type having different basic characteristics.
It is divided into two types of C type. In the AC type PDP, sufficient characteristics have been obtained with respect to luminance and life, but there has been only a report of a gradation level of up to 64 gradation display at the prototype level. However, a subfield driving method such as an ADS subfield method (separate address / display driving method) capable of displaying 256 gradations has been proposed. This ADS
FIGS. 2A and 2B show a driving sequence and driving waveforms of the PDP used in the subfield method.
【０００４】図２（ａ）において、例えば、８ビット２
５６階調の場合、１フレームは、輝度の相対比が１、
２、４、８、１６、３２、６４、１２８の８個のサブフ
ィールドで構成され、８画面の輝度の組み合わせで２５
６階調の表示を行うものとする。図２（ｂ）において、
それぞれのサブフィールドは、リフレッシュした１画面
分のデータの書込みを行うアドレス期間とそのサブフィ
ールドの輝度レベルを決めるサスティン期間で構成され
る。アドレス期間では、最初全画面同時に各ピクセルに
初期的に壁電荷が形成され、その後サスティンパルスが
全画面に与えられ表示を行う。サブフィールドの明るさ
はサスティンパルスの数に比例し、所定の輝度に設定さ
れる。このようにして２５６階調表示が実現される。In FIG. 2A, for example, 8 bits 2
In the case of 56 gradations, one frame has a relative luminance ratio of 1,
It consists of eight subfields of 2, 4, 8, 16, 32, 64, and 128, and 25 combinations of luminance of eight screens
It is assumed that display of six gradations is performed. In FIG. 2B,
Each subfield is composed of an address period in which data for one refreshed screen is written and a sustain period for determining a luminance level of the subfield. In the address period, first, wall charges are initially formed on each pixel at the same time for the entire screen, and then a sustain pulse is applied to the entire screen to perform display. The brightness of the subfield is proportional to the number of sustain pulses and is set to a predetermined brightness. In this way, 256 gradation display is realized.
【０００５】[0005]
【発明が解決しようとする課題】しかるに、ＡＣ型ＰＤ
Ｐ等のマトリックス型ディスプレイでは、図３に示すよ
うに、複数の駆動素子１０、１０、１０、…を有し、映
像信号入力端子１２に入力した映像信号に基づくディス
プレイ駆動制御回路１４からの駆動制御信号によって、
各駆動素子１０がＰＤＰ（ディスプレイパネルの一例）
１６の複数画素の駆動を行うものなので、１つの駆動素
子１０が駆動を担当する複数画素の全てに駆動電圧（例
えばサスティン電圧やアドレス電圧）を供給する時（放
電させる時）と、一部のみに駆動電圧を供給する時とで
は、駆動素子１０に対する負荷が異なり、発光輝度特性
が異なってくるという問題があった。However, AC type PD
As shown in FIG. 3, a matrix type display such as P has a plurality of driving elements 10, 10, 10,..., And is driven by a display driving control circuit 14 based on a video signal input to a video signal input terminal 12. By the control signal
Each drive element 10 is a PDP (an example of a display panel)
Since the driving of 16 pixels is performed, one driving element 10 supplies a driving voltage (for example, a sustain voltage or an address voltage) to all of the plurality of pixels in charge of driving (when discharging) and only a part of the driving voltage. When the drive voltage is supplied to the drive element 10, the load on the drive element 10 is different, and the light emission luminance characteristics are different.
【０００６】従来、上述のような問題を解決するため
に、個々の駆動素子の能力を上げることによって、また
は、駆動素子の数を増やして個々の駆動素子に対する負
荷を軽減することによって、発光輝度特性が異なる現象
を軽減するようにしていたが、このような現象を完全に
無くすことができないという問題点があると共に、駆動
能力の大きな駆動素子を用意しなければならなかった
り、必要とする駆動素子の数が増えてしまうという問題
点があった。Conventionally, in order to solve the above-mentioned problems, the luminance of light emission is increased by increasing the capability of each driving element or by reducing the load on each driving element by increasing the number of driving elements. Although phenomena with different characteristics have been reduced, there is a problem that such phenomena cannot be completely eliminated. There is a problem that the number of elements increases.
【０００７】また、図３のディスプレイ装置でＡＤＳサ
ブフィールド法による多階調画像を表示した場合、階調
特性が悪くなるという問題点があった。例えば、表示画
像の大部分が映像レベル「１２７」（８ビット２進数表
示の０１１１１１１１）で構成され、残る小面積部分が
映像レベル「１２８」（８ビット２進数表示の１０００
００００）で構成されている映像について考えると、Ｍ
ＳＢ（最上位桁）のサブフィールドとＭＳＢ以外のサブ
フィールドの表示負荷率を比較した場合、前者（ＭＳＢ
のサブフィールド）の方が後者（ＭＳＢ以外のサブフィ
ールド）より表示負荷率が小さいので発光輝度特性が上
昇し、階調特性が悪くなるという問題点があった。Further, when a multi-gradation image is displayed by the ADS sub-field method on the display device shown in FIG. 3, there is a problem that gradation characteristics deteriorate. For example, most of the display image is composed of the video level “127” (01111111 of the 8-bit binary display), and the remaining small area portion is composed of the video level “128” (1000 of the 8-bit binary display).
0000), M
When the display load ratios of the SB (most significant digit) subfield and the subfield other than the MSB are compared, the former (MSB)
Since the display load ratio is smaller in the subfield (the subfield except for the MSB) than in the latter (the subfield other than the MSB), there is a problem that the emission luminance characteristic increases and the gradation characteristic deteriorates.
【０００８】本発明は、上述の問題点に鑑みなされたも
ので、表示負荷率が大きいときも小さいときも、常に一
定の発光輝度特性で画像表示ができるディスプレイ装置
の駆動回路を提供することを第１の目的とし、サブフィ
ールド駆動法に起因する階調特性の悪化を防止すること
を第２の目的とするものである。ここで、表示負荷率と
は、各サブフィールド毎の全画素数に対して駆動画素数
（点灯画素数）が占める割合をいう。SUMMARY OF THE INVENTION The present invention has been made in view of the above problems, and has as its object to provide a drive circuit of a display device which can always display an image with a constant light emission luminance characteristic when the display load factor is large or small. A first object is to prevent deterioration of gradation characteristics due to the subfield driving method. Here, the display load ratio refers to the ratio of the number of driving pixels (the number of lighting pixels) to the total number of pixels in each subfield.
【０００９】[0009]
【課題を解決するための手段】本発明は、複数の駆動素
子を有し、各駆動素子が複数画素の駆動を担い、ディス
プレイパネルの１画面表示期間を表示階調に対応した複
数の表示期間に時分割し、各分割表示期間のサスティン
パルス数に重み付けをして多階調画像を表示するディス
プレイ装置において、入力映像信号に基づいて各分割表
示期間毎の表示負荷率を検出する表示負荷率検出手段
と、この表示負荷率検出手段の検出出力に基づいてサス
ティンパルス数を制御するサスティンパルス制御手段と
を具備し、表示負荷率検出手段は各分割表示期間（例え
ば各サブフィールド）毎の駆動画素数を計数するカウン
タで構成され、サスティンパルス制御手段はカウンタの
計数値をアドレスとしてディスプレイパネルの輝度特性
を一定に保つためのサスティンパルス数を予め記憶した
ＬＵＴ（ルックアップテーブル）を主体として構成され
る。このＬＵＴはＲＯＭで構成される。 ＬＵＴを主体と
したサスティンパルス制御手段によるサスティンパルス
数の制御によって、表示負荷率の大小に関係なくディス
プレイパネルの輝度特性が一定に保たれる。例えば、表
示負荷率が大きいときは駆動素子に対する負荷が大きい
のでサスティンパルス数を多くし、表示負荷率が小さい
ときは駆動素子に対する負荷が小さいのでサスティンパ
ルス数を少なくする制御を行う。According to the present invention, a plurality of driving elements are provided, each driving element is responsible for driving a plurality of pixels, and one screen display period of a display panel corresponds to a plurality of display periods corresponding to display gradations. In a display device that displays a multi-tone image by weighting the number of sustain pulses in each divided display period and displaying a multi-gradation image, a display load ratio that detects a display load ratio for each divided display period based on an input video signal detection means, comprising a sustain pulse controller for controlling the number of sustain pulses on the basis of the detection output of the display load ratio detecting means, the display load ratio detecting means driving each divided display periods (for example, each sub-field) Counting the number of pixels
The sustain pulse control means is a counter
Brightness characteristics of display panel using count value as address
Pre-stored the number of sustain pulses to keep the
It is composed mainly of LUT (Look Up Table)
You. This LUT is composed of a ROM. LUT as the subject
Pulse by the sustain pulse control means
Controls the display regardless of the display load ratio.
The brightness characteristics of the play panel are kept constant. For example, when the display load ratio is large, the number of sustain pulses is increased because the load on the drive element is large, and when the display load ratio is small, the number of sustain pulses is reduced because the load on the drive element is small.
【００１０】例えば、表示画像の大部分が映像レベル
「１２７」（８ビット２進数表示の０１１１１１１１）
で構成され、残る小面積部分が映像レベル「１２８」
（８ビット２進数表示の１０００００００）で構成され
ている映像について考えると、ＭＳＢのサブフィールド
は表示負荷率が小さいのでサスティンパルス数を少なく
し、ＭＳＢ以外のサブフィールドは表示負荷率が大きい
のでサスティンパルス数を多くする制御をして発光輝度
特性を一定に保つ。または、ＭＳＢ以外のサブフィール
ドについてサスティンパルス数を変えず、ＭＳＢのサブ
フィールドについてサスティンパルス数を少なくして発
光輝度特性を一定に保つ制御を行う。For example, most of the displayed image has a video level of "127" (01111111 in 8-bit binary notation).
, And the remaining small area portion is a video level “128”
Considering an image composed of (1000000 in 8-bit binary notation), the number of sustain pulses is reduced in the sub-field of the MSB because the display load factor is small, and the sustain load is large in the sub-fields other than the MSB because the display load factor is large. The light emission luminance characteristic is kept constant by controlling the number of pulses to be large. Alternatively, control is performed so that the number of sustain pulses is not changed for subfields other than the MSB and the number of sustain pulses is reduced for subfields of the MSB to keep the light emission luminance characteristics constant.
【００１１】[0011]
【発明の実施の形態】以下、本発明の一実施形態例を図
１を用いて説明する。図１において図３と同一部分は同
一符号とする。図１において、１２は映像信号入力端子
で、この映像信号入力端子１２には、ディスプレイ駆動
制御回路２０、駆動素子１０、１０、１０、…及びＰＤ
Ｐ１６が順次結合されている。前記ディスプレイ駆動制
御回路２０は、従来例と同様に、映像信号入力端子１２
に入力した映像信号（映像データ）に基づいて、駆動素
子１０、１０、１０、…を駆動制御し、ＡＤＳサブフィ
ールド法による多階調画像を表示する。すなわち、ＰＤ
Ｐ１６の１フレームを複数（例えば８個）のサブフィー
ルドに時分割し、各サブフィールドのサスティンパルス
数に重み付けをして多階調画像（例えば８ビット、２５
６階調画像）を表示する。DESCRIPTION OF THE PREFERRED EMBODIMENTS One embodiment of the present invention will be described below with reference to FIG. In FIG. 1, the same parts as those in FIG . In FIG. 1, reference numeral 12 denotes a video signal input terminal. The video signal input terminal 12 includes a display drive control circuit 20, drive elements 10, 10, 10,.
P16 are sequentially connected. The display drive control circuit 20 is connected to the video signal input terminal 12 as in the conventional example.
, On the basis of the video signal (video data) input to the LCD, and displays a multi-tone image by the ADS subfield method. That is, PD
One frame of P16 is time-divided into a plurality of (for example, 8) subfields, and the number of sustain pulses in each subfield is weighted to obtain a multi-tone image (for example, 8 bits, 25 bits).
(6 gradation image).
【００１２】前記映像信号入力端子１２には、表示負荷
率検出手段の一例としてのカウンタ２２が結合し、この
カウンタ２２は、前記映像信号入力端子１２に入力した
映像信号に基づいて、各サブフィールド毎の駆動画素数
（表示面積）を計数し、計数値を出力するように構成さ
れている。A counter 22 as an example of a display load ratio detecting means is connected to the video signal input terminal 12. The counter 22 is configured to control each subfield based on the video signal input to the video signal input terminal 12. The number of driving pixels (display area) for each is counted, and a count value is output.
【００１３】前記カウンタ２２の出力側には、サスティ
ンパルス制御手段の主要構成要素としてのＬＵＴ（ルッ
クアップテーブル）２４が結合し、このＬＵＴ２４は例
えばＲＯＭ（リードオンリメモリ）で構成されている。
前記ＬＵＴ２４には、表示負荷率の大小に関係なく前記
ＰＤＰ１６の輝度特性を一定に保つための、各サブフィ
ールド毎の駆動画素に対するサスティンパルス数が予め
記憶され、前記カウンタ２０の計数値をアドレス（見出
し）として、その内容が出力するように構成されてい
る。前記ＬＵＴ２４に予め記憶するデータは、例えば、
駆動素子１０、１０、１０、…のそれぞれがＰＤＰ１６
の複数画素の駆動を担うと共に、ＡＤＳサブフィールド
法で多階調画像を表示したＰＤＰ１６について、映像信
号と発光輝度の関係を表わす特性を実測し、この実測デ
ータを元にして求められる。 An LUT (look-up table) 24 as a main component of the sustain pulse control means is connected to the output side of the counter 22, and this LUT 24 is constituted by, for example, a ROM (read only memory).
The LUT 24 previously stores the number of sustain pulses for the driving pixels for each subfield in order to keep the luminance characteristic of the PDP 16 constant regardless of the magnitude of the display load ratio, and stores the count value of the counter 20 in an address ( The content is output as a heading). The data stored in advance in the LUT 24 is, for example,
Each of the driving elements 10, 10, 10,...
Of the PDP 16 displaying the multi-gradation image by the ADS subfield method and measuring the characteristics representing the relationship between the video signal and the light emission luminance, and calculating the characteristics based on the measured data.
【００１４】前記ディスプレイ駆動制御回路２０は、前
記ＬＵＴ２４から出力したサスティンパルス数を用い
て、駆動素子１０、１０、１０、…を駆動制御し、表示
負荷率の大小に関係なくＰＤＰ１６の輝度特性が常に一
定となるようにしている。The display drive control circuit 20 controls the drive of the drive elements 10, 10, 10,... Using the number of sustain pulses output from the LUT 24, so that the luminance characteristic of the PDP 16 can be controlled regardless of the display load ratio. It is always constant.
【００１５】つぎに、図１の実施形態例の作用を説明す
る。 （イ）カウンタ２２は、映像信号入力端子１２に入力し
た映像信号に基づいて、各サブフィールド毎の駆動画素
数（表示面積）を計数し、計数値をＬＵＴ２４へ出力す
る。例えば、表示画像の大部分が映像レベル「１２７」
（８ビット２進数表示の０１１１１１１１）で構成さ
れ、残る小面積部分が映像レベル「１２８」（８ビット
２進数表示の１０００００００）で構成されている映像
について考えると、ＭＳＢのサブフィールドは駆動画素
数が少ない（すなわち表示負荷率が小さい）ので計数値
が小さく、ＭＳＢ以外のサブフィールドは駆動画素数が
多い（すなわち表示負荷率が大きい）ので計数値が大き
い。Next, the operation of the embodiment of FIG. 1 will be described. (A) The counter 22 counts the number of driving pixels (display area) for each subfield based on the video signal input to the video signal input terminal 12, and outputs the count value to the LUT 24. For example, most of the displayed image has the video level “127”
Considering an image that is composed of (01111111 in 8-bit binary notation) and the remaining small area is composed of a video level “128” (10000000 in 8-bit binary notation), the MSB subfield is the number of driving pixels. Is small (that is, the display load ratio is small), the count value is small, and the subfields other than the MSB have a large number of drive pixels (that is, the display load ratio is large), so the count value is large.
【００１６】（ロ）ディスプレイ駆動制御回路２０は、
カウンタ２２の計数値をアドレスとしてＬＵＴ２４から
輝度特性を一定に保つためのサスティンパルス数を得、
このサスティンパルス数を用いて、駆動素子１０、１
０、１０、…を制御し、ＰＤＰの輝度特性を一定にす
る。例えば、表示画像の大部分が映像レベル「１２７」
（８ビット２進数表示の０１１１１１１１）で構成さ
れ、残る小面積部分が映像レベル「１２８」（８ビット
２進数表示の１０００００００）で構成されている映像
について考えると、ＭＳＢのサブフィールドの計数値が
ＭＳＢ以外のサブフィールドの計数値より小さいので、
ＭＳＢのサブフィールドのサスティンパルス数を少なく
するとともにＭＳＢ以外のサブフィールドのサスティン
パルス数を多くする制御をするか、又はＭＳＢ以外のサ
ブフィールドのサスティンパルス数を変えずＭＳＢのサ
ブフィールドのサスティンパルス数を少なくする制御を
して、表示負荷率に関係なくＰＤＰ１６の輝度特性を一
定にする。(B) The display drive control circuit 20
Using the count value of the counter 22 as an address, the number of sustain pulses for keeping the luminance characteristic constant from the LUT 24 is obtained.
Using the number of sustain pulses, the driving elements 10, 1
., And make the luminance characteristics of the PDP constant. For example, most of the displayed image has the video level “127”
Considering an image that is composed of (01111111 in 8-bit binary notation) and the remaining small area is composed of a video level “128” (10000000 in 8-bit binary notation), the count value of the MSB subfield is Since it is smaller than the count value of the subfield other than the MSB,
Either control to decrease the number of sustain pulses in the subfield of the MSB and increase the number of sustain pulses in the subfield other than the MSB, or maintain the number of sustain pulses in the subfield other than the MSB without changing the number of sustain pulses in the subfield of the MSB Is controlled to make the luminance characteristic of the PDP 16 constant regardless of the display load ratio.
【００１７】前記実施例では、ディスプレイ装置のディ
スプレイパネルがＰＤＰの場合について説明したが、本
発明はこれに限るものでなく、ディスプレイパネルがＬ
ＣＤＰのディスプレイ装置の場合についても利用するこ
とができる。In the above embodiment, the case where the display panel of the display device is a PDP has been described. However, the present invention is not limited to this, and the display panel may be an LDP.
It can also be used for a CDP display device.
【００１８】[0018]
【発明の効果】本発明は、各駆動素子が複数画素の駆動
を担い、ディスプレイパネルをサブフィールド駆動法で
駆動して多階調画像を表示するディスプレイ装置におい
て、表示負荷率が変化しても常に一定の輝度特性で画像
表示を行うことができる。すなわち、サスティンパルス
制御手段が表示負荷率に応じてサスティンパルス数を制
御することによって、ディスプレイパネルの輝度特性を
一定に保っているからである。According to the present invention, in a display device in which each driving element is responsible for driving a plurality of pixels and a display panel is driven by a subfield driving method to display a multi-tone image, even if the display load ratio changes. Image display can always be performed with constant luminance characteristics. That is, the sustain pulse control means controls the number of sustain pulses according to the display load ratio, thereby maintaining the luminance characteristics of the display panel constant.
【００１９】さらに、表示負荷率検出手段が各分割表示
期間毎の表示負荷率を検出し、この検出出力に基づいて
サスティンパルス制御手段がディジタル量であるサステ
ィンパルス数を制御し、ディスプレイパネルの輝度特性
を一定に保っているので、サブフィールド駆動法に起因
する階調特性の悪化を防止できる。Further, the display load ratio detecting means detects the display load ratio for each divided display period, and based on the detected output, the sustain pulse control means controls the number of sustain pulses, which is a digital quantity, to obtain the brightness of the display panel. Since the characteristics are kept constant, it is possible to prevent the gradation characteristics from deteriorating due to the subfield driving method.
【００２０】例えば、表示画像の大部分が映像レベル
「１２７」（８ビット２進数表示の０１１１１１１１）
で構成され、残る小面積部分が映像レベル「１２８」
（８ビット２進数表示の１０００００００）で構成され
ている映像について考えると、ＭＳＢのサブフィールド
は表示負荷率が小さいのでサスティンパルス数を少なく
し、ＭＳＢ以外のサブフィールドは表示負荷率が大きい
のでサスティンパルス数を多くする制御を行い（また
は、ＭＳＢ以外のサブフィールドはサスティンパルス数
を変えずＭＳＢのサブフィールドはサスティンパルス数
を少なくする制御を行い）、サブフィールド駆動法に起
因する階調特性の悪化を防止することができる。For example, most of the displayed image has a video level of "127" (01111111 in 8-bit binary notation).
, And the remaining small area portion is a video level “128”
Considering an image composed of (1000000 in 8-bit binary notation), the number of sustain pulses is reduced in the sub-field of the MSB because the display load factor is small, and the sustain load is large in the sub-fields other than the MSB because the display load factor is large. Control is performed to increase the number of pulses (or to control the number of sustain pulses for subfields other than the MSB without changing the number of sustain pulses for the subfield of the MSB). Deterioration can be prevented.
【図１】本発明によるディスプレイ装置の駆動回路の一
実施形態例を示すブロック図である。[1] One of the driving circuit of the display apparatus according to the invention
It is a block diagram showing an example of an embodiment .
【図２】ＡＤＳサブフィールド法を説明するもので、
（ａ）は駆動シーケンスを表わす図、（ｂ）は駆動波形
図である。FIG. 2 illustrates the ADS subfield method.
(A) is a diagram showing a drive sequence, and (b) is a drive waveform diagram.
【図３】ディスプレイ装置の駆動回路の従来例を示すブ
ロック図である。FIG. 3 is a block diagram showing a conventional example of a drive circuit of a display device.
１０…駆動素子、 １２…映像信号入力端子、 １６…ＰＤＰ（プラズマ・ディスプレイ・パネル）、 ２０…ディスプレイ駆動制御回路、 ２２…カウンタ（表示負荷率検出手段の一例）、 ２４…ＬＵＴ（ルックアップテーブル、サスティンパル
ス制御手段の一例）。DESCRIPTION OF SYMBOLS 10 ... Drive element, 12 ... Video signal input terminal, 16 ... PDP (plasma display panel), 20 ... Display drive control circuit, 22 ... Counter (an example of a display load factor detecting means), 24 ... LUT (Lookup table) And an example of the sustain pulse control means).
───────────────────────────────────────────────────── フロントページの続き (72)発明者 小林 正幸 神奈川県川崎市高津区末長1116番地 株 式会社富士通ゼネラル内 (72)発明者 傳田 勇人 神奈川県川崎市高津区末長1116番地 株 式会社富士通ゼネラル内 (72)発明者 松永 誠司 神奈川県川崎市高津区末長1116番地 株 式会社富士通ゼネラル内 (72)発明者 相田 徹 神奈川県川崎市高津区末長1116番地 株 式会社富士通ゼネラル内 (56)参考文献 特開 平７−44127（ＪＰ，Ａ) 特開 平３−238497（ＪＰ，Ａ) 特開 平２−39092（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) G09G 3/28 ──────────────────────────────────────────────────続 き Continuing from the front page (72) Inventor Masayuki Kobayashi 1116, Suenaga, Takatsu-ku, Kawasaki, Kanagawa Prefecture Inside Fujitsu General Limited (72) Inventor Hayato Denda 1116, Suenaga, Takatsu-ku, Kawasaki, Kanagawa Prefecture Fujitsu General Limited (72) Inventor Seiji Matsunaga, 1116, Suenaga, Takatsu-ku, Kawasaki, Kanagawa Prefecture, Japan Inside Fujitsu General Limited (72) Inventor Toru Aida, 1116, Suenaga, Takatsu-ku, Kawasaki, Kanagawa Prefecture, Japan Fujitsu General Limited (56) References JP-A-7-44127 (JP, A) JP-A-3-238497 (JP, A) JP-A-2-39092 (JP, A) (58) Fields investigated (Int. Cl. 6 , DB name) G09G 3/28
Claims (1)
画素の駆動を担い、ディスプレイパネルの１画面表示期
間を表示階調に対応した複数の表示期間に時分割し、各
分割表示期間のサスティンパルス数に重み付けをして多
階調画像を表示するディスプレイ装置において、入力映
像信号に基づいて各分割表示期間毎の表示負荷率を検出
する表示負荷率検出手段と、この表示負荷率検出手段の
検出出力に基づいて、前記ディスプレイパネルの輝度特
性を一定に保つようにサスティンパルス数を制御するサ
スティンパルス制御手段とを具備し、前記表示負荷率検
出手段は、各分割表示期間毎の駆動画素数を計数するカ
ウンタとしてなり、前記サスティンパルス制御手段は、
前記カウンタの計数値をアドレスとして、前記ディスプ
レイパネルの輝度特性を一定に保つためのサスティンパ
ルス数を予め記憶したルックアップテーブルを主体とし
てなることを特徴とするディスプレイ装置の駆動回路。A plurality of driving elements, each driving element driving a plurality of pixels, and one screen display period of a display panel is time-divided into a plurality of display periods corresponding to display gradations. In a display device for displaying a multi-tone image by weighting the number of sustain pulses in a period, a display load ratio detecting means for detecting a display load ratio for each divided display period based on an input video signal; based on the detection output of the detecting means, the luminance characteristics of the display panel and a sustain pulse controller for controlling the number of sustain pulses so as to maintain constant, the display load factor detection
Output means for counting the number of driving pixels for each divided display period.
The sustain pulse control means,
Using the count value of the counter as an address, the display
Sustainer to keep the luminance characteristics of the ray panel constant
Mainly a lookup table that stores the number of
Driving circuit of a display device characterized by comprising Te.
Priority Applications (10)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7207781A JP2964922B2 (en) | 1995-07-21 | 1995-07-21 | Display device drive circuit |
| EP09160329A EP2105912A3 (en) | 1995-07-21 | 1996-07-10 | Drive circuit for display device with uniform luminance characteristics |
| EP96305064A EP0755043B1 (en) | 1995-07-21 | 1996-07-10 | Gray scale driver with luminance compensation |
| DE69638014T DE69638014D1 (en) | 1995-07-21 | 1996-07-10 | Grayscale control circuit with luminance compensation |
| KR1019960028528A KR100445731B1 (en) | 1995-07-21 | 1996-07-15 | The driving circuit of the display device |
| CA002181211A CA2181211C (en) | 1995-07-21 | 1996-07-15 | Drive circuit for display device |
| US08/683,273 US6061040A (en) | 1995-07-21 | 1996-07-18 | Drive circuit for display device |
| TW085108786A TW300989B (en) | 1995-07-21 | 1996-07-19 | |
| AU60688/96A AU716530B2 (en) | 1995-07-21 | 1996-07-22 | Driving circuit for display device |
| KR1020030082249A KR100428870B1 (en) | 1995-07-21 | 2003-11-19 | Drive Circuit for Display Device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7207781A JP2964922B2 (en) | 1995-07-21 | 1995-07-21 | Display device drive circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0934403A JPH0934403A (en) | 1997-02-07 |
| JP2964922B2 true JP2964922B2 (en) | 1999-10-18 |
Family
ID=16545410
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7207781A Expired - Fee Related JP2964922B2 (en) | 1995-07-21 | 1995-07-21 | Display device drive circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2964922B2 (en) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3580732B2 (en) * | 1999-06-30 | 2004-10-27 | 富士通株式会社 | Plasma display panel to keep color temperature or color deviation constant |
| US7106350B2 (en) * | 2000-07-07 | 2006-09-12 | Kabushiki Kaisha Toshiba | Display method for liquid crystal display device |
| JP4655341B2 (en) * | 2000-07-10 | 2011-03-23 | 日本電気株式会社 | Display device |
| CN101118722B (en) * | 2002-03-12 | 2010-10-06 | 日立等离子显示器股份有限公司 | Plasma display apparatus |
| US7463218B2 (en) | 2002-10-02 | 2008-12-09 | Lg Electronics Inc. | Method and apparatus for driving plasma display panel |
| KR20040083188A (en) * | 2003-03-21 | 2004-10-01 | 엘지전자 주식회사 | Method and apparatus for calculating an average picture level being based on asymmetric cell |
| KR100710283B1 (en) * | 2003-07-24 | 2007-04-23 | 엘지전자 주식회사 | Apparatus and Method of Driving Plasma Display Panel |
| WO2005059879A1 (en) | 2003-12-17 | 2005-06-30 | Thomson Licensing | Method and device for reducing line load effect |
| KR20050075216A (en) | 2004-01-16 | 2005-07-20 | 엘지전자 주식회사 | Device and method for removing load effect in plasma display panel |
| JP2005257754A (en) * | 2004-03-09 | 2005-09-22 | Pioneer Electronic Corp | Display apparatus |
| KR20050111187A (en) * | 2004-05-21 | 2005-11-24 | 삼성에스디아이 주식회사 | Apparatus for driving plasma display panel and plasma display panel comprising the same |
| JP4799890B2 (en) * | 2004-12-03 | 2011-10-26 | 日立プラズマディスプレイ株式会社 | Display method of plasma display panel |
| JP4965825B2 (en) * | 2005-03-25 | 2012-07-04 | パナソニック株式会社 | Display device |
| JP5137325B2 (en) * | 2006-04-27 | 2013-02-06 | 株式会社日立製作所 | Plasma display device and processing method thereof |
-
1995
- 1995-07-21 JP JP7207781A patent/JP2964922B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0934403A (en) | 1997-02-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0755043B1 (en) | Gray scale driver with luminance compensation | |
| JP2903984B2 (en) | Display device driving method | |
| US6563486B2 (en) | Display driving method and apparatus | |
| JP3427036B2 (en) | Display panel driving method and panel display device | |
| JP3580027B2 (en) | Plasma display device | |
| JP2964922B2 (en) | Display device drive circuit | |
| JPH10207426A (en) | Method of driving plasma display panel display device and drive controller therefor | |
| KR19980703292A (en) | Method of driving display device and circuit thereof | |
| US7142175B2 (en) | Method and apparatus for displaying grayscale of plasma display panel | |
| JP4023524B2 (en) | Gradation display method | |
| JP2001022320A (en) | Method and device for driving automatically power- controllable plasma display panel | |
| US6400347B1 (en) | Method for driving sustain lines in a plasma display panel | |
| US20040150588A1 (en) | Plasma display panel and gray display method thereof | |
| JP4165108B2 (en) | Plasma display device | |
| JPH07248743A (en) | Gray level display method | |
| JP3385757B2 (en) | Driving method of image display device | |
| JP3206711B2 (en) | Display device drive circuit | |
| JP2812287B2 (en) | Display device drive circuit | |
| JPH1039829A (en) | Compensation circuit for distortion of gradation of display device | |
| US20050264486A1 (en) | Plasma display panel and driving method thereof | |
| JPH1091118A (en) | Method of driving display device | |
| JP2002006794A (en) | Display device | |
| KR100262828B1 (en) | Gray scale correction method and apparatus for three-electrodes surface-discharge plasma display panel | |
| KR100570656B1 (en) | Plasma display panel and power control method thereof | |
| JP2817597B2 (en) | Display device drive circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070813 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080813 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080813 Year of fee payment: 9 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313114 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080813 Year of fee payment: 9 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080813 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090813 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090813 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100813 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110813 Year of fee payment: 12 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110813 Year of fee payment: 12 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110813 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120813 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120813 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130813 Year of fee payment: 14 |
|
| LAPS | Cancellation because of no payment of annual fees |