JP2960940B2 - Scanning controller for ion beam in ion implanter - Google Patents

Scanning controller for ion beam in ion implanter

Info

Publication number
JP2960940B2
JP2960940B2 JP1239865A JP23986589A JP2960940B2 JP 2960940 B2 JP2960940 B2 JP 2960940B2 JP 1239865 A JP1239865 A JP 1239865A JP 23986589 A JP23986589 A JP 23986589A JP 2960940 B2 JP2960940 B2 JP 2960940B2
Authority
JP
Japan
Prior art keywords
storage device
ion
value
output
down counter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP1239865A
Other languages
Japanese (ja)
Other versions
JPH03102750A (en
Inventor
高一 新倉
勇蔵 櫻田
修 塚越
和浩 樫本
信也 武川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ulvac Inc
Original Assignee
Nihon Shinku Gijutsu KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nihon Shinku Gijutsu KK filed Critical Nihon Shinku Gijutsu KK
Priority to JP1239865A priority Critical patent/JP2960940B2/en
Publication of JPH03102750A publication Critical patent/JPH03102750A/en
Application granted granted Critical
Publication of JP2960940B2 publication Critical patent/JP2960940B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、イオン注入装置におけるイオンビームの走
査制御装置に関するものである。
Description: TECHNICAL FIELD The present invention relates to an ion beam scanning control device in an ion implantation apparatus.

[従来の技術] 従来のイオン注入装置は添付図面の第7図に示すよう
にイオン源Aと、質量分離器Bと、加速管Cと、集束レ
ンズDと、Yスキャンプレートを成す二極静電偏向器E
と、Xスキャンプレートを成す二極静電偏向器Fとで構
成されており、イオン源Aから発生されたイオンビーム
は質量分離器Bで同一電荷の単一原子または分子イオン
にされ、加速管Cで加速された後、集束レンズDで集束
され、そしてYスキャンプレートEおよびXスキャンプ
レートFにより走査されてターゲットG上に照射され
る。
[Prior Art] As shown in FIG. 7 of the accompanying drawings, a conventional ion implantation apparatus is an ion source A, a mass separator B, an accelerating tube C, a focusing lens D, and a dipole static electrode forming a Y scan plate. Electrodeflector E
And a bipolar electrostatic deflector F forming an X scan plate. The ion beam generated from the ion source A is converted into a single atom or molecular ion of the same charge by the mass separator B, After being accelerated by C, the light is focused by a focusing lens D, and scanned by a Y scan plate E and an X scan plate F to irradiate a target G.

XスキャンプレートFでは、約7゜偏向方向をずらせ
るためのオフセットを加えつつ、例えば833Hzの三角波
電圧を印加して走査する。またYスキャンプレートEに
おいては、例えば167Hzの三角波電圧を印加してXYの走
査でリサージュの図形が均一にターゲット上を走査する
ように走査が行われる。その走査図形は第8図に模式的
に示す。
The X scan plate F performs scanning by applying a triangular wave voltage of, for example, 833 Hz while adding an offset for shifting the deflection direction by about 7 °. In the Y scan plate E, for example, a 167 Hz triangular wave voltage is applied, and scanning is performed so that the Lissajous figure scans the target uniformly by XY scanning. The scanning pattern is schematically shown in FIG.

[発明が解決しようとする課題] ところで、イオン注入技術においてターゲットの径が
6インチから8インチへと増大し、また4Mビット、16M
ビットとDRAMの集積度が進むにつれてトレンチ構造が必
須となってきた。
[Problems to be Solved by the Invention] By the way, in the ion implantation technique, the diameter of the target is increased from 6 inches to 8 inches, and 4M bits, 16M
As the integration of bits and DRAMs has increased, trench structures have become essential.

しかし、従来のイオン注入装置では、偏向器とターゲ
ットとの距離を160cmに取ってもイオンビームがターゲ
ットに入射する場所によって入射方向が異り、例えば6
インチのターゲットでは端の方に入射するイオンビーム
と中心に入射するイオンビームとでは入射方向が2.7゜
異り、8インチのターゲットではそれが3.6゜となる。
ターゲットの端と端では、6インチのターゲットの場合
最大5.4゜、8インチのターゲットの場合7.2゜異ること
になる。イオンビームのターゲットに対する入射角が異
ることにより同一立体角のビームレツトをターゲットが
切る面積はターゲットの場所によって異ることになり、
その結果イオン注入量の分布に不均一が生じる。このこ
とは、特に4Mビット以上のCMOS−DRAMのトレンチの側壁
にイオン注入しようとする際著しく影響する。またトレ
ンチの底にイオン注入する場合には、イオンビームの入
射角が場所によって異ることによりシャドーイングが生
じることになる。
However, in the conventional ion implantation apparatus, even if the distance between the deflector and the target is set to 160 cm, the incident direction differs depending on the place where the ion beam is incident on the target.
In the case of an inch target, the incident direction of the ion beam incident on the edge is 2.7 ° different from that of the ion beam incident on the center, and for an 8 inch target, it is 3.6 °.
The ends of the target will differ by up to 5.4 ° for a 6 inch target and 7.2 ° for an 8 inch target. Due to different angles of incidence of the ion beam on the target, the area where the target cuts the beam ret of the same solid angle will vary depending on the location of the target,
As a result, the distribution of the ion implantation amount becomes non-uniform. This has a remarkable effect particularly when attempting to implant ions into the side walls of trenches of a 4 Mbit or more CMOS-DRAM. In the case where ions are implanted into the bottom of the trench, shadowing occurs because the angle of incidence of the ion beam varies depending on the location.

このような問題点を解決するため、先にターゲット上
の全域に同一入射角で入射する平行スキャンビームで走
査することのできるイオン注入装置を提案し、この装置
は、イオンビームを偏向させる第1多重極静電偏向器及
び第1多重極静電偏向器の後方に同一光軸上に配置さ
れ、第1多重極静電偏向器で偏向されたイオンビームの
方向を一定方向にする第1多重極静電偏向器と同一極数
の第2多重極静電偏向器を備え、第2多重極静電偏向器
の各電極を相対応する第1多重極静電偏向器の各電極に
対し光軸を含む同一面内にあって互いに光軸に関して反
対側になるように配置した偏向系を有している。添付図
面の第1図には、各多重極静電偏向器が八重極から成る
場合を例示し、第1八重極静電偏向器Hにおける各電極
は中心軸線に対して対称位置にある第2八重極静電偏向
器Iにおける電極に接続され、そして平行スキャンの条
件を満たすため、各偏向器の各電極には図示したような
電圧を印加すればよいことを提案した。
In order to solve such a problem, an ion implantation apparatus capable of scanning with a parallel scan beam which is incident on the entire area of the target at the same incident angle is proposed. A first multiplex that is disposed on the same optical axis behind the multipole electrostatic deflector and the first multipole electrostatic deflector, and makes the direction of the ion beam deflected by the first multipole electrostatic deflector constant; A second multipole electrostatic deflector having the same number of poles as the polar electrostatic deflector is provided, and each electrode of the second multipole electrostatic deflector is illuminated with respect to each corresponding electrode of the first multipole electrostatic deflector. There is a deflection system arranged in the same plane including the axis and arranged on the opposite sides with respect to the optical axis. FIG. 1 of the accompanying drawings illustrates a case where each multipole electrostatic deflector consists of an octopole, and each electrode in the first octopole electrostatic deflector H has a second symmetrical position with respect to the central axis. It was proposed that a voltage as shown be applied to each electrode of each deflector in order to be connected to the electrodes of the octopole electrostatic deflector I and satisfy the conditions of parallel scanning.

そこで、本発明は、このような先に提案したイオン注
入装置において平行スキャンの条件を満たすような各電
極に印加すべき電圧を発生できるイオンビームの走査制
御装置を提供することを目的としている。
Therefore, an object of the present invention is to provide an ion beam scanning control device capable of generating a voltage to be applied to each electrode so as to satisfy a condition of parallel scanning in such an ion implantation device proposed above.

[課題を解決するための手段] 上記の目的を達成するために、イオンビームの偏向系
に二つの多重極静電偏向器を備えたイオン注入装置にお
ける本発明によるイオンビームの走査制御装置は、 第1の基準電圧Uに関連した情報を記録する第1の記憶
装置と、 この第1の記憶装置に接続され、第1の記憶装置で予め
設定された動作制御信号に応じて基準クロックパルスを
予定の数までカウントして予定のディジタル値を出力す
るアップ・ダウンカウンタと、 このアップ・ダウンカウンタのディジタル出力から第1
の基準電圧Uを発生する第1のD/A変換器と、 アップ・ダウンカウンタの計数値が予定の値に達したと
き、別の基準クロック信号に同期して別の予定のディジ
タル値を出力する、第2の基準電圧Vに関連した情報を
記録する第2の記憶装置と、 第2の記憶装置からのディジタル出力から第2の基準電
圧Vを発生する第2のD/A変換器と、 第1及び第2のD/A変換器でそれぞれ発生された、第1
及び第2の基準電圧U、Vを演算処理して二つの多重極
静電偏向器の各電極に印加すべき電圧を形成する演算回
路と を有することを特徴としている。
Means for Solving the Problems In order to achieve the above object, an ion beam scanning control apparatus according to the present invention in an ion implantation apparatus provided with two multipole electrostatic deflectors in an ion beam deflection system includes: A first storage device for recording information related to the first reference voltage U; a first storage device connected to the first storage device for generating a reference clock pulse in accordance with an operation control signal preset in the first storage device. An up / down counter that counts to a predetermined number and outputs a predetermined digital value; and a first output from the digital output of the up / down counter.
A first D / A converter for generating a reference voltage U, and outputting another predetermined digital value in synchronization with another reference clock signal when the count value of the up / down counter reaches a predetermined value. A second storage device for recording information related to the second reference voltage V, a second D / A converter for generating a second reference voltage V from a digital output from the second storage device, The first and second D / A converters respectively generated by the first and second D / A converters;
And an arithmetic circuit for arithmetically processing the second reference voltages U and V to form voltages to be applied to the respective electrodes of the two multipole electrostatic deflectors.

本発明の好ましい実施例では、第1、第2の各D/A変
換器に各基準電圧の絶対値を調整するためのポテンショ
メータを設けることができる。
In a preferred embodiment of the present invention, each of the first and second D / A converters can be provided with a potentiometer for adjusting the absolute value of each reference voltage.

[実 施 例] 以下、本発明の実施例を添付図面の第2図〜第6図に
基づいて説明する。
Embodiment An embodiment of the present invention will be described below with reference to FIGS. 2 to 6 of the accompanying drawings.

第2図にはイオンビームの偏向系に二つの八重極静電
偏向器を備えたイオン注入装置に適用した本発明による
イオンビームの走査制御装置の一実施例をブロック線図
で示し、1は第1の記憶装置で、この第1の記憶装置1
には、基準電圧Uに関連した情報及び予め設定した動作
制御信号、すなわち、第1の記憶装置1に接続されたア
ップ・ダウンカウンタ2を何時停止させまたアップカウ
ント動作及びダウンカウント動作の切り替えさせるかに
関するデータが記憶されている。第1の記憶装置1から
の動作制御信号に応じてアップカウント動作またはダウ
ンカウント動作を行うアップ・ダウンカウンタ2は第1
のクロック信号発生器3に接続され、この第1のクロッ
クパルス信号発生器3からは電圧Uをアップ、ダウンさ
せる速いクロックパルス信号をアップ・ダウンカウンタ
2へ供給する。このクロックパルス信号発生器3からの
速いクロックパルス信号を第1の記憶装置1からの動作
制御信号に応じてアップカウントまたはダウンカウント
する。アップ・ダウンカウンタ2の出力は一方では第1
のD/A変換器4にまた他方では比較回路5の一方の入力
に接続されている。比較回路5の他方の入力は第1の記
憶装置1に接続され、それで比較回路5はアップ・ダウ
ンカウンタ2で計数された速いクロックパルス信号を第
1の記憶装置1のある番地に記憶されている設定値と比
較するようにされている。比較回路5の出力はシフトレ
ジスタ6の一つの入力に接続され、このシフトレジスタ
6の別の入力には、第2のクロックパルス信号発生器7
が接続されている。この第2のクロックパルス信号発生
器7は電圧Uのスキャンを折り返す時間を設定する遅い
クロックパルス信号を発生する。またシフトレジスタ6
の出力は一方ではアップ・ダウンカウンタ2にまた他方
ではカウンタ8にそれぞれ接続されている。シフトレジ
スタ6は、比較回路5においてアップ・ダウンカウンタ
2からの計数値が第1の記憶装置1で予め設定されてい
る値に達した時、比較回路5からの出力信号を、第2の
クロックパルス信号発生器7からのクロックパルス信号
に同期してカウンタ8へ通し、それによりカウンタ8の
計数値を一つ増やせるように作用する。カウンタ8の出
力は別の基準電圧Vに関連した情報を記憶する第2の記
憶装置9と第1の記憶装置1とに接続され、第2の記憶
装置9はカウンタ8からの計数値に応じてその値に応じ
たV出力数値を出力する。また第1の記憶装置1はカウ
ンタ8からの計数値に応じてその出力における動作制御
信号を変更する。
FIG. 2 is a block diagram showing one embodiment of an ion beam scanning control apparatus according to the present invention applied to an ion implantation apparatus having two octopole electrostatic deflectors in an ion beam deflection system. In the first storage device, the first storage device 1
Information on the reference voltage U and a preset operation control signal, that is, when the up / down counter 2 connected to the first storage device 1 is stopped and the up / down operation is switched between the up / down operation. Is stored. An up / down counter 2 that performs an up-count operation or a down-count operation in response to an operation control signal from the first storage device 1
The first clock pulse signal generator 3 supplies a fast clock pulse signal for increasing and decreasing the voltage U to the up / down counter 2. The fast clock pulse signal from the clock pulse signal generator 3 is counted up or down according to the operation control signal from the first storage device 1. The output of the up / down counter 2 is the first
And to the other input of the comparison circuit 5. The other input of the comparison circuit 5 is connected to the first storage device 1, so that the comparison circuit 5 stores the fast clock pulse signal counted by the up / down counter 2 at an address of the first storage device 1. Is compared with the set value. The output of the comparison circuit 5 is connected to one input of a shift register 6, and the other input of the shift register 6 has a second clock pulse signal generator 7
Is connected. The second clock pulse signal generator 7 generates a slow clock pulse signal for setting the time for turning back the scan of the voltage U. Shift register 6
Is connected to the up / down counter 2 on the one hand and to the counter 8 on the other hand. When the count value from the up / down counter 2 in the comparison circuit 5 reaches a value preset in the first storage device 1, the shift register 6 outputs an output signal from the comparison circuit 5 to a second clock. The signal is passed to the counter 8 in synchronization with the clock pulse signal from the pulse signal generator 7, thereby acting to increase the count value of the counter 8 by one. The output of the counter 8 is connected to a second storage device 9 and a first storage device 1 for storing information related to another reference voltage V, and the second storage device 9 responds to the count value from the counter 8. And outputs a V output numerical value corresponding to the value. The first storage device 1 changes the operation control signal at its output according to the count value from the counter 8.

第2の記憶装置9の出力は第1のD/A変換器4と実質
的に同じ構成の第2のD/A変換器10に接続され、この第
2のD/A変換器10の出力は第1のD/A変換器4の出力と共
にアナログ演算回路11に接続されている。
The output of the second storage device 9 is connected to a second D / A converter 10 having substantially the same configuration as that of the first D / A converter 4, and the output of the second D / A converter 10 Is connected to the analog operation circuit 11 together with the output of the first D / A converter 4.

第3図にはアナログ演算回路11の回路構成の一例を示
し、第1のD/A変換器4と第2のD/A変換器10の出力にそ
れぞれ接続された二つの反転回路12、13と、各々反転、
加算、ゲイン可変機能をもつ演算増幅器から成る四つの
加算回路14〜17とを有し、これらの回路は図示したよう
に接続され、そして八つの出力に図示してない二つの八
重極静電偏向器の各電極に印加すべき異る電圧を発生す
るように構成されている。
FIG. 3 shows an example of the circuit configuration of the analog arithmetic circuit 11, in which two inverting circuits 12, 13 connected to the outputs of the first D / A converter 4 and the second D / A converter 10, respectively. And each inverted,
It has four summing circuits 14 to 17 each composed of an operational amplifier having a function of adding and varying a gain, these circuits are connected as shown, and two octuple electrostatic deflections (not shown) are provided at eight outputs. It is configured to generate a different voltage to be applied to each electrode of the vessel.

このように構成した図示装置の動作について以下説明
する。
The operation of the illustrated apparatus configured as described above will be described below.

アップ・ダウンカウンタ2は、第1の記憶装置1から
の予め設定された動作制御信号に応じて、第1のクロッ
クパルス信号発生器3からの速いクロックパルス信号を
計数し、その計数値は第1のD/A変換器4によりアナロ
グ電圧+Uに変換される。また、アップ・ダウンカウン
タ2の出力計数値は比較回路5で第1の記憶装置1にお
ける予め設定された値と比較され、この予め設定された
値と一致すると、比較回路5は出力信号をシフトレジス
タ6へ供給する。シフトレジスタ6は第2のクロックパ
ルス信号発生器7からの遅いクロックパルス信号の周期
の数周期だけシフトされ、その間アップ・ダウンカウン
タ2の計数を停止させる。一方、シフトレジスタ6は第
2のクロックパルス信号発生器7からの遅いクロックパ
ルス信号に同期してカウンタ8の計数値を一つ増加さ
せ、このカウンタ8の出力計数値の増加に応じて第2の
記憶装置9の所定の番地に記憶されているV出力数値が
第2のD/A変換器10へ送られ、アナログ電圧+Vに変換
される。またカウンタ8の出力計数値は第1の記憶装置
1に供給され、この第1の記憶装置1から出力される値
を別の番地に記憶している別の値に更新させる。
The up / down counter 2 counts a fast clock pulse signal from the first clock pulse signal generator 3 according to a preset operation control signal from the first storage device 1, and the counted value is It is converted to an analog voltage + U by one D / A converter 4. Further, the output count value of the up / down counter 2 is compared with a preset value in the first storage device 1 by the comparison circuit 5, and when the output count value coincides with the preset value, the comparison circuit 5 shifts the output signal. Supply to register 6. The shift register 6 is shifted by several periods of the period of the slow clock pulse signal from the second clock pulse signal generator 7, during which the up / down counter 2 stops counting. On the other hand, the shift register 6 increases the count value of the counter 8 by one in synchronization with the slow clock pulse signal from the second clock pulse signal generator 7, and in accordance with the increase of the output count value of the counter 8, The V output numerical value stored at a predetermined address of the storage device 9 is sent to the second D / A converter 10 and converted into an analog voltage + V. The output count value of the counter 8 is supplied to the first storage device 1, and the value output from the first storage device 1 is updated to another value stored at another address.

シフトレジスタ6による動作停止設定時間後、アップ
・ダウンカウンタ2は計数動作を再開し、新しく設定
(更新)された第1の記憶装置1からの出力値に等しく
なるまで、計数し続け、そして上述の動作が繰返され
る。
After the operation stop set time by the shift register 6, the up / down counter 2 restarts the counting operation and continues counting until it becomes equal to the newly set (updated) output value from the first storage device 1, and The operation of is repeated.

このようにして発生されたアナログ電圧+V、+Uは
第4図及び第5図に示すような波形をもち、そして第3
図に示すアナログ演算回路11に入れられ、+U、+Vは
そのまま出力される共にそれぞれ反転回路12、13で反転
させることにより−U、−Vが得られる。またこれらの
四つの出力電圧をそれぞれ加算回路14〜17で演算処理す
ることにより図示したように残りの四つの出力電圧が得
られる。
The analog voltages + V, + U thus generated have waveforms as shown in FIGS. 4 and 5, and
The signals + U and + V are output as they are in the analog arithmetic circuit 11 shown in the figure, and −U and −V are obtained by inverting them by the inverting circuits 12 and 13, respectively. The four output voltages are subjected to arithmetic processing by the adders 14 to 17, respectively, to obtain the remaining four output voltages as shown.

この場合、各D/A変換器にポテンショメータを組み込
むことにより、電圧U、Vの絶対値を変えることがで
き、これにより元のアナログ電圧+U、+Vの値を変え
ることで、八重極静電偏向器の各電極に印加すべき電圧
を同時に変えることができる。これは、イオンの加速電
圧を変える際に必ず八重極静電偏向器の各電極に印加す
べき電圧を調整する必要があるので、実際の電圧調整操
作の観点から非常に有利である。
In this case, by incorporating a potentiometer in each D / A converter, the absolute values of the voltages U and V can be changed, thereby changing the original values of the analog voltages + U and + V, thereby octopole electrostatic deflection. The voltage to be applied to each electrode of the vessel can be changed simultaneously. This is very advantageous from the viewpoint of the actual voltage adjustment operation because it is necessary to adjust the voltage to be applied to each electrode of the octupole electrostatic deflector when changing the ion acceleration voltage.

第6図にはこれらの電圧による八重極静電偏向器の各
電極の走査の結果、ターゲット(図示してない)に走査
されるビームを示す。
FIG. 6 shows a beam scanned on a target (not shown) as a result of scanning each electrode of the octopole electrostatic deflector by these voltages.

第1のクロックパルス信号発生器3からのクロックパ
ルス信号をアップ・ダウンカウンタ2で計数した数値に
比例した電圧Uによりイオンビームをターゲットの横方
向にスキャンさせ、イオンビームをターゲットの端まで
スキャンさせた時点でアップ・ダウンカウンタ2の出力
値が第1の記憶装置1で設定された値に一致するように
されており、比較器5が一致信号を出力すると、第2の
クロックパルス信号発生器7からのクロックパルス信号
で設定されたある一定の繰返し時間の後、イオンビーム
を反対方向にスキャンさせる。次の横方向のスキャンは
カウンタ8からの出力でアドレスされた第1の記憶装置
1におけるデータにより命令され、こうして図示したよ
うに順次スキャンを繰返し、イオンビームがオーバース
キャンすることなしにターゲットの全域を平行スキャン
することができる。
The clock pulse signal from the first clock pulse signal generator 3 is scanned in the lateral direction of the target by the voltage U proportional to the value counted by the up / down counter 2, and the ion beam is scanned to the end of the target. At this point, the output value of the up / down counter 2 matches the value set in the first storage device 1, and when the comparator 5 outputs a match signal, the second clock pulse signal generator After a certain repetition time set by the clock pulse signal from 7, the ion beam is scanned in the opposite direction. The next horizontal scan is commanded by the data in the first storage device 1 addressed by the output from the counter 8, thus repeating the scan sequentially as shown, and the entire target area without overscanning of the ion beam. Can be scanned in parallel.

ところで、縦方向の走査においてターゲット面上をビ
ームが塗り潰す方法としては、各記憶装置1、9に1走
査の縦方向の間隔をδと設定し、一回の走査の終了する
毎に1/2 δ、1/4 δづつ縦方向にづらしてこれらの全て
の点を記憶させておく方法や、各記憶装置1、9に上か
ら下または下から上への1走査から数走査のデータを入
力しておき、づらす間隔はオフセット電圧として入力す
る方法が考えられ、後者の方法ではオフセット電圧用の
回路が必要となるが、しかし前者の方法に比較してより
細かな塗り潰しが可能となる。
By the way, as a method of filling the beam on the target surface in the vertical scanning, a vertical interval of one scanning is set to δ in each of the storage devices 1 and 9, and 1 / each time one scanning is completed. A method of storing all these points in the vertical direction by 2 δ and 1/4 δ, and storing data from one scan to several scans from top to bottom or from bottom to top in each of the storage devices 1 and 9. It is conceivable that a method of inputting and inputting a gap is input as an offset voltage, and the latter method requires a circuit for the offset voltage, but a finer filling is possible as compared with the former method. .

上記実施例では本発明を八重極静電偏向器に適用する
場合について説明してきたが、当然他の多重極静電偏向
器に対しても単に静電偏向器の電極の数に合わせてアナ
ログ演算回路を設計変更するによって同様に適用でき
る。
In the above embodiment, the case where the present invention is applied to the octupole electrostatic deflector has been described. The same can be applied by redesigning the circuit.

またターゲット(ウエハ)面上にビームを塗り潰す方
法として上記の二つの方法に代えてオフセット電圧を決
定する方法でδを何分割するかを決定するようにしても
よい。
Further, as a method of painting the beam on the target (wafer) surface, the number of divisions of δ may be determined by a method of determining an offset voltage instead of the above two methods.

さらに、第1の記憶装置のデータを変更して縦方向の
走査密度を変え、そして第1のクロックパルス信号発生
装置を調整して横方向のスピードを変化させることによ
りターゲットへのビームの打ち込み、シート抵抗の測定
マップにより位置的なドーズ量の補正を行うことができ
る。
Further, changing the data in the first storage device to change the scanning density in the vertical direction, and adjusting the first clock pulse signal generator to change the speed in the horizontal direction to drive the beam into the target; The positional dose amount can be corrected using the sheet resistance measurement map.

[発明の効果] 以上説明してきたように、本発明によれば、二つの基
準電圧U、Vを発生し、これらの電圧の関数に基づいて
多重極静電偏向器の各電極に印加される電圧を制御でき
るように構成しているので、パラレルイオンビームを利
用したイオン注入装置においてターゲット上でビーム入
射角が平行なビームを走査することができ、またビーム
エネルギが変化した場合でも各電極電圧を一定の比率で
調整することができる。
[Effects of the Invention] As described above, according to the present invention, two reference voltages U and V are generated and applied to each electrode of the multipole electrostatic deflector based on a function of these voltages. Since the configuration is such that the voltage can be controlled, it is possible to scan a beam with a parallel beam incident angle on a target in an ion implanter using a parallel ion beam. Can be adjusted at a fixed ratio.

【図面の簡単な説明】[Brief description of the drawings]

第1図は本発明の適用される二つの八重極静電偏向器を
備えたイオン注入装置における偏向電極の電気的接続関
係及び各電極に印加される電圧を例示する概略線図、第
2図は本発明の実施例を示す概略ブロック線図、第3図
は第2図におけるアナログ演算回路の一例を示すブロッ
ク線図、第4図及び第5図はそれぞれ電圧U及び電圧V
の時間的変化を示す概略線図、第6図はターゲット面上
における走査の仕方を示す概略線図、第7図は従来のイ
オン注入装置の一例を示す概略線図、第8図は第7図の
従来のイオン注入装置による走査形態を示す概略線図で
ある。 図中 1:第1の記憶装置 2:アップ・ダウンカウンタ 3:第1のクロックパルス信号発生器 4:第1のD/A変換器 5:比較器 6:シフトレジスタ 7:第2のクロックパルス信号発生器 8:カウンタ 9:第2の記憶装置 10:第2のD/A変換器 11:アナログ演算回路
FIG. 1 is a schematic diagram illustrating an electrical connection relationship between deflection electrodes and a voltage applied to each electrode in an ion implantation apparatus having two octupole electrostatic deflectors to which the present invention is applied, and FIG. FIG. 3 is a schematic block diagram showing an embodiment of the present invention, FIG. 3 is a block diagram showing an example of an analog arithmetic circuit in FIG. 2, and FIGS. 4 and 5 are voltages U and V, respectively.
FIG. 6 is a schematic diagram showing a manner of scanning on a target surface, FIG. 7 is a schematic diagram showing an example of a conventional ion implantation apparatus, and FIG. FIG. 4 is a schematic diagram showing a scanning form by the conventional ion implantation apparatus shown in FIG. In the figure, 1: first storage device 2: up / down counter 3: first clock pulse signal generator 4: first D / A converter 5: comparator 6: shift register 7: second clock pulse Signal generator 8: Counter 9: Second storage device 10: Second D / A converter 11: Analog operation circuit

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平1−157047(JP,A) 特開 昭62−287557(JP,A) (58)調査した分野(Int.Cl.6,DB名) H01J 37/317 H01J 37/147 H01L 21/265 ────────────────────────────────────────────────── ─── Continuation of the front page (56) References JP-A 1-157047 (JP, A) JP-A 62-287557 (JP, A) (58) Fields investigated (Int. Cl. 6 , DB name) H01J 37/317 H01J 37/147 H01L 21/265

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】イオンビームの偏向系に二つの多重極静電
偏向器を備えたイオン注入装置におけるイオンビームの
走査制御装置において、 第1の基準電圧Uに関連した情報を記録する第1の記憶
装置と、 この第1の記憶装置に接続され、第1の記憶装置で予め
設定された動作制御信号に応じて基準クロックパルスを
予定の数までカウントして予定のディジタル値を出力す
るアップ・ダウンカウンタと、 このアップ・ダウンカウンタのディジタル出力から第1
の基準電圧Uを発生する第1のD/A変換器と、 アップ・ダウンカウンタの計数値が予定の値に達したと
き、別の基準クロック信号に同期して別の予定のディジ
タル値を出力する、第2の基準電圧Vに関連した情報を
記録する第2の記憶装置と、 第2の記憶装置からのディジタル出力から第2の基準電
圧Vを発生する第2のD/A変換器と、 第1及び第2のD/A変換器でそれぞれ発生された、第1
及び第2の基準電圧U、Vを演算処理して二つの多重極
静電偏向器の各電極に印加すべき電圧を形成する演算回
路と を有することを特徴とするイオン注入装置におけるイオ
ンビームの走査制御装置。
1. An ion beam scanning control apparatus in an ion implantation apparatus having two multipole electrostatic deflectors in an ion beam deflection system, wherein a first information for recording information related to a first reference voltage U is recorded. A storage device, connected to the first storage device, for counting reference clock pulses to a predetermined number in accordance with an operation control signal preset in the first storage device and outputting a predetermined digital value; A down counter and a first output from the digital output of the up / down counter
A first D / A converter for generating a reference voltage U, and outputting another predetermined digital value in synchronization with another reference clock signal when the count value of the up / down counter reaches a predetermined value. A second storage device for recording information related to the second reference voltage V, a second D / A converter for generating a second reference voltage V from a digital output from the second storage device, The first and second D / A converters respectively generated by the first and second D / A converters;
And an arithmetic circuit for calculating the second reference voltages U and V to form voltages to be applied to the respective electrodes of the two multipole electrostatic deflectors. Scan control device.
【請求項2】第1及び第2のD/A変換器の各々が各基準
電圧U、Vの絶対値を調整するためのポテンショメータ
を備えていることを特徴とする請求項1に記載のイオン
ビームの走査制御装置。
2. The ion according to claim 1, wherein each of the first and second D / A converters includes a potentiometer for adjusting the absolute value of each of the reference voltages U and V. Beam scanning controller.
JP1239865A 1989-09-18 1989-09-18 Scanning controller for ion beam in ion implanter Expired - Fee Related JP2960940B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1239865A JP2960940B2 (en) 1989-09-18 1989-09-18 Scanning controller for ion beam in ion implanter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1239865A JP2960940B2 (en) 1989-09-18 1989-09-18 Scanning controller for ion beam in ion implanter

Publications (2)

Publication Number Publication Date
JPH03102750A JPH03102750A (en) 1991-04-30
JP2960940B2 true JP2960940B2 (en) 1999-10-12

Family

ID=17051035

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1239865A Expired - Fee Related JP2960940B2 (en) 1989-09-18 1989-09-18 Scanning controller for ion beam in ion implanter

Country Status (1)

Country Link
JP (1) JP2960940B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3455168B2 (en) 1999-07-19 2003-10-14 古河電気工業株式会社 Receptacle module

Also Published As

Publication number Publication date
JPH03102750A (en) 1991-04-30

Similar Documents

Publication Publication Date Title
EP0398269B1 (en) Ion implantation apparatus
US4283631A (en) Bean scanning and method of use for ion implantation
EP0431757B1 (en) Ion implanter scanning mechanism
US7544957B2 (en) Non-uniform ion implantation
JPH0526328B2 (en)
US6661016B2 (en) Ion implantation uniformity correction using beam current control
EP0263032B1 (en) Primary particle beam irradiation apparatus and method of irradiation thereof
JP2960940B2 (en) Scanning controller for ion beam in ion implanter
KR20040005988A (en) Method and apparatus for ion implantation with variable spatial frequency scan lines
JPH025343A (en) Ion implantation
JPH0237657A (en) Ion implanter for semiconductor substrate
JP5766726B2 (en) Method for improving implantation uniformity in photoresist outgassing
JPS5911180B2 (en) A device that directs charged particles to a target
JP3379128B2 (en) Ion implanter
JPH063720B2 (en) Focused ion beam device
JPH07142023A (en) Parallel scan type ion implantation device
JPH06310082A (en) Beam orbit restoring method in ion implanting device
JPH0448543A (en) Ion implanter for semiconductor board
JPS63128540A (en) Ion implanting apparatus
US5235257A (en) CRT scan system dynamic focus circuit
JP2008096580A (en) Charged particle beam drawing device and drawing method
JPS6324061A (en) Ion implantation device
JP2918344B2 (en) Scanning electron microscope
JPH05343309A (en) Charged particle beam drawing apparatus
JPH0317947A (en) Ion implanting device

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080730

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090730

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees