JP2957466B2 - Cell switching equipment with discard priority control function - Google Patents
Cell switching equipment with discard priority control functionInfo
- Publication number
- JP2957466B2 JP2957466B2 JP7453396A JP7453396A JP2957466B2 JP 2957466 B2 JP2957466 B2 JP 2957466B2 JP 7453396 A JP7453396 A JP 7453396A JP 7453396 A JP7453396 A JP 7453396A JP 2957466 B2 JP2957466 B2 JP 2957466B2
- Authority
- JP
- Japan
- Prior art keywords
- cells
- buffer memory
- common buffer
- buffers
- threshold value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
Description
【０００１】[0001]
【発明の属する技術分野】この発明は、音声・データ・
画像などのマルチメディアの種々の情報をブロック化し
たセルを中継し、高速で交換する廃棄優先制御機能付き
セル交換装置に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention
The present invention relates to a cell switching device with a discard priority control function that relays cells obtained by blocking various types of multimedia information such as images and exchanges them at high speed.
【０００２】[0002]
【従来の技術】図７は、樋口他”ＡＴＭセルスイッチに
おける優先制御方法の検討”１９９３年電子情報通信学
会春季大会Ｂ−４８８で示されたＡＴＭスイッチの廃棄
優先制御方式である。図７で示されているのは、共通バ
ッファメモリ内に形成される出線キューである。一般
に、共通バッファ形のＡＴＭスイッチでは、複数の入出
線で共通してバッファメモリを使用し、セルを書き込ん
だ共通バッファメモリのアドレスにより出線対応の待ち
行列を形成する。この待ち行列の先頭にあるアドレスか
らそれぞれ対応する出線に対し共通バッファメモリから
セルを読み出すことによりセルの交換を行う。セルを書
き込んだアドレスにより待ち行列を形成するので、論理
的には共通バッファメモリ内に出線毎にキューが形成さ
れていることになる。図９では、この共通バッファメモ
リに形成される出線キューに制御しきい値Ｃを設け、出
線キューの長さがＣを超えると当該出線宛の非優先クラ
スのセルを要求品質まで廃棄し、優先クラス用のセルバ
ッファを確保するという方式により廃棄優先制御を行
う。2. Description of the Related Art FIG. 7 shows a discard priority control method of an ATM switch disclosed in Higuchi et al., "Study of Priority Control Method in ATM Cell Switch", 1993 Spring Meeting of IEICE B-488. FIG. 7 shows an outgoing line queue formed in the common buffer memory. Generally, in a common buffer type ATM switch, a buffer memory is commonly used for a plurality of input / output lines, and a queue corresponding to an output line is formed by an address of the common buffer memory in which a cell is written. The cells are exchanged by reading the cells from the common buffer memory for the corresponding outgoing lines from the address at the head of the queue. Since a queue is formed by the address at which the cell is written, a queue is logically formed for each output line in the common buffer memory. In FIG. 9, a control threshold value C is provided for an outgoing line queue formed in the common buffer memory, and when the length of the outgoing line queue exceeds C, cells of the non-priority class addressed to the outgoing line are discarded to the required quality. Then, discard priority control is performed by a method of securing a cell buffer for the priority class.
【０００３】[0003]
【発明が解決しようとする課題】共通バッファ内に形成
される出線キューにしきい値を設けることにより廃棄優
先制御を行うと、各出線宛の廃棄されやすいセルは出線
キューに設定されたしきい値以上にはバッファメモリに
ためられることはない。各出線対応の制御しきい値Ｃの
総和は共通バッファメモリの容量よりも小さくなければ
この廃棄優先制御は実現することができない。しかし、
制御しきい値Ｃの総和をそうバッファ量よりも小さくす
ると、廃棄されやすいセルに対しては共通バッファ形Ａ
ＴＭスイッチが持つ複数の出線でバッファメモリを共有
するという長所を生かすことができない。When discard priority control is performed by setting a threshold value for an outgoing line queue formed in a common buffer, cells that are likely to be discarded for each outgoing line are set in the outgoing line queue. There is no accumulation in the buffer memory above the threshold. Unless the sum of the control thresholds C corresponding to the respective outgoing lines is smaller than the capacity of the common buffer memory, the discard priority control cannot be realized. But,
When the sum of the control thresholds C is smaller than the buffer amount, the common buffer type A
The advantage that the buffer memory is shared by a plurality of output lines of the TM switch cannot be utilized.
【０００４】この発明は、上記のような問題を解決する
ためになされたもので、共通バッファ形ＡＴＭスイッチ
の複数の出線でバッファメモリを共有するという長所を
生かしたまま、廃棄優先制御を行うことを目的とする。SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned problem. Discarding priority control is performed while taking advantage of the fact that a plurality of output lines of a common buffer type ATM switch share a buffer memory. The purpose is to:
【０００５】請求項１に記載された第１の発明は、共通
バッファ形ＡＴＭスイッチが持つ複数の入出線でバッフ
ァメモリを共用するのでバッファメモリの利用効率が良
いという特性を生かしたままで廃棄優先制御を的確に実
現することができる廃棄優先制御機能付きセル交換装置
を得ようとするものである。According to the first aspect of the present invention, a plurality of input / output lines of a common buffer type ATM switch share a buffer memory, so that discard priority control is performed while utilizing the characteristic that the buffer memory is used efficiently. The purpose of the present invention is to obtain a cell switching device with a discard priority control function that can accurately realize the above.
【０００６】請求項２に記載された第２の発明は、共通
バッファ形ＡＴＭスイッチが持つ複数の入出線でバッフ
ァメモリを共用するのでバッファメモリの利用効率が良
いという特性を生かしたままで廃棄優先制御をより的確
に実現することができる廃棄優先制御機能付きセル交換
装置を得ようとするものである。In a second aspect of the present invention, a plurality of input / output lines of a common buffer type ATM switch share a buffer memory, so that discard priority control is performed while taking advantage of the characteristic that the buffer memory utilization efficiency is high. Is intended to obtain a cell switching device with a discard priority control function that can more accurately realize the above.
【０００７】請求項３に記載された第３の発明は、共通
バッファ形ＡＴＭスイッチが持つ複数の入出線でバッフ
ァメモリを共用するのでバッファメモリの利用効率が良
いという特性を生かしたままで廃棄優先制御を一層的確
に実現することができる廃棄優先制御機能付きセル交換
装置を得ようとするものである。A third invention according to a third aspect of the present invention is that a plurality of input / output lines of a common buffer type ATM switch share a buffer memory, so that discard priority control is performed while utilizing the characteristic that the use efficiency of the buffer memory is high. The purpose of the present invention is to obtain a cell switching device with a discard priority control function that can more accurately realize the above.
【０００８】請求項４に記載された第４の発明は、共通
バッファ形ＡＴＭスイッチが持つ複数の入出線でバッフ
ァメモリを共用するのでバッファメモリの利用効率が良
いという特性を生かしたままで廃棄優先制御を更に的確
に実現することができる廃棄優先制御機能付きセル交換
装置を得ようとするものである。According to a fourth aspect of the present invention, a plurality of input / output lines of a common buffer type ATM switch share a buffer memory, so that discard priority control is performed while taking advantage of the characteristic that the use efficiency of the buffer memory is high. Is intended to obtain a cell switching device with a discard priority control function that can more accurately realize the above.
【０００９】請求項５に記載された第５の発明は、共通
バッファ形ＡＴＭスイッチが持つ複数の入出線でバッフ
ァメモリを共用するのでバッファメモリの利用効率が良
いという特性を生かしたままで廃棄優先制御を一段と的
確に実現することができる廃棄優先制御機能付きセル交
換装置を得ようとするものである。In a fifth aspect of the present invention, a plurality of input / output lines of a common buffer type ATM switch share a buffer memory, so that discard priority control is performed while utilizing the characteristic that the buffer memory is used efficiently. The purpose of the present invention is to obtain a cell switching device with a discard priority control function that can more accurately realize the above.
【００１０】[0010]
【００１１】請求項６に記載された第６の発明は、共通
バッファ形ＡＴＭスイッチが持つ複数の入出線でバッフ
ァメモリを共用するのでバッファメモリの利用効率が良
いという特性を生かしたままで廃棄優先制御を的確に実
現することができるとともに、優先度の低いセルが優先
度の高いセルの影響を受けにくくするよう廃棄優先制御
をより適切に行なうことができる廃棄優先制御機能付き
セル交換装置を得ようとするものである。[0011] The sixth aspect of the present invention as set forth in claim 6, discard priority control while utilizing a characteristic that the utilization efficiency of the buffer memory is good because the shared buffer memory in a plurality of input and line with the shared buffer ATM switch And a cell exchange device with a discard priority control function capable of more appropriately performing discard priority control so that low-priority cells are less affected by high-priority cells. It is assumed that.
【００１２】請求項７に記載された第７の発明は、共通
バッファ形ＡＴＭスイッチが持つ複数の入出線でバッフ
ァメモリを共用するのでバッファメモリの利用効率が良
いという特性を生かしたままで廃棄優先制御を的確に実
現することができるとともに、優先度の低いセルが優先
度の高いセルの影響を受けにくくするよう廃棄優先制御
を一層適切に行なうことができる廃棄優先制御機能付き
セル交換装置を得ようとするものである。[0012] The seventh aspect of the present invention as set forth in claim 7, discard priority control while utilizing a characteristic that the utilization efficiency of the buffer memory is good because the shared buffer memory in a plurality of input and line with the shared buffer ATM switch And a cell switching device with a discard priority control function capable of more appropriately performing discard priority control so that low priority cells are less affected by high priority cells. It is assumed that.
【００１３】請求項８に記載された第８の発明は、共通
バッファ形ＡＴＭスイッチが持つ複数の入出線でバッフ
ァメモリを共用するのでバッファメモリの利用効率が良
いという特性を生かしたままで廃棄優先制御を的確に実
現することができるとともに、優先度の低いセルが優先
度の高いセルの影響を受けにくくするよう廃棄優先制御
を更に適切に行なうことができる廃棄優先制御機能付き
セル交換装置を得ようとするものである。[0013] eighth aspect of according to claim 8, discard priority control while utilizing a characteristic that the utilization efficiency of the buffer memory is good because the shared buffer memory in a plurality of input and line with the shared buffer ATM switch And a cell switching device with a discard priority control function capable of more appropriately performing discard priority control so that low priority cells are hardly affected by high priority cells. It is assumed that.
【００１４】請求項９に記載された第９の発明は、共通
バッファ形ＡＴＭスイッチが持つ複数の入出線でバッフ
ァメモリを共用するのでバッファメモリの利用効率が良
いという特性を生かしたままで廃棄優先制御を的確に実
現することができるとともに、優先度の低いセルが優先
度の高いセルの影響を受けにくくするよう廃棄優先制御
を一段と適切に行なうことができる廃棄優先制御機能付
きセル交換装置を得ようとするものである。[0014] A ninth invention according to claim 9, discard priority control while utilizing a characteristic that the utilization efficiency of the buffer memory is good because the shared buffer memory in a plurality of input and line with the shared buffer ATM switch And a cell switching device with a discard priority control function that can more appropriately perform discard priority control so that low priority cells are less likely to be affected by high priority cells. It is assumed that.
【００１５】請求項１０に記載された第１０の発明は、
共通バッファ形ＡＴＭスイッチが持つ複数の入出線でバ
ッファメモリを共用するのでバッファメモリの利用効率
が良いという特性を生かしたままで廃棄優先制御を的確
に実現することができるとともに、優先度の低いセルが
優先度の高いセルの影響を受けにくくするよう廃棄優先
制御をより一段と適切に行なうことができる廃棄優先制
御機能付きセル交換装置を得ようとするものである。[0015] A tenth invention according to claim 10,
Since the buffer memory is shared by a plurality of input / output lines of the common buffer type ATM switch, the priority of discarding priority control can be accurately realized while taking advantage of the characteristic that the use efficiency of the buffer memory is high. An object of the present invention is to provide a cell switching device with a discard priority control function that can more appropriately perform discard priority control so as to be less susceptible to a cell having a higher priority.
【００１６】[0016]
【００１７】[0017]
【課題を解決するための手段】第１〜第５の発明に係る
廃棄優先制御機能付きセル交換装置では、共通バッファ
メモリにしきい値を設け、共通バッファメモリに蓄積さ
れているセル数がこのしきい値よりも少ない時には廃棄
されにくいセルおよび廃棄されやすいセルを共通バッフ
ァメモリに書き込み、大きい場合には廃棄されにくいセ
ルのみを書き込むように制御を行う。In the cell switching apparatus with the discard priority control function according to the first to fifth aspects of the present invention, a threshold value is provided in the common buffer memory, and the number of cells stored in the common buffer memory is equal to the threshold value. When the value is smaller than the threshold value, control is performed such that cells that are not easily discarded and cells that are likely to be discarded are written into the common buffer memory, and when the value is larger, only the cells that are not easily discarded are written.
【００１８】[0018]
【００１９】第６〜第１０の発明に係る廃棄優先制御機
能付きセル交換装置では、共通バッファメモリにしきい
値を設け、共通バッファメモリに蓄積されている廃棄さ
れやすいセル数がこのしきい値よりも少ない時には廃棄
されにくいセルおよび廃棄されやすいセルを共通バッフ
ァメモリに書き込み、大きい場合には廃棄されにくいセ
ルのみを書き込むように制御を行う。In the cell switching apparatus with a discard priority control function according to the sixth to tenth aspects, a threshold value is provided in the common buffer memory, and the number of easily discarded cells stored in the common buffer memory is determined by the threshold value. When the number is small, control is performed such that cells that are not easily discarded and the cells that are likely to be discarded are written in the common buffer memory, and when the number is large, only the cells that are not easily discarded are written.
【００２０】[0020]
【００２１】この発明は、次のような作用を有してい
る。第１〜第１０の発明により、共通バッファ形ＡＴＭ
スイッチが持つ複数の入出線でバッファメモリを共用す
るのでバッファメモリの利用効率が良いという特性を生
かしたままで廃棄優先制御を実現することができる。ま
た、第６〜第１０の発明によれば、バッファメモリがセ
ルの廃棄優先度により分割されるので優先度の低いセル
が優先度の高いセルの影響を受けにくくすることができ
る。The present invention has the following operation. According to the first to tenth aspects, a common buffer type ATM is provided.
Since the buffer memory is shared by a plurality of input / output lines of the switch, discard priority control can be realized while utilizing the characteristic that the use efficiency of the buffer memory is high. Further, according to the sixth to tenth aspects, the buffer memory is divided according to the cell discarding priority, so that the low-priority cells can be less affected by the high-priority cells.
【００２２】[0022]
実施の形態１．以下、この発明の一実施形態を図につい
て説明する。図１は、第１の発明の一実施形態を示す図
である。図１において、１0〜１3は宛先情報としての出
線番号を含むヘッダ部とデータ部よりなるＡＴＭセルを
入力する入線、７0〜７3は前記セルがそのヘッダ部にて
指定された宛先に応じて出力される出線である。ここで
は、簡単のため入線数および出線数をそれぞれ４本にし
ているが、入線、出線の本数は４本に限定されるもので
はない。２は入線より入力されたＡＴＭセルのヘッダ部
の解析を行うヘッダ処理であり、６はヘッダ処理２を通
過したセルが書き込まれる共通バッファメモリ（以下、
ＳＢＭと略す）である。８はＳＢＭ６に対してＳＢＭし
きい値を設定するＳＢＭしきい値設定である。３はヘッ
ダ処理２からの情報を元にＳＢＭ６へのセルの書き込み
を制御し、また必要に応じてＡＴＭセルの廃棄を行う書
き込み・廃棄制御である。４はヘッダ処理２を通過した
セルがＳＢＭに書き込まれるアドレスを宛先別に管理す
るアドレスキュー（以下、ＡＱと略す）であり、５は共
通バッファメモリからのセルの読み出しを制御する読み
出し制御である。入線数および出線数は任意の数が可能
であるが、ここでは簡単のため入線数および出線数を４
本にしている。Embodiment 1 FIG. Hereinafter, an embodiment of the present invention will be described with reference to the drawings. FIG. 1 is a diagram showing an embodiment of the first invention. In Figure 1, 1 0-1 3 inputs the header portion and an ATM cell consisting of data unit including the outgoing line number as destination information incoming lines, 7 0-7 3 designated by the cell whose header part This is an outgoing line output according to the destination. Here, the number of incoming lines and the number of outgoing lines are each four for simplicity, but the number of incoming and outgoing lines is not limited to four. Reference numeral 2 denotes a header process for analyzing a header portion of an ATM cell input from an incoming line. Reference numeral 6 denotes a common buffer memory (hereinafter, referred to as a buffer memory) in which cells passing through the header process 2 are written.
SBM). 8 is an SBM threshold setting for setting an SBM threshold for the SBM 6. Reference numeral 3 denotes write / discard control for controlling the writing of cells to the SBM 6 based on the information from the header processing 2 and for discarding ATM cells as necessary. Reference numeral 4 denotes an address queue (hereinafter, abbreviated as AQ) for managing an address at which a cell that has passed the header processing 2 is written to the SBM for each destination, and reference numeral 5 denotes read control for controlling reading of a cell from the common buffer memory. The number of incoming and outgoing lines can be any number, but here the number of incoming and outgoing lines is 4 for simplicity.
I'm in a book.
【００２３】次に、動作について説明する。ここで、説
明するセルは固定長で、ランダムまたは、バーストトラ
ヒックとして到着するものであり、入線１0〜１3に入力
される前にセル入力位相が調整されて、全入線からのセ
ル入力は同一の位相で供給されるものとする。また、入
力されるセルには２クラスの廃棄優先度があり、廃棄さ
れにくいセル（高優先セルと呼ぶ）と廃棄されやすいセ
ル（低優先セルと呼ぶ）があるものとする。Next, the operation will be described. Here, the cell described has a fixed length, random or, which arrives as a burst traffic, and the cell input phase is adjusted prior to input to the input line 1 0-1 3, the cell input from all incoming lines are It is assumed that they are supplied in the same phase. Also, it is assumed that the input cells have two classes of discarding priorities, and there are cells that are difficult to discard (called high priority cells) and cells that are easily discarded (called low priority cells).
【００２４】ＳＢＭしきい値設定８は、このセル交換装
置が収容している回線の状況に応じて、例えば図３に示
すテーブルを元に以下のアルゴリズムでしきい値を計算
する。ここでは、図３に示すテーブルの分割は簡単のた
め５段階とするが、この分割数はシステムに応じて変更
されるべきものである。 １）収容している回線のなかで高優先セルの割合が最も
大きい回線を一つ選び、その割合に等しい負荷がかかっ
ている回線が１回線のみ存在する場合に必要なバッファ
数を求める。 ２）残りの回線の高優先セルの割合をすべて前記１）で
選択した回線と等しいとみなし、その割合に等しい負荷
率の回線が１回線増加した場合に付加するバッファ数を
回線数分だけ前記１）で求めたバッファ数に加える。 ３）前記２）で求めたバッファ数を総バッファ数から減
算し、しきい値とする。一例として最も高優先セルの割
合が大きい回線の割合が０．７であった場合、このアル
ゴリズムに従った計算式の１例を以下に示す。ただし、
ＳＢＭ６のバッファメモリの総数をＢセルとする。 しきい値＝Ｂ−（ＸＤ＋ＹＤ×３）ここで、ＸＤは１回線の場合に必要なバッファ数（単
位：セル）、ＹＤは１回線増加毎に付加するバッファ数
（単位：セル）である。 ＹＤは、図３に示すように、回
線の負荷率に応じて求められる値であって、ＸＤとは異
なる値となるものである。 The SBM threshold value setting 8 calculates a threshold value according to the following algorithm based on, for example, a table shown in FIG. Here, the table division shown in FIG. 3 is divided into five stages for simplicity, but the number of divisions should be changed according to the system. 1) A line having the highest ratio of high priority cells is selected from among the accommodated lines, and the number of buffers necessary when only one line is loaded with a load equal to the ratio is obtained. 2) The ratio of the high-priority cells of the remaining lines is assumed to be equal to the line selected in 1), and the number of buffers to be added when the number of lines having a load factor equal to the ratio increases by one is equal to the number of lines. Add to the number of buffers obtained in 1). 3) The number of buffers obtained in 2) is subtracted from the total number of buffers to obtain a threshold value. As an example, when the ratio of the line with the highest ratio of the highest priority cell is 0.7, one example of a calculation formula according to this algorithm is shown below. However,
Let the total number of buffer memories of the SBM 6 be B cells. Threshold value = B− (XD + YD × 3) where XD is the number of buffers (single
Place: cell), YD is the number of buffers added for each additional line
(Unit: cell). YD, as shown in FIG.
This is a value obtained according to the load factor of the wire, and is different from XD.
Value.
【００２５】ＳＢＭ６に蓄積されているセルの数がＳＢ
Ｍしきい値設定８により設定されるしきい値を超えてい
ない場合の動作について説明する。いま、入線１0〜１3
に有効セルが到着したとすると、ヘッダ処理２において
ヘッダの解析が行われ、解析結果は書き込み・廃棄制御
３に送られる。また、ヘッダ解析の終わったセルはＳＢ
Ｍ６に送られる。書き込み・廃棄制御３ではヘッダ処理
２からＳＢＭ６に送られたセルが書き込まれるアドレス
を決定し、このアドレスをＡＱ４に送る。また、ＳＢＭ
６では書き込み・廃棄制御３で決定されたアドレスにヘ
ッダ処理２より送られてくるセルが書き込まれる。ＡＱ
４では、図２に示すように書き込み・廃棄制御３から送
られてくるアドレスが出線対応に待ち行列を構成する。
ＳＢＭに蓄積されているセル数が、設定されているしき
い値を超えていない場合には、高優先セルと低優先セル
の両方が書き込み・廃棄制御で同様に処理される。従っ
て、高優先セル、低優先セルともにＳＢＭ６に書き込ま
れ、そのアドレスはＡＱ４で待ち行列に加えられる。読
み出し制御はＡＱ４より出線７0〜７3のそれぞれに対応
した待ち行列の先頭にあるアドレスを取り出し、そのア
ドレスが示すセルがＳＢＭ６より読み出され、出線７0
〜７3に出力されるように制御する。If the number of cells stored in SBM 6 is SB
The operation in the case where the threshold value set by the M threshold value setting 8 is not exceeded will be described. Now, the incoming line 1 0-1 3
Assuming that a valid cell has arrived, the header is analyzed in the header processing 2, and the analysis result is sent to the write / discard control 3. The cell whose header analysis has been completed is SB
Sent to M6. In the write / discard control 3, the address where the cell sent from the header processing 2 to the SBM 6 is written is determined, and this address is sent to the AQ4. Also, SBM
In step 6, the cell sent from the header processing 2 is written at the address determined by the write / discard control 3. AQ
In 4, the address sent from the write / discard control 3 forms a queue corresponding to the outgoing line as shown in FIG.
If the number of cells stored in the SBM does not exceed the set threshold, both the high-priority cell and the low-priority cell are processed in the same manner by the write / discard control. Therefore, both the high-priority cell and the low-priority cell are written to the SBM 6, and the address is added to the queue in AQ4. Read control takes the address at the head of the corresponding queue to respective outgoing lines 7 0-7 3 than AQ4, cell indicated by the address is read out from SBM6, the outgoing line 7 0
Controlled so as to be output to 7-3.
【００２６】次に、負荷が集中してＳＢＭ６に蓄積され
ているセルの数がＳＢＭしきい値設定８により設定され
るしきい値を超えている場合の動作について説明する。
入線１0〜１3に有効セルが到着すると、ヘッダ処理２に
おいてヘッダの解析が行われ、解析結果は書き込み・廃
棄制御３に送られる。また、ヘッダ解析の終わったセル
はＳＢＭ６に送られる。ＳＢＭに蓄積されているセル数
が、設定されているしきい値を超えている場合には、高
優先セルについてのみ書き込み・廃棄制御でＳＢＭ６へ
の書き込みアドレスが決定され、このアドレスがＡＱ４
に送られる。またＳＢＭ６では書き込み・廃棄制御３で
決定されたアドレスにヘッダ処理２より送られてくるセ
ルが書き込まれる。一方、低優先セルは書き込み・廃棄
制御３での処理が行われず廃棄される。従って、この状
態では高優先セルのみが交換され、低優先セルは廃棄す
るという廃棄優先制御が行われる。負荷の集中が収ま
り、ＳＢＭ６に蓄積されているセルの数がＳＢＭしきい
値設定８により設定されるしきい値を超えていない状態
になると高優先セルと低優先セルの両方が交換されるよ
うになる。Next, the operation in the case where the number of cells accumulated in the SBM 6 due to the concentrated load exceeds the threshold set by the SBM threshold setting 8 will be described.
If a valid cell arrives at the input line 1 0-1 3, in the header processing 2 analyzes the header is performed, the analysis result is sent to the write-drop control 3. The cell for which the header analysis has been completed is sent to the SBM 6. When the number of cells stored in the SBM exceeds the set threshold value, the write address to the SBM 6 is determined by the write / discard control only for the high-priority cells, and this address is set to AQ4.
Sent to In the SBM 6, the cell sent from the header process 2 is written at the address determined by the write / discard control 3. On the other hand, the low-priority cell is discarded without performing the processing in the write / discard control 3. Accordingly, in this state, discard priority control is performed such that only the high priority cells are exchanged and the low priority cells are discarded. When the concentration of the load stops and the number of cells stored in the SBM 6 does not exceed the threshold value set by the SBM threshold value setting 8, both the high priority cell and the low priority cell are exchanged. become.
【００２７】実施の形態２．次に、第２の発明の一実施
形態を説明する。セル交換装置の構成は図１と同様であ
る。以下動作を説明する。ＳＢＭしきい値設定８はこの
セル交換装置が収容している回線の状況に応じて、例え
ば図３に示すテーブルを元に、以下のアルゴリズムでし
きい値を計算する。 １）収容している回線のなかで高優先セルの割合が最も
大きい回線を一つ選び、その割合に等しい負荷がかかっ
ている回線が１回線のみ存在する場合に必要なバッファ
数を求める。 ２）他の回線について、それぞれの高優先セルの割合に
等しい負荷がかかっている状態で同じ負荷率の回線が１
回線増加した場合に付加するバッファ数を求めて前記
１）で求めたバッファ数に加える。 ３）前記２）で求めたバッファ数を総バッファ数から減
算し、しきい値とする。例えば、それぞれの回線の高優
先セルの割合が０．７、０．５、０．３、０．１であっ
た場合、このアルゴリズムに従った計算式の一例を以下
に示す。ただし、ＳＢＭ６のバッファメモリの総数をＢ
セルとする。 しきい値＝Ｂ−（ＸＤ＋ＹＡ＋ＹＢ＋ＹＣ） このように計算して得られたしきい値をＳＢＭしきい値
設定８はＳＢＭ６に設定する。その他の動作は実施の形
態１と同様である。Embodiment 2 FIG. Next, an embodiment of the second invention will be described. The configuration of the cell switching device is the same as that of FIG. The operation will be described below. The SBM threshold value setting 8 calculates a threshold value by the following algorithm, for example, based on a table shown in FIG. 1) A line having the highest ratio of high priority cells is selected from among the accommodated lines, and the number of buffers necessary when only one line is loaded with a load equal to the ratio is obtained. 2) With respect to other lines, one line with the same load factor is loaded with a load equal to the ratio of each high priority cell.
The number of buffers to be added when the number of lines increases is obtained and added to the number of buffers obtained in 1). 3) The number of buffers obtained in 2) is subtracted from the total number of buffers to obtain a threshold value. For example, when the ratio of the high-priority cells in each line is 0.7, 0.5, 0.3, and 0.1, an example of a calculation formula according to this algorithm is shown below. However, the total number of buffer memories of SBM6 is B
Cell. Threshold = B− (XD + YA + YB + YC) The SBM threshold setting 8 sets the threshold obtained by the above calculation to SBM6. Other operations are the same as those in the first embodiment.
【００２８】実施の形態３． 次に、第３の発明の一実施形態を説明する。セル交換装
置の構成は図１と同様である。以下動作を説明する。Ｓ
ＢＭしきい値設定８はこのセル交換装置が収容している
回線の状況に応じて、例えば図４に示すテーブルを元
に、以下のアルゴリズムで、しきい値を計算する。ここ
で、１回線増加後のバッファ数の増率とはある負荷率に
おいて、１回線増加した場合に付加するバッファ数の１
回線の場合に必要なバッファ数に対する割合であるもの
とする。つまり（１回線増加した場合に付加するバッフ
ァ数）／（１回線の場合に必要なバッファ数）に等し
い。ここでは、図４に示すテーブルの分割は簡単のため
５段階とするが、この分割数はシステムに応じて変わり
うるものである。 １）収容している回線のなかで高優先セルの割合が最も
大きい回線を一つ選び、その割合に等しい負荷がかかっ
ている回線が１回線のみ存在する場合に必要なバッファ
数を求める。 ２）最も高優先セルの割合が大きい回線について、回線
数が１回線増えた場合の増率を求める。 ３）他の回線について、それぞれの高優先セルの割合が
負荷率であるときの１回線時のバッファ数を求め、これ
に前記２）で求めた増率をかけて、前記１）で求めたバ
ッファ数に加える。 ４）前記３）で求めたバッファ数を総バッファ数から減
算し、しきい値とする。一例として、それぞれの回線の
高優先セルの割合が０．７、０．５、０．３、０．１で
あった場合、このアルゴリズムに従った計算式を以下に
示す。ただし、ＳＢＭ６のバッファメモリの総数をＢセ
ルとする。 しきい値＝Ｂ−〔ＸＤ＋ＺＤ×（ＸＡ＋ＸＢ＋ＸＣ）〕ここで、ＸＤは１回線の場合に必要なバッファ数（単
位：セル）、ＺＤは１回線増加毎のバッファ数の増率で
ある。 １回線増加した場合に付加するバッファ数と１回
線の場合に必要なバッファ数は同じ値ではなく、ＺＤ
は、図４に示す通り、回線の負荷率に応じて求められる
値となるものである。 このように計算して得られたしき
い値をＳＢＭしきい値設定８はＳＢＭ６に設定する。そ
の他の動作は実施の形態１と同様である。Embodiment 3 Next, an embodiment of the third invention will be described. The configuration of the cell switching device is the same as that of FIG. The operation will be described below. S
The BM threshold value setting 8 calculates a threshold value according to the state of the line accommodated in the cell switching apparatus, for example, based on the table shown in FIG. 4 by the following algorithm. Here, the increase rate of the number of buffers after the addition of one line is the number of buffers to be added when one line is added at a certain load factor.
It is a ratio to the number of buffers required in the case of a line. That is, it is equal to (the number of buffers to be added when one line is added) / (the number of buffers necessary for one line). Here, the division of the table shown in FIG. 4 is performed in five stages for simplicity, but the number of divisions can vary depending on the system. 1) A line having the highest ratio of high priority cells is selected from among the accommodated lines, and the number of buffers necessary when only one line is loaded with a load equal to the ratio is obtained. 2) With respect to the line having the highest ratio of the highest priority cells, the rate of increase when the number of lines is increased by one is determined. 3) For other lines, the number of buffers for one line when the ratio of each high-priority cell is the load factor was obtained, multiplied by the increase rate obtained in 2), and obtained in 1). Add to the number of buffers. 4) The number of buffers obtained in 3) is subtracted from the total number of buffers to obtain a threshold value. As an example, when the ratio of the high-priority cells in each line is 0.7, 0.5, 0.3, and 0.1, a calculation formula according to this algorithm is shown below. Note that the total number of buffer memories of the SBM 6 is B cells. Threshold = B− [XD + ZD × (XA + XB + XC)] Here, XD is the number of buffers (single
Position: cell), ZD is the rate of increase in the number of buffers per line increase
is there. Number of buffers to be added when one line is added and one time
The number of buffers required for lines is not the same value,
Is obtained according to the load factor of the line as shown in FIG.
It is a value. The SBM threshold value setting 8 sets the threshold value obtained in this way to the SBM 6. Other operations are the same as those in the first embodiment.
【００２９】実施の形態４．次に、第４の発明の一実施
形態を説明する。セル交換装置の構成は図１と同様であ
る。以下動作を説明する。ＳＢＭしきい値設定８はこの
セル交換装置が収容している回線の状況に応じて、例え
ば図４に示すテーブルを元に、以下のアルゴリズムで、
しきい値を計算する。 １）収容している回線のなかで高優先セルの割合が最も
大きい回線を一つ選び、その割合に等しい負荷がかかっ
ている回線が１回線のみ存在する場合に必要なバッファ
数を求める。 ２）その他の回線について、その高優先セルの割合に等
しい負荷率で回線数が１回線増えた場合の増率を求め
る。 ３）前記１）で求めたバッファ数と前記２）で求めた増
率をかけ、前記１）で求めたバッファ数に加える。 ４）前記３）で求めたバッファ数を総バッファ数から減
算し、しきい値とする。一例として、それぞれの回線の
高優先セルの割合が０．７、０．５、０．３、０．１で
あった場合、このアルゴリズムに従った計算式を以下に
示す。ただし、ＳＢＭ６のバッファメモリの総数をＢセ
ルとする。 しきい値＝Ｂ−〔ＸＤ＋ＸＤ×（ＹＡ＋ＹＢ＋ＹＣ）〕 このように計算して得られたしきい値をＳＢＭしきい値
設定８はＳＢＭ６に設定する。その他の動作は実施例１
と同様である。Embodiment 4 Next, an embodiment of the fourth invention will be described. The configuration of the cell switching device is the same as that of FIG. The operation will be described below. The SBM threshold value setting 8 is based on the table shown in FIG.
Calculate the threshold. 1) A line having the highest ratio of high priority cells is selected from among the accommodated lines, and the number of buffers necessary when only one line is loaded with a load equal to the ratio is obtained. 2) With respect to the other lines, an increase rate is obtained when the number of lines increases by one with a load factor equal to the ratio of the high priority cells. 3) Multiply the number of buffers determined in 1) by the rate of increase determined in 2) and add to the number of buffers determined in 1). 4) The number of buffers obtained in 3) is subtracted from the total number of buffers to obtain a threshold value. As an example, when the ratio of the high-priority cells in each line is 0.7, 0.5, 0.3, and 0.1, a calculation formula according to this algorithm is shown below. Note that the total number of buffer memories of the SBM 6 is B cells. Threshold = B− [XD + XD × (YA + YB + YC)] The SBM threshold setting 8 sets the threshold obtained by the above calculation to SBM6. Other operations are described in the first embodiment.
Is the same as
【００３０】実施の形態５．次に、第５の発明の一実施
形態を説明する。セル交換装置の構成は図１と同様であ
る。以下動作を説明する。ＳＢＭしきい値設定８は、こ
のセル交換装置が収容している回線の状況に応じて、例
えば図３に示すテーブルを元に、以下のアルゴリズムで
しきい値を計算する。 １）収容している回線を高優先セルの割合により分類す
る。 ２）最も高優先セルの割合が大きいグループを選び、そ
れらの回線に、その高優先セルの割合に等しい負荷がか
かっている時に、必要となるバッファ数を求める。 ３）最大でない高優先セルの割合のグループそれぞれつ
いて、その高優先セルの割合に等しい負荷がかかってい
る場合に必要となるバッファ数を求める。 ４）最大でない高優先セルの割合のグループそれぞれつ
いて、そのグループに属する回線の数が最も大きい高優
先セルの割合に等しい負荷率において増加した場合に負
荷するバッファ数を求める。 ５）最大でない高優先セルの割合のグループそれぞれに
ついて、前記３）と４）で求めたバッファ数を比較し、
少ないほうを前記１）で求めたバッファ数に加える。 ６）前記５）で求めたバッファ数を総バッファ数から減
算し、しきい値とする。１例として、それぞれの回線の
高優先セルの割合が０．７、０．６、０．３、０．２で
あった場合の、このアルゴリズムに従った計算式を以下
に示す。ただし、ＳＢＭ６のバッファメモリの総数をＢ
セルとする。Embodiment 5 Next, an embodiment of the fifth invention will be described. The configuration of the cell switching device is the same as that of FIG. The operation will be described below. The SBM threshold value setting 8 calculates a threshold value according to the following algorithm, for example, based on the table shown in FIG. 3 according to the status of the line accommodated in the cell switching apparatus. 1) The accommodated lines are classified according to the ratio of high priority cells. 2) A group having the highest ratio of the highest priority cells is selected, and the number of necessary buffers is obtained when a load equal to the ratio of the high priority cells is applied to those lines. 3) For each group having a non-maximum high-priority cell ratio, the number of buffers required when a load equal to the high-priority cell ratio is applied is obtained. 4) For each group having a non-maximum high-priority cell ratio, the number of buffers to be loaded when the number of lines belonging to the group increases at a load ratio equal to the highest high-priority cell ratio is determined. 5) For each group having a non-maximum ratio of high priority cells, compare the number of buffers determined in 3) and 4) above,
The smaller one is added to the number of buffers obtained in 1). 6) The number of buffers obtained in 5) is subtracted from the total number of buffers to obtain a threshold value. As an example, a calculation formula according to this algorithm when the ratio of the high priority cells of each line is 0.7, 0.6, 0.3, and 0.2 is shown below. However, the total number of buffer memories of SBM6 is B
Cell.
【００３１】この例の場合、前記１）のグループ分けで
は高優先セルの割合が０．７と０．６のグループと０．
３と０．２のグループに分けられ、前記２）で求められ
るバッファ数は（ＸＤ＋ＹＤ）、前記３）で求められる
バッファ数は（ＸＢ＋ＹＢ）、前記４）で求められるバ
ッファ数は（２ＹＤ）である。いま、（ＸＢ＋ＹＢ）＞
（２ＹＤ）である場合は、 しきい値＝Ｂ−〔（ＸＤ＋ＹＤ）＋（２ＹＤ）〕 となり、（ＸＢ＋ＹＢ）＜（２ＹＤ）である場合は、 しきい値＝Ｂ−〔（ＸＤ＋ＹＤ）＋（ＸＢ＋ＹＢ）〕 となる。このように計算して得られたしきい値を、ＳＢ
Ｍしきい値設定８は、ＳＢＭ６に設定する。その他の動
作は実施例１と同様である。In the case of this example, in the above-mentioned grouping of 1), the ratio of high priority cells is 0.7 and 0.6, and the group of 0.
The number of buffers obtained in the above 2) is (XD + YD), the number of buffers obtained in the above 3) is (XB + YB), and the number of buffers obtained in the above 4) is (2YD). is there. Now, (XB + YB)>
When (2YD), the threshold value = B − [(XD + YD) + (2YD)], and when (XB + YB) <(2YD), the threshold value = B − [(XD + YD) + (XB + YB) )]. The threshold value obtained in this way is calculated as SB
The M threshold value setting 8 is set to SBM6. Other operations are the same as in the first embodiment.
【００３２】[0032]
【００３３】[0033]
【００３４】[0034]
【００３５】[0035]
【００３６】実施の形態６． 次に、第６の発明の一実施形態を図について説明する。
図５は第６の発明の一実施形態を示す図である。図５に
おいて、１０はＳＢＭ６内に蓄積されている低優先セル
数をカウントする低優先セルカウンタである。低優先セ
ルカウンタはＳＢＭ６内の低優先セルの数をＳＢＭ６に
通知する。その他は図１に示すのと同様である。以下、
動作について説明する。入力されるセルには２クラスの
廃棄優先度があり、高優先セルと低優先セルがあるもの
とする。Embodiment 6 FIG. Next, an embodiment of the sixth invention will be described with reference to the drawings.
FIG. 5 is a diagram showing an embodiment of the sixth invention. In FIG. 5, reference numeral 10 denotes a low-priority cell counter for counting the number of low-priority cells stored in the SBM 6. The low-priority cell counter notifies the SBM 6 of the number of low-priority cells in the SBM 6. Others are the same as those shown in FIG. Less than,
The operation will be described. It is assumed that the input cells have two classes of discarding priority, and there are a high priority cell and a low priority cell.
【００３７】ＳＢＭしきい値設定８は、このセル交換装
置が収容している回線の状況に応じて、例えば図３に示
すテーブルを元に以下のアルゴリズムでしきい値を計算
する。ここでは図３に示すテーブルの分割は簡単のため
５段階とするが、この分割数はシステムに応じて変わり
うるものである。 １）収容している回線のなかで高優先セルの割合が最も
大きい回線を一つ選び、その割合の負荷がかかっている
回線が１回線のみ存在する場合に必要なバッファ数を求
める。 ２）残りの回線の高優先セルの割合ををすべて前記１）
で選択した回線と等しいとみなし、その割合の負荷率で
の１回線増加毎に付加するバッファ数を回線数分だけ前
記１）で求めたバッファ数に加える。 ３）前記２）で求めたバッファ数を総バッファ数から減
算し、しきい値とする。一例として最も高優先セルの割
合が大きい回線の割合が０．７であった場合、このアル
ゴリズムに従った計算式の一例を以下に示す。ただし、
ＳＢＭ６のバッファメモリの総数をＢセルとする。 しきい値＝Ｂ−（ＸＤ+ＹＤ×３）The SBM threshold value setting 8 calculates a threshold value according to the following algorithm based on, for example, a table shown in FIG. Here, the table division shown in FIG. 3 is divided into five stages for simplicity, but the number of divisions can be changed according to the system. 1) One line having the highest ratio of high priority cells is selected from the accommodated lines, and the number of buffers necessary when only one line has a load of the ratio is found. 2) Change the ratio of high priority cells in the remaining lines to 1)
Is assumed to be equal to the line selected in (1), and the number of buffers to be added for each additional line at the load ratio of that ratio is added to the number of buffers obtained in 1) by the number of lines. 3) The number of buffers obtained in 2) is subtracted from the total number of buffers to obtain a threshold value. As an example, when the ratio of the line having the highest ratio of the highest priority cell is 0.7, an example of a calculation formula according to this algorithm is shown below. However,
Let the total number of buffer memories of the SBM 6 be B cells. Threshold value = B− (XD + YD × 3)
【００３８】はじめに、ＳＢＭ６に蓄積されている低優
先セルの数がＳＢＭしきい値設定８により設定されるし
きい値を超えていない場合の動作について説明する。い
ま、入線１0〜１3に有効セルが到着したとすると、ヘッ
ダ処理２においてヘッダの解析が行われ、解析結果は書
き込み・廃棄制御３に送られる。また、ヘッダ解析の終
わったセルはＳＢＭ６に送られる。書き込み・廃棄制御
３ではヘッダ処理２からＳＢＭ６に送られたセルが書き
込まれるアドレスを決定し、このアドレスをＡＱ４に送
る。このとき、アドレスに対応するセルが低優先セルと
高優先セルのどちらであるかを示すフラグをつけてＡＱ
４に送る。従って、ＡＱ４は図６に示すようになる。ま
た、そのセルが低優先セルであった場合には低優先セル
カウンタにこれを通知し、低優先セルカウンタはカウン
トアップ動作をする。ＳＢＭ６では書き込み・廃棄制御
３で決定されたアドレスにヘッダ処理２より送られてく
るセルが書き込まれる。ＳＢＭに蓄積されている低優先
セル数が、設定されているしきい値を超えていない場合
には、高優先セルと低優先セルの両方について書き込み
・廃棄制御で同様に処理される。従って、高優先セル、
低優先セルともにＳＢＭ６に書き込まれ、そのアドレス
はＡＱ４で待ち行列に加えられる。読み出し制御はＡＱ
４より出線７0〜７3のそれぞれに対応した待ち行列の先
頭にあるアドレスを取り出し、そのアドレスが示すセル
がＳＢＭ６より読み出され、出線７0〜７3に出力される
ように制御する。また、低優先セルを読み出した場合に
はこれを低優先セルカウンタに通知し、低優先セルカウ
ンタはカウントダウン動作をする。First, the operation when the number of low priority cells stored in the SBM 6 does not exceed the threshold value set by the SBM threshold value setting 8 will be described. Assuming that a valid cell to the incoming line 1 0-1 3 arrives, the header processing 2 analyzes the header is performed, the analysis result is sent to the write-drop control 3. The cell for which the header analysis has been completed is sent to the SBM 6. In the write / discard control 3, the address where the cell sent from the header processing 2 to the SBM 6 is written is determined, and this address is sent to the AQ4. At this time, a flag indicating whether the cell corresponding to the address is a low-priority cell or a high-priority cell is added, and the AQ
Send to 4. Therefore, AQ4 is as shown in FIG. If the cell is a low-priority cell, this is notified to the low-priority cell counter, and the low-priority cell counter performs a count-up operation. In the SBM 6, the cell sent from the header processing 2 is written at the address determined by the write / discard control 3. If the number of low-priority cells stored in the SBM does not exceed the set threshold value, the same processing is performed for both high-priority cells and low-priority cells by write / discard control. Therefore, high priority cells,
Both low priority cells are written to SBM 6 and their addresses are queued at AQ 4. Read control is AQ
4 from the outgoing line 7 retrieves the 0-7 third address at the head of the corresponding queue, respectively, the address cell indicated is read out from SBM6, controlled to be outputted to the outgoing line 7 0-7 3 I do. When a low-priority cell is read, this is notified to the low-priority cell counter, and the low-priority cell counter performs a countdown operation.
【００３９】次に、負荷が集中してＳＢＭ６に蓄積され
ている低優先セルの数がＳＢＭしきい値設定８により設
定されるしきい値を超えている場合の動作について説明
する。入線１0〜１3に有効セルが到着したとすると、ヘ
ッダ処理２においてヘッダの解析が行われ、解析結果は
書き込み・廃棄制御３に送られる。また、ヘッダ解析の
終わったセルはＳＢＭ６に送られる。ＳＢＭ６は低優先
セルカウンタの値と設定されているしきい値の値を比較
しており、比較した結果を書き込み・廃棄制御３に通知
している。蓄積されている低優先セル数が、設定されて
いるしきい値を超えている場合には、高優先セルについ
てのみ書き込み・廃棄制御でＳＢＭ６への書き込みアド
レスが決定され、このアドレスがＡＱ４に送られる。ま
た、ＳＢＭ６では書き込み・廃棄制御３で決定されたア
ドレスにヘッダ処理２より送られてくるセルが書き込ま
れる。一方、低優先セルはＳＢＭに蓄積されている低優
先セル数が、設定されているしきい値を超えているの
で、書き込み・廃棄制御３での処理が行われず廃棄され
る。この場合、低優先セルはＳＢＭに書き込まれないの
で、低優先セルカウンタがカウントアップすることはな
い。一方、ＳＢＭからの読み出しで低優先セルが読み出
されると低優先セルカウンタは１つカウントダウンす
る。こうしてＳＢＭ内の低優先セルが減少し、しきい値
以下になれば再び低優先セルもＳＢＭも書き込まれるよ
うになる。Next, the operation in the case where the number of low priority cells accumulated in the SBM 6 due to the concentrated load exceeds the threshold set by the SBM threshold setting 8 will be described. When the incoming line 1 0-1 3 enabled cell arrives, the header processing 2 analyzes the header is performed, the analysis result is sent to the write-drop control 3. The cell for which the header analysis has been completed is sent to the SBM 6. The SBM 6 compares the value of the low-priority cell counter with the set threshold value, and notifies the write / discard control 3 of the comparison result. If the number of stored low-priority cells exceeds the set threshold value, the write address to the SBM 6 is determined by the write / discard control for only the high-priority cells, and this address is transmitted to the AQ 4. Can be In the SBM 6, the cell sent from the header process 2 is written at the address determined by the write / discard control 3. On the other hand, since the number of low-priority cells stored in the SBM exceeds the set threshold value, the low-priority cells are discarded without being processed by the write / discard control 3. In this case, the low-priority cell is not written into the SBM, so that the low-priority cell counter does not count up. On the other hand, when a low-priority cell is read out from the SBM, the low-priority cell counter counts down by one. In this way, the number of low priority cells in the SBM decreases, and when the number of low priority cells falls below the threshold, both the low priority cells and the SBM are written again.
【００４０】実施の形態７． 次に、第７の発明の一実施形態を説明する。セル交換装
置の構成は図５と同様である。以下動作を説明する。Ｓ
ＢＭしきい値設定８は、このセル交換装置が収容してい
る回線の状況に応じて、例えば図３に示すテーブルを元
に、以下のアルゴリズムでしきい値を計算する。 １）収容している回線のなかで高優先セルの割合が最も
大きい回線を一つ選び、その割合の負荷がかかっている
回線が１回線のみ存在する場合に必要なバッファ数を求
める。 ２）他の回線について、それぞれの高優先セルの割合が
負荷率であるときに１回線増加した場合に付加するバッ
ファ数を求めて前記１）で求めたバッファ数に加える。 ３）前記２）で求めたバッファ数を総バッファ数から減
算し、しきい値とする。例えば、それぞれの回線の高優
先セルの割合が０．７、０．５、０．３、０．１であっ
た場合、このアルゴリズムに従った計算式の１例を以下
に示す。ただし、ＳＢＭ６のバッファメモリの総数をＢ
セルとする。 しきい値＝Ｂ−（ＸＤ＋ＹＡ＋ＹＢ＋ＹＣ） このように計算して得られたしきい値をＳＢＭしきい値
設定８はＳＢＭ６に設定する。その他の動作は実施の形
態７と同様である。Embodiment 7 FIG. Next, an embodiment of the seventh invention will be described. The configuration of the cell switching device is the same as in FIG. The operation will be described below. S
The BM threshold value setting 8 calculates a threshold value according to the following algorithm based on, for example, a table shown in FIG. 1) One line having the highest ratio of high priority cells is selected from the accommodated lines, and the number of buffers necessary when only one line has a load of the ratio is found. 2) For other lines, when the ratio of each high-priority cell is the load factor and the number of lines is increased by one, the number of buffers to be added is determined and added to the number of buffers determined in 1) above. 3) The number of buffers obtained in 2) is subtracted from the total number of buffers to obtain a threshold value. For example, when the ratio of the high-priority cells in each line is 0.7, 0.5, 0.3, and 0.1, an example of a calculation formula according to this algorithm is shown below. However, the total number of buffer memories of SBM6 is B
Cell. Threshold = B− (XD + YA + YB + YC) The SBM threshold setting 8 sets the threshold obtained by the above calculation to SBM6. Other operations are the same as in the seventh embodiment.
【００４１】実施の形態８． 次に、第８の発明の一実施形態を説明する。セル交換装
置の構成は図５と同様である。以下動作を説明する。Ｓ
ＢＭしきい値設定８はこのセル交換装置が収容している
回線の状況に応じて、例えば図４に示すテーブルを元
に、以下のアルゴリズムでしきい値を計算する。ここ
で、１回線増加後とのバッファ数の増率とはある負荷率
において、１回線増加した場合に付加するバッファ数の
１回線の場合に必要なバッファ数に対する割合であるも
のとする。つまり、（１回線増加した場合に付加するバ
ッファ数）／（１回線の場合に必要なバッファ数）に等
しい。ここでは図４に示すテーブルの分割は簡単のため
５段階とするが、この分割数はシステムに応じて変わり
うるものである。 １）収容している回線のなかで高優先セルの割合が最も
大きい回線を一つ選び、その割合に等しい負荷がかかっ
ている回線が１回線のみ存在する場合に必要なバッファ
数を求める。 ２）最も高優先セルの割合が大きい回線について、回線
数が１回線増えた場合の増率を求める。 ３）他の回線について、それぞれの高優先セルの割合が
負荷率であるときの１回線時のバッファ数を求め、これ
に前記２９で求めた増率をかけて、前記１）で求めたバ
ッファ数に加える。 ４）前記３）で求めたバッファ数を総バッファ数から減
算し、しきい値とする。一例として、それぞれの回線の
高優先セルの割合が０．７、０．５、０．３、０．１で
あった場合、このアルゴリズムに従った計算式を以下に
示す。ただし、ＳＢＭ６のバッファメモリの総数をＢセ
ルとする。 しきい値＝Ｂ−〔ＸＤ＋ＺＤ×（ＸＡ＋ＸＢ＋ＸＣ）〕 このように計算して得られたしきい値をＳＢＭしきい値
設定８はＳＢＭ６に設定する。その他の動作は実施例７
と同様である。Embodiment 8 FIG. Next, an embodiment of the eighth invention will be described. The configuration of the cell switching device is the same as in FIG. The operation will be described below. S
The BM threshold value setting 8 calculates a threshold value in accordance with the state of the line accommodated in the cell switching apparatus, for example, based on the table shown in FIG. 4 by the following algorithm. Here, the increase rate of the number of buffers after the increase of one line is a ratio of the number of buffers added when the number of buffers is increased by one to the number of buffers necessary for one line at a certain load factor. That is, it is equal to (the number of buffers added when one line is added) / (the number of buffers required for one line). Here, the division of the table shown in FIG. 4 is made into five steps for simplicity, but the number of divisions can vary depending on the system. 1) A line having the highest ratio of high priority cells is selected from among the accommodated lines, and the number of buffers necessary when only one line is loaded with a load equal to the ratio is obtained. 2) With respect to the line having the highest ratio of the highest priority cells, the rate of increase when the number of lines is increased by one is determined. 3) For other lines, the number of buffers for one line when the ratio of each high-priority cell is the load factor is obtained, multiplied by the increase rate obtained in 29, and the buffer obtained in 1) is obtained. Add to the number. 4) The number of buffers obtained in 3) is subtracted from the total number of buffers to obtain a threshold value. As an example, when the ratio of the high-priority cells in each line is 0.7, 0.5, 0.3, and 0.1, a calculation formula according to this algorithm is shown below. Note that the total number of buffer memories of the SBM 6 is B cells. Threshold = B− [XD + ZD × (XA + XB + XC)] The SBM threshold setting 8 sets the threshold obtained by the above calculation to SBM6. Other operations are described in the seventh embodiment.
Is the same as
【００４２】実施の形態９． 次に、第９の発明の一実施形態を説明する。セル交換装
置の構成は図５と同様である。以下動作を説明する。Ｓ
ＢＭしきい値設定８は、このセル交換装置が収容してい
る回線の状況に応じて、例えば図４に示すテーブルを元
に、以下のアルゴリズムでしきい値を計算する。 １）収容している回線のなかで高優先セルの割合が最も
大きい回線を一つ選び、その割合に等しい負荷がかかっ
ている回線が１回線のみ存在する場合に必要なバッファ
数を求める。 ２）その他の回線について、その高優先セルの割合に等
しい負荷率で回線数が１回線増えた場合の増率を求め
る。 ３）前記１）で求めたバッファ数と前記２）で求めた増
率をかけ、前記１）で求めたバッファ数に加える。 ４）前記３）で求めたバッファ数を総バッファ数から減
算し、しきい値とする。一例としてそれぞれの回線の高
優先セルの割合が０．７、０．５、０．３、０．１であ
った場合、このアルゴリズムに従った計算式を以下に示
す。ただし、ＳＢＭ６のバッファメモリの総数をＢセル
とする。 しきい値＝Ｂ−〔（ＸＤ＋ＸＤ×（ＹＡ＋ＹＢ＋Ｙ
Ｃ）〕 このように計算して得られたしきい値を、ＳＢＭしきい
値設定８は、ＳＢＭ６に設定する。その他の動作は実施
例７と同様である。Embodiment 9 FIG. Next, an embodiment of the ninth invention will be described. The configuration of the cell switching device is the same as in FIG. The operation will be described below. S
The BM threshold value setting 8 calculates a threshold value in accordance with the state of the line accommodated by the cell switching device, for example, based on the table shown in FIG. 4 by the following algorithm. 1) A line having the highest ratio of high priority cells is selected from among the accommodated lines, and the number of buffers necessary when only one line is loaded with a load equal to the ratio is obtained. 2) With respect to the other lines, an increase rate is obtained when the number of lines increases by one with a load factor equal to the ratio of the high priority cells. 3) Multiply the number of buffers determined in 1) by the rate of increase determined in 2) and add to the number of buffers determined in 1). 4) The number of buffers obtained in 3) is subtracted from the total number of buffers to obtain a threshold value. As an example, when the ratio of the high-priority cells of each line is 0.7, 0.5, 0.3, and 0.1, a calculation formula according to this algorithm is shown below. Note that the total number of buffer memories of the SBM 6 is B cells. Threshold = B − [(XD + XD × (YA + YB + Y
C)] The threshold value thus calculated is set in the SBM 6 in the SBM threshold value setting 8. Other operations are the same as in the seventh embodiment.
【００４３】実施の形態１０． 次に、第１０の発明の一実施形態を説明する。セル交換
装置の構成は図５と同様である。以下動作を説明する。
ＳＢＭしきい値設定８は、このセル交換装置が収容して
いる回線の状況に応じて、例えば図３に示すテーブルを
元に、以下のアルゴリズムでしきい値を計算する。 １）収容している回線を高優先セルの割合により分類す
る。 ２）最も高優先セルの割合が大きいグループを選び、そ
れらの回線に、その高優先セルの割合に等しい負荷がか
かっている時に、必要となるバッファ数を求める。 ３）最大でない高優先セルの割合のグループそれぞれつ
いて、その高優先セルの割合に等しい負荷がかかってい
る場合に必要となるバッファ数を求める。 ４）最大でない高優先セルの割合のグループそれぞれつ
いて、そのグループに属する回線の数が最も大きい高優
先セルの割合に等しい負荷率において増加した場合に負
荷するバッファ数を求める。 ５）最大でない高優先セルの割合のグループそれぞれに
ついて、前記３）と前記４）で求めたバッファ数を比較
し、少ないほうを前記１）で求めたバッファ数に加え
る。 ６）前記５）で求めたバッファ数を、総バッファ数から
減算し、しきい値とする。一例として、それぞれの回線
の高優先セルの割合が０．７、０．６、０．３、０．２
であった場合の、このアルゴリズムに従った計算式を以
下に示す。ただし、ＳＢＭ６のバッファメモリの総数を
Ｂセルとする。Embodiment 10 FIG. Next, an embodiment of the tenth invention will be described. The configuration of the cell switching device is the same as in FIG. The operation will be described below.
The SBM threshold value setting 8 calculates a threshold value according to the following algorithm, for example, based on the table shown in FIG. 3 according to the status of the line accommodated in the cell switching apparatus. 1) The accommodated lines are classified according to the ratio of high priority cells. 2) A group having the highest ratio of the highest priority cells is selected, and the number of necessary buffers is obtained when a load equal to the ratio of the high priority cells is applied to those lines. 3) For each group having a non-maximum high-priority cell ratio, the number of buffers required when a load equal to the high-priority cell ratio is applied is obtained. 4) For each group having a non-maximum high-priority cell ratio, the number of buffers to be loaded when the number of lines belonging to the group increases at a load ratio equal to the highest high-priority cell ratio is determined. 5) For each group having a non-maximum ratio of high-priority cells, compare the number of buffers determined in 3) and 4), and add the smaller one to the number of buffers determined in 1). 6) The number of buffers obtained in 5) is subtracted from the total number of buffers to obtain a threshold. As an example, the ratio of the high priority cell of each line is 0.7, 0.6, 0.3, 0.2
The calculation formula according to this algorithm in the case of is shown below. Note that the total number of buffer memories of the SBM 6 is B cells.
【００４４】この例の場合、前記１）のグループ分けで
は、高優先セルの割合が０．７と０．６のグループと
０．３と０．２のグループに分けられ、前記２）で求め
られるバッファ数は（ＸＤ＋ＹＤ）、前記３）で求めら
れるバッファ数は（ＸＢ＋ＹＢ）、前記４）で求められ
るバッファ数は（２Ｄ）である。いま、（ＸＢ＋ＹＢ）
＞（２ＹＤ）である場合は、 しきい値＝Ｂ−〔（ＸＤ＋ＹＤ）＋（２ＹＤ）〕 となり、（ＸＢ＋ＹＢ）＜（２ＹＤ）である場合は、 しきい値＝Ｂ−〔（ＸＤ＋ＹＤ）＋（ＸＢ＋ＹＢ）〕 となる。このように計算して得られたしきい値をＳＢＭ
しきい値設定８はＳＢＭ６に設定する。その他の動作は
実施例９と同様である。In the case of this example, in the grouping of 1), the ratio of the high priority cells is divided into groups of 0.7 and 0.6 and groups of 0.3 and 0.2. The number of buffers obtained is (XD + YD), the number of buffers obtained in the above 3) is (XB + YB), and the number of buffers obtained in the above 4) is (2D). Now, (XB + YB)
> (2YD), the threshold value = B − [(XD + YD) + (2YD)], and when (XB + YB) <(2YD), the threshold value = B − [(XD + YD) + ( XB + YB)]. The threshold value obtained in this way is calculated as SBM
The threshold value setting 8 is set in the SBM 6. Other operations are the same as in the ninth embodiment.
【００４５】[0045]
【００４６】[0046]
【００４７】[0047]
【００４８】[0048]
【００４９】[0049]
【発明の効果】この発明によれば、共通バッファ形ＡＴ
Ｍスイッチを備えたセル交換装置において、ＡＴＭスイ
ッチの共通バッファメモリにしきい値を設けて廃棄制御
することにより、バッファメモリの利用効率が良いとい
う共通バッファ形ＡＴＭスイッチの長所を生かしたまま
廃棄優先制御が可能なセル交換装置を得ることができ
る。According to the present invention, the common buffer type AT
In a cell switching apparatus equipped with an M switch, by setting a threshold value in a common buffer memory of an ATM switch and performing discard control, discard priority control is performed while taking advantage of a common buffer type ATM switch in which buffer memory utilization efficiency is high. Can be obtained.
【００５０】第１の発明によれば、共通バッファ形ＡＴ
Ｍスイッチが持つ複数の入出線でバッファメモリを共用
するのでバッファメモリの利用効率が良いという特性を
生かしたままで廃棄優先制御を的確に実現することがで
きる廃棄優先制御機能付きセル交換装置を得ることがで
きる。According to the first invention, the common buffer type AT
To obtain a cell switching device with a discard priority control function that can accurately realize discard priority control while taking advantage of the characteristic that the buffer memory is used efficiently by a plurality of input / output lines of the M switch. Can be.
【００５１】第２の発明によれば、共通バッファ形ＡＴ
Ｍスイッチが持つ複数の入出線でバッファメモリを共用
するのでバッファメモリの利用効率が良いという特性を
生かしたままで廃棄優先制御をより的確に実現すること
ができる廃棄優先制御機能付きセル交換装置を得ること
ができる。According to the second invention, the common buffer type AT
Since the buffer memory is shared by a plurality of input / output lines of the M switch, a cell switching device with a discard priority control function can be realized more accurately while taking advantage of the characteristic that the use efficiency of the buffer memory is high. be able to.
【００５２】第３の発明によれば、共通バッファ形ＡＴ
Ｍスイッチが持つ複数の入出線でバッファメモリを共用
するのでバッファメモリの利用効率が良いという特性を
生かしたままで廃棄優先制御を一層的確に実現すること
ができる廃棄優先制御機能付きセル交換装置を得ること
ができる。According to the third invention, the common buffer type AT
A plurality of input / output lines of the M switch share a buffer memory, so that a cell switching device with a discard priority control function can be realized more accurately while taking advantage of the characteristic that the use efficiency of the buffer memory is high. be able to.
【００５３】第４の発明によれば、共通バッファ形ＡＴ
Ｍスイッチが持つ複数の入出線でバッファメモリを共用
するのでバッファメモリの利用効率が良いという特性を
生かしたままで廃棄優先制御を更に的確に実現すること
ができる廃棄優先制御機能付きセル交換装置を得ること
ができる。According to the fourth invention, the common buffer type AT
Since the buffer memory is shared by a plurality of input / output lines of the M switch, a cell switching device with a discard priority control function can be realized more accurately while taking advantage of the characteristic that the buffer memory is used efficiently. be able to.
【００５４】第５の発明によれば、共通バッファ形ＡＴ
Ｍスイッチが持つ複数の入出線でバッファメモリを共用
するのでバッファメモリの利用効率が良いという特性を
生かしたままで廃棄優先制御を一段と的確に実現するこ
とができる廃棄優先制御機能付きセル交換装置を得るこ
とができる。According to the fifth invention, the common buffer type AT
A cell switching device with a discard priority control function that can more accurately realize discard priority control while taking advantage of the characteristic that the buffer memory is used efficiently because a plurality of input / output lines of the M switch share the buffer memory. be able to.
【００５５】[0055]
【００５６】第６の発明によれば、共通バッファ形ＡＴ
Ｍスイッチが持つ複数の入出線でバッファメモリを共用
するのでバッファメモリの利用効率が良いという特性を
生かしたままで廃棄優先制御を的確に実現することがで
きるとともに、優先度の低いセルが優先度の高いセルの
影響を受けにくくするよう廃棄優先制御をより適切に行
なうことができる廃棄優先制御機能付きセル交換装置を
得ることができる。According to the sixth aspect , the common buffer type AT
Since the buffer memory is shared by a plurality of input / output lines of the M switch, discard priority control can be accurately realized while taking advantage of the characteristic that the use efficiency of the buffer memory is high. It is possible to obtain a cell switching device with a discard priority control function that can perform discard priority control more appropriately so as to be less affected by high cells.
【００５７】第７の発明によれば、共通バッファ形ＡＴ
Ｍスイッチが持つ複数の入出線でバッファメモリを共用
するのでバッファメモリの利用効率が良いという特性を
生かしたままで廃棄優先制御を的確に実現することがで
きるとともに、優先度の低いセルが優先度の高いセルの
影響を受けにくくするよう廃棄優先制御を一層適切に行
なうことができる廃棄優先制御機能付きセル交換装置を
得ることができる。According to the seventh aspect , the common buffer type AT
Since the buffer memory is shared by a plurality of input / output lines of the M switch, discard priority control can be accurately realized while taking advantage of the characteristic that the use efficiency of the buffer memory is high. It is possible to obtain a cell switching device with a discard priority control function that can perform discard priority control more appropriately so as to be less affected by high cells.
【００５８】第８の発明によれば、共通バッファ形ＡＴ
Ｍスイッチが持つ複数の入出線でバッファメモリを共用
するのでバッファメモリの利用効率が良いという特性を
生かしたままで廃棄優先制御を的確に実現することがで
きるとともに、優先度の低いセルが優先度の高いセルの
影響を受けにくくするよう廃棄優先制御を更に適切に行
なうことができる廃棄優先制御機能付きセル交換装置を
得ることができる。According to the eighth aspect , the common buffer type AT
Since the buffer memory is shared by a plurality of input / output lines of the M switch, discard priority control can be accurately realized while taking advantage of the characteristic that the use efficiency of the buffer memory is high. It is possible to obtain a cell switching device with a discard priority control function that can perform discard priority control more appropriately so as to be less affected by a high cell.
【００５９】第９の発明によれば、共通バッファ形ＡＴ
Ｍスイッチが持つ複数の入出線でバッファメモリを共用
するのでバッファメモリの利用効率が良いという特性を
生かしたままで廃棄優先制御を的確に実現することがで
きるとともに、優先度の低いセルが優先度の高いセルの
影響を受けにくくするよう廃棄優先制御を一段と適切に
行なうことができる廃棄優先制御機能付きセル交換装置
を得ることができる。According to the ninth aspect , the common buffer type AT
Since the buffer memory is shared by a plurality of input / output lines of the M switch, discard priority control can be accurately realized while taking advantage of the characteristic that the use efficiency of the buffer memory is high. It is possible to obtain a cell switching device with a discard priority control function that can perform discard priority control more appropriately so as to be less affected by high cells.
【００６０】第１０の発明によれば、共通バッファ形Ａ
ＴＭスイッチが持つ複数の入出線でバッファメモリを共
用するのでバッファメモリの利用効率が良いという特性
を生かしたままで廃棄優先制御を的確に実現することが
できるとともに、優先度の低いセルが優先度の高いセル
の影響を受けにくくするよう廃棄優先制御をより一段と
適切に行なうことができる廃棄優先制御機能付きセル交
換装置を得ることができる。According to the tenth aspect , the common buffer type A
Since the buffer memory is shared by a plurality of input / output lines of the TM switch, discard priority control can be accurately realized while taking advantage of the characteristic that the use efficiency of the buffer memory is high. It is possible to obtain a cell switching device with a discard priority control function that can more appropriately perform discard priority control so as to be less affected by high cells.
【００６１】[0061]
【図１】 第１の発明の一構成例を示す図である。FIG. 1 is a diagram showing a configuration example of a first invention.
【図２】 図１のアドレスキューの様子を説明する図で
ある。FIG. 2 is a diagram illustrating a state of an address queue in FIG. 1;
【図３】 第１の発明が持つテーブルの一例を示す図で
ある。FIG. 3 is a diagram showing an example of a table of the first invention.
【図４】 第３の発明が持つテーブルの一例を示す図で
ある。FIG. 4 is a diagram showing an example of a table of the third invention.
【図５】 第６の発明の一構成例を示す図である。FIG. 5 is a diagram showing a configuration example of the sixth invention.
【図６】 図５のアドレスキューの様子を説明する図で
ある。FIG. 6 is a diagram illustrating a state of an address queue in FIG. 5;
【図７】 従来の技術を説明する図である。 FIG. 7 is a diagram illustrating a conventional technique.
１0〜１3 入線、２ ヘッダ処理、３ 書き込み・廃棄
制御、４ アドレスキュー、５ 読み出し制御、６ 共
通バッファメモリ、７0〜７3 出線、８ ＳＢＭしきい
値設定、１０ 低優先セルカウンタ、１１ セルカウン
タ。1 0-1 3 incoming lines, 2 header processing, 3 write-discard control, 4 address queue, 5 read control, 6 shared buffer memory, 7 0-7 3 outgoing line, 8 SBM threshold setting, 10 low-priority cell counter , 11 cell counter.
フロントページの続き (72)発明者 佐藤 浩之 東京都千代田区丸の内二丁目２番３号 三菱電機株式会社内 (72)発明者 大島 一能 東京都千代田区丸の内二丁目２番３号 三菱電機株式会社内 (72)発明者 土田 充 東京都千代田区丸の内二丁目２番３号 三菱電機株式会社内 (56)参考文献 特開 平４−369139（ＪＰ，Ａ) 特開 平６−244858（ＪＰ，Ａ) 特開 平７−66845（ＪＰ，Ａ) 特開 平９−69840（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H04L 12/28 H04L 12/56 Continued on the front page (72) Inventor Hiroyuki Sato 2-3-2 Marunouchi, Chiyoda-ku, Tokyo Inside Mitsubishi Electric Corporation (72) Inventor Kazuno Oshima 2-3-2 Marunouchi, Chiyoda-ku, Tokyo Mitsubishi Electric Corporation (72) Inventor Mitsuru Tsuchida 2-3-2 Marunouchi, Chiyoda-ku, Tokyo Inside Mitsubishi Electric Corporation (56) References JP-A-4-369139 (JP, A) JP-A-6-244858 (JP, A JP-A-7-66845 (JP, A) JP-A-9-69840 (JP, A) (58) Fields investigated (Int. Cl. 6 , DB name) H04L 12/28 H04L 12/56
Claims (10)
より構成され、２クラスの廃棄優先度があるセルを入力
する複数の入線と、前記セルが出力される複数の出線を
備え、任意の前記入線から入力された前記セルを前記宛
先情報にしたがって任意の前記出線に出力するセル交換
装置であって、共通バッファメモリ形のＡＴＭスイッチ
を有しており、前記ＡＴＭスイッチでは共通バッファメ
モリにしきい値を一つ設定し、共通バッファメモリに蓄
積されているセル数が前記しきい値よりも少ない場合に
は、廃棄されやすいセルと廃棄されにくいセルの両方を
共通バッファメモリに書き込み、前記共通バッファメモ
リに蓄積されているセル数が前記しきい値を超えると廃
棄されにくいセルのみを共通バッファメモリに書き込む
という制御により廃棄優先制御を行うセル交換装置であ
って、前記共通バッファメモリに設定するしきい値を以
下のアルゴリズムで計算することを特徴とする廃棄優先
制御機能付きセル交換装置。 手順１）収容している回線のなかで廃棄されにくいセル
の割合が最も大きい回線を１つ選び、その割合と等しい
負荷がかかっている回線が１回線のみ存在する場合に必
要なバッファ数を求める。 手順２）残りの回線の廃棄されにくいセルの割合をすべ
て前記手順１）で選択した回線と等しいとみなし、その
割合と等しい負荷率の回線が１回線増加した場合に付加
するバッファ数を回線数分だけ手順１で求めたバッファ
数に加える。 手順３）前記手順２）で求めたバッファ数を総バッファ
数から減算し、しきい値とする。1. A plurality of input lines for inputting cells having two classes of discarding priorities, comprising a data portion and a header portion including destination information thereof, and a plurality of output lines for outputting said cells. A cell switching device for outputting the cell input from the incoming line to any one of the outgoing lines according to the destination information, comprising an ATM switch of a common buffer memory type, wherein the ATM switch has a common buffer. One threshold is set in the memory, and when the number of cells stored in the common buffer memory is smaller than the threshold, both the cells that are easily discarded and the cells that are not easily discarded are written in the common buffer memory, When the number of cells stored in the common buffer memory exceeds the threshold value, only cells that are difficult to be discarded are written into the common buffer memory, and discarded. A cell switching device for performing discard priority control, wherein a threshold value set in the common buffer memory is calculated by the following algorithm. Procedure 1) Select one line having the largest ratio of cells that are hardly discarded among the accommodated lines, and calculate the number of buffers necessary when only one line has a load equal to the ratio. . Procedure 2) Assume that the ratio of cells that are hard to be discarded in the remaining lines is all equal to the line selected in Step 1), and add the number of buffers to be added when the number of lines with a load factor equal to that ratio increases by one. The amount is added to the number of buffers obtained in step 1. Step 3) The number of buffers obtained in step 2) is subtracted from the total number of buffers to obtain a threshold value.
より構成され、２クラスの廃棄優先度があるセルを入力
する複数の入線と、前記セルが出力される複数の出線を
備え、任意の前記入線から入力された前記セルを前記宛
先情報にしたがって任意の前記出線に出力するセル交換
装置であって、共通バッファメモリ形のＡＴＭスイッチ
を有しており、前記ＡＴＭスイッチでは共通バッファメ
モリにしきい値を一つ設定し、共通バッファメモリに蓄
積されているセル数が前記しきい値よりも少ない場合に
は、廃棄されやすいセルと廃棄されにくいセルの両方を
共通バッファメモリに書き込み、前記共通バッファメモ
リに蓄積されているセル数が前記しきい値を超えると廃
棄されにくいセルのみを共通バッファメモリに書き込む
という制御により廃棄優先制御を行うセル交換装置であ
って、前記共通バッファメモリに設定するしきい値を以
下のアルゴリズムで計算することを特徴とする廃棄優先
制御機能付きセル交換装置。 手順１）収容している回線のなかで廃棄されにくいセル
の割合が最も大きい回線を一つ選び、その割合の負荷が
かかっている回線が１回線のみ存在する場合に必要なバ
ッファ数を求める。 手順２）他の回線について、それぞれの廃棄されにくい
セルの割合が負荷率であるときに１回線増加した場合に
付加するバッファ数を求めて前記手順１）で求めたバッ
ファ数に加える。 手順３）前記手順２）で求めたバッファ数を総バッファ
数から減算し、しきい値とする。2. A plurality of input lines for inputting cells having two classes of discard priority and a plurality of output lines for outputting said cells, comprising a data portion and a header portion including destination information thereof, A cell switching device for outputting the cell input from the incoming line to any one of the outgoing lines according to the destination information, comprising an ATM switch of a common buffer memory type, wherein the ATM switch has a common buffer. One threshold is set in the memory, and when the number of cells stored in the common buffer memory is smaller than the threshold, both the cells that are easily discarded and the cells that are not easily discarded are written in the common buffer memory, When the number of cells stored in the common buffer memory exceeds the threshold value, only cells that are difficult to be discarded are written into the common buffer memory, and discarded. A cell switching device for performing discard priority control, wherein a threshold value set in the common buffer memory is calculated by the following algorithm. Procedure 1) One line having the largest ratio of cells that are hardly discarded among the accommodated lines is selected, and the number of buffers necessary when only one line has a load of the ratio is found. Step 2) For other lines, when the ratio of cells that are not easily discarded is the load factor and the number of lines is increased by one, the number of buffers to be added is obtained and added to the number of buffers obtained in step 1). Step 3) The number of buffers obtained in step 2) is subtracted from the total number of buffers to obtain a threshold value.
より構成され、２クラスの廃棄優先度があるセルを入力
する複数の入線と、前記セルが出力される複数の出線を
備え、任意の前記入線から入力された前記セルを前記宛
先情報にしたがって任意の前記出線に出力するセル交換
装置であって、共通バッファメモリ形のＡＴＭスイッチ
を有しており、前記ＡＴＭスイッチでは共通バッファメ
モリにしきい値を一つ設定し、共通バッファメモリに蓄
積されているセル数が前記しきい値よりも少ない場合に
は、廃棄されやすいセルと廃棄されにくいセルの両方を
共通バッファメモリに書き込み、前記共通バッファメモ
リに蓄積されているセル数が前記しきい値を超えると廃
棄されにくいセルのみを共通バッファメモリに書き込む
という制御により廃棄優先制御を行うセル交換装置であ
って、前記共通バッファメモリに設定するしきい値を以
下のアルゴリズムで計算することを特徴とする廃棄優先
制御機能付きセル交換装置。 手順１）収容している回線のなかで廃棄されにくいセル
の割合が最も大きい回線を一つ選び、その割合に等しい
負荷がかかっている回線が１回線のみ存在する場合に必
要なバッファ数を求める。 手順２）最も廃棄されにくいセルの割合が大きい回線に
ついて、回線数が１回線増えた場合の増率を求める。 手順３）他の回線について、それぞれの廃棄されにくい
セルの割合が負荷率であるときの１回線時のバッファ数
を求め、これに前記手順２）で求めた増率をかけて、手
順１で求めたバッファ数に加える。 手順４）前記手順３）で求めたバッファ数を総バッファ
数から減算し、しきい値とする。3. A plurality of incoming lines for inputting cells having two classes of discard priority and a plurality of outgoing lines for outputting said cells, comprising a data portion and a header portion including destination information thereof, A cell switching device for outputting the cell input from the incoming line to any one of the outgoing lines according to the destination information, comprising an ATM switch of a common buffer memory type, wherein the ATM switch has a common buffer. One threshold is set in the memory, and when the number of cells stored in the common buffer memory is smaller than the threshold, both the cells that are easily discarded and the cells that are not easily discarded are written in the common buffer memory, When the number of cells stored in the common buffer memory exceeds the threshold value, only cells that are difficult to be discarded are written into the common buffer memory, and discarded. A cell switching device for performing discard priority control, wherein a threshold value set in the common buffer memory is calculated by the following algorithm. Procedure 1) Select one line having the largest ratio of cells that are hardly discarded among the accommodated lines, and calculate the number of buffers necessary when only one line has a load equal to the ratio. . Procedure 2) With respect to the line in which the proportion of cells that are least likely to be discarded is large, the rate of increase when the number of lines is increased by one is determined. Step 3) For other lines, calculate the number of buffers for one line when the ratio of cells that are not easily discarded is the load factor, multiply this by the increase rate obtained in the above step 2), and Add to the calculated number of buffers. Step 4) The number of buffers obtained in step 3) is subtracted from the total number of buffers to obtain a threshold value.
より構成され、２クラスの廃棄優先度があるセルを入力
する複数の入線と、前記セルが出力される複数の出線を
備え、任意の前記入線から入力された前記セルを前記宛
先情報にしたがって任意の前記出線に出力するセル交換
装置であって、共通バッファメモリ形のＡＴＭスイッチ
を有しており、前記ＡＴＭスイッチでは共通バッファメ
モリにしきい値を一つ設定し、共通バッファメモリに蓄
積されているセル数が前記しきい値よりも少ない場合に
は、廃棄されやすいセルと廃棄されにくいセルの両方を
共通バッファメモリに書き込み、前記共通バッファメモ
リに蓄積されているセル数が前記しきい値を超えると廃
棄されにくいセルのみを共通バッファメモリに書き込む
という制御により廃棄優先制御を行うセル交換装置であ
って、前記共通バッファメモリに設定するしきい値を以
下のアルゴリズムで計算することを特徴とする廃棄優先
制御機能付きセル交換装置。 手順１）収容している回線のなかで廃棄されにくいセル
の割合が最も大きい回線を一つ選び、その割合に等しい
負荷がかかっている回線が１回線のみ存在する場合に必
要なバッファ数を求める。 手順２）その他の回線について、その廃棄されにくいセ
ルの割合に等しい負荷率で回線数が１回線増えた場合の
増率を求める。 手順３）前記手順１）で求めたバッファ数と前記手順
２）で求めた増率をかけ、前記手順１）で求めたバッフ
ァ数に加える。 手順４）前記手順３）で求めたバッファ数を総バッファ
数から減算し、しきい値とする。4. A plurality of incoming lines for inputting cells having two classes of discarding priorities and a plurality of outgoing lines for outputting said cells, comprising a data portion and a header portion including destination information thereof, A cell switching device for outputting the cell input from the incoming line to any one of the outgoing lines according to the destination information, comprising an ATM switch of a common buffer memory type, wherein the ATM switch has a common buffer. One threshold is set in the memory, and when the number of cells stored in the common buffer memory is smaller than the threshold, both the cells that are easily discarded and the cells that are not easily discarded are written in the common buffer memory, When the number of cells stored in the common buffer memory exceeds the threshold value, only cells that are difficult to be discarded are written into the common buffer memory, and discarded. A cell switching device for performing discard priority control, wherein a threshold value set in the common buffer memory is calculated by the following algorithm. Procedure 1) Select one line having the largest ratio of cells that are hardly discarded among the accommodated lines, and calculate the number of buffers necessary when only one line has a load equal to the ratio. . Procedure 2) With respect to the other lines, the increase rate is obtained when the number of lines increases by one with a load factor equal to the ratio of cells that are not easily discarded. Step 3) Multiply the number of buffers obtained in step 1) by the increase rate obtained in step 2) and add the result to the number of buffers obtained in step 1). Step 4) The number of buffers obtained in step 3) is subtracted from the total number of buffers to obtain a threshold value.
より構成され、２クラスの廃棄優先度があるセルを入力
する複数の入線と、前記セルが出力される複数の出線を
備え、任意の前記入線から入力された前記セルを前記宛
先情報にしたがって任意の前記出線に出力するセル交換
装置であって、共通バッファメモリ形のＡＴＭスイッチ
を有しており、前記ＡＴＭスイッチでは共通バッファメ
モリにしきい値を一つ設定し、共通バッファメモリに蓄
積されているセル数が前記しきい値よりも少ない場合に
は、廃棄されやすいセルと廃棄されにくいセルの両方を
共通バッファメモリに書き込み、前記共通バッファメモ
リに蓄積されているセル数が前記しきい値を超えると廃
棄されにくいセルのみを共通バッファメモリに書き込む
という制御により廃棄優先制御を行うセル交換装置であ
って、前記共通バッファメモリに設定するしきい値を以
下のアルゴリズムで計算することを特徴とする廃棄優先
制御機能付きセル交換装置。 手順１）収容している回線を廃棄されにくいセルの割合
により分類する。 手順２）最も廃棄されにくいセルの割合が大きいグルー
プを選び、それらの回線にその廃棄されにくいセルの割
合に等しい負荷がかかっている時に必要となるバッファ
数を求める。 手順３）最大でない廃棄されにくいセルの割合のグルー
プそれぞれついて、その廃棄されにくいセルの割合に等
しい負荷がかかっている場合に必要となるバッファ数を
求める。 手順４）最大でない廃棄されにくいセルの割合のグルー
プそれぞれついて、そのグループに属する回線の数が最
も大きい廃棄されにくいセルの割合に等しい負荷率にお
いて増加した場合に負荷するバッファ数を求める。 手順５）最大でない廃棄されにくいセルの割合のグルー
プそれぞれについて、前記手順３）と前記手順４）で求
めたバッファ数を比較し、少ないほうを前記手順２）で
求めたバッファ数に加える。 手順６）前記手順５）で求めたバッファ数を総バッファ
数から減算し、しきい値とする。5. A plurality of input lines for inputting cells having two classes of discarding priority and a plurality of output lines for outputting said cells, comprising a data portion and a header portion including destination information thereof, A cell switching device for outputting the cell input from the incoming line to any one of the outgoing lines according to the destination information, comprising an ATM switch of a common buffer memory type, wherein the ATM switch has a common buffer. One threshold is set in the memory, and when the number of cells stored in the common buffer memory is smaller than the threshold, both the cells that are easily discarded and the cells that are not easily discarded are written in the common buffer memory, When the number of cells stored in the common buffer memory exceeds the threshold value, only cells that are difficult to be discarded are written into the common buffer memory, and discarded. A cell switching device for performing discard priority control, wherein a threshold value set in the common buffer memory is calculated by the following algorithm. Procedure 1) Classify the accommodated lines according to the ratio of cells that are not easily discarded. Procedure 2) Select a group in which the ratio of cells that are least likely to be discarded is large, and calculate the number of buffers required when a load equal to the ratio of cells that are hardly discarded is applied to those lines. Step 3) For each group having a non-maximum non-discardable cell ratio, the number of buffers required when a load equal to the non-discardable cell ratio is applied. Procedure 4) For each group having a non-maximum ratio of cells that are not easily discarded, the number of buffers to be loaded when the number of lines belonging to the group increases at a load factor equal to the ratio of cells that are not easily discarded is calculated. Procedure 5) For each group having a non-maximum ratio of cells that are not easily discarded, compare the number of buffers obtained in the above procedure 3) and the above procedure 4), and add the smaller one to the number of buffers obtained in the above procedure 2). Step 6) The number of buffers obtained in step 5) is subtracted from the total number of buffers to obtain a threshold value.
より構成され、２クラスの廃棄優先度があるセルを入力
する複数の入線と、前記セルが出力される複数の出線を
備え、任意の前記入線から入力された前記セルを前記宛
先情報にしたがって任意の前記出線に出力するセル交換
装置であって、共通バッファメモリ形のＡＴＭスイッチ
を備えており、前記ＡＴＭスイッチは共通バッファメモ
リに蓄積されている廃棄されやすいセルの数をカウント
する廃棄されやすいセルカウンタを備え、また共通バッ
ファメモリにはしきい値が一つ設定されており、前記廃
棄されやすいセルカウンタのカウント値がしきい値より
も少ない場合には、廃棄されやすいセルと廃棄されにく
いセルの両方を共通バッファメモリに書き込み、前記廃
棄されやすいセルカウンタのカウント値が前記しきい値
を超えると廃棄されにくいセルのみを共通バッファメモ
リに書き込むという制御により廃棄優先制御を行うセル
交換装置であって、前記共通バッファメモリに設定する
しきい値を以下のアルゴリズムで計算することを特徴と
する廃棄優先制御機能付きセル交換装置。 手順１）収容している回線のなかで廃棄されにくいセル
の割合が最も大きい回線を一つ選び、その割合と等しい
負荷がかかっている回線が１回線のみ存在する場合に必
要なバッファ数を求める。 手順２）残りの回線の廃棄されにくいセルの割合ををす
べて手順１で選択した回線と等しいとみなし、その割合
に等しい負荷率の回線が１回線増加した場合に付加する
バッファ数を、回線数分だけ、前記手順１）で求めたバ
ッファ数に加える。 手順３）前記手順２）で求めたバッファ数を総バッファ
数から減算し、しきい値とする。6. A plurality of input lines for inputting cells having two classes of discard priority and a plurality of output lines for outputting the cells, comprising a data portion and a header portion including destination information thereof, A cell switching device for outputting the cell input from the incoming line to any one of the outgoing lines according to the destination information, comprising an ATM switch of a common buffer memory type, wherein the ATM switch is a common buffer memory. The common buffer memory has a threshold value set to count the number of cells that are easily discarded, and the common buffer memory has one threshold value. If the threshold value is less than the threshold value, both the easily discarded cells and the hardly discarded cells are written into the common buffer memory, and the easily discarded cell cards are written. A cell switching device that performs discard priority control by controlling only cells that are difficult to discard when the count value of the counter exceeds the threshold value to the common buffer memory, wherein the threshold value set in the common buffer memory is A cell exchange device with a discard priority control function, characterized in that the cell exchange device calculates by the following algorithm. Procedure 1) Select one line having the largest ratio of cells that are not easily discarded among the accommodated lines, and calculate the number of buffers necessary when only one line has a load equal to the ratio. . Procedure 2) Assume that the ratio of cells that are hard to be discarded in the remaining lines is all equal to the line selected in Step 1, and the number of buffers to be added when the number of lines with a load factor equal to that ratio increases by one is the number of lines. The number is added to the number of buffers obtained in the procedure 1). Step 3) The number of buffers obtained in step 2) is subtracted from the total number of buffers to obtain a threshold value.
より構成され、２クラスの廃棄優先度があるセルを入力
する複数の入線と、前記セルが出力される複数の出線を
備え、任意の前記入線から入力された前記セルを前記宛
先情報にしたがって任意の前記出線に出力するセル交換
装置であって、共通バッファメモリ形のＡＴＭスイッチ
を備えており、前記ＡＴＭスイッチは共通バッファメモ
リに蓄積されている廃棄されやすいセルの数をカウント
する廃棄されやすいセルカウンタを備え、また共通バッ
ファメモリにはしきい値が一つ設定されており、前記廃
棄されやすいセルカウンタのカウント値がしきい値より
も少ない場合には、廃棄されやすいセルと廃棄されにく
いセルの両方を共通バッファメモリに書き込み、前記廃
棄されやすいセルカウンタのカウント値が前記しきい値
を超えると廃棄されにくいセルのみを共通バッファメモ
リに書き込むという制御により廃棄優先制御を行うセル
交換装置であって、前記共通バッファメモリに設定する
しきい値を以下のアルゴリズムで計算することを特徴と
する廃棄優先制御機能付きセル交換装置。 手順１）収容している回線のなかで廃棄されにくいセル
の割合が最も大きい回線を一つ選び、その割合に等しい
負荷がかかっている回線が１回線のみ存在する場合に必
要なバッファ数を求める。 手順２）他の回線について、それぞれの廃棄されにくい
セルの割合に等しい負荷率の回線が１回線増加した場合
に付加するバッファ数を求めて前記手順１）で求めたバ
ッファ数に加える。 手順３）前記手順２）で求めたバッファ数を総バッファ
数から減算し、しきい値とする。7. A plurality of input lines for inputting cells having two classes of discarding priorities, comprising a data portion and a header portion including destination information thereof, and a plurality of output lines for outputting said cells, A cell switching device for outputting the cell input from the incoming line to any one of the outgoing lines according to the destination information, comprising an ATM switch of a common buffer memory type, wherein the ATM switch is a common buffer memory. The common buffer memory has a threshold value set to count the number of cells that are easily discarded, and the common buffer memory has one threshold value. If the threshold value is less than the threshold value, both the easily discarded cells and the hardly discarded cells are written into the common buffer memory, and the easily discarded cell cards are written. A cell switching device that performs discard priority control by controlling only cells that are difficult to discard when the count value of the counter exceeds the threshold value to the common buffer memory, wherein the threshold value set in the common buffer memory is A cell exchange device with a discard priority control function, characterized in that the cell exchange device calculates by the following algorithm. Procedure 1) Select one line having the largest ratio of cells that are hardly discarded among the accommodated lines, and calculate the number of buffers necessary when only one line has a load equal to the ratio. . Step 2) With respect to other lines, the number of buffers to be added when the number of lines having a load factor equal to the ratio of cells that are not easily discarded increases by one line is calculated and added to the number of buffers obtained in the above-mentioned step 1). Step 3) The number of buffers obtained in step 2) is subtracted from the total number of buffers to obtain a threshold value.
より構成され、２クラスの廃棄優先度があるセルを入力
する複数の入線と、前記セルが出力される複数の出線を
備え、任意の前記入線から入力された前記セルを前記宛
先情報にしたがって任意の前記出線に出力するセル交換
装置であって、共通バッファメモリ形のＡＴＭスイッチ
を備えており、前記ＡＴＭスイッチは共通バッファメモ
リに蓄積されている廃棄されやすいセルの数をカウント
する廃棄されやすいセルカウンタを備え、また共通バッ
ファメモリにはしきい値が一つ設定されており、前記廃
棄されやすいセルカウンタのカウント値がしきい値より
も少ない場合には、廃棄されやすいセルと廃棄されにく
いセルの両方を共通バッファメモリに書き込み、前記廃
棄されやすいセルカウンタのカウント値が前記しきい値
を超えると廃棄されにくいセルのみを共通バッファメモ
リに書き込むという制御により廃棄優先制御を行うセル
交換装置であって、前記共通バッファメモリに設定する
しきい値を以下のアルゴリズムで計算することを特徴と
する廃棄優先制御機能付きセル交換装置。 手順１）収容している回線のなかで廃棄されにくいセル
の割合が最も大きい回線を一つ選び、その割合に等しい
負荷がかかっている回線が１回線のみ存在する場合に必
要なバッファ数を求める。 手順２）最も廃棄されにくいセルの割合が大きい回線に
ついて、回線数が１回線増えた場合の増率を求める。 手順３）他の回線について、それぞれの廃棄されにくい
セルの割合が負荷率であるときの１回線時のバッファ数
を求め、これに手順２で求めた増率をかけて、前記手順
１）で求めたバッファ数に加える。 手順４）前記手順３）で求めたバッファ数を総バッファ
数から減算し、しきい値とする。8. A plurality of incoming lines for inputting cells having two classes of discard priorities, and a plurality of outgoing lines for outputting said cells, comprising a data portion and a header portion including destination information thereof, A cell switching device for outputting the cell input from the incoming line to any one of the outgoing lines according to the destination information, comprising an ATM switch of a common buffer memory type, wherein the ATM switch is a common buffer memory. The common buffer memory has a threshold value set to count the number of cells that are easily discarded, and the common buffer memory has one threshold value. If the threshold value is less than the threshold value, both the easily discarded cells and the hardly discarded cells are written into the common buffer memory, and the easily discarded cell cards are written. A cell switching device that performs discard priority control by controlling only cells that are difficult to discard when the count value of the counter exceeds the threshold value to the common buffer memory, wherein the threshold value set in the common buffer memory is A cell exchange device with a discard priority control function, characterized in that the cell exchange device calculates by the following algorithm. Procedure 1) Select one line having the largest ratio of cells that are hardly discarded among the accommodated lines, and calculate the number of buffers necessary when only one line has a load equal to the ratio. . Procedure 2) With respect to the line in which the proportion of cells that are least likely to be discarded is large, the rate of increase when the number of lines is increased by one is determined. Step 3) For other lines, calculate the number of buffers for one line when the ratio of cells that are not easily discarded is the load factor, multiply this by the increase rate obtained in step 2, and calculate the number of buffers in step 1). Add to the calculated number of buffers. Step 4) The number of buffers obtained in step 3) is subtracted from the total number of buffers to obtain a threshold value.
より構成され、２クラスの廃棄優先度があるセルを入力
する複数の入線と、前記セルが出力される複数の出線を
備え、任意の前記入線から入力された前記セルを前記宛
先情報にしたがって任意の前記出線に出力するセル交換
装置であって、共通バッファメモリ形のＡＴＭスイッチ
を備えており、前記ＡＴＭスイッチは共通バッファメモ
リに蓄積されている廃棄されやすいセルの数をカウント
する廃棄されやすいセルカウンタを備え、また共通バッ
ファメモリにはしきい値が一つ設定されており、前記廃
棄されやすいセルカウンタのカウント値がしきい値より
も少ない場合には、廃棄されやすいセルと廃棄されにく
いセルの両方を共通バッファメモリに書き込み、前記廃
棄されやすいセルカウンタのカウント値が前記しきい値
を超えると廃棄されにくいセルのみを共通バッファメモ
リに書き込むという制御により廃棄優先制御を行うセル
交換装置であって、前記共通バッファメモリに設定する
しきい値を以下のアルゴリズムで計算することを特徴と
する廃棄優先制御機能付きセル交換装置。 手順１）収容している回線のなかで廃棄されにくいセル
の割合が最も大きい回線を一つ選び、その割合に等しい
負荷がかかっている回線が１回線のみ存在する場合に必
要なバッファ数を求める。 手順２）その他の回線について、その廃棄されにくいセ
ルの割合に等しい負荷率で回線数が１回線増えた場合の
増率を求める。 手順３）前記手順１）で求めたバッファ数と前記手順
２）で求めた増率をかけ、手順１で求めたバッファ数に
加える。 手順４）前記手順３）で求めたバッファ数を総バッファ
数から減算し、しきい値とする。9. A plurality of incoming lines for inputting cells having two classes of discarding priority, comprising a data portion and a header portion including destination information thereof, and a plurality of outgoing lines for outputting said cells, A cell switching device for outputting the cell input from the incoming line to any one of the outgoing lines according to the destination information, comprising an ATM switch of a common buffer memory type, wherein the ATM switch is a common buffer memory. The common buffer memory has a threshold value set to count the number of cells that are easily discarded, and the common buffer memory has one threshold value. If the threshold value is less than the threshold value, both the easily discarded cells and the hardly discarded cells are written into the common buffer memory, and the easily discarded cell cards are written. A cell switching device that performs discard priority control by controlling only cells that are difficult to discard when the count value of the counter exceeds the threshold value to the common buffer memory, wherein the threshold value set in the common buffer memory is A cell exchange device with a discard priority control function, characterized in that the cell exchange device calculates by the following algorithm. Procedure 1) Select one line having the largest ratio of cells that are hardly discarded among the accommodated lines, and calculate the number of buffers necessary when only one line has a load equal to the ratio. . Procedure 2) With respect to the other lines, the increase rate is obtained when the number of lines increases by one with a load factor equal to the ratio of cells that are not easily discarded. Step 3) Multiply the number of buffers determined in step 1) by the increase rate determined in step 2) and add the result to the number of buffers determined in step 1. Step 4) The number of buffers obtained in step 3) is subtracted from the total number of buffers to obtain a threshold value.
部より構成され、２クラスの廃棄優先度があるセルを入
力する複数の入線と、前記セルが出力される複数の出線
を備え、任意の前記入線から入力された前記セルを前記
宛先情報にしたがって任意の前記出線に出力するセル交
換装置であって、共通バッファメモリ形のＡＴＭスイッ
チを備えており、前記ＡＴＭスイッチは共通バッファメ
モリに蓄積されている廃棄されやすいセルの数をカウン
トする廃棄されやすいセルカウンタを備え、また共通バ
ッファメモリにはしきい値が一つ設定されており、前記
廃棄されやすいセルカウンタのカウント値がしきい値よ
りも少ない場合には、廃棄されやすいセルと廃棄されに
くいセルの両方を共通バッファメモリに書き込み、前記
廃棄されやすいセルカウンタのカウント値が前記しきい
値を超えると廃棄されにくいセルのみを共通バッファメ
モリに書き込むという制御により廃棄優先制御を行うセ
ル交換装置であって、前記共通バッファメモリに設定す
るしきい値を以下のアルゴリズムで計算することを特徴
とする廃棄優先制御機能付きセル交換装置。 手順１）収容している回線を廃棄されにくいセルの割合
により分類する。 手順２）最も廃棄されにくいセルの割合が大きいグルー
プを選び、それらの回線にその廃棄されにくいセルの割
合に等しい負荷がかかっている時に必要となるバッファ
数を求める。 手順３）最大でない廃棄されにくいセルの割合のグルー
プそれぞれついて、その廃棄されにくいセルの割合に等
しい負荷がかかっている場合に必要となるバッファ数を
求める。 手順４）最大でない廃棄されにくいセルの割合のグルー
プそれぞれついて、そのグループに属する回線の数が最
も大きい廃棄されにくいセルの割合に等しい負荷率にお
いて増加した場合に負荷するバッファ数を求める。 手順５）最大でない廃棄されにくいセルの割合のグルー
プそれぞれについて、前記手順３）と前記手順４）で求
めたバッファ数を比較し、少ないほうを前記手順２）で
求めたバッファ数に加える。 手順６）前記手順５）で求めたバッファ数を総バッファ
数から減算し、しきい値とする。10. A data part and a header part including destination information thereof, comprising a plurality of incoming lines for inputting cells having two classes of discarding priority, and a plurality of outgoing lines for outputting said cells. A cell switching device for outputting the cell input from the incoming line to any one of the outgoing lines according to the destination information, comprising an ATM switch of a common buffer memory type, wherein the ATM switch is a common buffer memory. The common buffer memory has a threshold value set to count the number of cells that are easily discarded, and the common buffer memory has one threshold value. If the threshold value is less than the threshold value, both the easily discarded cells and the hardly discarded cells are written into the common buffer memory, and the easily discarded cells are written. A cell switching device that performs discard priority control by controlling only cells that are difficult to discard when the count value of the counter exceeds the threshold value to the common buffer memory, wherein the threshold value set in the common buffer memory is A cell exchange device with a discard priority control function, characterized in that the cell exchange device calculates by the following algorithm. Procedure 1) Classify the accommodated lines according to the ratio of cells that are not easily discarded. Procedure 2) Select a group in which the ratio of cells that are least likely to be discarded is large, and calculate the number of buffers required when a load equal to the ratio of cells that are hardly discarded is applied to those lines. Step 3) For each group having a non-maximum non-discardable cell ratio, the number of buffers required when a load equal to the non-discardable cell ratio is applied. Procedure 4) For each group having a non-maximum ratio of cells that are not easily discarded, the number of buffers to be loaded when the number of lines belonging to the group increases at a load factor equal to the ratio of cells that are not easily discarded is calculated. Procedure 5) For each group having a non-maximum ratio of cells that are not easily discarded, compare the number of buffers obtained in the above procedure 3) and the above procedure 4), and add the smaller one to the number of buffers obtained in the above procedure 2). Step 6) The number of buffers obtained in step 5) is subtracted from the total number of buffers to obtain a threshold value.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7453396A JP2957466B2 (en) | 1996-03-28 | 1996-03-28 | Cell switching equipment with discard priority control function |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7453396A JP2957466B2 (en) | 1996-03-28 | 1996-03-28 | Cell switching equipment with discard priority control function |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09266482A JPH09266482A (en) | 1997-10-07 |
| JP2957466B2 true JP2957466B2 (en) | 1999-10-04 |
Family
ID=13550035
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7453396A Expired - Lifetime JP2957466B2 (en) | 1996-03-28 | 1996-03-28 | Cell switching equipment with discard priority control function |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2957466B2 (en) |
-
1996
- 1996-03-28 JP JP7453396A patent/JP2957466B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09266482A (en) | 1997-10-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0603916B1 (en) | Packet switching system using idle/busy status of output buffers | |
| US9769080B2 (en) | Method and apparatus for reducing pool starvation in a shared memory switch | |
| KR100213409B1 (en) | Packet switching device using shared-buffer-memory | |
| US6134218A (en) | Many dimensional congestion detection system and method | |
| JP3575628B2 (en) | Method and apparatus for temporarily storing data packets and switching apparatus having such an apparatus | |
| US5862128A (en) | Merged buffer signal switch | |
| US6934289B2 (en) | Cell processing method and apparatus in an asynchronous transfer mode switch | |
| US20030231590A1 (en) | Method of performing deficit round-robin scheduling and structure for implementing same | |
| US5721833A (en) | Push-out of low priority signals from switch buffers | |
| US7586911B2 (en) | Method and apparatus for packet transmit queue control | |
| EP1488600A1 (en) | Scheduling using quantum and deficit values | |
| US6185206B1 (en) | ATM switch which counts multicast cell copies and uses a second memory for a decremented cell count value | |
| JP2957466B2 (en) | Cell switching equipment with discard priority control function | |
| JP2886976B2 (en) | Quality class control method in the communication path of ATM exchange | |
| US20030012210A1 (en) | Packet switching device with a feedback method of the arbiter | |
| JP2000022716A (en) | Back pressure control method and its system | |
| JPH1168784A (en) | Cell switch | |
| JPH02190059A (en) | Buffer controller | |
| JPH06244858A (en) | Buffer threshold control system for atm network | |
| JP2919155B2 (en) | Policing circuit | |
| CN118250236A (en) | Scheduling method and device and electronic equipment | |
| CN115473862A (en) | Method and system for avoiding multicast packet head blocking of switch chip | |
| JPH0758775A (en) | Packet priority controller | |
| JPH0795212A (en) | Congestion control system for atm exchange system | |
| JPH0653984A (en) | Atm switch |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070723 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080723 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090723 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100723 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100723 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110723 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110723 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120723 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120723 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130723 Year of fee payment: 14 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |