JP2953422B2 - Cellular timing distribution method - Google Patents

Cellular timing distribution method

Info

Publication number
JP2953422B2
JP2953422B2 JP3204697A JP3204697A JP2953422B2 JP 2953422 B2 JP2953422 B2 JP 2953422B2 JP 3204697 A JP3204697 A JP 3204697A JP 3204697 A JP3204697 A JP 3204697A JP 2953422 B2 JP2953422 B2 JP 2953422B2
Authority
JP
Japan
Prior art keywords
data
cell
cells
output
read
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP3204697A
Other languages
Japanese (ja)
Other versions
JPH10229407A (en
Inventor
秀樹 西崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP3204697A priority Critical patent/JP2953422B2/en
Publication of JPH10229407A publication Critical patent/JPH10229407A/en
Application granted granted Critical
Publication of JP2953422B2 publication Critical patent/JP2953422B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明はセル化タイミング分
散方式に関し、特にAAL1(ATM・アダプテーショ
ン・レイヤ・タイプ1:ATM Adaptation
Layer type1)において複数のチャネルが
多重されたCBR(コンスタント・ビット・レート:C
onstant bit rate)信号をチャネルご
とに異なるVP(バーチャル・パス:Virtual
Path)のATM(非同期転送モード:Asynch
ronous Transfer Mode)セル化す
るATMセル化方式において、セル化のタイミングを分
散するセル化タイミング分散方式に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a cellular timing distribution system, and more particularly to AAL1 (ATM adaptation layer type 1: ATM adaptation).
CBR (constant bit rate: C) in which a plurality of channels are multiplexed in Layer type 1
An instantaneous bit rate (VP) signal is transmitted to a different VP (Virtual Path: Virtual) for each channel.
Path) ATM (Asynchronous Transfer Mode: Asynch)
The present invention relates to a cell transfer timing distribution method for distributing the timing of cell formation in an ATM cell conversion method for forming a cell in a form of a roof transfer mode.

【0002】[0002]

【従来の技術】AAL1においてCBRの多重化信号の
チャネルごとのセル化を行うときに、各チャネルごとに
同一フレームからデータの蓄積を開始すると、特に同じ
データ長のチャネルにおいては、データ蓄積のペースが
同じであるためにセル化タイミングが重なってバースト
的にセルが発生することになる。
2. Description of the Related Art When a cell of a CBR multiplexed signal is converted into cells for each channel in the AAL1, data storage is started from the same frame for each channel. Are the same, the cell formation timings overlap and cells are generated in a burst.

【0003】また、このようなセルの集中的な発生は、
同じデータ長のチャネルにおいては周期的に必ず続くこ
とになる。
[0003] The intensive occurrence of such cells is as follows.
In a channel having the same data length, it always follows periodically.

【0004】さらに、多くのチャネルにおいて、セル化
タイミングが重なると、セル化要求が出てから最後にセ
ル化されるデータまでの遅延が増大することになる。
[0004] Further, in many channels, when the timing of cell formation overlaps, the delay from when a request for cell formation is issued to the last data to be cellized increases.

【0005】そこで、セル化タイミングが重ならないよ
うに分散する技術が、例えば特開平6−261064号
公報に提案されている。
Therefore, a technique for distributing the cell timings so that they do not overlap with each other has been proposed in, for example, Japanese Patent Application Laid-Open No. H6-161064.

【0006】この公報に所載の「ATMセル組立方法」
では、あらかじめ各コネクションごとにダミーデータ量
を計算し、各コネクションごとのデータを蓄積するバッ
ファにこのダミーデータを挿入した状態で運用を開始す
ることにより、蓄積データ量を初期状態において操作し
ている。
[0006] "ATM cell assembling method" described in this publication
In this example, the amount of dummy data is calculated for each connection in advance, and the operation is started in a state where the dummy data is inserted into a buffer for storing data for each connection, thereby operating the accumulated data amount in an initial state. .

【0007】[0007]

【発明が解決しようとする課題】この従来の技術には、
次に示すような多くの問題点があった。
The prior art includes:
There were many problems as follows.

【0008】まず、多重化された複数のVPのCBRデ
ータを収容するために、同じデータ長を持つVPに関し
てはデータの蓄積速度も同様になりセル化要求タイミン
グが重なってしまうので、同じデータ長を持つVP間で
セル化する時期が時間的に集中してしまうという問題点
があった。
First, in order to accommodate the multiplexed CBR data of a plurality of VPs, the VPs having the same data length have the same data accumulation speed and overlap the cell request timings. However, there is a problem that the timing of cell formation is concentrated in time between VPs having the above.

【0009】また、運用開始時にセル化タイミングが固
定的に決まってしまうので、運用中に収容回線が変化し
たときには、各VPに対する最適なセル化タイミングで
の運用ができなくなるという問題点があった。
[0009] Further, since the cell timing is fixedly determined at the start of operation, there is a problem that when the accommodated line changes during operation, operation at the optimal cell timing for each VP cannot be performed. .

【0010】さらに、初期時にすべてのコネクションご
とにダミーデータを計算して設定する必要があるので、
初期設定が複雑になるという問題点があった。
Furthermore, at the initial stage, it is necessary to calculate and set dummy data for every connection.
There was a problem that initial setting became complicated.

【0011】そこで、本発明の第1の目的は、AAL1
のSTM(同期転送モード:Synchronous
Transfer Mode)/ATM変換の際に多数
の収容コネクション間において、セル出力が同時期に重
ならないようにしたセル化タイミング分散方式を提供す
ることにある。
Therefore, a first object of the present invention is to provide AAL1
STM (Synchronous Transfer Mode: Synchronous)
It is an object of the present invention to provide a cell timing distribution method in which cell outputs do not overlap at the same time between a large number of accommodation connections at the time of Transfer Mode / ATM conversion.

【0012】また、本発明の第2の目的は、運用中に収
容回線が変化したときにも、セル化タイミングの分散が
実現できるようなセル化タイミング分散方式を提供する
ことにある。
It is a second object of the present invention to provide a cell timing distribution system capable of realizing cell timing distribution even when the accommodated line changes during operation.

【0013】[0013]

【課題を解決するための手段】本発明によれば、AAL
タイプ1において複数のチャネルが多重されたコンスタ
ント・ビット・レート信号のチャネルごとに異なるバー
チャル・パスのATMセル化を行うATMセル化方式に
おいて、単位時間内にセル化できるセル数を制限してセ
ル化するセル化手段は、前記バーチャル・パスごとにデ
ータの蓄積状態を監視してセル化可能なバーチャル・パ
スを検出する第1の手段と、前記セル化のタイミングが
同時期に集中しないように前記単位時間ごとに出力可能
なセル数を管理する第2の手段と、前記単位時間内に出
力可能なセル数以上にセルが出力されないように読出し
を制御する第3の手段とを備えることを特徴とするセル
化タイミング分散方式が得られる。
According to the present invention, an AAL
In the ATM cell system for converting a virtual path into an ATM cell for each channel of a constant bit rate signal in which a plurality of channels are multiplexed in the type 1, the number of cells that can be formed in a unit time is limited. The cellization means to be converted is converted into data for each of the virtual paths.
Virtual data that can be cellized by monitoring the data storage status.
The first means for detecting the cell and the timing of the cell formation
Can be output at the unit time so as not to concentrate at the same time
A second means for managing the number of cells
Read so that no more cells are output than can be input
And a third means for controlling the cell timing distribution.

【0014】[0014]

【0015】さらに、前記第2の手段は、セル化可能な
前記バーチャル・パス情報を受信し、前記単位時間中の
出力セル数が前記出力可能なセル数に達していなければ
前記バーチャル・パスの出力指示を出し、前記単位時間
中の出力セル数が前記出力可能なセル数に達した以後は
バーチャル・パスの出力指示を出さずに前記バーチャル
・パスのデータ読出位置を1フレーム分ずらす処理を行
うことを特徴とするセル化タイミング分散方式が得られ
る。
Further, the second means receives the virtual path information that can be converted into a cell, and if the number of output cells in the unit time does not reach the number of output cells, the virtual path information of the virtual path is output. An output instruction is issued, and after the number of output cells in the unit time reaches the number of cells that can be output, a process of shifting the data read position of the virtual path by one frame without issuing an output instruction of the virtual path. A cell timing distribution method characterized by performing the above is obtained.

【0016】さらにまた、第1の実施態様としては、2
面構成のバッファと、フレーム構造の入力データのタイ
ムスロットと前記バーチャル・パスとの関係を示すコン
トロール・メモリ・データを格納するCMデータ部と、
前記各バーチャル・パスごとにライトポインタを管理し
コントロール・メモリ・データをもとに前記入力データ
の書込アドレスを生成する書込制御部と、前記入力デー
タを前記バーチャル・パスごとに分けて収容するセル化
バッファと、前記各バーチャル・パスごとのセルの蓄積
量を管理するデータ蓄積管理部と、前記単位時間内に出
力可能なセル数を管理する読出セル数管理部と、前記各
バーチャル・パスごとにリードポインタを管理し前記読
出セル数管理部から前記バーチャル・パスごとに読出指
示が出れば前記セル化バッファの読出アドレスを生成す
る読出制御部と、前記セル化バッファから読み出された
データにATMヘッダを付加するヘッダ付加部と、前記
CMデータ部からの前記コントロール・メモリ・データ
をもとに前記各バーチャル・パスごとに1フレーム内の
データ長を計算するデータ長管理部とを備えることを特
徴とするセル化タイミング分散方式が得られる。
Further, as a first embodiment, there
A buffer having a plane configuration, a CM data section storing control memory data indicating a relationship between a time slot of input data having a frame structure and the virtual path,
A write control unit that manages a write pointer for each virtual path and generates a write address of the input data based on control memory data; and accommodates the input data separately for each virtual path. A cell buffer, a data storage management unit that manages the amount of cells stored for each virtual path, a read cell number management unit that manages the number of cells that can be output in the unit time, A read control unit that manages a read pointer for each path and generates a read address of the cell buffer when a read instruction is issued for each virtual path from the read cell number management unit; A header adding unit for adding an ATM header to the data; and each of the buffer units based on the control memory data from the CM data unit. Cellulating timing distribution scheme is obtained, characterized in that for each Virtual path and a data length management unit for calculating the data length of one frame.

【0017】そして、第2の実施態様としては、2面構
成のバッファと、フレーム構造の入力データのタイムス
ロットと前記バーチャル・パスとの関係を示すコントロ
ール・メモリ・データを格納するCMデータ部と、前記
各バーチャル・パスごとにライトポインタを管理しコン
トロール・メモリ・データをもとに前記入力データの書
込アドレスを生成する書込制御部と、前記入力データを
前記バーチャル・パスごとに分けて収容するセル化バッ
ファと、前記各バーチャル・パスごとのセルの蓄積量を
管理するデータ蓄積管理部と、前記単位時間内に出力可
能なセル数を管理する読出セル数管理部と、前記各バー
チャル・パスごとにリードポインタを管理し前記データ
蓄積管理部から読出し可能な前記バーチャル・パスを受
取ってそのバーチャル・パスのリードポインタをポイン
タ管理部に出力して更新指示を受け取る読出指示部と、
前記単位時間内に出力可能なセル数を管理し出力したセ
ル数が前記出力可能なセル数に達しているか否かによっ
て前記セル化バッファへ読出アドレスを出力するか否か
を判断するポインタ管理部と、前記セル化バッファから
読み出されたデータにATMヘッダを付加するヘッダ付
加部と、前記CMデータ部からの前記コントロール・メ
モリ・データをもとに前記各バーチャル・パスごとに1
フレーム内のデータ長を計算するデータ長管理部とを備
えることを特徴とするセル化タイミング分散方式が得ら
れる。
As a second embodiment, a two-sided buffer, a CM data part for storing control memory data indicating a relationship between a time slot of input data having a frame structure and the virtual path are provided. A write control unit that manages a write pointer for each virtual path and generates a write address of the input data based on control memory data, and separates the input data for each virtual path. A cell buffer to be accommodated, a data storage management unit for managing the storage amount of cells for each virtual path, a read cell number management unit for managing the number of cells that can be output in the unit time, A read pointer is managed for each path, and the virtual path that can be read from the data storage management unit is received and the virtual path is received. A read instruction unit for receiving an update instruction and outputs the read pointer Le path pointer management unit,
A pointer management unit that manages the number of cells that can be output in the unit time and determines whether to output a read address to the cell buffer based on whether the number of output cells has reached the number of output cells. A header adding unit for adding an ATM header to the data read from the cell buffer, and one for each virtual path based on the control memory data from the CM data unit.
There is provided a cellular timing distribution method characterized by including a data length management unit for calculating a data length in a frame.

【0018】そしてまた、前記単位時間は1フレーム時
間であることを特徴とするセル化タイミング分散方式が
得られる。
Further, there is provided a cellular timing distribution system wherein the unit time is one frame time.

【0019】[0019]

【発明の実施の形態】次に、本発明について図面を参照
して説明する。
Next, the present invention will be described with reference to the drawings.

【0020】まず、本発明の作用について説明すると、
セル化のタイミングが同時期に集中しないように単位時
間ごとに出力可能なセル数を管理する第2の手段によっ
て単位時間(例えば1フレーム時間)内の読出セル数を
カウントし、1フレーム時間内に出力可能なセル数以上
にセルが出力されないように読出しを制御する第3の手
段は実際に出力したセル数が出力可能なセル数よりも少
ないときはセル読出指示を出してセルが出力され、実際
に出力したセルが出力可能なセル数となっていたときに
はセル読出指示を出さずに読出先頭データを1フレーム
分ずらして次のフレーム時間においてセル化する。
First, the operation of the present invention will be described.
The number of read cells within a unit time (for example, one frame time) is counted by the second means for managing the number of cells that can be output per unit time so that the timing of cell formation is not concentrated in the same period, and within one frame time The third means for controlling the reading so as not to output more cells than the number of cells that can be output to the cell outputs a cell read instruction when the number of cells actually output is less than the number of cells that can be output. When the number of cells actually output is equal to the number of cells that can be output, the read head data is shifted by one frame without being instructed to read a cell, and is converted into cells in the next frame time.

【0021】このようにすると、各VPにおいてセル化
の時期が1時期に集中してしまうことが回避される。ま
た、上記動作は初期時のまだセルを出力していない状態
のVPにのみ適用されるので、セル化タイミングを分散
させることが可能となる。
In this way, it is possible to prevent the cell timings from being concentrated at one time in each VP. Further, the above operation is applied only to the VP in a state where the cell is not yet output at the initial stage, so that it is possible to disperse the celling timing.

【0022】次に、本発明の実施形態について図面を参
照して詳細に説明する。
Next, embodiments of the present invention will be described in detail with reference to the drawings.

【0023】図1は本発明のセル化タイミング分散方式
の第1の実施形態を示すブロック図である。
FIG. 1 is a block diagram showing a first embodiment of the cell timing distribution system according to the present invention.

【0024】図1を参照すると、本実施形態のセル化タ
イミング分散方式は、2面構成のバッファ1と、フレー
ム構造の入力データのTS(タイムスロット:Time
Slot)とVP(バーチャル・パス:Virtua
l Path)との関係を示すCM(コントロール・メ
モリ:Control Memory)データを格納す
るCMデータ部2と、各VPごとにライトポインタを管
理しCMデータをもとに入力データの書込アドレスを生
成する書込制御部3と、入力データをVPごとに分けて
収容するセル化バッファ4と、各VPごとのセルの蓄積
量を管理するデータ蓄積管理部5と、各VPごとにリー
ドポインタを管理し読出セル数管理部7からVPごとに
読出指示が出ればセル化バッファ4の読出アドレスを生
成する読出制御部6と、1フレーム内に出力可能なセル
数を管理する読出セル数管理部7と、セル化バッファ4
から読み出されたデータにATMヘッダを付加するヘッ
ダ付加部8と、CMデータ部2からのCMデータをもと
に各VPごとに1フレーム内のデータ長を計算するデー
タ長管理部9とを備える。
Referring to FIG. 1, the cell timing distribution system according to the present embodiment employs a two-sided buffer 1 and a TS (time slot: Time) of input data having a frame structure.
Slot) and VP (virtual path: Virtua)
1 Path), a CM data unit 2 for storing CM (Control Memory) data indicating a relationship with the VP, a write pointer for each VP is managed, and a write address of input data is generated based on the CM data. A write control unit 3, a cell buffer 4 for storing input data for each VP, a data storage management unit 5 for managing the amount of cells stored for each VP, and a read pointer for each VP When a read instruction is issued for each VP from the read-out cell number management unit 7, a read-out control unit 6 that generates a read address of the cell buffer 4 and a read-out cell number management unit 7 that manages the number of cells that can be output in one frame. And celling buffer 4
A header adding unit 8 for adding an ATM header to the data read out from the CMS, and a data length management unit 9 for calculating the data length in one frame for each VP based on the CM data from the CM data unit 2. Prepare.

【0025】そして、バッファ1は外部からフレームデ
ータを書き込まれる第1の面と、内部でフレームデータ
を参照する第2の面とを有する。CMデータ部2はCM
データを書込制御部3とデータ長管理部9とに入力す
る。
The buffer 1 has a first surface on which frame data is written from the outside, and a second surface for internally referring to the frame data. CM data part 2 is CM
Data is input to the write control unit 3 and the data length management unit 9.

【0026】書込制御部3は入力されたCMデータ部2
からのCMデータをもとに入力データの書込アドレスを
生成し、セル化バッファ4への書込みを制御する。セル
化バッファ4は書込制御部3で生成された書込アドレス
にVPごとに分けた入力データを格納する。
The write control unit 3 receives the input CM data unit 2
A write address of the input data is generated based on the CM data from the CPU, and writing to the cell buffer 4 is controlled. The cell buffer 4 stores the input data divided for each VP at the write address generated by the write control unit 3.

【0027】データ蓄積管理部5はセル化バッファ4の
書込アドレスおよび読出アドレスを書込制御部3および
読出制御部6からそれぞれ受け取り、各VPごとのセル
の蓄積量を管理してセル化できるだけのデータが蓄積さ
れたVPは読出セル数管理部7に通知する。
The data storage management unit 5 receives the write address and the read address of the cell buffer 4 from the write control unit 3 and the read control unit 6, respectively, manages the storage amount of cells for each VP, and converts the cells into cells. Is notified to the read cell number management unit 7.

【0028】読出制御部6は読出セル数管理部7からV
Pごとに読出指示が出ればセル化バッファ4の読出アド
レスを生成して読出しを行い、1セル分のリードポイン
タの更新を行う。また、リードポインタ更新指示のみが
出れば該当するVPのリードポインタを1フレーム分だ
け更新する。
The read control unit 6 sends the V
When a read instruction is issued for each P, a read address of the cell buffer 4 is generated and read, and the read pointer for one cell is updated. If only a read pointer update instruction is issued, the read pointer of the corresponding VP is updated by one frame.

【0029】読出セル数管理部7は前述したように1フ
レーム内に出力可能なセル数を管理し、データ蓄積管理
部5から読出可能なVPを受け取り、読出制御部6に読
出指示を出すか、またはリードポインタ更新指示を出す
かの判断を行う。
The read cell number management unit 7 manages the number of cells that can be output in one frame as described above, receives a readable VP from the data storage management unit 5, and issues a read instruction to the read control unit 6. Or a read pointer update instruction is issued.

【0030】続いて、本実施形態の動作について詳細に
説明する。
Next, the operation of this embodiment will be described in detail.

【0031】まず、1フレーム時間内に出力できるセル
数の最大値nを読出セル数管理部7に設定する。
First, the maximum value n of the number of cells that can be output within one frame time is set in the read cell number management unit 7.

【0032】初期化後、入力データは書込制御部3から
の書込アドレスをもとにセル化バッファ4に書き込ま
れ、データ蓄積管理部5では書込制御部3で管理してい
る各VPのライトポインタと読出制御部6で管理してい
る各VPのリードポインタからVPごとの蓄積状態を監
視する。そして、セル化できるだけのデータがたまった
ら読出セル数管理部7にセル化可能なVP値を出力す
る。
After the initialization, the input data is written into the cell buffer 4 based on the write address from the write control unit 3, and the data accumulation management unit 5 manages each VP managed by the write control unit 3. The accumulation state of each VP is monitored from the write pointer of each VP and the read pointer of each VP managed by the read control unit 6. Then, when the data which can be converted into a cell is accumulated, the VP value which can be converted into a cell is output to the read cell number management unit 7.

【0033】読出セル数管理部7では、1フレーム時間
内のセル出力数をカウントする。そして、セル化要求数
mがセル数の最大値n以下であれば読出制御部6にmセ
ルの出力指示を行うとともに該当するVP値を出力し、
読み出したデータ分だけのリードポインタの更新を指示
する。また、セル化要求数mがセル数の最大値nよりも
大きければ読出制御部6にnセルの出力指示を行うとと
もに該当するVP値を出力し、読み出したデータ分だけ
のリードポインタの更新を指示し、セル化されなかった
m−n個のVPに関しては1フレーム分のリードポイン
タ更新指示を行うとともに該当するVP値を出力するこ
とにより、次のフレーム時間でセル化要求がなされるよ
うにする。
The read cell number management section 7 counts the number of cell outputs within one frame time. If the number m of celling requests is equal to or less than the maximum value n of the number of cells, the read control unit 6 is instructed to output m cells, and the corresponding VP value is output.
It instructs to update the read pointer for the read data. If the number m of celling requests is larger than the maximum value n of the number of cells, an instruction to output n cells is issued to the read control unit 6 and the corresponding VP value is output, and the read pointer is updated by the read data. For the mn VPs that have not been converted into cells, a read pointer update instruction for one frame is issued and the corresponding VP value is output, so that a cell conversion request is made in the next frame time. I do.

【0034】このように、1フレーム時間にセル化でき
るセル数を管理し、セル化できなかったデータに関して
は次のフレーム時間においてセル化要求を出させるよう
にすることで、セル化タイミングを分散させることが可
能となる。
In this manner, the number of cells that can be converted into cells in one frame time is managed, and a request for cell conversion is issued in the next frame time for data that cannot be converted into cells, thereby distributing the timing of cell conversion. It is possible to do.

【0035】本実施形態では、セル化タイミングの分散
制御は初期化後にまだ読出し(セル化)をしていないV
Pに対して最初にセルを出力するタイミングのみを制御
する方式を採用しているので、運用中にVP(収容回
線)が新たに追加・変更されたとしても対応することが
できる。
In the present embodiment, the distributed control of the timing of cell formation is performed after the initialization and the read (cell formation) of V
Since a method of controlling only the timing at which a cell is first output to P is adopted, even if a VP (accommodation line) is newly added or changed during operation, it can be handled.

【0036】また、この方式は、入力データをフレーム
単位で扱っているので、構造化データ転送(SDT)と
の共存も可能である。
In this method, since input data is handled in units of frames, coexistence with structured data transfer (SDT) is possible.

【0037】次に、図2は本発明のセル化タイミング分
散方式の第2の実施形態を示すブロック図である。
FIG. 2 is a block diagram showing a second embodiment of the cell timing distribution system according to the present invention.

【0038】図2において、第1の実施形態と同じ機能
の構成要素には図1と同じ参照符号を付しており、本実
施形態では、第1の実施形態(図1に図示)における読
出制御部6および読出セル数管理部7を、読出指示部1
0およびポインタ管理部11に置き換えている。
In FIG. 2, components having the same functions as those in the first embodiment are denoted by the same reference numerals as those in FIG. 1, and in the present embodiment, the readout in the first embodiment (shown in FIG. 1) is performed. The control unit 6 and the read cell number management unit 7 are
0 and the pointer management unit 11.

【0039】すなわち、本実施形態のセル化タイミング
分散方式は、2面構成のバッファ1と、CMデータ部2
と、書込制御部3と、セル化バッファ4と、データ蓄積
管理部5と、各VPごとにリードポインタを管理する読
出指示部10と、1フレーム中に出力可能なセル数を管
理するポインタ管理部11と、ヘッダ付加部8と、デー
タ長管理部9とを備える。
That is, the cell timing distribution system of the present embodiment employs a two-sided buffer 1 and a CM data unit 2.
A write control unit 3, a cell buffer 4, a data accumulation management unit 5, a read instruction unit 10 for managing a read pointer for each VP, and a pointer for managing the number of cells that can be output in one frame. A management unit 11, a header addition unit 8, and a data length management unit 9 are provided.

【0040】そして、読出制御部10はデータ蓄積管理
部5から読出し可能なVPを受け取って、そのVPのリ
ードポインタをポインタ管理部11に出力して、更新指
示(1セル分更新か1フレーム分更新)を受け取る。
Then, the read control unit 10 receives the readable VP from the data storage management unit 5, outputs a read pointer of the VP to the pointer management unit 11, and issues an update instruction (update for one cell or one frame). Update).

【0041】ここで、1セル分の更新指示であれば、デ
ータ長管理部9から受け取った各VPごとのデータ長分
だけ更新する。
Here, if the update instruction is for one cell, the update is performed by the data length of each VP received from the data length management unit 9.

【0042】ポインタ管理部11は出力したセル数が出
力可能なセル数に達していないときには、セル化バッフ
ァ4に読出アドレスを出力するとともに、読出指示部1
0には1セル分のリードポインタ更新指示を出力する。
また、セル数が出力可能なセル数に達したときには、セ
ル化バッファ4への読出アドレスの出力は行わずに、読
出指示部10に1フレーム分のリードポインタの更新を
指示する。
When the number of output cells does not reach the number of outputable cells, the pointer management unit 11 outputs a read address to the cell buffer 4 and reads the read instruction unit 1.
For 0, a read pointer update instruction for one cell is output.
When the number of cells reaches the number of cells that can be output, the read address is not output to the cell buffer 4 and the read instruction unit 10 is instructed to update the read pointer for one frame.

【0043】この第2の実施形態も第1の実施形態と同
様に、セル化タイミングの分散制御は初期化後にまだ読
出し(セル化)をしていないVPに対して最初にセルを
出力するタイミングのみを制御する方式を採用している
ので、運用中にVP(収容回線)が新たに追加・変更さ
れたとしても対応することができる。
In the second embodiment, similarly to the first embodiment, the distribution control of the cell timing is performed by first outputting a cell to a VP that has not been read (celled) after initialization. Since a method of controlling only a VP (accommodation line) is newly used or changed during operation, it is possible to cope with the problem.

【0044】[0044]

【発明の効果】以上説明したように本発明は、AAL1
において複数のチャネルが多重されたCBRのチャネル
ごとに異なるVPのATMセル化を行うATMセル化方
式において、単位時間内にセル化できるセル数を制限し
てセル化するセル化手段は、VPごとにデータの蓄積状
態を監視してセル化可能なVPを検出する第1の手段
と、セル化のタイミングが同時期に集中しないように単
位時間ごとに出力可能なセル数を管理する第2の手段
と、単位時間内に出力可能なセル数以上にセルが出力さ
れないように読出しを制御する第3の手段とを備えるこ
とにより、さらに、上記第2の手段は、セル化可能なV
P情報を受信し、単位時間中の出力セル数が出力可能な
セル数に達していなければVPの出力指示を出し、単位
時間中の出力セル数が出力可能なセル数に達した以後は
VPの出力指示を出さずにVPのデータ読出位置を1フ
レーム分ずらす処理を行うことにより、さらにまた、2
面構成のバッファと、フレーム構造の入力データのTS
とVPとの関係を示すCMデータを格納するCMデータ
部と、各VPごとにライトポインタを管理しCMデータ
をもとに入力データの書込アドレスを生成する書込制御
部と、入力データをVPごとに分けて収容するセル化バ
ッファと、各VPごとのセルの蓄積量を管理するデータ
蓄積管理部と、単位時間内に出力可能なセル数を管理す
る読出セル数管理部と、各VPごとにリードポインタを
管理し読出セル数管理部からVPごとに読出指示が出れ
ばセル化バッファの読出アドレスを生成する読出制御部
と、セル化バッファから読み出されたデータにATMヘ
ッダを付加するヘッダ付加部と、CMデータ部からのC
Mデータをもとに各VPごとに1フレーム内のデータ長
を計算するデータ長管理部とを備えることにより、そし
て、2面構成のバッファと、フレーム構造の入力データ
のTSとVPとの関係を示すCMデータを格納するCM
データ部と、各VPごとにライトポインタを管理しCM
データをもとに入力データの書込アドレスを生成する書
込制御部と、入力データをVPごとに分けて収容するセ
ル化バッファと、各VPごとのセルの蓄積量を管理する
データ蓄積管理部と、単位時間内に出力可能なセル数を
管理する読出セル数管理部と、各VPごとにリードポイ
ンタを管理しデータ蓄積管理部から読出し可能なVPを
受取ってそのVPのリードポインタをポインタ管理部に
出力して更新指示を受け取る読出指示部と、単位時間内
に出力可能なセル数を管理し出力したセル数が出力可能
なセル数に達しているか否かによっでセル化バッファへ
読出アドレスを出力するか否かを判断するポインタ管理
部と、セル化バッファから読み出されたデータにATM
ヘッダを付加するヘッダ付加部と、CMデータ部からの
CMデータをもとに各VPごとに1フレーム内のデータ
長を計算するデータ長管理部とを備えることにより、単
位時間内に出力可能なセル数を管理して出力できなかっ
たセルに関しては、次のフレーム時間において出力され
るように制御しているので、各VPにおけるセル化タイ
ミングが分散されるという効果を有する。
As described above, the present invention provides the AAL1
In the ATM cell scheme for performing ATM cells of different VP plurality of channels for each channel of the multiplexed CBR, cell catheter stage for cell conversion by limiting the number of cells that can be cells into the unit time, VP Means for monitoring the accumulation state of data every time to detect VPs that can be converted into cells, and second means for managing the number of cells that can be output per unit time so that the timing of cell formation is not concentrated at the same time. Means, and the third means for controlling reading so that cells are not output more than the number of cells that can be output in a unit time.
If the P information is received and the number of output cells in the unit time does not reach the number of outputable cells, a VP output instruction is issued, and after the number of output cells in the unit time reaches the number of outputable cells, VP is output. By performing the processing of shifting the VP data read position by one frame without issuing the output instruction of
Surface configuration buffer and frame structure input data TS
Data section for storing CM data indicating the relationship between the VP and the VP; a write control section for managing a write pointer for each VP and generating a write address of the input data based on the CM data; A cell buffer for storing each VP separately, a data storage management unit for managing the amount of cells stored for each VP, a read cell number management unit for managing the number of cells that can be output in a unit time, A read control unit for generating a read address of the cell buffer when a read instruction is issued for each VP from the read cell number management unit, and adding an ATM header to data read from the cell buffer. Header addition part and C from the CM data part
By providing a data length management unit for calculating the data length in one frame for each VP based on the M data, a buffer having a two-plane configuration, and a relationship between TS and VP of input data having a frame structure CM that stores CM data indicating
Manages the data pointer and the write pointer for each VP and
A write control unit for generating a write address of input data based on data; a cell buffer for storing input data separately for each VP; and a data storage management unit for managing the amount of cells stored for each VP A read cell number management unit that manages the number of cells that can be output in a unit time, a read pointer that is managed for each VP, a readable VP is received from the data accumulation management unit, and a read pointer of the VP is pointer managed. A read instructing unit that outputs to the unit and receives an update instruction, and manages the number of cells that can be output within a unit time and reads out to the cell buffer according to whether or not the number of output cells has reached the number of outputable cells A pointer management unit for determining whether or not to output an address;
By providing a header addition unit for adding a header and a data length management unit for calculating the data length in one frame for each VP based on the CM data from the CM data unit, output is possible within a unit time. Since the cells that cannot be output while managing the number of cells are controlled so as to be output in the next frame time, there is an effect that the celling timing in each VP is dispersed.

【0045】また、初期化後のVP(収容回線)に対す
るセル化タイミングのみを制御することができるので、
運用中にVP(収容回線)が新たに追加・変更されたと
しても対応することができるという効果を有する。
Further, since only the cell timing for the VP (accommodating line) after initialization can be controlled,
This has the effect that even if a VP (accommodation line) is newly added or changed during operation, it can be handled.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明のセル化タイミング分散方式の第1の実
施形態を示すブロック図である。
FIG. 1 is a block diagram showing a first embodiment of a cell timing distribution system according to the present invention.

【図2】本発明のセル化タイミング分散方式の第2の実
施形態を示すブロック図である。
FIG. 2 is a block diagram showing a second embodiment of the cell timing distribution system according to the present invention.

【符号の説明】[Explanation of symbols]

1 入力バッファ 2 CMデータ 3 書込制御部 4 セル化バッファ 5 データ蓄積管理部 6 読出制御部 7 読出セル数管理部 8 ヘッダ付加部 9 データ長管理部 10 読出指示部 11 ポインタ管理部 DESCRIPTION OF SYMBOLS 1 Input buffer 2 CM data 3 Write control part 4 Cell buffer 5 Data accumulation management part 6 Read control part 7 Read cell number management part 8 Header addition part 9 Data length management part 10 Read instruction part 11 Pointer management part

Claims (5)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 AALタイプ1において複数のチャネル
が多重されたコンスタント・ビット・レート信号のチャ
ネルごとに異なるバーチャル・パスのATMセル化を行
うATMセル化方式において、単位時間内にセル化でき
るセル数を制限してセル化するセル化手段は、前記バー
チャル・パスごとにデータの蓄積状態を監視してセル化
可能なバーチャル・パスを検出する第1の手段と、前記
セル化のタイミングが同時期に集中しないように前記単
位時間ごとに出力可能なセル数を管理する第2の手段
と、前記単位時間内に出力可能なセル数以上にセルが出
力されないように読出しを制御する第3の手段とを備え
ることを特徴とするセル化タイミング分散方式。
1. A cell which can be cellized within a unit time in an ATM cellization system for converting an ATM cell of a virtual path different for each channel of a constant bit rate signal in which a plurality of channels are multiplexed in AAL type 1. The celling means for limiting the number of cells into cells is the bar
Monitor data accumulation status for each path and create cells
First means for detecting a possible virtual path;
The above-mentioned unit is used so that the timing of cell
Second means for managing the number of cells that can be output for each unit time
More cells than can be output in the unit time
And a third means for controlling reading so as not to be applied .
【請求項2】 前記第2の手段は、セル化可能な前記バ
ーチャル・パス情報を受信し、前記単位時間中の出力セ
ル数が前記出力可能なセル数に達していなければ前記バ
ーチャル・パスの出力指示を出し、前記単位時間中の出
力セル数が前記出力可能なセル数に達した以後はバーチ
ャル・パスの出力指示を出さずに前記バーチャル・パス
のデータ読出位置を1フレーム分ずらす処理を行うこと
を特徴とする請求項1記載のセル化タイミング分散方
式。
2. The cell according to claim 2, wherein said second means is a cell capable of being made into a cell.
Receive the virtual path information and output the
If the number of cells has not reached the number of cells that can be output,
Command to output a virtual pass and output during the unit time.
After the number of power cells reaches the number of cells that can be output, birch
The virtual path without issuing a command to output the virtual path.
2. The cell timing distribution method according to claim 1, wherein the data read position is shifted by one frame .
【請求項3】 2面構成のバッファと、フレーム構造の
入力データのタイムスロットと前記バーチャル・パスと
の関係を示すコントロール・メモリ・データを格納する
CMデータ部と、前記各バーチャル・パスごとにライト
ポインタを管理しコントロール・メモリ・データをもと
に前記入力データの書込アドレスを生成する書込制御部
と、前記入力データを前記バーチャル・パスごとに分け
て収容するセル化バッファと、前記各バーチャル・パス
ごとのセルの蓄積量を管理するデータ蓄積管理部と、前
記単位時間内に出力可能なセル数を管理する読出セル数
管理部と、前記各バーチャル・パスごとにリードポイン
タを管理し前記読出セル数管理部から前記バーチャル・
パスごとに読出指示が出れば前記セル化バッファの読出
アドレスを生成する読出制御部と、前記セル化バッファ
から読み出されたデータにATMヘッダを付加するヘッ
ダ付加部と、前記CMデータ部からの前記コントロール
・メモリ・データをもとに前記各バーチャル・パスごと
に1フレーム内のデータ長を計算するデータ長管理部と
を備えることを特徴とする請求項 または2記載のセル
化タイミング分散方式。
3. A two-sided buffer and a frame-structured buffer.
Time slot of input data and said virtual path
Stores control memory data indicating the relationship between
CM data part and write for each virtual path
Manages pointers and uses control memory data
Write control unit for generating a write address of the input data
And dividing the input data for each of the virtual paths.
And a cell buffer for each virtual path
A data storage management unit that manages the storage amount of cells for each
Number of read cells that manages the number of cells that can be output in the unit time
The management unit and a lead point for each virtual path
Data from the read cell number management unit.
If a read instruction is issued for each pass, the cell buffer is read.
A read control unit for generating an address, and the cell buffer
To add an ATM header to the data read from
Data adding section and the control from the CM data section
.Each virtual path based on memory data
A data length management unit for calculating the data length in one frame
Cellulating timing distribution method according to claim 1 or 2, wherein further comprising a.
【請求項4】 2面構成のバッファと、フレーム構造の
入力データのタイムスロットと前記バーチャル・パスと
の関係を示すコントロール・メモリ・データを格納する
CMデータ部と、前記各バーチャル・パスごとにライト
ポインタを管理しコントロール・メモリ・データをもと
に前記入力データの書込アドレスを生成する書込制御部
と、前記入力データを前記バーチャル・パスごとに分け
て収容するセル化バッファと、前記各バーチャル・パス
ごとのセルの蓄積量を管理するデータ蓄積管理部と、前
記単位時間内に出力可能なセル数を管理する読出セル数
管理部と、前記各バーチャル・パスごとにリードポイン
タを管理し前記データ蓄積管理部から読出し可能な前記
バーチャル・パスを受取ってそのバーチャル・パスのリ
ードポインタをポインタ管理部に出力して更新指示を受
け取る読出指示部と、前記単位時間内に出力可能なセル
数を管理し出力したセル数が前記出力可能なセル数に達
しているか否かによって前記セル化バッファへ読出アド
レスを出力するか否かを判断するポインタ管理部と、
記セル化バッファから読み出されたデータにATMヘッ
ダを付加するヘッダ付加部と、前記CMデータ部からの
前記コントロール・メモリ・データをもとに前記各バー
チャル・パスごとに1フレーム内のデータ長を計算する
データ長管理部とを備えることを特徴とする請求項1
たは2記載のセル化タイミング分散方式。
4. A two-sided buffer, a CM data section storing control memory data indicating a relationship between a time slot of input data having a frame structure and the virtual path, and a CM data section for each virtual path. A write control unit that manages a write pointer and generates a write address of the input data based on control memory data; a cell buffer that stores the input data separately for each virtual path; A data storage management unit that manages the amount of cells stored for each virtual path, a read cell number management unit that manages the number of cells that can be output in the unit time, and a read pointer that is managed for each virtual path The data storage management unit that can read the data
Receive a virtual path and restore the virtual path.
Output a pointer to the pointer management unit and receive an update instruction.
A reading instruction unit for extracting and a cell that can be output within the unit time
The number of cells output by managing the number reaches the number of cells that can be output.
Read-out address to the cell buffer
A pointer management unit for determining whether or not to output the address, a header addition unit for adding an ATM header to the data read from the cell buffer, and the control memory data from the CM data unit. claim wherein the further comprising a data length management unit for calculating the data length of one frame for each virtual path to preparative 1 or
Cellulating timing distribution scheme other 2 wherein.
【請求項5】 前記単位時間は1フレーム時間である
とを特徴とする請求項1乃至4記載のセル化タイミング
分散方式。
5. The cell of the timing distribution method of claims 1 to 4, wherein said unit time is characterized by this <br/> and a 1 frame time.
JP3204697A 1997-02-17 1997-02-17 Cellular timing distribution method Expired - Fee Related JP2953422B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3204697A JP2953422B2 (en) 1997-02-17 1997-02-17 Cellular timing distribution method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3204697A JP2953422B2 (en) 1997-02-17 1997-02-17 Cellular timing distribution method

Publications (2)

Publication Number Publication Date
JPH10229407A JPH10229407A (en) 1998-08-25
JP2953422B2 true JP2953422B2 (en) 1999-09-27

Family

ID=12347931

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3204697A Expired - Fee Related JP2953422B2 (en) 1997-02-17 1997-02-17 Cellular timing distribution method

Country Status (1)

Country Link
JP (1) JP2953422B2 (en)

Also Published As

Publication number Publication date
JPH10229407A (en) 1998-08-25

Similar Documents

Publication Publication Date Title
JP2770786B2 (en) Multiplexed ATM / STM converter for structured data
JP3155472B2 (en) Network interface controller
JP2780669B2 (en) Multiple STM / ATM converter
JPH0728311B2 (en) Packet switching equipment
US6393532B1 (en) Buffer apparatus with data insertion control function, insertion data controlling method, and data insertion apparatus with data insertion control function
JP2901578B2 (en) ATM link switching method
JP2000188593A (en) Multiple address distribution transmitter
JP2953422B2 (en) Cellular timing distribution method
JPH05191441A (en) System for processing synchronized time-division signal like non-synchronized time-division data packet
JP2746284B2 (en) OAM cell insertion device
JP2576811B2 (en) Cell transmission control method
JP2580412B2 (en) Multiple STM / ATM conversion method
JP2828080B2 (en) Pointer monitoring device at cell conversion in AAL1
KR100298843B1 (en) Apparatus for demultiplexing ATM cell by using dual port memory
JP2847611B2 (en) Cell loss prevention control method
JP2806726B2 (en) Cell assembly multiplex processing equipment
JP3212280B2 (en) Variable-length cell bus switch
JPH11341010A (en) Method for duplicating aal1 terminal equipment for converting atm data into stm data and its constitution
JP3548946B2 (en) ATM communication equipment
JPH05219099A (en) Method and device for converting data structure of message in packet switching system
JP3655775B2 (en) ATM cell output control system
JP2917891B2 (en) Loss cell compensation method
KR950035207A (en) Cell multiplexer
JPH10322364A (en) Atm switch
JPH02280439A (en) Data conversion circuit from time division system into packet system using first-in first-out memory

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19990615

LAPS Cancellation because of no payment of annual fees