JP2945568B2 - Semiconductor laser device and method of manufacturing the same - Google Patents

Semiconductor laser device and method of manufacturing the same

Info

Publication number
JP2945568B2
JP2945568B2 JP26753893A JP26753893A JP2945568B2 JP 2945568 B2 JP2945568 B2 JP 2945568B2 JP 26753893 A JP26753893 A JP 26753893A JP 26753893 A JP26753893 A JP 26753893A JP 2945568 B2 JP2945568 B2 JP 2945568B2
Authority
JP
Japan
Prior art keywords
layer
semiconductor layer
semiconductor
laser device
current confinement
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP26753893A
Other languages
Japanese (ja)
Other versions
JPH07122819A (en
Inventor
弘之 細羽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Consejo Superior de Investigaciones Cientificas CSIC
Original Assignee
Consejo Superior de Investigaciones Cientificas CSIC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Consejo Superior de Investigaciones Cientificas CSIC filed Critical Consejo Superior de Investigaciones Cientificas CSIC
Priority to JP26753893A priority Critical patent/JP2945568B2/en
Publication of JPH07122819A publication Critical patent/JPH07122819A/en
Application granted granted Critical
Publication of JP2945568B2 publication Critical patent/JP2945568B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、内部電流狭窄構造を有
する屈折率導波型の半導体レーザ素子およびその製造方
法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a refractive index guided semiconductor laser device having an internal current confinement structure and a method of manufacturing the same.

【0002】[0002]

【従来の技術】近年、光情報処理用の光源を目的とし
て、半導体レーザ素子の開発が活発化している。この用
途の半導体レーザ素子には、非点収差が小さいこと、放
射広がり角が狭いこと、単一モードで発振することなど
の性能が要求されており、このような性能を達成できる
ものとして、屈折率導波型の半導体レーザ素子が開発さ
れている。従来、このような内部電流狭窄構造を有する
屈折率導波型半導体レーザ素子の製造には、少なくとも
2回以上の結晶成長工程を必要とする。しかし、歩留ま
りや製造コストを考慮すると、1回の結晶成長工程で半
導体レーザ素子を製造できることが望ましい。
2. Description of the Related Art In recent years, semiconductor laser devices have been actively developed for light sources for optical information processing. Semiconductor laser devices for this application are required to have performances such as small astigmatism, narrow radiation spread angle, and single mode oscillation. An index guided semiconductor laser device has been developed. Conventionally, manufacturing a refractive index guided semiconductor laser device having such an internal current confinement structure requires at least two or more crystal growth steps. However, in consideration of yield and manufacturing cost, it is desirable that a semiconductor laser device can be manufactured in one crystal growth step.

【0003】そこで、発明者らは、例えば、特願平5−
103312において、1回の結晶成長工程により内部
電流狭窄構造を有する屈折率波型半導体レーザ素子を製
造できる方法を提案している。この製造方法は、Siド
ープGaAs半導体層およびSiドープAlGaAs層
の導電型が、半導体層が成長する際の面方位に依存する
ことを利用したものである。以下、この製造方法による
半導体レーザ素子の作製工程を、図12(a)〜
(d)、図13(e),(f)を用いて説明する。
[0003] The inventors of the present invention have proposed, for example, Japanese Patent Application No.
No. 103312 proposes a method for manufacturing a refractive index wave type semiconductor laser device having an internal current confinement structure by one crystal growth step. This manufacturing method utilizes the fact that the conductivity type of the Si-doped GaAs semiconductor layer and the Si-doped AlGaAs layer depends on the plane orientation when the semiconductor layer grows. Hereinafter, the manufacturing process of the semiconductor laser device according to this manufacturing method will be described with reference to FIGS.
This will be described with reference to FIG. 13D and FIGS.

【0004】まず、図12(a)に示すように、p型G
aAs(100)基板1101上にレジスト1110を
塗布する。
[0004] First, as shown in FIG.
A resist 1110 is applied on an aAs (100) substrate 1101.

【0005】次に、図12(b)に示すように、ホトリ
ソグラフィー技術を用いて、レジスト1110が塗布さ
れた基板1101に3μm幅のストライプ1100を形
成する。
[0005] Next, as shown in FIG. 12 (b), a stripe 1100 having a width of 3 μm is formed on the substrate 1101 coated with the resist 1110 by photolithography.

【0006】その状態の基板1101に、2種類のエッ
チング液、例えば、硫酸と過酸化水素水との混合液2種
類を用いて、図12(c)に示すような、底部が面方位
(100)である底面1121であり、側面部が面方位
(111)A面である側面1122と面方位(411)
A面である側面1123とからなる溝を形成する。
In this state, two kinds of etching solutions, for example, two kinds of a mixed solution of sulfuric acid and hydrogen peroxide solution, are used for the substrate 1101 so that the bottom has a plane orientation (100) as shown in FIG. ) And a side surface 1122 whose side surface portion is a (111) A plane and a plane direction (411).
A groove including the side surface 1123 as the A surface is formed.

【0007】次に、図12(d)に示すように、レジス
ト1110を除去し、基板を熱硫酸処理する。
Next, as shown in FIG. 12D, the resist 1110 is removed, and the substrate is subjected to a hot sulfuric acid treatment.

【0008】その後、図13(e)に示すように、MB
E(分子線エピタキシー)装置内で、SiドープGaA
s電流狭窄層1102を成長させる。
[0008] Thereafter, as shown in FIG.
Si-doped GaAs in E (Molecular Beam Epitaxy)
An s current confinement layer 1102 is grown.

【0009】引き続いて、図13(f)に示すように、
p型AlxGa1-xAs(例えばx=0.50)クラッド
層1104、AlxGa1-xAs(例えばx=0.14)
活性層1105、n型AlxGa1-xAs(例えばx=
0.50)クラッド層1106およびn型GaAsコン
タクト層1107を順次成長させる。さらに、n側電極
1112、p側電極1113を形成して半導体レーザ素
子を完成させる。
Subsequently, as shown in FIG.
p-type Al x Ga 1-x As (for example, x = 0.50) cladding layer 1104, Al x Ga 1-x As (for example, x = 0.14)
Active layer 1105, n-type Al x Ga 1 -x As (for example, x =
0.50) A cladding layer 1106 and an n-type GaAs contact layer 1107 are sequentially grown. Further, an n-side electrode 1112 and a p-side electrode 1113 are formed to complete the semiconductor laser device.

【0010】ところで、MBE法において、n型ドーパ
ントとしてSiをドープしたGaAsを、面方位が(n
11)A(1≦n≦3)である面上に成長させると、成
長過程でAsの付着が抑制されるため、半導体層がp型
に反転することが知られている。他方、面方位が(m1
1)(m≧4)である面や(100)である面上では、
このような反転現象は見られず、成長層はn型となる。
他のドーパントを用いた場合には、このような現象は見
られない。
By the way, in the MBE method, GaAs doped with Si as an n-type dopant is replaced with (n)
11) It is known that, when a semiconductor layer is grown on a plane of A (1 ≦ n ≦ 3), the adhesion of As is suppressed in the growth process, so that the semiconductor layer is inverted to a p-type. On the other hand, if the plane orientation is (m1
1) On the surface where (m ≧ 4) and the surface where (100),
Such an inversion phenomenon is not observed, and the grown layer becomes n-type.
Such a phenomenon is not observed when another dopant is used.

【0011】この理由としては、以下のことが考えられ
る。即ち、面方位が(n11)A(1≦n≦3)である
面は、その表面が1本の結合手を有するGaで覆われて
おり、吸着したAsは付着係数が小さい。よって、不純
物SiはGaと結合してAs位置に入りやすい。また、
基板温度を上げたり、As圧力を低くすると、さらにA
sの付着係数が減少してp型を示しやすくなる。従っ
て、図13(e)において、面方位が(111)Aであ
る側面1122上の成長部1125(斜線部)は、p型
の導電性を示す。
The following can be considered as a reason for this. That is, the surface having the plane orientation of (n11) A (1 ≦ n ≦ 3) is covered with Ga having one bond, and the adsorbed As has a small adhesion coefficient. Therefore, the impurity Si is easily bonded to Ga and enters the As position. Also,
Increasing the substrate temperature or lowering the As pressure further increases A
The adhesion coefficient of s is reduced, and it becomes easier to show p-type. Therefore, in FIG. 13E, the growth portion 1125 (shaded portion) on the side surface 1122 having the plane orientation of (111) A shows p-type conductivity.

【0012】他方、面方位が(411)Aである面は、
1本の結合手を有するGaが2本の結合手を有するGa
よりも少ない。よって、図13(e)において、溝の両
側部の側面1123上の成長部1126は、面方位が
(111)Aである面1122上に比べてp型になりに
くく、n型となる。また、面方位が(100)である面
は、その表面が2本の結合手を有するAsにより覆われ
ており、p型にはならない。よって、溝の中央部の底面
1121上の成長部1124および溝の両外側の側部
(平坦部)の成長部はn型となる。従って、面方位が
(111)Aである面1122上の成長部1125(斜
線部)のみが電流経路となる。
On the other hand, a plane whose plane orientation is (411) A is
Ga having one bond is Ga having two bonds
Less than. Therefore, in FIG. 13E, the growth portion 1126 on the side surface 1123 on both sides of the groove is less likely to be p-type than on the surface 1122 whose plane orientation is (111) A, and becomes n-type. In addition, the surface having a plane orientation of (100) is covered with As having two bonds, and does not become p-type. Therefore, the growth portion 1124 on the bottom surface 1121 at the center of the groove and the growth portion on both outer side portions (flat portions) of the groove are n-type. Therefore, only the growth portion 1125 (shaded portion) on the surface 1122 having the plane orientation of (111) A becomes a current path.

【0013】このように、電流経路が溝の両側の側面1
122上の成長部1125(斜線部)に狭窄されている
ため、p型クラッド層1104を横方向に流れる漏れ電
流が減少し、閾値電流を低減させることができる。
As described above, the current paths are formed on the side surfaces 1 on both sides of the groove.
Since the growth portion 1125 (shaded portion) on the gate 122 is narrowed, the leakage current flowing in the p-type cladding layer 1104 in the lateral direction is reduced, and the threshold current can be reduced.

【0014】また、この半導体レーザ素子においては、
溝上の活性層1105における平坦部1115が発光部
となる。この部分はエネルギーギャップが大きく屈折率
の小さいAlGaAsクラッド層1104、1106で
囲まれて実屈折率導波構造となっており、基本横モード
発振が得られる。
In this semiconductor laser device,
The flat part 1115 in the active layer 1105 on the groove becomes a light emitting part. This portion is surrounded by the AlGaAs cladding layers 1104 and 1106 having a large energy gap and a small refractive index, and has a real refractive index waveguide structure, so that fundamental transverse mode oscillation can be obtained.

【0015】このように、基板上に溝を加工することに
より、MBE法を用いた1回の結晶成長で、内部電流狭
窄構造を有する屈折率導波型半導体レーザ素子を実現す
ることができる。
By processing the grooves on the substrate as described above, a refractive index guided semiconductor laser device having an internal current confinement structure can be realized by one crystal growth using the MBE method.

【0016】[0016]

【発明が解決しようとする課題】上記従来の半導体レー
ザ素子においては、底面部として(100)面、側面部
として少なくとも(n11)A(1≦n≦3)および
(m11)A(m≧4)の2つの面方位を有する溝を形
成する必要がある。このような溝を形成するために、
(n11)A(1≦n≦3)面が得られやすいエッチン
グ液と、(m11)A(m≧4)面が得られやすいエッ
チング液との2種類のエッチング液を用いて、2回のエ
ッチングを行う方法が考えられる。しかし、この場合、
1回目のエッチングにより得られる面方位が2回目のエ
ッチング時に変わってしまうので、図12(d)に示す
ような形状の溝を形成するのが困難である。従って、歩
留りが低下し、コストが高くなるという問題があった。
In the above-mentioned conventional semiconductor laser device, the (100) plane is used as the bottom surface, and at least (n11) A (1 ≦ n ≦ 3) and (m11) A (m ≧ 4) are used as the side surfaces. ), It is necessary to form a groove having two plane orientations. To form such a groove,
(N11) Two types of etching liquids, an etching liquid that easily obtains the A (1 ≦ n ≦ 3) plane and an etching liquid that easily obtains the (m11) A (m ≧ 4) plane, are used twice. A method of performing etching can be considered. But in this case,
Since the plane orientation obtained by the first etching changes during the second etching, it is difficult to form a groove having a shape as shown in FIG. Accordingly, there is a problem that the yield is reduced and the cost is increased.

【0017】本発明は、上記問題点を解決するためにな
されたものであり、漏れ電流を低減できる効率の良い内
部電流狭窄構造を、MBE法を用いた1回の結晶成長工
程により、歩留り良く低コストで得ることができる半導
体レーザ素子およびその製造方法を提供することを目的
とする。
The present invention has been made in order to solve the above problems, and an efficient internal current confinement structure capable of reducing a leakage current can be obtained by a single crystal growth process using the MBE method with a high yield. It is an object of the present invention to provide a semiconductor laser device which can be obtained at low cost and a method for manufacturing the same.

【0018】[0018]

【課題を解決するための手段】本発明の半導体レーザ素
子は、少なくとも第1の半導体層からなる活性層の上下
面を、該第1の半導体層よりも禁制帯幅の大きい第2の
半導体層と、該第1の半導体層よりも禁制帯幅の大きい
第3の半導体層とで挟んでなる光発光用積層部を備えた
半導体レーザ素子において、(100)面を表面とする
p型GaAs基板の該表面に、V形状の溝が、該溝底部
から該表面にかけて角部のない滑らかな形状に形成さ
れ、該溝が形成された基板上に、1層または複数層から
なるSiドープ電流狭窄層が、該電流狭窄層のうち少な
くとも1層を、底面部と2つ以上の異なる面方位を有す
る両側面部とを有し、該側面部のうち少なくとも1つ以
上の面方位の面上ではp型の導電性を示すと共に、該1
つ以上の面方位の面以外の上ではn型の導電性を示すも
のとして形成され、該電流狭窄層の上に該光発光用積層
部が形成されており、そのことにより上記目的が達成さ
れる。
According to a semiconductor laser device of the present invention, at least the upper and lower surfaces of an active layer comprising a first semiconductor layer are formed by forming a second semiconductor layer having a larger bandgap than the first semiconductor layer. And a third semiconductor layer having a larger bandgap than the first semiconductor layer, the semiconductor laser device including a light emitting laminated portion, wherein the p-type GaAs substrate has a (100) plane as a surface. A V-shaped groove is formed on the surface of the groove in a smooth shape without corners from the groove bottom to the surface, and a Si-doped current confinement comprising one or more layers is formed on the substrate on which the groove is formed. A layer having at least one of the current constriction layers, a bottom surface and both side surfaces having two or more different plane orientations, and p on a plane having at least one plane orientation of the side surfaces. The conductivity of the mold.
The n-type conductivity is formed on a plane other than the plane having one or more plane orientations, and the light emitting laminate is formed on the current confinement layer, thereby achieving the above object. You.

【0019】また、本発明の半導体レーザ素子は、少な
くとも第1の半導体層からなる活性層の上下面を、該第
1の半導体層よりも禁制帯幅の大きい第2の半導体層
と、該第1の半導体層よりも禁制帯幅の大きい第3の半
導体層とで挟んでなる光発光用積層部を備えた半導体レ
ーザ素子において、(100)面を表面とするp型Ga
As基板の該表面に、V形状の溝が、該溝底部から該表
面にかけて角部のない滑らかな形状に形成され、該溝が
形成された基板上に、1層または複数層からなるSiド
ープ電流狭窄層が、該電流狭窄層のうちの少なくとも1
層を、底面部と2つ以上の異なる面方位を有する両側面
部とを有し、該側面部のうち少なくとも1つ以上の面方
位の面上ではp型の導電性を示すと共に、該1つ以上の
面方位の面以外の上ではn型の導電性を示すものとして
形成され、該電流狭窄層の上に、該光発光用積層部が、
Siドープクラッド層を含み、該クラッド層のうち一部
または全部を、底面部と2つ以上の異なる面方位を有す
る両側面部とを有し、該側面部のうち少なくとも1つ以
上の面方位の面上ではp型の導電性を示すと共に、該1
つ以上の面方位の面以外の上ではn型の導電性を示すも
のとして形成されており、そのことにより上記目的が達
成される。
Further, in the semiconductor laser device of the present invention, at least the upper and lower surfaces of the active layer comprising the first semiconductor layer are formed by forming the second semiconductor layer having a larger forbidden band width than the first semiconductor layer and the second semiconductor layer. In a semiconductor laser device having a light emitting laminated portion sandwiched between a third semiconductor layer having a larger forbidden band width than the first semiconductor layer, a p-type Ga having a (100) plane as a surface is provided.
On the surface of the As substrate, a V-shaped groove is formed in a smooth shape with no corners from the groove bottom to the surface, and one or more layers of Si doping are formed on the substrate on which the groove is formed. The current confinement layer has at least one of the current confinement layers.
The layer has a bottom surface portion and two side surface portions having two or more different plane orientations. The layer has p-type conductivity on at least one plane orientation surface of the side surface portions. The n-type conductivity is formed on a surface other than the plane having the above-described plane orientation, and the light emitting laminated portion is formed on the current constriction layer.
Including a Si-doped cladding layer, a part or all of the cladding layer has a bottom surface and both side surfaces having two or more different plane orientations, and has at least one plane orientation of at least one of the side surfaces. The surface shows p-type conductivity and
On the surface other than the surface having one or more plane orientations, it is formed so as to exhibit n-type conductivity, thereby achieving the above object.

【0020】前記Siドープ電流狭窄層が、少なくとも
GaAs層からなっていてもよい。前記Siドープ電流
狭窄層が、少なくとも前記第2の半導体層および第3の
半導体層と禁制帯幅が同じかまたは小さいAlGaAs
層からなっていてもよい。前記Siドープ電流狭窄層
が、少なくともGaAs層と、前記第1の半導体層より
も禁制帯幅が大きく、かつ、前記第2の半導体層および
第3の半導体層と禁制帯幅が同じかまたは小さいAlG
aAs層とからなっていてもよい。
[0020] The Si-doped current confinement layer may comprise at least a GaAs layer. The Si-doped current confinement layer is formed of AlGaAs having the same or smaller forbidden band width as at least the second semiconductor layer and the third semiconductor layer.
It may consist of layers. The Si-doped current confinement layer has a larger band gap than at least the GaAs layer and the first semiconductor layer, and has the same or smaller band gap as the second semiconductor layer and the third semiconductor layer. AlG
It may be composed of an aAs layer.

【0021】前記Siドープ電流狭窄層が、少なくとも
前記第1の半導体層よりも禁制帯幅が小さいAlGaA
s層と、前記第2の半導体層および第3の半導体層と禁
制帯幅が同じかまたは小さいAlGaAs層とからなっ
ていてもよい。
The Si-doped current confinement layer is made of AlGaAs having a bandgap smaller than at least the first semiconductor layer.
An s layer and an AlGaAs layer having the same or smaller forbidden band width as those of the second semiconductor layer and the third semiconductor layer may be used.

【0022】前記Siドープ電流狭窄層が、少なくとも
GaAs層と、前記第1の半導体層よりも禁制帯幅が大
きく、かつ、前記第2の半導体層および前記第3の半導
体層と禁制帯幅が同じかまたは小さいAlGaAs層
と、前記第2の半導体層および前記第3の半導体層より
も禁制帯幅が大きいAlGaAs層とからなっていても
よい。
The Si-doped current confinement layer has a forbidden band width larger than at least the GaAs layer and the first semiconductor layer, and has a forbidden band width between the second semiconductor layer and the third semiconductor layer. An AlGaAs layer having the same or smaller size and an AlGaAs layer having a larger bandgap than the second semiconductor layer and the third semiconductor layer may be used.

【0023】前記Siドープ電流狭窄層が、少なくとも
前記第1の半導体層よりも禁制帯幅が小さいAlGaA
s層と、前記第1の半導体層よりも禁制帯幅が大きく、
かつ、前記第2の半導体層および第3の半導体層と禁制
帯幅が同じかまたは小さいAlGaAs層と、前記第2
の半導体層および第3の半導体層よりも禁制帯幅が大き
いAlGaAs層とからなっていてもよい。
The Si-doped current confinement layer is made of AlGaAs having a bandgap smaller than at least the first semiconductor layer.
an s layer and a forbidden band width larger than that of the first semiconductor layer;
An AlGaAs layer having the same or smaller forbidden band width as the second semiconductor layer and the third semiconductor layer;
And an AlGaAs layer having a larger forbidden band width than the third semiconductor layer.

【0024】さらに、本発明の半導体レーザ素子の製造
方法は、少なくとも第1の半導体層からなる活性層の上
下面を、該第1の半導体層よりも禁制帯幅の大きい第2
の半導体層と、該第1の半導体層よりも禁制帯幅の大き
い第3の半導体層とで挟んでなる光発光用積層部を備え
た半導体レーザ素子の製造方法において、(100)面
を表面とするp型GaAs基板の該表面に、V形状の溝
を、該溝底部から該表面にかけて角部のない滑らかな形
状に形成する工程と、該溝が形成された基板上に、1層
または複数層からなるSiドープ電流狭窄層を、該電流
狭窄層のうち少なくとも1層が、底面部と2つ以上の異
なる面方位を有する両側面部とを有し、該側面部のうち
少なくとも1つ以上の面方位の面上ではp型の導電性を
示すと共に、該1つ以上の面方位の面以外の上ではn型
の導電性を示すように形成する工程と、該電流狭窄層の
上に、該光発光用積層部を形成する工程とを含み、その
ことにより上記目的が達成される。
Further, in the method of manufacturing a semiconductor laser device according to the present invention, at least the upper and lower surfaces of the active layer comprising the first semiconductor layer are formed by forming the second semiconductor layer having a larger forbidden band width than the first semiconductor layer.
In the method for manufacturing a semiconductor laser device having a light emitting laminated portion sandwiched between a semiconductor layer of (1) and a third semiconductor layer having a larger forbidden band width than the first semiconductor layer, Forming a V-shaped groove on the surface of the p-type GaAs substrate in a smooth shape with no corners from the groove bottom to the surface; and forming one layer or a layer on the substrate on which the groove is formed. A Si-doped current confinement layer comprising a plurality of layers, wherein at least one of the current confinement layers has a bottom surface and two or more side surfaces having two or more different plane orientations, and at least one or more of the side surfaces Forming p-type conductivity on a plane having a plane orientation of n, and exhibiting n-type conductivity on a plane other than the one or more planes. Forming the light emitting laminated portion, whereby the There is achieved.

【0025】本発明の半導体レーザ素子の製造方法は、
少なくとも第1の半導体層からなる活性層の上下面を、
該第1の半導体層よりも禁制帯幅の大きい第2の半導体
層と、該第1の半導体層よりも禁制帯幅の大きい第3の
半導体層とで挟んでなる光発光用積層部を備えた半導体
レーザ素子の製造方法において、(100)面を表面と
するp型GaAs基板の該表面に、V形状の溝を、該溝
底部から該表面にかけて角部のない滑らかな形状に形成
する工程と、該溝が形成された基板上に、1層または複
数層からなるSiドープ電流狭窄層を、該電流狭窄層の
うちの少なくとも1層が、底面部と2つ以上の異なる面
方位を有する両側面部とを有し、該側面部のうち少なく
とも1つ以上の面方位の面上ではp型の導電性を示すと
共に、該1つ以上の面方位の面以外の上ではn型の導電
性を示すように形成する工程と、該電流狭窄層の上に、
該光発光用積層部を、Siドープクラッド層を含み、該
クラッド層のうち一部または全部が、底面部と2つ以上
の異なる面方位を有する両側面部とを有し、該側面部の
うち少なくとも1つ以上の面方位の面上ではp型の導電
性を示すと共に、該1つ以上の面方位の面以外の上では
n型の導電性を示すように形成する工程とを含み、その
ことにより上記目的が達成される。
The method of manufacturing a semiconductor laser device according to the present invention comprises:
At least upper and lower surfaces of the active layer made of the first semiconductor layer,
A light emitting laminated portion sandwiched between a second semiconductor layer having a larger forbidden band width than the first semiconductor layer and a third semiconductor layer having a larger forbidden band width than the first semiconductor layer; Forming a V-shaped groove on the surface of a p-type GaAs substrate having a (100) plane as a surface with no corners from the groove bottom to the surface in the method for manufacturing a semiconductor laser device. And forming one or more Si-doped current confinement layers on the substrate on which the grooves are formed, and at least one of the current confinement layers has two or more different plane orientations from the bottom surface. And having p-type conductivity on at least one or more planes of the side surfaces, and n-type conductivity on surfaces other than the one or more planes. And forming on the current confinement layer,
The light-emitting lamination portion includes a Si-doped cladding layer, and a part or all of the cladding layer has a bottom surface and both side surfaces having two or more different plane orientations. Forming p-type conductivity on at least one or more plane orientation planes and showing n-type conductivity on a plane other than the one or more plane orientation planes. Thereby, the above object is achieved.

【0026】[0026]

【作用】本発明の半導体レーザ素子においては、(10
0)面を表面とするp型GaAs基板の表面に、滑らか
なV形状の溝が形成されている。その基板上に、Siド
ープ電流狭窄層が形成され、そのうちの少なくとも1層
は、底面部と2つ以上の異なる面方位を有する両側面部
とを有している。この電流狭窄層は、側面部の内少なく
とも1つ以上の面方位の面上ではp型の導電性を示し、
該1つ以上の面方位の面以外の上ではn型の導電性を示
す。よって、この半導体レーザ素子は、電流注入幅を、
側面部のうち少なくとも1つ以上の面方位の面上の成長
部分(p型の部分)に限定することができ、水平方向へ
の電流の広がりを低減することができる。
According to the semiconductor laser device of the present invention, (10
A smooth V-shaped groove is formed on the surface of the p-type GaAs substrate whose surface is the 0) plane. An Si-doped current confinement layer is formed on the substrate, at least one of which has a bottom surface and two or more side surfaces having two or more different plane orientations. The current confinement layer exhibits p-type conductivity on at least one of the side surfaces in a plane orientation.
The n-type conductivity is exhibited on surfaces other than the one or more planes. Therefore, this semiconductor laser device has a current injection width of
The growth can be limited to a growth part (p-type part) on at least one or more planes in the side surface part, and the spread of current in the horizontal direction can be reduced.

【0027】一方、発光部である活性層の平坦部はエネ
ルギーギャップが大きく屈折率の小さいAlGaAsク
ラッド層で囲まれ、屈折率導波型構造となっているの
で、光損失が少なく、光学特性的にも優れた半導体レー
ザ素子とすることができる。
On the other hand, the flat portion of the active layer, which is the light emitting portion, is surrounded by an AlGaAs cladding layer having a large energy gap and a small refractive index, and has a refractive index waveguide structure. In addition, a semiconductor laser device having excellent characteristics can be obtained.

【0028】また、本発明の半導体レーザ素子は、光発
光用積層部の内、n型クラッド層がSiドープ層とされ
ており、その内の全部または一部は、底面部と2つ以上
の異なる面方位を有する両側面部とを有している。側面
部のうち少なくとも1つ以上の面方位の面上ではp型の
導電性を示し、該1つ以上の面方位の面以外の上ではn
型の導電性を示す。よって、n型クラッド層での電流の
広がりを低減することができ、さらに低閾値とすること
ができる。
In the semiconductor laser device of the present invention, the n-type clad layer in the light emitting laminated portion is a Si-doped layer, and all or a part of the n-type clad layer is a bottom surface portion and two or more layers. And both side portions having different plane orientations. It shows p-type conductivity on at least one or more planes of the side surfaces, and n on other than the one or more planes.
Indicates mold conductivity. Therefore, the spread of the current in the n-type cladding layer can be reduced, and the threshold value can be further reduced.

【0029】本発明の半導体レーザ素子の製造方法は、
V形状の溝を形成し、その上にSiドープ電流狭窄層を
成長させることにより内部電流狭窄構造を形成してい
る。従って、従来のように底面と2つ以上の異なる面方
位の側面とを有する溝をエッチングにより形成する必要
がなく、容易に半導体レーザ素子を製造することができ
る。また、Siドープ電流狭窄層と同様に、n型クラッ
ド層をSiドープ層とすることにより、低閾値電流の半
導体レーザ素子を容易に製造することができる。
The method for manufacturing a semiconductor laser device according to the present invention comprises:
An internal current confinement structure is formed by forming a V-shaped groove and growing a Si-doped current confinement layer thereon. Therefore, it is not necessary to form a groove having a bottom surface and two or more side surfaces having different plane orientations by etching as in the related art, and a semiconductor laser device can be easily manufactured. Also, as in the case of the Si-doped current confinement layer, the semiconductor laser device having a low threshold current can be easily manufactured by using the n-type clad layer as the Si-doped layer.

【0030】[0030]

【実施例】以下に本発明の実施例について説明する。Embodiments of the present invention will be described below.

【0031】(実施例1)図1(a)〜(d)、および
図2(e)〜(g)は実施例1の半導体レーザ素子の製
造工程を示しており、図2(g)に実施例1の半導体レ
ーザ素子の断面図を示す。
(Embodiment 1) FIGS. 1A to 1D and FIGS. 2E to 2G show a manufacturing process of the semiconductor laser device of the embodiment 1, and FIG. 1 shows a cross-sectional view of a semiconductor laser device of Example 1. FIG.

【0032】図2(g)において、半導体レーザ素子
は、p型GaAs基板1の表面である(100)面に、
V形状の溝が形成されて、その上に、Siドープ電流狭
窄層2が形成されている。この電流狭窄層2は、底面1
10と、溝深さ方向に異なる面方位を有する2つの側面
111および112とを有している。底面110は、例
えば(100)面とされ、側面111および112は、
例えば面方位が(111)Aである側面111および面
方位が(411)Aである側面112とされている。面
方位(111)Aである面上に成長される側面部122
はp型の導電性を示し、それ以外の成長部分121およ
び123はn型の導電性を示す。
In FIG. 2G, the semiconductor laser device has a (100) plane, which is the surface of the p-type GaAs substrate 1.
A V-shaped groove is formed, and a Si-doped current confinement layer 2 is formed thereon. This current confinement layer 2 has a bottom surface 1
10 and two side surfaces 111 and 112 having different plane orientations in the groove depth direction. The bottom surface 110 is, for example, a (100) plane, and the side surfaces 111 and 112 are
For example, the side surface 111 has a plane orientation of (111) A and the side surface 112 has a plane orientation of (411) A. Side surface portion 122 grown on a plane having plane orientation (111) A
Indicates p-type conductivity, and the other growth portions 121 and 123 indicate n-type conductivity.

【0033】この電流狭窄層2の上には、Siドープ電
流狭窄層3が形成されており、面方位(111)Aであ
る側面111上ではp型の導電性を示し、面方位(41
1)Aである側面112上および面方位(100)であ
る底面110上ではn型の導電性を示す。従って、電流
経路は、p型の導電性を示す斜線部に限定される。
On the current confinement layer 2, a Si-doped current confinement layer 3 is formed. On the side surface 111 having the plane orientation (111) A, p-type conductivity is exhibited and the plane orientation (41) is formed.
1) On the side surface 112 of A and on the bottom surface 110 of (100), n-type conductivity is exhibited. Therefore, the current path is limited to the hatched portion indicating p-type conductivity.

【0034】そして、この電流狭窄層3の上には、p型
AlxGa1-xAs(例えば、x=0.50)クラッド層
4、AlxGa1-xAs(例えば、x=0.14)活性層
5さらにn型AlxGa1-xAs(例えば、x=0.5
0)クラッド層6が順次積層され、n型クラッド層6の
上には、n型GaAsコンタクト層7が積層されてい
る。さらに、p型基板1側にはp側電極12が形成さ
れ、n型コンタクト層7側にはn側電極13が形成され
ている。
The p-type Al x Ga 1 -x As (for example, x = 0.50) cladding layer 4 and the Al x Ga 1 -x As (for example, x = 0) are formed on the current confinement layer 3. .14) Active layer 5 and n-type Al x Ga 1 -x As (for example, x = 0.5)
0) The cladding layers 6 are sequentially stacked, and an n-type GaAs contact layer 7 is stacked on the n-type cladding layer 6. Further, a p-side electrode 12 is formed on the p-type substrate 1 side, and an n-side electrode 13 is formed on the n-type contact layer 7 side.

【0035】上記クラッド層4および6は、活性層5よ
りも禁制帯幅の大きな材料から形成されており、クラッ
ド層4、活性層5およびクラッド層6が光発光用の積層
部となっている。
The cladding layers 4 and 6 are formed of a material having a larger forbidden band width than the active layer 5, and the cladding layer 4, the active layer 5 and the cladding layer 6 constitute a light emitting laminated portion. .

【0036】この半導体レーザ素子は、以下のようにし
て作製することができる。
This semiconductor laser device can be manufactured as follows.

【0037】まず、図1(a)に示すように、p型Ga
As基板1の(100)表面にレジスト10を形成す
る。
First, as shown in FIG.
A resist 10 is formed on the (100) surface of the As substrate 1.

【0038】次に、図1(b)に示すように、フォトリ
ソグラフィー技術を用いて、レジスト10が塗布された
基板1に、幅3μmのストライプ100を形成する。
Next, as shown in FIG. 1B, a stripe 100 having a width of 3 μm is formed on the substrate 1 coated with the resist 10 by using a photolithography technique.

【0039】この状態の基板1に、例えば硫酸と過酸化
水素水との混合液を用いてエッチングを行い、図1
(c)に示すような、両側面部の面方位が(111)A
であるV形状の溝を形成する。
The substrate 1 in this state is etched using, for example, a mixed solution of sulfuric acid and hydrogen peroxide solution, and FIG.
As shown in (c), the plane orientation of both sides is (111) A
A V-shaped groove is formed.

【0040】次に、図1(d)に示すように、レジスト
10を除去した後、例えば硫酸と過酸化水素水の混合液
を用いてエッチングを行い、図2(e)に示すように、
平坦な表面部2から溝内部に至る角部が滑らかなV形状
の溝102を形成する。
Next, as shown in FIG. 1D, after the resist 10 is removed, etching is performed using, for example, a mixed solution of sulfuric acid and hydrogen peroxide, and as shown in FIG.
A V-shaped groove 102 having a smooth corner from the flat surface portion 2 to the inside of the groove is formed.

【0041】その後、この角のない滑らかなV形状の溝
102が形成された基板1上に、MBE装置内で、図2
(f)に示すようなSiドープGaAs電流狭窄層2を
成長させる。
Then, on the substrate 1 on which the smooth V-shaped groove 102 having no corner is formed, the MBE apparatus is used as shown in FIG.
A Si-doped GaAs current confinement layer 2 as shown in FIG.

【0042】次に、図2(g)に示すように、p型クラ
ッド層4およびn型クラッド層6と禁制帯幅が同じかま
たは小さいSiドープAlXGa1-XAs(例えば、X=
0.50)電流狭窄層3を成長させる。続いて、p型A
xGa1-xAs(例えば、x=0.50)クラッド層
4、AlxGa1-xAs(例えば、x=0.14)活性層
5、n型AlxGa1-xAs(例えば、x=0.50)ク
ラッド層6さらにn型GaAsコンタクト層7を順次成
長させる。さらに、p側電極12とn側電極13とを形
成して半導体レーザ素子を完成させる。
Next, as shown in FIG. 2 (g), Si-doped Al X Ga 1 -X As (for example, X =
0.50) The current confinement layer 3 is grown. Then, p-type A
l x Ga 1 -x As (for example, x = 0.50) cladding layer 4, Al x Ga 1 -x As (for example, x = 0.14) active layer 5, n-type Al x Ga 1 -x As ( For example, x = 0.50) A cladding layer 6 and an n-type GaAs contact layer 7 are sequentially grown. Further, the p-side electrode 12 and the n-side electrode 13 are formed to complete the semiconductor laser device.

【0043】ところで、本発明者らは、実験により、上
記のようなV形状の溝102の上に、MBE法によりG
aAs層またはAlGaAsを成長させると、図2
(f)に示すように、底面部と異なる面方位を有する2
つの側面部を有する形状が得られるということを知っ
た。例えば、底面部110は(100)面に、側面部1
11および112は(111)A面および(411)A
面に成長する。また、この時、図2(f)に示す側面部
のうち、(111)A面である側面上に成長される成長
層122(斜線部)はp型の導電性を示し、それ以外の
成長層121、123はn型の導電性を示す。よって、
半導体レーザ素子を作成した場合、面方位(111)A
である側面上の成長層122(斜線部)のみが電流経路
となる。
By the way, the present inventors have conducted an experiment and found that the G-shaped groove 102 was formed on the V-shaped groove 102 by the MBE method.
When an aAs layer or AlGaAs is grown, FIG.
(F) As shown in FIG.
I knew that a shape with two sides could be obtained. For example, the bottom part 110 is on the (100) plane,
11 and 112 are (111) A plane and (411) A
Grow on the surface. At this time, of the side surfaces shown in FIG. 2 (f), the growth layer 122 (shaded portion) grown on the side surface which is the (111) A plane shows p-type conductivity, and The layers 121 and 123 show n-type conductivity. Therefore,
When a semiconductor laser device is manufactured, the plane orientation (111) A
Only the growth layer 122 (shaded area) on the side surface is a current path.

【0044】この理由としては、以下のことが考えられ
る。即ち、面方位が(n11)A(1≦n≦3)である
面は、その表面が1本の結合手を有するGaで覆われて
おり、吸着したAsの付着係数が小さいので、不純物S
iはGaと結合してAs格子位置に入りやすいからであ
る。
The following are conceivable reasons for this. That is, the surface having the plane orientation of (n11) A (1 ≦ n ≦ 3) is covered with Ga having one bond, and the adhesion coefficient of the adsorbed As is small.
This is because i is easily bonded to Ga and easily enters the As lattice position.

【0045】なお、1本の結合手を有するGaに吸着し
たAsの遊離しやすさは、成長条件に依存している。基
板温度が比較的低温でAsフラックス量が多い成長条件
では、Asが遊離しにくく、表面が1本の結合手を有す
るGaで覆われた(111)A面であってもn型の導電
性を示すことがある。よって、適当な成長条件を選択す
ることが必要となる。
The ease of release of As adsorbed on Ga having one bond depends on the growth conditions. Under growth conditions in which the substrate temperature is relatively low and the amount of As flux is large, As is unlikely to be liberated, and even if the surface is the (111) A surface covered with Ga having one bond, n-type conductivity is obtained. May be indicated. Therefore, it is necessary to select appropriate growth conditions.

【0046】このように、SiドープGaAs電流狭窄
層2が、底面部が(100)面、側面部が(111)A
面と(411)A面とを有する形状に成長することか
ら、その上に成長させたSiドープAlxGa1-xAs
(例えば、x=0.50)電流狭窄層3は、図2(g)
に示すように、(111)A面である側面111上の成
長層(斜線部)のみがp型の導電性を示し、それ以外の
面110、112上の成長層はn型の導電性を示す。
As described above, the Si-doped GaAs current confinement layer 2 has a (100) plane at the bottom and a (111) A at the side.
Since it grows into a shape having a plane and a (411) A plane, Si-doped Al x Ga 1 -x As grown on it
(For example, x = 0.50) The current confinement layer 3 is as shown in FIG.
As shown in the figure, only the growth layer (shaded portion) on the side surface 111 which is the (111) A plane shows p-type conductivity, and the growth layers on the other surfaces 110 and 112 have n-type conductivity. Show.

【0047】上記Siドープ電流狭窄層2において、2
つ以上の異なる面方位を有する側面部は、その上に成長
されるSiドープ電流狭窄層3が、側面部のうち少なく
とも1つ以上の面方位の面上でp型の導電性を示し、そ
れ以外の面上でn型の導電性を示すものであれば、どの
ような組み合わせでもよい。例えば、(211)A面と
(311)A面との組み合わせや、(755)A面と
(511)A面との組み合わせであってもよく、また3
つ以上の面方位を有する面の組み合わせであってもよ
い。
In the Si-doped current confinement layer 2, 2
In the side portions having two or more different plane orientations, the Si-doped current confinement layer 3 grown thereon exhibits p-type conductivity on at least one of the side surface portions having a plane orientation, Any combination may be used as long as it shows n-type conductivity on the other surface. For example, a combination of the (211) A plane and the (311) A plane, a combination of the (755) A plane and the (511) A plane, or 3
A combination of planes having two or more plane orientations may be used.

【0048】上記製造において、n型クラッド層6およ
びn型コンタクト層7のドーパントとしてはSn等のn
型ドーパントを用いることができる。また、Siを用い
た場合には、基板温度を比較的低温にしてAsのフラッ
クス量を多くすることにより、n型の導電性を示すよう
に成長させることができる。
In the above manufacturing, the dopant of the n-type cladding layer 6 and the n-type contact layer 7 is n
Type dopants can be used. When Si is used, the substrate can be grown to exhibit n-type conductivity by increasing the flux of As by setting the substrate temperature to a relatively low temperature.

【0049】上記半導体レーザ素子においては、活性層
5の平坦部115が発光部となる。この部分はエネルギ
ーギャップが大きく屈折率の小さいAlGaAsクラッ
ド層4、6で囲まれており、実屈折率導波構造となって
いる。さらに、電流経路が図2(g)に示す斜線部の幅
に狭窄されているため、従来の半導体レーザ素子に比べ
て大幅に閾値電流を低減させることができる。
In the above-described semiconductor laser device, the flat portion 115 of the active layer 5 becomes a light emitting portion. This portion is surrounded by the AlGaAs cladding layers 4 and 6 having a large energy gap and a small refractive index, and has a real refractive index waveguide structure. Further, since the current path is narrowed to the width of the hatched portion shown in FIG. 2G, the threshold current can be greatly reduced as compared with the conventional semiconductor laser device.

【0050】この半導体レーザ素子を、780nm帯の
DH(ダブルヘテロ)構造として作製したところ、閾値
電流は5mAであった。
When this semiconductor laser device was manufactured as a DH (double hetero) structure in the 780 nm band, the threshold current was 5 mA.

【0051】上記実施例において、AlGaAsの混晶
比は適宜変更しても同様な効果が得られる。
In the above embodiment, the same effect can be obtained even if the mixed crystal ratio of AlGaAs is appropriately changed.

【0052】また、溝形成時に用いられるエッチング液
の混合比は適宜変更してもよく、アンモニアと過酸化水
素水の混合液等他のエッチング液を用いたり、またはそ
れらを組み合わせて用いてもよい。
The mixing ratio of the etching solution used for forming the groove may be appropriately changed, and another etching solution such as a mixed solution of ammonia and hydrogen peroxide may be used, or a combination thereof may be used. .

【0053】(実施例2)図3は実施例2の半導体レー
ザ素子を示す断面図である。
Embodiment 2 FIG. 3 is a sectional view showing a semiconductor laser device of Embodiment 2.

【0054】図3において、実施例2の半導体レーザ素
子は、n型AlxGa1-xAsクラッド層26が、Siド
ープ電流狭窄層22、23と同様に、Siドープ層から
形成されている。このn型クラッド層26は、Siドー
プ電流狭窄層と同様に、MBE法により基板温度を比較
的高温とし、Asのフラックス量を少なくすることによ
り、一部または全部(斜線部)をp型の導電性に反転さ
せてある。
In FIG. 3, in the semiconductor laser device of Example 2, the n-type Al x Ga 1 -x As clad layer 26 is formed of a Si-doped layer similarly to the Si-doped current confinement layers 22 and 23. . Similar to the Si-doped current confinement layer, the n-type cladding layer 26 has a substrate temperature relatively high by MBE and a small amount of As flux to partially or entirely (shaded portion) a p-type. Inverted to conductivity.

【0055】このことにより、n型GaXAl1-XAsク
ラッド層26中において電流経路がさらに狭窄されて、
水平方向への広がり電流をさらに低減することができ、
実施例1の半導体レーザ素子に比べて大幅に閾値電流を
低減できる。
As a result, the current path is further narrowed in the n-type Ga x Al 1 -x As clad layer 26,
The spread current in the horizontal direction can be further reduced,
The threshold current can be greatly reduced as compared with the semiconductor laser device of the first embodiment.

【0056】この実施例において、その他の構造は実施
例1と同様なものとすることができる。
In this embodiment, other structures can be the same as those in the first embodiment.

【0057】(実施例3)図4は実施例3の半導体レー
ザ素子を示す断面図である。
(Embodiment 3) FIG. 4 is a sectional view showing a semiconductor laser device of Embodiment 3.

【0058】図4において、実施例3の半導体レーザ素
子は、Siドープ電流狭窄層として、活性層35よりも
禁制帯幅が小さいSiドープGaxAl1-xAs(例えば
x=0.10)電流狭窄層38と、活性層35よりも禁
制帯幅が大きく、かつ、p型クラッド層34およびn型
クラッド層36と禁制帯幅が同じかあるいは小さいSi
ドープAlxGa1-xAs(例えば、x=0.50)電流
狭窄層33が形成されている。電流狭窄層が、Siドー
プGaxAl1-xAs(例えばx=0.10)電流狭窄層
38と、SiドープAlxGa1-xAs(例えば、x=
0.50)電流狭窄層33とからなるので、活性層35
で発光される光の吸収をさらに減少させることができ
る。
In FIG. 4, the semiconductor laser device of the third embodiment has a Si-doped Ga x Al 1 -x As (for example, x = 0.10) having a smaller forbidden band width than the active layer 35 as a Si-doped current confinement layer. The forbidden band width of the current confinement layer 38 and the active layer 35 is larger than that of the active layer 35, and the forbidden band width of the p-type cladding layer 34 and the n-type cladding layer 36 is the same or smaller.
A doped Al x Ga 1 -x As (for example, x = 0.50) current confinement layer 33 is formed. The current confinement layer is composed of a Si-doped Ga x Al 1-x As (for example, x = 0.10) current confinement layer 38 and a Si-doped Al x Ga 1-x As (for example, x = 0.10).
0.50) Since the current confinement layer 33 is formed, the active layer 35
Can further reduce the absorption of the light emitted.

【0059】このことにより、p型クラッド層34を薄
く形成することができるので、水平方向の漏れ電流を低
減することができ、さらに閾値電流を低減できる。
As a result, the p-type cladding layer 34 can be formed thin, so that the leakage current in the horizontal direction can be reduced, and the threshold current can be further reduced.

【0060】この実施例において、その他の構造は実施
例1または実施例2と同様なものとすることができる。
In this embodiment, other structures can be the same as those of the first or second embodiment.

【0061】(実施例4)図5は実施例4の半導体レー
ザ素子を示す断面図である。
(Embodiment 4) FIG. 5 is a sectional view showing a semiconductor laser device of Embodiment 4.

【0062】図5において、実施例4の半導体レーザ素
子は、エッチングにより溝の形状をさらに滑らかにし
て、溝幅を広く形成している。この場合でも、Siドー
プGaAs電流狭窄層42は、底面部と2つ以上の異な
る面方位を有する側面部とを有する形状、例えば底面部
が(100)面、側面部が(111)A面および(41
1)A面に成長する。また、側面部のうち、(111)
A面である側面上の成長層(斜線部)はp型の導電性を
示し、それ以外の成長層はn型の導電性を示す。よっ
て、この半導体レーザ素子においても面方位(111)
A面である側面上の成長層(斜線部)のみが電流経路と
なる。
In FIG. 5, in the semiconductor laser device of the fourth embodiment, the shape of the groove is further smoothed by etching to form a wider groove. Also in this case, the Si-doped GaAs current confinement layer 42 has a shape having a bottom surface and side surfaces having two or more different plane orientations, for example, a (100) surface at the bottom surface, a (111) A surface at the side surface, and (41
1) Growing on A-plane. In addition, (111)
The growth layer (shaded portion) on the side surface that is the A-plane shows p-type conductivity, and the other growth layers show n-type conductivity. Therefore, also in this semiconductor laser device, the plane orientation (111)
Only the growth layer (shaded area) on the side surface that is the A-plane becomes a current path.

【0063】また、Siドープ電流狭窄層としての、S
iドープGaAs電流狭窄層42と、SiドープAlx
Ga1-xAs(例えばx=0.50)電流狭窄層43と
の間には、p型AlxGa1-xAs(例えばx=0.5
0)クラッド層44およびn型AlxGa1-xAs(例え
ばx=0.50)クラッド層46よりも禁制帯幅が大き
いSiドープAlxGa1-xAs(例えばx=0.60)
光閉じ込め層49が形成されている。
Further, S as a Si-doped current confinement layer
i-doped GaAs current confinement layer 42 and Si-doped Al x
Ga 1-x As (for example, x = 0.50) p-type Al x Ga 1-x As (for example, x = 0.5)
0) Si-doped Al x Ga 1 -x As (for example, x = 0.60) having a larger band gap than the cladding layer 44 and the n-type Al x Ga 1 -x As (for example, x = 0.50) cladding layer 46.
An optical confinement layer 49 is formed.

【0064】このSiドープ光閉じ込め層49において
も、溝内の(111)A面である側面上の成長層(斜線
部)はp型の導電性を示し、(411)A面である側面
上、(100)面である底面上および溝の両外側の(1
00)面上の成長層はn型の導電性を示す。この光閉じ
込め層49は、クラッド層よりも屈折率が小さく、エネ
ルギーギャップが大きいので、基板および電流狭窄層に
よる光吸収がない非常に優れた実屈折率導波構造ができ
る。よって、水平方向の漏れ電流が減少されて、閾値電
流をさらに低減でき、高効率化を実現することができ
る。
Also in this Si-doped light confinement layer 49, the growth layer (shaded portion) on the side surface which is the (111) A plane in the groove shows p-type conductivity, and the growth layer on the side surface which is the (411) A surface. (1) on the bottom surface which is the (100) plane and on both outer sides of the groove.
The growth layer on the (00) plane shows n-type conductivity. Since the light confinement layer 49 has a smaller refractive index and a larger energy gap than the cladding layer, a very excellent real refractive index waveguide structure without light absorption by the substrate and the current confinement layer can be obtained. Therefore, the leakage current in the horizontal direction is reduced, the threshold current can be further reduced, and higher efficiency can be realized.

【0065】この実施例において、その他の構造は実施
例1または実施例2と同様なものとすることができる。
In this embodiment, other structures can be the same as those of the first or second embodiment.

【0066】(実施例5)図6は実施例5の半導体レー
ザ素子を示す断面図である。
(Embodiment 5) FIG. 6 is a sectional view showing a semiconductor laser device of Embodiment 5.

【0067】図6において、実施例5の半導体レーザ素
子は、Siドープ電流狭窄層として、活性層55よりも
禁制帯幅が小さいSiドープAlxGa1-xAs(例えば
x=0.10)電流狭窄層58と、SiドープAlx
1-xAs(例えばx=0.50)電流狭窄層53との
間に、p型ドープAlxGa1-xAs(例えばx=0.5
0)クラッド層54およびn型AlxGa1-xAs(例え
ばx=0.50)クラッド層56よりも禁制帯幅が大き
いSiドープAlxGa1-xAs(例えばx=0.60)
光閉じ込め層59が形成されている。
In FIG. 6, the semiconductor laser device according to the fifth embodiment has a Si-doped Al x Ga 1 -x As (for example, x = 0.10) having a smaller bandgap than the active layer 55 as a Si-doped current confinement layer. The current confinement layer 58 and the Si-doped Al x G
a 1-x As (for example, x = 0.50) p-type doped Al x Ga 1-x As (for example, x = 0.5)
0) Si-doped Al x Ga 1 -x As (for example, x = 0.60) having a larger bandgap than the cladding layer 54 and the n-type Al x Ga 1 -x As (for example, x = 0.50) cladding layer 56
An optical confinement layer 59 is formed.

【0068】このSiドープ光閉じ込め層59において
も、溝内の(111)A面である側面上の成長層(斜線
部)はp型の導電性を示し、(411)A面である側面
上、(100)面である底面上および溝の両外側の(1
00)面上の成長層はn型の導電性を示す。この光閉じ
込め層59は、クラッド層よりも屈折率が小さく、エネ
ルギーギャップが大きいので、基板および電流狭窄層に
よる光吸収がない非常に優れた実屈折率導波構造ができ
る。よって、水平方向の漏れ電流が減少されて、閾値電
流をさらに低減でき、高効率化を実現することができ
る。さらに電流狭窄層がAlxGa1-xAsからなるの
で、実施例4の半導体レーザ素子に比べて、基板および
電流狭窄層により光吸収が少ないさらに強力な実屈折率
導波構造とすることができる。
Also in this Si-doped light confinement layer 59, the growth layer (shaded portion) on the side surface which is the (111) A plane in the groove shows p-type conductivity, and the growth layer on the side surface which is the (411) A surface. (1) on the bottom surface which is the (100) plane and on both outer sides of the groove.
The growth layer on the (00) plane shows n-type conductivity. Since the light confinement layer 59 has a smaller refractive index and a larger energy gap than the cladding layer, a very excellent real refractive index waveguide structure without light absorption by the substrate and the current confinement layer can be obtained. Therefore, the leakage current in the horizontal direction is reduced, the threshold current can be further reduced, and higher efficiency can be realized. Further, since the current confinement layer is made of Al x Ga 1-x As, a stronger real refractive index waveguide structure with less light absorption by the substrate and the current confinement layer as compared with the semiconductor laser device of the fourth embodiment. it can.

【0069】この実施例において、その他の構造は実施
例1または実施例2と同様なものとすることができる。
In this embodiment, other structures can be the same as those of the first or second embodiment.

【0070】(実施例6)図7は実施例6の半導体レー
ザ素子を示す断面図である。
(Embodiment 6) FIG. 7 is a sectional view showing a semiconductor laser device of Embodiment 6.

【0071】図7において、実施例6の半導体レーザ素
子においては、GaxAl1-xAs(例えばx=0.1
0)からなる活性層65が量子井戸構造とされている。
この活性層65とクラッド層64および66との間には
それぞれ、GaxAl1-xAs(例えばx=0.35)か
らなる光ガイド層69,69が設けられてSCH(Sepa
rate Confinement Heterostructure)またはGRIN
(Grade Refractive Index)−SCH構造となってい
る。この構造によれば、光を活性層65内に充分閉じ込
めることができる。また、活性層65が量子井戸構造と
されているため、さらに閾値電流を低減することができ
る。その他の構造は実施例1〜5と同様なものとするこ
とができる。
In FIG. 7, in the semiconductor laser device of the sixth embodiment, Ga x Al 1 -x As (for example, x = 0.1
0) has a quantum well structure.
Light guide layers 69 and 69 made of Ga x Al 1 -x As (for example, x = 0.35) are provided between the active layer 65 and the cladding layers 64 and 66, respectively.
rate Confinement Heterostructure) or GRIN
(Grade Refractive Index)-It has a SCH structure. According to this structure, light can be sufficiently confined in the active layer 65. Further, since the active layer 65 has a quantum well structure, the threshold current can be further reduced. Other structures can be the same as those of the first to fifth embodiments.

【0072】また、この実施例においては、電流狭窄層
としてSiドープGaAs層62およびSiドープGa
xAl1-xAs(例えばx=0.50)63を形成した
が、実施例2〜5と同様な電流狭窄層を形成しても、基
板および電流狭窄層による光吸収のない非常に強力な実
屈折率導波構造とすることができ、充分な効果が得られ
た。
Also, in this embodiment, the Si-doped GaAs layer 62 and the Si-doped Ga
Although xAl 1 -xAs (for example, x = 0.50) 63 was formed, even if a current confinement layer similar to that of Examples 2 to 5 was formed, a very strong light without light absorption by the substrate and the current confinement layer was obtained. A real refractive index waveguide structure was obtained, and a sufficient effect was obtained.

【0073】(実施例7)図8は実施例7の半導体レー
ザ素子を示す断面図である。
(Embodiment 7) FIG. 8 is a sectional view showing a semiconductor laser device of Embodiment 7.

【0074】図8において、実施例7の半導体レーザ素
子は、630nm帯のInGaAlP系の赤色半導体レ
ーザ素子に本発明を適用したものである。この半導体レ
ーザ素子は、p型GaAs基板71の(100)面に、
実施例1と同様な溝が形成され、その上にSiドープG
aAs電流狭窄層72が、底面部と2つ以上の異なる面
方位を有する側面部とを有する形状に形成されている。
その上に、p型(AlxGa1-xyIn1-yP(例えば、
x=0.70、y=0.51)クラッド層74およびn
型(AlxGa1-xyIn1-yP(例えば、x=0.7
0、y=0.51)クラッド層76と禁制帯幅が同じか
または小さいSiドープAlxGa1-xAs(例えば、x
=0.50)電流狭窄層73が形成されており、面方位
(111)Aである側面上ではp型の導電性を示し、面
方位(411)Aである側面上および面方位(100)
である底面上ではn型の導電性を示す。従って、電流経
路は、p型の導電性を示す斜線部に限定される。
In FIG. 8, the semiconductor laser device of the seventh embodiment is one in which the present invention is applied to a 630 nm band InGaAlP-based red semiconductor laser device. This semiconductor laser device is provided on a (100) plane of a p-type GaAs substrate 71.
A groove similar to that of Example 1 is formed, and Si-doped G
The aAs current confinement layer 72 is formed in a shape having a bottom surface and side surfaces having two or more different plane orientations.
On top of that, p-type (Al x Ga 1-x ) y In 1-y P (for example,
x = 0.70, y = 0.51) cladding layer 74 and n
Type (Al x Ga 1-x ) y In 1-y P (for example, x = 0.7
0, y = 0.51) Si-doped Al x Ga 1 -x As (for example, x
= 0.50) The current constriction layer 73 is formed, exhibits p-type conductivity on the side surface having the plane orientation (111) A, and has the surface orientation (411) A on the side surface and the plane direction (100).
Shows n-type conductivity on the bottom surface. Therefore, the current path is limited to the hatched portion indicating p-type conductivity.

【0075】この電流狭窄層73の上には、p型(Al
xGa1-xyIn1-yP(例えば、x=0.70、y=
0.51)クラッド層74、(AlxGa1-xyIn1-y
P(例えば、x=0、y=0.51)活性層75、n型
(AlxGa1-xyIn1-yP(例えば、x=0.70、
y=0.51)クラッド層76さらにn型GaAsコン
タクト層77が順次積層される。
On the current confinement layer 73, a p-type (Al
x Ga 1-x) y In 1-y P ( e.g., x = 0.70, y =
0.51) Cladding layer 74, (Al x Ga 1-x ) y In 1-y
P (for example, x = 0, y = 0.51) active layer 75, n-type (Al x Ga 1-x ) y In 1-y P (for example, x = 0.70,
y = 0.51) The cladding layer 76 and the n-type GaAs contact layer 77 are sequentially laminated.

【0076】上記クラッド層74および76は、活性層
75よりも禁制帯幅の大きな材料からなっている。発光
部である溝上の活性層75の平坦部は、エネルギーギャ
ップが大きく屈折率の小さいクラッド層74,76で囲
まれており、実屈折率導波構造となっている。また、電
流経路が斜線部の幅に狭窄されているため、従来の半導
体レーザ素子に比べて大幅に閾値電流を低減させること
ができる。
The cladding layers 74 and 76 are made of a material having a larger band gap than the active layer 75. The flat portion of the active layer 75 on the groove serving as the light emitting portion is surrounded by cladding layers 74 and 76 having a large energy gap and a small refractive index, and has a real refractive index waveguide structure. Further, since the current path is narrowed to the width of the hatched portion, the threshold current can be greatly reduced as compared with the conventional semiconductor laser device.

【0077】この構造を630nm帯のInGaAlP
系の半導体レーザ素子に適用しても、充分な効果が得ら
れた。この実施例の半導体レーザ素子は、発振波長63
3nmで閾値電流は12mAとなり、従来の630nm
帯のInGaAlP系の赤色半導体レーザ素子に比べて
低閾値化・高効率化を実現することができた。
This structure was changed to 630 nm band InGaAlP.
A sufficient effect was obtained even when the present invention was applied to a system-based semiconductor laser device. The semiconductor laser device of this embodiment has an oscillation wavelength of 63
At 3 nm, the threshold current becomes 12 mA, which is the same as the conventional 630 nm.
As a result, lower threshold and higher efficiency can be realized as compared with the InGaAlP-based red semiconductor laser device in the band.

【0078】この実施例において、実施例3〜5と同様
な電流狭窄層を形成しても、基板および電流狭窄層によ
る光吸収のない非常に強力な実屈折率導波構造とするこ
とができ、充分な効果が得られた。
In this embodiment, even if a current confinement layer similar to that of Embodiments 3 to 5 is formed, a very strong real refractive index waveguide structure without light absorption by the substrate and the current confinement layer can be obtained. Sufficient effects were obtained.

【0079】(実施例8)図9は実施例8の半導体レー
ザ素子を示す断面図である。
(Eighth Embodiment) FIG. 9 is a sectional view showing a semiconductor laser device of an eighth embodiment.

【0080】図9において、実施例8の半導体レーザ素
子は、470nm帯のZnMgSSe系の青色半導体レ
ーザ素子に本発明を適用したものである。この半導体レ
ーザ素子は、p型GaAs基板81の(100)面に、
実施例1と同様な溝が形成され、その上にSiドープG
aAs電流狭窄層82が底面部と2つ以上の異なる面方
位を有する側面部とを有する形状に形成されている。そ
の上に、p型Zn1xMg1-xSySe1-y(例えばx=
0.75、y=0.42)クラッド層84およびn型Z
n1xMg1-xSySe1-y(例えばx=0.75、y=
0.42)クラッド層86と禁制帯幅が同じかまたは小
さいSiドープAlxGa1-xAs(例えば、x=0.5
0)電流狭窄層83が形成されており、面方位(11
1)Aである側面上ではp型の導電性を示し、面方位
(411)Aである側面上および面方位(100)であ
る底面上ではn型の導電性を示す。従って、電流経路
は、p型の導電性を示す斜線部に限定される。
In FIG. 9, the semiconductor laser device of the eighth embodiment is one in which the present invention is applied to a ZnMgSSe-based blue semiconductor laser device in the 470 nm band. This semiconductor laser device is provided on the (100) plane of a p-type GaAs substrate 81.
A groove similar to that of Example 1 is formed, and Si-doped G
The aAs current confinement layer 82 is formed in a shape having a bottom surface and side surfaces having two or more different plane orientations. On top of that, p-type Zn1 x Mg 1-x SySe 1- y (for example, x =
0.75, y = 0.42) cladding layer 84 and n-type Z
n1 x Mg 1-x SySe 1- y (for example, x = 0.75, y =
0.42) Si-doped Al x Ga 1 -x As having the same or smaller forbidden band width as the cladding layer 86 (for example, x = 0.5
0) The current confinement layer 83 is formed, and the plane orientation (11
1) p-type conductivity is shown on the side surface A, and n-type conductivity is shown on the side surface 411A and the bottom surface 100. Therefore, the current path is limited to the hatched portion indicating p-type conductivity.

【0081】さらに、電流狭窄層83の上には、p型Z
n1xMg1-xSySe1-y(例えばx=0.75、y=
0.42)クラッド層84、Zn1xMg1-xSySe1-
y(例えばx=1、y=0)活性層85、n型Zn1x
Mg1-xSySe1-y(例えばx=0.75、y=0.
42)クラッド層86さらにn型GaAsコンタクト層
87が順次積層される。
Further, a p-type Z
n1 x Mg 1-x SySe 1- y (for example, x = 0.75, y =
0.42) Cladding layer 84, Zn1 x Mg 1-x SySe 1-
y (for example, x = 1, y = 0) active layer 85, n-type Zn1 x
Mg 1-x SySe 1- y (for example, x = 0.75, y = 0.
42) A cladding layer 86 and an n-type GaAs contact layer 87 are sequentially laminated.

【0082】また、クラッド層84および86は、活性
層85よりも禁制帯幅の大きな材料から形成されてい
る。発光部である溝上の活性層85の平坦部は、エネル
ギーギャップが大きく屈折率の小さいクラッド層84,
86で囲まれており、実屈折率導波構造となっている。
また、電流経路が斜線部の幅に狭窄されているため、従
来の半導体レーザ素子に比べて大幅に閾値電流を低減さ
せることができる。
The cladding layers 84 and 86 are formed of a material having a larger forbidden band width than the active layer 85. The flat portion of the active layer 85 on the groove serving as the light emitting portion has a clad layer 84 having a large energy gap and a small refractive index.
86, and has a real refractive index waveguide structure.
Further, since the current path is narrowed to the width of the hatched portion, the threshold current can be greatly reduced as compared with the conventional semiconductor laser device.

【0083】この構造を470nm帯のZnMgSSe
系の半導体レーザ素子に適用しても、充分な効果が得ら
れた。この実施例の半導体レーザ素子は、発振波長47
8nmで閾値電流は20mAとなり、従来の470nm
帯のZnMgSSe系の青色半導体レーザ素子に比べて
低閾値化・高効率化を実現することができた。
The structure was changed to ZnMgSSe in the 470 nm band.
A sufficient effect was obtained even when the present invention was applied to a system-based semiconductor laser device. The semiconductor laser device of this embodiment has an oscillation wavelength of 47.
At 8 nm, the threshold current becomes 20 mA, which is the same as the conventional 470 nm.
As a result, a lower threshold and higher efficiency can be realized as compared with the ZnMgSSe-based blue semiconductor laser device in the band.

【0084】この実施例において、実施例3〜5と同様
な電流狭窄層を形成しても、基板および電流狭窄層によ
る光吸収のない非常に強力な実屈折率導波構造とするこ
とができ、充分な効果が得られた。
In this embodiment, even if a current confinement layer similar to that of Embodiments 3 to 5 is formed, a very strong real refractive index waveguide structure without light absorption by the substrate and the current confinement layer can be obtained. Sufficient effects were obtained.

【0085】(実施例9)図10は実施例9の半導体レ
ーザ素子を示す断面図である。
(Embodiment 9) FIG. 10 is a sectional view showing a semiconductor laser device of Embodiment 9.

【0086】図10において、実施例9の半導体レーザ
素子は、p型GaAs基板91の(100)面に、実施
例1または実施例4と同様な溝が形成され、その上にS
iドープGaAs電流狭窄層92が底面部と2つ以上の
異なる面方位を有する側面部とを有する形状に形成され
ている。側面部の内、(111)A面である側面上の成
長層(斜線部)はp型の導電性を示し、それ以外の成長
層はn型の導電性を示す。よって、面方位(111)A
である側面上の成長層(斜線部)のみが電流経路となっ
て、内部電流狭窄構造が得られる。また、発光部である
溝上の活性層95の平坦部は、エネルギーギャップが大
きく屈折率の小さいクラッド層94,96で囲まれてお
り、実屈折率導波構造となっている。
In FIG. 10, in the semiconductor laser device of the ninth embodiment, a groove similar to that of the first or fourth embodiment is formed on the (100) plane of the p-type GaAs substrate 91, and the S groove is formed thereon.
The i-doped GaAs current confinement layer 92 is formed in a shape having a bottom surface and side surfaces having two or more different plane orientations. Of the side surfaces, the growth layer (shaded portion) on the (111) A side surface shows p-type conductivity, and the other growth layers show n-type conductivity. Therefore, the plane orientation (111) A
Only the growth layer (shaded area) on the side surface is a current path, and an internal current confinement structure is obtained. The flat portion of the active layer 95 on the groove serving as the light emitting portion is surrounded by cladding layers 94 and 96 having a large energy gap and a small refractive index, and has a real refractive index waveguide structure.

【0087】このように、Siドープ電流狭窄層を1層
とした場合でも、内部電流狭窄構造を有する実屈折率導
波型半導体レーザ素子を実現することができる。
As described above, even when the Si-doped current confinement layer is a single layer, a real refractive index guided semiconductor laser device having an internal current confinement structure can be realized.

【0088】(実施例10)図11は実施例10の半導
体レーザ素子を示す断面図である。
(Embodiment 10) FIG. 11 is a sectional view showing a semiconductor laser device of Embodiment 10.

【0089】図11において、実施例10の半導体レー
ザ素子は、p型GaAs基板1001の(100)面
に、実施例1または実施例4と同様な溝が形成され、そ
の上にp型クラッド層1004およびn型クラッド層1
006と禁制帯幅が同じかまたは小さいSiドープAl
xGa1-xAs(例えば、x=0.50)電流狭窄層10
03が形成されている。このSiドープ電流狭窄層10
03は、底面部と2つ以上の異なる面方位を有する側面
部とを有する形状となっており、側面部のうち、(11
1)A面である側面上の成長層(斜線部)はp型の導電
性を示し、それ以外の成長層はn型の導電性を示す。よ
って、面方位(111)Aである側面上の成長層(斜線
部)のみが電流経路となって、内部電流狭窄構造が得ら
れる。また、発光部である溝上の活性層1005の平坦
部は、エネルギーギャップが大きく屈折率の小さいクラ
ッド層1004,1006で囲まれており、実屈折率導
波構造となっている。
In FIG. 11, in the semiconductor laser device of Example 10, a groove similar to that of Example 1 or Example 4 was formed on the (100) plane of a p-type GaAs substrate 1001, and a p-type cladding layer was formed thereon. 1004 and n-type cladding layer 1
Si-doped Al with the same or smaller forbidden band width as 006
x Ga 1-x As (for example, x = 0.50) current confinement layer 10
03 is formed. This Si-doped current confinement layer 10
03 has a bottom surface portion and a side surface portion having two or more different plane orientations. Of the side surface portions, (11)
1) The growth layer (shaded portion) on the side surface that is the A-plane shows p-type conductivity, and the other growth layers show n-type conductivity. Therefore, only the growth layer (shaded portion) on the side surface having the plane orientation (111) A serves as a current path, and an internal current confinement structure is obtained. Further, the flat portion of the active layer 1005 on the groove serving as the light emitting portion is surrounded by cladding layers 1004 and 1006 having a large energy gap and a small refractive index, and has a real refractive index waveguide structure.

【0090】このように、Siドープ電流狭窄層を1層
とした場合でも、内部電流狭窄構造を有する実屈折率導
波型半導体レーザ素子を実現することができる。
As described above, even when the Si-doped current confinement layer is a single layer, a real refractive index guided semiconductor laser device having an internal current confinement structure can be realized.

【0091】なお、本発明は、上記実施例に示した材料
系に限られず、GaAs基板を用いる材料系であれば、
いずれにも適用することができる。例えば、AlGaI
nN系、ZnCdSSe系、Cu(AlGa)(SS
e)2等種々の材料系を用いることができる。また、化
合物の組成比も適宜変更することができる。
The present invention is not limited to the material system shown in the above embodiment, but may be any material system using a GaAs substrate.
It can be applied to any of them. For example, AlGaI
nN-based, ZnCdSSe-based, Cu (AlGa) (SS
e) Various material systems such as 2 can be used. Further, the composition ratio of the compound can be appropriately changed.

【0092】[0092]

【発明の効果】以上のように本発明によれば、電流注入
幅を、側面部のうち少なくとも1つ以上の面の上の成長
部分(p型の部分)に限定することができ、水平方向の
漏れ電流を大幅に低減することができる。光学特性的に
も、活性層の平坦部は、エネルギーギャップが大きく屈
折率の小さいAlGaAsクラッド層で囲まれているの
で、実屈折率導波型構造とすることができる。よって、
低閾値化・高効率化を実現することができ、信頼性の高
い半導体レーザ素子が得られる。
As described above, according to the present invention, the current injection width can be limited to the growth portion (p-type portion) on at least one or more of the side surfaces, and the width in the horizontal direction can be reduced. Leakage current can be greatly reduced. In terms of optical characteristics, since the flat portion of the active layer is surrounded by the AlGaAs cladding layer having a large energy gap and a small refractive index, a real refractive index waveguide structure can be obtained. Therefore,
A lower threshold value and higher efficiency can be realized, and a highly reliable semiconductor laser device can be obtained.

【0093】さらに、MBE法を用いて1回の結晶成長
工程により、効率のよい内部電流狭窄構造を形成するこ
とができる。したがって、内部電流狭窄構造を有する屈
折率導波型半導体レーザ素子を、歩留りよく、低コスト
で製造することができる。
Further, an efficient internal current confinement structure can be formed by one crystal growth step using the MBE method. Therefore, a refractive index guided semiconductor laser device having an internal current confinement structure can be manufactured with high yield and at low cost.

【図面の簡単な説明】[Brief description of the drawings]

【図1】(a)〜(d)は、実施例1の半導体レーザ素
子の製造工程を示す図である。
FIGS. 1A to 1D are diagrams illustrating a manufacturing process of a semiconductor laser device of Example 1. FIGS.

【図2】(e)〜(g)は、実施例1の半導体レーザ素
子の製造工程を示す図である。
FIGS. 2 (e) to 2 (g) are diagrams showing a manufacturing process of the semiconductor laser device of Example 1. FIGS.

【図3】実施例2の半導体レーザ素子を示す断面図であ
る。
FIG. 3 is a cross-sectional view illustrating a semiconductor laser device according to a second embodiment.

【図4】実施例3の半導体レーザ素子を示す断面図であ
る。
FIG. 4 is a sectional view showing a semiconductor laser device according to a third embodiment.

【図5】実施例4の半導体レーザ素子を示す断面図であ
る。
FIG. 5 is a sectional view showing a semiconductor laser device according to a fourth embodiment.

【図6】実施例5の半導体レーザ素子を示す断面図であ
る。
FIG. 6 is a sectional view showing a semiconductor laser device according to a fifth embodiment.

【図7】実施例6の半導体レーザ素子を示す断面図であ
る。
FIG. 7 is a cross-sectional view illustrating a semiconductor laser device according to a sixth embodiment.

【図8】実施例7の半導体レーザ素子を示す断面図であ
る。
FIG. 8 is a sectional view showing a semiconductor laser device of Example 7;

【図9】実施例8の半導体レーザ素子を示す断面図であ
る。
FIG. 9 is a sectional view showing a semiconductor laser device according to an eighth embodiment.

【図10】実施例9の半導体レーザ素子を示す断面図で
ある。
FIG. 10 is a sectional view showing a semiconductor laser device of Example 9;

【図11】実施例10の半導体レーザ素子を示す断面図
である。
FIG. 11 is a sectional view showing a semiconductor laser device of Example 10;

【図12】(a)〜(d)は、従来の半導体レーザ素子
の製造工程を示す図である。
FIGS. 12 (a) to 12 (d) are views showing a manufacturing process of a conventional semiconductor laser device.

【図13】(e),(f)は、従来の半導体レーザ素子
の製造工程を示す図である。
FIGS. 13 (e) and 13 (f) are views showing a manufacturing process of a conventional semiconductor laser device.

【符号の説明】[Explanation of symbols]

1,21,31,41,51,61,71,81,9
1,1001 p型GaAs基板 2,22,42,62,72,82,92 Siドー
プGaAs電流狭窄層 3,23,33,38,43,53,58,63,7
3,83,1003SiドープAlGaAs電流狭窄層 4,24,34,44,54,64,74,84,9
4,1004 p型クラッド層 5,25,35,45,55,65,75,85,9
5,1005 活性層 6,26,36,46,56,66,76,86,9
6,1006 n型クラッド層 7,27,37,47,57,67,77,87,9
7,1007 n型コンタクト層 12,212,312,412,512,612,71
2,812,912,1012 p側電極 13,213,313,413,513,613,71
3,813,913,1013 n側電極 49,59 SiドープAlGaAs光閉じ込め層 69 光ガイド層
1,21,31,41,51,61,71,81,9
1,1001 p-type GaAs substrate 2,22,42,62,72,82,92 Si-doped GaAs current confinement layer 3,23,33,38,43,53,58,63,7
3,83,1003Si-doped AlGaAs current confinement layer 4,24,34,44,54,64,74,84,9
4,1004 p-type cladding layer 5,25,35,45,55,65,75,85,9
5,1005 Active layer 6,26,36,46,56,66,76,86,9
6,1006 n-type cladding layer 7,27,37,47,57,67,77,87,9
7,1007 n-type contact layer 12,212,312,412,512,612,71
2,812,912,1012 p-side electrode 13,213,313,413,513,613,71
3,813,913,1013 n-side electrode 49,59 Si-doped AlGaAs light confinement layer 69 light guide layer

Claims (10)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 少なくとも第1の半導体層からなる活性
層の上下面を、該第1の半導体層よりも禁制帯幅の大き
い第2の半導体層と、該第1の半導体層よりも禁制帯幅
の大きい第3の半導体層とで挟んでなる光発光用積層部
を備えた半導体レーザ素子において、 (100)面を表面とするp型GaAs基板の該表面
に、V形状の溝が、該溝底部から該表面にかけて角部の
ない滑らかな形状に形成され、該溝が形成された基板上
に、1層または複数層からなるSiドープ電流狭窄層
が、該電流狭窄層のうち少なくとも1層を、底面部と2
つ以上の異なる面方位を有する両側面部とを有し、該側
面部のうち少なくとも1つ以上の面方位の面上ではp型
の導電性を示すと共に、該1つ以上の面方位の面以外の
上ではn型の導電性を示すものとして形成され、該電流
狭窄層の上に該光発光用積層部が形成された半導体レー
ザ素子。
At least the upper and lower surfaces of an active layer formed of a first semiconductor layer are formed on a second semiconductor layer having a larger forbidden band width than the first semiconductor layer, and a forbidden band is wider than the first semiconductor layer. In a semiconductor laser device including a light emitting laminated portion sandwiched between a third semiconductor layer having a large width, a V-shaped groove is formed on the surface of a p-type GaAs substrate having a (100) plane as a surface. One or more Si-doped current confinement layers are formed on the substrate on which the groove is formed in a smooth shape with no corners from the groove bottom to the surface and at least one of the current confinement layers And the bottom and 2
Side surfaces having two or more different plane orientations, and exhibiting p-type conductivity on at least one or more plane orientations of the side faces, and excluding the one or more plane orientations. A semiconductor laser device formed to exhibit n-type conductivity, and the light-emitting lamination portion being formed on the current confinement layer.
【請求項2】 少なくとも第1の半導体層からなる活性
層の上下面を、該第1の半導体層よりも禁制帯幅の大き
い第2の半導体層と、該第1の半導体層よりも禁制帯幅
の大きい第3の半導体層とで挟んでなる光発光用積層部
を備えた半導体レーザ素子において、 (100)面を表面とするp型GaAs基板の該表面
に、V形状の溝が、該溝底部から該表面にかけて角部の
ない滑らかな形状に形成され、該溝が形成された基板上
に、1層または複数層からなるSiドープ電流狭窄層
が、該電流狭窄層の内の少なくとも1層を、底面部と2
つ以上の異なる面方位を有する両側面部とを有し、該側
面部のうち少なくとも1つ以上の面方位の面上ではp型
の導電性を示すと共に、該1つ以上の面方位の面以外の
上ではn型の導電性を示すものとして形成され、該電流
狭窄層の上に、該光発光用積層部が、Siドープクラッ
ド層を含み、該クラッド層の内一部または全部を、底面
部と2つ以上の異なる面方位を有する両側面部とを有
し、該側面部のうち少なくとも1つ以上の面方位の面上
ではp型の導電性を示すと共に、該1つ以上の面方位の
面以外の上ではn型の導電性を示すものとして形成され
た半導体レーザ素子。
2. The method according to claim 1, wherein at least the upper and lower surfaces of the active layer made of the first semiconductor layer have a second semiconductor layer having a larger forbidden band width than the first semiconductor layer, and a forbidden band larger than the first semiconductor layer. In a semiconductor laser device including a light emitting laminated portion sandwiched between a third semiconductor layer having a large width, a V-shaped groove is formed on the surface of a p-type GaAs substrate having a (100) plane as a surface. One or more Si-doped current confinement layers are formed on the substrate having a smooth shape with no corners from the groove bottom to the surface and having at least one of the current confinement layers. Layer the bottom and 2
Side surfaces having two or more different plane orientations, and exhibiting p-type conductivity on at least one or more plane orientations of the side faces, and excluding the one or more plane orientations. Is formed so as to exhibit n-type conductivity. On the current confinement layer, the light emitting laminated portion includes a Si-doped cladding layer, and part or all of the cladding layer is formed on the bottom surface. And p-type conductivity on at least one or more planes of the side parts, and the one or more plane orientations. A semiconductor laser device formed to exhibit n-type conductivity on surfaces other than the surface of the above.
【請求項3】 前記Siドープ電流狭窄層が、少なくと
もGaAs層からなる請求項1または2記載の半導体レ
ーザ素子。
3. The semiconductor laser device according to claim 1, wherein said Si-doped current confinement layer comprises at least a GaAs layer.
【請求項4】 前記Siドープ電流狭窄層が、少なくと
も前記第2の半導体層および第3の半導体層と禁制帯幅
が同じかまたは小さいAlGaAs層からなる請求項1
または2記載の半導体レーザ素子。
4. The semiconductor device according to claim 1, wherein the Si-doped current confinement layer comprises an AlGaAs layer having at least the same or smaller band gap as the second semiconductor layer and the third semiconductor layer.
Or the semiconductor laser device according to 2.
【請求項5】 前記Siドープ電流狭窄層が、少なくと
もGaAs層と、前記第1の半導体層よりも禁制帯幅が
大きく、かつ、前記第2の半導体層および第3の半導体
層と禁制帯幅が同じかまたは小さいAlGaAs層とか
らなる請求項1または2記載の半導体レーザ素子。
5. The Si-doped current confinement layer has a larger band gap than at least the GaAs layer and the first semiconductor layer, and has a band gap between the second semiconductor layer and the third semiconductor layer. 3. The semiconductor laser device according to claim 1, wherein the semiconductor laser device comprises the same or smaller AlGaAs layer.
【請求項6】 前記Siドープ電流狭窄層が、少なくと
も前記第1の半導体層よりも禁制帯幅が小さいAlGa
As層と、前記第2の半導体層および第3の半導体層と
禁制帯幅が同じかまたは小さいAlGaAs層とからな
る請求項1または2記載の半導体レーザ素子。
6. An AlGa having a forbidden band width smaller than at least the first semiconductor layer in the Si-doped current confinement layer.
3. The semiconductor laser device according to claim 1, comprising an As layer and an AlGaAs layer having the same or smaller forbidden band width as the second semiconductor layer and the third semiconductor layer.
【請求項7】 前記Siドープ電流狭窄層が、少なくと
もGaAs層と、前記第1の半導体層よりも禁制帯幅が
大きく、かつ、前記第2の半導体層および前記第3の半
導体層と禁制帯幅が同じかまたは小さいAlGaAs層
と、前記第2の半導体層および前記第3の半導体層より
も禁制帯幅が大きいAlGaAs層とからなる請求項1
または2記載の半導体レーザ素子。
7. The Si-doped current confinement layer has a bandgap wider than at least the GaAs layer and the first semiconductor layer, and has a bandgap with the second semiconductor layer and the third semiconductor layer. 2. An AlGaAs layer having the same or smaller width, and an AlGaAs layer having a larger forbidden band width than the second semiconductor layer and the third semiconductor layer.
Or the semiconductor laser device according to 2.
【請求項8】 前記Siドープ電流狭窄層が、少なくと
も前記第1の半導体層よりも禁制帯幅が小さいAlGa
As層と、前記第1の半導体層よりも禁制帯幅が大き
く、かつ、前記第2の半導体層および第3の半導体層と
禁制帯幅が同じかまたは小さいAlGaAs層と、前記
第2の半導体層および第3の半導体層よりも禁制帯幅が
大きいAlGaAs層とからなる請求項1または2記載
の半導体レーザ素子。
8. The semiconductor device according to claim 1, wherein said Si-doped current confinement layer has an AlGa having a smaller forbidden band width than at least said first semiconductor layer.
An AsGaAs layer, an AlGaAs layer having a larger bandgap than the first semiconductor layer, and having the same or smaller bandgap as the second semiconductor layer and the third semiconductor layer; 3. The semiconductor laser device according to claim 1, comprising an AlGaAs layer having a forbidden band width larger than that of the first semiconductor layer and the third semiconductor layer.
【請求項9】 少なくとも第1の半導体層からなる活性
層の上下面を、該第1の半導体層よりも禁制帯幅の大き
い第2の半導体層と、該第1の半導体層よりも禁制帯幅
の大きい第3の半導体層とで挟んでなる光発光用積層部
を備えた半導体レーザ素子の製造方法において、 (100)面を表面とするp型GaAs基板の該表面
に、V形状の溝を、該溝底部から該表面にかけて角部の
ない滑らかな形状に形成する工程と、 該溝が形成された基板上に、1層または複数層からなる
Siドープ電流狭窄層を、該電流狭窄層のうち少なくと
も1層が、底面部と2つ以上の異なる面方位を有する両
側面部とを有し、該側面部のうち少なくとも1つ以上の
面方位の面上ではp型の導電性を示すと共に、該1つ以
上の面方位の面以外の上ではn型の導電性を示すように
形成する工程と、 該電流狭窄層の上に、該光発光用積層部を形成する工程
とを含む半導体レーザ素子の製造方法。
9. A semiconductor device comprising: a second semiconductor layer having a bandgap wider than the first semiconductor layer; and a forbidden band wider than the first semiconductor layer. In a method for manufacturing a semiconductor laser device having a light emitting laminated portion sandwiched between a third semiconductor layer having a large width, a V-shaped groove is formed on a surface of a p-type GaAs substrate having a (100) plane as a surface. Forming a smooth shape having no corners from the bottom of the groove to the surface; and forming one or more Si-doped current confinement layers on the substrate on which the groove is formed by forming the current confinement layer At least one layer has a bottom surface and both side surfaces having two or more different plane orientations, and exhibits p-type conductivity on a plane having at least one plane orientation among the side surfaces; The n-type conductivity on a surface other than the one or more plane orientations. Forming a Suyo, on of the current confinement layer, a method of manufacturing a semiconductor laser device including the step of forming the light emitting laminate portion.
【請求項10】 少なくとも第1の半導体層からなる活
性層の上下面を、該第1の半導体層よりも禁制帯幅の大
きい第2の半導体層と、該第1の半導体層よりも禁制帯
幅の大きい第3の半導体層とで挟んでなる光発光用積層
部を備えた半導体レーザ素子の製造方法において、 (100)面を表面とするp型GaAs基板の該表面
に、V形状の溝を、該溝底部から該表面にかけて角部の
ない滑らかな形状に形成する工程と、 該溝が形成された基板上に、1層または複数層からなる
Siドープ電流狭窄層を、該電流狭窄層のうちの少なく
とも1層が、底面部と2つ以上の異なる面方位を有する
両側面部とを有し、該側面部のうち少なくとも1つ以上
の面方位の面上ではp型の導電性を示すと共に、該1つ
以上の面方位の面以外の上ではn型の導電性を示すよう
に形成する工程と、 該電流狭窄層の上に、該光発光用積層部を、Siドープ
クラッド層を含み、該クラッド層のうち一部または全部
が、底面部と2つ以上の異なる面方位を有する両側面部
とを有し、該側面部のうち少なくとも1つ以上の面方位
の面上ではp型の導電性を示すと共に、該1つ以上の面
方位の面以外の上ではn型の導電性を示すように形成す
る工程とを含む半導体レーザ素子の製造方法。
10. A semiconductor device comprising: a second semiconductor layer having a forbidden band width larger than that of the first semiconductor layer; and a forbidden band of which is larger than the first semiconductor layer. In a method for manufacturing a semiconductor laser device having a light emitting laminated portion sandwiched between a third semiconductor layer having a large width, a V-shaped groove is formed on a surface of a p-type GaAs substrate having a (100) plane as a surface. Forming a smooth shape having no corners from the bottom of the groove to the surface; and forming one or more Si-doped current confinement layers on the substrate on which the groove is formed by forming the current confinement layer At least one layer has a bottom surface and two or more side surfaces having two or more different plane orientations, and exhibits p-type conductivity on a plane having at least one plane orientation among the side surface parts. And n-type conductivity on a plane other than the plane having the one or more plane orientations. And forming the light emitting laminated portion on the current confinement layer, including a Si-doped cladding layer, wherein a part or all of the cladding layer has a bottom surface portion and two or more Side surfaces having different plane orientations, and exhibit p-type conductivity on at least one or more planes of the side faces, and on a plane other than the one or more planes. forming the semiconductor laser device so as to exhibit n-type conductivity.
JP26753893A 1993-10-26 1993-10-26 Semiconductor laser device and method of manufacturing the same Expired - Fee Related JP2945568B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26753893A JP2945568B2 (en) 1993-10-26 1993-10-26 Semiconductor laser device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26753893A JP2945568B2 (en) 1993-10-26 1993-10-26 Semiconductor laser device and method of manufacturing the same

Publications (2)

Publication Number Publication Date
JPH07122819A JPH07122819A (en) 1995-05-12
JP2945568B2 true JP2945568B2 (en) 1999-09-06

Family

ID=17446219

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26753893A Expired - Fee Related JP2945568B2 (en) 1993-10-26 1993-10-26 Semiconductor laser device and method of manufacturing the same

Country Status (1)

Country Link
JP (1) JP2945568B2 (en)

Also Published As

Publication number Publication date
JPH07122819A (en) 1995-05-12

Similar Documents

Publication Publication Date Title
US7026182B2 (en) Semiconductor device, semiconductor laser, their manufacturing methods and etching methods
US6768137B2 (en) Laminated semiconductor substrate and optical semiconductor element
JP2004134650A (en) Semiconductor light emitting element
US5822348A (en) Semiconductor laser
JP2945568B2 (en) Semiconductor laser device and method of manufacturing the same
JP2860217B2 (en) Semiconductor laser device and method of manufacturing the same
JP2968159B2 (en) Method for manufacturing semiconductor laser device
JP3160138B2 (en) Semiconductor laser device and method of manufacturing the same
JP2876543B2 (en) Semiconductor device and manufacturing method thereof
JPS59145590A (en) Semiconductor laser device
JP2001057458A (en) Semiconductor light-emitting device
JPH1098234A (en) Semiconductor laser and its manufacture
JP2006324552A (en) Red semiconductor laser element and method of manufacturing the same
JP2875440B2 (en) Semiconductor laser device and method of manufacturing the same
JP2001345518A (en) Semiconductor laser element
JP3246634B2 (en) Semiconductor laser device
JP2699662B2 (en) Semiconductor laser and manufacturing method thereof
JP2554192B2 (en) Semiconductor laser manufacturing method
JP2500588B2 (en) Semiconductor laser and manufacturing method thereof
JPH1126884A (en) Semiconductor laser device and its manufacture
JP2000340885A (en) Semiconductor laser
JPH05267168A (en) Manufacture of semiconductor device
JP2001044565A (en) Semiconductor laser element, manufacture thereof and optical component
JPH0666525B2 (en) Semiconductor laser
JP2005251998A (en) Semiconductor laser and its manufacturing method

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19990614

LAPS Cancellation because of no payment of annual fees