JP2943180B2 - Inductive load drive - Google Patents

Inductive load drive

Info

Publication number
JP2943180B2
JP2943180B2 JP1285317A JP28531789A JP2943180B2 JP 2943180 B2 JP2943180 B2 JP 2943180B2 JP 1285317 A JP1285317 A JP 1285317A JP 28531789 A JP28531789 A JP 28531789A JP 2943180 B2 JP2943180 B2 JP 2943180B2
Authority
JP
Japan
Prior art keywords
phase
signal
pwm
period
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP1285317A
Other languages
Japanese (ja)
Other versions
JPH03145988A (en
Inventor
正行 山下
憲一 紀平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Brother Industries Ltd
Original Assignee
Brother Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Brother Industries Ltd filed Critical Brother Industries Ltd
Priority to JP1285317A priority Critical patent/JP2943180B2/en
Publication of JPH03145988A publication Critical patent/JPH03145988A/en
Application granted granted Critical
Publication of JP2943180B2 publication Critical patent/JP2943180B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Control Of Electric Motors In General (AREA)

Description

【発明の詳細な説明】 [発明の目的] (産業上の利用分野) 本発明は2個同時励磁の期間を有するように励磁され
る複数個の誘導性負荷をPWM制御するようにした誘導性
負荷の駆動装置に関する。
DETAILED DESCRIPTION OF THE INVENTION [Purpose of the Invention] (Industrial application field) The present invention relates to an inductive system in which a plurality of inductive loads excited to have two simultaneous excitation periods are PWM-controlled. The present invention relates to a load driving device.

(従来の技術) 従来の例えば4相可変リラクタンスモータの駆動装置
の一例を第9図に示す。即ち、1は交流電源、2はこの
交流電源1から直流電源を得る直流電源回路、3はこの
直流電源回路2の平滑用コンデンサである。41乃至44
4個の誘導性負荷たる第1乃至第4相のモータコイル、
51,61乃至54,64はこれらの第1相乃至第4相のモータコ
イル41乃至44を通断電制御するための半導体スイッチン
グ素子たるトランジスタである。第10図(a)乃至
(d)は第1相乃至第4相のモータコイル41乃至44の励
磁期間を決定する励磁期間信号SE1乃至SE4を示すもの
で、互いに90度の位相差を有する180度の励磁方式のも
のである。この第10図から明らかなように、各相のモー
タコイル41乃至44は2相励磁の期間を有する。そして、
各相のモータコイル41乃至44は、各励磁期間においてPW
M制御が行なわれ、以て、可変リラクタンスモータが設
定速度になるように速度制御されるようになっている。
即ち、各相のモータコイル41乃至44のPWM制御に際して
は、第11図(a)で示すように三角波からなる基本波VS
と速度信号に応じたレベル信号VLとを比較して各相のモ
ータコイル41乃至44の通電期間が決定される。この場
合、例えば、第1相及び第2相のモータコイル41及び42
には、2相励磁の期間においては、第11図(b)及び
(c)で示すように各トランジスタ51,61及び52,62に通
電信号(ゲート信号)G1及びG2が与えられることによ
り、第11図(d)及び(e)で示すように電圧V1及びV2
が印加される。
(Prior Art) FIG. 9 shows an example of a conventional driving device for a four-phase variable reluctance motor, for example. That is, 1 is an AC power supply, 2 is a DC power supply circuit for obtaining a DC power supply from the AC power supply 1, and 3 is a smoothing capacitor of the DC power supply circuit 2. 4 1 to 4 4 are first to fourth phase motor coils as four inductive loads,
5 1, 6 1 to 5 4, 6 4 are semiconductor switching elements serving transistor for Tsudan charge controlling a motor coil 4 1 to 4 4 These first phase to fourth-phase. Figure 10 (a) to (d) shows the excitation period signal SE 1 to SE 4 determines the exciting period of the motor coil 4 1 to 4 4 in the first phase to fourth-phase, 90-degree position to each other It is a 180-degree excitation type having a phase difference. As is apparent from Figure 10, each phase of the motor coil 4 1 to 4 4 has a period of two-phase excitation. And
Each phase of the motor coil 4 1 to 4 4, PW in each excitation period
M control is performed, so that the speed of the variable reluctance motor is controlled so as to reach the set speed.
That is, when the PWM control of each phase of the motor coil 4 1 to 4 4, the fundamental wave V S consisting of a triangular wave as shown in FIG. 11 (a)
Conduction period of each phase of the motor coil 4 1 to 4 4 are determined by comparing the level signal V L corresponding to the speed signal. In this case, for example, the motor coil 4 of the first and second phases and 4 2
The, in the period of the two-phase excitation, FIG. 11 (b) and the transistors 5 1 As shown in (c), 6 1 and 5 2, 6 2 to energizing signal (gate signal) G 1 and G 2 by given, FIG. 11 (d) and the voltage V 1 and V 2 as shown by (e)
Is applied.

(発明が解決しようとする課題) 可変リラクタンスモータにおいては、モータコイル41
乃至44とフレームアースとの間に、例えば、第9図に示
すように、モータコイル41及び42とフレームアース7と
の間に微小な静電容量Cが存在し、モータコイル41及び
42に印加される電圧V1及びV2がトランジスタ51,61及び5
2,62でオン,オフされるように高速スイッチング動作が
行なわれると、大きな電圧変化率(dv/dt)が発生し、
この結果、第11図(f)及び(g)で示すように、変位
電流即ち漏れ電流i1,i2が流れる。この漏れ電流i1及びi
2はC・dv/dtで表わされ、dV/dtが大なるほど大きくな
る。従って、同時に電圧V1及びV2が印加されるモータコ
イル41及び42による漏れ電流としては漏れ電流i1及びi2
が重複した第11図(h)で示す如きi1+i2となり、極め
て大なるものとなる。
In the variable reluctance motor (invention SUMMARY is), the motor coil 4 1
Or between 4 4 and the frame ground, for example, as shown in FIG. 9, there is very small capacitance C between the motor coil 4 1 and 4 2 and the frame ground 7, the motor coil 4 1 as well as
4 voltages V 1 and V 2 are applied to the 2 transistors 5 1, 6 1 and 5
When a high-speed switching operation is performed so as to be turned on and off at 2 , 62, a large voltage change rate (dv / dt) occurs,
As a result, as shown in FIGS. 11 (f) and (g), displacement currents, that is, leakage currents i 1 and i 2 flow. This leakage current i 1 and i
2 is represented by C · dv / dt, and increases as dV / dt increases. Therefore, the leakage current i 1 and i 2 as a leakage current due to the motor coil 4 1 and 4 2 voltages V 1 and V 2 are simultaneously applied
Becomes i 1 + i 2 as shown in FIG. 11 (h), which is an extremely large value.

近年、半導体スイッチング素子のスイッチング速度は
増々高速化されて超音波の領域に達するものもあり、こ
れにより、騒音を小さくできる点においては有効である
が、半面、スイッチング速度が高速になることから漏れ
電流i1及びi2が大きくなり、即ち、漏れ電流i1+i2が極
めて大になって、安全性に問題があり、時には、漏電ブ
レーカが動作することもある。
In recent years, the switching speed of semiconductor switching elements has been increasingly increased, and some of them have reached the ultrasonic range. This is effective in that noise can be reduced. The currents i 1 and i 2 become large, that is, the leakage current i 1 + i 2 becomes extremely large, which poses a safety problem, and sometimes the earth leakage breaker operates.

このような問題を解決するためには、可変リラクタン
スモータを二重絶縁構造とすることも考えれるが、これ
では高価になるという新たな問題が生じ、時に、0.1mm
のエアギャップを確保する必要のある可変リラクタンス
モータにおいては、二重絶縁構造とすることは困難であ
る。
In order to solve such a problem, it is conceivable that the variable reluctance motor has a double insulation structure, but this causes a new problem that it becomes expensive, and sometimes a 0.1 mm
In the variable reluctance motor which needs to secure the above air gap, it is difficult to form a double insulation structure.

本発明は上記事情に鑑みてなされたもので、その目的
は、2個同時励磁の期間を有するように励磁される複数
個の誘導性負荷がPWM制御される場合であっても、漏れ
電流を極力小さくすることができる誘導性負荷の駆動装
置を提供することにある。
The present invention has been made in view of the above circumstances, and an object of the present invention is to reduce leakage current even when a plurality of inductive loads excited to have a period of two simultaneous excitations are PWM-controlled. An object of the present invention is to provide an inductive load driving device that can be reduced as much as possible.

[発明の構成] (課題を解決するための手段) 本発明は、2個同時励磁の期間を有するように励磁さ
れる複数個の誘導性負荷をPWM制御するようにした誘導
性負荷の駆動装置において、同時励磁される期間におけ
る2個の誘導性負荷のPWM制御による導通期間を一方の
終了時点が他方の開始時点と一致するように時間差制御
する制御手段を設けるようにしたことを特徴を有する。
[Constitution of the Invention] (Means for Solving the Problems) The present invention provides a drive device for an inductive load in which a plurality of inductive loads that are excited so as to have two simultaneous excitation periods are PWM-controlled. , Characterized in that control means is provided for performing a time difference control such that one end time coincides with the other start time of the conduction period by PWM control of the two inductive loads during the period of simultaneous excitation. .

(作用) 本発明の誘導性負荷の駆動装置によれば、同時励磁さ
れる期間における2個の誘導性負荷の通電期間が重複す
ることはなく、従って、漏れ電流が重畳されることがな
くなって、その漏れ電流を極力小さくなし得るのであ
る。
(Operation) According to the inductive load driving device of the present invention, the energization periods of the two inductive loads during the period of simultaneous excitation do not overlap, and therefore, leakage current does not overlap. The leakage current can be made as small as possible.

(実施例) 以下、本発明の第1の実施例につき第1図乃至第4図
を参照しながら説明する。
(Embodiment) Hereinafter, a first embodiment of the present invention will be described with reference to FIGS.

先ず、全体の構成につき第1図に従って述べる。 First, the overall configuration will be described with reference to FIG.

交流電源10は直流電源回路11の入力端子に接続されて
いる。この直流電源回路11は交流電源電圧を整流し必要
に応じ昇圧して直流電圧として出力端子に接続された電
源ライン12,13に出力するようになっており、その電源
ライン12,13間には平滑用コンデンサ14が接続されてい
る。
AC power supply 10 is connected to an input terminal of DC power supply circuit 11. The DC power supply circuit 11 rectifies the AC power supply voltage, boosts it as necessary, and outputs it as a DC voltage to the power supply lines 12 and 13 connected to the output terminals. The smoothing capacitor 14 is connected.

モータ例えば可変リラクタンスモータ15は、ステータ
に複数個の誘導性負荷たる4相のモータコイル161乃至1
64を備え、ロータの回転に応じて第1乃至第4相のモー
タコイル161乃至164を励磁することにより、そのロータ
にトルクを生じさせる周知の構成ものである。そして、
これらのモータコイル161乃至164において、その各一方
の端子は電流検出抵抗171乃至174及び半導体スイッチン
グ素子たるNPN形のトランジスタ181乃至184を夫々直列
に介して電源ライン12に接続され、各他方の端子は半導
体スイッチング素子たるNPN形のトランジスタ191乃至19
4を夫々介して電源ライン13に接続されている。これら
のトランジスタ181,191乃至184,194は夫々対応するモー
タコイル161乃至164の励磁電流をスイッチングするため
のもので、夫々のベースは駆動回路20の各出力端子に接
続されて後述する如き通電信号(ゲート信号)G1乃至G4
が与えられるようになっている。尚、ダイオード211,22
1乃至214,214はトランジスタ181,191乃至184,194のオフ
時に遅れ電流(回生電流)を流す回路を確保するための
ものである。
The motor, for example, the variable reluctance motor 15 includes a plurality of four-phase motor coils 16 1 to 1 serving as inductive loads on the stator.
It includes a 6 4, by energizing the first through the motor coil 16 1 to 16 4 of the fourth phase according to the rotation of the rotor, those structure known to cause a torque on the rotor. And
In each of these motor coils 16 1 to 16 4 , one terminal thereof is connected to the power supply line 12 through a current detection resistor 17 1 to 17 4 and an NPN transistor 18 1 to 18 4 as a semiconductor switching element in series. is, the transistors 19 1 to 19 for each other terminal semiconductor switching element serving as an NPN
4 are connected to the power supply line 13 via each. These transistors 18 1 , 19 1 to 18 4 , 19 4 are for switching the excitation current of the corresponding motor coils 16 1 to 16 4 , and their bases are connected to the respective output terminals of the drive circuit 20. Energization signals (gate signals) G 1 to G 4
Is given. Diodes 21 1 and 22
1 to 21 4, 21 4 are used to secure the circuit for supplying a current (regenerative current) delay when transistors 18 1, 19 1 to 18 4, 19 4 off.

可変リラクタンスモータ15にはともに光学式の第1及
び第2のロータリエンコーダ23及び24が設けられてい
る。第1のロータリエンコーダ23はロータの回転位置を
検出する回転位置検出手段に相当し、ロータの磁極に対
応して電気角で90度の位相差を有するA,B2相の磁極信号
SPを出力する。又、第2のロータリエンコーダ24はロー
タの回転速度を検出するためのもので、その回転速度に
応じたパルス列信号SRを出力する。第2のロータリエン
コーダ24の出力端子はF/V変換回路25の入力端子に接続
されていて、そのパルス列信号SRが電圧信号SVに変換さ
れるようになっている。更に、このF/V変換回路25の出
力端子は、正(+)側入力端子に例えば外部NC機からの
速度指令信号Vが与えられた減算器26の負(−)側入
力端子に接続されている。これにより、速度フィードバ
ック系が構成され、減算器26からは指令速度と実速度と
の偏差に応じた速度偏差信号ΔVが出力される。この減
算器26の出力端子はPID(比例・積分・微分)補償回路2
7の入力端子に接続されていて、その速度偏差信号ΔV
は応答性,安定性の改善が図られて電流指令信号I
して出力される。そして、そのPID補償回路27の出力端
子は各相用の減算器281乃至284の各正側入力端子に接続
されている。
The variable reluctance motor 15 is provided with first and second optical rotary encoders 23 and 24. The first rotary encoder 23 corresponds to a rotational position detecting means for detecting the rotational position of the rotor, and the A and B two-phase magnetic pole signals having a phase difference of 90 degrees in electrical angle corresponding to the magnetic pole of the rotor.
And outputs the S P. The second rotary encoder 24 for detecting the rotational speed of the rotor and outputs a pulse train signal S R corresponding to the rotational speed. The output terminal of the second rotary encoder 24 is connected to the input terminal of the F / V conversion circuit 25, so as the pulse train signal S R is converted into a voltage signal S V. Further, the output terminal of the F / V conversion circuit 25 is connected to the negative (-) side input terminal of the subtracter 26 to which the speed command signal V * from the external NC machine is applied to the positive (+) side input terminal. Have been. As a result, a speed feedback system is formed, and the subtracter 26 outputs a speed deviation signal ΔV corresponding to the deviation between the command speed and the actual speed. The output terminal of the subtracter 26 is a PID (proportional / integral / differential) compensation circuit 2
7, the speed deviation signal ΔV
Is output as a current command signal I * with improved responsiveness and stability. Then, the output terminal of the PID compensator 27 is connected to the positive input terminal of the subtractor 28 1 to 28 4 for each phase.

一方、各相のモータコイル161乃至164に直列に接続さ
れた電流検出抵抗171乃至174用の検出端子はアイソレー
ション回路29を介して減算器281乃至284の負側入力端子
に接続されており、これによって、減算器281乃至284
は実電流検出信号SI1乃至SI4と電流指令信号Iとが比
較される。これらの減算器281乃至284は実電流と指令電
流との電流偏差信号ΔI1乃至ΔI4を出力するもので、夫
々の出力端子はPI(比例・積分)補償回路301乃至304
介してPWM(パルス幅変調)回路311乃至314の各入力端
子I aに接続されている。
On the other hand, the negative side input terminal of each phase of the motor coil 16 1 to 16 4 to the detection terminal of the current detecting resistor 17 1 to 17 4 connected in series isolation circuit 29 via a subtracter 28 1 to 28 4 It is connected to, thereby, the current command signal I * subtractor 28 in 1 to 28 4 actual current detection signal SI 1 to SI 4 are compared. These subtractors 28 1 to 28 4 outputs a current deviation signal [Delta] I 1 [Delta] I 4 between the actual current and the command current, the output terminal of each is PI (proportional-integral) compensation circuit 30 1 to 30 4 through it and is connected to the input terminals I a PWM (pulse width modulation) circuit 31 1 to 31 4.

さて、PWM回路311乃至314は第1及び第2の基本波発
生回路32及び33とともに制御手段34を構成するものであ
る。第1の基本波発生回路32は例えば鋸歯状波の第1の
基本波VS(第3図(a)及び第4図(a)参照)を出力
するもので、その出力端子は第2の基本波発生回路33の
入力端及び第1相並びに第3相用のPWM回路311並びに31
3の各入力端子I bに接続されている。又、第2の基本波
発生回路33は第1の基本波VSを反転させて第2の基本波
VR(第3図(b)及び第4図(b)参照)を出力するも
ので、その出力端子は第2相並びに第4相用のPWM回路3
12並びに314の各入力端子1 bに接続されている。この場
合、PWM回路311乃至314は、周知のように、電流偏差信
号ΔI1乃至ΔI4に応じ、それが大であればあるほどパル
ス幅が広くなるPWM信号P1乃至P4を出力するもので、そ
の出力端子は励磁期間制御回路35を介して駆動回路20の
各入力端子に接続されている。この励磁期間制御回路35
の入力端子には励磁期間決定回路36の出力端子が接続さ
れており、該励磁期間決定回路36の入力端子には第1の
ロータリエンコーダ23の出力端子が接続されている。こ
こで、励磁期間決定回路36は、第1のロータリエンコー
ダ23からの磁極信号SPから第2図(a)乃至(d)で示
す如き励磁期間信号SE1乃至SE4を出力するもので、これ
らの励磁期間信号SE1乃至SE4は互いに90度の位相差を有
し且つ180度の励磁方式のものである。そして、この励
磁期間決定回路36からの励磁期間信号SE1乃至SE4が励磁
期間制御回路35に与えられると、その励磁期間制御回路
35は各励磁期間信号SE1乃至SE4が存在する期間(ハイレ
ベルの期間)だけ対応するPWM信号P1乃至P4を通過させ
て駆動回路20に与え、これに応じて駆動回路20は通電信
号(ゲート信号)G1乃至G4を出力する。第1相乃至第4
相のモータコイル161乃至164には、通電信号G1乃至G4
よりトランジスタ181,191乃至184,194がオンされること
によりパルス変調された励磁電流が流れるようになる。
Now, PWM circuits 31 1 to 31 4 are those constituting the control means 34 together with the first and second fundamental wave generating circuit 32 and 33. The first fundamental wave generating circuit 32 outputs, for example, a first fundamental wave V S (see FIGS. 3 (a) and 4 (a)) as a sawtooth wave, and its output terminal is a second fundamental wave V S. PWM circuit 31 for input and a first phase and the third phase of the fundamental wave generating circuit 33 1 and 31
3 is connected to each input terminal Ib. The second fundamental wave generating circuit 33 and the second fundamental wave by inverting the first fundamental wave V S
It outputs V R (see FIGS. 3 (b) and 4 (b)), and its output terminal is a PWM circuit 3 for the second and fourth phases.
It is connected to one 2 and 31 4 each of the input terminals 1 b of. In this case, PWM circuits 31 1 to 31 4, as well known, according to the current deviation signal [Delta] I 1 to [Delta] I 4, it outputs a PWM signal P 1 to P 4 pulse width becomes wider as there if large The output terminal is connected to each input terminal of the drive circuit 20 via the excitation period control circuit 35. This excitation period control circuit 35
The output terminal of the excitation period determination circuit 36 is connected to the input terminal of the first stage, and the output terminal of the first rotary encoder 23 is connected to the input terminal of the excitation period determination circuit 36. Here, the excitation period determining circuit 36 outputs a first second view from the pole signal S P output from the rotary encoder 23 (a) to the excitation period signal SE 1 to SE 4 as shown in (d), these excitation period signal SE 1 to SE 4 is of a and 180-degree excitation method has a phase difference of 90 degrees from each other. When the excitation period signal SE 1 to SE 4 from the excitation period determining circuit 36 is supplied to the exciting period control circuit 35, the exciting period control circuit
The reference numeral 35 designates a period in which each of the excitation period signals SE 1 to SE 4 is present (high-level period), and passes the corresponding PWM signal P 1 to P 4 to the drive circuit 20 to supply the drive signal to the drive circuit 20. and outputs a signal (gate signal) G 1 to G 4. Phase 1 to 4
The motor coil 16 1 to 16 4 of the phases, to flow pulse-modulated excitation current by transistors 18 1, 19 1 to 18 4, 19 4 is turned on by energizing signal G 1 to G 4.

次に本実施例の作用につき第2図乃至第4図をも参照
しながら説明する。
Next, the operation of this embodiment will be described with reference to FIGS.

今、可変リラクタンスモータ15が回転しているとする
と、励磁期間決定回路36は、第1のロータリエンコーダ
23から出力されるA,B2相の磁極信号SPに対応する第2図
(a)及び(b)に示す如き第1相及び第2相の励磁期
間信号SE1及びSE2を出力するとともに、これらの励磁期
間信号SE1及びSE2を反転させた第2図(c)及び(d)
に示す如き第3相及び第4相の励磁期間信号SE3及びSE4
を出力する。又、第1相及び第3相用のPWM回路311及び
313は、第1の基本波形発生回路32からの第3図(a)
及び第4図(a)に示す如き第1の基本波VSと減算器28
1及び283からPI補償回路301及び303を介して与えられる
電流偏差信号ΔI1及びΔI3に応じたレベル信号とを比較
してそのレベル信号の大きさに基づくパルス幅のPWM信
号P1及びP3を出力し、第2相及び第4相用のPWM回路312
及び314は、第2の基本波発生回路33からの第3図
(b)及び第4図(b)に示す如き第2の基本波VRと減
算器282及び284からPI補償回路302及び304を介して与え
られる電流偏差信号ΔI2及びΔI4に応じたレベル信号と
を比較してそのレベル信号の大きさに基づくパルス幅の
PWM信号P2及びP4を出力する。更に、励磁期間制御回路3
5は、第1相の励磁期間信号SE1が与えられている間はPW
M信号P1を出力し、第2相の励磁期間信号SE2が与えられ
ている間はPWM信号P2を出力し、第3相の励磁期間信号S
E3が与えられている間はPWM信号P3を出力し、第4相の
励磁期間信号SE4が与えられている間はPWM信号P4を出力
する。そして、この励磁期間制御回路35から出力された
PWM信号P1乃至P4は駆動回路20から通電信号G1乃至G4
して出力されてトランジスタ181,191乃至184,194のベー
スに与えられ、以て、第1相乃至第4相のモータコイル
161乃至164のPWM制御が行なわれる。
Assuming now that the variable reluctance motor 15 is rotating, the excitation period determining circuit 36
The second view corresponding to the magnetic pole signal S P output A, B2 phase output from the 23 (a) and together with the first phase and outputs the excitation period signal SE 1 and SE 2 of the second phase as shown in (b) these exciting period signal SE 1 and SE 2 Figure 2 obtained by inverting the (c) and (d)
The third and fourth phase excitation period signals SE 3 and SE 4 as shown in FIG.
Is output. Further, PWM circuits 31 1 and for the first and third phases
31 3, Figure 3 from the first basic waveform generating circuit 32 (a)
And a first fundamental wave V S as shown in FIG.
PWM signal P of the pulse width based on magnitude of the level signal by comparing the level signal corresponding to 1 and 28 3 to PI compensating circuit 30 1 and 30 3 current deviation supplied via a signal [Delta] I 1 and [Delta] I 3 1 and P 3 are output, and PWM circuits 31 2 for the second and fourth phases are output.
And 31 4, FIG. 3 (b) and FIG. 4 (b) to as shown second fundamental wave V R and PI compensating circuit from the subtractor 28 2 and 28 4 from the second fundamental wave generating circuit 33 compares the level signal corresponding to 30 2 and the current deviation signal applied through 30 4 [Delta] I 2 and [Delta] I 4 of the pulse width based on magnitude of the level signal
And outputs a PWM signal P 2 and P 4. Furthermore, the excitation period control circuit 3
5 is PW while the first phase excitation period signal SE 1 is given.
Outputs M signals P 1, while the exciting period signal SE 2 of the second phase is given by outputting the PWM signal P 2, the excitation period signal S of the third phase
While the E 3 is given by outputting the PWM signal P 3, while the excitation period signal SE 4 of the fourth phase is given to output a PWM signal P 4. The output from the excitation period control circuit 35
PWM signal P 1 to P 4 is applied to the base of the output transistor 18 1, 19 1 to 18 4, 19 4 as energizing signals G 1 to G 4 from the drive circuit 20, than Te, the first phase to fourth Phase motor coil
The PWM control of 16 1 to 16 4 is performed.

さて、第3図及び第4図に従って第1相及び第2相の
モータコイル161及び162の2相励磁の期間について述べ
る。第1相用のPWM回路311は、第3図(a)及び第4図
(a)で示すように、第1の基本波VSと電流偏差信号Δ
I1に応じたレベル信号VL1とを比較して、第3図(c)
及び第4図(c)で示すように、PWM信号P1を出力し、
これが励磁期間制御回路35及び駆動回路20を経て通電信
号G1として出力される。又、第2相用のPWM回路312は、
第3図(b)及び第4図(b)で示すように、第2の基
本波VRと電流偏差信号ΔI2に応じたレベル信号VL2とを
比較して、第3図(d)及び第4図(d)で示すよう
に、PWM信号P2を出力し、これが励磁期間制御回路35及
び駆動回路20を経て通電信号G2として出力される。従っ
て、トランジスタ181,191及び182,192が夫々オンして第
1相及び第2相のモータコイル161及び162には第3図
(e)及び(f)並びに第4図(e)及び(f)で示す
ように電圧V1及びV2が印加されるが、前述したように、
通電信号G1及びG2は第1の基本波VS及びこれを反転させ
た2つの基本波VRより形成されることから、両者は不一
致状態となるように時間差を有するようになる。ここ
で、第3図はPWM信号P1及びP2のデューティ比が1対1
の場合を示し、第4図は同デューティ比が1対1以外の
場合を示す。
Now, we describe Figure 3 and first and second phase of the motor period of two-phase excitation coils 16 1 and 16 2 in accordance with Figure 4. PWM circuit 31 1 for the first phase, as shown in FIG. 3 (a) and 4 (a), the first fundamental wave V S and the current deviation signal Δ
Compares the level signal VL 1 corresponding to I 1, FIG. 3 (c)
And output a PWM signal P 1 as shown in FIG.
This is output as a current signal G 1 through the exciting period control circuit 35 and the driving circuit 20. Further, PWM circuit 31 2 for the second phase,
As shown in FIG. 3 (b) and FIG. 4 (b), by comparing the level signal VL 2 corresponding to the second fundamental wave V R and a current deviation signal [Delta] I 2, FIG. 3 (d) and as shown in FIG. 4 (d), and outputs a PWM signal P 2, which is output as a current signal G 2 through the exciting period control circuit 35 and the driving circuit 20. Accordingly, the transistors 18 1 , 19 1 and 18 2 , 19 2 are turned on, respectively, and the first and second phase motor coils 16 1 and 16 2 are provided in FIGS. 3 (e) and (f) and FIG. Although the voltage V 1 and V 2 are applied as shown in (e) and (f), as described above,
Energizing signals G 1 and G 2 from being formed from two of the fundamental wave V R obtained by the first fundamental wave V S and inverting it, it will have a time difference so that the mismatch condition. Here, FIG. 3 shows that the duty ratio of the PWM signals P 1 and P 2 is 1: 1.
FIG. 4 shows a case where the duty ratio is other than 1: 1.

第3図の場合には、第1相及び第2相のモータコイル
161及び162の印加電圧V1及びV2のロウレベルからハイレ
ベルの立上り及びハイレベルからロウレベルへの立下
り、即ち、通電開始時点と通電終了時点とが完全に一致
するので、第1相のモータコイル161による漏れ電流i1
は第3図(g)で示すように、且つ、第2相のモータコ
イル162による漏れ電流i2は第3図(h)で示すように
なる。従って、両漏れ電流i1及びi2は、合成されること
により略相殺されて、第3図(i)で示すように略零と
なる。
In the case of FIG. 3, the first and second phase motor coils
Since the applied voltages V 1 and V 2 of 16 1 and 16 2 rise from the low level to the high level and fall from the high level to the low level, that is, the energization start time and the energization end time completely match, the first phase leakage current i 1 by the motor coil 16 1
, As shown in FIG. 3 (g), and the leakage current i 2 of the second phase of the motor coil 16 2 is as shown in FIG. 3 (h). Therefore, the two leakage currents i 1 and i 2 are substantially canceled out by being combined, and become substantially zero as shown in FIG. 3 (i).

第4図の場合には、第1相のモータコイル161の印加
電圧V1の立下りと第2相のモータコイル162の印加電圧V
2の立上りとが一致することから、第1相のモータコイ
ル161による漏れ電流i1は第4図(g)で示すようにな
り、且つ、第2相のモータコイル162による漏れ電流i2
は第4図(h)で示すようになる。従って、第4図
(i)で示すように、印加電圧V1及びV2の内の立下り及
び立上りの一致しない部分においては、漏れ電流i1若し
くはi2がそのまま生ずるが、印加電圧V1及びV2の内の立
下り及び立上りの一致する部分においては、漏れ電流i1
及びi2は相殺されて略零となる。
In the case of FIG. 4, the first phase of the falling and the motor coil 16 2 of the applied voltage V of the second phase of the applied voltage V 1 of the motor coil 16 1
Since the second rise is matched, leakage current i 1 by the motor coil 16 1 of the first phase is as shown in FIG. 4 (g), and the leakage current i of the motor coil 16 2 of the second phase Two
Is as shown in FIG. 4 (h). Accordingly, as shown in FIG. 4 (i), in the fall and unmatched portion of the rise of the applied voltage V 1 and V 2, although the leakage current i 1 or i 2 is produced as it is, it applied voltages V 1 and in the fall and matching parts of the rise of the V 2, the leakage current i 1
And i 2 are canceled out to be substantially zero.

以上は、2相励磁となるモータコイル161,162につい
て述べたものであるが、他の相についてのも前述と同様
である。即ち、第1相のモータコイル161と2相励磁と
なる第4相のモータコイル164に対する通電信号G4は、
第2の基本波VRに基づいて形成されるので、通電信号G1
と通電信号G4とは不一致状態となるように時間差を有す
るものとなる。又、第1の基本波VSに基づいて通電信号
G3が得られる第3相のモータコイル163と2相励磁とな
る第2相及び第4相のモータコイル162及び164に対する
通電信号G2及びG4は、第2の基本波VRに基づいて形成さ
れるので、通電信号G3と通電信号G2及びG4とは不一致状
態となるように時間差を有するものとなる。
Above, although those described for the motor coil 16 1, 16 2 as a 2-phase excitation, it is also similar to the above for the other phases. That is, the energization signal G 4 for the fourth phase of the motor coil 16 4 comprising the motor coil 16 1 of the first phase and 2-phase excitation,
Because it is formed on the basis of the second fundamental wave V R, energizing signals G 1
It comes to have a time difference so that the mismatch condition is a current signal G 4 and. Further, the energization signal based on the first fundamental wave V S
G 3 energization signals G 2 and G 4 are for the second phase and the fourth phase of the motor coil 16 2 and 16 4 to the motor coil 16 3 of the third phase obtained with two-phase excitation, the second fundamental wave V because they are formed on the basis of the R, it comes to have a time difference so that the mismatch condition is a current signal G 3 and energization signals G 2 and G 4.

このように、本実施例においては、第1相及び第3相
のモータコイル161及び163に対する通電信号G1及びG3
第1の基本波VSに基づいて形成し、これらと2相励磁と
なる第2相及び第4相のモータコイル162及び164に対す
る通電信号G2及びG4を基本波VSを反転させた第2の基本
波VRに基づいて形成するようにした。従って、2相励磁
となる各相のモータコイルの通電期間が重複することは
なく、これにより、従来に比し漏れ電流を極力小にする
ことができ、従来とは異なり、安全性を充分に確保する
こととができて、漏電ブレーカが動作することもなく、
しかも、可変リラクタンスモータ15を二重絶縁構造とす
る必要もないので、安価に製作することができる。
Thus, in this embodiment, formed on the basis of the energization signals G 1 and G 3 for the motor coil 16 1 and 16 3 of the first phase and the third phase to the first fundamental wave V S, these and 2 so as to form the basis of the energization signals G 2 and G 4 for the second phase and the fourth phase motor coil 16 2 and 16 4 to the phase excitation to the second fundamental wave V R obtained by inverting the fundamental wave V S did. Therefore, the energization periods of the motor coils of each phase that are two-phase excitation do not overlap, and as a result, the leakage current can be made as small as possible, and unlike the conventional case, the safety is sufficiently improved. Can be secured and the earth leakage breaker does not operate,
In addition, the variable reluctance motor 15 does not need to have a double insulation structure, and can be manufactured at low cost.

第5図乃至第7図は本発明の第2の実施例であり、以
下前記第1の実施例と異なる部分についてのみ説明する
に、この第2の実施例は、第1の実施例ではPWM信号形
成信号をハード的に構成したのに対し、制御手段たるマ
イクロコンピュータ37を用いてソフト的に構成したもの
である。
FIGS. 5 to 7 show a second embodiment of the present invention. Only the parts different from the first embodiment will be described below. While the signal forming signal is configured as hardware, the signal forming signal is configured as software using a microcomputer 37 as control means.

即ち、演算部38には、速度指令信号V及び実電流検
出信号SI1乃至SI4がA/D変換回路39及び40を介して与え
られるとともに、パルス列信号SRが与えられ、更に、シ
ステムクロック発生回路41からのシステムクロック信号
SCKが与えられるようになっている。又、演算部38とタ
イミングカウンタ42との間においては信号の授受が行な
われるようになっており、そのタイミングカウンタ42に
はシステムクロック発生回路41からのシステムクロック
SCKが与えられるようになっている。ここで、タイミン
グカウンタ42は、例えばリングカウンタからなるもの
で、スタート信号が与えられると、第6図(a)で示す
システムクロック信号SCKをカウントしそのカウント値
がn/2(但し、「n」は基本波VSの1周期に相当する
値)となる毎にハイレベル(H)及びロウレベル(L)
を交換に繰返す第6図(b)に示す如きタイミングパル
スTPを出力するようになっている。そして、演算部38は
後述するように動作して信号をPWM信号発生部43に与え
るようになっており、このPWM信号発生部43にはシステ
ムクロック発生回路41からのシステムクロック信号SCK
も与えられるようになっている。この場合、PWM信号発
生部43は第1相乃至第4相用カウンタ441乃至444を有し
ており、これらは、例えばダウンカウンタからなるもの
で、データがプリセットされるとダウンカウントを開始
してそのダウンカウント中はハイレベルの信号を出力す
るようになっている。
That is, the arithmetic unit 38 with the speed command signal V * and the actual current detection signal SI 1 to SI 4 is given through the A / D converter circuit 39 and 40, the pulse train signal S R is given, furthermore, the system System clock signal from clock generation circuit 41
S CK is provided. Signals are transmitted and received between the arithmetic section 38 and the timing counter 42. The timing counter 42 receives a system clock from the system clock generation circuit 41.
S CK is provided. Here, the timing counter 42 is formed of, for example, a ring counter. When a start signal is given, the timing counter 42 counts the system clock signal SCK shown in FIG. n "is the fundamental wave V value corresponding to one period of S) and comprising each a high level (H) and low level (L)
And outputs a timing pulse T P as shown in FIG. 6 are repeated to replace the (b). The operation unit 38 operates as described later to supply a signal to the PWM signal generation unit 43, and the PWM signal generation unit 43 receives the system clock signal SCK from the system clock generation circuit 41.
Is also given. In this case, PWM signal generating unit 43 has a first phase to fourth-phase counter 44 1 to 44 4, these are for example made of down counter starts counting down when data is preset During the down-counting, a high-level signal is output.

而して、この第2の実施例の作用につき第6図のタイ
ムチャート及び第7図のフローチャートをも参照して説
明する。今、マイクロコンピュータフ37が動作を開始
(スタート)されると、演算部38は先ず通常の初期化動
作を行なう「初期化」の処理ステップS1を経て「タイミ
ングカウンタスタート」の出力ステップS2となる。演算
部38は、この出力ステップS2においてはタイミングカウ
ンタ42にスタート信号を与えるようになり、従って、タ
イミングカウンタ42は第6図(a)で示す如きシステム
クロック信号SCKをカウントして第6図(b)で示す如
きタイミングパルスTPを出力する。次に、演算部38は、
「パルス列読込み」の入力ステップS3となり、ここで、
パルス列信号SRを読込んでRAMに記憶させ、「実速度演
算」の処理ステップS4となる。演算部38は、この処理ス
テップS4では例えばパルス列信号SRの周期から実速度を
演算してRAMに記憶させ、更に、「速度指令読み」の入
力ステップS5に移行して速度指令信号Vを読込んでRA
Mに記憶させ、次いで、「速度偏差演算」を処理ステッ
プS6に移行する。演算部38は、この処理ステップS6にお
いては指令速度と実速度とから電流偏差信号Iを演算
してRAMに記憶させ、次の「実電流読込み」の入力ステ
ップS7に移行して実電流検出信号SI1乃至SI4を読込んで
RAMに記憶させた後、「電流偏差演算(パルス幅デー
タ)」の処理ステップS8に移行する。演算部38は、この
処理ステップS8においては電流偏差信号ΔI1乃至ΔI4
演算してこれに基づき各相のパルス幅データ「m」(但
し、n≧m≧0)を決定しRAMに記憶させる。その後、
演算部38は、「L→Hか?」の判断ステップS9となり、
ここではタイミングカウンタ42のタイミングパルスTP
ロウレベル(L)からハイレベル(H)に立上ったか否
かを判断し、例えば「NO」と判断した時には「H→Lか
?」の判断ステップS10に移行する。そして、演算部38
は、この判断ステップS10では第1相用カウンタ441の出
力信号(PWM信号P1)がハイレベル(H)からロウレベ
ル(L)に立下ったか否かを判断し、例えば「NO」と判
断した時には判断ステップS9に戻るようになる。ここ
で、タイミングカウンタ42のタイミングパルスTPがロウ
レベル(L)からハイレベル(H)に立上った時には、
演算部38は、「L→Hか?」の判断ステップS9で「YE
S」と判断して「第1相及び第3相用カウンタにパルス
幅データプリセット」の出力ステップS11となり、第1
相及び第3相用カウンタ441及び443に第1相及び第3相
のパルス幅データ「m」をプリセットする。これによ
り、第6図(c)で示すように、第1相用カウンタ441
は数値データ「m」がプリセットされてダウンカウント
するとともにこのダウンカウント中はハイレベル(H)
のPWM信号P1を出力する。第3相用カウンタ443も同様で
あり、そのダウンカウント中はハイレベル(H)のPWM
信号P3を出力する。その後、第1相及び第3相用カウン
タ441及び443がダウンカウントを終了すると、そのPWM
信号P1及びP3の出力が停止される。尚、演算部38は処理
ステップS11を経ると「パルス列読込み」の入力ステッ
プS3に戻るようになる。又、第1相用カウンタ441の出
力信号たるPWM信号P1がハイレベル(H)からロウレベ
ル「L」に立下った時には、演算部38は、「H→Lか
?」の判断ステップS10で「YES」と判断して「第2相及
び第4相用カウンタにパルス幅データプリセット」の出
力ステップS12となり、ここでは第2相及び第4相用カ
ウンタ442及び444に第2相及び第4相のパルス幅データ
「m」をプリセットする。これにより、第6図(d)で
示すように、第2相用カウンタ442は数値データ「m」
がプリセットされてダウンカウントするとともにこのダ
ウンカウント中はハイレベル(H)のPWM信号P2を出力
する。第4相用カウンタ444も同様であり、そのダウン
カウント中はハイレベル(H)のPWM信号P4を出力す
る。その後、第2相及び第4相用カウンタ442及び444
ダウンカウントを終了すると、そのPWM信号P2及びP4
出力が停止される。尚、演算部38は処理ステップS12
経ると「パルス列読込み」の入力ステップS13に戻るよ
うになる。
The operation of the second embodiment will be described with reference to the time chart of FIG. 6 and the flowchart of FIG. Now, when the microcomputer off 37 starts the operation (start), the arithmetic unit 38 first performs a normal initialization operation after the processing step S 1 of the "initialization" of the "timing counter start" output step S 2 Becomes Calculation unit 38, in this output step S 2 will provide a start signal to the timing counter 42, therefore, the timing counter 42 counts the system clock signal S CK as shown in FIG. 6 (a) 6 outputs a timing pulse T P as shown in FIG. (b). Next, the arithmetic unit 38
Next input step S 3 of the "pulse train read", here,
Nde read pulse train signal S R is stored in the RAM, the processing steps S 4 of "actual speed calculation". Calculation unit 38, is stored in the RAM and calculates the actual speed from the period of the processing steps S 4 In example pulse train signal S R, further, "the speed command reading" migrated speed command signal V in input step S 5 of Read * and RA
Is stored in the M, then proceeds to "rate deviation calculation" for the process step S 6. Calculating section 38, the process in step S 6 is stored in the RAM and calculates the current deviation signal I * from the command speed and the actual speed, the process proceeds to input step S 7 of the next "actual current reading" real Read the current detection signals SI 1 to SI 4
After storing in the RAM, and the process proceeds to step S 8 of the "current deviation calculation (pulse width data)". Calculating section 38, the process based on this by calculating the current deviation signal [Delta] I 1 to [Delta] I 4 in step S 8 each phase of the pulse width data "m" (where, n ≧ m ≧ 0) to the determined RAM and Remember. afterwards,
Calculation unit 38, the determination step S 9 next to "or L → H?",
Decision step of "Is H → L?" When timing pulse T P of the timing counter 42, it is judged whether the up standing from the low (L) to the high level (H), is determined, for example, "NO" here moves to S 10. Then, the operation unit 38
Determines whether the determination step S 10 in the first phase counter 44 first output signal (PWM signal P 1) fell standing from the high level (H) to the low level (L), for example, "NO" so that the flow returns to the determination step S 9 when the decision was. Here, when the timing pulse T P of the timing counter 42 is up standing from the low (L) to the high level (H) is,
The arithmetic unit 38, in the judgment step S 9 of "or L → H?""YE
Next output step S 11 of determining that S "," first-phase and third-phase counter to the pulse width data preset ", the first
A phase and preset pulse width data of the first and third phases, "m" in the third phase counter 44 1 and 44 3. Thus, as shown in FIG. 6 (c), the first phase counter 44 1
Indicates that the numerical data "m" is preset and counts down, and during this down count, the high level (H) is set.
And outputs the PWM signal P 1. The third phase counter 44 3 is also similar, PWM of the down-count during the high level (H)
And outputs a signal P 3. Thereafter, when the first phase and third-phase counter 44 1 and 44 3 finishes counting down, the PWM
The output of the signal P 1 and P 3 is stopped. The arithmetic unit 38 is as if through the processing steps S 11 returns to input step S 3 of the "pulse train loading". Further, when the output signal serving as PWM signal P 1 of the counter 44 1 first phase fell standing from the high level (H) to the low level "L", the operating section 38, "H → L or?" Decision step S of it is determined "YES" in 10 output step S 12 next to the "second phase and the fourth phase counter to the pulse width data preset", where the first to the second phase and the fourth phase counter 44 2 and 44 4 The pulse width data “m” of the two phases and the fourth phase is preset. Thus, as shown in FIG. 6 (d), the second phase counter 44 Numerical data "m"
There During this down-counting while counting down the preset outputs a PWM signal P 2 at a high level (H). The fourth phase counter 44 4 is also similar in its down count outputs a PWM signal P 4 in the high level (H). Thereafter, the second phase and the fourth phase counter 44 2 and 44 4 has finished counting down, the output of the PWM signal P 2 and P 4 is stopped. The arithmetic unit 38 is as if through the processing steps S 12 returns to the input step S 13 of the "pulse train loading".

この第2の実施例におけるPWM信号P1乃至P4は第1図
における励磁期間制御回路35に与えられるものであり、
従って、この第2の実施例によっても第1の実施例同様
の効果を得ることができる。
PWM signal P 1 to P 4 in the second embodiment are those given to the exciting period control circuit 35 in FIG. 1,
Therefore, the same effects as those of the first embodiment can be obtained by the second embodiment.

尚、上記第2の実施例において、「H→Lか?」の判
断ステップS10を、第1相用カウンタ441のPWM信号P1
ハイレベル(H)からロウレベル(L)に立下ったか否
かを判断するステップと、第3相用カウンタ443のPWM信
号P3がハイレベル(H)からロウレベル(L)に立下っ
たか否かを判断するステップとに分けて、夫々のステッ
プで「YES」と判断した時に第2相用カウンタ442及び第
4相用カウンタ444に夫々パルス幅データをプリセット
するように構成してもよい。
In the above second embodiment, a decision step S 10 in "or H → L?", PWM signal P 1 of the first phase counter 44 1 is Tsu Tatsuka from the high level (H) to the low level (L) and determining whether Taka not, is divided into the steps of the third phase counter 44 3 of the PWM signal P 3 it is determined whether the down standing from the high level (H) to the low level (L), the step of each in may be configured to preset the respective pulse width data to the second phase counter 44 2 and the fourth-phase counter 44 4 when it is determined "YES".

第8図は本発明の第3の実施例であり、前記第1及び
第2の実施例と異なるところは、誘導性負荷としてモー
タコイル161乃至164の代りに2個のモータ45及び46を用
いたところにある。即ち、モータ45及び46は、ケース47
内に収納されていて、制御手段たる制御装置48により同
時励磁による並列運転制御されるようになっている。こ
の場合も、モータ45及び46とフレーム47との間には微小
な静電容量Cが存在するので、漏れ電流i1及びi2が流れ
る問題がある。従って、制御装置48によりモータ45及び
46のPWM制御を行なう場合に、前記第1或いは第2の実
施例同様にして、モータ45及び46の通過期間をその一方
の通電終了時点が他方の通電開始時点に一致するように
時間差制御すればよいものである。ここで、フレーム47
と制御装置48のフレーム49とをアース線50で接続すると
ともに、そのフレーム49のを電流計51を介してアースす
れば、電流計51により漏れ電流i1及びi2の計測を行なう
ことができる。
Figure 8 is a third embodiment of the present invention, the first and the differs from the second embodiment, the motor coil 16 1 to 16 4 two motors 45 and instead of 46 as an inductive load Is used. That is, the motors 45 and 46
The parallel operation is controlled by simultaneous excitation by a control device 48 as control means. Again, since there is very small capacitance C between the motor 45 and 46 and the frame 47, there is a problem that leakage currents i 1 and i 2 flows. Therefore, the motor 45 and the
When performing the PWM control of 46, similarly to the first or second embodiment, the time difference control is performed so that the passage period of the motors 45 and 46 coincides with the start time of the energization of one of them. It is good. Where frame 47
With connecting the frame 49 of the control device 48 at the ground line 50 and, if the ground via a current meter 51 and the frame 49 of, it is possible to perform the measurement of the leakage current i 1 and i 2 by the ammeter 51 .

尚、前記第2の実施例の如くマイクロコンピュータを
用いてソフト的にPWM信号を得る構成とした場合には、
例えばステッピングモータのように3個以上のモータコ
イルが同時励磁されるものであっても、これらの通電期
間が重複することがないようにPWM制御することが可能
であり、この場合も、モータコイル2個の組合せ同志を
考えれば、その通電期間はその一方の通電終了時点が他
方の通電開始時点と一致するように時間差制御されるこ
とになる。
In the case where the PWM signal is obtained by software using a microcomputer as in the second embodiment,
For example, even if three or more motor coils are excited simultaneously, such as a stepping motor, it is possible to perform PWM control so that these energization periods do not overlap. When two combinations are considered, the energization period is time-controlled so that the end time of one energization coincides with the start time of the other energization.

[発明の効果] 本発明の誘導性負荷の駆動装置は以上説明したよう
に、複数個の誘導性負荷が2個同時励磁される期間を有
してPWM制御されるもであっても、漏れ電流を極力小さ
くすることができ、従って、安全性を充分に確保するこ
とができ、漏電ブレーカが動作することもなく、又、二
重絶縁構造とする必要もなくて、安価になし得るという
優れた効果を奏するものである。
[Effect of the Invention] As described above, the inductive load driving device according to the present invention has a structure in which even if PWM control is performed with a period during which two or more inductive loads are simultaneously excited, the The current can be reduced as much as possible, so that the safety can be sufficiently ensured, and the earth leakage breaker does not operate, and there is no need to use a double insulation structure. It has the effect that it has.

【図面の簡単な説明】[Brief description of the drawings]

第1図乃至第4図は本発明の第1の実施例を示し、第1
図は全体の電気的構成図、第2図は作用説明用の励磁期
間信号波形図、第3図及び第4図は作用説明用の各部の
信号波形図であり、又、第5図乃至第7図は本発明の第
2の実施例を示し、第5図は要部の電気的構成図、第6
図は作用説明用のタイムチャート、第7図は作用説明用
のフローチャートであり、更に、第8図は本発明の第3
の実施例を示す概略構成図であり、そして、第9図,第
10図及び第11図は従来例を示す第1図,第2図及び第3
図相当図である。 図面中、11は直流電源回路、15は可変リラクタンスモー
タ、161乃至164は第1相乃至第4相のモータコイル(誘
導性負荷)、181乃至184及び191乃至194はトランジス
タ、20は駆動回路、311乃至314はPWM回路、32は第1の
基本波発生回路、33は第2の基本波発生回路、34は制御
手段、35は励磁期間制御回路、36は励磁期間決定回路、
37はマイクロコンピュータ(制御手段)、38は演算部、
43はPWM信号発生部、45及び46はモータ(誘導性負
荷)、48は制御装置(制御手段)を示す。
1 to 4 show a first embodiment of the present invention.
FIG. 2 is an overall electrical configuration diagram, FIG. 2 is an excitation period signal waveform diagram for explaining the operation, FIGS. 3 and 4 are signal waveform diagrams of respective portions for explaining the operation, and FIGS. FIG. 7 shows a second embodiment of the present invention. FIG.
FIG. 7 is a time chart for explaining the operation, FIG. 7 is a flowchart for explaining the operation, and FIG. 8 is a third embodiment of the present invention.
FIG. 9 is a schematic configuration diagram showing an embodiment of FIG.
10 and 11 show a conventional example in FIGS. 1, 2 and 3, respectively.
FIG. In the drawings, the DC power supply circuit 11, the variable reluctance motor 15, 16 1 to 16 4 motor coil of the first phase to fourth-phase (inductive load), 18 1 to 18 4 and 19 1 to 19 4 are transistors , 20 driving circuit, 31 1 to 31 4 are PWM circuit, the first fundamental wave generating circuit 32, the second fundamental wave generating circuit 33, the control means 34, 35 exciting period control circuit 36 is energized Period determination circuit,
37 is a microcomputer (control means), 38 is an arithmetic unit,
43 is a PWM signal generator, 45 and 46 are motors (inductive loads), and 48 is a control device (control means).

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】2個同時励磁の期間を有するように励磁さ
れる複数個の誘導性負荷をPWM制御するようにした誘導
性負荷の駆動装置において、同時励磁される期間におけ
る2個の誘導性負荷のPWM制御による通電期間を一方の
終了時点が他方の開始時点と一致するように時間差制御
する制御手段を設けるようにしたことを特徴とする誘導
性負荷の駆動装置。
1. An inductive load driving device in which a plurality of inductive loads excited so as to have a period of two simultaneous excitations is PWM-controlled, wherein two inductive loads during a period of simultaneous excitation are provided. A drive device for an inductive load, characterized in that control means is provided for controlling a time difference so that one end time coincides with the other start time of the energization period by the PWM control of the load.
JP1285317A 1989-10-31 1989-10-31 Inductive load drive Expired - Fee Related JP2943180B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1285317A JP2943180B2 (en) 1989-10-31 1989-10-31 Inductive load drive

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1285317A JP2943180B2 (en) 1989-10-31 1989-10-31 Inductive load drive

Publications (2)

Publication Number Publication Date
JPH03145988A JPH03145988A (en) 1991-06-21
JP2943180B2 true JP2943180B2 (en) 1999-08-30

Family

ID=17689973

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1285317A Expired - Fee Related JP2943180B2 (en) 1989-10-31 1989-10-31 Inductive load drive

Country Status (1)

Country Link
JP (1) JP2943180B2 (en)

Also Published As

Publication number Publication date
JPH03145988A (en) 1991-06-21

Similar Documents

Publication Publication Date Title
French et al. Direct torque control of permanent magnet drives
Gallegos-Lopez et al. High-grade position estimation for SRM drives using flux linkage/current correction model
EP0966093B1 (en) Brushless DC motor control method to reduced commutation noise
Inderka et al. DITC-direct instantaneous torque control of switched reluctance drives
US6448724B1 (en) Apparatus and method for commutation noise reduction
US5729102A (en) Brushless motor
US8796978B2 (en) Predictive pulse width modulation for an open delta H-bridge driven high efficiency ironless permanent magnet machine
JP3448036B2 (en) Phase distortion compensating apparatus and method for reducing torque ripple of three-phase motor
JP4404762B2 (en) Vector control method and apparatus for synchronous machine with permanent magnet control
KR20220019692A (en) Method for determining the rotor position of an electric rotating machine and an electric rotating machine for performing such method
JPH1023756A (en) Voltage inverter device and method for controlling it
JP2943180B2 (en) Inductive load drive
JPH089676A (en) Control apparatus of synchronous motor
JPH10337100A (en) Method and apparatus for controlling buried magnet type synchronous motor
JP2940024B2 (en) Motor drive
JP2659737B2 (en) Drive device for brushless motor
JP3556137B2 (en) Drive control device for brushless motor
JP3544249B2 (en) Motor control circuit
JPS60156286A (en) Control system for improving transient response of inductionmotor by exciting angle control
JPH05122983A (en) Controller for permanent magnet motor
Jeong Position-sensing by ZCP Filter for 3-Phase Sinusoidal BLDC Motor Controller
Kim et al. A new phase energization strategy for the minimization of torque ripples in hybrid step motors
JPS6227637B2 (en)
JPS583586A (en) Torque controller for thyristor motor
JPS6122787A (en) Drive circuit of brushless dc motor

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080625

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090625

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees