JP2940458B2 - Abnormal voltage protection circuit - Google Patents

Abnormal voltage protection circuit

Info

Publication number
JP2940458B2
JP2940458B2 JP8010901A JP1090196A JP2940458B2 JP 2940458 B2 JP2940458 B2 JP 2940458B2 JP 8010901 A JP8010901 A JP 8010901A JP 1090196 A JP1090196 A JP 1090196A JP 2940458 B2 JP2940458 B2 JP 2940458B2
Authority
JP
Japan
Prior art keywords
resistor
transistor
speed
input
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP8010901A
Other languages
Japanese (ja)
Other versions
JPH09205728A (en
Inventor
長次 小神
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP8010901A priority Critical patent/JP2940458B2/en
Publication of JPH09205728A publication Critical patent/JPH09205728A/en
Application granted granted Critical
Publication of JP2940458B2 publication Critical patent/JP2940458B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、電子回路における
異常電圧防護回路に関し、特にフォトカプラと高速トラ
ンジスタにより構成される異常電圧防護回路に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an abnormal voltage protection circuit in an electronic circuit, and more particularly to an abnormal voltage protection circuit including a photocoupler and a high-speed transistor.

【0002】[0002]

【従来の技術】従来より、電子機器等において、入力端
子あるいは出力端子に、雷サージ等により印加される異
常電圧から内部の電子回路を保護するためにアレスタや
シリコン防護デバイスを用いた防護回路が使用されてい
る。
2. Description of the Related Art Conventionally, in electronic equipment and the like, a protection circuit using an arrester or a silicon protection device is provided at an input terminal or an output terminal to protect an internal electronic circuit from an abnormal voltage applied by a lightning surge or the like. in use.

【0003】また、保護対象の電子回路をトランジスタ
の出力回路に限定して、異常電圧を検出した時に、その
トランジスタを強制的に0FFにして、そのトラシジス
タの過電流による破壊を防止する回路が、図3に示すよ
うに、すでに提案されている(実開昭59−3444
3)。
Further, a circuit for limiting an electronic circuit to be protected to an output circuit of a transistor and forcibly setting the transistor to 0FF when an abnormal voltage is detected to prevent destruction of the transistor by an overcurrent is disclosed. As shown in FIG. 3, it has already been proposed (Japanese Utility Model Application Laid-Open No. 59-3444).
3).

【0004】[0004]

【発明が解決しようとする課題】しかし、従来の方法に
よるアレスタやシリコン防護デバイスを用いた防護回路
では、第1に、充分な防護能力をもつには多段接続によ
り多数の素子を必要とすること。第2にアレスタが放電
を開始するまでの約1マイクロ秒の間は高圧の異常電圧
が防護回路を通過して内部の電子回路に達してしまう問
題を持っている。
However, in a protection circuit using an arrester or a silicon protection device according to the conventional method, first, a large number of elements are required by multi-stage connection to have sufficient protection capability. . Secondly, there is a problem that an abnormal high voltage passes through the protection circuit and reaches the internal electronic circuit for about 1 microsecond before the arrester starts discharging.

【0005】また、保護対象の電子回路をトランジスタ
の出力回路に限定して、異常電圧を検出した時に、その
トランジスタを強制的に0FFにして、そのトラシジス
タの過電流による破壊を防止する回路(実開昭59−3
4443)は、保護対象が限られており、一般的なIC
の入力回路等を保護することができない。
[0005] Further, an electronic circuit to be protected is limited to an output circuit of a transistor, and when an abnormal voltage is detected, the transistor is forcibly set to 0FF to prevent a destruction of the transistor by an overcurrent (actual circuit). Kaisho 59-3
4443) is a general IC with a limited protection target.
Input circuit etc. cannot be protected.

【0006】更に、雑音及び誘導電圧を回避するためフ
ォトカプラにより転送する電子回路の入力端子とアース
間に異常電圧を吸収する回路を付加しているサージ吸収
回路(特開昭61−253926)およびノイズフィル
タ付フォトカプラ(特開平5−122044)がある
が、図4に示すように、何れも入力信号の転送に使用さ
れているフォトカプラの異常電圧による破壊を防護する
ことを目的としたものであり、本発明とはその目的と回
路構成を異にするものである。
Further, a surge absorbing circuit (Japanese Patent Application Laid-Open No. 61-253926) in which a circuit for absorbing an abnormal voltage is added between an input terminal of an electronic circuit transferred by a photocoupler and ground to avoid noise and induced voltage, and There is a photocoupler with a noise filter (Japanese Unexamined Patent Application Publication No. 5-122044). As shown in FIG. 4, all of them are intended to protect the photocoupler used for transferring the input signal from being damaged by an abnormal voltage. The present invention differs from the present invention in the purpose and the circuit configuration.

【0007】本発明の目的は、従来の技術にある上記欠
点を除去し、フォトカプラと、高速トランジスタによる
比較的簡単な回路構成により異常電圧の発生直後から完
全に内部電子回路を防護でき、また保護対象回路を限定
せず、広い範囲で使用可能な異常電圧防護回路を提供す
ることである。
An object of the present invention is to eliminate the above-mentioned disadvantages of the prior art, and to completely protect an internal electronic circuit immediately after an abnormal voltage is generated by a relatively simple circuit configuration using a photocoupler and a high-speed transistor. An object of the present invention is to provide an abnormal voltage protection circuit that can be used in a wide range without limiting the circuit to be protected.

【0008】[0008]

【課題を解決するための手段】本発明の異常電圧防護回
路は、電子回路で構成される電子機器の入出力端子とア
ース間に接続されたアレスタと入出力端子に抵抗器を介
して接続されている高速動作のフォトカプラを有する異
常電圧防護回路において、高速動作のNPNトランジス
タとを有し、フォトカプラの出力側トランジスタのコレ
クタ端子が抵抗を介してプラス電源に、エミッタ端子が
高速NPNトランジスタのベースに接続され、電子機器
の入出力端子と内部電子回路の間に直列接続された第1
の抵抗器と第2の抵抗器を有し、第1の抵抗器と第2の
抵抗器の接続点が高速NPNトランジスタのコレクタと
接続されており、NPNトランジスタのエミッタがアー
スに接続されていることを特徴とする。
An abnormal voltage protection circuit according to the present invention comprises an arrestor connected between an input / output terminal of an electronic device comprising an electronic circuit and a ground, and a resistor connected between the input / output terminal and the input / output terminal.
In abnormal voltage protection circuit having a photocoupler high speed operation are connected to, and a NPN transistor of the high-speed operation, to the positive power source through a collector terminal resistance of the output side transistor of the photocoupler, the emitter terminal A first high-speed NPN transistor connected in series between an input / output terminal of the electronic device and an internal electronic circuit;
And a second resistor, a connection point of the first resistor and the second resistor is connected to a collector of the high-speed NPN transistor, and an emitter of the NPN transistor is connected to the ground. It is characterized by the following.

【0009】[0009]

【発明の実施の形態】次に、本発明を図面を参照して詳
細に説明する。
Next, the present invention will be described in detail with reference to the drawings.

【0010】図1は本発明の一実施例の回路構成例を示
す図である。本図において、入出力端子1に印加される
プラスの異常電圧は抵抗器5を介してフォトカプラ3の
入力端子に導かれ、フォトカプラ3の出力トランジスタ
は0N状態となる。するとフォトカプラ3の出力トラン
ジスタのエミッタに接続された高速NPNトランジスタ
4のベ一スにはプラス電源より抵抗器8を介してベ一ス
電流が流れ、高速NPNトランジスタは0N状態とな
る。この間、約0.1マイクロ秒である。すなわちアレ
スタ2が放電を開始するまでの異常電圧の立上り時には
すばやく高速NPNトランジスタ4が0Nとなり、抵抗
器6と抵抗器7の接続点は殆どアースとショート状態と
なり、1V以下に電位を下げるので抵抗器7を介して接
続されている保護対象の内部電子回路9には異常電圧の
影響は完全に遮断される。その後、約1マイクロ秒後に
はアレスタ2が放電を開始し、30V程度以下に異常電
圧を制限するから、フォトカプラの入力回路及び高速N
PNトランジスタ4を始めとし入出力端子に接続されて
いる内部電子回路9は保護される。
FIG. 1 is a diagram showing an example of a circuit configuration according to an embodiment of the present invention. In this figure, a positive abnormal voltage applied to the input / output terminal 1 is guided to the input terminal of the photocoupler 3 via the resistor 5, and the output transistor of the photocoupler 3 is set to the ON state. Then, a base current flows from the positive power supply via the resistor 8 to the base of the high-speed NPN transistor 4 connected to the emitter of the output transistor of the photocoupler 3, and the high-speed NPN transistor enters the 0N state. During this time, it is about 0.1 microsecond. That is, when the abnormal voltage rises until the arrester 2 starts discharging, the high-speed NPN transistor 4 quickly becomes 0N, and the connection point between the resistor 6 and the resistor 7 is almost short-circuited to the ground, and the potential drops to 1 V or less. The influence of the abnormal voltage on the internal electronic circuit 9 to be protected, which is connected via the switch 7, is completely cut off. Then, after about 1 microsecond, the arrester 2 starts discharging and limits the abnormal voltage to about 30 V or less.
The internal electronic circuit 9 connected to the input / output terminal including the PN transistor 4 is protected.

【0011】図2は本発明の他の実施例の回路構成を示
す図であり、入出力端子1に印加されるマイナスの異常
電圧は抵抗器5を介してフォトカプラ3−1の入力端子
に導かれ、フォトカプラ3−1の出力トランジスタは0
N状態となる。するとフォトカプラ3−1の出力トラン
ジスタのコレクタに接続された高速PNPトランジスタ
11のベ一スにはマイナス電源より抵抗器10を介して
ベ一ス電流が流れ、高速PNPトランジスタは0N状態
となる。この間、約0.1マイクロ秒である。すなわち
アレスタ2が放電を開始するまでの異常電圧の立下がり
時にはすばやく高速PNPトランジスタ11が0Nとな
り、抵抗器6と抵抗器7の接続点は殆どアースとショー
ト状態となり、1V以下に電位を下げるので抵抗器7を
介して接続されている保護対象の内部電子回路9には異
常電圧の影響は完全に遮断される。
FIG. 2 is a diagram showing a circuit configuration of another embodiment of the present invention. A negative abnormal voltage applied to an input / output terminal 1 is applied to an input terminal of a photocoupler 3-1 via a resistor 5. The output transistor of the photocoupler 3-1 is 0
The state becomes the N state. Then, a base current flows from the minus power supply via the resistor 10 to the base of the high-speed PNP transistor 11 connected to the collector of the output transistor of the photocoupler 3-1, and the high-speed PNP transistor is set to the ON state. During this time, it is about 0.1 microsecond. That is, when the abnormal voltage falls until the arrestor 2 starts discharging, the high-speed PNP transistor 11 quickly becomes 0 N, and the connection point between the resistor 6 and the resistor 7 is almost short-circuited to the ground, and the potential drops to 1 V or less. The effect of the abnormal voltage on the internal electronic circuit 9 to be protected connected via the resistor 7 is completely shut off.

【0012】したがって、図2に示す実施例の場合には
プラスあるいはマイナス何れの異常電圧に対しても、フ
ォトカプラの入力回路及び高速トランジスタを始めと
し、入出力端子に接続されている内部電子回路9は保護
される。
Therefore, in the case of the embodiment shown in FIG. 2, the internal electronic circuit connected to the input / output terminal, including the input circuit of the photocoupler and the high-speed transistor, can be operated for any abnormal voltage of plus or minus. 9 is protected.

【0013】[0013]

【発明の効果】以上説明したように本発明では高速のフ
ォトカプラとトランジスタを用いるだけで、異常電圧の
発生直後から異常電圧を抑制できるので、内部電子回路
の防護に有効であり、また保護対象回路を限定しないの
で、広い範囲の使用に効果がある。
As described above, according to the present invention, only by using a high-speed photocoupler and a transistor, the abnormal voltage can be suppressed immediately after the occurrence of the abnormal voltage. Since the circuit is not limited, it is effective for use in a wide range.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施例を示す回路構成図である。FIG. 1 is a circuit diagram showing an embodiment of the present invention.

【図2】本発明の他の実施例を示す回路構成図である。FIG. 2 is a circuit diagram showing another embodiment of the present invention.

【図3】従来の公知例を示す回路構成図である。FIG. 3 is a circuit configuration diagram showing a conventional known example.

【図4】従来の他の公知例を示す回路構成図である。FIG. 4 is a circuit configuration diagram showing another known example of the related art.

【符号の説明】[Explanation of symbols]

1 入出力端子 2 アレスター 3、3−1 高速動作のフォトカプラ 4 高速動作のNPNトランジスタ 5〜8、10 抵抗器 9 保護対象の内部電子回路 11 高速動作のPNPトランジスタ DESCRIPTION OF SYMBOLS 1 I / O terminal 2 Arrester 3, 3-1 High-speed operation photocoupler 4 High-speed operation NPN transistor 5-8, 10 Resistor 9 Internal electronic circuit to be protected 11 High-speed operation PNP transistor

フロントページの続き (58)調査した分野(Int.Cl.6,DB名) H02H 9/04 H02H 9/06 Continuation of the front page (58) Field surveyed (Int.Cl. 6 , DB name) H02H 9/04 H02H 9/06

Claims (3)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 電子回路で構成される電子機器の入出力
端子とアース間に接続されたアレスタと前記入出力端子
に抵抗器を介して接続されている高速動作のフォトカプ
を有する異常電圧防護回路において、高速 動作のNPNトランジスタとを有し、前記フォトカ
プラの出力側トランジスタのコレクタ端子が抵抗を介し
てプラス電源に、エミッタ端子が前記高速NPNトラン
ジスタのベースに接続され、前記電子機器の入出力端子
と内部電子回路の間に直列接続された第1の抵抗器と第
2の抵抗器を有し、第1の抵抗器と第2の抵抗器の接続
点が前記高速NPNトランジスタのコレクタと接続され
ており、前記NPNトランジスタのエミッタがアースに
接続されていることを特徴とする異常電圧防護回路。
An arrestor connected between an input / output terminal of an electronic device constituted by an electronic circuit and a ground, and the input / output terminal
High-speed photocoupler connected to the
In abnormal voltage protection circuit having La, and a NPN transistor of the high-speed operation, the to the positive supply via the collector terminal of the output side transistor of the photo coupler resistance, the emitter terminal connected to the base of the high-speed NPN transistor A first resistor and a second resistor connected in series between an input / output terminal of the electronic device and an internal electronic circuit, and a connection point between the first resistor and the second resistor is An abnormal voltage protection circuit, which is connected to a collector of a high-speed NPN transistor, and an emitter of the NPN transistor is connected to the ground.
【請求項2】 電子回路で構成される電子機器の入出力
端子とアース間に接続されたアレスタと前記入出力端子
に抵抗器を介して接続されている高速動作のフォトカプ
を有する異常電圧防護回路において、高速 動作のPNPトランジスタとを有し、前記フォトカ
プラの出力側トランジスタのエミッタ端子が抵抗を介し
てマイナス電源に、コレクタ端子が前記高速PNPトラ
ンジスタのベースに接続され、前記電子機器の入出力端
子と内部電子回路の間に直列接続された第1の抵抗器と
第2の抵抗器を有し、第1の抵抗器と第2の抵抗器の接
続点が前記高速PNPトランジスタのコレクタと接続さ
れており、前記PNPトランジスタのエミッタがアース
に接続されていることを特徴とする異常電圧防護回路。
2. An arrestor connected between an input / output terminal of an electronic device constituted by an electronic circuit and a ground, and the input / output terminal
High-speed photocoupler connected to the
In abnormal voltage protection circuit having La, and a PNP transistor of high speed operation, the negatively power source via the emitter terminal of the output side transistor of the photo coupler resistance, the collector terminal is connected to the base of the high-speed PNP transistor A first resistor and a second resistor connected in series between an input / output terminal of the electronic device and an internal electronic circuit, and a connection point between the first resistor and the second resistor is An abnormal voltage protection circuit, which is connected to a collector of a high-speed PNP transistor and an emitter of the PNP transistor is connected to the ground.
【請求項3】 電子回路で構成される電子機器の入出力
端子とアース間に接続されたアレスタとフォトカプラの
プラス入力端子が前記入出力端子に抵抗器を介して接続
されている高速動作の第1のフォトカプラと、フォトカ
プラのマイナス入力端子が前記入出力端子に抵抗器を介
して接続されている高速動作の第2のフォトカプラと
有する異常電圧防護回路において、高速 動作のNPNトランジスタと、高速動作のPNPト
ランジスタを有し、 前記 第1のフォトカプラの出力側トランジスタのコレク
タ端子が抵抗を介してプラス電源に、エミッタ端子が前
記高速NPNトランジスタのベースに接続され 前記 第2のフォトカプラの出力側トランジスタのエミッ
タ端子が抵抗を介してマイナス電源に、コレクタ端子が
前記高速PNPトランジスタのベースに接続され、 前記電子機器の入出力端子と内部電子回路の間に直列接
続された第1の抵抗器と第2の抵抗器を有し、 第1の抵抗器と第2の抵抗器の接続点が前記高速NPN
トランジスタのコレクタと前記高速PNPトランジスタ
のコレクタにそれぞれ接続されており、前記NPNトラ
ンジスタのエミッタと前記PNPトランジスタのエミッ
タがそれぞれアースに接続されていることを特徴とする
異常電圧防護回路。
3. An arrester and a photocoupler connected between an input / output terminal of an electronic device constituted by an electronic circuit and a ground .
Positive input terminal is connected to the input / output terminal via a resistor
High-speed operation first photocoupler and photocoupler
The negative input terminal of the plastic is connected to the input / output terminal via a resistor.
An abnormal voltage protection circuit having a high-speed operation second photocoupler and a high-speed operation NPN transistor and a high-speed operation PNP transistor , wherein the output-side transistor of the first photocoupler has the positive supply via the collector terminal resistor is connected emitter terminal to a base of the high-speed NPN transistor, said second negative power emitter terminal via the resistance of the output side transistor of the photocoupler collector terminal said A first resistor and a second resistor connected to a base of a high-speed PNP transistor and connected in series between an input / output terminal of the electronic device and an internal electronic circuit; Is connected to the high-speed NPN
An abnormal voltage protection circuit, which is connected to a collector of a transistor and a collector of the high-speed PNP transistor, respectively, and an emitter of the NPN transistor and an emitter of the PNP transistor are connected to the ground, respectively.
JP8010901A 1996-01-25 1996-01-25 Abnormal voltage protection circuit Expired - Lifetime JP2940458B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8010901A JP2940458B2 (en) 1996-01-25 1996-01-25 Abnormal voltage protection circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8010901A JP2940458B2 (en) 1996-01-25 1996-01-25 Abnormal voltage protection circuit

Publications (2)

Publication Number Publication Date
JPH09205728A JPH09205728A (en) 1997-08-05
JP2940458B2 true JP2940458B2 (en) 1999-08-25

Family

ID=11763212

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8010901A Expired - Lifetime JP2940458B2 (en) 1996-01-25 1996-01-25 Abnormal voltage protection circuit

Country Status (1)

Country Link
JP (1) JP2940458B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004002581B4 (en) 2004-01-13 2005-11-10 Siemens Ag Spark gap with optically ignited power semiconductor component

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5630537U (en) * 1979-08-10 1981-03-24
JPS59163615A (en) * 1983-03-09 1984-09-14 Fujitsu Ltd Overvoltage protecting circuit

Also Published As

Publication number Publication date
JPH09205728A (en) 1997-08-05

Similar Documents

Publication Publication Date Title
EP1356524B1 (en) Esd protection devices
US3681659A (en) Amplifier protective circuit
EP0651490A1 (en) Overvoltage protection circuit
US5563757A (en) Low leakage ESD network for protecting semiconductor devices and method of construction
KR101845291B1 (en) Nuclear Pulse Protection Module and Control Method Thereof
US3555358A (en) Overload protection network for solid state amplifier
JP3125916B2 (en) Load drive circuit with surge protection function
JP2940458B2 (en) Abnormal voltage protection circuit
EP0905851A1 (en) Protection circuit for an electric pulse supply line in a semiconductor integrated device
US4644294A (en) Device for protecting a push-pull output stage against a short-circuit between the output terminal and the positive pole of the supply
JP2995008B2 (en) Lightning protection circuit
JP2606604Y2 (en) Electronic device protection circuit
JP3003825B2 (en) Surge voltage protection circuit
JPH09502600A (en) Subscriber line interface circuit overvoltage protection device
JPS6129574B2 (en)
GB2138644A (en) Power Transistor Protection
JPS58162085A (en) Protecting circuit
GB2136648A (en) Trigger circuit
JPS61245222A (en) Constant voltage power supply circuit
JPH0575031A (en) Semiconductor device
JPS60239119A (en) Base drive circuit of transistor
SU1453390A1 (en) Stabilized power supply source
Buehler et al. Fault Protection of Monolithic Audio Power Amplifiers in Severe Environments
JPS6015404Y2 (en) arrester
JP2964567B2 (en) Overcurrent protection circuit