JP2931697B2 - サブバンドコーダを有するエンコーディングシステム及びエンコーディングシステムを有するトランスミッタ - Google Patents

サブバンドコーダを有するエンコーディングシステム及びエンコーディングシステムを有するトランスミッタ

Info

Publication number
JP2931697B2
JP2931697B2 JP3138388A JP13838891A JP2931697B2 JP 2931697 B2 JP2931697 B2 JP 2931697B2 JP 3138388 A JP3138388 A JP 3138388A JP 13838891 A JP13838891 A JP 13838891A JP 2931697 B2 JP2931697 B2 JP 2931697B2
Authority
JP
Japan
Prior art keywords
signal
bit
sub
block
subband
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP3138388A
Other languages
English (en)
Other versions
JPH04250723A (ja
Inventor
レイモンド・ニコラース・ヨハン・フェルデュイス
ロベルト・ゲルブランド・ファン・デア・ウォール
レオン・マリア・ファン・デ・ケルクホフ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of JPH04250723A publication Critical patent/JPH04250723A/ja
Application granted granted Critical
Publication of JP2931697B2 publication Critical patent/JP2931697B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/66—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission for reducing bandwidth of signals; for improving efficiency of transmission
    • H04B1/667—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission for reducing bandwidth of signals; for improving efficiency of transmission using a division in frequency subbands
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/02—Conversion to or from weighted codes, i.e. the weight given to a digit depending on the position of the digit within the block or code word

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)
  • Reduction Or Emphasis Of Bandwidth Of Signals (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の技術分野】本発明は、特定サンプリング周波数
FSを有する、例えば、デジタルオーディオ信号のような
広帯域デジタル信号をサブエンコーディングするサブバ
ンドコーダを有し、前記サブバンドコーダが、前記広帯
域デジタル信号に対して、サンプリング周波数が低減さ
れた複数のM個のサブバンド信号を発生させる信号分割
手段を含み、その目的のために前記分割手段が、周波数
と共に変化するm（1≦m≦M）個のバンドを有する順次サ
ブバンドに前記広帯域デジタル信号を分割し、このエン
コーディングシステムが、更に、ブロック毎に前記各々
のサブバンド信号を量子化する量子化手段を有し、量子
化されたサブバンド信号が順次の信号ブロックを有し、
サブバンドSBm内の各々の信号ブロックがq個のサンプル
を有し、信号ブロック内のq個のサンプルがnmビットに
よって各々表され、前記量子化手段が、前記サブバンド
内の対応する信号ブロックの信号ブロック毎にビットニ
ードbmを決定するビットニード決定手段を含み、そのビ
ットニードが前記サブバンドSBm内の信号ブロック内の
サンプルを表すビットの数に関係していて、そして前記
量子化手段が、前記値nmを得るように（mは1〜M）前記
ニード決定手段によって決定されるビットの前記ニード
に応答して前記種々のサブバンドにビットBの使用可能
な量を割り当てるビット割当手段を含み、そしてこのエ
ンコーディングシステムが更に順次フレームを有する第
二デジタル信号のフレーム内の信号ブロック内のある数
のビットで量子化される前記サンプルを適正化する適正
化手段を有し、前記適正化手段が更にフレーム内の前記
スケールファクタ情報を適正化するために配置されてい
て、その情報がxビット語を有し、xビット語が信号ブロ
ック内の前記サンプルに関係するスケールファクタを表
示する、エンコーディングシステムに関し、そして本発
明は前記エンコーディングシステムを有するトランスミ
ッタにも関している。
【０００２】
【本発明の背景】前項で述べた型のエンコーディングシ
ステムは、ヨーロッパ特許出願第289,080（本明細書の
末尾の先行技術文献(1)）から公知である。
【０００３】
【本発明の要約】本発明は、特に、前記サブバンドフィ
ルタの出力信号に基づいてサブバンドSB1〜SBM内の対応
する信号ブロックに対して前記ビットニードb1〜bMを決
定するビットニード決定手段に関する。
【０００４】それ故、本発明の目的は、新規な方法を実
行することによってビットニードを導出する事である。
【０００５】この目的のために、本発明のエンコーディ
ングシステムが特徴とする点は、前記ビットニード決定
手段が前記サブバンド内の対応する信号ブロックに対し
てサブバンドSBm内の信号ブロック内のパワーvmを推定
し、前記シグナルブロック内の前記最大値を有する前記
サンプルSFmを決定し、次の式によって前記大きさwmを
計算し、
【数５】 次の式によってbmを計算し、
【数６】 ここでdmiはM×M内のマトリックス係数[D]、このマトリ
ックス係数は、前記サブバンドi内の前記信号ブロック
内の前記信号によりマスクされた前記サブバンドmのパ
ワーの前記値を計算するために前記サブバンドi内の前
記パワーviに乗算される前記係数を示し、wr.mは前記サ
ブバンドm内のマスキングしきい値の尺度で、そしてK1,
K2及びK3は常数であるように設計されている点であ
る。
【０００６】前記種々のサブバンド内の対応する信号ブ
ロックに対するビットニードの決定方法は、既に先行技
術において開示されていることに注意されたい。しかし
ながら、本発明においては、それらとは異なったアルゴ
リズムが使用されていて、かつ異なった前提が行われて
いる。
【０００７】例えば先行技術文献(3)の場合、信号対雑
音比は、サブバンド毎に決められている。dBで表示しか
つ6で除算したこの信号対雑音比は、一サブバンド内の
ビットニードを与える。
【０００８】係数K1及びK2は、1又は1／√3とすること
が望ましい。K3は、この常数がエンコーディングの最終
結果に与える影響が少ないので、より大きな範囲で選択
することが出来る。例えば、K3を1としても良いし、又
省略しても良い。
【０００９】ビットニードの計算には、様々な大きさに
対して対数表示を使用するのが望ましい。これは、ビッ
トニードに対して充分な相対精度を実現して、しかも様
々な大きさに対して語長（様々な大きさを表示するビッ
トの数）が相対的に短くても充分であると言う点で有利
である。これはビットニード決定手段との関連でエレク
トロニクスがより簡単になると言うことを意味する。
【００１０】
【実施例】図面は、基本的には単一のデジタル信号のサ
ブバンドエンコーディングに関して画かれている。つま
りモノラルオーディオ信号のサブバンドエンコーディン
グ、すなわちステレオオーディオ信号の右又は左の信号
部分のみのサブバンドエンコーディングに関する。既に
上述したようにこの事はPがMに等しくかつ各サブバンド
信号には1個のサブバンド信号しか存在しないことを意
味する。
【００１１】本明細書の末尾に於て、Pが2Mに等しいと
解される、ステレオ信号のサブバンドエンコーディング
の場合にビットニードをどの様に決定すればよいかと言
う点が説明されている。その場合には、各サブバンドに
は2個のサブバンド信号がある。
【００１２】図１の(a)は本発明のエンコーディングシ
ステムを示す。広帯域デジタル信号が入力端子1に与え
られる。この例としては約20kHzのバンド幅を有するオ
ーディオ信号が考えられる。
【００１３】入力端1は、例えば44kHzのサンプリング周
波数でサンプリングされた16ビットのオーディオ信号の
サンプルを受ける。このオーディオ信号は信号分割手段
を有するサブバンドコーダ2に与えられる。サブバンド
コーダ2は、M個のフィルタ、つまりローパスフィルタL
P、M−2個のバンドパスフィルタBP及びハイパスフィル
タHPによってオーディオ信号をM個のサブバンドに分け
る。例えばMは32である。M個のサブバンド信号のサンプ
リング周波数は、参照番号9で示されるブロック内で低
減されている。これらのブロック内においてはサンプリ
ング周波数は係数M低減されている。このようにして得
られた信号は出力端3.1, 3.2,…, 3.Mから得ることが出
来る。出力端3.1からは最も低いサブバンドSB1の信号が
得られる。出力端3.2からは最も低いものから2番目のサ
ブバンドSB2の信号が得られる。出力端3.Mからは最も高
いサブバンドSBMの信号が得られる。出力端3.1〜3.Mで
の信号は16ビット又はそれ以上、例えば24の数で表され
る順次のサンプルからなる構造を有している。本発明の
実施例の説明に於いては、サブバンドSB1〜SBMは全て同
じ幅を有している。しかしながらこれは必要条件ではな
い。
【００１４】Krasnerによる先行技術文献(5)において
は、複数のサブバンドへの分割は、それらのバンド幅が
ほぼ各周波数領域内の人間可聴系の臨界バンドのバンド
幅に対応するように行われている。サブバンドコーダ2
のオペレーションは既に詳しく記載したのでここではサ
ブバンドコーダ2のオペレーションについては詳しく説
明しない。この目的のためには、必要に応じて本出願の
一部とみなすことが出来る先行技術文献(1)、(5)及び
(7)を参照されたい。
【００１５】サブバンド信号は、例えば図１の(b)に示
されるようなq個の順次サンプルからなる順次信号ブロ
ックに結合され、そして対応する量子化器Q1〜QMに与え
らえる。量子化器Qmにおいて、サンプルは16より小さい
数のnmを有する量子化されたサンプルに量子化される。
【００１６】図２は3ビット2進化表示による量子化を示
す。量子化プロセスの間サブバンド信号のq個の順次サ
ンプルの信号ブロック（グループ）が、ビットの数（図
２の例においては3）により毎回量子化される。例えばq
は12である。そして、1信号ブロック内のq個のサンプル
が先ず正規化される。この正規化は、信号ブロック内の
最も大きな絶対値を有するサンプルの振幅によってq個
のサンプルの振幅を除算することによって実行される。
サブバンドSBmの信号ブロック内の最も大きな振幅を有
するサンプルの振幅が、スケールファクタSFmを生じる
（先行文献(2a), (2b)参照）。続いて-1〜+1の振幅範囲
に位置している正規化されたサンプルの振幅は、図２に
従って量子化される。
【００１７】この事は、 -1と-0.71の間の振幅領域内のサンプルは、3ビットの数
000に量子化され、 -0.71と-0.42の間の振幅領域にあるサンプルは、001に
量子化され、 -0.42と-0.14の間の振幅領域にあるサンプルは、010に
量子化され、 -0.14と0.14の間の振幅領域にあるサンプルは、011に量
子化され、 0.14と0.42の間の振幅領域にあるサンプルは、100に量
子化され、 0.42と0.71の間の振幅領域にあるサンプルは、101に量
子化され、 0.71と1.00の間の振幅領域にあるサンプルは、110に量
子化される事を意味する。
【００１８】先行技術文献(2b)にはこの3ビット量子化
が詳しく述べられている（図24, 25及び26、及びそれら
に関する記載を参照）。
【００１９】サブバンドSB1〜SBM内の量子化されたサン
プルは、この後各出力端4.1〜4.Mで得られる。
【００２０】更に出力端3.1〜3.Mはビットニード決定手
段6の各入力端5.1〜5.Mに結合されている。このビット
ニード決定手段6は、サブバンドSB1〜SBM内のq個のサン
プルからなる時間が等価な信号ブロックに対してビット
ニードbmを決定する。ビットニードbmは、サブバンド信
号内のqサンプル信号ブロック内のq個のサンプルを量子
化するビットの数に関係する数である。
【００２１】ビットニード決定手段6によって得られた
ビットニードb1〜bMはビット割当手段7に与えられる。
ビット割当手段7は、サブバンド信号SB1〜SBM内の対応
する信号ブロックのq個のサンプルを量子化するビットn
1〜nMの実際の数を決定する。数n1〜nMに対応する制御
信号がライン8.1〜8.Mを介して各々の量子化器Q1〜QMに
与えられるので、量子化器は正しいビット数でサンプル
を量子化することが出来る。
【００２２】次にビットニード決定手段6とビット割当
手段7の動作を説明する。サブバンド信号SB1〜SBM内に
於けるq個のサンプルからなる時間が等価な信号ブロッ
クに対するビットニードは、サブバンド信号SBmに於け
る信号ブロック内のパワーvmとスケールファクタSFmの
推定値から得られる。
【００２３】パワーvmは、例えば次の式から得ることが
可能である：
【数７】 ここでsiはサブバンドSBm内のq個のサンプル信号のブロ
ックに於けるi番目のサンプルの振幅である。スケール
ファクタSFmは、前述したように、信号ブロック内の最
大絶対値を有するサンプルの振幅に等しい。
【００２４】サブバンドSBm内の信号ブロック内のパワ
ーvmは、vmがスケールファクタSFmの2乗に等しいと仮定
する事によっても推定できると言う点を理解すべきであ
る。
【００２５】サブバンド信号SB1〜SBMの全ての各々の信
号ブロックに対して、パワーvmとスケールファクタSFm
がこの様にして決定される。パワーはベクトル｛v｝の
順に並べられている。ベクトル｛v｝にM×Mのマトリッ
クス[D]を乗算することにより、 ｛w｝＝ [D]｛v｝＋｛wr｝ の式から、ベクトル｛w｝が得られる。この式に於いて
[D]は、サブバンド信号SBj内のqサンプル信号ブロック
内の信号に対するサブバンド信号SBi内のマスクされた
パワーを計算するための、サブバンド信号SBj内のqサン
プル信号ブロックのパワーvjに乗算される係数dijを有
するマトリックスで、そしてwriはサブバンドSBi内のマ
スキングしきい値を示すベクトル｛wr｝の係数である。
従ってwr.mはサブバンドSBm内の聞こえない信号の最大
信号パワーに対する関係を表す。
【００２６】ベクトル｛w｝はこの様に各サブバンドSBi
内のマスクされた量子化ノイズを推定する係数wiを有し
ている。従って、wiより小さいパワーを有するサブバン
ドSBi内の量子化ノイズは聞こえないものとなる。マト
リックス[D]の係数dijの計算方法は文献に示されている
（先行技術文献(4)を参照）。ビットニードb1〜bMは、
次の式によって計算することが出来る：
【数８】 この式は、さらに一般的には：
【数９】 となる。前者の式はk2=1／√3及びK3＝1と言う条件のも
とに後者の式から単純に導出することが出来る。K1, K2
及びK3は常数で、K1は約1に等しいことが望ましく、か
つK2は約1／√3に等しいことが望ましい。K3はより広い
範囲をとることが出来る。K3を10以下、例えば望ましく
は1に等しく又は無視するような状況も考えられる。そ
して後者の場合には計算がより簡単になる。
【００２７】このようにして得られた係数（ビットニー
ド）b1〜bMは特定な振幅範囲に位置している。これらの
係数は負であっても良いし整数でなくても良い。係数bm
はサブバンド信号SBmのqサンプル信号ブロック内のサン
プルを量子化するビットの数に関係するので、サブバン
ド信号SBm1に対するbm1がサブバンド信号SBm2に対するb
m2より大きい場合には、サブバンド信号SBm1内の信号ブ
ロック内のqサンプルを量子化するビットの数がサブバ
ンド信号SBm2内の時間が等価な信号ブロックのqサンプ
ルを量子化するビットの数よりも大でなければならない
と言える。
【００２８】この事は図３に定性的に示されている。図
３において7個のビットニードb1〜b5, bmax及びbminが
値軸に沿ってプロットされている。bmaxは最大値を有す
るビットニードで、bminは最小値を有するビットニード
である。bmin, b2及びb5は負であってかつさらにbmin＜
b5＜b2＜b4＜b1＜b3＜bmaxの関係がある。音質の点から
見て、bm＝bminのサブバンド信号SBmは最小ビット数
で、そしてbm＝bmaxのサブバンド信号SBmは最大ビット
数で量子化するべき／することが可能であるとみなして
も良い。
【００２９】図４は、ビットニード決定手段6のオペレ
ーションのフローチャートを示す。
【００３０】図４は、サブバンド信号SB1〜SBM内の時間
が等価なq個のサンプル信号ブロックに対してビットニ
ードb1〜bMを決定するプログラムを示す。ここではサブ
バンド信号内の単一のqサンプル信号ブロックのみが関
係する。サブバンド信号内の順次のqサンプル信号ブロ
ックに対して、かつ（サブバンド信号が時間的にパラレ
ルに供給される場合）その信号ブロックに対応する別の
サブバンド信号の信号ブロックに対しては、図４に示さ
れたオペレーションは再度実行されるであろう。
【００３１】オペレーションはブロック10でスタートす
る。先ず第一に動作変数mが1にセットされる（ブロック
12）。次いでサブバンド信号SBm内の信号ブロックのq個
のサンプルS1,…,Sqがインプットされ（ブロック14）、
パワーVmが計算される（ブロック16）。又スケールファ
クタSFm（ブロック18）も決定される。
【００３２】ブロック14、16及び18が、ブロック20及び
22のループを介して全てのサブバンド信号に対して繰り
返される。値VmとSFmが全ての対応する信号ブロックに
対して決定されると、ベクトル｛w｝を得るためにマト
リックス計算が行われる（ブロック24）。
【００３３】続いてmが再び1にセットされ（ブロック2
6）そしてビットニード（bm）がブロック30と32のルー
プを介して全てのサブバンドに対して決定され、その後
オペレーションは停止する（ブロック34）。ビットニー
ドbmは前述した式（常数K1, K2及びK3は各々1, 1／√3
及び0）に基づいてブロック28で決定される。
【００３４】図４の方法は、プログラム内のブロック22
のループに示される様に、ベクトル｛v｝内の係数vmを
逐次計算（time-consecutive calculation）し、かつブ
ロック32のループに示されるようにビットニードb1〜bM
を逐次計算する事を示している。これは、順次のサブバ
ンドSB1, SB2,…, SBM-1, SBMの各々に対するサンプルs
1〜sqを有する信号ブロックがシリアルに与えられる場
合には特に適した方法である。
【００３５】信号ブロックがパラレルに与えられる場合
には、ブロック22のループを実行せずに係数vfの計算を
全てのサブバンドに対してパラレルで行う事も可能であ
る。同様にビットニードb1〜bMをパラレルで計算し、ブ
ロック32のループを実行しないようにすることも可能で
ある。
【００３６】ビット割当手段7のオペレーションを説明
する。図５のフローチャートがこの目的のために使用さ
れる。このプログラムは、サブバンド信号SB1〜SBM内の
時間が等価なq個のサンプル信号ブロックに対し、ビッ
トニードb1〜bMから値n1〜nMを決定する。ここでも又一
サブバンド信号内のq個のサンプルを有する一個の信号
ブロックのみが考察されている。サブバンド信号内の直
接連続するq個のサンプル信号ブロックと他のサブバン
ド信号内の時間が等価な信号ブロックとに対しては、図
５の方法が再度実行されるであろう。
【００３７】さてここで、量子化の後、例えば各々24ビ
ットのq個のサンプルのM個の信号ブロックに接続されて
いる全体情報の伝送に対し、B0個のビットが、使用可能
となったとしよう。量子化の後サブバンドに渡って平均
化して一サンプル当りRビットが使用可能となったと仮
定すると、B0はM・q・Rよりも小さい最大の整数に等しく
なると言える。
【００３８】先行技術文献(2a)及び(2b)には、量子化さ
れたサンプルのみならず、スケールファクタSF1〜SF
M（スケールファクタ情報）及びビット割当情報（つま
り、サブバンド信号内における信号ブロック内のサンプ
ルを量子化するビットの数、すなわち値n1〜nM、に対す
る関係を示す情報）の情報も伝送されることが示されて
いる。この時ビット割当情報は各nmに対してy＝4ビット
によって表示されている。従ってこの事は、量子化され
たサブバンド信号とスケールファクタ情報のM個の信号
ブロックの転送には実際上B＝B0−y・Mビットしか使えな
いことを意味している。
【００３９】文献(2a)及び(2b)には、ビット割当情報に
於けるyビット数（y＝4）が0000である事は当該サブバ
ンド内に何等のサンプルも転送されないことを示してい
ることも記載されている。この場合、このサブバンドに
対するスケールファクタ情報も伝送されないであろう。
サブバンドに対するスケールファクタ情報はxビット数
（x＝6）によって表される。
【００４０】ビット割当の方法は次のように行われる。
図５のブロック40でこの方法が開始される。続いて全て
の数nmがまず0にセットされる。続いて初期ビット割当
がブロック44で実行される。この初期ビット割当を図５
を参照して次に説明する。この後に最大ビットニードが
決定される。これはビットニードbjである。図３の例に
於いてはこれはbmaxである。次にnjがある値nmax以上で
あるか否かが判断される（ブロック48）。本例の場合に
はnmaxは16である。この事は、量子化するサンプルを最
大16ビットの2進数のみによって表示することが出来る
事を意味している。
【００４１】njがnmax以上である場合には、サブバンド
j内のqサンプル信号ブロックはこれ以降のビット割当か
ら除外されるであろう。この目的のためには、ビットニ
ードbjをいわゆる「フラッグ値」に等しくする（ブロッ
ク66）。このフラッグ値は図３に示されている最小ビッ
トニードbminよりも小さな値である。もし以下に述べる
ブロック56内のc1が1より大きい場合には、njはnmaxよ
りも大きいはずである。そしてこの場合、ブロック66で
njはnmaxに等しいものとみなされる。
【００４２】njが0に等しい場合（ブロック50）、この
プログラムはブロック52及び54に進む。ブロック54で最
初a1ビットがサブバンドSBjに割り当てられる。これはn
j＝a1を意味する。これにより使用可能なビットの合計
数Bはa1・q＋x減少する。サブバンド信号SBj内の信号ブ
ロックのq個の量子化されたサンプルはa1個のビットに
よって各々表示されていて、更にそれにはxビットの長
さのスケールファクタSFjが加えられる。さらにブロッ
ク54においてはビットニードbjが値a2減少する。njが0
に等しくない場合にはプログラムはブロック56に進む。
ここでビットnjの数はc1増大する。信号ブロックのq個
の量子化されたサンプルにはc1ビットが付加されている
と言う事実によって、使用可能なビットの合計数Bはc1・
q減少する。
【００４３】まだ使用可能な充分なビットがある場合に
はビット割当は当然行われる。従ってブロック52が存在
する。何故ならば使用可能なビットが存在しない場合に
は、プログラムは、当該ビットビットbjを再びフラッグ
値に等しくさせるブロック66に進むからである。その場
合には、このサブバンドの信号ブロックはこれ以降のビ
ット割当から除外される。
【００４４】フラッグ値よりも大きな値を有するビット
ニードが存在し（ブロック58）かつ充分な使用可能なビ
ットがある限り（ブロック60）、プログラムは最大ビッ
トニードの次の計算のためにサーキット62を介してブロ
ック46に戻るであろう。全てのビットニードbmがフラッ
グ値以下となると、プログラムは停止するであろう。割
当てるビットが充分でない場合にもプログラムは停止す
るであろう（ブロック60）。
【００４５】この方法が特徴とする点は、第一のビット
割当が実行されるとき（ブロック54）割当てられたビッ
トの数(a1)が、それ以降の割当の数(c1)より大きい（ブ
ロック56）、つまりa1＞c1となる点である。さらにa2は
1以上である。a1はa2に等しくかつc1はc2に等しい事が
望ましい。a1, a2, c1及びc2は0より大きい数字であ
る。a1とc1は望ましくは整数である。しかしこれは必要
条件ではない。この目的のために一例を示す。
【００４６】一信号ブロック内のq個のサンプルを五個
のレベルに量子化する場合を考察する。この目的のため
には、サンプル当り3ビットが必要である。しかしなが
ら、3ビットにより7個のレベルへの分割が可能であるの
で、これは効率的なエンコーディングではない。
【００４７】しかしながら3個のサンプルが結合されて
いる場合には、5個の信号レベルを有するこれらの3個の
サンプルは125通りのオプションを有するであろう。こ
れらの125通りのオプションは7ビットの2進数によって
表すことが可能である。従ってサンプル当りの7/3ビッ
トより小となり、この場合、nmは7/3に等しくなるであ
ろう。この事はより効率的なエンコーディングを提供す
ることになる。
【００４８】ここまでの開示では量子化されたサンプル
が伝送されるとき、スケールファクタ情報とビット割当
情報の両方が共に伝送されていた。この場合スケールフ
ァクタ情報はxビット語の形態を有し、各xビット語はサ
ブバンドSBm内の信号ブロック内のq個のサンプルのスケ
ールファクタSFmを示す。この場合ビット割当情報はyビ
ット語の形態を有し、各yビット語はサブバンドSBm内の
信号ブロック内の各々のサンプルを表示するビットnmの
数を示している。既に述べた先行技術文献(2a)及び(2b)
がこの点の参照文献となる。
【００４９】ビットニード決定手段6内に於いてパワーv
mの計算にスケールファクタSFmしか使用されない場合、
つまりvmがSFmの2乗に等しいとした場合には、ビット割
当情報を共に伝送する必要はない。
【００５０】前述の説明と同様な計算方法を実行して、
受信側に於いて伝送されたスケールファクタSFmからビ
ットニードb1〜bMを、かつこれらのニードを基に大きさ
n1〜nMを得る事が出来る。従って、受信器は、スケール
ファクタSFmからパワーvmを導出しかつビットニードbm
をこれらのパワーから導出するビットニード決定手段を
同様に有し、かつ又ビットニードbmとこの場合にB0に等
しい使用可能なビット量とを根拠に大きさn1〜nMを計算
することが出来るビット割当手段をも含む。前述したよ
うにB=B0 - y・Mであるので、後者の方法はより多くのビ
ットをサブバンドに割り当てることが出来ると言う点で
有利である。
【００５１】例えばそれらのビットニードにかかわらず
0ビットで量子化してはならない信号ブロックがある場
合の様に、サブバンドSBm内の信号ブロックにビットの
数を前もって割り当てておく必要が生じる場合がしばし
ばある。これの理由は信号ブロックを正当化されていな
い方法でスイッチオンまたはオフする事が禁止されてい
るからである。これは耳で検知できる効果を生じる事に
なる。
【００５２】上述した点は、又、前もってある信号ブロ
ックをビット割当から除外しておく事が必要となる又は
有用である事をも示している。この目的のために図５の
プログラムにはブロック44が挿入されている。図６はブ
ロック44の一例を示す。ここには、サブバンドSBk及びS
B1内の2個の信号ブロックにはビット数Ak0又はAl0が前
もって割り当てられている事が示されている。この事は
nk=Ak0及びnl=Al0を意味する。ビットニードbkとblから
値Ak1とAl1が各々減算され、そしてビットBの残りの数
は各々Ak0・q - xとAl0・q - x減少する。実際Ak0とA
l0は、a1と同様に機能する。望ましくはAk0=Al0=a1であ
る。Ak1とAl1もa2と同様に機能する。望ましくは、Ak1=
Al1=a2である。
【００５３】サブバンドSBk及びSB1内の信号ブロックに
対しては、図５に示されている方法のブロック56で、当
然、必要に応じてより多くのビットを割り当てても良
い。
【００５４】更に図６のブロック44ではサブバンドSBf
内の信号ブロックがビット割当から除外されていること
が示されている。この目的のためにこの信号ブロックに
対するビットニードbfはフラッグ値に等しくされてい
る。
【００５５】図１１、図１２、図１３は、サブバンドに
対して初期ビット割当が存在する場合又は何等の初期ビ
ット割当が存在しない場合を示している。これらの図
は、M個のサブバンドのM個の対応する信号ブロックの一
群が処理される連続インターバルΔTを示している。各
インターバルにおいてパワーvi(t)と大きさwi(t)とが各
サブバンドSBi毎に決定される。vi(t)がwi(t)よりも大
きい場合には、サブバンドSBiに対し初期ビット割当が
行われるであろう。図１１から明らかなように、この事
はt=t1以前の時間の期間に対して成立する。図１４は大
きさvi及びwiを根拠に制御信号を導出する回路を示して
いる。これは、SRフリップフロップ140の出力が"high"
つまり"logic 1"である場合に初期のビット割当が行わ
れる事を示し、SRフリップフロップ141の出力端が"hig
h"である場合には、ビット割当が行われない事を示し、
カウンタ142の出力端が"high"である場合には初期ビッ
ト割当が行われない事を示す。後者の場合ビットを問題
のサブバンドに割り当てても良いが、その場合には、そ
の割当を図５の方法に基づいてブロック54で、かつ又ブ
ロック56で発生させても良い。これらの制御信号を、こ
の様にして図６内のブロック44に与えて、このブロック
内でどの様な機能が実行されるべきかを示す様にするこ
とも可能である。
【００５６】時点t=t1で、vi(t)がwi(t)よりも小さくな
る。この時、コンパレータ143の出力端144は"low"にな
り、一方出力端145は"high"となる。ORゲート147を介し
てこの"high"信号はANDゲート148に与えられ、その結果
クロックパルスが1/ΔTに等しい率fでANDゲート149に伝
送される。"high"信号はインバータ150を介してANDゲー
ト149の他方の入力端に与えられるので、クロックパル
スが入力端151に伝送される。カウンタ142はクロックパ
ルスに基づいて最初の位置5（デシマル）からカウント
ダウンする（図１１参照）。カウンタ142の出力端が"lo
w"であるので、フリップフロップ140の状態は変化せ
ず、初期ビット割当は維持される。
【００５７】1インターバル後においてvi(t)は再びw
i(t)よりも大きくなる。コンパレータ143の出力端144が
再び"high"になり、これは上向端がORゲート152を介し
てカウンタ142のセット入力端に供給されることを意味
する。カウンタ142のカウントは5（デシマル）にリセッ
トされる。時点t2においてvi(t)は再びwi(t)よりも小さ
くなる（図１１参照）。そして、0カウント（デシマ
ル）が達成されるまでカウンタ142をカウントバックさ
せることを可能とする充分に長い時間、vi(t)はwi(t)よ
りも小さい状態に維持される。時点t＝t3でこの状態に
到達する（図１１参照）。この時点でカウンタ142の出
力端は"high"となる。フリップフロップ140はリセット
される。インバータ150とANDゲート149を介してカウン
タ142の計数動作はそれが0カウントを維持するように阻
止される。
【００５８】最早初期ビットがこのサブバンドに割り当
てられることはない。t＝t4の時点でvi(t)は再びwi(t)
よりも大きくなる。ここで、カウンタ142はカウント5に
リセットされ、そして更にフリップフロップ140は初期
ビットが再び割り当てられるようにセットされる。
【００５９】図１２の(a)はカウンタ142が0にリセット
される時点以前でvi(t)が特定しきい値vthrよりも既に
小さくなっている状況を示す。時点t＝t5においてコン
パレータ143の出力端145は再び"low"となり、そして出
力端146は"high"となる。インバータ153が"high"信号を
ANDゲート154の一入力端に与えるので、"high"信号はAN
Dゲート154とORゲート147を介してANDゲート148に与え
られる。カウンタ142はカウントを続ける。初期ビット
割当状態はこの様にしてカウント0（デシマル）が達成
されるまで維持される。そしてカウンタ142の出力端が
一時的に上昇する。この結果フリップフロップ141はAND
ゲート155を介してセットされる。ANDゲート156とORゲ
ート152を介してフリップフロップ141の高出力信号がカ
ウンタ142のセット入力端に与えられ、カウンタはその
後即座にカウント5（デシマル）にジャンプする。そし
てカウンタ142のそれ以降のダウンカウンティングは、
インバータ153がANDゲート154の一方の入力端に"low"信
号を与えるので、阻止される。時点t6以降当該サブバン
ドには何等のビット割当も行われない。
【００６０】図１２の(b)は「初期ビット割当が無い」
状態が開始されてからvi(t)がvthrとwi(t)の間の範囲に
充分長く維持されている状況を示している。時点t7でvi
はvth rよりも小さくなるであろう。その時点で出力端14
5は"low"となり、そして出力端146は"high"となるであ
ろう。
【００６１】この時点でフリップフロップ141はANDゲー
ト155を介してセットされ、そしてカウンタ142はANDゲ
ート156とORゲート152を介してカウント5にリセットさ
れる。この結果カウンタ142の出力端は"low"となりそし
てフリップフロップ141の出力端は"high"となる。これ
により、ビットは割当てられない。
【００６２】図１３はvi(t)が再び増大する状況を示し
ている。時点t8においてvi(t)はvthrよりも大きくな
る。出力端145はカウンタ142がカウントダウンするよう
に"high"となる。1インターバルの後vi(t)は再びvthrよ
りも小さくなる。出力端146は再び"high"になり、カウ
ンタはANDゲート156とORゲート152を介して5のカウント
にリセットされる。vi(t)が充分長い時間の間vthrより
も大きい場合には、カウンタ142は0までカウントダウン
することが出来る。t＝t9においてカウンタ142の出力端
は"high"となる。"high"信号がインバータ158を介して
与えられるANDゲート159によってフリップフロップ141
がリセットされ、その結果この時点で「ビット割当が行
われない」状態が終了し、そして「初期ビット割当が行
われない」状態に変化する。
【００６３】次にビットニードbmの単純な計算方法を説
明する。この計算に於いては対数表示が計算に於いて使
用される様々な大きさについて使用されている。これ
は、ビットニードの絶対精度ではなく相対精度がビット
ニードb1〜bMの計算に関係していると言う理由により可
能となる。
【００６４】対数表示に於いては数gはg＝rkによって近
似される（ここでrは1以上の固定された底でかつ巾kに
は整数が選択される）。数gはkの正しい選択によって最
も可能な方法で近似される。整数kはgの表示として使用
される。ビットニードbmを計算するには2個の数の乗算
と2個の数の加算がある。対数表示における乗算は巾の
加算に対応する。つまり、g1＝rk1及びg2＝rk2である場
合には、g1・g2の対数表示はk1＋k2となるであろう。
【００６５】これらの2個の数、g1とg2の加算の対数表
示に対しては次のことが成立する。g1＞g2とすると、g1
＋g2＝rk1＋T(k1−k2)が成立する。g1＋g2に対する対数
表示は従ってk1＋T(k1−k2)に等しくなる。T(k1−k2)は
表から導出することが出来る整数の形態の補正係数であ
る。図７はr＝21/16に対するこの型の表を示す。21/16
に等価なrの値はビットニードbmの正確な分析から得る
ことが出来る。
【００６６】線形固定点表示での通常の計算方法に代え
て、適切に選択された底rによる対数表示でのニードbm
の計算は、数の語長をかなり減らすことが出来る事にな
ろう。そしてベクトル｛w｝の計算には、マルチプライ
ア・アキュムレータを必要とせず、エントリーの数が制
限されたテーブルと単純なアキュムレータのみで良い。
図７の表は、例えば0.5kビット以下の内容を持つROMに
格納させることが出来る。ROM内にストアされている数
のシリーズは小さい。そしてこれらの数は特定の順番に
配置されている。従っていくつかのロジックを犠牲にす
ればさらにこの索引表を減少させることが可能となる。
【００６７】前述した2個の数の加算に対する対数表示
は、それ自身Zech対数の名前で知られていて、参照文献
(6)に記載されている（第191頁、第3章, セクション
4）。
【００６８】ビットニード決定手段6及びビット割当手
段7をソフトウェアにより実現することも可能である。
しかしながらハードウェアによる設計も又可能である。
例えば、図８はビットニード決定手段6のハードウェア
構成を示す。
【００６９】図８はシリアルに入力端70に与えられるサ
ブバンド信号SB1〜SBM内の対応信号ブロックを示してい
る。サブバンドSB1の第一サンプルs1が最初に与えら
れ、サブバンドSBMの最後のサンプルsqが最後に与えら
れる。
【００７０】最大サンプル決定手段71に於いて、各々の
信号ブロックに対して最大サンプルSFmが決定され、そ
の値はメモリ72にストアされる。2乗ユニット73におい
てサンプルは2乗され、そしてその後加算器74の一入力
端に与えられる。加算器74の出力端はメモリ75の入力端
に結合されている。そのメモリ75の出力端は加算器74の
第二入力端と除算器76の入力端に結合されている。参照
番号74, 75及び76の部分は、各信号ブロックに対する大
きさvmを決定し、図４におけるブロック16に対応してい
る。この目的のために信号ブロックSB3の第一サンプルs
1が2乗ユニット73内でサブバンド信号SBmに対して2乗さ
れ、そして加算器74においてメモリ75にストアされてい
る値（その値は瞬時に0になる）に加えられ、そしてそ
の後メモリ75にストアされる。続いて第二サンプルs2が
2乗され、メモリ75内にストアされている値に加えられ
そしてそのメモリにストアされる。これは最後のサンプ
ルsqが2乗され、そしてメモリ75内にストアされている
値に加算されるまで継続される。このようにして得られ
たメモリ75内の合計値は、
【数１０】 に等しくなり、これは除算器76内のqによる除算の後、
メモリ77内に係数vmとしてストアされる。同様の計算
が、ベクトル｛v｝の全ての係数がメモリ77内にストア
されるまでそれ以降のサブバンドの対応する信号ブロッ
クについて行われる。ビットニード決定手段6は、更に
マトリックス[D]の最大係数dm1をストアするメモリ78と
ベクトル｛wr｝の係数wr.mをストアするメモリ79とを含
む。メモリ77と78の出力端は乗算器80の入力端に結合さ
れている。乗算器80の出力端は、その一入力端がメモリ
82の入力端に結合されている加算器81の第一入力端に結
合されている。メモリ82の出力端は加算器81の第二入力
端と加算器83の第一入力端に結合されている。
【００７１】参照番号80, 81及び82の部分は、マトリッ
クス乗算[D]｛v｝を実行するものである。
【００７２】このオペレーションの間、メモリ78からの
値dm1に特定サブバンドmに対するメモリ77からの値v1を
乗算し、そしてその結果をその時点でのメモリ82内のそ
の時の値（この時は0）に加算器81により加算し、そし
てメモリ82内にストアする。この後dm2にv2を乗算しそ
してその結果をメモリ82内のその値に加算する。これ
は、dmMにvMを乗算しそしてその結果をメモリ82内にス
トアされている値に加算するまで継続される。その時点
で値
【数１１】 がメモリ82内にストアされる。加算器83によってメモリ
79にストアされている値wr.mがこの結果に加算される。
このようにして得られた値wmはメモリ84内にストアされ
る。この処理はベクトル｛w｝の全ての係数がメモリ84
内にストアされるまでそれ以降のサブバンド内の対応す
る信号ブロック内について反復される。
【００７３】続いて、各々のサブバンドSBmに対し、大
きさSFmとwMはメモリ72と84とから読み出され、ビット
ニードbmを最終的に決定する計算ユニットに与えられ
る。このビットニードはメモリ86内にストアされる。こ
の計算は、全てのビットニードb1〜bMがメモリ86内にス
トアされるまでそれ以降のサブバンドにも実行される。
【００７４】この処理は、M個の信号ブロックの順次の
シリーズに反復させる事が可能である。又、図8の構成
は、情報供給がシリアルであると言う事実を使用してい
る。信号ブロックがパラレルに供給される場合には、計
算を主としてパラレルに実行する事も可能である。これ
は、例えば、要素71, 73, 74, 75と76を有する回路をこ
の構成内にM個設ける事を意味する。この場合、要素80,
81, 82と83を有する回路もM個設ける。
【００７５】図９は、ビット割当手段7のハードウェア
の実施例を示す。ビット割当手段は、割り当てられるべ
き数のビットBがストアされているメモリ90と、値n1〜n
Mがストアされているメモリ91とビットニードb1〜bMが
ストアされているメモリ92とを有している。このメモリ
92を図8のメモリ86としても良い。割当サイクルの始め
に端子94から得られるBの初期値がメモリ90にストアさ
れる。更に、ビットニードbmに対する初期値がメモリ92
内にストアされ、一方メモリ91にはリセット信号によっ
て端子93に与えられるオール0がストアされる。
【００７６】続いて、検知器95がメモリ92内にストアさ
れているビットニードの最大値を決定する。これは、例
えば、出力端96で全てのビットニードb1〜bMを順次に読
み出しかつライン97を介して検知器95の入力端98にこれ
らのビットニードを与えることによって実現させても良
い。検知器95は最大ビットニードbjのインデックスを出
力端99に与える。このインデックスjは、各々nj, bjに
対する値がストアされているメモリ91と92内の位置をラ
イン100を介してアドレスするアドレスとして使用され
るので、これらの値は各出力端101と96で得られる事に
なる。検知器102がnj=0を検知すると、それは可制御ス
イッチS1, S2とS3の信号入力端を制御するための制御信
号を出力端103に与える。この時これらのスイッチは、
図面に示されている位置とは異なる位置にある。これ
は、減算器105内においてメモリ90の出力端106で得られ
る値Bから値a1・q+kを減算し、そしてこの新しい値をメ
モリ90内にストアするようにライン104を介してこのメ
モリの入力端107にこの新しい値を再び与える事を意味
する。更に、端子110で得られる値a1がライン108と109
を介してメモリ91の入力端111に与えられる。この時、
スイッチS4は図示の位置にある。この値a1は、njに対す
る新しい値としてメモリ91内にストアされる。減算器11
2内において、メモリ92の出力端96で得られる値bjから
値a2が減算される。この様にして得られた値はライン11
3と114を介して入力端115に与えられる。一方スイッチS
5が図示の位置にあるので、bjに対する新しい値をメモ
リ92内のメモリ位置bj内にストアさせることが可能とな
る。
【００７７】ここまでに記載した方法は、図５のブロッ
ク54に記載されている方法である。
【００７８】検知器102がnjが0でない事を検知すると、
制御信号は発生されないか、又は異なった制御信号が発
生される。メモリ90内にストアされている値Bから値c1q
が減算されそしてこの様にして得られた結果は再びメモ
リ90内にストアされる。加算器117内において、出力端1
01を介してメモリ91から読み出される値njに値c1が加算
される。再び、ライン108と109を介してnjに対する新し
い値はメモリ91内にストアさせるためにメモリ91の入力
端111に与えられる。
【００７９】更に、減算器112内において出力端96に表
れる値bjから値c2が減算され、そしてこのようにして得
られた値はメモリ92にストアさせるためにライン113と1
14を介して入力端115に与えられる。ここに記載されて
いる方法は図５に示される方法のブロック56に対応す
る。
【００８０】図５の方法には決定ブロック48, nj≧nmax
?が、bjをフラッグ値に等しくさせ（図５のブロック6
6）、そして（必要に応じて）njをnmaxに等しくさせる
ことも示されている。図９の回路においてはこのことは
nj≧nmax検知器118によって考慮されている。検知器118
がnj≧nmaxである状況を検知すると、それは出力端119
に制御信号を発生する。これは可制御スイッチS4の制御
入力端に与えられ、かつORゲート120を介して可制御ス
イッチS5の制御入力端に与えられる（この時これらのス
イッチは図に示される位置とは反対の位置にある）。こ
の様にして端子121に与えられる値nmaxはメモリ91の入
力端111に与えられる。この時nmaxはメモリ91内のnjに
対するメモリ位置にストアされる。この様にして、ブロ
ック122からのフラッグ値が、そのフラッグ値がメモリ9
2内のbjに対するメモリ位置内にストアされるように入
力端115に与えられる。
【００８１】検知器118の出力信号を検知し、かつこの
信号の検知に基づいてnmax及びフラッグ値をストアさせ
るためにメモリ91と92にロードパルスのみを与える（図
示しない）中央制御ユニットが存在することは明らかで
あろう。この場合メモリ内での値Bは不変であるのでロ
ードパルスはメモリ90には与えられない。
【００８２】更にnjが0に等しくかつB＜a1・q＋xである
場合には、bjにはフラッグ値が割り当てられる（図５の
ブロック50, 52及び66参照）。そして図９の回路は検知
器123とANDゲート124を含む。検知器102と検知器123の
両方が決定信号を発生させた場合、スイッチS5は図示さ
れた位置とは反対の位置に再びセットされ、フラッグ値
bFが位置j内のメモリ92にストアされる。この場合中央
プロセッサはメモリ92にのみロードパルスを発生させ、
メモリ90と91にはロードパルスを発生させない。
【００８３】図６に記載されている初期のビット割当
を、例えば、中央コントローラからの必要な制御及びア
ドレス信号による制御によって、ここで実施することも
可能であることは明らかであろう。このことは、上記の
説明の後には当業者においては極めて容易に実行できる
事項であるのでこれについてのより詳細な説明は省略す
る。
【００８４】図１０は、以上記載したようなサブバンド
コーダのトランスミッタ内での使用態様、特に磁気記録
担体上の一本以上のトラック内に量子化されたサブバン
ド信号を記録するための記録装置の形態のトランスミッ
タの使用態様を示す。
【００８５】参照番号130のセクションは、出力端4.1〜
4.Mでの量子化されたサブバンド信号を発生する、ここ
までに述べた形態のサブバンドコーダである。
【００８６】参照番号131のセクションは、これらの信
号を出力端132で得られる第二デジタル信号に変換す
る。この第二デジタル信号はフォーマットが先行技術文
献(2a)と(2b)において広範に議論されている順次のフレ
ームを有する。ブロック131の構造もこれらの文献に於
いて説明されている。
【００８７】参照番号133のセクションは、例えば磁気
記録担体134のような記録担体上に記録するのに適した
第二デジタル信号を発生させる。ユニット133は8-to-10
コンバータを有する。この型のコンバータにおいてはシ
リアルな情報ストリームの中の8ビットデータ語が10ビ
ットコード語に変換される。更にインターリービングを
かけてもよい。これら全てのことは（記録担体を再生す
る時）受信側で受信される情報のエラー補正を可能とす
る目的のためである。
【００８８】ブロック133の出力信号は、信号を記録担
体134上の一本以上の長さ方向のトラックに記録する記
録手段135に与えられる。記録手段135は1個以上の記録
ヘッド136を有している。
【００８９】図１０の構成のより詳しい説明には先行技
術文献(8)（必要に応じてこの文献の内容も本特許出願
明細書において記載されているものとみなす）を参照さ
れたい。
【００９０】更に、本発明は説明した例示の実施例のみ
に限定されないことに注意されたい。記述した実施例の
いくつかの修正が、請求項に記載された発明の範囲を逸
脱することなく実現することが可能である。
【００９１】ここまでは各サブバンド内に常に単一サブ
バンド信号（例えば、モノ信号）が存在している場合に
ついて、M個のサブバンド信号に対するビットニード決
定とビット割当について記載した。
【００９２】しかしながら、本発明をステレオ信号のサ
ブバンドエンコーディング用のサブバンドコーダに適用
することも可能である。その場合には、各サブバンド内
に2個のサブバンド信号、つまり右及び左サブバンド信
号が存在する事になる。
【００９３】以下にステレオ信号のサブバンドエンコー
ディングの2種類の任意の方法を説明する。
【００９４】第一の方法は上述した方法に於て右と左の
サブバンド信号を別々に処理することである。上述した
ようにM個のサブバンド信号SB1〜SBMは、この場合例え
ばM個の左側サブバンド信号である。前述した処理がこ
れらの左側のサブバンド信号について実行される。ビッ
トニード決定手段6内に於いて、まずビットニードb11〜
bM1が決定される。この後割り当てられるビットの数、
つまりn11〜nM1がビット割当手段7内で決定される。上
述した図５に関して説明した処理に於いては値Bがビッ
ト割当に使用された。この時Bは使用可能なビットの数
に等しい。本例の場合に於いては使用可能なビットBの
この数の半分がn11〜nM1を決定するのに使用されること
は明らかである。使用可能なビットの数の他の半分は右
側のサブバンド信号に対するビット割当に使用されるで
あろう。
【００９５】この第一の方法に対応したステレオ信号サ
ブバンドエンコーディング用の構成は図１で示される構
成を2個有している。この様な構成の第二部分はM個の右
側サブバンド信号を発生させる分割器2のようなサブバ
ンド分割器を有している。更にビットニード決定手段
は、ビットニードb1r〜bMrを決定するユニット6等によ
り構成され、そしてビット割当手段はそれから割り当て
られたビットn1r〜nMrの数を導出するユニット7等によ
り構成される。又この目的のために使用可能なビットの
実際の数の半分が使用可能である。
【００９６】ステレオ信号のサブバンドエンコーディン
グ用の第二の方法によるとビットニードb11〜bM1及びb
1r〜bM1及びb1r〜bMrは第一の方法と同様にして導出さ
れる。左及び右サブバンド信号に対するビット割当が別
々に実行される第一の方法と異なり、第二の方法に於い
ては2M個のビットニードb11〜bM1及びb1r〜bMrが、2M個
の入力端を当然有しているユニット7のようなビット割
当ユニットに与えられる。このユニットに於いて2M個の
n11〜nM1及びn1r〜nMrが、実際に使用可能となるビット
を根拠に図５に関しして記載された方法と同様な方法で
導出される。この目的のためにビット割当手段は2M個の
出力端を有している。
【００９７】ステレオ信号をエンコードする場合には、
yビットにより各々表示される、2M個のビット割当情報
に対する値が関係する。この事はステレオ信号に対する
ビット割当処理に対しB＝B0−2・y・Mビット以上のビット
は使用できないことを意味する。
【００９８】先行技術文献 (1) ヨーロッパ特許出願No. 289,080号 (2a) オランダ特許出願No. 89.01.401号 (2b) オランダ特許出願No. 90.00.338号 (3) EBU Techn. Review, No. 230, August 1988 (4) Philips Journal of Research 44,329-343, 1989 (5) IEEE ICASSP 80, Vol. 1, pp. 327-331, April 9-1
1, 1980 (6) F.J. MacWilliams 他著「エラー補正コードの理論
（The theory of errorcorrecting codes）」、 North
Holland publishing社、 1983刊 (7) ヨーロッパ特許出願No. 89201408.5号 (8) オランダ特許出願No. 90.00.635号
【図面の簡単な説明】
【図１】 (a)は本発明のエンコーディングシステム
を示し、(b)はサブバンド信号SB1〜SBM内の対応信号ブ
ロック（各信号ブロックはq個のサンプルを有する）を
示す。
【図２】 3ビット2進表示による量子化を示す。
【図３】 ビットニードb1, b2, …, の値の軸に対す
る位置を示す。
【図４】 ビットニードb1,… bM, を決定する方法を
示す。
【図５】 サブバンド内の信号ブロックにビットを割
り当てる方法を示す。
【図６】 初期ビット分布を示す。
【図７】 数の対数表示を利用した数の加算に使用さ
れる補正テーブルを示す。
【図８】 ビットニード決定手段のハードウェア構成
を示す。
【図９】 ビット割当手段の構成を示す。
【図１０】 磁気記録担体上に量子化されたサブバンド
信号を記録する記録装置の形態のトランスミッタの使用
形態を示す。
【図１１】 前記パワー値viに対答する別の割当状態を
示す。
【図１２】 前記パワー値viに対答する別の割当状態を
示す。
【図１３】 前記パワー値viに対答する別の割当状態を
示す。
【図１４】 別の割当状態の特徴となる制御信号を発生
させるユニットの回路図を示す。
【符号の説明】
1：入力端 2：サブバンドコーダ 9, 10, 14, 16, 18, 20, 22, 26, 28, 30, 32, 34, 40,
44, 46, 48, 50, 52, 54, 56, 58, 60, 66：ブロック 6：ビットニード決定手段 7：ビットニード割当手段 48：決定ブロック 70：入力端 71：最大サンプル決定手段 72, 75, 77, 78, 79, 82, 84, 86, 90,91, 92：メモリ 73：2乗ユニット 74, 81：加算器 76：除算器 80：乗算器 95, 102, 118, 120, 123：検知器 98, 111, 115：入力端 97, 100, 104, 113, 114：ライン 96, 99, 101, 103, 106, 119：出力端 112：減算器 120：ORゲート 121：端子 122：ブロック 131：ブロック 133：ユニット 134：磁気記録担体 135：記録手段 141：SRフリップフロップ 142：カウンタ 143：コンパレータ 144, 145, 146：出力端 147, 152：ORゲート 148, 149, 154, 155, 156, 159：ANDゲート 150, 153, 158：インバータ
フロントページの続き (73)特許権者 590000248 Ｇｒｏｅｎｅｗｏｕｄｓｅｗｅｇ １, 5621 ＢＡ Ｅｉｎｄｈｏｖｅｎ， Ｔ ｈｅ Ｎｅｔｈｅｒｌａｎｄｓ (72)発明者 ロベルト・ゲルブランド・ファン・デ ア・ウォール オランダ国 アインドーフェン フルー ネヴァウツウェッハ １ (72)発明者 レオン・マリア・ファン・デ・ケルクホ フ オランダ国 アインドーフェン フルー ネヴァウツウェッハ １ (56)参考文献 特開 昭58−78200（ＪＰ，Ａ) 特開 昭59−214346（ＪＰ，Ａ) 特開 昭60−96041（ＪＰ，Ａ) 特開 昭60−169249（ＪＰ，Ａ) 特開 平３−29376（ＪＰ，Ａ) 特開 昭63−285032（ＪＰ，Ａ) 米国特許5471350（ＵＳ，Ａ) 欧州特許出願公開400222（ＥＰ，Ａ １) (58)調査した分野(Int.Cl.6，ＤＢ名) H03M 9/00 G10L 7/04 H04B 14/04

Claims (9)

    (57)【特許請求の範囲】
  1. 【請求項１】 特定サンプリング周波数FSを有する、例
    えば、デジタルオーディオ信号のような広帯域デジタル
    信号をサブエンコーディングするサブバンドコーダを有
    し、前記サブバンドコーダが、前記広帯域デジタル信号
    に対して、サンプリング周波数が低減された複数のM個
    のサブバンド信号を発生させる信号分割手段を含み、そ
    の目的のために前記分割手段が、周波数と共に変化する
    m（1≦m≦M）個のバンドを有する順次サブバンドに前記
    広帯域デジタル信号を分割する、エンコーディングシス
    テムであって、このエンコーディングシステムが、更
    に、ブロック毎に前記各々のサブバンド信号を量子化す
    る量子化手段を有し、量子化されたサブバンド信号が順
    次信号ブロックを有し、サブバンドSBm内の各々の信号
    ブロックがq個のサンプルを有し、信号ブロック内のq個
    のサンプルがnmビットによって各々表され、前記量子化
    手段が、前記サブバンド内の対応する信号ブロックの信
    号ブロック毎にビットニードbmを決定するビットニード
    決定手段を含み、そのビットニードが前記サブバンドSB
    m内の信号ブロック内のサンプルを表すビットの数に関
    係していて、そして前記量子化手段が、前記値nm（mは1
    〜M）を得るように前記ニード決定手段によって決定さ
    れるビットの前記ニードに応答して前記種々のサブバン
    ドにビットBの使用可能な量を割り当てるビット割当手
    段を含み、そして、このエンコーディングシステムが、
    更に順次フレームを有する第二デジタル信号のフレーム
    内の信号ブロック内のある数のビットで量子化される前
    記サンプルを適正化する適正化手段を有し、前記適正化
    手段が、更にフレーム内の前記スケールファクタ情報を
    適正化する様に構成されていて、その情報がxビット語
    を有し、xビット語が信号ブロック内の前記サンプルに
    関係するスケールファクタを表示する、エンコーディン
    グシステムに於て、前記ビットニード決定手段が、前記
    サブバンド内の対応する信号ブロックに対してサブバン
    ドSBm内の信号ブロック内のパワーvmを推定し、前記シ
    グナルブロック内の前記最大値を有する前記サンプルSF
    mを決定し、次の式によって前記大きさwmを計算し、 【数１】 次の式によってbmを計算し、 【数２】 ここで、dmiはM×M内のマトリックス係数[D]で、このマ
    トリックス係数は、前記サブバンドi内の前記信号ブロ
    ック内の前記信号によりマスクされた前記サブバンドm
    のパワーの前記値を計算するために前記サブバンドi内
    の前記パワーviに乗算される前記係数を示し、wr.mは前
    記サブバンドm内のマスキングしきい値の尺度で、そし
    てK1, K2及びK3が常数であるように構成されている事を
    特徴とするエンコーディングシステム。
  2. 【請求項２】 式 【数３】 からwmを計算する際に、前記ビットニード決定手段が、
    大きさdmi, vi, wm及びwr.mに対し対数表示を使用する
    事を特徴とする請求項１記載のエンコーディングシステ
    ム。
  3. 【請求項３】 前記ビットニード決定手段が、この目的
    に対し、対数表示により与えられる数を加算しかつ乗算
    する手段を有する事を特徴とする請求項２記載のエンコ
    ーディングシステム。
  4. 【請求項４】 K1=1, K2=1/√3及びK3が、望ましくは、
    1又は0である事を特徴とする請求項１、２又は３記載の
    エンコーディングシステム。
  5. 【請求項５】 K1=0.5である事を特徴とする請求項４記
    載のエンコーディングシステム。
  6. 【請求項６】 式 【数４】 に従って、サブバンドSBm内の信号ブロックの前記パワ
    ーvmを前記サブバンド内の対応信号ブロックに対し推定
    するように構成されている事を特徴とする請求項１〜５
    の何れかに記載のエンコーディングシステム。
  7. 【請求項７】 請求項１〜６の何れかに記載の前記エン
    コーディングシステムを有するトランスミッタ。
  8. 【請求項８】 前記トランスミッタが、記録担体上のト
    ラック内に前記量子化されたサブバンド信号を記録する
    記録手段の形態を有する請求項７に記載のトランスミッ
    タ。
  9. 【請求項９】 前記記録担体が磁気記録担体である事を
    特徴とする請求項８に記載のトランスミッタ。
JP3138388A 1990-05-14 1991-05-14 サブバンドコーダを有するエンコーディングシステム及びエンコーディングシステムを有するトランスミッタ Expired - Fee Related JP2931697B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
NL9001128 1990-05-14
NL9001128A NL9001128A (nl) 1990-05-14 1990-05-14 Kodeerinrichting bevattende een subbandkoder, en een zender voorzien van de kodeerinrichting.

Publications (2)

Publication Number Publication Date
JPH04250723A JPH04250723A (ja) 1992-09-07
JP2931697B2 true JP2931697B2 (ja) 1999-08-09

Family

ID=19857093

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3138388A Expired - Fee Related JP2931697B2 (ja) 1990-05-14 1991-05-14 サブバンドコーダを有するエンコーディングシステム及びエンコーディングシステムを有するトランスミッタ

Country Status (8)

Country Link
EP (1) EP0457391B1 (ja)
JP (1) JP2931697B2 (ja)
KR (1) KR0186000B1 (ja)
AT (1) ATE118933T1 (ja)
DE (1) DE69107511T2 (ja)
HK (1) HK61696A (ja)
NL (1) NL9001128A (ja)
SK (1) SK138291A3 (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0554934B1 (en) * 1992-02-03 2001-11-21 Koninklijke Philips Electronics N.V. Transmission of digital wideband signals
ATE209406T1 (de) * 1992-02-03 2001-12-15 Koninkl Philips Electronics Nv Übertragung von digitalen breitbandsignalen
EP0573103B1 (en) * 1992-06-02 1999-08-11 Koninklijke Philips Electronics N.V. Digital transmission system
TW221836B (ja) * 1992-06-09 1994-03-21 Philips Electronics Nv
JP3188013B2 (ja) 1993-02-19 2001-07-16 松下電器産業株式会社 変換符号化装置のビット配分方法
KR100321015B1 (ko) * 1993-10-27 2002-06-20 요트.게.아. 롤페즈 제1및제2주신호성분을송수신하는송수신기
EP0775389B1 (en) * 1994-05-02 2002-12-18 Koninklijke Philips Electronics N.V. Encoding system and encoding method for encoding a digital signal having at least a first and a second digital signal component
JP3830106B2 (ja) * 1994-05-19 2006-10-04 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴイ 広帯域ディジタル信号の信号スペクトルを規定し、かつこの信号スペクトルに応じてビット配置情報を得る機構
EP0717392B1 (en) * 1994-05-25 2001-08-16 Sony Corporation Encoding method, decoding method, encoding-decoding method, encoder, decoder, and encoder-decoder
US5818943A (en) * 1994-10-25 1998-10-06 U.S. Philips Corporation Transmission and reception of a first and a second main signal component
DE69525836T2 (de) * 1994-11-04 2002-11-21 Koninkl Philips Electronics Nv Kodierung und dekodierung eines breitbandigen digitalen informationssignals
EP0749647B1 (en) * 1995-01-09 2003-02-12 Koninklijke Philips Electronics N.V. Method and apparatus for determining a masked threshold
JPH10512131A (ja) 1995-10-24 1998-11-17 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ サブバンドエンコーダ／デコーダにおける反復復号化および符号化
JPH11502394A (ja) * 1996-01-12 1999-02-23 フィリップス、エレクトロニクス、ネムローゼ、フェンノートシャップ 広帯域デジタル情報信号を送信するための送信機とその方法、及び受信機
JP3793235B2 (ja) * 1996-02-08 2006-07-05 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ ２チャネル伝送及び１チャネル伝送に適合するｎチャネル伝送
ES2217385T3 (es) * 1996-02-08 2004-11-01 Koninklijke Philips Electronics N.V. Transmision de 7 canales compatible con la transmision de 5 canale.
DE19613643A1 (de) * 1996-04-04 1997-10-09 Fraunhofer Ges Forschung Verfahren zum Codieren eines mit einer niedrigen Abtastrate digitalisierten Audiosignals
WO1997038493A1 (en) * 1996-04-10 1997-10-16 Philips Electronics N.V. Encoding of a plurality of information signals

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5471350A (en) 1990-03-20 1995-11-28 U.S. Philips Corporation Record carrier with alternating frames and interframe gaps

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5471350A (en) 1990-03-20 1995-11-28 U.S. Philips Corporation Record carrier with alternating frames and interframe gaps

Also Published As

Publication number Publication date
HK61696A (en) 1996-04-19
EP0457391B1 (en) 1995-02-22
JPH04250723A (ja) 1992-09-07
SK138291A3 (en) 1995-07-11
KR910021052A (ko) 1991-12-20
KR0186000B1 (ko) 1999-04-15
DE69107511D1 (de) 1995-03-30
ATE118933T1 (de) 1995-03-15
EP0457391A1 (en) 1991-11-21
NL9001128A (nl) 1991-12-02
DE69107511T2 (de) 1995-09-07

Similar Documents

Publication Publication Date Title
JP2931697B2 (ja) サブバンドコーダを有するエンコーディングシステム及びエンコーディングシステムを有するトランスミッタ
JP2931696B2 (ja) サブバンドコーダを有するエンコーディングシステム及びエンコーディングシステムを有するトランスミッタ
US5367608A (en) Transmitter, encoding system and method employing use of a bit allocation unit for subband coding a digital signal
US4142071A (en) Quantizing process with dynamic allocation of the available bit resources and device for implementing said process
US5365553A (en) Transmitter, encoding system and method employing use of a bit need determiner for subband coding a digital signal
US5649053A (en) Method for encoding audio signals
US5294925A (en) Data compressing and expanding apparatus with time domain and frequency domain block floating
JP2906646B2 (ja) 音声帯域分割符号化装置
US4882754A (en) Data compression system and method with buffer control
EP0289080B1 (en) System for subband coding of a digital audio signal
KR100397690B1 (ko) 데이터부호화장치및그방법
EP0575110B1 (en) Compressing and expanding digital signals
US5491773A (en) Encoding system comprising a subband coder for subband coding of a wideband digital signal constituted by first and second signal components
JPH0651795A (ja) 信号量子化装置及びその方法
NL9100173A (nl) Subbandkodeerinrichting, en een zender voorzien van de kodeerinrichting.
US5588024A (en) Frequency subband encoding apparatus
US6466912B1 (en) Perceptual coding of audio signals employing envelope uncertainty
JPH09134200A (ja) ディジタル・オーディオ符号化方法及びその装置
KR100556505B1 (ko) 재생 및 기록 장치, 디코딩 장치, 기록 장치, 재생 및 기록 방법, 디코딩 방법, 및 기록 방법
EP1139336A2 (en) Determination of quantizaion coefficients for a subband audio encoder
EP0589140B1 (en) Bit allocation method in subband coding
JPH08307281A (ja) 非線形量子化方法及び非線形逆量子化方法
CA2053133C (en) Method for coding and decoding a sampled analog signal having a repetitive nature and a device for coding and decoding by said method
EP0707761B1 (en) Arrangement for determining a signal spectrum of a wideband digital signal and for deriving bit allocation information in response thereto
KR100205472B1 (ko) 양자화 시스템

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19990428

LAPS Cancellation because of no payment of annual fees