JP2923866B2 - Method for manufacturing semiconductor device - Google Patents
Method for manufacturing semiconductor deviceInfo
- Publication number
- JP2923866B2 JP2923866B2 JP8275934A JP27593496A JP2923866B2 JP 2923866 B2 JP2923866 B2 JP 2923866B2 JP 8275934 A JP8275934 A JP 8275934A JP 27593496 A JP27593496 A JP 27593496A JP 2923866 B2 JP2923866 B2 JP 2923866B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- semiconductor substrate
- silica
- tungsten
- silica film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
Description
【０００１】[0001]
【発明の属する技術分野】この発明は、半導体装置の製
造方法に係り、特に、半導体基板におけるエッジ部の膜
の除去を行う場合に用いて好適な半導体装置の製造方法
に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device, and more particularly to a method for manufacturing a semiconductor device suitable for removing a film at an edge portion of a semiconductor substrate.
【０００２】[0002]
【従来の技術】近年、半導体装置の微細化が進展してき
ているが、このような微細化に伴い、ビアホール（via
hole：上下層配線間を接続するために用いられる穴）の
径も小さくなるため、従来より用いられてきたスパッタ
法により、ビアホール内に導電材料を均一に形成するこ
とが困難となってきている。上述したような理由から、
現在においては、減圧気相成長法を用いたタングステン
の埋込み技術が広範に採用されている。2. Description of the Related Art In recent years, miniaturization of semiconductor devices has been progressing.
Since the diameter of the hole (hole used to connect the upper and lower wiring layers) also becomes smaller, it has become difficult to uniformly form a conductive material in the via hole by the sputtering method conventionally used. . For the reasons mentioned above,
At present, a technique of embedding tungsten using a low pressure vapor phase epitaxy is widely used.
【０００３】上述したタングステンの埋込み技術として
は、タングステン膜を成膜した後、ドライエッチング技
術によりエッチバックを行い、ビアホール内にのみタン
グステンを残す方法、あるいは、化学機械研磨（ＣＭ
Ｐ:chemical and mechanical polishing）によりタング
ステンを除去し、ビアホール内にのみタングステンを残
す方法などがある。現在では、半導体デバイスの表面段
差の平坦化が要求されるという理由から、後者の方法が
注目されている。As the above-mentioned tungsten embedding technology, a method of forming a tungsten film, performing etch-back by dry etching technology, and leaving tungsten only in a via hole, or chemical mechanical polishing (CM)
There is a method of removing tungsten by chemical and mechanical polishing (P) and leaving tungsten only in the via hole. At present, the latter method has attracted attention because it requires flattening of surface steps of a semiconductor device.
【０００４】しかし、タングステンの埋込み技術とし
て、上述した後者の方法を用いると、シリコンウェハ等
の半導体基板の側面部（以下、ベベル部と称す）に形成
されているタングステンを的確に除去することができな
い。このため、ベベル部に残留したタングステンが後工
程で剥離する結果、タングステンが半導体基板の表面に
付着し、製品の歩留まりが低下する。However, if the latter method described above is used as a technique for embedding tungsten, it is possible to accurately remove tungsten formed on a side surface (hereinafter referred to as a bevel portion) of a semiconductor substrate such as a silicon wafer. Can not. Therefore, as a result of the tungsten remaining in the bevel portion being peeled off in a later step, the tungsten adheres to the surface of the semiconductor substrate, and the yield of the product is reduced.
【０００５】このような不具合を解消する手段として
は、例えば特開平２−１４２１１５号公報に記載の技術
が知られている。当該公報記載の技術は、前工程で形成
された膜のエッジ剥離幅よりも次工程で形成される膜の
エッジ剥離幅を狭くすることにより、前工程で形成され
た膜の端部が剥がれることを防止するようにしたもので
ある。As a means for solving such a problem, for example, a technique described in Japanese Patent Application Laid-Open No. 2-142115 is known. The technique described in the publication discloses that the edge of the film formed in the previous step is peeled off by making the edge peel width of the film formed in the next step narrower than the edge peel width of the film formed in the previous step. Is to be prevented.
【０００６】図３は、従来技術による半導体基板のベベ
ル部に形成された膜の除去工程を示した要部の断面図で
ある。まず、シリコンウェハ等の半導体基板３１の上に
形成された層間絶縁膜３２の上に、バリアメタルとして
の機能を有するチタン膜３３及び窒化チタン膜３４をメ
タライズ技術を用いて被着させる。この後、窒化チタン
膜３４の上にタングステン膜３５を減圧気相成長法を用
いて堆積させる（同図（ａ））。次に、タングステン膜
３５の上にフォトレジスト３６を塗布した後、半導体基
板周辺部分のみを露光することにより、半導体基板周辺
のフォトレジストを除去する（同図（ｂ））。次に、半
導体基板周辺における露出したタングステン膜３５をド
ライエッチング技術を用いて除去する（図３（ｃ））。
次に、フォトレジスト３６を剥離する（同図（ｄ））。
最後に、タングステン膜３５を化学機械研磨（ＣＭＰ）
を用いて研磨し除去する（同図（ｅ））。FIG. 3 is a sectional view of a main part showing a step of removing a film formed on a bevel portion of a semiconductor substrate according to the prior art. First, a titanium film 33 and a titanium nitride film 34 having a function as a barrier metal are deposited on an interlayer insulating film 32 formed on a semiconductor substrate 31 such as a silicon wafer using a metallization technique. Thereafter, a tungsten film 35 is deposited on the titanium nitride film 34 by using a low pressure vapor phase epitaxy (FIG. 1A). Next, after a photoresist 36 is applied on the tungsten film 35, the photoresist around the semiconductor substrate is removed by exposing only the periphery of the semiconductor substrate (FIG. 2B). Next, the exposed tungsten film 35 around the semiconductor substrate is removed by using a dry etching technique (FIG. 3C).
Next, the photoresist 36 is removed (FIG. 4D).
Finally, chemical mechanical polishing (CMP) of the tungsten film 35
Then, it is polished and removed using (FIG. 1E).
【０００７】[0007]
【発明が解決しようとする課題】しかしながら、上述し
た従来技術においては下記のような問題があった。すな
わち、従来技術では、シリコンウェハ等の半導体基板周
辺の除去を行うためのマスクとしてフォトレジストを使
用しているため、換言すれば、フォトリソグラフィ技術
を用いているため、半導体基板周辺の除去を行うために
は、フォトレジスト塗布工程、露光工程、現像工程とい
った多数の工程が必要となる。この結果、製品の工期が
長くなるという不具合があった。また、従来技術では、
上述したように半導体基板周辺の除去を行うための工程
数が多くなるため、半導体基板表面に付着するパーティ
クルも多くなる。この結果、製品の歩留まりが低下する
という不具合があった。However, the above-mentioned prior art has the following problems. That is, in the related art, since a photoresist is used as a mask for removing the periphery of a semiconductor substrate such as a silicon wafer, in other words, since the photolithography technique is used, the periphery of the semiconductor substrate is removed. For this purpose, many steps such as a photoresist coating step, an exposure step, and a development step are required. As a result, there was a problem that the work period of the product was prolonged. In the prior art,
As described above, since the number of steps for removing the periphery of the semiconductor substrate increases, the number of particles attached to the surface of the semiconductor substrate also increases. As a result, there is a problem that the yield of products is reduced.
【０００８】この発明は、上述の事情に鑑みてなされた
もので、マスク形成工程数を削減することにより、製品
の工期の短縮化及び歩留まりの向上を図ることのできる
半導体装置の製造方法を提供することを目的としてい
る。The present invention has been made in view of the above circumstances, and provides a method of manufacturing a semiconductor device capable of reducing the number of mask forming steps, thereby shortening the work period of a product and improving the yield. It is intended to be.
【０００９】[0009]
【課題を解決するための手段】上記課題を解決するため
に、請求項１記載の発明は、半導体基板上に所定の膜を
形成する工程と、形成された膜の一部を除去する工程と
を有する半導体装置の製造方法に係り、前工程で形成さ
れた膜の上にシリカ膜を回転塗布法で形成する第１ａの
工程と、該シリカ膜をマスクにして上記膜の露出してい
る領域を除去する第２ａの工程と、上記第１ａの工程で
形成された上記シリカ膜を除去する第３ａの工程とを有
し、かつ、上記第１ａの工程では、上記シリカを回転塗
布する際に、上記半導体基板のエッジから所望の距離だ
け内側に、上記シリカ膜を溶解除去する溶媒を吐出させ
ることで、上記半導体基板周辺のシリカ膜を除去するこ
とを特徴としている。In order to solve the above-mentioned problems, the invention according to claim 1 includes a step of forming a predetermined film on a semiconductor substrate and a step of removing a part of the formed film. A first step of forming a silica film by a spin coating method on a film formed in a previous step, and a region where the film is exposed using the silica film as a mask. And a 3a step of removing the silica film formed in the 1a step. In the 1a step, when the silica is spin-coated, The method is characterized in that a silica film around the semiconductor substrate is removed by discharging a solvent for dissolving and removing the silica film inside a desired distance from an edge of the semiconductor substrate.
【００１０】また、請求項２記載の発明は、半導体基板
上にタングステン膜を形成する工程と、形成された該タ
ングステン膜の一部を除去する工程を有する半導体装置
の製造方法に係り、上記タングステン膜の上にシリカ膜
を回転塗布法で形成する第１ｂの工程と、該シリカ膜を
マスクにして上記タングステン膜の露出している領域を
除去する第２ｂの工程と、上記第１ｂの工程で形成され
た上記シリカ膜を除去する第３ｂの工程とを有し、か
つ、上記第１ｂの工程では、上記シリカを回転塗布する
際に、上記半導体基板のエッジから所望の距離だけ内側
に、上記シリカ膜を溶解除去する溶媒を吐出させること
で、上記半導体基板周辺のシリカ膜を除去することを特
徴としている。The invention according to claim 2 relates to a method of manufacturing a semiconductor device, comprising a step of forming a tungsten film on a semiconductor substrate and a step of removing a part of the formed tungsten film. A 1b step of forming a silica film on the film by spin coating, a 2b step of removing the exposed area of the tungsten film using the silica film as a mask, and a 1b step of 3b step of removing the formed silica film, and in the 1b step, when the silica is spin-coated, the silica is rotated inward by a desired distance from an edge of the semiconductor substrate. By discharging a solvent for dissolving and removing the silica film, the silica film around the semiconductor substrate is removed.
【００１１】請求項３記載の発明は、半導体基板上にタ
ングステン膜を形成する工程と、形成された該タングス
テン膜を除去する工程を有する半導体装置の製造方法に
係り、上記タングステン膜の上にシリカ膜を回転塗布法
で形成する第１ｃの工程と、該シリカ膜をマスクにして
上記タングステン膜の露出している領域を除去する第２
ｃの工程と、化学機械研磨を用いて、上記第１ｃの工程
で形成された上記シリカ膜及び上記タングステン膜を連
続して除去する第３ｃの工程とを有し、かつ、上記第１
ｃの工程では、上記シリカを回転塗布する際に、上記半
導体基板のエッジから所望の距離だけ内側に、上記シリ
カ膜を溶解除去する溶媒を吐出させることで、上記半導
体基板周辺のシリカ膜を除去することを特徴としてい
る。[0013] The invention according to claim 3 relates to a method of manufacturing a semiconductor device having a step of forming a tungsten film on a semiconductor substrate and a step of removing the formed tungsten film. A first step of forming a film by a spin coating method, and a second step of removing an exposed region of the tungsten film using the silica film as a mask.
c) and a step 3c of continuously removing the silica film and the tungsten film formed in the step 1c using chemical mechanical polishing, and
In the step (c), when spin-coating the silica, a solvent for dissolving and removing the silica film is ejected inside a desired distance from the edge of the semiconductor substrate to remove the silica film around the semiconductor substrate. It is characterized by doing.
【００１２】また、請求項４記載の発明は、請求項１，
２又は３記載の半導体装置の製造方法に係り、上記溶媒
が、イソプロピルアルコール及び酢酸ブチルの中から選
択された少なくとも１を主体としてなることを特徴とし
ている。[0012] The invention described in claim 4 is the first invention.
4. The method for manufacturing a semiconductor device according to item 2 or 3, wherein the solvent is mainly composed of at least one selected from isopropyl alcohol and butyl acetate.
【００１３】[0013]
【作用】この発明の構成によれば、シリカ膜をマスクに
して前工程で形成された膜の露出している領域を除去す
るため、従来のように半導体基板周辺の除去を行うため
のマスクとしてフォトレジストを使用していた場合のご
とく、フォトレジスト塗布工程、露光工程、現像工程と
いった多くの工程が不要となり、この結果、工程数が削
減される。これにより、製品の工期が短縮する。また、
工程数の削減により、半導体基板の表面に付着するパー
ティクルが低減する結果、製品の歩留まりが向上する。According to the structure of the present invention, since the exposed region of the film formed in the previous step is removed by using the silica film as a mask, it is used as a conventional mask for removing the periphery of the semiconductor substrate. As in the case where a photoresist is used, many steps such as a photoresist coating step, an exposure step, and a development step become unnecessary, and as a result, the number of steps is reduced. This shortens the construction period of the product. Also,
The reduction in the number of steps reduces particles adhering to the surface of the semiconductor substrate, thereby improving the product yield.
【００１４】[0014]
【発明の実施の形態】以下、図面を参照して、この発明
の実施の形態について説明する。説明は、実施例を用い
て具体的に行う。 ◇第１実施例 図１（ａ）〜（ｅ）は、この発明の第１実施例による半
導体装置の製造工程を示したものであり、要部の断面図
である。以下、各工程毎に具体例を挙げて詳細に説明す
る。まず、半導体基板１の上に形成された層間絶縁膜２
の上に、温度が例えば３００〜４００゜Ｃ、圧力が例え
ば３〜５ｍＴｏｒｒ、パワーが例えば２〜３ＫＷの条件
の下で、メタライズ技術を用いて、チタン膜３及び窒化
チタン膜４を被着させる。さらに、窒化チタン膜４の上
にタングステン膜５を形成する（図１（ａ）参照）。Embodiments of the present invention will be described below with reference to the drawings. The description will be specifically made using an embodiment. First Embodiment FIGS. 1A to 1E show a manufacturing process of a semiconductor device according to a first embodiment of the present invention, and are sectional views of main parts. Hereinafter, each step will be described in detail with specific examples. First, an interlayer insulating film 2 formed on a semiconductor substrate 1
Under the conditions of a temperature of, for example, 300 to 400 ° C., a pressure of, for example, 3 to 5 mTorr, and a power of, for example, 2 to 3 KW, a titanium film 3 and a titanium nitride film 4 are deposited by using a metallization technique. . Further, a tungsten film 5 is formed on the titanium nitride film 4 (see FIG. 1A).
【００１５】この場合、上述したタングステン膜５は、
流量比が例えば１〜２のＷＦ6／ＳｉＨ4ガスを使用し、
温度が例えば４００〜６００゜Ｃ、圧力が例えば数〜数
十Ｔｏｒｒの条件、及び、流量比が例えば０.１〜０.２
のＷＦ6／Ｈ2ガスを使用し、温度が例えば４００〜５０
０゜Ｃ、圧力が例えば８０〜１２０Ｔｏｒｒの条件の下
で、減圧気相成長法を用いて形成する。In this case, the above-described tungsten film 5
Using a WF 6 / SiH 4 gas having a flow rate ratio of, for example, 1 to 2,
The temperature is, for example, 400 to 600 ° C., the pressure is, for example, several to several tens of Torr, and the flow ratio is, for example, 0.1 to 0.2.
WF 6 / H 2 gas is used, and the temperature is 400 to 50, for example.
Under a condition of 0 ° C. and a pressure of, for example, 80 to 120 Torr, it is formed by using a reduced pressure vapor deposition method.
【００１６】次に、シリコンウェハ等の半導体基板１を
回転塗布機の回転台（図示略）上に載置した状態で回転
させながら、薬液滴下量が例えば数ｃｃ、回転塗布機の
回転数が例えば２０００〜５０００ｒｐｍ、スピン加速
時間が例えば０.１〜０.３ｓｅｃの条件の下で、上述し
たタングステン膜５の上に液状のシリカ（silica：無水
ケイ酸）を滴下してシリカ膜６を形成する（同図（ｂ）
参照）。この場合、上述したタングステン膜５の上にシ
リカ膜６を形成する際に、半導体基板１を回転させた状
態で半導体基板１のエッジから所望の距離だけ内側に、
ノズル（図示略）を使用してイソプロピルアルコール
（ＩＰＡ）、酢酸ブチル等を吐出させることにより、周
辺を除去する。Next, while the semiconductor substrate 1 such as a silicon wafer is placed on a turntable (not shown) of the spin coating machine and rotated, the amount of drug drops is several cc, for example, and the rotation speed of the spin coating machine is reduced. Liquid silica (silica: silicic anhydride) is dropped on the above-mentioned tungsten film 5 under the conditions of, for example, 2000 to 5000 rpm and a spin acceleration time of, for example, 0.1 to 0.3 sec to form a silica film 6. ((B) in the same figure)
reference). In this case, when the silica film 6 is formed on the above-described tungsten film 5, the semiconductor substrate 1 is rotated inward by a desired distance from the edge of the semiconductor substrate 1 while the semiconductor substrate 1 is rotated.
The periphery is removed by discharging isopropyl alcohol (IPA), butyl acetate, or the like using a nozzle (not shown).
【００１７】次に、流量比が例えば５〜２０のＳＦ6／
Ｏ2ガスを使用し、圧力が例えば２０〜５０Ｐａ、パワ
ーが例えば３００〜６００Ｗの条件の下で、ドライエッ
チング技術を用いて、窒化チタン膜４の表面に露出した
タングステン膜５を除去する（同図（ｃ）参照）。次
に、エッチング技術を用いて、タングステン膜５の上に
形成されているシリカ膜６を除去する（同図（ｄ）参
照）。Next, a flow rate ratio of SF6 /
The tungsten film 5 exposed on the surface of the titanium nitride film 4 is removed by dry etching under the conditions of O2 gas, pressure of, for example, 20 to 50 Pa and power of, for example, 300 to 600 W (FIG. 1). (C)). Next, the silica film 6 formed on the tungsten film 5 is removed by using an etching technique (see FIG. 4D).
【００１８】最後に、回転数が例えば１０〜１００ｒｐ
ｍ、最適な荷重、裏面加圧の条件の下で、化学機械研磨
（ＣＰＭ）を用いて、窒化チタン膜４の上に形成されて
いるタングステン膜５を除去する（同図（ｅ）参照）。Finally, when the rotation speed is, for example, 10 to 100 rpm
The tungsten film 5 formed on the titanium nitride film 4 is removed by chemical mechanical polishing (CPM) under the conditions of m, an optimum load, and a backside pressure (see FIG. 3E). .
【００１９】上述したように、第１実施例によれば、半
導体基板１のエッジ部（側面部）に成膜したタングステ
ン膜５を除去する際のマスクとして、周辺部を除去した
シリカ膜６を使用しているため、マスク形成に要する工
程は１つの工程で済むことになる。したがって、従来の
ように半導体基板１周辺の除去を行うためのマスクとし
てフォトレジストを使用していた場合のごとく、フォト
レジスト塗布工程、露光工程、現像工程といった多くの
工程が不要となるため、工程数を削減することができ
る。これにより、製品の工期の短縮を図ることができ
る。As described above, according to the first embodiment, the silica film 6 from which the peripheral portion has been removed is used as a mask when the tungsten film 5 formed on the edge portion (side portion) of the semiconductor substrate 1 is removed. Since it is used, only one step is required for forming the mask. Therefore, as in the conventional case where a photoresist is used as a mask for removing the periphery of the semiconductor substrate 1, many steps such as a photoresist coating step, an exposure step, and a development step become unnecessary. The number can be reduced. Thereby, it is possible to shorten the construction period of the product.
【００２０】また、第１実施例によれば、上述したよう
に従来と比較して工程数を削減することができるため、
従来のように工程数が多いために半導体基板１表面にパ
ーティクルが付着する現象を極力抑制することができ
る。これにより、半導体基板１表面に付着するパーティ
クルを低減することができる結果、製品の歩留まりの向
上を図ることができる。Further, according to the first embodiment, as described above, the number of steps can be reduced as compared with the prior art.
Since the number of processes is large as in the related art, the phenomenon that particles adhere to the surface of the semiconductor substrate 1 can be suppressed as much as possible. As a result, particles adhering to the surface of the semiconductor substrate 1 can be reduced, so that the yield of products can be improved.
【００２１】◇第２実施例 図２（ａ）、（ｂ）は、この発明の第２実施例による半
導体装置の製造工程を示したものであり、要部の断面図
である。第２実施例では、後述するごとく、シリカ膜６
及びタングステン膜５を連続して除去する点が上述の第
１実施例と相異する点である。以下、各工程毎に具体例
を挙げて詳細に説明する。Second Embodiment FIGS. 2A and 2B show a manufacturing process of a semiconductor device according to a second embodiment of the present invention, and are sectional views of main parts. In the second embodiment, as described later, the silica film 6
The point that the tungsten film 5 is continuously removed is different from that of the first embodiment. Hereinafter, each step will be described in detail with specific examples.
【００２２】まず、上述の第１実施例と同様に、半導体
基板１の上部に形成された層間絶縁膜２の上に、温度が
例えば３００〜４００゜Ｃ、圧力が例えば３〜５ｍＴｏ
ｒｒ、パワーが例えば２〜３ＫＷの条件の下で、メタラ
イズ技術を用いて、チタン膜３及び窒化チタン膜４を被
着させる。さらに、窒化チタン膜４の上にタングステン
膜５を形成する。First, similarly to the above-described first embodiment, the temperature is set to, for example, 300 to 400 ° C. and the pressure is set to, for example, 3 to 5 mTo on the interlayer insulating film 2 formed on the semiconductor substrate 1.
Under conditions of rr and power of, for example, 2 to 3 KW, the titanium film 3 and the titanium nitride film 4 are deposited using a metallization technique. Further, a tungsten film 5 is formed on the titanium nitride film 4.
【００２３】この場合、上述したタングステン膜５は、
流量比が例えば１〜２のＷＦ6／ＳｉＨ4ガスを使用し、
温度が例えば４００〜６００゜Ｃ、圧力が例えば数〜数
十Ｔｏｒｒの条件、及び、流量比が例えば０.１〜０.２
のＷＦ6／Ｈ2ガスを使用し、温度が例えば４００〜５０
０゜Ｃ、圧力が例えば８０〜１２０Ｔｏｒｒの条件の下
で、減圧気相成長法を用いて形成する。In this case, the above-mentioned tungsten film 5
Using a WF 6 / SiH 4 gas having a flow rate ratio of, for example, 1 to 2,
The temperature is, for example, 400 to 600 ° C., the pressure is, for example, several to several tens of Torr, and the flow ratio is, for example, 0.1 to 0.2.
WF 6 / H 2 gas is used, and the temperature is 400 to 50, for example.
Under a condition of 0 ° C. and a pressure of, for example, 80 to 120 Torr, it is formed by using a reduced pressure vapor deposition method.
【００２４】次に、上述の第１実施例と同様に、半導体
基板１を回転塗布機の回転台（図示略）上に載置した状
態で回転させながら、薬液滴下量が例えば数ｃｃ、回転
塗布機の回転数が例えば２０００〜５０００ｒｐｍ、ス
ピン加速時間が例えば０.１〜０.３ｓｅｃの条件の下
で、上述したタングステン膜５の上に液状のシリカを滴
下してシリカ膜６を形成する。この場合、上述したタン
グステン膜５の上にシリカ膜６を形成する際に、半導体
基板１を回転させた状態で半導体基板１のエッジから所
定距離だけ内側に、ノズル（図示略）を使用してＩＰＡ
（イソプロピルアルコール）、酢酸ブチル等を吐出させ
ることにより、周辺を除去する。Next, in the same manner as in the first embodiment, while the semiconductor substrate 1 is being rotated while being mounted on a turntable (not shown) of the spin coating machine, the lower amount of the drug droplet is reduced by several cc, for example. Liquid silica is dropped on the above-described tungsten film 5 to form a silica film 6 under the conditions that the number of rotations of the coating machine is, for example, 2000 to 5000 rpm and the spin acceleration time is, for example, 0.1 to 0.3 sec. . In this case, when forming the silica film 6 on the above-described tungsten film 5, a nozzle (not shown) is used by rotating the semiconductor substrate 1 inward from the edge of the semiconductor substrate 1 by a predetermined distance. IPA
(Isopropyl alcohol), butyl acetate, etc. are discharged to remove the periphery.
【００２５】次に、上述の第１実施例と同様に、流量比
が例えば５〜２０のＳＦ6／Ｏ2ガスを使用し、圧力が例
えば２０〜５０Ｐａ、パワーが例えば３００〜６００Ｗ
の条件の下で、ドライエッチング技術を用いて、窒化チ
タン膜４の表面に露出したタングステン膜５を除去する
（以上、図２（ａ）参照）。次に、回転数が例えば１０
〜１００ｒｐｍ、最適な荷重、裏面加圧の条件の下で、
化学機械研磨（ＣＰＭ）を用いて、窒化チタン膜４の上
に形成されているシリカ膜６及びタングステン膜５を連
続して除去する（同図（ｂ）参照）。Next, as in the first embodiment, SF6 / O2 gas having a flow ratio of, for example, 5 to 20 is used, the pressure is, for example, 20 to 50 Pa, and the power is, for example, 300 to 600 W
Under the conditions described above, the tungsten film 5 exposed on the surface of the titanium nitride film 4 is removed by using a dry etching technique (see FIG. 2A). Next, when the rotation speed is, for example, 10
Under conditions of ~ 100 rpm, optimal load and backside pressure,
By using chemical mechanical polishing (CPM), the silica film 6 and the tungsten film 5 formed on the titanium nitride film 4 are continuously removed (see FIG. 2B).
【００２６】上述したように、第２実施例によれば、半
導体基板１のエッジ部（側面部）に成膜したタングステ
ン膜５を除去する際のマスクとして、周辺部を除去した
シリカ膜６を使用しているため、マスク形成に要する工
程は１つの工程で済むことになる。したがって、従来の
ように半導体基板１周辺の除去を行うためのマスクとし
てフォトレジストを使用していた場合のごとく、フォト
レジスト塗布工程、露光工程、現像工程といった多くの
工程が不要となるため、工程数を削減することができ
る。これにより、製品の工期の短縮を図ることができ
る。As described above, according to the second embodiment, the silica film 6 from which the peripheral portion has been removed is used as a mask when the tungsten film 5 formed on the edge portion (side portion) of the semiconductor substrate 1 is removed. Since it is used, only one step is required for forming the mask. Therefore, as in the conventional case where a photoresist is used as a mask for removing the periphery of the semiconductor substrate 1, many steps such as a photoresist coating step, an exposure step, and a development step become unnecessary. The number can be reduced. Thereby, it is possible to shorten the construction period of the product.
【００２７】また、第２実施例の構成によれば、上述し
たように従来と比較して工程数を削減することができる
ため、従来のように工程数が多いために半導体基板１表
面にパーティクルが付着する現象を極力抑制することが
できる。これにより、半導体基板１表面に付着するパー
ティクルを低減することができる結果、製品の歩留まり
の向上を図ることができる。Further, according to the structure of the second embodiment, the number of steps can be reduced as compared with the prior art, as described above. Adhesion phenomenon can be suppressed as much as possible. As a result, particles adhering to the surface of the semiconductor substrate 1 can be reduced, so that the yield of products can be improved.
【００２８】さらに、窒化チタン膜４の上に形成されて
いるシリカ膜６及びタングステン膜５を同時に（連続し
て）除去するため、シリカ膜６のみを除去する工程をさ
らに削減することができる。これにより、製品の工期の
さらなる短縮を図ることができると共に、半導体基板１
表面に付着するパーティクルの低減により製品の歩留ま
りのさらなる向上を図ることができる。Furthermore, since the silica film 6 and the tungsten film 5 formed on the titanium nitride film 4 are simultaneously (continuously) removed, the step of removing only the silica film 6 can be further reduced. As a result, the work period of the product can be further shortened, and the semiconductor substrate 1
The yield of products can be further improved by reducing particles attached to the surface.
【００２９】以上、この発明の実施例を図面により詳述
してきたが、具体的な構成はこの実施例に限られるもの
ではなく、この発明の要旨を逸脱しない範囲の設計の変
更等があってもこの発明に含まれる。例えば、上述の第
１及び第２実施例では、窒化チタン膜４の上にタングス
テン膜５を成膜したが、これに限定されない。また、上
述の第１及び第２実施例において具体例として挙げた流
量比、温度、圧力、回転数等の数値は、上述の数値に限
定されない。Although the embodiment of the present invention has been described in detail with reference to the drawings, the specific configuration is not limited to this embodiment, and there are design changes and the like that do not depart from the gist of the present invention. Is also included in the present invention. For example, in the above-described first and second embodiments, the tungsten film 5 is formed on the titanium nitride film 4, but the present invention is not limited to this. Further, the numerical values such as the flow rate, the temperature, the pressure, the number of revolutions, and the like mentioned as specific examples in the first and second embodiments are not limited to the above numerical values.
【００３０】[0030]
【発明の効果】以上説明したように、この発明の半導体
装置の製造方法によれば、例えば、上記膜の成膜領域よ
り狭い領域にシリカ膜を形成する第１ａの工程と、該シ
リカ膜をマスクにして上記膜の露出している領域を除去
する第２ａの工程とを有するため、マスク形成に要する
工程は１つの工程で済むことになる。したがって、従来
のように半導体基板１周辺の除去を行うためのマスクと
してフォトレジストを使用していた場合のごとく、フォ
トレジスト塗布工程、露光工程、現像工程といった多く
の工程が不要となるため、工程数を削減することができ
る。これにより、製品の工期の短縮を図ることができ
る。As described above, according to the method of manufacturing a semiconductor device of the present invention, for example, the first step (a) of forming a silica film in a region narrower than the film formation region of the film, Since the method includes the step of 2a for removing a region where the film is exposed as a mask, only one step is required for forming the mask. Therefore, as in the conventional case where a photoresist is used as a mask for removing the periphery of the semiconductor substrate 1, many steps such as a photoresist coating step, an exposure step, and a development step become unnecessary. The number can be reduced. Thereby, it is possible to shorten the construction period of the product.
【００３１】また、この発明の半導体装置の製造方法に
よれば、上述したように工程数を削減できるため、従来
のように工程数が多いために半導体基板１表面にパーテ
ィクルが付着する現象を極力抑制することができる。こ
れにより、半導体基板１表面に付着するパーティクルを
低減することができる結果、製品の歩留まりの向上を図
ることができる。Further, according to the method of manufacturing a semiconductor device of the present invention, the number of steps can be reduced as described above. Can be suppressed. As a result, particles adhering to the surface of the semiconductor substrate 1 can be reduced, so that the yield of products can be improved.
【００３２】また、請求項２記載の発明の半導体装置の
製造方法によれば、例えば、上記タングステン膜の成膜
領域より狭い領域にシリカ膜を形成する第１ｂの工程
と、該シリカ膜をマスクにして上記タングステン膜の露
出している領域を除去する第２ｂの工程と、上記シリカ
膜を除去する第３ｂ工程とを有するため、製品の工期の
短縮及び製品の歩留まりの向上を図ることができる。According to a second aspect of the present invention, for example, a first step (b) of forming a silica film in a region narrower than a region where the tungsten film is formed, and using the silica film as a mask Since the method includes the step 2b of removing the exposed region of the tungsten film and the step 3b of removing the silica film, it is possible to shorten the work period of the product and improve the yield of the product. .
【００３３】また、請求項３記載の発明の半導体装置の
製造方法によれば、上記シリカ膜及び上記タングステン
膜を連続して除去するため、シリカ膜のみを除去する工
程をさらに削減することができる。これにより、製品の
工期のさらなる短縮を図ることができると共に、半導体
基板表面に付着するパーティクルの低減により製品の歩
留まりのさらなる向上を図ることができる。According to the method of manufacturing a semiconductor device of the third aspect of the present invention, since the silica film and the tungsten film are continuously removed, the step of removing only the silica film can be further reduced. . As a result, the work period of the product can be further shortened, and the yield of the product can be further improved by reducing particles adhering to the surface of the semiconductor substrate.
【図１】この発明の第１実施例による半導体装置の製造
工程を示す断面図であり、（ａ）は半導体基板の層間絶
縁膜の上にチタン膜・窒化チタン膜・タングステン膜を
形成した状態を示す断面図、（ｂ）はタングステン膜の
上にシリカ膜を形成した状態を示す断面図、（ｃ）は表
面に露出したタングステン膜を除去した状態を示す断面
図、（ｄ）はシリカ膜を除去した状態を示す断面図、
（ｅ）はタングステン膜を除去した状態を示す断面図で
ある。FIG. 1 is a cross-sectional view showing a manufacturing process of a semiconductor device according to a first embodiment of the present invention. FIG. 1A shows a state in which a titanium film, a titanium nitride film, and a tungsten film are formed on an interlayer insulating film of a semiconductor substrate. , (B) is a cross-sectional view showing a state in which a silica film is formed on a tungsten film, (c) is a cross-sectional view showing a state in which a tungsten film exposed on the surface is removed, and (d) is a silica film. Sectional view showing a state in which is removed,
(E) is a sectional view showing a state in which the tungsten film has been removed.
【図２】この発明の第２実施例による半導体装置の製造
工程を示す断面図であり、（ａ）は表面に露出したタン
グステン膜を除去した状態を示す断面図、（ｂ）はシリ
カ膜及びタングステン膜を除去した状態を示す断面図で
ある。FIGS. 2A and 2B are cross-sectional views showing a manufacturing process of a semiconductor device according to a second embodiment of the present invention, wherein FIG. 2A is a cross-sectional view showing a state where a tungsten film exposed on the surface is removed, and FIG. It is sectional drawing which shows the state which removed the tungsten film.
【図３】従来技術による半導体基板のベベル部に形成さ
れた膜の除去工程を示す断面図であり、（ａ）は半導体
基板上にチタン・窒化チタン膜・タングステン膜を形成
した状態を示す断面図、（ｂ）はタングステン膜の上に
フォトレジストを塗布した後で半導体基板１周辺のフォ
トレジストを除去した状態を示す断面図、（ｃ）は半導
体基板１周辺のタングステン膜を除去した状態を示す断
面図、（ｄ）はフォトレジストを剥離した状態を示す断
面図、（ｅ）はタングステン膜を研磨し除去した状態を
示す断面図である。FIG. 3 is a cross-sectional view showing a step of removing a film formed on a bevel portion of a semiconductor substrate according to a conventional technique, and FIG. 3A is a cross-sectional view showing a state in which a titanium / titanium nitride film / tungsten film is formed on the semiconductor substrate. FIG. 3B is a cross-sectional view showing a state where the photoresist around the semiconductor substrate 1 is removed after a photoresist is applied on the tungsten film, and FIG. 3C is a state where the tungsten film around the semiconductor substrate 1 is removed. FIG. 3D is a cross-sectional view showing a state where the photoresist is removed, and FIG. 4E is a cross-sectional view showing a state where the tungsten film is polished and removed.
１ 半導体基板 ２ 層間絶縁膜 ３ チタン膜 ４ 窒化チタン膜 ５ タングステン膜 ６ シリカ膜 Reference Signs List 1 semiconductor substrate 2 interlayer insulating film 3 titanium film 4 titanium nitride film 5 tungsten film 6 silica film
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/302 - 21/306 H01L 21/3205 - 21/3213 H01L 21/768 ──────────────────────────────────────────────────続 き Continued on the front page (58) Field surveyed (Int.Cl. 6 , DB name) H01L 21/302-21/306 H01L 21/3205-21/3213 H01L 21/768
Claims (4)
と、形成された膜の一部を除去する工程とを有する半導
体装置の製造方法であって、 前工程で形成された膜の上にシリカ膜を回転塗布法で形
成する第１ａの工程と、該シリカ膜をマスクにして前記
膜の露出している領域を除去する第２ａの工程と、前記
第１ａの工程で形成された前記シリカ膜を除去する第３
ａの工程と、を有し、かつ、前記第１ａの工程では、 前記シリカを回転塗布する際に、前記半導体基板のエッ
ジから所望の距離だけ内側に、前記シリカ膜を溶解除去
する溶媒を吐出させることで、前記半導体基板周辺のシ
リカ膜を除去することを特徴とする半導体装置の製造方
法。1. A method of manufacturing a semiconductor device, comprising: a step of forming a predetermined film on a semiconductor substrate; and a step of removing a part of the formed film. A step of forming a silica film by a spin coating method, a step of removing the exposed area of the film using the silica film as a mask, and a step of forming the silica film by the spin coating method. Third to remove silica film
a), and in the step (1a), when the silica is spin-coated, a solvent for dissolving and removing the silica film is discharged inward by a desired distance from an edge of the semiconductor substrate. Removing the silica film around the semiconductor substrate.
る工程と、形成された該タングステン膜の一部を除去す
る工程を有する半導体装置の製造方法であって、 前記タングステン膜の上にシリカ膜を回転塗布法で形成
する第１ｂの工程と、該シリカ膜をマスクにして前記タ
ングステン膜の露出している領域を除去する第２ｂの工
程と、前記第１ｂの工程で形成された前記シリカ膜を除
去する第３ｂの工程とを有し、 かつ、前記第１ｂの工程では、 前記シリカを回転塗布する際に、前記半導体基板のエッ
ジから所望の距離だけ内側に、前記シリカ膜を溶解除去
する溶媒を吐出させることで、前記半導体基板周辺のシ
リカ膜を除去することを特徴とする半導体装置の製造方
法。2. A method for manufacturing a semiconductor device, comprising: a step of forming a tungsten film on a semiconductor substrate; and a step of removing a part of the formed tungsten film, wherein a silica film is formed on the tungsten film. A first step of forming by a spin coating method, a second step of removing an exposed area of the tungsten film using the silica film as a mask, and a step of forming the silica film formed by the first step. A step of dissolving and removing the silica film inside a desired distance from an edge of the semiconductor substrate when spin-coating the silica in the step (b). A method of manufacturing a semiconductor device, comprising: removing a silica film around the semiconductor substrate by discharging the silica film.
る工程と、形成された該タングステン膜を除去する工程
を有する半導体装置の製造方法であって、 前記タングステン膜の上にシリカ膜を回転塗布法で形成
する第１ｃの工程と、該シリカ膜をマスクにして前記タ
ングステン膜の露出している領域を除去する第２ｃの工
程と、化学機械研磨を用いて、前記第１ｃの工程で形成
された前記シリカ膜及び前記タングステン膜を連続して
除去する第３ｃの工程とを有し、 かつ、前記第１ｃの工程では、 前記シリカを回転塗布する際に、前記半導体基板のエッ
ジから所望の距離だけ内側に、前記シリカ膜を溶解除去
する溶媒を吐出させることで、前記半導体基板周辺のシ
リカ膜を除去することを特徴とする半導体装置の製造方
法。3. A method for manufacturing a semiconductor device, comprising: a step of forming a tungsten film on a semiconductor substrate; and a step of removing the formed tungsten film, wherein a silica film is spin-coated on the tungsten film. A step of removing the exposed region of the tungsten film by using the silica film as a mask; and a step of removing the exposed region of the tungsten film by using the silica film as a mask. A step of continuously removing the silica film and the tungsten film; and a step of removing the silica film by a desired distance from an edge of the semiconductor substrate when the silica is spin-coated. A method for manufacturing a semiconductor device, comprising removing a silica film around the semiconductor substrate by discharging a solvent for dissolving and removing the silica film inside.
び酢酸ブチルの中から選択された少なくとも１を主体と
してなることを特徴とする請求項１，２又は３記載の半
導体装置の製造方法。4. The method for manufacturing a semiconductor device according to claim 1, wherein said solvent mainly comprises at least one selected from isopropyl alcohol and butyl acetate.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8275934A JP2923866B2 (en) | 1996-10-18 | 1996-10-18 | Method for manufacturing semiconductor device |
| KR1019970052511A KR100282073B1 (en) | 1996-10-18 | 1997-10-14 | Method of manufacturing semiconductor device |
| GB9722030A GB2318450B (en) | 1996-10-18 | 1997-10-17 | Method of fabricating semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8275934A JP2923866B2 (en) | 1996-10-18 | 1996-10-18 | Method for manufacturing semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10125687A JPH10125687A (en) | 1998-05-15 |
| JP2923866B2 true JP2923866B2 (en) | 1999-07-26 |
Family
ID=17562471
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8275934A Expired - Fee Related JP2923866B2 (en) | 1996-10-18 | 1996-10-18 | Method for manufacturing semiconductor device |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JP2923866B2 (en) |
| KR (1) | KR100282073B1 (en) |
| GB (1) | GB2318450B (en) |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0622218B2 (en) * | 1988-08-06 | 1994-03-23 | 富士通株式会社 | Etching method |
| JP2645478B2 (en) * | 1988-10-07 | 1997-08-25 | 富士通株式会社 | Method for manufacturing semiconductor device |
| JPH04225525A (en) * | 1990-12-27 | 1992-08-14 | Sony Corp | Dry etching method |
| US5264076A (en) * | 1992-12-17 | 1993-11-23 | At&T Bell Laboratories | Integrated circuit process using a "hard mask" |
| JP3294413B2 (en) * | 1993-12-28 | 2002-06-24 | 富士通株式会社 | Semiconductor device manufacturing method and manufacturing apparatus |
-
1996
- 1996-10-18 JP JP8275934A patent/JP2923866B2/en not_active Expired - Fee Related
-
1997
- 1997-10-14 KR KR1019970052511A patent/KR100282073B1/en not_active IP Right Cessation
- 1997-10-17 GB GB9722030A patent/GB2318450B/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| GB9722030D0 (en) | 1997-12-17 |
| KR19980032804A (en) | 1998-07-25 |
| KR100282073B1 (en) | 2001-04-02 |
| GB2318450B (en) | 1999-12-22 |
| GB2318450A (en) | 1998-04-22 |
| JPH10125687A (en) | 1998-05-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6379782B2 (en) | Semiconductor device formed with metal wiring on a wafer by chemical mechanical polishing, and method of manufacturing the same | |
| US6376363B1 (en) | Forming method of copper interconnection and semiconductor wafer with copper interconnection formed thereon | |
| JP2838992B2 (en) | Method for manufacturing semiconductor device | |
| JP2002353161A (en) | Method of manufacturing semiconductor device, and the semiconductor device | |
| JP2923866B2 (en) | Method for manufacturing semiconductor device | |
| JPH0770595B2 (en) | Method for forming metal contact of semiconductor device | |
| JP2768304B2 (en) | Method for manufacturing semiconductor device | |
| JPH10326830A (en) | Manufacture of semiconductor device | |
| JPS61208241A (en) | Manufacture of semiconductor device | |
| US6303999B1 (en) | Interconnect structure with a passivation layer and chip pad | |
| JP3547383B2 (en) | Wiring formation method | |
| JP3557166B2 (en) | Method for forming contact portion of semiconductor element | |
| US20030186536A1 (en) | Via formation in integrated circuits by use of sacrificial structures | |
| JP3200475B2 (en) | Method for manufacturing semiconductor device | |
| JPH0579165B2 (en) | ||
| JPH0587133B2 (en) | ||
| US6071831A (en) | Method of reducing spiral defects by adding an isopropyl alcohol rinse step before depositing sog | |
| US6263586B1 (en) | Device and method for planarizing a thin film | |
| JPH04137731A (en) | Manufacture of semiconductor device | |
| JPH0570301B2 (en) | ||
| JP2770653B2 (en) | Method for manufacturing semiconductor integrated circuit device | |
| JP2783898B2 (en) | Method for manufacturing semiconductor device | |
| JP2000208618A (en) | Semiconductor device and production thereof | |
| JP2000156367A (en) | Dry etching method | |
| JP3355835B2 (en) | Method of forming insulating film |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |