JP2920750B2 - Area array semiconductor device and printed circuit board - Google Patents

Area array semiconductor device and printed circuit board

Info

Publication number
JP2920750B2
JP2920750B2 JP26870396A JP26870396A JP2920750B2 JP 2920750 B2 JP2920750 B2 JP 2920750B2 JP 26870396 A JP26870396 A JP 26870396A JP 26870396 A JP26870396 A JP 26870396A JP 2920750 B2 JP2920750 B2 JP 2920750B2
Authority
JP
Japan
Prior art keywords
printed circuit
circuit board
package
semiconductor device
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP26870396A
Other languages
Japanese (ja)
Other versions
JPH10116859A (en
Inventor
聡文 木村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Business Innovation Corp
Original Assignee
Fuji Xerox Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Xerox Co Ltd filed Critical Fuji Xerox Co Ltd
Priority to JP26870396A priority Critical patent/JP2920750B2/en
Publication of JPH10116859A publication Critical patent/JPH10116859A/en
Application granted granted Critical
Publication of JP2920750B2 publication Critical patent/JP2920750B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1517Multilayer substrate
    • H01L2924/15172Fan-out arrangement of the internal vias
    • H01L2924/15174Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1517Multilayer substrate
    • H01L2924/15182Fan-in arrangement of the internal vias
    • H01L2924/15184Fan-in arrangement of the internal vias in different layers of the multilayer substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/111Pads for surface mounting, e.g. lay-out
    • H05K1/112Pads for surface mounting, e.g. lay-out directly combined with via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3431Leadless components
    • H05K3/3436Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、パッケージの下面
に複数のボール電極が配置されたエリアアレイ半導体装
置及び該装置を実装するプリント基板に係り、詳細に
は、電極からの配線の引回しをプリント基板の層数やサ
イズの増加なしに効率的に行ったエリアアレイ半導体装
置及びプリント基板に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an area array semiconductor device in which a plurality of ball electrodes are arranged on the lower surface of a package and a printed circuit board on which the device is mounted. The present invention relates to an area array semiconductor device and a printed circuit board which are efficiently performed without increasing the number of layers and the size of the printed circuit board.

【0002】[0002]

【従来の技術】半導体装置の高機能化に伴い、半導体の
出力端子数が増大する傾向にある。また、プリント基板
の軽薄短小化に対応するために半導体装置の電極間ピッ
チは狭くなる一方であり、例えば代表的なQFP(Quad
Flat Package)では0.3mmピッチといったきわめて
狭いものまで一部で使用されている。しかし、電極間ピ
ッチが狭くなるに従い、製造上の品質を確保することが
非常に難しくなってきている。そこで、近年注目されて
いるのが部品パッケージの裏面に格子状に電極を配置し
たエリアアレイパッケージであり、その代表的なものと
してBGA(BallGrid Array)やCSP(Chip Scale Pac
kage)などが挙げられる。
2. Description of the Related Art The number of output terminals of a semiconductor tends to increase as the function of a semiconductor device increases. In addition, the pitch between electrodes of a semiconductor device is becoming narrower in order to cope with lighter and thinner printed circuit boards. For example, a typical QFP (Quad
In Flat Package), some parts are used up to extremely narrow ones such as 0.3 mm pitch. However, as the inter-electrode pitch becomes narrower, it has become extremely difficult to ensure quality in manufacturing. In recent years, attention has been paid to area array packages in which electrodes are arranged in a grid on the back surface of a component package. Representative examples thereof include a BGA (Ball Grid Array) and a CSP (Chip Scale Pac).
kage).

【0003】例えば、BGAパッケージは、図5に示す
ように半導体チップ50と回路配線を有するBGAパッ
ケージドーター基板53とを金ワイヤーなどで電気的に
接続し、半導体チップ50をBGAパッケージモールド
樹脂52で封止し、半導体チップ50から出された信号
線をBGAパッケージドーター基板53を介して該基板
の裏面に格子状に配置された各ボール電極54に電気的
に接続することにより構成されている。
For example, in a BGA package, as shown in FIG. 5, a semiconductor chip 50 and a BGA package daughter substrate 53 having circuit wiring are electrically connected by a gold wire or the like. It is configured by sealing and electrically connecting signal lines output from the semiconductor chip 50 to respective ball electrodes 54 arranged in a lattice on the back surface of the substrate via a BGA package daughter substrate 53.

【0004】BGAパッケージでは、ボール電極54が
平面内で格子状に配置されているため、たとえ電極間ピ
ッチがQFPに比べて広くても部品面積あたりの電極数
はより多く確保できる点で製造上有利な構造となってい
る。
[0004] In the BGA package, the ball electrodes 54 are arranged in a lattice pattern in a plane. Therefore, even if the pitch between the electrodes is wider than that of the QFP, the number of electrodes per component area can be secured more. It has an advantageous structure.

【0005】なお、BGAのプリント基板への接続はQ
FPと同様で、予めプリント基板上に図6のように格子
状に配置されたハンダ付け用のパッド上にフラックス又
はソルダーペーストを塗布し、その上にBGAパッケー
ジを位置決めして搭載する。次に、リフロー炉でそれら
を加熱してBGAパッケージとプリント基板とを接続す
るというものである。
The connection of the BGA to the printed circuit board is Q
As in the case of the FP, a flux or a solder paste is applied to soldering pads arranged in a grid on a printed circuit board in advance as shown in FIG. 6, and a BGA package is positioned and mounted thereon. Next, the BGA package and the printed circuit board are connected by heating them in a reflow furnace.

【0006】[0006]

【発明が解決しようとする課題】しかしながら、上記従
来のBGAパッケージを用いた場合、以下のような問題
点が生じる。
However, when the above-mentioned conventional BGA package is used, the following problems occur.

【0007】すなわち、図6に示すようにハンダ付け用
パッドは格子状に配置されているため、BGAパッケー
ジの内側に行くほど外側に配置されたパッドや各パッド
に接続された配線(実線又は太い実線で示す)によって
配線スペースが小さくなり、各配線を引き出すのが困難
となる。図6のようなパッドの配置例では、隣接するパ
ッド間に1〜3本の配線を引き出すのは可能であるが、
4本以上ではパッド間のすきまが小さいため4本目が配
線不可能となっているのがわかる。
That is, as shown in FIG. 6, since the soldering pads are arranged in a lattice pattern, the pads arranged outside and the wirings (solid lines or thick lines) connected to the pads become more inward toward the inside of the BGA package. (Indicated by a solid line) makes the wiring space small and makes it difficult to draw out each wiring. In the example of the pad arrangement shown in FIG. 6, it is possible to draw out one to three wires between adjacent pads.
It can be seen that when the number is four or more, the gap between the pads is so small that the fourth line cannot be wired.

【0008】このため、すべての電極から各パッドへの
配線を効率的に行うためには、プリント基板の層数を増
やして内層を経由して配線したり、或いはプリント基板
のサイズを大きくしてパッド間の間隙を大きくしたりし
て配線せざるを得ず、プリント基板のコストアップや大
型化が避けられないといった問題が生じる。
For this reason, in order to efficiently perform wiring from all the electrodes to each pad, the number of layers of the printed circuit board is increased and wiring is performed via inner layers, or the size of the printed circuit board is increased. There is a problem that wiring must be performed by increasing the gap between the pads, and the cost and size of the printed circuit board cannot be avoided.

【0009】また、これに対して、プリント基板を貫通
するバイヤボール(貫通ホール)ではなく、コア層の上
下に層を積み重ねて特定の層と層との間だけを導通させ
るプリント基板を貫通しないバイヤボール(非貫通ホー
ル)を設けることにより内層での配線を効率化すること
ができるビルドアップという方式で作られたプリント基
板も一部で使用されているが、この方式でもコストアッ
プが避けられない。
[0009] On the other hand, a via ball which does not penetrate a printed board, which is formed by stacking layers above and below a core layer and conducts only between specific layers, instead of a via ball (through hole) penetrating the printed board. A printed circuit board made by a build-up method, in which wiring in the inner layer can be made more efficient by providing a (non-through hole), is also used in part, but even with this method, a cost increase is inevitable.

【0010】従って、以上のようなコストアップを避け
るためには実際にはパッケージ周囲の3〜4列程度にし
か電極を配置できない、或いはパッケージ周囲の3〜4
列の電極しか活かせないといった問題が生じる。
Therefore, in order to avoid the above cost increase, the electrodes can be actually arranged only in about 3 to 4 rows around the package, or 3 to 4 rows around the package.
There is a problem that only the electrodes in the rows can be used.

【0011】このような問題点は、例えば『表面実装技
術 1996年11月号page2 〜7 』の記事にも記載されてい
る。
Such a problem is described in, for example, an article of “Surface Mount Technology, November 1996, pages 2 to 7”.

【0012】本発明は、上記問題点を解決するためにな
されたもので、プリント基板の層数やサイズを増大させ
ることなく配線の効率化を図ったエリアアレイ半導体装
置及びプリント基板を提供することを目的とする。
SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and an object of the present invention is to provide an area array semiconductor device and a printed circuit board in which wiring efficiency is improved without increasing the number of layers and the size of the printed circuit board. With the goal.

【0013】[0013]

【課題を解決するための手段】上記目的を達成するため
に、請求項1の発明は、パッケージの下面に複数のボー
ル電極が配置されたエリアアレイ半導体装置において、
前記ボール電極のうち、前記エリアアレイ半導体装置を
実装するプリント基板上の他の部品との間で信号の受渡
しをしないボール電極を前記パッケージ下面の中央部に
配置したことを特徴とする。
According to a first aspect of the present invention, there is provided an area array semiconductor device having a plurality of ball electrodes disposed on a lower surface of a package.
Among the ball electrodes, a ball electrode that does not exchange signals with other components on a printed circuit board on which the area array semiconductor device is mounted is arranged at a central portion on the lower surface of the package.

【0014】請求項1の発明では、プリント基板上の他
の部品との間で信号の受渡しをしないボール電極をエリ
アアレイ半導体装置のパッケージ下面の中央部に配置し
たため、信号の受渡しをしないボール電極に対応するパ
ッドへの配線と、プリント基板上で信号の受渡しをする
パッドへの配線とをプリント基板のどの層でも互いに妨
げられないように配線することが可能となる。これによ
って、基板の層数やサイズを大きくすることなく効率的
に配線を行うことができる。
According to the first aspect of the present invention, since the ball electrode that does not transfer signals to and from other components on the printed circuit board is arranged at the center of the lower surface of the package of the area array semiconductor device, the ball electrode that does not transfer signals is provided. And the wiring to the pad for transferring signals on the printed circuit board can be wired so as not to interfere with each other in any layer of the printed circuit board. As a result, wiring can be efficiently performed without increasing the number of layers or the size of the substrate.

【0015】請求項2の発明は、請求項1の発明におい
て、前記プリント基板上の他の部品との間で信号の受渡
しをしないボール電極が、テスト信号用ボール電極、電
源若しくはグランド接続用ボール電極、及び特定の機能
を有しないボール電極の少なくともいずれかであること
を特徴とする。
According to a second aspect of the present invention, in the first aspect of the present invention, the ball electrode which does not exchange signals with other components on the printed circuit board is a test signal ball electrode, a power supply or ground connection ball electrode. It is at least one of an electrode and a ball electrode having no specific function.

【0016】請求項2の発明では、テスト信号用ボール
電極、電源若しくはグランド接続用ボール電極、及び特
定の機能を有しないボール電極の少なくともいずれかを
エリアアレイ半導体装置のパッケージ下面の中央部に配
置したため、信号の受渡しをしないこのようなボール電
極に対応するパッドへの配線と、プリント基板上で信号
の受渡しをするパッドへの配線とをプリント基板のどの
層でも互いに妨げられないように配線することが可能と
なる。これによって、基板の層数やサイズを大きくする
ことなく効率的に配線を行うことができる。
According to a second aspect of the present invention, at least one of a test signal ball electrode, a power supply or ground connection ball electrode, and a ball electrode having no specific function is disposed at the center of the lower surface of the package of the area array semiconductor device. Therefore, the wiring to the pad corresponding to such a ball electrode that does not transfer signals and the wiring to the pad that transfers signals on the printed board are wired so as not to interfere with each other in any layer of the printed board. It becomes possible. As a result, wiring can be efficiently performed without increasing the number of layers or the size of the substrate.

【0017】請求項3の発明は、パッケージの下面に複
数のボール電極が配置されたエリアアレイ半導体装置を
実装するプリント基板において、前記エリアアレイ半導
体装置の各ボール電極に接続するためのパッドのうち、
前記プリント基板上の他の部品との間で信号の受渡しを
しないパッドを前記エリアアレイ半導体装置のパッケー
ジ下面の中央部に相当する位置に配置したことを特徴と
する。
According to a third aspect of the present invention, there is provided a printed circuit board on which an area array semiconductor device having a plurality of ball electrodes disposed on a lower surface of a package is mounted, wherein a pad for connecting to each ball electrode of the area array semiconductor device is provided. ,
A pad which does not exchange signals with other components on the printed circuit board is arranged at a position corresponding to the center of the lower surface of the package of the area array semiconductor device.

【0018】請求項3の発明では、エリアアレイ半導体
装置の各ボール電極に接続するためのパッドのうち、プ
リント基板上の他の部品との間で信号の受渡しをしない
パッドをパッケージ下面の中央部に相当する位置に配置
したため、信号の受渡しをしないパッドへの配線と、プ
リント基板上で信号の受渡しをするパッドへの配線とを
プリント基板のどの層でも互いに妨げられないように配
線することが可能となる。これによって、基板の層数や
サイズを大きくすることなく効率的に配線を行うことが
できる。
According to the third aspect of the present invention, of the pads for connecting to the respective ball electrodes of the area array semiconductor device, pads that do not transfer signals to and from other components on the printed circuit board are located at the center of the lower surface of the package. The wiring to the pads that do not pass signals and the wiring to the pads that pass signals on the printed circuit board can be wired so as not to interfere with each other on any layer of the printed circuit board. It becomes possible. As a result, wiring can be efficiently performed without increasing the number of layers or the size of the substrate.

【0019】請求項4の発明は、請求項3の発明におい
て、前記プリント基板上の他の部品との間で信号の受渡
しをしないパッドが、テスト信号用パッド、電源若しく
はグランド接続用パッド、及び特定の機能を有しないパ
ッドの少なくともいずれかであることを特徴とする。
According to a fourth aspect of the present invention, in the third aspect of the present invention, the pad which does not exchange signals with other components on the printed circuit board is a test signal pad, a power supply or ground connection pad, and It is characterized by being at least one of pads having no specific function.

【0020】請求項4の発明では、テスト信号用パッ
ド、電源若しくはグランド接続用パッド、及び特定の機
能を有しないパッドの少なくともいずれかをパッケージ
下面の中央部に相当する位置に配置したため、このよう
な信号の受渡しをしないパッドへの配線と、プリント基
板上で信号の受渡しをするパッドへの配線とをプリント
基板のどの層でも互いに妨げられないように配線するこ
とが可能となる。これによって、基板の層数やサイズを
大きくすることなく効率的に配線を行うことができる。
According to the fourth aspect of the present invention, at least one of the test signal pad, the power supply or ground connection pad, and the pad having no specific function is arranged at a position corresponding to the center of the lower surface of the package. Wiring to a pad that does not transfer a signal and wiring to a pad that transfers a signal on a printed board can be wired so as not to interfere with each other in any layer of the printed board. As a result, wiring can be efficiently performed without increasing the number of layers or the size of the substrate.

【0021】請求項5の発明は、パッケージの下面に複
数のボール電極が配置されたエリアアレイ半導体装置に
おいて、前記ボール電極のうち、前記エリアアレイ半導
体装置を実装するプリント基板上の他の部品を介して電
源若しくはグランドに接続するボール電極を、前記パッ
ケージの外周部に配置したことを特徴とする。
According to a fifth aspect of the present invention, in the area array semiconductor device in which a plurality of ball electrodes are arranged on the lower surface of the package, other parts of the ball electrodes on a printed circuit board on which the area array semiconductor device is mounted are removed. A ball electrode connected to a power supply or a ground through the package is arranged on an outer peripheral portion of the package.

【0022】請求項5の発明では、プリント基板上の他
の部品を介して電源若しくはグランドに接続するボール
電極をパッケージの外周部に配置したため、一般に幅の
太い配線であるプリント基板上の電源若しくはグランド
への接続用の配線をパッケージ内側に配線する必要がな
くなり、これによって、パッド間での配線の混み合いが
解消され、基板の層数やサイズを大きくすることなく効
率的に配線を行うことができる。
According to the fifth aspect of the present invention, the ball electrode connected to the power supply or the ground via another component on the printed circuit board is arranged on the outer periphery of the package. Eliminates the need for wiring for ground connection inside the package, thereby eliminating wiring congestion between pads and efficiently wiring without increasing the number and size of boards. Can be.

【0023】請求項6の発明は、パッケージの下面に複
数のボール電極が配置されたエリアアレイ半導体装置を
実装するプリント基板において、前記エリアアレイ半導
体装置の各ボール電極に接続するためのパッドのうち、
前記プリント基板上の他の部品を介して電源若しくはグ
ランドに接続するパッドを、前記パッケージの外周部に
相当する位置に配置したことを特徴とする。
According to a sixth aspect of the present invention, there is provided a printed circuit board on which an area array semiconductor device having a plurality of ball electrodes disposed on a lower surface of a package is mounted, wherein a pad for connecting to each ball electrode of the area array semiconductor device is provided. ,
A pad connected to a power supply or a ground via another component on the printed board is arranged at a position corresponding to an outer peripheral portion of the package.

【0024】請求項6の発明では、プリント基板上の他
の部品を介して電源若しくはグランドに接続するパッド
を、パッケージの外周部に相当する位置に配置したた
め、一般に幅の太い配線であるプリント基板上の電源若
しくはグランドへの接続用の配線をパッケージ内側に配
線する必要がなくなり、これによって、パッド間での配
線の混み合いが解消され、基板の層数やサイズを大きく
することなく効率的に配線を行うことができる。
According to the sixth aspect of the present invention, since the pads connected to the power supply or the ground via other components on the printed circuit board are arranged at positions corresponding to the outer peripheral portion of the package, the printed circuit board is generally a wide wiring. It is not necessary to wire the wiring for connection to the upper power supply or the ground inside the package, which eliminates the crowding of the wiring between the pads and efficiently increases the number of layers and the size of the board without increasing the number of layers Wiring can be performed.

【0025】[0025]

【発明の実施の形態】以下、図面を用いて本発明に係る
実施の形態を説明する。
Embodiments of the present invention will be described below with reference to the drawings.

【0026】(第1の実施の形態)図1に本発明の第1
の実施の形態に係るエリアアレイ半導体装置(BGAパ
ッケージ)と該装置が実装されているプリント基板との
断面図を示す。
(First Embodiment) FIG. 1 shows a first embodiment of the present invention.
1 is a cross-sectional view of an area array semiconductor device (BGA package) according to an embodiment and a printed circuit board on which the device is mounted.

【0027】図1に示すように、第1の実施の形態に係
るBGAパッケージは、半導体チップ1と、半導体チッ
プ1を保護するモールド樹脂2と、パッケージの裏面に
格子状に配置されたボール電極4と、半導体チップ1の
下部に設けられ、かつ半導体チップ1とボール電極4と
を電気的に接続するために内部に回路配線を有するドー
ター基板3と、から構成されており、ボール電極4を介
して第1〜第4層の4層構造を有するプリント基板6に
実装されている。
As shown in FIG. 1, the BGA package according to the first embodiment includes a semiconductor chip 1, a mold resin 2 for protecting the semiconductor chip 1, and ball electrodes arranged on the back surface of the package in a grid pattern. And a daughter substrate 3 provided below the semiconductor chip 1 and having circuit wiring therein for electrically connecting the semiconductor chip 1 and the ball electrode 4. It is mounted on a printed circuit board 6 having a four-layer structure of first to fourth layers.

【0028】なお、第1の実施の形態では、BGAパッ
ケージのボール電極4のうち、同じプリント基板6内の
他の部品との電気的接続をしていないボール電極5、す
なわち他の部品との信号の受渡しをしないボール電極5
(図1で黒塗りのボール電極)をパッケージ中央部に集
めている。
In the first embodiment, of the ball electrodes 4 of the BGA package, the ball electrodes 5 that are not electrically connected to other components in the same printed circuit board 6, that is, the ball electrodes 4 connected to other components. Ball electrode 5 that does not deliver signals
(Black ball electrodes in FIG. 1) are collected at the center of the package.

【0029】プリント基板6には、プリント基板6の表
面(BGAパッケージの実装側の面)と裏面とを電気的
に貫通する貫通ホール7と、表層(図1では第1層)若
しくは裏層(図1では第4層)と内層(図1では第2、
3層)とを表裏を貫通しないで導通させる非貫通ホール
8と、が設けられている。また、プリント基板6の表面
及び裏面には、半田付け部の接続状態検査や部品異常検
査、機能検査などを行う際の信号入出力用端子としての
テストパッド9が設けられている。
The printed circuit board 6 has a through hole 7 that electrically penetrates the front surface (the surface on the mounting side of the BGA package) and the back surface of the printed circuit board 6, and a surface layer (first layer in FIG. 1) or a back layer (FIG. 1). The fourth layer in FIG. 1 and the inner layer (second layer in FIG. 1)
And a non-penetrating hole 8 that conducts the third layer without passing through the front and back. Further, test pads 9 are provided on the front and back surfaces of the printed circuit board 6 as signal input / output terminals for performing a connection state inspection of a soldered portion, a component abnormality inspection, a function inspection, and the like.

【0030】また、ドーター基板3の上面には、実装済
プリント基板6の検査をBGAパッケージを含めて行う
際の信号入出力用端子としてのテストパッド10が設け
られており、該テストパッド10と少なくとも1つのボ
ール電極5とがドーター基板3内層の配線を介して接続
されている。なお、ドーター基板3の裏面から配線を這
わせてドーター基板側面を介してドータ基板上面へと繋
いでも良い。
A test pad 10 is provided on the upper surface of the daughter board 3 as a signal input / output terminal when the mounted printed board 6 is inspected including the BGA package. At least one ball electrode 5 is connected via a wiring in an inner layer of the daughter substrate 3. The wiring may be run from the back surface of the daughter substrate 3 and connected to the upper surface of the daughter substrate via the side surface of the daughter substrate.

【0031】次に、図1のBGAパッケージの電極4、
5と半田付けによって接続されるプリント基板6上に配
置された半田付け用パッドと、該パッドからの配線の引
回しの様子を図2に示す。
Next, the electrodes 4 of the BGA package shown in FIG.
FIG. 2 shows a soldering pad arranged on a printed circuit board 6 connected to the soldering pad 5 by soldering, and how wiring is routed from the pad.

【0032】図2に示すように、プリント基板6には、
プリント基板6の他の部品と信号の受渡しをする半田付
け用パッド12と、プリント基板6の他の部品と信号の
受渡しをしない半田付け用パッド13と、が配置されて
いる。ここで、ボール電極5がパッケージ中央部に集め
られているため、ボール電極5と接続される半田付け用
パッド13はボール電極4と接続される半田付け用パッ
ド12よりもパッケージ中央部(パッケージ内側)に配
置されていることがわかる。
As shown in FIG. 2, the printed circuit board 6 includes
A soldering pad 12 for transferring signals to and from other components of the printed circuit board 6 and a soldering pad 13 for not transferring signals to and from other components of the printed circuit board 6 are arranged. Here, since the ball electrodes 5 are gathered in the center of the package, the soldering pads 13 connected to the ball electrodes 5 are more centrally located in the package (inside the package) than the soldering pads 12 connected to the ball electrodes 4. ).

【0033】図2の半田付け用パッド12には、プリン
ト基板6の他の部品から引き出された基板表面上の配線
14が接続されているパッドと、非貫通ホール8から内
層を経由して他部品と接続されているパッドとが有る。
また、半田付け用パッド13には、それぞれ貫通ホール
7或いは非貫通ホール8と接続されているパッドと、ド
ーター基板3を介してテストパッド10へ接続されてい
るパッドとが有る。
The soldering pad 12 shown in FIG. 2 includes a pad to which a wiring 14 on the surface of the board drawn from another component of the printed board 6 is connected, and a pad via the inner layer from the non-through hole 8. There are pads connected to components.
The soldering pads 13 include a pad connected to the through hole 7 or the non-through hole 8 and a pad connected to the test pad 10 via the daughter board 3.

【0034】なお、プリント基板6上の他の部品との信
号の受渡しをしないボール電極5または半田付け用パッ
ド13としては、例えばテスト用の信号を入出力するも
のやプリント基板6上の他の部品を介さずに直接、電源
若しくはグランドへ接続するもの、或いは特に機能を持
たされていないものなどが有る。
The ball electrode 5 or the soldering pad 13 which does not exchange signals with other components on the printed circuit board 6 may be, for example, a device for inputting / outputting a test signal or another signal on the printed circuit board 6. Some components are directly connected to a power supply or a ground without using any components, and others have no particular function.

【0035】次に、第1の実施の形態の作用を説明す
る。プリント基板6上の他の部品との信号の受渡しをし
ないボール電極5をパッケージ中央に集めているため、
図1、図2に示すように、ボール電極5に対応する半田
付け用パッド13への配線と、プリント基板6上で信号
の受渡しをする半田付け用パッド12への配線14とを
プリント基板6のどの層でも互いに妨げられないように
配線することが可能となる。これによって、基板の層数
やサイズを大きくすることなく効率的に配線を行うこと
ができ、コストを下げることができる。
Next, the operation of the first embodiment will be described. Since the ball electrodes 5 that do not exchange signals with other components on the printed circuit board 6 are collected at the center of the package,
As shown in FIGS. 1 and 2, the wiring to the soldering pad 13 corresponding to the ball electrode 5 and the wiring 14 to the soldering pad 12 for transferring signals on the printed board 6 are connected to the printed board 6. Wiring can be performed so as not to interfere with each other. Thus, wiring can be efficiently performed without increasing the number and size of the layers of the substrate, and the cost can be reduced.

【0036】ところで、従来では、実装済プリント基板
の検査をBGA部品も含めて行う際に、必ず1つの電気
的信号の検査のためには、入力用の信号と出力用の信号
とをBGAのボール電極4を介してプリント基板上のテ
ストパッド9から入出力させる必要が有り、この従来の
方法では2つのボール電極4とそれらに信号を受渡しす
るための配線が必要とされていた。
By the way, conventionally, when inspecting the mounted printed circuit board including the BGA parts, in order to inspect one electrical signal without fail, an input signal and an output signal are converted to a BGA signal. It is necessary to input / output data from / to a test pad 9 on a printed circuit board via the ball electrode 4. In this conventional method, two ball electrodes 4 and a wiring for transferring signals between them are required.

【0037】これに対し、第1の実施の形態では、テス
ト信号を受渡しするボール電極からBGAのドーター基
板3を介して電気的に接続するテスト信号用入出力用の
テストパッド10をドーター基板3の上面に設けている
ので、1つの信号検査につき、1つまたは2つのボール
電極4とそれらに信号を受渡しするためのプリント基板
6上の配線が必要となくなる。これによって、通常の装
置動作を行うのに必要なボール電極4からの配線がテス
ト信号用の配線によって妨げられなくなり、配線の効率
化が図れる。また、プリント基板6上にテストパッドと
そのための配線エリアを削減できるため、基板の層数や
サイズを低減しコストを下げることができる。
On the other hand, in the first embodiment, a test signal input / output test pad 10 electrically connected from a ball electrode for transferring a test signal through a BGA daughter board 3 is connected to the daughter board 3. Is provided on the upper surface of the substrate, one or two ball electrodes 4 and wiring on the printed circuit board 6 for transferring signals to and from them are not required for one signal test. As a result, the wiring from the ball electrode 4 necessary for performing the normal device operation is not hindered by the wiring for the test signal, and the wiring efficiency can be improved. Further, since test pads and wiring areas for the test pads can be reduced on the printed board 6, the number of layers and the size of the board can be reduced, and the cost can be reduced.

【0038】(第2の実施の形態)第2の実施の形態で
は、BGAパッケージのボール電極4のうち、プリント
基板6上の他の部品を介して電源若しくはグランドへ接
続するボール電極をパッケージの外周部に配置する。こ
のようにボール電極を配置した場合、プリント基板6上
の半田付け用パッドの配線方法は図3に示すようにな
る。なお、第1の実施の形態と同様の構成については同
一の符号及び同一の図柄を用いて詳細な説明を省略す
る。
(Second Embodiment) In the second embodiment, among the ball electrodes 4 of the BGA package, the ball electrodes connected to the power supply or the ground via other components on the printed circuit board 6 are connected to the package. It is arranged on the outer periphery. When the ball electrodes are arranged in this manner, the wiring method of the soldering pads on the printed circuit board 6 is as shown in FIG. In addition, about the structure similar to 1st Embodiment, detailed description is abbreviate | omitted using the same code | symbol and the same design.

【0039】図3では、貫通ホール7及び非貫通ホール
8を介して接続されているパッドを除き、各パッドは、
パッドに通常の電気信号を入出力するための配線14及
び電源若しくはグランドへ接続するための配線15のい
ずれかに接続されている。通常、電源若しくはグランド
へ接続するための配線15は、比較的容量が大きい電気
を流すこと及び安定した波形の電気を流す必要が有るこ
とのために通常の電気信号を入出力するための配線14
よりも幅の太い配線とされている(後述する図4におい
ても同じ)。第2の実施の形態では、電源若しくはグラ
ンドへ接続するボール電極をパッケージの外周部に配置
したため、図3に示すように、配線15を介して電源若
しくはグランドへ接続する半田付け用パッド16がプリ
ント基板6上でパッケージの外周部(パッケージ外側)
に配置され、幅の太い配線15がパッケージの内側に配
線されていないことがわかる。
In FIG. 3, each pad except for the pad connected through the through hole 7 and the non-through hole 8
It is connected to either a wiring 14 for inputting / outputting a normal electric signal to / from a pad and a wiring 15 for connecting to a power supply or a ground. Usually, the wiring 15 for connecting to a power supply or a ground is a wiring 14 for inputting / outputting a normal electric signal due to the necessity of flowing relatively large-capacity electricity and the necessity of flowing stable waveform electricity.
The wiring is wider than the wiring (the same applies to FIG. 4 described later). In the second embodiment, since the ball electrodes connected to the power supply or the ground are arranged on the outer periphery of the package, the soldering pads 16 connected to the power supply or the ground via the wiring 15 are printed as shown in FIG. Outer periphery of package (outside of package) on substrate 6
It can be seen that the thick wiring 15 is not wired inside the package.

【0040】次に、従来の半田付け用パッドの配線方法
を図4に示して、図3の配線方法と比較する。
Next, FIG. 4 shows a conventional wiring method for soldering pads, which is compared with the wiring method shown in FIG.

【0041】図4に示すように、従来の配線方法では、
電源若しくはグランドへ接続するための幅の太い配線1
5に接続されるボール電極がパッケージの内側にもある
ため、プリント基板6上でパッケージ外側でのパッド間
の配線は非常に混み合い、配線の引出しが難しくなって
いることがわかる。
As shown in FIG. 4, in the conventional wiring method,
Wide wiring 1 to connect to power or ground
Since the ball electrodes connected to 5 are also inside the package, the wiring between the pads outside the package on the printed circuit board 6 is very crowded, and it is found that it is difficult to draw out the wiring.

【0042】これに対し、第2の実施の形態に係る図3
の配線方法では、上記のように幅の太い配線15がプリ
ント基板6上でパッケージ内側には配線されていないた
め、パッド間での配線の混み合いが解消され、これによ
って、より多くの電極を基板をコストアップすることな
く効率的に利用することができる。
On the other hand, in FIG. 3 according to the second embodiment,
In the wiring method described above, since the wide wiring 15 is not wired inside the package on the printed circuit board 6 as described above, the crowding of the wiring between the pads is eliminated, and as a result, more electrodes are formed. The substrate can be used efficiently without increasing the cost.

【0043】ただし、電源若しくはグランドへ接続する
ボール電極のうち、プリント基板6上の他の部品を介さ
ずに直接、電源若しくはグランドへ接続する電極に関し
ては、第1の実施の形態のようにパッケージの中央部に
配置し、該中央部からバイヤボールを介して電源若しく
はグランドへ接続するようにしても良い。
However, of the ball electrodes connected to the power supply or the ground, those connected directly to the power supply or the ground without passing through other components on the printed circuit board 6 are packaged as in the first embodiment. May be arranged at the center of the power supply, and the center may be connected to a power supply or a ground via a via ball.

【0044】以上が本発明の実施の形態であるが、上記
例にのみ限定されるものではなく、本発明の要旨を逸脱
しない範囲において種々の変更が可能であることは言う
までもない。
Although the embodiment of the present invention has been described above, it is needless to say that the present invention is not limited to the above example, and various changes can be made without departing from the gist of the present invention.

【0045】[0045]

【発明の効果】以上説明したように、請求項1及び請求
項2の発明によれば、プリント基板上の他の部品との間
で信号の受渡しをしないボール電極をエリアアレイ半導
体装置のパッケージ下面の中央部に配置したため、信号
の受渡しをしないボール電極に対応するパッドへの配線
と、プリント基板上で信号の受渡しをするパッドへの配
線とをプリント基板のどの層でも互いに妨げられないよ
うに配線することが可能となり、これによって、基板の
層数やサイズを大きくすることなく効率的に配線を行う
ことができる、という効果が得られる。
As described above, according to the first and second aspects of the present invention, the ball electrode which does not exchange signals with other components on the printed circuit board is provided on the lower surface of the package of the area array semiconductor device. The wiring to the pad corresponding to the ball electrode that does not transfer signals and the wiring to the pad that transfers signals on the printed circuit board are not obstructed by any layers of the printed circuit board. Wiring can be performed, thereby providing an effect that wiring can be efficiently performed without increasing the number and size of layers of the substrate.

【0046】請求項3及び請求項4の発明によれば、エ
リアアレイ半導体装置の各ボール電極に接続するための
パッドのうち、プリント基板上の他の部品との間で信号
の受渡しをしないパッドをパッケージ下面の中央部に相
当する位置に配置するようにしたので、信号の受渡しを
しないパッドへの配線と、プリント基板上で信号の受渡
しをするパッドへの配線とをプリント基板のどの層でも
互いに妨げられないように配線することが可能となり、
これによって、基板の層数やサイズを大きくすることな
く効率的に配線を行うことができる、という効果が得ら
れる。
According to the third and fourth aspects of the present invention, of the pads for connecting to the respective ball electrodes of the area array semiconductor device, the pads that do not exchange signals with other components on the printed circuit board are provided. Is arranged at the position corresponding to the center of the lower surface of the package, so that the wiring to the pads that do not pass signals and the wiring to the pads that pass signals on the printed board can be It is possible to wire so that they do not interfere with each other,
As a result, an effect is obtained that wiring can be efficiently performed without increasing the number of layers or the size of the substrate.

【0047】請求項5の発明によれば、プリント基板上
の他の部品を介して電源若しくはグランドに接続するボ
ール電極をパッケージの外周部に配置するようにしたの
で、一般に幅の太い配線であるプリント基板上の電源若
しくはグランドへの接続用の配線をパッケージ内側に配
線する必要がなくなり、これによって、パッド間での配
線の混み合いが解消され、基板の層数やサイズを大きく
することなく効率的に配線を行うことができる、という
効果が得られる。
According to the fifth aspect of the present invention, since the ball electrodes connected to the power supply or the ground via other components on the printed circuit board are arranged on the outer periphery of the package, the wiring is generally thick. Eliminates the need to route wiring for power or ground on the printed circuit board inside the package, which eliminates wiring congestion between pads and increases efficiency without increasing the number of layers and size of the board An effect is obtained that the wiring can be performed efficiently.

【0048】請求項6の発明によれば、プリント基板上
の他の部品を介して電源若しくはグランドに接続するパ
ッドを、パッケージの外周部に相当する位置に配置する
ようにしたので、一般に幅の太い配線であるプリント基
板上の電源若しくはグランドへの接続用の配線をパッケ
ージ内側に配線する必要がなくなり、これによって、パ
ッド間での配線の混み合いが解消され、基板の層数やサ
イズを大きくすることなく効率的に配線を行うことがで
きる、という効果が得られる。
According to the sixth aspect of the present invention, the pads connected to the power supply or the ground via other components on the printed circuit board are arranged at positions corresponding to the outer peripheral portion of the package. There is no need to route the wiring for power or ground on the printed circuit board, which is a thick wiring, inside the package.This eliminates the crowding of the wiring between the pads and increases the number of layers and the size of the board. An effect is obtained that wiring can be efficiently performed without performing.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1の実施の形態に係るエリアアレイ
半導体装置(BGAパッケージ)及び該装置を実装する
プリント基板の断面構成図である。
FIG. 1 is a sectional configuration diagram of an area array semiconductor device (BGA package) according to a first embodiment of the present invention and a printed circuit board on which the device is mounted.

【図2】本発明の第1の実施の形態に係るプリント基板
に配置された半田付け用パッドの配線状況を示す図であ
る。
FIG. 2 is a diagram illustrating a wiring state of soldering pads arranged on a printed circuit board according to the first embodiment of the present invention.

【図3】本発明の第2の実施の形態に係るプリント基板
に配置された半田付け用パッドの配線状況を示す図であ
る。
FIG. 3 is a diagram showing a wiring state of soldering pads arranged on a printed circuit board according to a second embodiment of the present invention.

【図4】従来のプリント基板に配置された半田付け用パ
ッドの配線状況を示す図である。
FIG. 4 is a diagram showing a wiring state of soldering pads arranged on a conventional printed circuit board.

【図5】従来のエリアアレイ半導体装置(BGAパッケ
ージ)の断面構成図である。
FIG. 5 is a cross-sectional configuration diagram of a conventional area array semiconductor device (BGA package).

【図6】従来のプリント基板に配置された半田付け用パ
ッドの配線状況を示す図である。
FIG. 6 is a diagram showing a wiring state of a soldering pad arranged on a conventional printed circuit board.

【符号の説明】[Explanation of symbols]

1 半導体チップ 2 モールド樹脂 3 ドーター基板 4 ボール電極 5 プリント基板上の他の部品との信号の受渡しをし
ないボール電極 6 プリント基板
DESCRIPTION OF SYMBOLS 1 Semiconductor chip 2 Mold resin 3 Daughter board 4 Ball electrode 5 Ball electrode which does not exchange signals with other parts on a printed board 6 Printed board

Claims (6)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 パッケージの下面に複数のボール電極が
配置されたエリアアレイ半導体装置において、 前記ボール電極のうち、前記エリアアレイ半導体装置を
実装するプリント基板上の他の部品との間で信号の受渡
しをしないボール電極を前記パッケージ下面の中央部に
配置したことを特徴とするエリアアレイ半導体装置。
1. An area array semiconductor device in which a plurality of ball electrodes are arranged on a lower surface of a package, wherein a signal is transmitted between another one of the ball electrodes and another component on a printed circuit board on which the area array semiconductor device is mounted. An area array semiconductor device, wherein a ball electrode which is not transferred is arranged at a central portion of a lower surface of the package.
【請求項2】 前記プリント基板上の他の部品との間で
信号の受渡しをしないボール電極が、テスト信号用ボー
ル電極、電源若しくはグランド接続用ボール電極、及び
特定の機能を有しないボール電極の少なくともいずれか
であることを特徴とする請求項1のエリアアレイ半導体
装置。
2. A ball electrode which does not exchange signals with other components on the printed circuit board is a test signal ball electrode, a power supply or ground connection ball electrode, and a ball electrode having no specific function. 2. The area array semiconductor device according to claim 1, wherein the area array semiconductor device is at least one of them.
【請求項3】 パッケージの下面に複数のボール電極が
配置されたエリアアレイ半導体装置を実装するプリント
基板において、 前記エリアアレイ半導体装置の各ボール電極に接続する
ためのパッドのうち、前記プリント基板上の他の部品と
の間で信号の受渡しをしないパッドを前記エリアアレイ
半導体装置のパッケージ下面の中央部に相当する位置に
配置したことを特徴とするプリント基板。
3. A printed circuit board on which an area array semiconductor device having a plurality of ball electrodes disposed on a lower surface of a package is mounted, wherein a pad for connecting to each ball electrode of the area array semiconductor device is provided on the printed circuit board. A printed circuit board, wherein pads that do not exchange signals with other components are arranged at positions corresponding to the center of the lower surface of the package of the area array semiconductor device.
【請求項4】 前記プリント基板上の他の部品との間で
信号の受渡しをしないパッドが、テスト信号用パッド、
電源若しくはグランド接続用パッド、及び特定の機能を
有しないパッドの少なくともいずれかであることを特徴
とする請求項3のプリント基板。
4. A pad that does not exchange signals with other components on the printed circuit board is a test signal pad,
4. The printed circuit board according to claim 3, wherein the printed circuit board is at least one of a power supply or ground connection pad and a pad having no specific function.
【請求項5】 パッケージの下面に複数のボール電極が
配置されたエリアアレイ半導体装置において、 前記ボール電極のうち、前記エリアアレイ半導体装置を
実装するプリント基板上の他の部品を介して電源若しく
はグランドに接続するボール電極を、前記パッケージの
外周部に配置したことを特徴とするエリアアレイ半導体
装置。
5. An area array semiconductor device having a plurality of ball electrodes disposed on a lower surface of a package, wherein a power supply or a ground is provided via another component on a printed circuit board on which the area array semiconductor device is mounted. An area array semiconductor device, wherein a ball electrode connected to the package is arranged on an outer peripheral portion of the package.
【請求項6】 パッケージの下面に複数のボール電極が
配置されたエリアアレイ半導体装置を実装するプリント
基板において、 前記エリアアレイ半導体装置の各ボール電極に接続する
ためのパッドのうち、前記プリント基板上の他の部品を
介して電源若しくはグランドに接続するパッドを、前記
パッケージの外周部に相当する位置に配置したことを特
徴とするプリント基板。
6. A printed circuit board on which an area array semiconductor device having a plurality of ball electrodes arranged on a lower surface of a package is mounted, wherein a pad for connecting to each ball electrode of the area array semiconductor device is provided on the printed circuit board. A printed circuit board, wherein pads connected to a power supply or a ground via other components are arranged at positions corresponding to an outer peripheral portion of the package.
JP26870396A 1996-10-09 1996-10-09 Area array semiconductor device and printed circuit board Expired - Lifetime JP2920750B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26870396A JP2920750B2 (en) 1996-10-09 1996-10-09 Area array semiconductor device and printed circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26870396A JP2920750B2 (en) 1996-10-09 1996-10-09 Area array semiconductor device and printed circuit board

Publications (2)

Publication Number Publication Date
JPH10116859A JPH10116859A (en) 1998-05-06
JP2920750B2 true JP2920750B2 (en) 1999-07-19

Family

ID=17462207

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26870396A Expired - Lifetime JP2920750B2 (en) 1996-10-09 1996-10-09 Area array semiconductor device and printed circuit board

Country Status (1)

Country Link
JP (1) JP2920750B2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6001661A (en) * 1998-04-06 1999-12-14 Motorola, Inc. Integrated circuit interconnect method and apparatus
JP3815342B2 (en) * 2002-02-19 2006-08-30 株式会社デンソー Semiconductor device
JP3780996B2 (en) * 2002-10-11 2006-05-31 セイコーエプソン株式会社 Circuit board, mounting structure of semiconductor device with bump, mounting method of semiconductor device with bump, electro-optical device, and electronic device
JP5295932B2 (en) * 2009-11-02 2013-09-18 新光電気工業株式会社 Semiconductor package, evaluation method thereof, and manufacturing method thereof

Also Published As

Publication number Publication date
JPH10116859A (en) 1998-05-06

Similar Documents

Publication Publication Date Title
US6144090A (en) Ball grid array package having electrodes on peripheral side surfaces of a package board
US5491364A (en) Reduced stress terminal pattern for integrated circuit devices and packages
US5744383A (en) Integrated circuit package fabrication method
EP0226433A2 (en) High density printed wiring board
JP3459765B2 (en) Mounting inspection system
JP2568748B2 (en) Semiconductor device
GB2289985A (en) Connecting the output pads on an i.c. chip, using an adaptor board
JP3811467B2 (en) Semiconductor package
KR20050030126A (en) Semiconductor integrated circuit apparatus and electronic device
US6144091A (en) Semiconductor device
US5650660A (en) Circuit pattern for a ball grid array integrated circuit package
JPH04273451A (en) Semiconductor device
JP2920750B2 (en) Area array semiconductor device and printed circuit board
JP2907127B2 (en) Multi-chip module
US20020135051A1 (en) Semiconductor device and lead frame therefor
WO1996004682A1 (en) Electronic circuit package
JP2006278374A (en) Semiconductor device and packaging structure thereof
JP3166490B2 (en) BGA type semiconductor device
JP3330468B2 (en) Wiring board and semiconductor device
KR20040078807A (en) Ball Grid Array Stack Package
JP2002270723A (en) Semiconductor device, semiconductor chip, and mounting board
JP4640950B2 (en) Semiconductor device
JPH08191128A (en) Electronic device
US7939951B2 (en) Mounting substrate and electronic apparatus
KR200158388Y1 (en) Semiconductor package of bga type

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080430

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090430

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100430

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110430

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120430

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130430

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130430

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140430

Year of fee payment: 15

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term