JP2915482B2 - Photoelectric conversion device - Google Patents
Photoelectric conversion deviceInfo
- Publication number
- JP2915482B2 JP2915482B2 JP2105188A JP10518890A JP2915482B2 JP 2915482 B2 JP2915482 B2 JP 2915482B2 JP 2105188 A JP2105188 A JP 2105188A JP 10518890 A JP10518890 A JP 10518890A JP 2915482 B2 JP2915482 B2 JP 2915482B2
- Authority
- JP
- Japan
- Prior art keywords
- photoelectric conversion
- transistor
- signal
- amplifying
- conversion device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
【発明の詳細な説明】 [産業上の利用分野] 本発明は、センサーノイズの低減を目的とした光電変
換装置に関する。The present invention relates to a photoelectric conversion device for reducing sensor noise.
[従来の技術] 固体撮像装置等に用いられるセンサには、出力信号レ
ベルを上げる等のために、増幅型センサが好適に用いら
れる。2. Description of the Related Art An amplification type sensor is preferably used for a sensor used in a solid-state imaging device or the like in order to increase an output signal level.
増幅型センサーは、MOS型,SIT型,FET型,バイポーラ
型などのトランジスタから構成されていて、それらの制
御電極に蓄積した電荷を電荷増幅あるいは電流増幅し
て、主電極から出力するものである。例えば特公昭55−
28456号公報に増幅型センサーの一例が開示されてい
る。このような増幅型センサーの問題点の1つにセンサ
ーノイズが大きいことがあげられる。The amplifying sensor is composed of MOS, SIT, FET, bipolar, etc. transistors, and amplifies the electric charge accumulated in the control electrode or amplifies the current and outputs it from the main electrode. . For example,
Japanese Patent No. 28456 discloses an example of an amplification type sensor. One of the problems of such an amplification type sensor is that the sensor noise is large.
センサーノイズは、一般に固定的に現われる固定パタ
ーンノイズ(以後FPNと呼ぶ)と、制御電極をリセット
した時に制御電極にとりこまれるランダムノイズ(リセ
ット毎に振幅が変化するノイズ)がある。The sensor noise generally includes fixed pattern noise (hereinafter, referred to as FPN) that appears fixedly, and random noise (noise whose amplitude changes at each reset) incorporated into the control electrode when the control electrode is reset.
センサーノイズのなかで、FPNは固定的に現われるの
でセンサーの光信号出力からセンサーの暗時出力を減算
すれば、完全に除去することができる。なお、暗時出力
は蓄積時間をほとんどゼロ、即ちセンサーをリセットし
た直後に読み出す事によって得ることができる。Since FPN appears fixedly in the sensor noise, it can be completely removed by subtracting the dark output of the sensor from the optical signal output of the sensor. The dark output can be obtained by reading the storage time almost zero, that is, immediately after resetting the sensor.
これに対し制御電極にとりこまれたランダムノイズを
も除去するためには、蓄積開始直後のセンサー出力(セ
ンサーノイズ)から蓄積後のセンサー出力(光信号)を
減算すればよい。On the other hand, in order to also remove the random noise incorporated in the control electrode, the sensor output (optical signal) after accumulation may be subtracted from the sensor output (sensor noise) immediately after the start of accumulation.
このような減算処理が可能な光電変換装置として、本
発明者は、既に特願平1−301819号において、以下に示
すような光電変換装置を提案した。As a photoelectric conversion device capable of performing such subtraction processing, the present inventor has already proposed the following photoelectric conversion device in Japanese Patent Application No. 1-301819.
第5図は上記特願平1−301819号に開示されている光
電変換装置の回路構成図である。FIG. 5 is a circuit configuration diagram of the photoelectric conversion device disclosed in Japanese Patent Application No. 1-301819.
第6図は上記光電変換装置の一画素の概略的平面図で
ある。FIG. 6 is a schematic plan view of one pixel of the photoelectric conversion device.
なお、回路構成の説明において、後述する本発明の光
電変換装置の実施例と共通する部分については、説明に
必要な部分を除き、同一符号を付して説明を省略するも
のとする。In the description of the circuit configuration, portions common to the below-described embodiment of the photoelectric conversion device of the present invention are denoted by the same reference numerals except for portions necessary for the description, and description thereof will be omitted.
第5図及び第6図に示すように、特願平1−301819号
の光電変換装置の画素は、光励起された電荷を蓄積する
光電変換手段であるフォトダイオードD、容量COX、増
幅用トランジスタTr、フォトダイオードDの光電変換部
で発生した電荷を増幅用トランジスタTrの制御電極であ
るベースへ転送制御するための転送素子Msから構成され
る。As shown in FIGS. 5 and 6, the pixels of the photoelectric conversion device disclosed in Japanese Patent Application No. 1-301819 have a photodiode D as a photoelectric conversion means for accumulating photo-excited charges, a capacitor C OX , and an amplifying transistor. Tr, and a transfer element Ms for controlling transfer of electric charges generated in the photoelectric conversion unit of the photodiode D to a base, which is a control electrode of the amplifying transistor Tr.
かかる構成の光電変換装置は、フォトダイオードDと
増幅用トランジスタTrとの間に転送素子Msを設けること
で、フォトダイオードDの動作に関係なく、センサノイ
ズを独立して読み出すことを可能とするものであり、FP
Nばかりでなく増幅用トランジスタTrの暗電流成分やラ
ンダムノイズを除去することを可能とするものである。The photoelectric conversion device having such a configuration is capable of independently reading out sensor noise regardless of the operation of the photodiode D by providing the transfer element Ms between the photodiode D and the amplifying transistor Tr. And FP
This makes it possible to remove not only N but also dark current components and random noise of the amplification transistor Tr.
また、フォトダイオードDに蓄積された電荷を増幅用
トランジスタTrに転送する前に、この増幅用トランジス
タTrのベースをリセットするリセット手段Mcを設け、リ
セット後に、増幅用トランジスタTrの出力を第1の信号
として読み出し、また転送素子Msを導通させ、前記フォ
トダイオードDの電荷を前記増幅用トランジスタTrのベ
ースに転送した後に前記増幅用トランジスタTrの出力を
第2の信号として読み出すことにより、増幅用トランジ
スタTrの暗電流成分を光電荷の転送前に除去し、フォト
ダイオードDの蓄積電位よりも増幅用トランジスタTrの
ベースの電位を低く設定することで、フォトダイオード
Dから増幅用トランジスタTrへ光電荷の転送を完全に行
うことを可能とするものである。Further, before transferring the charge accumulated in the photodiode D to the transistor for amplification Tr, reset means Mc for resetting the base of the transistor for amplification Tr is provided, and after the reset, the output of the transistor for amplification Tr is output to the first transistor. The output of the amplifying transistor Tr is read out as a second signal after reading as a signal and the transfer element Ms is turned on, and the charge of the photodiode D is transferred to the base of the amplifying transistor Tr. By removing the dark current component of the Tr before the transfer of the photocharge and setting the potential of the base of the amplifying transistor Tr lower than the accumulation potential of the photodiode D, the photocharge from the photodiode D to the amplifying transistor Tr is transferred. The transfer can be completely performed.
さらに、副走査方向に隣接した各増幅用トランジスタ
Trのベース間にリセット用トランジスタMcを設け、この
リセット用トランジスタMcにより増幅用トランジスタTr
のベースをリセットすることで、主走査方向と同時に副
走査方向に配列された画素をリセット可能とし、スミア
を減少させる作用を有する。Furthermore, each amplification transistor adjacent in the sub-scanning direction
A reset transistor Mc is provided between the bases of the transistors Tr.
By resetting the base, the pixels arranged in the sub-scanning direction at the same time as the main-scanning direction can be reset, thereby reducing smear.
なお、ここで、スミアとは強すぎる光照射等のため、
蓄積された電荷に対応する信号を読み出す時に、選択さ
れていない増幅手段の制御電極の電位が上昇し、当該増
幅手段から出力が現われる現象をいうものとする。In this case, smear is too strong for light irradiation and so on.
When a signal corresponding to the stored electric charge is read, the potential of the control electrode of the unselected amplifying means rises and an output appears from the amplifying means.
上記スミアを減少させることができるのは、選択され
た増幅手段から蓄積された電荷に対応する信号を読み出
す前に、選択された増幅用トランジスタTrの制御電極と
ともに選択されていない増幅用トランジスタTrの制御電
極をもリセットすることが可能となるため、選択されて
いない増幅用トランジスタTrから出力が現われなくなる
からである。The smear can be reduced because, before reading out the signal corresponding to the accumulated charge from the selected amplifying means, the unselected amplifying transistor Tr together with the control electrode of the selected amplifying transistor Tr is read. This is because the control electrode can also be reset, and no output appears from the unselected amplifying transistor Tr.
[発明が解決しようとする課題] しかしながら、上記特願平1−301819の光電変換装置
は、素子分離領域を絶縁ゲート型トランジスタ構成とし
たゲート分離型の光電変換装置に適用する場合、画素数
の増大に伴ってリセット時間が長くなるため、改善が望
まれていた。[Problems to be Solved by the Invention] However, when the photoelectric conversion device of Japanese Patent Application No. 1-301819 is applied to a gate separation type photoelectric conversion device in which an element isolation region has an insulated gate transistor configuration, the number of pixels is small. Since the reset time increases with the increase, an improvement has been desired.
リセット時間が長くなるのは、第5図及び第6図に示
すように、リセット用トランジスタMcを直列に配置する
ために、直列抵抗(リセット用トランジスタMcのON抵抗
成分,増幅用トランジスタTrのベース抵抗成分等による
もの)と容量(増幅用トランジスタTrのベース容量やエ
ミッタの寄生容量等によるもの)が大きくなり、時定数
が長くなるからである。The reason why the reset time becomes longer is that, as shown in FIGS. 5 and 6, since the reset transistor Mc is arranged in series, the series resistor (the ON resistance component of the reset transistor Mc, the base of the amplifying transistor Tr) is used. This is because a resistance component and the like and a capacitance (a base capacitance of the amplifying transistor Tr and a parasitic capacitance of the emitter and the like) increase and a time constant becomes longer.
リセット時間の短縮が望まれる用途としては、例え
ば、次に示すものがある。Examples of applications in which the reset time is desired to be shortened include the following.
固体撮像装置等において用いられるエリアセンサ(複
数の光電変換要素が二次元状に配列されたもの)をテレ
ビジョン同期で動作させる場合、リセットは一水平ブラ
ンキング内(1HBLK)で行うか、あるいは一水平走査期
間を利用する場合が考えられる。この場合、上述のよう
な素子分離領域を絶縁ゲート型トランジスタ構成とした
光電変換装置の場合、1HBLK期間内でリセットを行う必
要がある。When an area sensor (in which a plurality of photoelectric conversion elements are arranged two-dimensionally) used in a solid-state imaging device or the like is operated in synchronization with television, reset is performed within one horizontal blanking (1HBLK), or A case where the horizontal scanning period is used is conceivable. In this case, in the case of a photoelectric conversion device in which the above-described element isolation region has an insulated gate transistor configuration, it is necessary to perform reset within one HBLK period.
ところが、二水平画素列の画素信号を一水平走査期間
内に独立に読み出したい用途があった場合、特願平1−
301819の光電変換装置では、リセット期間が長くなるた
め対応が困難である。However, if there is an application in which the pixel signals of two horizontal pixel columns are to be read out independently within one horizontal scanning period, Japanese Patent Application No. Hei.
With the photoelectric conversion device of 301819, it is difficult to cope with the long reset period.
カラーセンサで、垂直解像度の高い輝度信号と色信号
を得たい場合、二水平画素列の画素信号を独立に出す必
要があるため、かかる用途に用いることができる光電変
換装置が望まれていた。When it is desired to obtain a luminance signal and a chrominance signal having a high vertical resolution with a color sensor, it is necessary to independently output pixel signals of two horizontal pixel rows. Therefore, a photoelectric conversion device that can be used for such a purpose has been desired.
[課題を解決するための手段] 本発明の光電変換装置は、光励起された電荷を蓄積す
る光電変換手段と、前記光電変換手段に蓄積された電荷
の転送制御を行う転送素子とを構成要素とする画素を垂
直方向及び水平方向に複数備えた光電変換装置であっ
て、 複数の光電変換手段がそれぞれの転送素子を介して制
御電極に共通接続され、前記制御電極の電荷を増幅して
垂直出力線に出力する増幅用トランジスタと、 前記制御電極に設けられたリセット用トランジスタ
と、 水平方向の複数の前記増幅用トランジスタから信号を
同時に垂直出力線に読み出す出力手段と、 前記リセット用トランジスタにより前記制御電極をリ
セットした後に、前記増幅用トランジスタの出力を第1
の信号として読み出す第1の読み出し手段と、 前記転送素子を導通させ、前記光電変換手段の電荷を
前記制御電極に転送し、前記電荷の転送後に前記増幅用
トランジスタの出力を第2の信号として読み出す第2の
読み出し手段と、 前記第1の信号と前記第2の信号との減算処理を行う
減算処理回路と、 を備えたことを特徴とする。[Means for Solving the Problems] The photoelectric conversion device of the present invention includes, as constituent elements, a photoelectric conversion unit that accumulates photo-excited charges, and a transfer element that controls transfer of the charges accumulated in the photoelectric conversion unit. A plurality of pixels in a vertical direction and a horizontal direction, wherein a plurality of photoelectric conversion means are commonly connected to a control electrode via respective transfer elements, and amplify the electric charge of the control electrode to output a vertical signal. An amplifying transistor that outputs a signal to a control line; a reset transistor provided on the control electrode; an output unit that simultaneously reads signals from a plurality of the amplifying transistors in a horizontal direction to a vertical output line; After resetting the electrodes, the output of the amplifying transistor is switched to the first
A first reading means for reading as a signal, and a transfer element for conducting the electric charge of the photoelectric conversion means to the control electrode, and after transferring the electric charge, reading an output of the amplifying transistor as a second signal. A second reading unit; and a subtraction processing circuit that performs a subtraction process between the first signal and the second signal.
また、本発明の光電変換装置は、光励起された電荷を
蓄積する光電変換手段及び前記光電変換手段に蓄積され
た電荷を転送する転送素子からなる画素を垂直方向及び
水平方向に複数有するとともに、 隣接する二以上の画素に対して共通に接続され、前記
二以上の画素の各画素の転送素子を介して転送される電
荷を増幅して垂直出力線に出力する増幅用トランジスタ
と、 水平方向の複数の増幅用トランジスタから信号を前記
垂直出力線に同時に出力させる共通信号線と、を有する
ことを特徴とする。In addition, the photoelectric conversion device of the present invention has a plurality of pixels in a vertical direction and a horizontal direction, each of which includes a photoelectric conversion unit that accumulates the photoexcited charge and a transfer element that transfers the charge accumulated in the photoelectric conversion unit. An amplifying transistor that is connected in common to two or more pixels and amplifies the charge transferred through the transfer element of each pixel of the two or more pixels and outputs the amplified charge to a vertical output line; And a common signal line for simultaneously outputting a signal from the amplifying transistor to the vertical output line.
[作用] 本発明は、複数の光電変換手段をそれぞれの転送素子
を介して増幅用トランジスタの一つの制御電極に共通接
続することで、増幅用トランジスタの数を減少させ、増
幅用トランジスタによる抵抗成分,容量成分を小さくす
るものである。[Operation] The present invention reduces the number of amplifying transistors by commonly connecting a plurality of photoelectric conversion means to one control electrode of the amplifying transistor via each transfer element, thereby reducing a resistance component of the amplifying transistor. , To reduce the capacitance component.
また、本発明は、リセット用トランジスタのリセット
端子を複数の増幅用トランジスタ毎に設けることで、リ
セット用トランジスタの直列接続によって生ずる抵抗及
び容量の加算的増加を軽減するものである。Further, according to the present invention, by providing a reset terminal of a reset transistor for each of a plurality of amplifying transistors, an additional increase in resistance and capacitance caused by series connection of the reset transistors is reduced.
[実施例] 以下、本発明の実施例について図面を用いて詳細に説
明する。Examples Hereinafter, examples of the present invention will be described in detail with reference to the drawings.
第1図は、本発明の光電変換装置の一実施例の等価回
路図である。FIG. 1 is an equivalent circuit diagram of one embodiment of the photoelectric conversion device of the present invention.
なお、本実施例の光電変換装置の画素はm行×n列の
マトリクス状に配列されているが、第1図においては、
簡易化のために第1列目の六画素S1〜S6のみ示すものと
する。Although the pixels of the photoelectric conversion device of this embodiment are arranged in a matrix of m rows × n columns, in FIG.
For simplicity, only the six pixels S 1 to S 6 in the first column are shown.
第1図に示すように、それぞれの画素S1〜S6は光励起
された電荷を蓄積する光電変換手段であるフォトダイオ
ードD、容量COX、フォトダイオードDの光電変換部で
発生した電荷を転送制御するための転送素子Msから構成
される。As shown in FIG. 1, each of the pixels S 1 to S 6 transfers a charge generated by a photodiode D, a capacitor C OX , and a photoelectric conversion unit of the photodiode D, which are photoelectric conversion means for storing the photo-excited charge. It is composed of a transfer element Ms for controlling.
垂直方向にある二つの画素、画素S1と画素S2,画素S3
と画素S4,画素S5と画素S6は、それぞれバイポーラトラ
ンジスタTr1,Tr2,Tr3に接続される。Two pixels in the vertical direction, pixel S 1 and pixel S 2 , pixel S 3
And the pixel S 4 , the pixel S 5 and the pixel S 6 are connected to the bipolar transistors Tr 1 , Tr 2 and Tr 3 , respectively.
垂直方向にあるバイポーラトランジスタTr1,Tr2間は
二つのpMOSトランジスタMc2,Mc3で分離され、バイポー
ラトランジスタTr2,Tr3間は二つのpMOSトランジスタM
c4,Mc5で分離される。またバイポーラトランジスタTr1
の一方にはpMOSトランジスタMc1が設けられる。The bipolar transistors Tr 1 and Tr 2 in the vertical direction are separated by two pMOS transistors Mc 2 and Mc 3 , and the two pMOS transistors M 2 are separated between the bipolar transistors Tr 2 and Tr 3.
c 4 , separated by Mc 5 . Bipolar transistor Tr 1
PMOS transistor Mc 1 is provided on one.
バイポーラトランジスタTr1,Tr2,Tr3のエミッタ端子
は、垂直出力線VLに共通に接続される。二つのpMOSトラ
ンジスタMc2,Mc3、及びMc4,Mc5のドレイン間はそれぞれ
共通接続され、pMOSトランジスタMc4,Mc5のドレイン
は、垂直出力線VLに接続される。なお、pMOSトランジス
タのドレインは必要に応じて、垂直出力線VLに接続され
るものである。The emitter terminals of the bipolar transistors Tr 1 , Tr 2 , Tr 3 are commonly connected to a vertical output line VL. Two pMOS transistor Mc 2, Mc 3, and Mc 4, Mc 5 of drain are commonly connected to the drain of the pMOS transistor Mc 4, Mc 5 is connected to the vertical output line VL. The drain of the pMOS transistor is connected to the vertical output line VL as required.
pMOSトランジスタMc1,Mc2,Mc3,Mc4,Mc5のゲートは共
通にリセット用のゲート線GLに接続されている。このゲ
ート線にはパルスφCLが印加される。The gates of the pMOS transistors Mc 1 , Mc 2 , Mc 3 , Mc 4 , Mc 5 are commonly connected to a reset gate line GL. A pulse φ CL is applied to this gate line.
垂直出力線VLは、パルスφT1,φT2によって制御され
るnMOSトランジスタMT1,MT2を介して蓄積容量CT1,CT2に
接続される。蓄積容量CT1,CT2には、それぞれセンサノ
イズ,信号が蓄積され、パルスφH1の制御によってMOS
トランジスタMH1,MH2を通して、センサノイズ出力(Sou
t),信号出力(Nout)として水平出力線に出力され、
不図示の減算処理回路により減算処理されて水平共通出
力線SLに出力される。水平共通出力線SLはパルスφHCに
よって制御される。MOSトランジスタによってリセット
される。The vertical output line VL is connected to storage capacitors C T1 and C T2 via nMOS transistors M T1 and M T2 controlled by pulses φ T1 and φ T2 . Sensor noise and a signal are stored in the storage capacitors C T1 and C T2 , respectively, and the MOS is controlled by controlling the pulse φ H1.
Through the transistors M H1 and M H2 , the sensor noise output (Sou
t), output to the horizontal output line as signal output (Nout),
The signal is subjected to subtraction processing by a subtraction processing circuit (not shown) and output to the horizontal common output line SL. Horizontal common output line SL is controlled by a pulse phi HC. Reset by MOS transistor.
垂直出力線VLは、パルスφVCによって制御されるMOS
トランジスタMVによってリセットされ、蓄積容量CT1,C
T2の残留電荷の除去及び後述するバイポーラトランジス
タTr1〜Tr3の過渡リフレッシュが可能となっている。Vertical output line VL, MOS controlled by a pulse phi VC
It is reset by transistor M V, the storage capacitor C T1, C
Transient refresh of the bipolar transistor Tr 1 to Tr 3 for removing and later of T2 residual charge is possible.
なお、垂直走査回路,nMOSトランジスタMT1,蓄積容量C
T1,MOSトランジスタMH1は第1の読み出し手段を構成す
る。また、垂直走査回路,nMOSトランジスタMT2,蓄積容
量CT2,MOSトランジスタMH2は第2の読み出し手段を構成
する。Note that the vertical scanning circuit, nMOS transistor M T1 , storage capacitance C
T1 and the MOS transistor MH1 constitute first reading means. Further, the vertical scanning circuit, the nMOS transistor M T2 , the storage capacitor C T2 , and the MOS transistor M H2 constitute a second readout unit.
第2図は、本発明の光電変換装置の概略的平面図であ
る。FIG. 2 is a schematic plan view of the photoelectric conversion device of the present invention.
第1図と同様にして、簡易化のために第1列目の六画
素S1〜S6のみ示されている。In the same manner as in the first figure shows only six pixels S 1 to S 6 of the first column for simplicity.
図中、D1〜D6は光励起された電荷を蓄積する光電変換
手段である、それぞれの画素のフォトダイオードDであ
り、フォトダイオードD1及びD2で光電変換された信号
は、転送素子MS(図中、破線領域MS)をへて、バイポー
ラトランジスタTr1のベースに転送される。容量COX(図
中破線図示)は転送素子MSの制御電極(ゲート電極)の
一部を用いて形成される。なお、同様にフォトダイオー
ドD3及びD4で光電変換された信号はバイポーラトランジ
スタTr2のベースに転送され、またフォトダイオードD5
及びD6で光電変換された信号はバイポーラトランジスタ
Tr3のベースに転送される。In the figure, D 1 to D 6 is a photoelectric conversion means for accumulating photoexcited charge, a photodiode D of each pixel, signal photoelectrically converted by the photodiode D 1 and D 2, the transfer device M (in the figure, the broken line area M S) S with f a, is transferred to the base of the bipolar transistor Tr 1. Capacitance C OX (broken line in the figure shown) is formed using a part of the control electrodes of the transfer element M S (gate electrode). Note that the photoelectric conversion signal by the photo diode D 3 and D 4 in the same manner is transferred to the base of the bipolar transistor Tr 2, also photodiode D 5
And photoelectrically converted signal D 6 is a bipolar transistor
It is transferred to the base of the Tr 3.
なお、このバイポーラトランジスタTr1,Tr2,Tr3のベ
ース領域は、画素信号を転送する前に、垂直方向のpMOS
トランジスタMc1〜Mc6をすべて導通させてリセットされ
る。図中、B,EはそれぞれバイポーラトランジスタTr
1(他の画素も同様である)のベース,エミッタを示
し、RCはリセット電位設定を行うリセット端子のコンタ
クト部分を示している。Note that the base regions of the bipolar transistors Tr 1 , Tr 2 , and Tr 3 have a vertical pMOS
By conducting all the transistors Mc 1 to MC 6 is reset. In the figure, B and E are bipolar transistors Tr, respectively.
1 (the same applies to other pixels) indicates a base and an emitter, and RC indicates a contact portion of a reset terminal for setting a reset potential.
リセット端子はリセット時定数を小さくするためのも
のであり、pMOSトランジスタ間に設けられている。通
常、このリセット端子は一本の垂直出力線VL当たり10個
程度設ければよい。この10個のリセット端子によりリセ
ット電圧(ここではGND)が供給されるので、垂直方向
の直列抵抗と寄生容量はそれぞれ約1/10倍になり、従来
1H期間を要していたリセット時間は、約1/100倍と高速
にリセットすることが可能となる。The reset terminal is for reducing the reset time constant, and is provided between the pMOS transistors. Usually, about 10 reset terminals may be provided for one vertical output line VL. Since the reset voltage (here, GND) is supplied by these 10 reset terminals, the series resistance in the vertical direction and the parasitic capacitance are approximately 1/10 times each,
The reset time, which required 1H period, can be reset as fast as about 1/100 times.
また、バイポーラトランジスタを二つの画素に対して
一つ設けることとしたため、垂直出力線に接続されるバ
イポーラトランジスタの数が約半分に減るので、抵抗成
分,容量成分が小さくなり(主にエミッタの寄生容量に
よる負荷容量が小さくなる)、バイポーラトランジスタ
の駆動能力に余裕が生じる。In addition, since one bipolar transistor is provided for two pixels, the number of bipolar transistors connected to the vertical output line is reduced by about half, so that the resistance component and the capacitance component are reduced (mainly the parasitic capacitance of the emitter). The load capacity due to the capacity is reduced), and the driving capacity of the bipolar transistor has a margin.
第3図は上記光電変換装置の動作を説明するためのタ
イミングチャートである。FIG. 3 is a timing chart for explaining the operation of the photoelectric conversion device.
なお、二水平画素列の画素信号を読み出す時は、以下
に説明する動作を二つの画素列に対して行えば良い。な
お以下の説明では画素S1のみの動作について説明する
が、他の画素の動作も同様である。When reading pixel signals of two horizontal pixel columns, the operation described below may be performed on two pixel columns. Note the following description describes the operation of only the pixel S 1, it is the same operation of the other pixels.
まず、期間T1において、パルスφVCをハイレベル、パ
ルスφCLをロウレベルとすると、MOSトランジスタMV,pM
OSトランジスタMC1〜MC6がON状態となり、垂直出力線VL
及びバイポーラトランジスタTr1,Tr2,Tr3のベースがリ
セットされる。First, in the period T 1, a high level pulse phi VC, when the pulse phi CL and the low level, MOS transistor M V, pM
OS transistors M C1 to M C6 are turned on, and the vertical output line VL
And the bases of the bipolar transistors Tr 1 , Tr 2 , Tr 3 are reset.
次に、期間T2において、MOSトランジスタMVをON状態
に保持したまま、パルスφRをミドルレベルからハイレ
ベル、パルスφT1をハイレベルとすると、nMOSトランジ
スタMT1がON状態となって蓄積容量CT1がリセットされる
とともに、バイポーラトランジスタTr1のベース電位が
上昇し、ベースに残留する電荷が放電される(これを過
渡リフレッシュという)。In a period T 2, while maintaining the MOS transistor M V in the ON state, becomes a high level pulse phi R from the middle level and a pulse phi T1 to the high level, nMOS transistors M T1 is an ON state storage with capacitance C T1 is reset, the base potential rises bipolar transistor Tr 1, the charge remaining in the base is discharged (referred to transient refresh).
次に、期間T3において、パルスφRをハイレベル、パ
ルスφT1をハイレベルにしたまま、パルスφVCをロウレ
ベルとすると、バイポーラトランジスタTr1のオフセッ
ト電圧が読み出され、センサノイズとして蓄積容量CT1
に転送される。In a period T 3, while a high level pulse phi R, a pulse phi T1 to the high level, when the pulse phi VC low level, the offset voltage of the bipolar transistor Tr 1 is read out, the storage capacitor as sensor noise C T1
Is forwarded to
その後、パルスφVCをハイレベル、パルスφT2をハイ
レベルとしてMOSトランジスタMV、nMOSトランジスタMT2
をON状態として蓄積容量CT2をリセットする 次に、期間T4において、パルスφRをミドルレベルか
らロウレベルとすると、転送素子MSがON状態となって、
フォト・ダイオードDから光電変換された信号がバイポ
ーラトランジスタTr1のベースに転送される。After that, the pulse φ VC is set to the high level and the pulse φ T2 is set to the high level, so that the MOS transistor M V and the nMOS transistor M T2
Then reset the storage capacitor C T2 as ON state, in the period T 4, when the low level pulse phi R from the middle level, the transfer element M S is turned ON,
Converted signal photoelectrically from the photo diode D is transferred to the base of the bipolar transistor Tr 1.
次に、期間T5において、パルスφRをロウレベルから
ハイレベル、パルスφT2をハイレベルとすると、バイポ
ーラトランジスタTr1のベースに転送された電荷に対応
する信号が垂直出力線VLに読み出され、蓄積容量CT2へ
信号が転送される。Next, in a period T 5, the high level pulse phi R from the low level, the pulse phi T2 to a high level, a signal corresponding to the electric charge transferred to the base of the bipolar transistor Tr 1 is read out to the vertical output line VL The signal is transferred to the storage capacitor CT2 .
その後、期間T6において、パルスφH1をハイレベルと
すると、蓄積容量CT1,CT2に蓄積されたセンサノイズ,
信号が出力され、不図示の減算処理回路により減算処理
されてノイズ補正信号として出力される。Thereafter, in the period T 6, the pulse φ if H1 to the high level, the storage capacitor C T1, stored sensor noise C T2,
The signal is output, subjected to subtraction processing by a subtraction processing circuit (not shown), and output as a noise correction signal.
なお、以上説明した光電変換装置では、垂直二画素に
ついて、一つの増幅用トランジスタ(バイポーラトラン
ジスタ)を設けて構成したが、三以上の画素について一
つの増幅用トランジスタを設けて構成してもよい。In the above-described photoelectric conversion device, one amplifying transistor (bipolar transistor) is provided for two vertical pixels. However, one amplifying transistor may be provided for three or more pixels.
また、以上説明した光電変換装置では、エリアセンサ
について述べたが、ラインセンサにおいても、複数画素
毎に一つの増幅用トランジスタを設ければ、増幅用トラ
ンジスタのパターン設計に設計余裕が生じ、微細化に適
したラインセンサを提供することができる。In the above-described photoelectric conversion device, the area sensor has been described. In the case of a line sensor, if one amplifying transistor is provided for each of a plurality of pixels, the pattern design of the amplifying transistor causes a margin for design, and A line sensor suitable for the present invention can be provided.
第4図は、本発明を適用した固体撮像装置の概略的構
成図である。FIG. 4 is a schematic configuration diagram of a solid-state imaging device to which the present invention is applied.
同図において、光センサがエリア状に配列された撮像
素子201は、垂直走査部202及び水平走査部203によって
テレビジョン走査が行なわれる。In the figure, a vertical scanning unit 202 and a horizontal scanning unit 203 perform television scanning on an image sensor 201 in which optical sensors are arranged in an area.
水平走査部203から出力された信号は、処理回路204を
通して標準テレビジョン信号として出力される。The signal output from the horizontal scanning unit 203 is output as a standard television signal through the processing circuit 204.
垂直および水平走査部202及び203の駆動パルスφHS,
φH1,φH2,φVS,φV1,φV2等はドライバ205によって供
給される。またドライバ205はコントローラ206によって
制限される。Drive pulses φ HS of the vertical and horizontal scanning units 202 and 203,
φ H1 , φ H2 , φ VS , φ V1 , φ V2, etc. are supplied by the driver 205. The driver 205 is limited by the controller 206.
[発明の効果] 以上詳細に説明したように、本発明の光電変換装置に
よれば、複数の光電変換手段をそれぞれの転送素子を介
して増幅用トランジスタの一つの制御電極に共通接続す
ることで、増幅用トランジスタの数を減少させ、増幅用
トランジスタによる抵抗成分,容量成分を小さくするこ
とが可能となり(増幅用トランジスタがバイポーラトラ
ンジスタの場合、特にエミッタの寄生容量を小さくする
ことが可能となる)、信号の破壊度を小さくすることが
でき、高速でリセットをおこなうことが可能となり、複
数水平画素列の画素信号を独立して読み出すことが可能
となる。またかかる効果に加えて、リセット用トランジ
スタのリセット端子を複数の増幅トランジスタ毎に設け
ることで、リセット用トランジスタの直列接続によって
生ずる抵抗及び容量の加算的増加を軽減し、さらに高速
でリセットをおこなうことが可能となる。[Effects of the Invention] As described in detail above, according to the photoelectric conversion device of the present invention, a plurality of photoelectric conversion units are commonly connected to one control electrode of the amplification transistor via each transfer element. Therefore, the number of amplifying transistors can be reduced, and the resistance component and the capacitance component of the amplifying transistor can be reduced (when the amplifying transistor is a bipolar transistor, in particular, the parasitic capacitance of the emitter can be reduced). , The degree of signal destruction can be reduced, resetting can be performed at high speed, and pixel signals of a plurality of horizontal pixel columns can be read out independently. In addition to this effect, by providing a reset terminal of a reset transistor for each of a plurality of amplifying transistors, it is possible to reduce an additional increase in resistance and capacitance caused by series connection of the reset transistors, and to perform reset at a higher speed. Becomes possible.
なお、リセット電位用のコンタクト数は、非常に少な
くてすむので、その分歩留まりが向上する。Since the number of contacts for the reset potential is very small, the yield is improved by that amount.
第1図は、本発明の光電変換装置の一実施例の等価回路
図である。 第2図は、本発明の光電変換装置の一実施例の概略的平
面図である。 第3図は、上記光電変換装置の動作を説明するためのタ
イミングチャートである。 第4図は、本発明を適用した固体撮像装置の概略的構成
図である。 第5図は、特願平1−301819号に開示されている光電変
換装置の回路構成図である。 第6図は、上記特願平1−301819号の光電変換装置の一
画素の概略的平面図である。 S1〜S6:画素、D:フォト・ダイオード、COX:容量、Ms:転
送素子、Tr1,Tr2,Tr3:バイポーラトランジスタ、Mc1,Mc
2,Mc3,Mc4,Mc5:pMOSトランジスタ、SL:水平共通出力
線、VL:垂直出力線、GL:ゲート線、MT1,MT2:MOSトラン
ジスタ、CT1,CT2:蓄積容量、MH1,MH2,MV:MOSトランジス
タ。FIG. 1 is an equivalent circuit diagram of one embodiment of the photoelectric conversion device of the present invention. FIG. 2 is a schematic plan view of one embodiment of the photoelectric conversion device of the present invention. FIG. 3 is a timing chart for explaining the operation of the photoelectric conversion device. FIG. 4 is a schematic configuration diagram of a solid-state imaging device to which the present invention is applied. FIG. 5 is a circuit configuration diagram of a photoelectric conversion device disclosed in Japanese Patent Application No. 1-301819. FIG. 6 is a schematic plan view of one pixel of the photoelectric conversion device disclosed in Japanese Patent Application No. 1-301819. S 1 to S 6 : Pixel, D: Photo diode, C OX : Capacitance, Ms: Transfer element, Tr 1 , Tr 2 , Tr 3 : Bipolar transistor, Mc 1 , Mc
2 , Mc 3 , Mc 4 , Mc 5 : pMOS transistor, SL: horizontal common output line, VL: vertical output line, GL: gate line, M T1 , M T2 : MOS transistor, C T1 , C T2 : storage capacitance, M H1 , M H2 , M V : MOS transistors.
Claims (4)
と、前記光電変換手段に蓄積された電荷の転送制御を行
う転送素子とを構成要素とする画素を垂直方向及び水平
方向に複数備えた光電変換装置であって、 複数の光電変換手段がそれぞれの転送素子を介して制御
電極に共通接続され、前記制御電極の電荷を増幅して垂
直出力線に出力する増幅用トランジスタと、 前記制御電極に設けられたリセット用トランジスタと、 水平方向の複数の前記増幅用トランジスタから信号を同
時に垂直出力線に読み出す出力手段と、 前記リセット用トランジスタにより前記制御電極をリセ
ットした後に、前記増幅用トランジスタの出力を第1の
信号として読み出す第1の読み出し手段と、 前記転送素子を導通させ、前記光電変換手段の電荷を前
記制御電極に転送し、前記電荷の転送後に前記増幅用ト
ランジスタの出力を第2の信号として読み出す第2の読
み出し手段と、 前記第1の信号と前記第2の信号との減算処理を行う減
算処理回路と、 を備えた光電変換装置。A plurality of pixels are provided in a vertical direction and a horizontal direction, each of which includes a photoelectric conversion unit for storing charges excited by light and a transfer element for controlling transfer of the charges stored in the photoelectric conversion unit. A photoelectric conversion device, wherein a plurality of photoelectric conversion means are commonly connected to a control electrode via respective transfer elements, and an amplification transistor for amplifying a charge of the control electrode and outputting the amplified charge to a vertical output line; A reset transistor provided in a plurality of transistors; an output unit for simultaneously reading out signals from a plurality of the amplifying transistors in a horizontal direction to a vertical output line; and an output of the amplifying transistor after resetting the control electrode by the reset transistor. A first readout unit for reading out the control signal as a first signal; and conducting the transfer element to transfer the charge of the photoelectric conversion unit to the control signal. A second reading means for reading out the output of the amplifying transistor as a second signal after transferring the charge, and a subtraction processing circuit for performing a subtraction process between the first signal and the second signal. A photoelectric conversion device comprising:
記画素は垂直方向及び水平方向に配置され、前記リセッ
ト用トランジスタは、垂直方向に隣接した増幅用トラン
ジスタの制御電極間に設けられていることを特徴とする
光電変換装置。2. The photoelectric conversion device according to claim 1, wherein the pixels are arranged in a vertical direction and a horizontal direction, and the reset transistor is provided between control electrodes of amplification transistors adjacent in the vertical direction. A photoelectric conversion device characterized by the above-mentioned.
記リセット用トランジスタのリセット端子を、複数の増
幅用トランジスタ毎に設けたことを特徴とする光電変換
装置。3. The photoelectric conversion device according to claim 2, wherein a reset terminal of said reset transistor is provided for each of a plurality of amplification transistors.
及び前記光電変換手段に蓄積された電荷を転送する転送
素子からなる画素を垂直方向及び水平方向に複数有する
とともに、 隣接する二以上の画素に対して共通に接続され、前記二
以上の画素の各画素の転送素子を介して転送される電荷
を増幅して垂直出力線に出力する増幅用トランジスタ
と、 水平方向の複数の増幅用トランジスタから信号を前記垂
直出力線に同時に出力させる共通信号線と、を有するこ
とを特徴とする光電変換装置。4. A pixel comprising a plurality of pixels in a vertical direction and a horizontal direction each comprising a photoelectric conversion means for storing charges excited by photoexcitation and a transfer element for transferring charges stored in said photoelectric conversion means, and two or more adjacent pixels. And an amplifying transistor that is connected in common to the amplifying device and amplifies the electric charge transferred via the transfer element of each pixel of the two or more pixels and outputs the amplified electric charge to a vertical output line. A common signal line for simultaneously outputting a signal to the vertical output line.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2105188A JP2915482B2 (en) | 1990-04-23 | 1990-04-23 | Photoelectric conversion device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2105188A JP2915482B2 (en) | 1990-04-23 | 1990-04-23 | Photoelectric conversion device |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH044681A JPH044681A (en) | 1992-01-09 |
JP2915482B2 true JP2915482B2 (en) | 1999-07-05 |
Family
ID=14400702
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2105188A Expired - Fee Related JP2915482B2 (en) | 1990-04-23 | 1990-04-23 | Photoelectric conversion device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2915482B2 (en) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3838665B2 (en) * | 1995-08-11 | 2006-10-25 | 株式会社 東芝 | MOS type solid-state imaging device |
JP3845449B2 (en) | 1995-08-11 | 2006-11-15 | 株式会社東芝 | MOS type solid-state imaging device |
DE69624714T2 (en) | 1995-08-11 | 2003-08-07 | Toshiba Kawasaki Kk | IMAGE RECORDING SYSTEM, INTEGRATED SOLID IMAGE RECORDING SEMICONDUCTOR CIRCUIT |
US6239456B1 (en) | 1998-08-19 | 2001-05-29 | Photobit Corporation | Lock in pinned photodiode photodetector |
-
1990
- 1990-04-23 JP JP2105188A patent/JP2915482B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH044681A (en) | 1992-01-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5172249A (en) | Photoelectric converting apparatus with improved switching to reduce sensor noises | |
US6784928B1 (en) | Solid state image pickup device and signal reading method thereof | |
US4835404A (en) | Photoelectric converting apparatus with a switching circuit and a resetting circuit for reading and resetting a plurality of lines sensors | |
US5898168A (en) | Image sensor pixel circuit | |
US7002626B2 (en) | Image sensor with motion artifact supression and anti-blooming | |
EP0757497A2 (en) | Photoelectric conversion apparatus for colour images | |
US6822211B2 (en) | Solid-state image-sensing device | |
JP2000224495A (en) | Image pickup device and image pickup system using the same | |
JP3337976B2 (en) | Imaging device | |
JP2915482B2 (en) | Photoelectric conversion device | |
JP2897106B2 (en) | Solid-state imaging device | |
JP2000022118A (en) | Image-pickup device | |
JP2545471B2 (en) | Photoelectric conversion device | |
JP2001016502A (en) | Solid-state image pickup device | |
JP2545469B2 (en) | Photoelectric conversion device | |
JP2741703B2 (en) | Photoelectric conversion device | |
JP2551658B2 (en) | Photoelectric conversion device | |
JP3149126B2 (en) | Solid-state imaging device | |
JP2582168B2 (en) | Photoelectric conversion device | |
JP2545471C (en) | ||
JP2559407B2 (en) | Scanning circuit | |
JP2542413B2 (en) | Photoelectric conversion device | |
JP3016815B2 (en) | Solid-state imaging device | |
JP3288333B2 (en) | Photoelectric conversion device | |
JP3251273B2 (en) | Photoelectric conversion device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090416 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090416 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100416 Year of fee payment: 11 |
|
LAPS | Cancellation because of no payment of annual fees |