JP2914100B2 - Analog signal processor for programmable controller - Google Patents

Analog signal processor for programmable controller

Info

Publication number
JP2914100B2
JP2914100B2 JP5162717A JP16271793A JP2914100B2 JP 2914100 B2 JP2914100 B2 JP 2914100B2 JP 5162717 A JP5162717 A JP 5162717A JP 16271793 A JP16271793 A JP 16271793A JP 2914100 B2 JP2914100 B2 JP 2914100B2
Authority
JP
Japan
Prior art keywords
value
output
memory
conversion
analog
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP5162717A
Other languages
Japanese (ja)
Other versions
JPH0778007A (en
Inventor
雅樹 徳永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP5162717A priority Critical patent/JP2914100B2/en
Publication of JPH0778007A publication Critical patent/JPH0778007A/en
Application granted granted Critical
Publication of JP2914100B2 publication Critical patent/JP2914100B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00Programme-control systems
    • G05B19/02Programme-control systems electric
    • G05B19/04Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/05Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】この発明は、プログラマブルコン
トローラ本体に装着され、アナログ電圧またはアナログ
電流の制御を行うプログラマブルコントローラ用アナロ
グ信号処理装置に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an analog signal processor for a programmable controller mounted on a main body of a programmable controller and controlling an analog voltage or an analog current.

【0002】[0002]

【従来の技術】従来の技術について説明する。図18
は、従来のアナログ入出力ユニットを用いたプログラマ
ブルコントローラ(以後PCと称する)の構成図であ
る。図において、170はプロゲラマブルコントローラ
本体に装着されたPCのCPUユニット、171はシー
ケンスプログラムを処理するシーケンス処理部、172
はシーケンスプログラムを格納するシーケンスプログラ
ムメモリ、173はアナログ入出力ユニットとデータの
授受を行うためのインタフェース部、174はアナログ
入出力ユニット、175はアナログ入出力ユニットの全
体の動作を管理する処理部、176はアナログ入出力ユ
ニット175がCPUユニット170にA/D変換値を
渡すためのA/D変換値メモリ、177はCPUユニッ
ト170がアナログ入出力ユニット175にD/A変換
値を渡す時に使用されるD/A変換値メモリ、178は
アナログ量をデジタル値に変換するA/D変換部、17
9はアナログ入力部、17aはデジタル値をアナログ量
に変換するD/A変換部、17bはアナログ出力部、1
7cはこの制御システムにおける制御対象物、17dは
アナログ入出力ユニット174のA/D変換部178お
よびD/A変換部17aのオフセット値およびゲイン値
の設定を行うためのスイッチ部である。
2. Description of the Related Art A conventional technique will be described. FIG.
1 is a configuration diagram of a programmable controller (hereinafter, referred to as a PC) using a conventional analog input / output unit. In the figure, reference numeral 170 denotes a CPU unit of a PC mounted on the main body of the programmable controller, 171 denotes a sequence processing unit for processing a sequence program, 172
Is a sequence program memory for storing a sequence program, 173 is an interface unit for exchanging data with the analog input / output unit, 174 is an analog input / output unit, 175 is a processing unit for managing the overall operation of the analog input / output unit, Reference numeral 176 denotes an A / D conversion value memory for the analog input / output unit 175 to transfer the A / D conversion value to the CPU unit 170, and 177 is used when the CPU unit 170 transfers the D / A conversion value to the analog input / output unit 175. A D / A conversion value memory 178, an A / D converter for converting an analog amount into a digital value, 17
9 is an analog input unit, 17a is a D / A converter for converting a digital value into an analog amount, 17b is an analog output unit, 1
Reference numeral 7c denotes an object to be controlled in the control system, and reference numeral 17d denotes a switch unit for setting an offset value and a gain value of the A / D conversion unit 178 and the D / A conversion unit 17a of the analog input / output unit 174.

【0003】図19は、このシステムの制御をするため
のシーケンスプログラムの一例を示す図である。図にお
いて、181はアナログ入出力ユニット174からA/
D変換された値を読み取り、演算処理によりD/A変換
する値を算出後、アナログ入出力ユニット174のA/
D変換値メモリに書込むシーケンスプログラム、18
0、182はそれ以外の処理のためのシーケンスプログ
ラムである。
FIG. 19 is a diagram showing an example of a sequence program for controlling this system. In the figure, reference numeral 181 denotes A / A from the analog input / output unit 174.
The D-converted value is read, and a value to be D / A-converted is calculated by an arithmetic processing.
Sequence program to be written into D conversion value memory, 18
0 and 182 are sequence programs for other processing.

【0004】次に動作について説明する。まず、制御対
象物17cからのアナログ入力信号が変換され、A/D
変換値メモリ部176に格納されるまでの動作について
説明する。制御対象物17cの状態を示すアナログ信号
はアナログ入力部179に入力されたあとA/D変換部
178によりデジタル値に変換される。A/D変換され
た値はA/D変換値メモリ176に書込まれる。この一
連の処理は処理部175により順次繰り返され、アナロ
グ入力部179に入力されるアナログ信号量のデジタル
変換値が逐次A/D変換値メモリ176に格納される。
Next, the operation will be described. First, the analog input signal from the control target 17c is converted, and the A / D
The operation until the data is stored in the conversion value memory unit 176 will be described. An analog signal indicating the state of the control target 17c is input to an analog input unit 179 and then converted to a digital value by an A / D conversion unit 178. The A / D converted value is written to the A / D converted value memory 176. This series of processing is sequentially repeated by the processing unit 175, and the digitally converted value of the analog signal amount input to the analog input unit 179 is sequentially stored in the A / D conversion value memory 176.

【0005】次に、シーケンス処理部171がA/D変
換されたデジタル値を取り込み、演算処理を行い、結果
をD/A変換値メモリ177に書込むまでの動作につい
て説明する。シーケンス処理部171は、シーケンスプ
ログラムメモリ172に格納されているプログラムの先
頭ステップから最終ステップまでを繰り返し処理するな
かで、図19に示すアナログ入出力ユニット用プログラ
ム181を処理する。このアナログ入出力ユニット用プ
ログラム181によりA/D変換された値がA/D変換
値メモリ176から読み取られ、四則演算などを組み合
わせた関数式を実行するプログラムによりD/A変換値
が算出され、D/A変換値メモリ177に書込まれる。
Next, the operation of the sequence processing section 171 fetching an A / D converted digital value, performing arithmetic processing, and writing the result in the D / A converted value memory 177 will be described. The sequence processing section 171 processes the analog input / output unit program 181 shown in FIG. 19 while repeatedly processing the first step to the last step of the program stored in the sequence program memory 172. A / D-converted values are read from the A / D-converted value memory 176 by the analog input / output unit program 181, and D / A-converted values are calculated by a program that executes a function formula combining four arithmetic operations and the like, The data is written to the D / A conversion value memory 177.

【0006】ところで、一旦アナログ入出力ユニット用
プログラム181が実行された後、次にアナログ入出力
ユニット用プログラム181が実行されるまでには時間
の間隔がある。この間隔はシーケンス処理部171がシ
ーケンスプログラムの先頭ステップから最終ステップま
でを処理した後、再度先頭ステップの処理に戻って来る
までの周期時間に相当し、シーケンスプログラムの大き
さが大きくなるほどこの周期時間も長くなる。処理部1
75は、D/A変換値メモリ177に書かれたデジタル
値を周期的に読み出し、D/A変換部17aによりアナ
ログ量に変換後、アナログ出力部17bを介して制御対
象物17cに出力する処理を繰り返している。
After the analog input / output unit program 181 is executed once, there is a time interval between the next execution of the analog input / output unit program 181. This interval corresponds to a cycle time from when the sequence processing unit 171 processes the first step to the last step of the sequence program until the process returns to the first step again. The larger the size of the sequence program, the longer this cycle time Is also longer. Processing unit 1
A process 75 periodically reads the digital value written in the D / A conversion value memory 177, converts the digital value into an analog amount by the D / A conversion unit 17a, and outputs the analog value to the control target 17c via the analog output unit 17b. Has been repeated.

【0007】次に、A/D変換部178およびD/A変
換部17aのオフセット値およびゲイン値の設定につい
て説明する。まず、A/D変換部178のオフセット値
およびゲイン値の設定は、外部よりアナログ入力部17
9にオフセット値設定用の電圧0Vおよびゲイン値設定
用の電圧10Vを印加し、それぞれの場合においてスイ
ッチ部17dのオフセット設定スイッチ(図示せず)と
ゲイン設定スイッチ(図示せず)をONにすることによ
りA/D変換部178の変換出力がオフセット値および
ゲイン値としてオフセット/ゲイン記憶部1cに記憶さ
れる。D/A変換部17aのオフセット値およびゲイン
値の設定は、アナログ出力部17bに電圧計を接続し、
スイッチ部17dのアップ/ダウンスイッチ(図示せ
ず)によりアナログ出力部17bの出力電圧をオフセッ
ト値設定時は電圧0Vに、ゲイン値設定時は電圧10V
になるように調整する。そして、電圧0Vに調整された
ときスイッチ部17dのオフセット設定スイッチにより
D/A変換部17aの入力値をオフセット値としてオフ
セット/ゲイン記憶部1cに記憶し、電圧10Vに調整
されたときスイッチ部17dのゲイン設定スイッチによ
りD/A変換部17aの入力値をゲイン値としてオフセ
ット/ゲイン記憶部1cに記憶する。
Next, setting of the offset value and the gain value of the A / D converter 178 and the D / A converter 17a will be described. First, the setting of the offset value and the gain value of the A / D conversion unit 178 is performed externally by the analog input unit 17.
A voltage of 0 V for setting an offset value and a voltage of 10 V for setting a gain value are applied to 9, and in each case, an offset setting switch (not shown) and a gain setting switch (not shown) of the switch section 17 d are turned on. As a result, the conversion output of the A / D conversion section 178 is stored in the offset / gain storage section 1c as an offset value and a gain value. The setting of the offset value and the gain value of the D / A conversion unit 17a is performed by connecting a voltmeter to the analog output unit 17b,
The output voltage of the analog output unit 17b is set to 0V when an offset value is set by an up / down switch (not shown) of the switch unit 17d, and 10V when a gain value is set.
Adjust so that When the voltage is adjusted to 0V, the input value of the D / A converter 17a is stored as an offset value in the offset / gain storage unit 1c by the offset setting switch of the switch unit 17d, and when the voltage is adjusted to 10V, the switch unit 17d is adjusted. The input value of the D / A conversion unit 17a is stored as a gain value in the offset / gain storage unit 1c by the gain setting switch.

【0008】[0008]

【発明が解決しようとする課題】従来のアナログ入出力
ユニット174は、制御対象物17cからのアナログ入
力量をデジタル値に変換する処理とデジタル値をアナロ
グ出力量に変換する処理のみを実行しており、アナログ
入力量に対するアナログ出力量を決定する演算処理はP
CのCPUユニットが行っている。このため、アナログ
入力量の変化に対してアナログ出力量が変化するまでの
遅れ時間は、A/D変換およびD/A変換に要する時間
とともにシーケンスプログラムが処理される周期時間に
大きく依存する。また、シーケンスプログラムが大きく
なればなるほどこの遅れ時間が長くなり、制御対象物1
7cを高速高精度に制御することが困難になるという問
題点が従来からあった。
The conventional analog input / output unit 174 executes only a process of converting an analog input amount from the control target 17c into a digital value and a process of converting a digital value into an analog output amount. The arithmetic processing for determining the analog output amount with respect to the analog input amount is P
The CPU unit of C is performing. For this reason, the delay time until the analog output amount changes with respect to the change in the analog input amount largely depends on the period time required for the A / D conversion and the D / A conversion and the cycle time in which the sequence program is processed. Also, the larger the sequence program is, the longer this delay time is, and the control target 1
Conventionally, there has been a problem that it becomes difficult to control 7c with high speed and high accuracy.

【0009】ここで、アナログ入出力ユニットに対して
所定の演算を行う演算手段を設け、PCのシーケンスプ
ログラムに依存せずアナログ入力量からアナログ出力量
を算出しこれを出力する場合は、例えば、電源投入時等
の始動時にアナログ出力量は出力が無い状態からアナロ
グ入力量から算出される出力量まで一瞬にして変化する
ので制御対象物1bに衝撃を与えるといった問題点があ
ることがある。
Here, for the analog input / output unit
An operation means for performing a predetermined operation is provided, and a sequence
Analog output amount to analog output amount independent of program
When calculating and outputting this, for example, when turning on the power
When starting, the analog output is
Changes instantaneously from the amount of input to the amount of output calculated
Therefore, there is a problem that the control target 1b is shocked.
Sometimes.

【0010】また、従来のアナログ入出力ユニット17
4においては、各アナログ入力チャネルまたはアナログ
出力チャネルについて、オフセット値およびゲイン値は
固定値にしか設定することができなかった。アナログ入
出力ユニット174では、その各チャネルのオフセット
値およびゲイン値の規定条件電圧または規定条件電流と
して0ー10Vまたは4ー20mAのいずれかが使用さ
れることが一般的である。従って、そのユニットの製造
者においては0ー10Vまたは4ー20mAのいずれか
によりオフセット値およびゲイン値を設定して出荷する
が、ユーザにおいて製造者の設定とは別の規定条件によ
るオフセット値およびゲイン値を設定して使用しようと
する場合がある。この場合、ユーザは再度オフセット値
およびゲイン値を設定しなおなさなければならないとい
う問題点があった。
The conventional analog input / output unit 17
In No. 4, for each analog input channel or analog output channel, the offset value and gain value could only be set to fixed values. In the analog input / output unit 174, it is general that either 0-10 V or 4-20 mA is used as a specified condition voltage or specified condition current of the offset value and the gain value of each channel. Therefore, the manufacturer of the unit sets the offset value and the gain value at either 0-10 V or 4-20 mA before shipping, but the user sets the offset value and the gain under specified conditions different from the manufacturer's settings. You may want to set a value and use it. In this case, there is a problem that the user has to set the offset value and the gain value again.

【0011】また、従来アナログ入出力ユニット174
において、アナログ入力チャネルのオフセット値および
ゲイン値を設定する場合、外部よりオフセット値設定用
の電圧およびゲインち設定用の電圧、または、オフセッ
トち設定用の電流およびゲインち設定用の電流をアナロ
グ入力チャネルに印加した上で、ユニットに装備された
所定のスイッチをONにし、オフセット値およびゲイン
値を記憶させていた。一方、アナログ出力チャネルにお
いてはオフセット値およびゲイン値を設定する場合、ユ
ニットに装備されたスイッチにより出力される電圧また
は電流を増減させた上で、別の所定のスイッチをONに
することによりオフセット値およびゲイン値をそれぞれ
を記憶させていた。すなわち、アナログ入力チャネルお
よびアナログ出力チャネルのどちらのオフセット値およ
びゲイン値の設定においても人手によるスイッチの操作
が必要であるという問題点があった。
The conventional analog input / output unit 174
When setting the offset value and gain value of the analog input channel in, the voltage for setting the offset value and the voltage for setting the gain, or the current for setting the offset and the current for setting the gain are externally input to the analog input channel. After the voltage is applied to the channel, a predetermined switch provided in the unit is turned on, and the offset value and the gain value are stored. On the other hand, in the case of setting the offset value and the gain value in the analog output channel, the voltage or current output by the switch provided in the unit is increased or decreased, and then another predetermined switch is turned on to set the offset value. And the gain value were stored. That is, there has been a problem that manual operation of the switch is required for setting the offset value and the gain value of both the analog input channel and the analog output channel.

【0012】この発明は、上述のような問題点を解消す
るためになされたもので、以下の目的を持つものであ
る。
The present invention has been made to solve the above-mentioned problems, and has the following objects.
You.

【0013】制御対象物に出力するアナログ出力を切り
換えることができるアナログ信号処理装置を得ることを
目的とする。
The analog output to be output to the object to be controlled is switched off.
To get an interchangeable analog signal processor
Aim.

【0014】また、オフセット値およびゲイン値の設定
または設定変更が容易にできることを目的とする。
It is another object of the present invention to easily set or change the offset value and the gain value.

【0015】また、オフセット値またはゲイン値が容易
に設定できることを目的とする。
It is another object of the present invention to easily set an offset value or a gain value.

【0016】[0016]

【課題を解決するための手段】この発明に係るプログラ
マブルコントローラ用アナログ信号処理装置は、シーケ
ンスプログラムにもとづき動作するプログラマブルコン
トローラ本体に設けられるプログラマブルコントローラ
用アナログ信号処理装置であって、制御対象物より入力
されるアナログ入力信号をデジタル信号に変換するA/
D変換手段と、このA/D変換手段の変換出力に対しプ
ログラマブルコントローラ本体からの指示情報にもとづ
く所定の関数式により演算を行う演算手段と、この演算
手段に基づき演算された演算出力或いはプログラマブル
コントローラ本体からの指令値のいずれかを選択する選
択手段と、この選択手段により選択された演算出力或い
は指令値にもとづくアナログ出力を制御対象物に出力す
る出力手段と、を備えたも のである。
A program according to the present invention is provided.
The analog signal processor for the mable controller
Programmable components that operate based on
Programmable controller provided in the controller
Analog signal processing device, input from control object
A / A that converts the analog input signal to a digital signal
D conversion means and a conversion output of the A / D conversion means.
Based on instruction information from the programmable controller itself
Operation means for performing an operation according to a predetermined function formula;
Calculation output calculated based on the means or programmable
Select one of the command values from the controller
Selecting means, and the arithmetic output or the arithmetic output selected by the selecting means.
Outputs an analog output based on the command value to the control target.
An output unit that is the also equipped with.

【0017】また、A/D変換のオフセット値およびゲ
イン値と、D/A変換のオフセット値およびゲイン値を
記憶する記憶手段を複数有し、この複数の記憶手段から
選択された記憶手段の記憶内容にもとづきオフセット値
およびゲイン値を設定するようにしたものである。
The offset value and the gain of the A / D conversion
In value, D / A conversion offset value and gain value
It has a plurality of storage means for storing, from this plurality of storage means
Offset value based on the storage content of the selected storage means
And a gain value.

【0018】また制御対象物より入力されるアナログ入
力信号をデジタル信号に変換するA/D変換手段、この
A/D変換手段の変換出力に対し所定の演算を行う演算
手段、この演算手段の演算出力に基づくアナログ出力を
制御対象物に出力する出力手段、を備えたプログラマブ
ルコントローラ用アナログ信号処理装置において、プロ
グラマブルコントローラ本体からの指令によりD/A変
換手段の変換出力を読取可能な電圧読取手段または電流
読取手段と、プログラマブルコントローラ本体の指令に
もとづき所定の電圧値または電流値を出力し、この出力
をA/D変換手段に入力する定電圧電源または定電流電
源と、定電圧電源または定電流電源が所定の電圧値また
は電流値を出力したときのA/D変換手段の変換出力を
A/D変換のオフセット値またはゲイン値として記憶手
段に書込むとともに、プログラマブルコントローラ本体
より電圧読取手段または電流読取手段の読取出力にもと
づきD/A変換手段への入力値を増減する指令が出さ
れ、電圧読取手段または電流読取手段により所定電圧値
または所定電流値が読取られたときの入力値をD/A変
換のオフセット値またはゲイン値として記憶手段に書込
む書込手段と、を有するものである。
Also, an analog input input from a control object is provided.
A / D conversion means for converting a force signal into a digital signal,
An operation for performing a predetermined operation on the conversion output of the A / D conversion means
Means, an analog output based on the operation output of the operation means
Output means for outputting to a controlled object
Analog signal processor for
D / A change by command from Gramble Controller
Voltage reading means or current capable of reading the conversion output of the conversion means
Read means and command of programmable controller
A predetermined voltage value or current value is output based on this output
Input to the A / D conversion means.
Power supply and the constant voltage power supply or the constant current power supply
Is the conversion output of the A / D converter when the current value is output.
Store the value as an offset value or gain value for A / D conversion.
Write to the column and the programmable controller itself
More based on the reading output of the voltage reading means or current reading means
Command to increase or decrease the input value to the D / A conversion means
And a predetermined voltage value by the voltage reading means or the current reading means.
Alternatively, the input value when a predetermined current value is read is changed by D / A conversion.
Write to the storage means as a new offset value or gain value
Writing means.

【0019】[0019]

【作用】[Action] この発明におけるプログラマブルコントローラProgrammable controller in the present invention
用アナログ信号処理装置は、プログラマブルコントローAnalog signal processor for programmable controllers
ラ本体からの指令にもとづき、選択手段がプログラマブSelection means is programmable based on commands from the
ルコントローラ本体からの指令値または演算手段の演算Command value from the controller body or calculation of the calculation means
出力のいずれかを選択出力し、出力手段はこの選択出力One of the outputs is selected and output, and the output means selects this output.
にもとづくアナログ出力を制御対象物に出力する。And outputs an analog output based on the control object.

【0020】また、A/D変換のオフセット値およびゲ
イン値と、D/A変換のオフセット値およびゲイン値を
記憶する記憶手段を複数有し、この複数の記憶手段から
選択的された記憶手段の記憶内容にもとづきオフセット
値およびゲイン値が設定される。
The offset value and the gain of the A / D conversion
In value, D / A conversion offset value and gain value
It has a plurality of storage means for storing, from this plurality of storage means
Offset based on the storage content of the selected storage means
Value and gain value are set.

【0021】また、プログラマブルコントローラ本体の
指令にもとづき、定電圧電源または定電流電源が所定の
電圧値または電流値をA/D変換手段に入力したとき、
書込手段によりA/D変換手段の変換出力がA/D変換
のオフセット値またはゲイン値として記憶手段に書込ま
れるとともに、電圧読取手段または電流読取手段により
読取られたD/A変換手段の変換出力にもとづきプログ
ラマブルコントローラ本体からD/A変換手段への入力
値を増減する指令が出され、D/A変換手段の変換出力
が所定電圧値または所定電流値になったときのD/A変
換手段の入力値がD/A変換のオフセット値またはゲイ
ン値として書込手段により記憶手段に書込まれる。
In addition, the programmable controller
The constant voltage power supply or constant current power supply
When a voltage value or a current value is input to the A / D conversion means,
The conversion output of the A / D conversion means is A / D converted by the writing means.
Is written to the memory as the offset value or gain value of
And voltage reading means or current reading means
A program based on the read conversion output of the D / A conversion means.
Input from the main controller to the D / A converter
A command to increase or decrease the value is issued, and the conversion output of the D / A converter is output.
D / A conversion when the voltage reaches a predetermined voltage value or a predetermined current value
The input value of the conversion means is an offset value of D / A conversion or a gay value.
Is written into the storage means by the writing means.

【0022】[0022]

【実施例】【Example】 実施例1.Embodiment 1 FIG. 図1は、この発明によるアナログ入出力ユニットを用いFIG. 1 shows an analog input / output unit according to the present invention.
た制御システムの構成図である。FIG. 2 is a configuration diagram of a control system according to an embodiment.

【0023】図において、10はプログラマブルコント
ローラ本体に装着されたPCのCPUユニット、11は
シーケンスプログラムを処理するシーケンス処理部、1
2はシーケンスプログラムを格納しておくシーケンスプ
ログラムメモリ、13はアナログ入出力ユニットとデー
タの授受を行うためのインタフェース部、14はプログ
ラマブルコントローラ本体に装着されたプログラマブル
コントローラ用アナログ信号処理装置、例えば、アナロ
グ入出力ユニットである。
In the figure, reference numeral 10 denotes a programmable controller.
The CPU unit 11 of the PC mounted on the roller body, 11
Sequence processing unit for processing a sequence program, 1
2 is a sequence program for storing a sequence program.
Program memory 13 is analog input / output unit and data
Interface for sending and receiving data, 14 is a program
Programmable mounted on the ramable controller body
Analog signal processing device for controller, for example, analog
It is an input / output unit.

【0024】15はアナログ入出力ユニット14の全体
の動作を管理する処理部、16はP CのCPUユニット
10とデータの授受を行うためのデユアルポートメモ
リ、17はアナログ量をデジタル値に変換するA/D変
換手段、例えば、A/D変換部である。
Reference numeral 15 denotes the entire analog input / output unit 14
16 is a processing unit for managing the operation of the PC.
Dual port memo for exchanging data with 10
A / D converter 17 for converting an analog amount into a digital value.
Conversion means, for example, an A / D converter.

【0025】18はアナログ入力部、19はデジタル値
をアナログ量に変換するD/A変換部、1aはアナログ
出力部、1bは制御対象物、11cはオフセット値およ
びゲイン値を記憶するオフセット/ゲイン記憶部であ
る。
Reference numeral 18 denotes an analog input unit, and 19 denotes a digital value.
D / A conversion unit for converting into an analog amount, 1a is an analog
The output unit, 1b is the control object, 11c is the offset value and
And gain value storage unit.
You.

【0026】なお、演算手段は処理部15により具現さ
れ、出力手段はD/A変換部19およびアナログ出力部
1aにより構成される。
[0026] The calculation means may be embodied by the processing unit 15, output means is constituted by D / A converter 19 and the analog output section 1a.

【0027】図2は、図1のデユアルポートメモリ16
の内部構成図である。図において、20はアナログ入力
量を変換したデジタル値を格納するA/D変換値メモ
リ、21はアナログ出力するためのデジタル値がCPU
ユニット10のシーケンス処理部11により書込まれる
CPU用D/A変換値メモリ、22はアナログ入出力ユ
ニット14の処理部15がアナログ入力量から関数式に
基づき算出した値を格納する演算結果格納メモリ、23
はアナログ出力の出力を許可するか否かを示す情報が格
納されるD/A出力許可メモリ、24はオフセット/ゲ
イン記憶部11cに記憶されているオフセット値および
ゲイン値のうちいずれを選択するかを示す情報が格納さ
れるオフセット/ゲイン選択メモリ、25はCPU用D
/A変換値値メモリ21と演算結果格納メモリ22のい
ずれに格納されている値を出力するかを指定する情報が
格納される出力切換メモリ、26は関数式中の定数パラ
メータAを格納する定数パラメータAメモリ、27は関
数式中の定数パラメータBを格納する定数パラメータB
メモリである。
FIG. 2 shows the dual port memory 16 of FIG.
FIG. In the figure, reference numeral 20 denotes an A / D conversion value memory for storing a digital value obtained by converting an analog input amount, and reference numeral 21 denotes a CPU for storing a digital value for analog output.
A D / A conversion value memory for CPU written by the sequence processing unit 11 of the unit 10, a calculation result storage memory 22 for storing a value calculated by the processing unit 15 of the analog input / output unit 14 from an analog input amount based on a function formula , 23
Is a D / A output permission memory storing information indicating whether or not output of an analog output is permitted, and 24 is one of an offset value and a gain value stored in the offset / gain storage unit 11c. Offset / gain selection memory for storing information indicating the D
An output switching memory for storing information specifying which of the / A conversion value memory 21 and the operation result storage memory 22 to output a value, 26 is a constant for storing a constant parameter A in a function expression Parameter A memory 27 is a constant parameter B for storing a constant parameter B in the function formula.
Memory.

【0028】28はアナログ入力量1メモリ、29はア
ナログ出力量1メモリ、2aはアナログ入力量2メモ
リ、2bはアナログ出力量2メモリ、2cはアナログ入
力量3メモリ、2dはアナログ出力量3メモリであり、
それぞれアナログ入力量とアナログ出力量の関係を示す
値が格納される。2eはA/D変換を選択するかD/A
変換を選択するか指定する情報が格納されるA/D,D
/A変換メモリ、2fはオフセット値を記憶するか否か
を示す情報が格納されるオフセット指令メモリ、2gは
ゲイン値を記憶するか否かを示す情報が格納されるゲイ
ン指令メモリ、2hはD/A変換部のオフセット/ゲイ
ン設定中においてアナログ出力量を増加させるか否かを
示す情報が格納される出力ダウン指令メモリ、2iはD
/A変換部のオフセット/ゲイン設定中においてアナロ
グ出力量を減少させるか否かを示す情報が格納される出
力ダウン指令メモリである。
28 is an analog input amount 1 memory, 29 is an analog output amount 1 memory, 2a is an analog input amount 2 memory, 2b is an analog output amount 2 memory, 2c is an analog input amount 3 memory, 2d is an analog output amount 3 memory And
Each value stores the relationship between the analog input amount and the analog output amount. 2e selects A / D conversion or D / A
A / D, D in which information for selecting or specifying conversion is stored
/ A conversion memory, 2f is an offset command memory storing information indicating whether to store an offset value, 2g is a gain command memory storing information indicating whether to store a gain value, and 2h is D The output down command memory 2i stores information indicating whether or not to increase the analog output amount during the offset / gain setting of the A / A converter.
This is an output down command memory for storing information indicating whether or not to reduce the analog output amount during the setting of the offset / gain of the / A conversion unit.

【0029】図3は、シーケンス処理部11により実行
されるシーケンスプログラムを示す図である。図におい
て、30はCPUの内部レジスタD0に数値ー1を書き
込む命令、31は内部レジスタD1に数値4000を書
き込む命令、32は内部レジスタD0および内部レジス
タD1に格納されている値を、それぞれ定数パラメータ
Aメモリ26および定数パラメータBメモリ27に書き
込む命令、33はD/A出力許可メモリ23にD/A出
力を許可する情報を書き込む命令である。
FIG. 3 is a diagram showing a sequence program executed by the sequence processing section 11. In the figure, reference numeral 30 denotes an instruction for writing a numerical value -1 to the internal register D0 of the CPU, reference numeral 31 denotes an instruction for writing a numerical value 4000 to the internal register D1, and reference numeral 32 denotes a value stored in the internal register D0 and the internal register D1, respectively. An instruction to write to the A memory 26 and the constant parameter B memory 27 is an instruction to write information for permitting D / A output to the D / A output permission memory 23.

【0030】次に、動作について説明する。シーケンス
処理部11は、電源投入後1回ONするデバイス34が
ONした時、図3の命令30、命令31、命令32が実
行され、定数パラメータAメモリ26および定数パラメ
ータBメモリ27にそれぞれ数値ー1、4000が定数
パラメータA、定数パラメータBとして書き込まれる。
その後、制御開始デバイス35がONの間、命令33に
よりD/A出力許可メモリ23にD/A出力を許可する
情報が書き込まれる。
Next, the operation will be described. When the device 34, which is turned on once after the power is turned on, is turned on, the sequence processing unit 11 executes the commands 30, 31 and 32 of FIG. 3 and stores the numerical values in the constant parameter A memory 26 and the constant parameter B memory 27, respectively. 1, 4000 are written as constant parameter A and constant parameter B.
Thereafter, while the control start device 35 is ON, information for permitting the D / A output is written in the D / A output permission memory 23 by the instruction 33.

【0031】図4は、図1の処理部15により実行され
る処理のフロー図である。図において、40は図1のA
/D変換部17により変換されたデジタル値を取り込む
処理、41は取り込んだA/D変換値をA/D変換値メ
モリ20に書き込む処理、42は定数パラメータAメモ
リ26および定数パラメータBメモリ27に格納されて
いる定数パラメータAおよび定数パラメータBを取り込
む処理、43はA/D変換された値をxとして定数パラ
メータAと定数パラメータBを用い、y=Ax+Bの演
算を行う処理、44は演算結果のyを演算結果格納メモ
リ22に書き込む処理、45はD/A出力許可メモリ2
3の内容を読み出し、この内容がD/A出力を許可する
情報であるか否かを判断する処理、46は結果のyをア
ナログ出力するための値としてD/A変換部19に設定
する処理である。
FIG. 4 is a flowchart of the processing executed by the processing unit 15 of FIG. In the figure, 40 is A in FIG.
A process for taking in the digital value converted by the / D conversion unit 17, a process 41 for writing the taken A / D converted value into the A / D converted value memory 20, and a process 42 for storing the constant parameter A memory 26 and the constant parameter B memory 27 A process for taking in the stored constant parameter A and the constant parameter B, a process 43 for performing an operation of y = Ax + B using the constant parameter A and the constant parameter B with an A / D converted value as x, and a process result 44 Is written to the operation result storage memory 22; 45 is the D / A output permission memory 2
A process of reading the contents of No. 3 and judging whether or not the contents are information permitting the D / A output, and a process 46 of setting the result y to the D / A conversion unit 19 as a value for analog output. It is.

【0032】アナログ入出力ユニットの処理部15は、
この図4に示されるフロー図に従い処理される。まず、
処理部15は、処理40、処理41、処理42によりア
ナログ入力部18に入力されているアナログ入力量をA
/D変換部17によりデジタル値に変換し、A/D変換
値メモリ20に書き込み、また、定数パラメータAメモ
リ26および定数パラメータBメモリ27から定数パラ
メータA、および、定数パラメータBを読み出し、これ
を取り込む。次に、処理43において処理40により得
たディジタル量に変換されたアナログ入力量xを関数式 y=Ax+B に代入し、アナログ出力量yを算出する。そして、処理
44によりこのyの値を演算結果格納メモリ22に格納
する。
The processing unit 15 of the analog input / output unit
Processing is performed according to the flowchart shown in FIG. First,
The processing unit 15 converts the analog input amount input to the analog input unit 18 by the processing 40, the processing 41, and the processing 42 into A
It is converted into a digital value by the / D conversion unit 17 and written into the A / D conversion value memory 20, and the constant parameter A and the constant parameter B are read from the constant parameter A memory 26 and the constant parameter B memory 27. take in. Next, the analog input amount x converted into the digital amount obtained by the process 40 in the process 43 is substituted into the function expression y = Ax + B to calculate the analog output amount y. Then, the value of y is stored in the calculation result storage memory 22 by the process 44.

【0033】次に、処理45によりD/A出力許可メモ
リ23の記憶内容がD/A出力を許可する情報であるか
否かを判定する。否であれば、処理40に戻り、D/A
出力を許可する情報であれば演算結果のyをD/A変換
部19を通してアナログ出力量として出力する。この実
施例1によれば、アナログ量の入力から出力までの処理
時間はシーケンスプログラムの実行周期に依存しなくな
るので、この処理時間の増大が防止される。
Next, at step 45, it is determined whether or not the content stored in the D / A output permission memory 23 is information for permitting the D / A output. If not, the process returns to step 40, where D / A
If the information permits output, y of the operation result is output as an analog output amount through the D / A converter 19. According to the first embodiment, the processing time from the input to the output of the analog amount does not depend on the execution cycle of the sequence program, so that the processing time is prevented from increasing.

【0034】 実施例2. 図5は、この発明の他の実施例におけるアナログ入出力
ユニットにより制御を行うときのアナログ入力量と出力
量の関係を示す図である。図において、横軸はアナログ
入力量、縦軸はアナログ出力量、各軸上の数字はグラフ
上のA、BおよびC点の位置を示す各軸のアナログ入力
量または出力量であり、括弧内はそれらアナログ量をデ
ジタル化した数値である。
Embodiment 2 FIG. 5 is a diagram showing a relationship between an analog input amount and an output amount when control is performed by an analog input / output unit according to another embodiment of the present invention. In the figure, the horizontal axis represents the amount of analog input, the vertical axis represents the amount of analog output, and the number on each axis represents the amount of analog input or output on each axis indicating the positions of points A, B and C on the graph. Is a digitized value of these analog quantities.

【0035】図6はPCのCPUユニット10のシーケ
ンスプログラムメモリ12に格納されているシーケンス
プログラムを示す図である。図において、60はCPU
ユニット10の内部レジスタD0に数値0を書き込む命
令、61は内部レジスタD1に数値4000を書き込む
命令、62は内部レジスタD2に数値1000を書き込
む命令、63は内部レジスタD3に数値2000を書き
込む命令、64は内部レジスタD4に数値4000を書
き込む命令、65は内部レジスタD5に数値500を書
き込む命令、66は内部レジスタD0から内部レジスタ
D5に格納されている数値を、それぞれアナログ入力量
1メモリ28、アナログ出力量1メモリ29、アナログ
入力量2メモリ2a、アナログ出力量2メモリ2b、ア
ナログ入力量3メモリ2c、アナログ出力量3メモリ2
dに書き込む命令、67はD/A出力許可メモリ23に
D/A出力を許可する情報を書き込む命令である。な
お、関数式算出手段は処理部15により具現される。
FIG. 6 is a diagram showing a sequence program stored in the sequence program memory 12 of the CPU unit 10 of the PC. In the figure, 60 is a CPU
An instruction to write a numerical value 0 to the internal register D0 of the unit 10, an instruction to write a numerical value 4000 to the internal register D1, an instruction to write a numerical value 1000 to the internal register D2, an instruction to write a numerical value 2000 to the internal register D3, an instruction 64 Is an instruction to write a value 4000 to the internal register D4, 65 is an instruction to write a value 500 to the internal register D5, and 66 is a value stored in the internal register D5 from the internal register D0. Power 1 memory 29, analog input 2 memory 2a, analog output 2 memory 2b, analog input 3 memory 2c, analog output 3 memory 2
The instruction 67 is an instruction to write information for permitting D / A output in the D / A output permission memory 23. Note that the function formula calculating means is embodied by the processing unit 15.

【0036】次に動作について説明する。図1のシーケ
ンス処理部11は、電源投入後1回ONするデバイス6
8がONした時、命令60から命令66によりアナログ
入力量1メモリ28、アナログ出力量1メモリ29、ア
ナログ入力量2メモリ2a、アナログ出力量2メモリ2
b、アナログ入力量3メモリ2c、および、アナログ出
力量3メモリ2dにそれぞれ所定の数値を書き込む。こ
こで、アナログ入力量1メモリ28およびアナログ出力
量1メモリ29に書き込む数値は図5上の点Aの位置を
示す値であり、アナログ入力量のデジタル変換値が0の
時デジタル値4000のアナログ出力量が出力される事
を示す。
Next, the operation will be described. The sequence processing unit 11 shown in FIG.
8 is turned on, the analog input amount 1 memory 28, the analog output amount 1 memory 29, the analog input amount 2 memory 2a, the analog output amount 2 memory 2
b, a predetermined numerical value is written in each of the analog input amount 3 memory 2c and the analog output amount 3 memory 2d. Here, the numerical value to be written in the analog input amount 1 memory 28 and the analog output amount 1 memory 29 is a value indicating the position of the point A in FIG. 5, and when the digital conversion value of the analog input amount is 0, the analog value of the digital value 4000 is obtained. Indicates that the output amount is output.

【0037】同様にアナログ入力量2メモリ2aおよび
アナログ出力量2メモリ2bとアナログ入力量3メモリ
2cおよびアナログ出力量3メモリ2dは、図5上の点
Bおよび点Cの位置を示す。アナログ入力量1メモリ2
8、アナログ出力量1メモリ29、アナログ入力量2メ
モリ2a、アナログ出力量2メモリ2b、アナログ入力
量3メモリ2c、および、アナログ出力量3メモリ2d
の値を設定後、シーケンス処理部11は制御開始デバイ
ス69がONの間、D/A出力許可メモリ23にアナロ
グ入出力ユニット14からの出力許可を示す情報を書き
込む。
Similarly, the analog input amount 2 memory 2a and analog output amount 2 memory 2b, analog input amount 3 memory 2c, and analog output amount 3 memory 2d indicate the positions of points B and C on FIG. Analog input 1 memory 2
8, analog output 1 memory 29, analog input 2 memory 2a, analog output 2 memory 2b, analog input 3 memory 2c, and analog output 3 memory 2d
After the value is set, the sequence processing unit 11 writes information indicating permission of output from the analog input / output unit 14 to the D / A output permission memory 23 while the control start device 69 is ON.

【0038】図7は、アナログ入出力ユニットの内部処
理のフロー図である。図において、70はアナログ入力
量をデジタル値に変換する処理、71は処理70により
変換されたデジタル値をA/D変換値メモリ20に書き
込む処理、72はアナログ入力量1メモリ28、アナロ
グ出力量1メモリ29、アナログ入力量2メモリ2a、
アナログ出力量2メモリ2b、アナログ入力量3メモリ
2c、および、アナログ出力量3メモリ2dの値を取り
込み、アナログ入力量からアナログ出力量を算出する為
の関数式を生成する処理、73は処理72にて生成され
た関数式に、処理70にて変換されたデジタル値を代入
し、アナログ出力するための値を算出する処理、74は
処理73にて算出された結果を演算結果格納メモリ22
に格納する処理、75はD/A出力許可メモリ23の内
容がD/A出力を許可する情報であるか否かを判別し、
否であれば処理70に戻り、D/A出力を許可する情報
であれば処理76に進む処理、76は処理73にて算出
された結果をD/A変換部19によりアナログ出力量に
変換する処理である。
FIG. 7 is a flowchart of the internal processing of the analog input / output unit. In the figure, 70 is a process for converting an analog input amount into a digital value, 71 is a process for writing the digital value converted by the process 70 into the A / D conversion value memory 20, 72 is an analog input amount 1 memory 28, an analog output amount 1 memory 29, analog input amount 2 memory 2a,
A process 72 takes in the values of the analog output amount 2 memory 2b, the analog input amount 3 memory 2c, and the analog output amount 3 memory 2d, and generates a function formula for calculating the analog output amount from the analog input amount. A process for substituting the digital value converted in the process 70 into the function formula generated in the step 70 to calculate a value for analog output, and a process 74 for storing the result calculated in the process 73 in the operation result storage memory 22
75 determines whether or not the content of the D / A output permission memory 23 is information for permitting the D / A output.
If not, the process returns to the process 70. If the information permits the D / A output, the process proceeds to the process 76. In the process 76, the result calculated in the process 73 is converted by the D / A converter 19 into an analog output amount. Processing.

【0039】図1のアナログ入出力ユニット14の処理
部15は、この図7に示すフロー図により処理される。
処理70では、図1のアナログ入力部18に入力されて
いるアナログ量をデジタル値に変換し、処理71で図2
のA/D変換値メモリ20に書き込む。処理72では図
2のアナログ入力量1メモリ28、アナログ出力量1メ
モリ29、アナログ入力量2メモリ2a、アナログ出力
量2メモリ2b、アナログ入力量3メモリ2c、およ
び、アナログ出力量3メモリ2dに書かれている値より
関数式を生成する。
The processing section 15 of the analog input / output unit 14 shown in FIG. 1 is processed according to the flowchart shown in FIG.
In a process 70, the analog amount input to the analog input unit 18 in FIG. 1 is converted into a digital value.
In the A / D conversion value memory 20 of FIG. In the process 72, the analog input amount 1 memory 28, analog output amount 1 memory 29, analog input amount 2 memory 2a, analog output amount 2 memory 2b, analog input amount 3 memory 2c, and analog output amount 3 memory 2d in FIG. Generate a function expression from the written value.

【0040】まず、アナログ入力量1メモリ28および
アナログ出力量1メモリ29と、アナログ入力量2メモ
リ2aおよびアナログ出力量2メモリ2bより1次式を
求める。図6のシーケンスプログラムによりアナログ入
力量1メモリ28、アナログ出力量1メモリ29、アナ
ログ入力量2メモリ2a、アナログ出力量2メモリ2b
にはそれぞれ数値0、4000、1000、2000が
書かれているので、これらの数値より y=(ー2)x+4000 (関数式1) が得られる。次に、同様にしてアナログ入力量2メモリ
2a、アナログ出力量2メモリ2b、アナログ入力量3
メモリ2c、アナログ出力量3メモリ2dに書かれてい
る数値より y=(−0.5)x+2500 (関数式2) が得られる。関数式1および関数式2において、xはア
ナログ入力量のデジタル変換値、yは演算結果であり、
アナログ量に変換されるデジタル値である。
First, a linear equation is obtained from the analog input amount 1 memory 28 and the analog output amount 1 memory 29, and the analog input amount 2 memory 2a and the analog output amount 2 memory 2b. According to the sequence program of FIG. 6, the analog input amount 1 memory 28, the analog output amount 1 memory 29, the analog input amount 2 memory 2a, the analog output amount 2 memory 2b
Are written with numerical values 0, 4000, 1000, and 2000, respectively, so that y = (− 2) x + 4000 (function expression 1) is obtained from these numerical values. Next, analog input amount 2 memory 2a, analog output amount 2 memory 2b, analog input amount 3
Y = (− 0.5) x + 2500 (Functional Expression 2) is obtained from the numerical values written in the memory 2c and the analog output amount 3 memory 2d. In the functional expressions 1 and 2, x is a digital conversion value of an analog input amount, y is an operation result,
It is a digital value that is converted to an analog quantity.

【0041】次に、処理73では処理70で得られたデ
ィジタル値に変換されたアナログ入力量を処理72で生
成した関数式に代入しアナログ出力量を求める。まず、
ディジタル値に変換されたアナログ入力量とアナログ入
力量2メモリ2aに書かれている値との比較を行い、デ
ィジタル値に変換されたアナログ入力量がアナログ入力
量2メモリ2aの値未満の場合は関数式1を用いて演算
を行い、それ以上の場合は関数式2を用いて演算を行
う。処理74では、処理73で得た演算結果を演算結果
格納メモリ22に書き込む。処理75では、D/A出力
許可メモリ23にD/A出力を許可する情報が書き込ま
れているか否かを判定し、書き込まれていれば処理76
に進むが、書き込まれていなければ処理70に戻る。処
理76では、処理73で算出した結果を図1のD/A変
換部19に入力してアナログ量に変換し、アナログ出力
部1aを介して制御対象物1bに出力する。このように
して、この実施例2によればアナログ入力量とアナログ
出力量の関係を示す関数式の設定が容易にできる。
Next, in a process 73, the analog input amount converted into the digital value obtained in the process 70 is substituted into the function formula generated in the process 72 to obtain an analog output amount. First,
The analog input amount converted into the digital value is compared with the value written in the analog input amount 2 memory 2a. If the analog input amount converted into the digital value is smaller than the value of the analog input amount 2 memory 2a, The operation is performed using the function expression 1, and in the case of more than that, the operation is performed using the function expression 2. In the process 74, the calculation result obtained in the process 73 is written in the calculation result storage memory 22. In the process 75, it is determined whether or not the information for permitting the D / A output is written in the D / A output permitting memory 23.
Proceeds to step 70 if not written. In the process 76, the result calculated in the process 73 is input to the D / A converter 19 in FIG. 1, converted into an analog amount, and output to the control target 1b via the analog output unit 1a. In this way, according to the second embodiment, it is possible to easily set the function formula indicating the relationship between the analog input amount and the analog output amount.

【0042】 実施例3. 上述した実施例1または実施例2におけるようにアナロ
グ入出力ユニット14がPCのシーケンスプログラムに
依存せずアナログ入力量からアナログ出力量を算出し、
これを出力する場合は、電源投入時等の始動時にアナロ
グ出力量は出力が無い状態からアナログ入力量から算出
される出力量まで一瞬にして変化するので制御対象物1
bに衝撃を与えることがある。この実施例3は、このよ
うな始動時におけるアナログ出力量の急変等を防止する
ことを目的とする。図8は、この発明の実施例3におけ
るPCのCPUユニットのシーケンスプログラムを示す
図である。図において、80はCPUの内部レジスタD
0に数値ー1を書き込む命令、81はCPUの内部レジ
スタD1に数値4000を書き込む命令、82は内部レ
ジスタD0および内部レジスタD1に格納されている数
値をそれぞれ定数パラメータAメモリ26および定数パ
ラメータBメモリ27に書き込む命令、83はD/A出
力許可メモリ23にD/A出力を許可する情報を書き込
む命令、84はアナログ入出力ユニット14による演算
結果を出力する間、M0をONにする命令、85は出力
切換えメモリ25に出力を切換える情報を書き込む命
令、86は内部レジスタD2にアナログ出力量として出
力すべき任意の値を書き込む命令、87は内部レジスタ
D2に書き込まれている値をCPU用D/A変換値メモ
リ21に書き込む命令である。なお、選択手段は処理部
15により具現される。
Embodiment 3 As in the first or second embodiment, the analog input / output unit 14 calculates the analog output amount from the analog input amount without depending on the sequence program of the PC,
When this is output, the analog output amount changes instantaneously from a state where there is no output to an output amount calculated from the analog input amount at the start such as when the power is turned on.
b may be impacted. The purpose of the third embodiment is to prevent such a sudden change in the analog output amount at the time of starting. FIG. 8 is a diagram showing a sequence program of the CPU unit of the PC according to the third embodiment of the present invention. In the figure, reference numeral 80 denotes an internal register D of the CPU.
An instruction to write a numerical value -1 to 0, an instruction to write a numerical value 4000 to the internal register D1 of the CPU, and an instruction 82 to store the numerical values stored in the internal register D0 and the internal register D1 in the constant parameter A memory 26 and the constant parameter B memory, respectively. 27, 83 is a command to write information for permitting D / A output in the D / A output permission memory 23, 84 is a command to turn on M0 while the operation result is output by the analog input / output unit 14, 85 Is an instruction to write information for switching the output to the output switching memory 25, 86 is an instruction to write an arbitrary value to be output as an analog output amount to the internal register D2, and 87 is a D / D for CPU for writing the value written to the internal register D2. This is an instruction to write to the A conversion value memory 21. Note that the selecting unit is embodied by the processing unit 15.

【0043】次に動作について説明する。シーケンス処
理部11は、電源投入後1回ONするデバイス88がO
Nした時、図8の命令80、命令81、命令82により
定数パラメータAメモリ26および定数パラメータBメ
モリ27にそれぞれ定数値ー1、4000を定数パラメ
ータA、定数パラメータBとして書き込むとともに、出
力許可デバイス89がONになっている間、D/A出力
許可メモリ23にD/A出力を許可する情報が書き込ま
れ、アナログ出力が許可される。
Next, the operation will be described. The sequence processing unit 11 determines that the device 88 that is turned on once after the power is turned on is
When N, the constants -1 and 4000 are written as constant parameters A and B in the constant parameter A memory 26 and the constant parameter B memory 27 according to the instructions 80, 81 and 82 of FIG. While 89 is ON, information for permitting D / A output is written in the D / A output permitting memory 23, and analog output is permitted.

【0044】次に、命令85によりアナログ出力をシー
ケンスプログラムにより書き込まれた値とするかアナロ
グ入出力ユニット内にて算出された値とするかが制御さ
れる。すなわち、M0信号がOFFの間は、出力切換え
メモリ25がOFFになり(すなわち、出力切換メモリ
25にシーケンスプログラムにより書き込まれた値を出
力するように指定する情報が書き込まれ)、命令86、
命令87によりCPU用D/A変換メモリ21にアナロ
グ量として出力される値が書き込まれる。M0信号が自
動制御開始デバイス8aによりONになると、出力切換
えメモリ25をONにする(すなわち、出力切換メモリ
25にアナログ入出力ユニット14で算出した値を出力
するように指定する情報が書き込まれる)。
Next, the instruction 85 controls whether the analog output is a value written by the sequence program or a value calculated in the analog input / output unit. That is, while the M0 signal is OFF, the output switching memory 25 is OFF (that is, information designating to output the value written by the sequence program is written in the output switching memory 25), and the instruction 86,
The value output as an analog quantity is written to the CPU D / A conversion memory 21 by the instruction 87. When the M0 signal is turned on by the automatic control start device 8a, the output switching memory 25 is turned on (that is, information designating to output the value calculated by the analog input / output unit 14 is written in the output switching memory 25). .

【0045】図9は、図1の処理部15により実行され
る処理のフロー図である。図において、90はA/D変
換部21により変換されたデジタル値を取り込む処理、
91は取り込んだA/D変換値をA/D変換値メモリ2
0に書き込む処理、92は定数パラメータAメモリ26
および定数パラメータBメモリ27に格納されている定
数パラメータAおよび定数パラメータBを取り込む処
理、93は定数パラメータA、定数パラメータB、およ
び、A/D変換された値を、関数式y=Ax+Bに代入
し、アナログ量として出力するデジタル値yを得る処理
である。
FIG. 9 is a flowchart of the processing executed by the processing unit 15 of FIG. In the figure, reference numeral 90 denotes a process for capturing a digital value converted by the A / D converter 21;
Reference numeral 91 denotes an A / D conversion value memory 2 for storing the fetched A / D conversion value.
0 is a process of writing data to the constant parameter A memory 26
And a process of taking in the constant parameter A and the constant parameter B stored in the constant parameter B memory 27. Reference numeral 93 substitutes the constant parameter A, the constant parameter B, and the value obtained by the A / D conversion into the function expression y = Ax + B. This is a process for obtaining a digital value y to be output as an analog quantity.

【0046】94は処理93にて得たyを演算結果格納
メモリ22に書き込む処理、95はD/A出力許可メモ
リ23の内容を読み出すとともに、この読み出された内
容がD/A出力を許可する情報であるか否かを判断する
処理、96は出力切換えメモリ25の内容を読み出すと
ともに、この読み出された内容が処理94で得た値を出
力する情報であるか、または、CPUユニット10から
CPU用D/A変換値メモリ21に書き込まれた値を出
力するかを判断する処理、97は演算結果格納メモリ2
2の内容をD/A変換しアナログ量として出力する処
理、98はCPU用D/A変換値メモリ21の内容をD
/A変換しアナログ量として出力する処理である。
Reference numeral 94 denotes a process for writing the y obtained in the process 93 to the operation result storage memory 22, and reference numeral 95 reads the contents of the D / A output permission memory 23, and the read contents permit the D / A output. A process 96 for judging whether or not the information to be read out is performed. 96 reads out the content of the output switching memory 25 and determines whether the read out content is the information for outputting the value obtained in the process 94 or the CPU unit 10. To determine whether to output the value written in the D / A conversion value memory 21 for CPU from the CPU.
2 is a process of D / A converting the content of 2 and outputting it as an analog quantity.
/ A conversion and output as an analog quantity.

【0047】図1のアナログ入出力ユニット14の処理
部15は、この図9のフロー図に示すように処理され
る。まず、処理90、処理91により図1のアナログ入
力部18に入力されるアナログ量がデジタル値に変換さ
れA/D変換値メモリ20に書き込まれる。次に処理9
2、処理93、処理94により定数パラメータAメモリ
26および定数パラメータBメモリ27に設定された定
数パラメータAおよび定数パラメータBを用い関数式y
=Ax+Bにディジタル値に変換されたアナログ入力量
を代入し、結果yを演算結果格納メモリ22に書き込
む。処理95はD/A出力許可メモリ23の内容がD/
A出力を許可する情報であるか否かを判定し、否であれ
ばアナログ量の出力はせず処理90に戻るが、D/A出
力を許可する情報であれば処理96に進む。
The processing section 15 of the analog input / output unit 14 of FIG. 1 is processed as shown in the flowchart of FIG. First, an analog amount input to the analog input unit 18 of FIG. 1 is converted into a digital value by the processing 90 and the processing 91 and written into the A / D conversion value memory 20. Next, processing 9
2, using the constant parameter A and the constant parameter B set in the constant parameter A memory 26 and the constant parameter B memory 27 by the processing 93 and the processing 94, the function formula y
= Ax + B is substituted for the analog input amount converted into the digital value, and the result y is written to the operation result storage memory 22. In the process 95, the content of the D / A output permission memory 23 is
It is determined whether or not the information permits the A output. If not, the process returns to the process 90 without outputting the analog amount, but proceeds to the process 96 if the information permits the D / A output.

【0048】処理96では出力切換えメモリ25の内容
を読み出す。もし、図8の命令85により出力切換メモ
リ25が演算結果格納メモリ22の内容をD/A変換し
出力することを示す情報であれば処理97に進み、出力
切換メモリ25がCPU用D/A変換値メモリの内容を
D/A変換し出力することを示す情報であれば処理98
に進む。処理97では処理93により算出され演算結果
格納メモリ22に格納された値をD/A変換されアナロ
グ量として出力する。処理98では図8の命令86、命
令87により書き込まれた値をD/A変換されアナログ
量として出力する。この実施例3によれば、CPU用D
/A変換値メモリに格納されている所定のディジタル量
にもとづくアナログ量を予め出力した後に、演算結果格
納メモリ22の内容にもとづくアナログ量を出力するこ
とができるので始動時におけるアナログ出力量の急変等
を防止することができる。
In step 96, the contents of the output switching memory 25 are read. If the instruction 85 in FIG. 8 indicates that the output switching memory 25 performs D / A conversion on the contents of the operation result storage memory 22 and outputs the result, the process proceeds to step 97, where the output switching memory 25 sets the CPU D / A. If the information indicates that the content of the conversion value memory is to be D / A converted and output, the process 98
Proceed to. In step 97, the value calculated in step 93 and stored in the operation result storage memory 22 is D / A converted and output as an analog quantity. In the process 98, the values written by the instructions 86 and 87 in FIG. 8 are D / A converted and output as analog quantities. According to the third embodiment, the CPU D
After the analog amount based on the predetermined digital amount stored in the / A conversion value memory is output in advance, the analog amount based on the contents of the operation result storage memory 22 can be output. Etc. can be prevented.

【0049】 実施例4. 次に、この発明のさらに他の実施例について説明する。
図10は、図1のA/D変換部17の内部構成を示す図
である。図において、100はアナログ入力電圧をこの
アナログ入力電圧の大きさに比例した周波数を有するパ
ルス列に変換するV/F変換器、101は一定時間内に
おいてV/F変換器100から出力されるパルスをカウ
ントするカウンタである。図11は図1のD/A変換部
19の内部構成を示す図である。図において、110は
入力される定電圧量をゲート制御信号がONの間、出力
するゲート回路である。111はゲート回路110より
出力される信号である一定周期ごとに入力される定電圧
量(パルス)を積分して電圧量に変換する積分回路であ
る。
Embodiment 4 FIG. Next, still another embodiment of the present invention will be described.
FIG. 10 is a diagram showing the internal configuration of the A / D converter 17 in FIG. In the figure, reference numeral 100 denotes a V / F converter for converting an analog input voltage into a pulse train having a frequency proportional to the magnitude of the analog input voltage, and 101 denotes a pulse output from the V / F converter 100 within a predetermined time. It is a counter for counting. FIG. 11 is a diagram showing the internal configuration of the D / A converter 19 in FIG. In the figure, reference numeral 110 denotes a gate circuit which outputs an input constant voltage amount while a gate control signal is ON. An integration circuit 111 integrates a constant voltage amount (pulse), which is a signal output from the gate circuit 110, and is input at regular intervals, and converts it into a voltage amount.

【0050】図12は図1のオフセット/ゲイン記憶部
11cの構成を示す図である。図において、120は第
1A/D変換オフセット値が格納される第1A/Dオフ
セット値メモリ、121は第1A/Dゲイン値が格納さ
れる第1A/Dゲイン値メモリ、122は第2A/D変
換オフセット値が格納される第2A/Dオフセット値メ
モリ、123は第2A/D変換ゲイン値が格納される第
2A/Dゲイン値メモリ、124は第1D/A変換オフ
セット値が格納される第1D/Aオフセット値メモリ、
125は第1D/A変換ゲイン値が格納される第1D/
Aゲイン値格納メモリ、126は第2D/A変換オフセ
ット値が格納される第2D/Aオフセット値メモリ、1
27は第2D/A変換オフセット値が格納される第2D
/Aゲイン値メモリである。なお、第1A/Dオフセッ
ト値メモリ120、第1A/Dゲイン値メモリ121、
第1D/Aオフセット値メモリ124、および、第1D
/Aゲイン値格納メモリ125により1つの記憶手段が
構成され、第2A/Dオフセット値メモリ122、第2
A/Dゲイン値メモリ123、第2D/Aオフセット値
メモリ126、および、第2D/Aゲイン値メモリ12
7により1つの記憶手段が構成される。
FIG. 12 is a diagram showing the configuration of the offset / gain storage section 11c of FIG. In the drawing, reference numeral 120 denotes a first A / D offset value memory storing a first A / D conversion offset value, 121 denotes a first A / D gain value memory storing a first A / D gain value, and 122 denotes a second A / D. A second A / D offset value memory for storing a conversion offset value, a second A / D gain value memory for storing a second A / D conversion gain value, and a second A / D gain value memory for storing a first D / A conversion offset value. 1D / A offset value memory,
A first D / A 125 stores a first D / A conversion gain value.
A gain value storage memory 126 is a second D / A offset value memory for storing a second D / A conversion offset value,
27 is a second D in which the second D / A conversion offset value is stored
/ A gain value memory. Note that the first A / D offset value memory 120, the first A / D gain value memory 121,
A first D / A offset value memory 124;
/ A gain value storage memory 125 constitutes one storage means, and includes a second A / D offset value memory 122 and a second
A / D gain value memory 123, second D / A offset value memory 126, and second D / A gain value memory 12
7 constitute one storage means.

【0051】図13は、0ー10Vをオフセット値およ
びゲイン値を規定する電圧、4ー20mAをオフセット
値およびゲイン値を規定する電流とした場合のアナログ
量とデジタル値との関係を示す図である。なお、オフセ
ット値はデジタル値が0と時のアナログ量であり、ゲイ
ン値はデジタル値が4000となる時のアナログ量であ
る。
FIG. 13 is a diagram showing a relationship between an analog amount and a digital value when 0-10 V is a voltage defining an offset value and a gain value, and 4-20 mA is a current defining an offset value and a gain value. is there. The offset value is an analog amount when the digital value is 0, and the gain value is an analog amount when the digital value is 4000.

【0052】次に、0ー10Vと4ー20mAの二つの
場合について、オフセット値およびゲイン値を設定する
場合の動作について説明する。まず、A/D変換部17
のオフセット値およびゲイン値の設定について説明す
る。外部より図1のアナログ入力部18に電圧0V、1
0V、電流4mA、20mAを順次入力する。入力され
た電圧値はアナログ入力部18を介して図10における
V/F変換器100に入力される。そして、この入力さ
れた電圧値に比例した周波数のパルスがV/F変換器1
00より出力され、カウンタ101によりカウントされ
る。アナログ入力部18に入力された4mA、20mA
の電流値はそれぞれ2V、10Vの電圧値に相当する周
波数のパルスに変換された後カウンタ101に入力さ
れ、パルス数がカウントされる。そして、パルス数化さ
れた0Vの値は第1オフセット値として第1A/Dオフ
セット値メモリ120に格納され、パルス数化された1
0Vの値は第1ゲイン値として第1A/Dゲイン値メモ
リ121に格納され、4mAの値は第2オフセット値と
して第2A/Dオフセット値メモリ122に格納され、
20mAの値は第2ゲイン値として第2A/Dゲイン値
メモリ123に格納される。
Next, an operation for setting an offset value and a gain value in two cases of 0-10 V and 4-20 mA will be described. First, the A / D converter 17
The setting of the offset value and the gain value will be described. A voltage of 0 V, 1
0 V, a current of 4 mA, and a current of 20 mA are sequentially input. The input voltage value is input to the V / F converter 100 in FIG. Then, a pulse having a frequency proportional to the input voltage value is output to the V / F converter 1.
00 and is counted by the counter 101. 4 mA, 20 mA input to the analog input unit 18
Are converted into pulses having frequencies corresponding to the voltage values of 2 V and 10 V, respectively, and then input to the counter 101, where the number of pulses is counted. Then, the value of 0 V converted into the number of pulses is stored in the first A / D offset value memory 120 as the first offset value, and the value of 1 V converted into the number of pulses is stored.
The value of 0 V is stored in the first A / D gain value memory 121 as a first gain value, and the value of 4 mA is stored in the second A / D offset value memory 122 as a second offset value.
The value of 20 mA is stored in the second A / D gain value memory 123 as a second gain value.

【0053】次に、D/A変換部19のオフセット/ゲ
イン値設定について説明する。まず図1の処理部15
は、CPUユニット10からの指令にもとづきアナログ
出力部1aの出力電圧値が第1オフセット値である0V
になるように、図11のゲート回路110のゲート制御
信号として入力される一定周期のパルスのパルス幅を調
整する。そして、その時のパルス幅を示すディジタル値
を図12の第1D/Aオフセット値メモリ124に格納
する。同様にして、第1D/Aゲイン値としての電圧1
0V、第2D/Aオフセット値としての4mA、およ
び、第2D/Aゲイン値としての20mAをそれぞれ出
力するゲート制御信号のパルス幅を示すディジタル値を
図12の第1D/Aゲイン値メモリ125、第2D/A
オフセット値メモリ126、第2D/Aゲイン値メモリ
127にそれぞれ格納する。
Next, setting of the offset / gain value of the D / A converter 19 will be described. First, the processing unit 15 shown in FIG.
Indicates that the output voltage value of the analog output unit 1a is 0 V, which is the first offset value, based on a command from the CPU unit 10.
Thus, the pulse width of a pulse having a constant period inputted as a gate control signal of the gate circuit 110 of FIG. 11 is adjusted. Then, the digital value indicating the pulse width at that time is stored in the first D / A offset value memory 124 in FIG. Similarly, voltage 1 as the first D / A gain value
The digital value indicating the pulse width of the gate control signal that outputs 0 V, 4 mA as the second D / A offset value, and 20 mA as the second D / A gain value is stored in the first D / A gain value memory 125 in FIG. 2nd D / A
They are stored in the offset value memory 126 and the second D / A gain value memory 127, respectively.

【0054】次に、オフセット値およびゲイン値の選択
手段について説明する。PCのCPUユニット10はシ
ーケンスプログラムにより、図2に示すオフセット/ゲ
イン選択メモリ24に第1オフセット/ゲイン値または
第2オフセット/ゲイン値のいずれを選択するかを示す
情報を格納する。なお、第1オフセット/ゲイン値は第
1A/Dオフセット値、第1A/Dゲイン値、第1D/
Aオフセット値、および、第1D/Aゲイン値からな
り、第2オフセット/ゲイン値は第2A/Dオフセット
値、第2A/Dゲイン値、第2D/Aオフセット値、お
よび、第2D/Aゲイン値からなるものとする。一方、
図1のアナログ入出力ユニット14の処理部15は、オ
フセット/ゲイン選択メモリ24により指定される第1
オフセット/ゲイン値および第2オフセット/ゲイン値
のうちのいずれかを図12に示すオフセット/ゲイン記
憶部11cから読み出し、読み出されたオフセット値を
デジタル値0、読み出されたゲイン値をデジタル値40
00とするアナログ量とデジタル値の関係をもとにA/
D変換とD/A変換を実行する。この実施例4によれ
ば、以上のようにオフセット値およびゲイン値の設定ま
たは設定変更が容易にできる効果がある。
Next, means for selecting an offset value and a gain value will be described. The CPU unit 10 of the PC stores information indicating whether to select the first offset / gain value or the second offset / gain value in the offset / gain selection memory 24 shown in FIG. 2 according to the sequence program. Note that the first offset / gain value is the first A / D offset value, the first A / D gain value, the first D / D
An A offset value and a first D / A gain value, and the second offset / gain value is a second A / D offset value, a second A / D gain value, a second D / A offset value, and a second D / A gain. It shall consist of values. on the other hand,
The processing unit 15 of the analog input / output unit 14 in FIG.
One of the offset / gain value and the second offset / gain value is read from the offset / gain storage unit 11c shown in FIG. 12, the read offset value is a digital value 0, and the read gain value is a digital value. 40
A / A
Execute D conversion and D / A conversion. According to the fourth embodiment, the offset value and the gain value can be easily set or changed as described above.

【0055】 実施例5. 図14は、この発明のさらに他の実施例におけるシステ
ム構成を示す図である。図において、140はPCのC
PUユニットのシーケンス処理部、141はシーケンス
プログラムメモリ、142はアナログ入出力ユニットと
のインタフェース部、143はインタフェース部、14
4はアナログ入出力ユニットの処理部、145はCPU
ユニットとのデータ授受を行なうデユアルポートメモ
リ、146はA/D変換およびアナログ入力部、147
はD/A変換およびアナログ出力部、148は定電圧電
流電源装置、149は電圧電流計である。なお、インタ
フェース部143は定電圧電流電源装置および電圧電流
計との信号の授受のために設けられている。電圧読取手
段および電流読取手段は電圧電流計149およびインタ
ーフェース部143により構成され、定電圧電源および
定電流電源は定電圧電流電源装置148およびインター
フェース部143により構成される。また、書込手段は
処理部144により具現される。
Embodiment 5 FIG. FIG. 14 is a diagram showing a system configuration according to still another embodiment of the present invention. In the figure, 140 is the PC C
A sequence processing unit of the PU unit; 141, a sequence program memory; 142, an interface unit with the analog input / output unit; 143, an interface unit;
4 is a processing unit of the analog input / output unit, 145 is a CPU
A dual port memory 146 for exchanging data with the unit 146 is an A / D conversion and analog input unit.
Denotes a D / A conversion and analog output unit, 148 denotes a constant voltage / current power supply device, and 149 denotes a voltmeter. The interface unit 143 is provided for transmitting and receiving signals to and from the constant voltage / current power supply device and the volt / ammeter. The voltage reading means and the current reading means are constituted by a voltage / ammeter 149 and an interface unit 143, and the constant voltage power supply and the constant current power supply are constituted by a constant voltage / current power supply device 148 and the interface unit 143. The writing means is embodied by the processing unit 144.

【0056】図15はシーケンスプログラムメモリ14
1に格納されるシーケンスプログラムを示す図である。
図において、150は図14のインタフェース部143
を介して定電圧電流電源装置に電圧0Vを出力する命
令、151は図2のA/D,D/A選択メモリ2eをO
FFにし、A/D変換部のオフセット/ゲイン設定であ
ることを示すための命令、152は命令150によりA
/D変換部146に電圧0Vが印加されたとき図2のオ
フセット指令メモリ2fをONにする命令であり、オフ
セット指令メモリ2fがONになると後述するように、
このときのA/D変換部の変換出力がオフセット値とし
て記憶される。なお、命令150、命令151、およ
び、命令152はA/D変換部のオフセット設定指令デ
バイスがONになったときに実行される。
FIG. 15 shows the sequence program memory 14.
FIG. 2 is a diagram showing a sequence program stored in the first program.
In the figure, reference numeral 150 denotes the interface unit 143 of FIG.
2. A command 151 for outputting a voltage of 0 V to the constant voltage / current power supply device through the A / D / D / A selection memory 2e of FIG.
FF is an instruction for indicating that the offset / gain setting of the A / D conversion unit is performed.
This is a command to turn on the offset command memory 2f in FIG. 2 when a voltage of 0 V is applied to the / D converter 146. As will be described later, when the offset command memory 2f is turned on,
The conversion output of the A / D converter at this time is stored as an offset value. The command 150, the command 151, and the command 152 are executed when the offset setting command device of the A / D converter is turned on.

【0057】153は定電圧電流電源装置148に電圧
10Vを出力させる命令、154はは図2のA/D,D
/A選択メモリ2eをOFFにする命令であり、A/
D,D/A選択メモリ2eがOFFになると、A/D変
換部のオフセット/ゲイン設定が選択される。155は
A/D変換部146に電圧10Vが印加されたときに図
2のゲイン指令メモリ2gをONにする命令であり、ゲ
イン指令メモリ2gがONになると、後述するようにこ
のときのA/D変換部の出力がゲイン値として記憶され
る。なお、命令153、命令154、および、命令15
5はA/Dゲイン設定指令デバイスがONになったとき
に実行される。
Reference numeral 153 denotes an instruction to output a voltage of 10 V to the constant voltage / current power supply 148, and reference numeral 154 denotes A / D, D of FIG.
A command to turn off the / A selection memory 2e.
When the D / D / A selection memory 2e is turned off, the offset / gain setting of the A / D converter is selected. Reference numeral 155 denotes a command for turning on the gain command memory 2g in FIG. 2 when a voltage of 10 V is applied to the A / D converter 146. When the gain command memory 2g is turned on, the A / D The output of the D converter is stored as a gain value. The instruction 153, the instruction 154, and the instruction 15
Step 5 is executed when the A / D gain setting command device is turned on.

【0058】156は電圧電流計149より電圧値を取
り込む命令、157は図2のA/D,D/A選択メモリ
2eをONにする命令であり、A/D,D/A選択メモ
リ2eがONになるとD/A変換部のオフセット/ゲイ
ン設定が選択される。158は取り込んだ電圧値が0V
以上のとき図2の出力ダウン指令メモリ2iをONにす
る命令であり、出力ダウン指令メモリ2iがONになる
と後述するようにD/A変換部から出力される電圧値が
低下する。159は取り込んだ電圧値が0V以下のとき
出力アップ指令メモリ2hをONにする命令であり、出
力アップ指令メモリ2hがONになると後述するように
D/A変換部からの出力電圧値が増加する。15aは取
り込んだ電圧値が0Vのとき図2のオフセット指令メモ
リ2fをONにする命令であり、オフセット指令メモリ
2fがONになると、後述するようにそのときのD/A
変換部の入力値がオフセット値として記憶される。な
お、命令156、命令157、命令158、命令15
9、および、命令15aはD/Aオフセット設定指令デ
バイスがONになったときに実行される。
Reference numeral 156 denotes an instruction to take in a voltage value from the voltmeter 149, and reference numeral 157 denotes an instruction to turn on the A / D and D / A selection memory 2e in FIG. When turned ON, the offset / gain setting of the D / A converter is selected. 158 indicates that the taken voltage value is 0 V
At this time, this is a command to turn on the output down command memory 2i in FIG. 2. When the output down command memory 2i is turned on, the voltage value output from the D / A converter decreases as described later. Reference numeral 159 denotes a command for turning on the output-up command memory 2h when the fetched voltage value is 0 V or less. When the output-up command memory 2h is turned on, the output voltage value from the D / A converter increases as described later. . Reference numeral 15a denotes a command for turning on the offset command memory 2f in FIG. 2 when the taken voltage value is 0 V. When the offset command memory 2f is turned on, the D / A at that time will be described later.
The input value of the conversion unit is stored as an offset value. Note that the instruction 156, the instruction 157, the instruction 158, the instruction 15
9 and the command 15a are executed when the D / A offset setting command device is turned on.

【0059】15bは図14の電圧電流計149の電圧
値を取り込む命令、15cは図2のA/D,D/A選択
メモリ2eをONにする命令であり、A/D,D/A選
択メモリ2eがONになるとD/A変換部のオフセット
/ゲイン設定が選択される。15dは取り込んだ電圧値
が10V以上のとき図2の出力ダウン指令メモリ2iを
ONにする命令であり、出力ダウン指令メモリ2iがO
Nになると後述するようにD/A変換部から出力される
電圧値が低下する。15eは取り込んだ電圧値が10V
以下のとき出力アップ指令メモリ2hをONにする命令
であり、出力アップ指令メモリ2hがONになると後述
するようにD/A変換部からの出力電圧値が増加する。
15fは取り込んだ電圧値が10Vのとき図2のゲイン
指令メモリ2gをONにする命令であり、ゲイン指令メ
モリ2gがONになると後述するようにそのときのD/
A変換部の入力値がゲイン値として記憶される。なお、
命令15b、命令15c、命令15d、命令15e、お
よび、命令15fはD/Aゲイン設定指令デバイスがO
Nになったときに実行される。
15b is a command for taking in the voltage value of the voltmeter 149 in FIG. 14, and 15c is a command for turning on the A / D and D / A selection memory 2e in FIG. When the memory 2e is turned on, the offset / gain setting of the D / A converter is selected. 15d is a command to turn on the output down command memory 2i in FIG. 2 when the taken voltage value is 10 V or more,
When it becomes N, the voltage value output from the D / A conversion unit decreases as described later. 15e is the fetched voltage value of 10V
This is a command to turn on the output-up command memory 2h in the following cases. When the output-up command memory 2h is turned on, the output voltage value from the D / A converter increases as described later.
15f is a command to turn on the gain command memory 2g in FIG. 2 when the taken voltage value is 10V, and when the gain command memory 2g is turned on, the D / D
The input value of the A conversion unit is stored as a gain value. In addition,
The command 15b, the command 15c, the command 15d, the command 15e, and the command 15f have the D / A gain setting command device of O
Executed when N is reached.

【0060】図16および図17は、図14の処理部1
44の動作を示すフロー図である。図16において、1
60は図2のA/D,D/A選択メモリ2eがOFFで
あればA/D変換部のオフセット値およびゲイン値の設
定を行なう処理に進み、ONであればD/A変換部のオ
フセット値およびゲイン値を設定する処理に進む処理、
161は図2のオフセット指令メモリ2fがONであれ
ば処理162に進み、OFFであれば処理163に進む
処理、162はA/D変換部からオフセット値を取り込
み記憶する処理、163は図2のゲイン指令メモリ2g
がONであれば処理164に進み、OFFであれば処理
160に戻る処理、164はA/D変換部からゲイン値
を取り込み記憶し、処理160に戻る処理である。
FIGS. 16 and 17 show the processing unit 1 of FIG.
It is a flowchart which shows operation | movement of 44. In FIG. 16, 1
If the A / D and D / A selection memory 2e in FIG. 2 is OFF, the process proceeds to a process of setting an offset value and a gain value of the A / D converter. Processing for setting the value and gain value,
If the offset command memory 2f in FIG. 2 is ON, the process proceeds to the process 162. If the offset command memory 2f is OFF, the process proceeds to the process 163. The process 162 is a process of fetching and storing an offset value from the A / D converter. Gain command memory 2g
If is ON, the process proceeds to process 164, and if OFF, the process returns to process 160. 164 is a process that fetches and stores the gain value from the A / D converter and returns to process 160.

【0061】図17において、165は図2の出力アッ
プ指令メモリ2hがONであれば処理166に進み、O
FFであれば処理167に進む処理、166はD/A変
換部への出力値を増加させる処理、167は図2の出力
ダウン指令メモリ2iがONであれば処理168に進
み、OFFであれば処理169に進む処理、168はD
/A変換部への出力値を低下させる処理、169は図2
のオフセット指令メモリ2fがONであれば処理16a
に進み、OFFであれば処理16bに進む処理、16a
はD/A変換部の入力値をオフセット値として記憶する
処理、16bは図2のゲイン指令メモリ2gがONであ
れば処理16cに進み、OFFであれば処理160に戻
る処理、16cはD/A変換部の入力値をゲイン値とし
て記憶した後、処理160に戻る処理である。
In FIG. 17, if the output up command memory 2h of FIG.
If it is FF, the process proceeds to process 167; 166, the process of increasing the output value to the D / A converter; 167, the process proceeds to process 168 if the output down command memory 2i in FIG. 2 is ON; Processing to proceed to processing 169, 168 is D
The process 169 for lowering the output value to the / A converter is shown in FIG.
If the offset command memory 2f is ON, the process 16a
If it is OFF, the process proceeds to process 16b, 16a
Is a process of storing the input value of the D / A converter as an offset value, 16b is a process of proceeding to a process 16c if the gain command memory 2g in FIG. 2 is ON, and a process of returning to a process 160 if the gain command memory 2g is OFF. The process returns to the process 160 after storing the input value of the A conversion unit as the gain value.

【0062】次に動作について説明する。図14の処理
部144は図16および図17のフロー図に示す処理を
行い、シーケンスプログラムより制御される図2のA/
D,D/A選択メモリ2e、オフセット指令メモリ2
f、ゲイン指令メモリ2g、出力アップ指令メモリ2
h、および、出力ダウン指令メモリ2iの状態によりA
/D変換部よりオフセット/ゲイン値を取り込み記憶
し、また、D/A変換部への出力値を増減させ、オフセ
ット/ゲイン値を調整後オフセット値およびゲイン値を
記憶する。このオフセットおよびゲイン値として記憶す
る値は、A/D変換部においては定電圧電流装置から電
圧0Vが与えられたときの図10のカウンタ101にカ
ウントされる値、および、電圧10Vが与えられたとき
にカウンタ101にカウントされる値である。また、D
/A変換部においては、電圧0Vが出力されるときのゲ
ート回路110のゲート制御信号のパルス幅を示すディ
ジタル値、および、電圧10Vが出力されるときのゲー
ト回路110のゲート制御信号のパルス幅を示すディジ
タル値である。この実施例5によれば、このようにして
オフセット値またはゲイン値の設定が容易にできる効果
がある。
Next, the operation will be described. The processing unit 144 of FIG. 14 performs the processing shown in the flowcharts of FIGS. 16 and 17, and is controlled by the sequence program of FIG.
D, D / A selection memory 2e, offset command memory 2
f, gain command memory 2g, output up command memory 2
h and the state of the output down command memory 2i.
The offset / gain value is fetched and stored from the / D conversion unit, and the output value to the D / A conversion unit is increased or decreased, and the offset value and the gain value are stored after the offset / gain value is adjusted. The values stored as the offset and gain values are the value counted by the counter 101 in FIG. 10 when the voltage of 0 V is supplied from the constant voltage current device in the A / D converter, and the voltage of 10 V. This is a value counted by the counter 101 at times. Also, D
In the / A converter, a digital value indicating the pulse width of the gate control signal of gate circuit 110 when voltage 0V is output, and the pulse width of the gate control signal of gate circuit 110 when voltage 10V is output Is a digital value indicating According to the fifth embodiment, the offset value or the gain value can be easily set in this manner.

【0063】[0063]

【発明の効果】以上のように、シーケンスプログラムに
もとづき動作するプログラマブルコントローラ本体に設
けられるプログラマブルコントローラ用アナログ信号処
理装置であって、制御対象物より入力されるアナログ入
力信号をデジタル信号に変換するA/D変換手段と、こ
のA/D変換手段の変換出力に対しプログラマブルコン
トローラ本体からの指示情報にもとづく所定の関数式に
より演算を行う演算手段と、この演算手段に基づき演算
された演算出力或いはプログラマブルコントローラ本体
からの指令値のいずれかを選択する選択手段と、この選
択手段により選択された演算出力或いは指令値にもとづ
くアナログ出力を制御対象物に出力する出力手段と、を
備えたので、アナログ出力を切り換えることができ、例
えば、電源投入時の始動時等におけるの出力の急変によ
る制御対象物への衝撃等を防止できる。
As described above, the sequence program
Installed in the main controller that operates
Analog signal processor for programmable controller
Analog input that is input from the controlled object.
A / D conversion means for converting a force signal into a digital signal,
The conversion output of the A / D conversion means
A predetermined function formula based on the instruction information from the controller
Calculation means for performing more calculations, and calculation based on the calculation means
Calculation output or programmable controller body
Means for selecting one of the command values from
Based on the calculation output or command value selected by the selection means.
Output means for outputting an analog output to the control object.
So that the analog output can be switched.
For example, when the output changes suddenly at the time of startup at power-on, etc.
Impact on the control object can be prevented.

【0064】また、A/D変換のオフセット値およびゲ
イン値と、D/A変換のオフセット値およびゲイン値を
記憶する記憶手段を複数有し、この複数の記憶手段から
選択された記憶手段の記憶内容にもとづきオフセット値
およびゲイン値を設定するので、オフセット値およびゲ
イン値の設定または設定変更が容易にできる。
The offset value of the A / D conversion and the gain
In value, D / A conversion offset value and gain value
It has a plurality of storage means for storing, from this plurality of storage means
Offset value based on the storage content of the selected storage means
Set the offset value and gain value.
It is possible to easily set or change the in value.

【0065】また、制御対象物より入力されるアナログ
入力信号をデジタル信号に変換するA/D変換手段、こ
のA/D変換手段の変換出力に対し所定の演算を行う演
算手段、この演算手段の演算出力に基づくアナログ出力
を制御対象物に出力する出力手段、を備えたプログラマ
ブルコントローラ用アナログ信号処理装置において、
ログラマブルコントローラ本体からの指令によりD/A
変換手段の変換出力を読取可能な電圧読取手段または電
流読取手段と、プログラマブルコントローラ本体の指令
にもとづき所定の電圧値または電流値を出力し、この出
力をA/D変換手段に入力する定電圧電源または定電流
電源と、定電圧電源または定電流電源が所定の電圧値ま
たは電流値を出力したときのA/D変換手段の変換出力
をA/D変換のオフセット値またはゲイン値として記憶
手段に書込むとともに、プログラマブルコントローラ本
体より電圧読取手段または電流読取手段の読取出力にも
とづきD/A変換手段への入力値を増減する指令が出さ
れ、電圧読取手段または電流読取手段により所定電圧値
または所定電流値が読取られたときの入力値をD/A変
換のオフセット値またはゲイン値として記憶手段に書込
む書込手段と、を有するので、オフセット値またはゲイ
ン値が容易に設定できる。
The analog input from the control object
A / D conversion means for converting an input signal into a digital signal,
Of performing a predetermined operation on the conversion output of the A / D conversion means.
Calculation means, analog output based on the calculation output of the calculation means
Output means for outputting an image to a control object
In the analog signal processor for logic controllers, flop
D / A by command from the programmable controller
Voltage reading means or a voltage reading means capable of reading the conversion output of the conversion means.
Flow reading means and commands of the programmable controller body
Outputs a predetermined voltage or current value based on the
Constant voltage power supply or constant current for inputting force to A / D conversion means
Make sure that the power supply and the constant voltage or constant current
Or the conversion output of the A / D conversion means when the current value is output
As an A / D conversion offset value or gain value
Means, and a programmable controller book
Also read output of voltage reading means or current reading means from the body
Command to increase or decrease the input value to the D / A conversion means
And a predetermined voltage value by the voltage reading means or the current reading means.
Alternatively, the input value when a predetermined current value is read is changed by D / A conversion.
Write to the storage means as a new offset value or gain value
Offset means or gay
Value can be easily set.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 この発明におけるアナログ入出力ユニットお
よびPCのCPUユニットを示す機能ブロック図であ
る。
FIG. 1 is a functional block diagram showing an analog input / output unit and a CPU unit of a PC according to the present invention.

【図2】 図1におけるデユアルポートメモリのメモリ
内部構成図である。
FIG. 2 is a memory internal configuration diagram of a dual port memory in FIG. 1;

【図3】 この発明の実施例1によるアナログ入出力ユ
ニットを制御するためのシーケンスプログラムを示す図
である。
FIG. 3 is a diagram showing a sequence program for controlling an analog input / output unit according to the first embodiment of the present invention.

【図4】 この発明の実施例1によるアナログ入出力ユ
ニットの内部処理を示すフロー図である。
FIG. 4 is a flowchart showing internal processing of an analog input / output unit according to Embodiment 1 of the present invention.

【図5】 この発明の実施例2によるアナログ入出力ユ
ニットで制御するときのアナログ入力量と出力量の関係
を示す図である。
FIG. 5 is a diagram showing a relationship between an analog input amount and an output amount when controlled by an analog input / output unit according to Embodiment 2 of the present invention.

【図6】 この発明の実施例2によるアナログ入出力ユ
ニットを制御するためのシーケンスプログラムを示す図
である。
FIG. 6 is a diagram showing a sequence program for controlling an analog input / output unit according to Embodiment 2 of the present invention.

【図7】 この発明の実施例2によるアナログ入出力ユ
ニットの内部処理を示すフロー図である。
FIG. 7 is a flowchart showing internal processing of an analog input / output unit according to Embodiment 2 of the present invention.

【図8】 この発明の実施例3によるアナログ入出力ユ
ニットを制御するためのシーケンスプログラムを示す図
である。
FIG. 8 is a diagram showing a sequence program for controlling an analog input / output unit according to Embodiment 3 of the present invention.

【図9】 この発明の実施例3によるアナログ入出力ユ
ニットの内部処理を示すフロー図である。
FIG. 9 is a flowchart showing internal processing of an analog input / output unit according to Embodiment 3 of the present invention.

【図10】 この発明の実施例4によるアナログ入出力
ユニットのA/D変換部の内部構成を示す図である。
FIG. 10 is a diagram showing an internal configuration of an A / D converter of an analog input / output unit according to Embodiment 4 of the present invention.

【図11】 この発明の実施例4によるアナログ入出力
ユニットのD/A変換部の内部構成を示す図である。
FIG. 11 is a diagram showing an internal configuration of a D / A converter of an analog input / output unit according to Embodiment 4 of the present invention.

【図12】 この発明の実施例4によるアナログ入出力
ユニットのオフセット値およびゲイン値を記憶するメモ
リの構成を示す図である。
FIG. 12 is a diagram showing a configuration of a memory for storing an offset value and a gain value of an analog input / output unit according to Embodiment 4 of the present invention.

【図13】 この発明の実施例4によるアナログ入出力
ユニットのアナログ量とデジタル値の関係を示す図であ
る。
FIG. 13 is a diagram showing a relationship between an analog amount and a digital value of an analog input / output unit according to Embodiment 4 of the present invention.

【図14】 この発明の実施例5によるアナログ入出力
ユニットのオフセット値およびゲイン値を自動的に調整
し設定するアナログ入出力ユニットおよびPCのCPU
ユニットを示す機能ブロック図である。
FIG. 14 shows an analog input / output unit for automatically adjusting and setting an offset value and a gain value of an analog input / output unit according to Embodiment 5 of the present invention, and a CPU of a PC.
It is a functional block diagram showing a unit.

【図15】 この発明の実施例5によるアナログ入出力
ユニットのオフセット値およびゲイン値を自動的に調整
し設定するシーケンスプログラムを示す図である。
FIG. 15 is a diagram showing a sequence program for automatically adjusting and setting an offset value and a gain value of an analog input / output unit according to Embodiment 5 of the present invention.

【図16】 この発明の実施例5によるアナログ入出力
ユニットの内部処理を示すフロー図である。
FIG. 16 is a flowchart showing internal processing of an analog input / output unit according to Embodiment 5 of the present invention.

【図17】 この発明の実施例5によるアナログ入出力
ユニットの内部処理を示すフロー図である。
FIG. 17 is a flowchart showing internal processing of an analog input / output unit according to Embodiment 5 of the present invention.

【図18】 従来のアナログ入出力ユニットおよびPC
のCPUユニットを示す機能ブロック図である。
FIG. 18 shows a conventional analog input / output unit and a PC.
FIG. 4 is a functional block diagram showing a CPU unit of FIG.

【図19】 従来のアナログ入出力ユニットを制御する
ためのシーケンスプログラムを示す図である。
FIG. 19 is a diagram showing a sequence program for controlling a conventional analog input / output unit.

【符号の説明】[Explanation of symbols]

10 PCのCPUユニット、11 シーケンス処理
部、12 シーケンスプログラムメモリ、13 インタ
フェース部、14 アナログ入出力ユニット部、15
アナログ入出力ユニットの処理部、16 デユアルポー
トメモリ、17A/D変換部、18 アナログ入力部、
19 D/A変換部、1a アナログ出力部、1b 制
御対象物、1c オフセット/ゲイン記憶部、20 A
/D変換値メモリ、21 CPU用D/A変換値メモ
リ、22 演算結果格納メモリ、23 D/A出力許可
メモリ、24 オフセット/ゲイン選択メモリ、25
出力切り換えメモリ、26 定数パラメータAメモリ、
27 定数パラメータBメモリ、28 アナログ入力量
1メモリ、29 アナログ出力量1メモリ、2a アナ
ログ入力量2メモリ、2b アナログ出力量2メモリ、
2c アナログ入力量3メモリ、2d アナログ出力量
3メモリ、2e A/D,D/A選択メモリ、2f オ
フセット設定指令メモリ、2g ゲイン設定指令メモ
リ、2h 出力アップ指令メモリ、2i 出力ダウン指
令メモリ、11c オフセット/ゲイン記憶部、100
V/F変換器、101 カウンタ、111 ゲート回
路、112積分回路、120 第1A/Dオフセット値
メモリ、121 第1A/Dゲイン値メモリ、122
第2A/Dオフセット値メモリ、123 第2A/Dゲ
イン値メモリ、124 第1D/Aオフセット値メモ
リ、125 第1D/Aゲイン値メモリ、126 第2
D/Aオフセット値メモリ、127 第2D/Aゲイン
値メモリ、140 シーケンス処理部、141 シーケ
ンスプログラムメモリ、142 インタフェース部、1
43 インタフェース部、144 アナログ入出力ユニ
ットの処理部、145 デユアルポートメモリ、146
A/D変換部、147 D/A変換部、148 定電
圧電流電源装置、149 電圧電流計、170 PCの
CPUユニット、171 シーケンス処理部、172
シーケンスプログラムメモリ、173 インタフェース
部、174 アナログ入出力ユニット部、175 アナ
ログ入出力ユニットの処理部、176 A/D変換値メ
モリ部、177 D/A変換値メモリ部、178 A/
D変換部、179 アナログ入力部、17a D/A変
換部、17b アナログ出力部、17c 制御対象物、
17d スイッチ部。
10 CPU unit of PC, 11 sequence processing unit, 12 sequence program memory, 13 interface unit, 14 analog input / output unit unit, 15
Processing unit of analog input / output unit, 16 dual port memory, 17 A / D conversion unit, 18 analog input unit,
19 D / A conversion unit, 1a analog output unit, 1b control object, 1c offset / gain storage unit, 20A
/ D conversion value memory, 21 CPU D / A conversion value memory, 22 operation result storage memory, 23 D / A output permission memory, 24 offset / gain selection memory, 25
Output switching memory, 26 constant parameter A memory,
27 constant parameter B memory, 28 analog input amount 1 memory, 29 analog output amount 1 memory, 2a analog input amount 2 memory, 2b analog output amount 2 memory,
2c Analog input amount 3 memory, 2d Analog output amount 3 memory, 2e A / D, D / A selection memory, 2f Offset setting instruction memory, 2g Gain setting instruction memory, 2h Output up instruction memory, 2i Output down instruction memory, 11c Offset / gain storage unit, 100
V / F converter, 101 counter, 111 gate circuit, 112 integrator, 120 first A / D offset value memory, 121 first A / D gain value memory, 122
2nd A / D offset value memory, 123 2nd A / D gain value memory, 124 1st D / A offset value memory, 125 1st D / A gain value memory, 126 2nd
D / A offset value memory, 127 second D / A gain value memory, 140 sequence processing unit, 141 sequence program memory, 142 interface unit, 1
43 interface section, 144 analog input / output unit processing section, 145 dual port memory, 146
A / D conversion unit, 147 D / A conversion unit, 148 constant voltage / current power supply device, 149 voltage / ammeter, 170 PC CPU unit, 171 sequence processing unit, 172
Sequence program memory, 173 interface section, 174 analog input / output unit section, 175 processing section of analog input / output unit, 176 A / D conversion value memory section, 177 D / A conversion value memory section, 178 A /
D conversion section, 179 analog input section, 17a D / A conversion section, 17b analog output section, 17c control object,
17d switch section.

Claims (3)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 シーケンスプログラムにもとづき動作す
るプログラマブルコントローラ本体に設けられるプログ
ラマブルコントローラ用アナログ信号処理装置であっ
て、制御対象物より入力されるアナログ入力信号をデジ
タル信号に変換するA/D変換手段と、このA/D変換
手段の変換出力に対し上記プログラマブルコントローラ
本体からの指示情報にもとづく所定の関数式により演算
を行う演算手段と、この演算手段に基づき演算された演
算出力或いは上記プログラマブルコントローラ本体から
の指令値のいずれかを選択する選択手段と、この選択手
段により選択された演算出力或いは指令値にもとづくア
ナログ出力を上記制御対象物に出力する出力手段と、を
備えたプログラマブルコントローラ用アナログ信号処理
装置。
An analog signal processing device for a programmable controller provided in a programmable controller main body that operates based on a sequence program, and converts an analog input signal input from a control target into a digital signal. A / D conversion means, operation means for performing an operation on the conversion output of the A / D conversion means by a predetermined function formula based on instruction information from the programmable controller main body, and operation output calculated based on the operation means Alternatively, there is provided a selecting means for selecting one of the command values from the programmable controller main body, and an output means for outputting an analog output based on the arithmetic output or the command value selected by the selecting means to the control object. Analog signal processor for programmable controllers.
【請求項2】 A/D変換のオフセット値およびゲイン
値と、D/A変換のオフセット値およびゲイン値を記憶
する記憶手段を複数有し、この複数の記憶手段から選択
された上記記憶手段の記憶内容にもとづきオフセット値
およびゲイン値を設定することを特徴とする請求項1に
記載のプログラマブルコントローラ用アナログ信号処理
装置。
2. An offset value and a gain for A / D conversion.
Stores the offset value and gain value of D / A conversion
And a plurality of storage means for performing selection from the plurality of storage means.
Offset value based on the stored contents of the storage means
And setting a gain value.
Analog signal processing for programmable controller as described
apparatus.
【請求項3】 制御対象物より入力されるアナログ入力
信号をデジタル信号に変換するA/D変換手段、このA
/D変換手段の変換出力に対し所定の演算を行う演算手
段、この演算手段の演算出力に基づくアナログ出力を上
記制御対象物に出力する出力手段、を備えたプログラマ
ブルコントローラ用アナログ信号処理装置において、プ
ログラマブルコントローラ本体からの指令によりD/A
変換手段の変換出力を読取可能な電圧読取手段または電
流読取手段と、上記プログラマブルコントローラ本体の
指令にもとづき所定の電圧値または電流値を出力し、こ
の出力をA/D変換手段に入力する定電圧電源または定
電流電源と、上記定電圧電源または定電流電源が所定の
電圧値または電流値を出力したときの上記A/D変換手
段の変換出力をA/D変換のオフセット値またはゲイン
値として記憶手段に書込むとともに、上記プログラマブ
ルコントローラ本体より上記電圧読取手段 または電流読
取手段の読取出力にもとづき上記D/A変換手段への入
力値を増減する指令が出され、上記電圧読取手段または
電流読取手段により所定電圧値または所定電流値が読取
られたときの上記入力値をD/A変換のオフセット値ま
たはゲイン値として上記記憶手段に書込む書込手段と、
を有することを特徴とするプログラマブルコントローラ
用アナログ信号処理装置。
3. An analog input input from an object to be controlled.
A / D conversion means for converting a signal into a digital signal;
An operator who performs a predetermined operation on the conversion output of the / D conversion means
The analog output based on the operation output of this operation means
Output means for outputting to an object to be controlled
In analog signal processors for portable controllers,
D / A by command from the programmable controller
Voltage reading means or a voltage reading means capable of reading the conversion output of the conversion means.
Flow reading means and the programmable controller main body.
Outputs a predetermined voltage or current value based on a command,
A constant voltage power supply or a constant voltage
Current power supply and the above constant voltage power supply or constant current power supply
The above A / D converter when a voltage value or a current value is output
A / D conversion offset value or gain
Write to the storage means as a value and
Voltage reading means or current reading from the controller
Input to the D / A conversion means based on the read output of the
A command to increase or decrease the force value is issued, and the voltage reading means or
Predetermined voltage value or predetermined current value is read by current reading means
The above input value at the time of the
Writing means for writing to the storage means as a gain value or a gain value;
Programmable controller characterized by having
Analog signal processing device.
JP5162717A 1993-06-30 1993-06-30 Analog signal processor for programmable controller Expired - Lifetime JP2914100B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5162717A JP2914100B2 (en) 1993-06-30 1993-06-30 Analog signal processor for programmable controller

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5162717A JP2914100B2 (en) 1993-06-30 1993-06-30 Analog signal processor for programmable controller

Publications (2)

Publication Number Publication Date
JPH0778007A JPH0778007A (en) 1995-03-20
JP2914100B2 true JP2914100B2 (en) 1999-06-28

Family

ID=15759954

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5162717A Expired - Lifetime JP2914100B2 (en) 1993-06-30 1993-06-30 Analog signal processor for programmable controller

Country Status (1)

Country Link
JP (1) JP2914100B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012042556A1 (en) 2010-09-28 2012-04-05 三菱電機株式会社 D/a conversion device, peripheral device, and plc
US8775703B2 (en) 2012-03-28 2014-07-08 Mitsubishi Electric Corporation Conversion device, peripheral device, and programmable logic controller

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7096073B2 (en) * 2003-09-22 2006-08-22 Creo Il, Ltd. Configurable controller
CN102566484A (en) * 2011-12-15 2012-07-11 无锡科思电子科技有限公司 Multifunctional analog quantity acquisition module and information transmission method thereof
KR101586163B1 (en) 2012-05-11 2016-01-15 미쓰비시덴키 가부시키가이샤 Analog conversion device and programmable logic controller system
KR101354767B1 (en) * 2012-06-07 2014-01-23 엘에스산전 주식회사 Apparatus and method for controlling output
KR101523168B1 (en) * 2014-01-27 2015-05-26 엘에스산전 주식회사 System and method for setting offset and gain of analog input module
CN105431789A (en) * 2014-07-14 2016-03-23 三菱电机株式会社 Plc system and arithmetic expression data creation assistance device
CN106444606B (en) * 2016-09-29 2023-05-09 卡斯柯信号有限公司 Incremental electronic coding odometer device based on PLC technology and application thereof
CN111596573B (en) * 2020-06-18 2024-03-26 三一石油智能装备有限公司 Analog quantity processing method, system and automatic processing device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012042556A1 (en) 2010-09-28 2012-04-05 三菱電機株式会社 D/a conversion device, peripheral device, and plc
US8775703B2 (en) 2012-03-28 2014-07-08 Mitsubishi Electric Corporation Conversion device, peripheral device, and programmable logic controller

Also Published As

Publication number Publication date
JPH0778007A (en) 1995-03-20

Similar Documents

Publication Publication Date Title
JP2914100B2 (en) Analog signal processor for programmable controller
JP4271159B2 (en) Interactive numerical controller
JP2935706B2 (en) Machining program correction method
JP2752514B2 (en) Program execution method of CNC device
KR970031792A (en) Signal processing controller
CA1190656A (en) Digital regulating and/or control system
JP3528478B2 (en) Numerical control unit
JPH0991022A (en) Robot controller
JP2875841B2 (en) Programmable controller
JPS60246428A (en) Power source controlling system of terminal equipment in information processing system
JP2550954Y2 (en) Process control equipment
JPH03144706A (en) Programmable controller
JP3650482B2 (en) Waveform recorder
JPH09251344A (en) Cursor position indicator
JP2851873B2 (en) Feedback control device
KR100396725B1 (en) A keyboard of instruction inputting for programmable logic controller using shortened instruction code
JPS6128122B2 (en)
JP2011158976A (en) Memory controller
JPH0751603Y2 (en) Program controller
JPH01159703A (en) Numerical controller
JPH0215303A (en) Teaching system
JPH1055204A (en) Programmable controller
JPH0444765B2 (en)
JPH04261821A (en) Monitor circuit for injection molding machine
JPH0965690A (en) Cpu with built-in software

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080416

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090416

Year of fee payment: 10

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100416

Year of fee payment: 11

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100416

Year of fee payment: 11

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110416

Year of fee payment: 12

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120416

Year of fee payment: 13

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120416

Year of fee payment: 13

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130416

Year of fee payment: 14

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130416

Year of fee payment: 14

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140416

Year of fee payment: 15

EXPY Cancellation because of completion of term