JP2907885B2 - Thyristor - Google Patents
ThyristorInfo
- Publication number
- JP2907885B2 JP2907885B2 JP1236407A JP23640789A JP2907885B2 JP 2907885 B2 JP2907885 B2 JP 2907885B2 JP 1236407 A JP1236407 A JP 1236407A JP 23640789 A JP23640789 A JP 23640789A JP 2907885 B2 JP2907885 B2 JP 2907885B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- electrode
- thyristor
- cathode
- exposed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Thyristors (AREA)
Description
【発明の詳細な説明】 〔発明の目的〕 (産業の利用分野) 本発明は、サイリスタの電極構造に関するものであ
る。DETAILED DESCRIPTION OF THE INVENTION [Object of the Invention] (Field of Industrial Application) The present invention relates to an electrode structure of a thyristor.
(従来の技術) サイリスタは、導電型の異なる少なくとも4半導体層
を交互に配置して構成する半導体基板の頂面にPベース
層とNエミッタ層を連続して設けているのが通常であ
り、第1図及び第2図に示したプラナー(Planer)型ま
たは図示していないMesa型サイリスタ(Thyrister)に
本発明は好適する。図に明らかなように、PNPN構造のシ
リコン半導体基板1の一方の頂面には、表面濃度が1018
/cm3程度のP型のベース領域2(以後ゲート領域と記載
する)と、表面濃度が1020/cm3程度のN型のカソード
(Cathod)領域3が連続して形成されており、この結果
得られるPN接合端部3…は、メサ型で半導体基板の厚さ
方向に、プラナー型で半導体基板の頂面に導出してい
る。このPN接合端部3…は、プラナー型で絶縁物層例え
ば熱酸化物層4によりまた、メサ型でシリコン製エンキ
ャップ(Encap)材で被覆して保護しており、更に、フ
ォトリソグラフィ(Photo Lithography)技術を利用す
るパターニング(Pattarninng)工程により形成する開
口部に露出した両領域2、3には、カソード及びゲート
電極5、5を被覆して電気的接続を図っている。このよ
うな構造を備え定格電流が10A程度のサイリスタは、IT1
000A、tS500μSのパルスサージ(Puls Surge)を15秒
間隔で加える。このため、各領域2、3に印加する大電
流に備えて電流容量が大きい線状電極端子6、6を設置
しており、その取付方法として半田付工程またはワイヤ
ーボンディング(Wire Bonding)工程が知られている。
第1図には、線状電極端子6、6を半田付工程により形
成する例を、第2図にワイヤーボンディング工程により
形成したプラナー型サイリスタの断面図を示し、同一部
品に同じ番号を付けた。また(1)特開昭54ー71564号
公報、(2)特開昭54ー163675号公報及び(3)特開昭
62ー269332号公報には、夫々電極構造が開示されてい
る。即ち、(1)の公報では、オーミック(Ohmic)性
配線を形成するのにxjの小さい即ち浅い拡散領域にTi
(Titanium)とAlの合金属を介してAl配線を形成する技
術、(2)の公報では、やはり浅い接合の劣化を防止す
るために電極窓に金属珪化物、Tiなどの障壁性金属とAl
を積層して電極とする技術、(3)の公報に、リンを含
有する二酸化珪素とAl膜の間にTiN(Titanium Niーtri
d)を配置して水分の進入による難点を防ぐ技術が示さ
れているが、いわゆるシャーロージャンクション(Shal
low Junction)の劣化を防止するか、水分の進入を防ぐ
手法である。(Prior Art) In a thyristor, a P base layer and an N emitter layer are usually provided continuously on the top surface of a semiconductor substrate formed by alternately arranging at least four semiconductor layers having different conductivity types. The present invention is suitable for a planar type (Planer) type shown in FIGS. 1 and 2 or a Mesa type thyristor (Thyrister) not shown. As is apparent from the figure, a surface concentration of 10 18 on one top surface of the silicon semiconductor substrate 1 having the PNPN structure.
/ cm and about 3 of the P-type base region 2 (referred to as hereinafter gate region) is formed a surface concentration of 10 20 / cm 3 order of N-type cathode (Cathode) region 3 in succession, the The resulting PN junction ends 3 are led out in the thickness direction of the semiconductor substrate in the mesa shape, and to the top surface of the semiconductor substrate in the planar shape. The PN junction ends 3 are planar and protected by an insulator layer, for example, a thermal oxide layer 4, and covered by a mesa-shaped silicon encap material. The two regions 2, 3 exposed in the opening formed by the patterning (patterning) process using the Lithography technology are covered with the cathode and the gate electrodes 5, 5 for electrical connection. Thyristor approximately rated current 10A having such a structure, I T 1
000A, pulse surge t S 500 microns S a (Puls Surge) is added at 15 second intervals. For this reason, the linear electrode terminals 6 having a large current capacity are provided in preparation for a large current to be applied to each of the regions 2 and 3, and a soldering process or a wire bonding process is known as a mounting method thereof. Have been.
FIG. 1 shows an example in which the linear electrode terminals 6, 6 are formed by a soldering process, and FIG. 2 shows a cross-sectional view of a planar thyristor formed by a wire bonding process. . Also, (1) JP-A-54-71564, (2) JP-A-54-163675, and (3)
JP-A-62-269332 discloses an electrode structure. In other words, in the publication of (1), in order to form an ohmic wiring, Ti is formed in a diffusion region having a small xj, that is, a shallow diffusion region.
(2) discloses a technique for forming an Al wiring through a metal alloy of (Titanium) and Al. In order to prevent the deterioration of a shallow junction, a metal silicide, a barrier metal such as Ti, and Al are used in an electrode window.
(3) discloses that a TiN (Titanium Ni-tri) is interposed between a phosphorus-containing silicon dioxide and an Al film.
d) to prevent the difficulties caused by the intrusion of water.
This is a method to prevent deterioration of low junction or prevent ingress of moisture.
(発明が解決しようとする課題) 第1図に明らかにした半田電極型のサイリスタは、上
記のようにカソード及びゲート領域2、3全面に設置し
た半田層7により取付けた線状電極端子6に例えばIT10
00A、tS500μsのパルスサージを約15秒間隔で繰返し印
加しても、電流が半田電極を均一に流れるためにダメー
ジ(Damage)は少なく、その上半田層の放熱作用も手伝
ってサイリスタへの影響が少なく耐量が強い特徴があ
る。しかし、組立工程としては、各領域2、3に導電性
金属からなる電極5、5を形成後半田付工程により線状
電極端子6、6を取付けるので、工数が多く合理化がな
かなか難しかった。これに対して、ワイヤーボンディン
グ工程により超音波溶接した金属細線を線状電極端子と
して利用する簡素化方式では、Al電力5、5とAl細線を
適用するので工数が減る上に機械化ができるので合理化
が達成できる。しかし、この種のサイリスタでは、パル
スサージに対する耐量は2000サイクル(Cycle)程度と
少なかった。(Problems to be Solved by the Invention) The thyristor of the solder electrode type clarified in FIG. 1 is connected to the linear electrode terminal 6 attached by the solder layer 7 provided on the entire surface of the cathode and gate regions 2 and 3 as described above. For example, I T 10
00A, t S even when repeatedly applying a pulse surges 500μs at about 15 second intervals, the damage to the current flowing through the solder electrodes uniformly (Damage) is small, to thyristor help heat radiation action of the upper solder layer There is a feature that the influence is small and the resistance is strong. However, in the assembling process, the electrodes 5, 5 made of a conductive metal are formed in the respective regions 2, 3, and then the linear electrode terminals 6, 6 are attached by the soldering process. On the other hand, in the simplified method of using a thin metal wire ultrasonically welded by the wire bonding process as a linear electrode terminal, the Al power 5, 5 and the Al fine wire are applied, which reduces the man-hours and can be mechanized, thus rationalizing. Can be achieved. However, this type of thyristor has a small resistance to a pulse surge of about 2000 cycles.
その原因は、半動体基板の裏面に形成する陽極からカ
ソード領域に流れる電流は、短い時間に印加されるので
導通に寄与するのは、線状電極端子付近のカソード領域
に止まるために電流が集中して高電流密度となり、この
付近のAl電極とシリコン半導体基板の界面で発熱して溶
融する現象が発生した。その結果、AlーSiなどの合金が
形成されると共に成長して高低抗となり、従って、パワ
ーロス(Power Loss)が大きくなってついには、破壊を
起こすと推定できる。The reason for this is that the current flowing from the anode formed on the back surface of the semi-moving body substrate to the cathode region is applied in a short time, and contributes to conduction. As a result, a high current density occurred, and a phenomenon occurred in which heat was generated and melted at the interface between the Al electrode and the silicon semiconductor substrate in the vicinity. As a result, it is presumed that an alloy such as Al-Si is formed and grows to have a high resistance, so that the power loss (Power Loss) becomes large and eventually breaks.
本発明は、このような事情により成されたもので、特
に、パルスサージ印加時の電流集中による弊害を防止す
ることを目的とするものである。The present invention has been made in view of such circumstances, and it is an object of the present invention to prevent adverse effects caused by current concentration when a pulse surge is applied.
(課題を解決するための手段) この問題点を解決するために本発明は、導電型の異な
る少なくとも4層の半導体層が交互に積層され、前記異
なる半導体層の接合面端部が表面に露出してなる半導体
基板と、この基板表面に露出した前記接合面端部を保護
する絶縁物層と、前記基板表面に露出した前記導電型の
異なる半導体層上に高融点金属層を介して積層された電
極金属層と、この電極金属層表面に超音波ボンディング
により圧着された電極端子とを具備することを特徴とす
るサイリスタにより、上記の問題を解決するものであ
る。(Means for Solving the Problems) In order to solve this problem, according to the present invention, at least four semiconductor layers having different conductivity types are alternately stacked, and the end of the junction surface of the different semiconductor layers is exposed to the surface. A semiconductor substrate formed on the substrate, an insulating layer for protecting an end of the bonding surface exposed on the surface of the substrate, and a semiconductor layer of the different conductivity type exposed on the surface of the substrate laminated via a high-melting metal layer. The above problem is solved by a thyristor comprising an electrode metal layer provided and an electrode terminal crimped to the surface of the electrode metal layer by ultrasonic bonding.
(作 用) サイリスタのようにサージ耐量が求められる機種で
は、導電型の異なる半導体層即ちカソード領域とゲート
領域に隣接する電極には、電流容量の大きい線状電極端
子を設置せざるを得ない。しかも、その取付けに当たっ
ては、繁雑な工程を避けて合理化し易い手法としてワイ
ヤーボンディング法を本発明に係わるサイリスタでは採
用した。と言うのは、高融点金属に属するモリブデン
(Moーlybdenum)及びチタン層とAl層の2重層をカソー
ド領域とゲート領域に隣接して設け更に、線状電極端子
をここに重ねて設置すると、サージ耐量を満足する。と
言うのは、所定のパルスを繰返して印加すると、線状電
極端子付近のカソード領域とゲート領域から電流が流れ
て発熱現象が起きる。しかし、高融点金属層からなる電
極層が熱障壁となって半導体基板間の界面が溶融する不
都合が防止できる事実が確認できた。本発明は、この事
実を基にして完成されたものである。(Operation) In a model such as a thyristor, which is required to withstand a surge, a linear electrode terminal having a large current capacity must be provided on a semiconductor layer having a different conductivity type, that is, an electrode adjacent to a cathode region and a gate region. . In addition, the thyristor according to the present invention employs a wire bonding method as a method of simplifying the process while avoiding complicated steps. This is because when a molybdenum (Mo-lybdenum) belonging to a high melting point metal and a double layer of a titanium layer and an Al layer are provided adjacent to a cathode region and a gate region, and a linear electrode terminal is placed thereon, Satisfies surge withstand capability. That is, when a predetermined pulse is repeatedly applied, a current flows from the cathode region and the gate region near the linear electrode terminal, and a heat generation phenomenon occurs. However, it was confirmed that the inconvenience of melting the interface between the semiconductor substrates due to the electrode layer formed of the high melting point metal layer acting as a thermal barrier could be prevented. The present invention has been completed based on this fact.
(実施例) 本発明に係わる一実施例を第3図乃至第5図を参照し
て説明する。従来技術欄と多少重複する箇所もあるが、
理解を助けるために記載すると、リンなどのN型不純物
を1015〜16/cm3程度含有した半導体層10の一面には、選
択的に開口を形成したマスク層を設置してからボロンな
どのP型不純物を導入拡散して不純物表面濃度が1018/c
m3程度の分離用P層11及びゲード層12を形成し、サイリ
スタ用シリコン半導体基板を構成する。分離用P層11
は、半導体層10の厚さ方向を覆って厚さを約250μmと
し、ここに例えばダイシング(Dicing)工程を施して個
々のサイリスタにブレイキング(Brーaking)する役割
をも果たすようにする。Embodiment An embodiment according to the present invention will be described with reference to FIGS. 3 to 5. FIG. Although there are some overlaps with the conventional technology section,
In order to facilitate understanding, a mask layer having selectively formed openings is provided on one surface of the semiconductor layer 10 containing about 10 15 to 16 / cm 3 of N-type impurities such as phosphorus, and then boron or the like is formed. Introduce and diffuse P-type impurities to make impurity surface concentration 10 18 / c
An about m 3 separation P layer 11 and a gate layer 12 are formed to form a thyristor silicon semiconductor substrate. P layer for separation 11
The thickness of the thyristor is set to about 250 μm so as to cover the semiconductor layer 10 in the thickness direction, and a dicing process is performed on the semiconductor layer 10 to break the individual thyristors.
ところで、長さをほぼ2.5mmとしたベース層12には、2
mm程度の長さのカソード領域13をリンなどのN型不純物
の導入拡散によって表面濃度が約1020/cm3に形成して、
異なる導電型を交互に配置するサイリスタ用シリコン半
導体基板14が完成する。説明が前後するが、一連の工程
に先立って、常法により厚さが3μm程度の熱酸化膜15
を形成する。勿論、カソード領域13の形成前にフォトリ
ソグラフィ(photo Lithography)技術を利用した異方
性または等方性食刻法によるパターニング工程を行って
カソード電極及びゲート電極の形成に備える。By the way, the base layer 12 having a length of approximately 2.5 mm has 2
A cathode region 13 having a length of about mm is formed to a surface concentration of about 10 20 / cm 3 by introducing and diffusing an N-type impurity such as phosphorus.
A thyristor silicon semiconductor substrate 14 in which different conductivity types are alternately arranged is completed. Before and after the description, prior to a series of steps, a thermal oxide film 15 having a thickness of about 3 μm is formed by a conventional method.
To form Of course, before forming the cathode region 13, a patterning process by an anisotropic or isotropic etching method using a photo lithography technique is performed to prepare for the formation of the cathode electrode and the gate electrode.
この両領域12、13に対応して熱酸化膜15に設置する開
口には、真空蒸着法またはスパッタリング(Spatterin
g)法により純モリブデン層16を2000Å程度推積後、同
様な手段でAl層17を夫々10μm推積して2層構造からな
るカソード電極18及びゲート電極19を形成する。このAl
層17、17は、後述するAl細線20…との超音波溶接に役立
たせる。The openings provided in the thermal oxide film 15 corresponding to the two regions 12 and 13 are provided by a vacuum evaporation method or a sputtering method.
After the pure molybdenum layer 16 is deposited by about 2000 ° by the method g), the Al layer 17 is deposited by 10 μm each by the same means to form the cathode electrode 18 and the gate electrode 19 each having a two-layer structure. This Al
The layers 17, 17 serve for ultrasonic welding with the Al fine wires 20 described later.
Al細線20…は、サイリスタの線状電極端子20…として
動作するもので、カソード電極18に約φ500μm、ゲー
ト電力19にφ250μm程度を超音波ボンディング法によ
り超音波溶接する。即ち、Al層17、17とAl細線20…の先
端に形成した真円状のAlボールが超音波溶接されて、カ
ソード電極18及びゲート電極19と線状電極端子20…間の
電気的導通が得られる。この超音波ボンディング工程
は、熱圧着法でも達成できることは勿論である。カソー
ド電極18及びゲート電極19など設置したシリコン半導体
基板14表面側の裏面即ちシリコン半導体基板14における
分離用P層11の露出面には、サイリスタの陽極として金
属21を被覆して、サイリスタを構成する。The Al wires 20 operate as the linear electrode terminals 20 of the thyristor, and about 500 μm is welded to the cathode electrode 18 and about 250 μm to the gate power 19 by ultrasonic bonding using an ultrasonic bonding method. That is, the perfect circular Al balls formed at the tips of the Al layers 17, 17 and the Al fine wires 20 are ultrasonically welded, and electrical conduction between the cathode electrode 18 and the gate electrode 19 and the linear electrode terminals 20 is established. can get. Of course, this ultrasonic bonding step can also be achieved by a thermocompression bonding method. The metal layer 21 is coated as an anode of the thyristor on the back surface on the front side of the silicon semiconductor substrate 14 on which the cathode electrode 18 and the gate electrode 19 are provided, that is, the exposed surface of the separation P layer 11 on the silicon semiconductor substrate 14 to form a thyristor. .
このようなサイリスタは、プラスチック(Plasーti
c)製の外囲器(図示せず)に組立てるが本発明に直接
関係がないので説明を省略する。Such thyristors are made of plastic (Plas-ti
c) It is assembled in an envelope (not shown) made of the present invention, but it is not directly related to the present invention, and the description is omitted.
〔発明の効果〕 従来の半田電極型のサイリスタをAlボンディング型の
電極型に変更して組立工程の合理化を図るために、パル
スサージの繰返し印加に対する耐量を向上したものであ
る。[Effect of the Invention] In order to streamline the assembling process by changing the conventional solder electrode type thyristor to an Al bonding type electrode, the resistance to repeated application of pulse surge is improved.
第4図に明らかにしたように、例えばIT=1000A、tS
=500μsのパルスサージを15秒間隔で繰返し印加した
場合、ボンディング領域周辺に電流が集中して流れるた
めに、線状電極端子20…とシリコンは半導体基板4界面
付近が発熱するが、高融点金属層からなる電極18、19の
形成により溶融する現象が防止でき、SiーAl合金などの
発生・成長を抑制し、ひいてはサイリスタの破壊を防止
できる。第5図は、上記条件によるパルスサージの繰返
し印加試験結果を示す図表で、縦軸にサイクル数、横軸
は電極の種類を探ったものである。これに明らかなよう
に、電極破壊が発生するのがAl電極では、2000サイクル
を示すのに対して、本発明に係わる電極構造では、倍以
上の5000サイクルが得られている。As clarified in FIG. 4, for example, I T = 1000 A, t S
When a pulse surge of = 500 μs is repeatedly applied at intervals of 15 seconds, current flows intensively around the bonding area, so that the linear electrode terminals 20 and silicon generate heat near the semiconductor substrate 4 interface, but the high melting point metal The formation of the electrodes 18 and 19 made of layers can prevent the phenomenon of melting, suppress the generation and growth of Si-Al alloy and the like, and prevent the thyristor from being broken. FIG. 5 is a table showing the results of a repeated application test of pulse surge under the above conditions. The vertical axis shows the number of cycles, and the horizontal axis shows the type of electrode. As is clear from this, 2000 cycles are obtained for the Al electrode where electrode breakdown occurs, whereas 5000 cycles are obtained, which is twice or more, for the electrode structure according to the present invention.
即ち、サイリスタの製造歩留りひいては信頼性の向上
をもたらすものである。In other words, the production yield of the thyristor and hence the reliability are improved.
第1図及び第2図は、従来の電極構造を備えたサイリス
タの断面図、第3図は、本発明に関するサイリスタの断
面図、第4図及び第5図は、本発明サイリスタの特性を
示す図である。 1、14:半導体基板、2、12:ゲート領域、 11:分離P層、3、13:カソード領域、 6、20:線状取出電極、7:半田層、 5:電極、15:熱酸化膜、 16:モリブデン層、17:Al層、 18:カソード電極、19:ゲート電極、 21:陽極。1 and 2 are cross-sectional views of a thyristor having a conventional electrode structure, FIG. 3 is a cross-sectional view of a thyristor according to the present invention, and FIGS. 4 and 5 show characteristics of the thyristor of the present invention. FIG. 1, 14: semiconductor substrate, 2, 12: gate region, 11: isolation P layer, 3, 13: cathode region, 6, 20: linear extraction electrode, 7: solder layer, 5: electrode, 15: thermal oxide film 16: molybdenum layer, 17: Al layer, 18: cathode electrode, 19: gate electrode, 21: anode.
Claims (1)
交互に積層され、前記異なる半導体層の接合面端部が表
面に露出してなる半導体基板と、この基板表面に露出し
た前記接合面端部を保護する絶縁物層と、前記基板表面
に露出した前記導電型の異なる半導体層上に高融点金属
層を介して積層された電極金属層と、この電極金属層表
面に超音波ボンディングにより圧着された電極端子とを
具備することを特徴とするサイリスタ。At least four semiconductor layers having different conductivity types are alternately stacked, and an end of a junction surface of the different semiconductor layer is exposed on a surface, and the junction is exposed on a surface of the substrate. An insulator layer for protecting a surface end portion, an electrode metal layer laminated on the semiconductor layer of different conductivity type exposed on the substrate surface via a refractory metal layer, and ultrasonic bonding to the electrode metal layer surface A thyristor comprising: an electrode terminal crimped by the method described above.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1236407A JP2907885B2 (en) | 1989-09-12 | 1989-09-12 | Thyristor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1236407A JP2907885B2 (en) | 1989-09-12 | 1989-09-12 | Thyristor |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0399472A JPH0399472A (en) | 1991-04-24 |
JP2907885B2 true JP2907885B2 (en) | 1999-06-21 |
Family
ID=17000299
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1236407A Expired - Fee Related JP2907885B2 (en) | 1989-09-12 | 1989-09-12 | Thyristor |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2907885B2 (en) |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5459076A (en) * | 1977-10-20 | 1979-05-12 | Toshiba Corp | Semiconductor device |
JPS5731861U (en) * | 1980-07-30 | 1982-02-19 |
-
1989
- 1989-09-12 JP JP1236407A patent/JP2907885B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH0399472A (en) | 1991-04-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3763403A (en) | Isolated heat-sink semiconductor device | |
US4996586A (en) | Crimp-type semiconductor device having non-alloy structure | |
JP2000200906A5 (en) | ||
DE102007063820B3 (en) | Vertical semiconductor power switch and method of making the same | |
JP2006173437A (en) | Semiconductor device | |
US3179542A (en) | Method of making semiconductor devices | |
JP3432708B2 (en) | Semiconductor devices and semiconductor modules | |
JP2005079462A (en) | Semiconductor device and method for manufacturing the same | |
GB2082836A (en) | Corrugated semiconductor devices | |
CN117116978A (en) | Groove type IGBT device of anti-parallel diode and manufacturing method thereof | |
JP2907885B2 (en) | Thyristor | |
JP2023112212A (en) | Semiconductor device | |
JP2687017B2 (en) | Schottky barrier semiconductor device | |
JPH1022322A (en) | Semiconductor device | |
US3436616A (en) | Ohmic contact consisting of a bilayer of gold and molybdenum over an alloyed region of aluminum-silicon | |
KR102019395B1 (en) | Bidirectional Low Clamping Transient Voltage Suppression Device Using Lateral Type Schokley Diodes and manufacturing method thereof | |
JPS584815B2 (en) | Manufacturing method of semiconductor device | |
JP2802459B2 (en) | Photo Triac | |
JPH06163981A (en) | Emiconductor device | |
CN117810267B (en) | Grid embedded MOSFET device and manufacturing method thereof | |
EP4439633A1 (en) | Power semiconductor device and method for producing a power semiconductor device | |
JPS60225467A (en) | Vertical mos gate input semiconductor device | |
JP3128958B2 (en) | Semiconductor integrated circuit | |
JPS5870584A (en) | Semiconductor device | |
JPH1117197A (en) | Schottky diode and manufacture thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |