JP2903594B2 - Method for manufacturing semiconductor device - Google Patents

Method for manufacturing semiconductor device

Info

Publication number
JP2903594B2
JP2903594B2 JP2673390A JP2673390A JP2903594B2 JP 2903594 B2 JP2903594 B2 JP 2903594B2 JP 2673390 A JP2673390 A JP 2673390A JP 2673390 A JP2673390 A JP 2673390A JP 2903594 B2 JP2903594 B2 JP 2903594B2
Authority
JP
Japan
Prior art keywords
photoresist film
semiconductor device
mouse hole
positive photoresist
mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2673390A
Other languages
Japanese (ja)
Other versions
JPH03230520A (en
Inventor
直史 大門
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP2673390A priority Critical patent/JP2903594B2/en
Publication of JPH03230520A publication Critical patent/JPH03230520A/en
Application granted granted Critical
Publication of JP2903594B2 publication Critical patent/JP2903594B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置の製造方法に関し、特にイオン注
入工程に用いるマスクの形成方法に関する。
The present invention relates to a method for manufacturing a semiconductor device, and more particularly to a method for forming a mask used in an ion implantation step.

〔従来の技術〕[Conventional technology]

従来、イオン注入工程用のマスクとしてはフォトレジ
スト膜が一般的であるが、特にMOSLSIの製造方法におい
てはチャージアップによるゲート部破壊を防止するため
金属膜をマスクとして使用することも多い。
Conventionally, a photoresist film is generally used as a mask for an ion implantation process. In particular, in a method for manufacturing a MOS LSI, a metal film is often used as a mask in order to prevent a gate portion from being damaged by charge-up.

第2図(a)〜(d)は従来の半導体装置の製造方法
を説明するための工程順に示した半導体チップの平面図
及びC−C′線断面図及びD−D′線断面図である。
2 (a) to 2 (d) are a plan view, a CC 'line sectional view, and a DD' line sectional view of a semiconductor chip shown in the order of steps for explaining a conventional method of manufacturing a semiconductor device. .

まず、第2図(a),(b)に示すように、シリコン
基板1の上に設けた絶縁膜2の上に厚さ0.5〜1.0μmの
ゲート電極3を選択的に形成し、ゲート電極3を含む表
面にスパッタリング法によりアルミニウム層4を0.5〜
1.5μmの厚さに堆積する。ここで、ゲート電極3の断
面が逆台形を有していると、ゲート電極3の側面に空洞
6を生ずる。次に、アルミニウム層4の上にフォトレジ
スト膜5を1μmの厚さに塗布してパターニングする。
First, as shown in FIGS. 2 (a) and 2 (b), a gate electrode 3 having a thickness of 0.5 to 1.0 μm is selectively formed on an insulating film 2 provided on a silicon substrate 1. The aluminum layer 4 is formed on the surface containing
Deposit to a thickness of 1.5 μm. Here, if the cross section of the gate electrode 3 has an inverted trapezoidal shape, a cavity 6 is formed on the side surface of the gate electrode 3. Next, a photoresist film 5 is applied on the aluminum layer 4 to a thickness of 1 μm and patterned.

次に、第2図(c),(d)に示すように、フォトレ
ジスト膜5をマスクにしてアルミニウム層4をウェット
エッチングしてイオン注入用のパターンを形成するが、
ウェットエッチングにより空洞6が広がりマウスホール
7が形成される。次に、フォトレジスト膜5を剥離し、
アルミニウム層4をマスクとして不純物イオン8をイオ
ン注入しシリコン基板1内に拡散層を形成する。ここで
マウスホール7によりアルミニウム層4の薄くなった部
分では不純物イオン8が透過し、シリコン基板1の所定
領域以外に不純物層9が形成される。
Next, as shown in FIGS. 2C and 2D, a pattern for ion implantation is formed by wet etching the aluminum layer 4 using the photoresist film 5 as a mask.
The cavity 6 is widened by the wet etching, and the mouth hole 7 is formed. Next, the photoresist film 5 is peeled off,
Using the aluminum layer 4 as a mask, impurity ions 8 are implanted to form a diffusion layer in the silicon substrate 1. Here, impurity ions 8 penetrate in the thinned portion of the aluminum layer 4 due to the mouse hole 7, and the impurity layer 9 is formed in a region other than the predetermined region of the silicon substrate 1.

〔発明が解決しようとする課題〕[Problems to be solved by the invention]

上述した従来の半導体装置の製造方法は、金属層下に
生じたマウスホールにより、不純物イオンが充分にマス
クされず所定領域以外の半導体基板中にも不純物層が形
成されて所定領域に形成された拡散層と接続し半導体装
置の特性を低下させるという問題点がある。
In the conventional method of manufacturing a semiconductor device described above, the impurity ions are not sufficiently masked due to the mouse hole formed under the metal layer, and the impurity layer is formed in the semiconductor substrate other than the predetermined region and formed in the predetermined region. There is a problem that the characteristics of the semiconductor device are deteriorated due to connection with the diffusion layer.

〔課題を解決するための手段〕[Means for solving the problem]

本発明の半導体装置の製造方法は、半導体基板上に設
けた段差部を含む表面に金属層をパターニングしてイオ
ン注入用マスクを形成する工程を含む半導体装置の製造
方法において、前記段差部に前記金属層のウェットエッ
チングにより生じたマウスホール部を含む表面にポジ型
フォトレジスト膜を塗布して前記マウスホール部を充填
する工程と、全面露光及び現像により前記マウスホール
部内にのみ前記ポジ型フォトレジスト膜を残して他の領
域の前記ポジ型フォトレジスト膜を除去する工程と、前
記金属層をマスクとして前記半導体基板内に不純物をイ
オン注入する工程とを含んで構成される。
The method of manufacturing a semiconductor device according to the present invention is a method of manufacturing a semiconductor device, comprising: forming a mask for ion implantation by patterning a metal layer on a surface including a step provided on a semiconductor substrate. A step of applying a positive photoresist film to a surface including a mouse hole portion generated by wet etching of the metal layer to fill the mouse hole portion, and exposing the entire surface and developing the positive photoresist only in the mouse hole portion. A step of removing the positive photoresist film in another region while leaving a film; and a step of ion-implanting impurities into the semiconductor substrate using the metal layer as a mask.

〔実施例〕〔Example〕

次に、本発明について図面を参照して説明する。 Next, the present invention will be described with reference to the drawings.

第1図(a)〜(d)は本発明の一実施例を説明する
ための工程順に示した半導体チップの平面図及びA−
A′線断面図及びB−B′線断面図である。
1 (a) to 1 (d) are a plan view of a semiconductor chip and an A-
It is sectional drawing along the A 'line and BB' line.

まず、第1図(a),(b)に示すように、従来例と
同様の工程によりアルミニウム層4を選択的にエッチン
グしてイオン注入用のパターンを形成する。ここで、従
来例と同様にマウスホール7が形成される。
First, as shown in FIGS. 1A and 1B, a pattern for ion implantation is formed by selectively etching the aluminum layer 4 by the same process as in the conventional example. Here, the mouse hole 7 is formed as in the conventional example.

次に、第1図(c),(d)に示すように、マウスホ
ール7を含む表面に粘度20〜60cpのポジ型フォトレジス
ト膜10を塗布してマウスホール7の内部を充填し、プリ
ベーク後、全面露光し、現像する。このとき、マウスホ
ール7の内部に充填されたポジ型フォトレジスト膜10は
アルミニウム層4のために露光されず、従って現像によ
ってマウスホール7内のポジ型フォトレジスト膜10のみ
が残り、他の領域のポジ型フォトレジスト膜10は除去さ
れる。次に、アルミニウム層4をマスクとしてシリコン
基板1内に不純物イオン8をイオン注入して所定領域に
拡散層を形成する。
Next, as shown in FIGS. 1 (c) and 1 (d), a positive photoresist film 10 having a viscosity of 20 to 60 cp is applied to the surface including the mouse hole 7 to fill the inside of the mouse hole 7 and prebaked. Thereafter, the entire surface is exposed and developed. At this time, the positive photoresist film 10 filling the inside of the mouse hole 7 is not exposed because of the aluminum layer 4, so that only the positive photoresist film 10 in the mouse hole 7 remains due to the development, and The positive type photoresist film 10 is removed. Next, using the aluminum layer 4 as a mask, impurity ions 8 are ion-implanted into the silicon substrate 1 to form a diffusion layer in a predetermined region.

このように、マウスホール7内にはポジ型フォトレジ
スト膜10が充填されているので不要な領域に不純物層を
形成することを防止できる。
As described above, since the positive type photoresist film 10 is filled in the mouse hole 7, it is possible to prevent formation of an impurity layer in an unnecessary region.

なお、ポジ型フォトレジスト膜10の現像後に200℃の
温度によるポストベーク及び紫外線によるキュアリング
(温度100〜200℃)を行っても良く、イオン注入時にお
けるポジ型フォトレジスト膜10からのガス放出が少くイ
オン注入時間が短くて済むという利点がある。
After the positive photoresist film 10 is developed, post-baking at a temperature of 200 ° C. and curing with ultraviolet light (temperature 100 to 200 ° C.) may be performed, and gas is released from the positive photoresist film 10 during ion implantation. However, there is an advantage that the ion implantation time can be shortened.

又、ポジ型フォトレジスト膜10の代りに感光性ポリイ
ミド樹脂膜を用いても良い。
Further, a photosensitive polyimide resin film may be used instead of the positive type photoresist film 10.

〔発明の効果〕〔The invention's effect〕

以上説明したように本発明は、ゲート形状が悪く金属
層のウェットエッチングでマウスホールが形成された場
合であってもマウスホール内にレジスト膜を埋込んだ状
態でイオン注入することにより、所定領域のみに不純物
を導入することができ、高歩留で信頼性の高い半導体装
置を製造できる効果がある。
As described above, according to the present invention, even when a mouse hole is formed by wet etching of a metal layer due to a bad gate shape, ion implantation is performed with a resist film buried in the mouse hole. An impurity can be introduced only into the semiconductor device, and there is an effect that a semiconductor device with high yield and high reliability can be manufactured.

本発明による半導体装置の歩留は従来法によるものよ
り30%向上することができた。
The yield of the semiconductor device according to the present invention was improved by 30% as compared with the conventional method.

【図面の簡単な説明】[Brief description of the drawings]

第1図(a)〜(d)は本発明の一実施例を説明するた
めの工程順に示した半導体チップの平面図及びA−A′
線断面図及びB−B′線断面図、第2図(a)〜(d)
は従来の半導体装置の製造方法を説明するための工程順
に示した半導体チップの平面図及びC−C′線断面図及
びD−D′線断面図である。 1……シリコン基板、2……絶縁膜、3……ゲート電
極、4……アルミニウム層、5……フォトレジスト膜、
6……空洞、7……マウスホール、8……不純物イオ
ン、9……不純物層、10……ポジ型フォトレジスト膜。
1 (a) to 1 (d) are plan views and AA 'of a semiconductor chip shown in the order of steps for explaining an embodiment of the present invention.
2 (a) to 2 (d);
FIG. 2 is a plan view, a CC ′ line sectional view, and a DD ′ line sectional view of a semiconductor chip shown in a process order for describing a conventional method of manufacturing a semiconductor device. DESCRIPTION OF SYMBOLS 1 ... Silicon substrate, 2 ... Insulating film, 3 ... Gate electrode, 4 ... Aluminum layer, 5 ... Photoresist film,
6: cavity, 7: mouse hole, 8: impurity ion, 9: impurity layer, 10: positive photoresist film.

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】半導体基板上に設けた段差部を含む表面に
金属層をパターニングしてイオン注入用マスクを形成す
る工程を含む半導体装置の製造方法において、前記段差
部に前記金属層のウェットエッチングにより生じたマウ
スホール部を含む表面にポジ型フォトレジスト膜を塗布
して前記マウスホール部を充填する工程と、全面露光及
び現像により前記マウスホール部内にのみ前記ポジ型フ
ォトレジスト膜を残して他の領域の前記ポジ型フォトレ
ジスト膜を除去する工程と、前記金属層をマスクとして
前記半導体基板内に不純物をイオン注入する工程とを含
むことを特徴とする半導体装置の製造方法。
1. A method of manufacturing a semiconductor device, comprising: forming a mask for ion implantation by patterning a metal layer on a surface including a step portion provided on a semiconductor substrate, wherein the step includes wet etching of the metal layer. A step of applying a positive photoresist film on the surface including the mouse hole portion generated by the above to fill the mouse hole portion, and leaving the positive photoresist film only in the mouse hole portion by whole-surface exposure and development. Removing the positive photoresist film in a region of the semiconductor device, and ion-implanting impurities into the semiconductor substrate using the metal layer as a mask.
JP2673390A 1990-02-05 1990-02-05 Method for manufacturing semiconductor device Expired - Lifetime JP2903594B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2673390A JP2903594B2 (en) 1990-02-05 1990-02-05 Method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2673390A JP2903594B2 (en) 1990-02-05 1990-02-05 Method for manufacturing semiconductor device

Publications (2)

Publication Number Publication Date
JPH03230520A JPH03230520A (en) 1991-10-14
JP2903594B2 true JP2903594B2 (en) 1999-06-07

Family

ID=12201509

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2673390A Expired - Lifetime JP2903594B2 (en) 1990-02-05 1990-02-05 Method for manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JP2903594B2 (en)

Also Published As

Publication number Publication date
JPH03230520A (en) 1991-10-14

Similar Documents

Publication Publication Date Title
JPH0415938A (en) Formation of contact hole
JPS58107630A (en) Method of self-aligning semiconductor device
JP2903594B2 (en) Method for manufacturing semiconductor device
JPS633453B2 (en)
TWI818787B (en) Method of patterning underlying structure
JPH0661233A (en) Manufacture of semiconductor device
KR900004967B1 (en) Etching method of semiconductor
EP0104235A4 (en) Electron beam-optical hybrid lithographic resist process.
JPH0467333B2 (en)
JP2002025935A (en) Conductor member forming method and pattern forming method
JPH0670954B2 (en) Method for manufacturing semiconductor device
JP2712407B2 (en) Method of forming fine pattern using two-layer photoresist
KR20030000475A (en) Method for forming a pattern
JP2875556B2 (en) Method for manufacturing semiconductor device
JPS6040184B2 (en) Manufacturing method of semiconductor device
JP2690635B2 (en) Method for manufacturing semiconductor device
JPH11219949A (en) Formation of pattern of organic insulating film
KR100282417B1 (en) Method for manufacturing semiconductor device
JP2569336B2 (en) Method for manufacturing semiconductor device
KR0156106B1 (en) Method for pattern forming metal connection
JP2912002B2 (en) Method for manufacturing semiconductor device
KR100235936B1 (en) Method for manufacturing resist pattern
KR960008568B1 (en) Semiconductor contact manufacturing method
JPS5950053B2 (en) Photo engraving method
JP2003092242A (en) Manufacturing method of semiconductor device