JP2903335B2 - Error detection circuit of magnetic disk tester - Google Patents

Error detection circuit of magnetic disk tester

Info

Publication number
JP2903335B2
JP2903335B2 JP17056590A JP17056590A JP2903335B2 JP 2903335 B2 JP2903335 B2 JP 2903335B2 JP 17056590 A JP17056590 A JP 17056590A JP 17056590 A JP17056590 A JP 17056590A JP 2903335 B2 JP2903335 B2 JP 2903335B2
Authority
JP
Japan
Prior art keywords
peak
circuit
magnetic disk
error
reference voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP17056590A
Other languages
Japanese (ja)
Other versions
JPH0461602A (en
Inventor
清美 山口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi High Tech Corp
Original Assignee
Hitachi Electronics Engineering Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Electronics Engineering Co Ltd filed Critical Hitachi Electronics Engineering Co Ltd
Priority to JP17056590A priority Critical patent/JP2903335B2/en
Publication of JPH0461602A publication Critical patent/JPH0461602A/en
Application granted granted Critical
Publication of JP2903335B2 publication Critical patent/JP2903335B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Digital Magnetic Recording (AREA)
  • Recording Or Reproducing By Magnetic Means (AREA)

Description

【発明の詳細な説明】 [産業上の利用分野] この発明は磁気ディスクテスターのエラー検出回路に
関し、詳しくは、エラーを検出するアナログコンパレー
タの応動周波数を超えた周波数のテスト信号によるテス
トを可能とするエラー検出回路に関する。
Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an error detection circuit for a magnetic disk tester, and more particularly, to a test using a test signal having a frequency exceeding a response frequency of an analog comparator for detecting an error. The error detection circuit.

[従来の技術] 情報記録媒体のハード磁気ディスク(以下単に磁気デ
ィスク)は、媒体に欠陥があるとデータにエラーが生ず
るので、磁気ディスクテスターにより検査が行われる。
2. Description of the Related Art A hard magnetic disk (hereinafter simply referred to as a magnetic disk) as an information recording medium is inspected by a magnetic disk tester because an error occurs in data if the medium has a defect.

第2図(a)〜(d)により磁気ディスクのエラー検
査方法を説明する。図(a)において、被検査の磁気デ
ィスク1のトラック1aに対して、磁気ヘッド2a,アンプ2
bにより適当な周波数のテスト信号が書込み/読み出し
される。読み出されたテスト信号SRには、磁気ディス
クの欠陥により波形が消失するミッシングエラーや、波
形の振幅が変動するモジュレーションエラーなどがあ
り、またテスト信号を消去した後に読み出しを行うと
き、消去不完全の信号によるエキストラエラーがある。
エラー検査においては、同(b)に示すように、読み出
されたテスト信号SRをTAA測定回路3に入力してトラッ
クの1周に対する平均値(TAA)を算出する。TAAは基準
電圧作成回路4により%刻みの係数が乗ぜられて基準電
圧SLとされ、アナログコンパレータ5の+端子に与え
られ、これに対してテスト信号SRが−端子に加えられ
て両者が比較される。同(c)において、テスト信号S
Rの波形(イ)のピーク値は基準電圧SLを超えるので検
出パルスPcが出力され、これは正常である。しかし、波
形(ロ)のピーク値はSLに達しないのでPcが出力され
ない。エラー判定回路6においては、テスト信号SRに
同期したタイミングでPcの有無がチェックされ、Pcがそ
のタイミングで入力しないときはミッシングエラーEmと
判定され、マイクロプロセッサ(MPU)8の制御の下
に、エラーデータがメモリ7に記録される。
An error checking method for a magnetic disk will be described with reference to FIGS. In FIG. 1A, a magnetic head 2a and an amplifier 2
A test signal of an appropriate frequency is written / read by b. The read test signal SR includes a missing error in which the waveform disappears due to a defect in the magnetic disk, a modulation error in which the amplitude of the waveform fluctuates, and incomplete reading when the test signal is erased. Signal has an extra error.
In the error check, as shown in (b), the read test signal SR is input to the TAA measuring circuit 3 to calculate an average value (TAA) for one round of the track. The reference voltage TAA is multiplied by a coefficient in percent by the reference voltage generating circuit 4 to obtain a reference voltage SL, which is applied to the + terminal of the analog comparator 5, and the test signal SR is applied to the-terminal to compare the two. You. In (c), the test signal S
Since the peak value of the waveform (a) of R exceeds the reference voltage SL, the detection pulse Pc is output, which is normal. However, since the peak value of the waveform (b) does not reach SL, Pc is not output. In the error determination circuit 6, the presence or absence of Pc is checked at a timing synchronized with the test signal SR, and when Pc is not input at that timing, it is determined that a missing error Em occurs, and under the control of the microprocessor (MPU) 8, Error data is recorded in the memory 7.

以上において、同(c)の波形(ハ)のようにテスト
信号SRのピーク値が基準電圧SLと同一、または僅かに
超える場合は、アナログコンパレータによる両者の比較
が必ずしも安定確実になされない。すなわち、基準電圧
SLにより切断されるテスト信号SRの時間幅Δtが非常
に短いときは、アナログコンパレータの応動特性の如何
によっては検出パルスPcが出力されず、従ってSR>SL
であるにも拘らずエラー判定回路においてミッシングエ
ラーEmと判定される。同(d)はエキストラエラーの場
合で、この場合はテスト信号を消去した後読み出しを行
い、基準電圧を上記と異なるSL′としてアナログコン
パレータ5により両者が比較され、基準電圧SL′を超
える消去不完全な信号の波形(ニ)に対して検出パルス
Pc′が検出され、エラー判定回路6においてエキストラ
エラーEeと判定される。この場合においても、基準電圧
SL′により切断される時間幅Δtが非常に短いとき
は、検出パルスPc′が出力されず、従って波形のピーク
値がSL′を超えているにも拘らず、エキストラエラーE
eが検出されない。
As described above, when the peak value of the test signal SR is equal to or slightly exceeds the reference voltage SL as shown in the waveform (c) of the same (c), the comparison between the two by the analog comparator is not always performed reliably. That is, when the time width Δt of the test signal SR cut off by the reference voltage SL is very short, the detection pulse Pc is not output depending on the response characteristics of the analog comparator, so that SR> SL
However, the error determination circuit determines that the error is a missing error Em. (D) shows the case of an extra error. In this case, the test signal is erased and then read out, and the reference voltage is set to SL 'different from the above, and the two are compared by the analog comparator 5, and the erasure error exceeding the reference voltage SL' is detected. Detection pulse for complete signal waveform (d)
Pc 'is detected, and the error determination circuit 6 determines that the extra error Ee has occurred. Also in this case, when the time width Δt cut off by the reference voltage SL ′ is very short, the detection pulse Pc ′ is not output, and therefore, even though the peak value of the waveform exceeds SL ′, extra Error E
e is not detected.

[解決しようとする課題] 以上の問題、すなわちアナログコンパレータの応動特
性時間Δtを求めるために、この発明の発明者により次
のような試験と解析が行われた。第3図(a)は試験回
路を示し、アナログコンパレータ5の+,−端子のそれ
ぞれに同一周波数fで同一振幅の逆位相の正弦波電圧v,
v′を与える。また両端子にそれぞれ適当なバイアス電
圧を与え、図(b)に示すように電圧vの−側のピーク
と、電圧v′の+側のピークを交差させる。交差した部
分の時間幅をΔtとすると周波数fの変化によりΔtが
変化し、Δtがある値以上となる周波数に対しては、コ
ンバレータ5が動作して検出パルスPcが出力される。し
かし、それ以上の周波数ではΔtが短いのでPcは出力さ
れない。Δtの最小値として2nSec(2×10-9秒)の値
がえられている。ただしこの段階では周波数fの限界は
まだ特定されない。なぜならば、交差する両ピークの位
置関係でΔtの値が変わるからである。なお、付言する
と、一般的にはアナログコンパレータの規格として上記
のΔtの最小値は明示されてない。また、試験に用いた
アナログコンパレータは、現在最も高速な応動特性を有
するものが使用された。
[Problem to be Solved] The following test and analysis were performed by the inventor of the present invention in order to obtain the above problem, that is, the response characteristic time Δt of the analog comparator. FIG. 3 (a) shows a test circuit, in which the + and-terminals of the analog comparator 5 have the same frequency f, the same amplitude, and the opposite sine wave voltages v,
give v ′. Appropriate bias voltages are applied to both terminals to cross the negative peak of the voltage v and the positive peak of the voltage v 'as shown in FIG. Assuming that the time width of the intersecting portion is Δt, Δt changes due to the change of the frequency f, and the converter 5 operates and outputs the detection pulse Pc for the frequency at which Δt becomes a certain value or more. However, at frequencies higher than that, Pt is not output because Δt is short. A value of 2nSec (2 × 10 −9 seconds) is obtained as the minimum value of Δt. However, at this stage, the limit of the frequency f has not been specified yet. This is because the value of Δt changes depending on the positional relationship between the two intersecting peaks. It should be noted that, in general, the minimum value of Δt is not specified as a standard of the analog comparator. The analog comparator used in the test had the highest response characteristic at present.

以上に対して、周波数fの上限が次の解析により特定
された。上記のテスト信号のエラー検出においては、基
準電圧SLまたはSL′は%刻みで変化して行われる。図
(c)において、曲線は位相角度範囲(0〜π/2)の正
弦波電圧vを示す。vのピーク値1と、その99%(0.9
9)の点の位相角Δθを計算し、これをΔt/2、すなわち
1nSecとおくと、正弦波電圧vの周波数が直ちに求めら
れる。計算結果周波数fは22.5MHzで、これがすなわち
1%刻みに対する検出可能な周波数fの上限である。
In response, the upper limit of the frequency f was specified by the following analysis. In the above-described error detection of the test signal, the reference voltage SL or SL 'is changed in increments of%. In FIG. 7C, the curve shows the sine wave voltage v in the phase angle range (0 to π / 2). v and its 99% (0.9%)
9) Calculate the phase angle Δθ of the point, and calculate this as Δt / 2, that is,
If 1 nSec is set, the frequency of the sine wave voltage v is immediately obtained. The calculated frequency f is 22.5 MHz, which is the upper limit of the detectable frequency f in 1% steps.

従来においてはエラー検査のテスト信号には、15〜20
MHzの周波数が使用されているが、最近における磁気デ
ィスクの記録密度の向上に対応して、周波数を例えば40
MHzまで向上する必要がある。これに対してアナログコ
ンパレータには上記した周波数の上限があるので、その
ままでは適用できず、なんらかの対策を必要とする。
Conventionally, the test signal for error check has 15 to 20
Although a frequency of MHz is used, a frequency of, for example, 40
It is necessary to improve to MHz. On the other hand, since the analog comparator has the above-mentioned upper limit of the frequency, it cannot be applied as it is, and some countermeasure is required.

この発明は上記に鑑みてなされたもので、磁気ディス
クテスターのアナログコンパレータに対して適当な回路
を付加して、テスト信号の周波数を向上できるエラー検
出回路を提供することを目的とするものである。
The present invention has been made in view of the above, and an object of the present invention is to provide an error detection circuit that can improve the frequency of a test signal by adding an appropriate circuit to an analog comparator of a magnetic disk tester. .

[課題を解決するための手段] この発明は、被検査の磁気ディスクのトラックに書込
まれたテスト信号の、トラックの1周に対する読み出し
電圧の平均値を算出し、これに%刻みの係数を乗じて基
準電圧とし、基準電圧とテスト信号の読み出し電圧とを
アナログコンパレータにより比較して、テスト信号のエ
ラーを検査する磁気ディスクテスターにおけるエラー検
出回路であって、読み出し電圧の各立ち上がり点を検出
して適当な時間幅の矩形パルスを発生するパルス発生回
路と、この矩形パルスの位相を読み出し電圧のピーク点
に同期化してピークホールド信号とするパルス同期化回
路、およびピークホールド信号により制御され、読み出
し電圧の各ピーク値を検出し、このピーク値をピークホ
ールド信号の時間幅づつ延長してホールドするピークホ
ールド回路とにより構成され、ピークホールド回路の出
力する各ピーク延長信号をアナログコンパレータに入力
し、基準電圧と比較するものである。
Means for Solving the Problems According to the present invention, an average value of a read voltage for one round of a track of a test signal written on a track of a magnetic disk to be inspected is calculated, and a coefficient in% increments is calculated. An error detection circuit in a magnetic disk tester that checks a test signal error by comparing the reference voltage with a read voltage of a test signal by an analog comparator, and detects each rising point of the read voltage. A pulse generating circuit that generates a rectangular pulse having an appropriate time width, a pulse synchronizing circuit that synchronizes the phase of the rectangular pulse with a peak point of a read voltage to obtain a peak hold signal, and a read and control circuit that is controlled by the peak hold signal. Detects each peak value of the voltage and extends this peak value by the time width of the peak hold signal and holds it. Each peak extension signal output from the peak hold circuit is input to an analog comparator and compared with a reference voltage.

[作用] 以上のエラー検出回路においては、パルス発生回路に
よりテスト信号の読み出し電圧の立ち上がり点を検出し
て、適当な時間幅の矩形パルスを発生する。この矩形パ
ルスの位相が、パルス同期化回路により読み出し電圧の
ピーク点に同期化されてピークホールド信号が作成さ
れ、このピークホールド信号によりピークホールド回路
を制御し、読み出し電圧の各ピーク値を検出するととも
に、各ピーク値をピークホールド信号の時間幅(矩形パ
ルスの時間幅に等しい)づつ延長してホールドする。ホ
ールドされたピーク延長信号がアナログコンパレータに
入力して基準電圧と比較され、基準電圧を超える読み出
し電圧の時間幅がアナログコンパレータの応動時間幅よ
り小さい場合でも、ピーク値が延長されているので確実
に検出される。これにより、応動時間幅の制約によるア
ナログコンパレータの周波数の上限に拘らず、テスト信
号の周波数を向上することが可能となる。
[Operation] In the above-described error detection circuit, the pulse generation circuit detects the rising point of the read voltage of the test signal and generates a rectangular pulse having an appropriate time width. The phase of this rectangular pulse is synchronized with the peak point of the read voltage by the pulse synchronization circuit to create a peak hold signal, and the peak hold signal is used to control the peak hold circuit and detect each peak value of the read voltage. At the same time, each peak value is extended and held by the time width of the peak hold signal (equal to the time width of the rectangular pulse). The held peak extension signal is input to the analog comparator and compared with the reference voltage.If the time width of the read voltage exceeding the reference voltage is smaller than the response time width of the analog comparator, the peak value is extended, so it is ensured. Is detected. This makes it possible to improve the frequency of the test signal regardless of the upper limit of the frequency of the analog comparator due to the restriction of the response time width.

[実施例] 第1図(a),(b)は、この発明による磁気ディス
クテスターのエラー検出回路の実施例の構成図と、その
動作に対する波形のタイムチャートを示す。同(a)に
おいて、磁気ディスク1のトラック1aに対して磁気ヘッ
ド2a,アンプ2bによりテスト信号が書込み/読み出しさ
れ、読み出されたテスト信号SRはTAA測定回路3により
トラックの1周に対する平均値が算出され、基準電圧作
成回路4において平均値に%刻みの係数が乗ぜられてミ
ッシングエラー、モジュレーションエラーに対する基準
電圧SL、またはエキストラエラーに対する基準電圧S
L′が作成され、アナログコンパレータ5の+端子に与
えられる。以上は第2図(a)で説明した従来の基準電
圧の作成方法と同様である。以下図(a),(b)によ
り説明すると、この発明においては、テスト信号SRを
パルス発生回路9に入力してテスト信号SRの各立ち上
がり点を検出し、適当な時間幅thの矩形パルス列Phを発
生する。ついでパルス同期化回路10により、矩形パルス
列Phの位相をテスト信号SRのピーク点に同期化してピ
ークホールド信号SPHを作成し、これによりピークホー
ルド回路11を制御する。ピークホールド回路11に対して
テスト信号SRが入力して各波形のピーク値が検出さ
れ、ピークホールド信号SPHの制御により、ピーク値が
図示のように時間幅thづつ延長されたピーク延長信号Sh
がえられる。ピーク延長信号Shはアナログコンパレータ
5の−端子に入力して、上記の基準電圧SLまたはSL′
と比較される。いま、テスト信号SRの電圧vaが基準電
圧SLを僅かに超えるのみで、両者の交差する時間幅Δ
tがアナログコンパレータの最低の応動時間2nSecより
短い場合でも、ピーク延長信号Shではピーク値が延長さ
れて交差時間が長いので、比較動作が確実に行われて検
出パルスPcが出力される。従って、アナログコンパレー
タの上限の周波数、例えば22.5MHzに拘らず、%刻みの
基準電圧SLまたはSL′に対してテスト信号の周波数を
ピークホールド回路11の応動周波数の範囲内で、例えば
40MHzまで向上することが可能である。なお、パルス同
期化回路10は位相ロック回路などにより構成することが
でき、またピークホールド回路は通常の回路技術により
容易に構成できるので説明を省略する。
Embodiments FIGS. 1A and 1B show a configuration diagram of an embodiment of an error detection circuit of a magnetic disk tester according to the present invention, and a time chart of waveforms for the operation thereof. 4A, a test signal is written / read to / from the track 1a of the magnetic disk 1 by the magnetic head 2a and the amplifier 2b, and the read test signal SR is an average value for one round of the track by the TAA measuring circuit 3. Is calculated, and the average value is multiplied by a coefficient of% in the reference voltage generation circuit 4 to obtain a reference voltage SL for a missing error, a modulation error, or a reference voltage S for an extra error.
L ′ is created and supplied to the + terminal of the analog comparator 5. The above is the same as the conventional method of creating the reference voltage described with reference to FIG. In the present invention, a test signal SR is input to a pulse generation circuit 9 to detect each rising point of the test signal SR, and a rectangular pulse train Ph having an appropriate time width th is described. Occurs. Next, the pulse synchronization circuit 10 synchronizes the phase of the rectangular pulse train Ph with the peak point of the test signal SR to create a peak hold signal SPH, and thereby controls the peak hold circuit 11. The test signal SR is input to the peak hold circuit 11, the peak value of each waveform is detected, and the peak hold signal SPH is controlled to control the peak hold signal SPH to extend the peak value by the time width th as shown in the figure.
Can be obtained. The peak extension signal Sh is input to the negative terminal of the analog comparator 5, and the above-mentioned reference voltage SL or SL '
Is compared to Now, when the voltage va of the test signal SR slightly exceeds the reference voltage SL, the time width Δ
Even when t is shorter than the minimum response time 2 nSec of the analog comparator, the peak value is extended and the crossing time is long in the peak extension signal Sh, so that the comparison operation is performed reliably and the detection pulse Pc is output. Therefore, regardless of the upper limit frequency of the analog comparator, for example, 22.5 MHz, the frequency of the test signal with respect to the reference voltage SL or SL ′ in increments of% is set within the range of the response frequency of the peak hold circuit 11, for example.
It is possible to improve up to 40MHz. Note that the pulse synchronization circuit 10 can be constituted by a phase lock circuit or the like, and the peak hold circuit can be easily constituted by ordinary circuit technology, and therefore the description is omitted.

以上により出力された検出パルスPcは、従来と同様
に、エラー判定回路6に入力して各エラーが判定され、
MPU8の制御の下にメモリ7に記録される。
The detection pulse Pc output as described above is input to the error determination circuit 6 to determine each error as in the related art.
The data is recorded in the memory 7 under the control of the MPU 8.

[発明の効果] 以上の説明により明らかなように、この発明による磁
気ディスクテスターのエラー検出回路においては、パル
ス発生回路とパルス同期化回路により、読み出し電圧の
ピーク点に同期化されたピークホールド信号が作成さ
れ、この信号によりピークホールド回路を制御し、読み
出し電圧の各ピーク値を検出するとともに、ピーク値を
ピークホールド信号の時間幅づつ延長してホールドし、
ホールドされたピーク延長信号がアナログコンパレータ
に入力して基準電圧と比較される。基準電圧を超える読
み出し電圧の時間幅がアナログコンパレータの応動時間
幅より小さい場合でも、ピーク値が延長されているので
確実に検出される。これにより、応動時間幅の制約によ
るアナログコンパレータの周波数の上限に拘らず、テス
ト信号の周波数をより高めることが可能となるもので、
高密度化された磁気ディスクに対してテスターの検査性
能を向上できる効果には大きいものがある。
[Effects of the Invention] As is apparent from the above description, in the error detection circuit of the magnetic disk tester according to the present invention, the peak hold signal synchronized with the peak point of the read voltage by the pulse generation circuit and the pulse synchronization circuit. Is created, the peak hold circuit is controlled by this signal, each peak value of the read voltage is detected, and the peak value is extended by the time width of the peak hold signal and held.
The held peak extension signal is input to an analog comparator and compared with a reference voltage. Even when the time width of the read voltage exceeding the reference voltage is smaller than the response time width of the analog comparator, the peak value is extended, so that the detection is reliably performed. As a result, the frequency of the test signal can be further increased regardless of the upper limit of the frequency of the analog comparator due to the restriction of the response time width.
There is a great effect that the test performance of the tester can be improved with respect to the magnetic disk of high density.

【図面の簡単な説明】[Brief description of the drawings]

第1図(a)および(b)は、この発明による磁気ディ
スクテスターのエラー検出回路の実施例における構成図
と、各部の波形のタイムチャート、第2図(a),
(b),(c)および(d)は、従来の磁気ディスクテ
スターのエラー検査方法と、問題点を説明する波形図、
第3図(a),(b)および(c)はアナログコンパレ
ータの応動特性に対する試験と解析方法の説明図であ
る。 1…磁気ディスク、1a…トラック、2a…磁気ヘッド、2b
…アンプ、3…TAA(トラック1周の平均値)測定回
路、4…基準電圧作成回路、5…アナログコンパレー
タ、6…エラー判定回路、7…メモリ、8…マイクロプ
ロセッサ(MPU)、9…パルス発生回路、10…パルス同
期化回路、11…ピークホールド回路、SR…読み出しテ
スト信号、Pc…検出パルス、Ph…矩形パルス、SL,SL′
…基準電圧、Sh…ピーク延長信号。
FIGS. 1 (a) and 1 (b) are a block diagram of an embodiment of an error detection circuit of a magnetic disk tester according to the present invention, and time charts of waveforms of respective parts, and FIGS.
(B), (c) and (d) show a conventional magnetic disk tester error checking method and a waveform diagram explaining the problem,
3 (a), 3 (b) and 3 (c) are diagrams for explaining a test and analysis method for the response characteristics of the analog comparator. 1: magnetic disk, 1a: track, 2a: magnetic head, 2b
... Amplifier, 3 ... TAA (average value of one track) measurement circuit, 4 ... Reference voltage generation circuit, 5 ... Analog comparator, 6 ... Error judgment circuit, 7 ... Memory, 8 ... Microprocessor (MPU), 9 ... Pulse Generation circuit, 10: pulse synchronization circuit, 11: peak hold circuit, SR: read test signal, Pc: detection pulse, Ph: rectangular pulse, SL, SL '
… Reference voltage, Sh… Peak extension signal.

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】被検査の磁気ディスクのトラックに書込ま
れたテスト信号の、上記トラックの1周に対する読み出
し電圧の平均値を算出し、該平均値に%刻みの係数を乗
じて基準電圧とし、該基準電圧と上記読み出し電圧とを
アナログコンパレータにより比較して、上記テスト信号
のエラーを検査する磁気ディスクテスターにおいて、上
記読み出し電圧の各立ち上がり点を検出して適当な時間
幅の矩形パルスを発生するパルス発生回路と、該矩形パ
ルスの位相を上記読み出し電圧波形のピーク点に同期化
してピークホールド信号とするパルス同期化回路、およ
び該ピークホールド信号により制御され、上記読み出し
電圧の各ピーク値を検出し、該検出された各ピーク値を
該ピークホールド信号の時間幅づつホールドするピーク
ホールド回路とにより構成され、該ピークホールド回路
より出力される各ピーク延長信号を上記アナログコンパ
レータに入力して上記基準電圧と比較することを特徴と
する、磁気ディスクテスターのエラー検出回路。
An average value of a read voltage of a test signal written on a track of a magnetic disk to be inspected for one round of the track is calculated, and the average value is multiplied by a coefficient in% to obtain a reference voltage. An analog comparator compares the reference voltage with the read voltage, and detects each rising point of the read voltage in a magnetic disk tester for checking an error of the test signal to generate a rectangular pulse having an appropriate time width. A pulse generation circuit, a pulse synchronization circuit that synchronizes the phase of the rectangular pulse with the peak point of the read voltage waveform to make a peak hold signal, and is controlled by the peak hold signal to calculate each peak value of the read voltage. A peak hold circuit that detects and holds each detected peak value by the time width of the peak hold signal. Ri is configured, and comparing with the reference voltage of each peak extension signal outputted from the peak hold circuit is input to the analog comparator, the error detection circuit of a magnetic disk tester.
JP17056590A 1990-06-28 1990-06-28 Error detection circuit of magnetic disk tester Expired - Fee Related JP2903335B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17056590A JP2903335B2 (en) 1990-06-28 1990-06-28 Error detection circuit of magnetic disk tester

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17056590A JP2903335B2 (en) 1990-06-28 1990-06-28 Error detection circuit of magnetic disk tester

Publications (2)

Publication Number Publication Date
JPH0461602A JPH0461602A (en) 1992-02-27
JP2903335B2 true JP2903335B2 (en) 1999-06-07

Family

ID=15907199

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17056590A Expired - Fee Related JP2903335B2 (en) 1990-06-28 1990-06-28 Error detection circuit of magnetic disk tester

Country Status (1)

Country Link
JP (1) JP2903335B2 (en)

Also Published As

Publication number Publication date
JPH0461602A (en) 1992-02-27

Similar Documents

Publication Publication Date Title
US6934100B2 (en) Method of measuring non-linearity in magnetic recording/reproduction, device for magnetic recording/reproduction and LSI for magnetic recording reproduction
EP0232867A1 (en) Optical memory device
US4929894A (en) Method and apparatus for increasing throughput on disk drive quality control testing
KR900008529A (en) Method and apparatus for measuring and reducing errors in mass storage device memory systems
JP2903335B2 (en) Error detection circuit of magnetic disk tester
KR20040008363A (en) Method for measuring magnetic write width using burst pattern and apparatus thereof
US6501607B2 (en) Channel quality monitor (CQM) for digital peak detection (DPD)
JP3262911B2 (en) Recording state detecting device and recording state detecting method
US6947361B2 (en) Data reproduction apparatus, data recording and reproduction apparatus, and method for reproducing recorded data
JPH0474780B2 (en)
JP2813913B2 (en) Error detection circuit of magnetic disk certifier
JPS6344389A (en) Sector pulse generator circuit
JPH09190606A (en) Method and device for adjusting signal threshold value compensating signal asymmetry
JPS5849924B2 (en) The best way to do it
JPH0633581Y2 (en) Waveform analysis circuit
JPH04355216A (en) Overwriting detection circuit
JPS63293774A (en) Signal processor
JPH10188230A (en) Test method for magneto-resistive magnetic head
JPS60243819A (en) Inspecting method of recording medium
JPH02192049A (en) Information reproducing circuit for rewrite type optical disk device
JPH03238602A (en) Electromagnet driving circuit for generating magnetic field impressed on magneto-optical disk driving device and driving method for the same
JPH01112580A (en) Tracking servo pattern
JPS62229556A (en) Magneto-optical memory device
JPS62202360A (en) Signal detection circuit of optical memory device
JPS59217230A (en) Defect detector for magnetic recording medium

Legal Events

Date Code Title Description
S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees