JP2893998B2 - Digital signal switch - Google Patents
Digital signal switchInfo
- Publication number
- JP2893998B2 JP2893998B2 JP12422391A JP12422391A JP2893998B2 JP 2893998 B2 JP2893998 B2 JP 2893998B2 JP 12422391 A JP12422391 A JP 12422391A JP 12422391 A JP12422391 A JP 12422391A JP 2893998 B2 JP2893998 B2 JP 2893998B2
- Authority
- JP
- Japan
- Prior art keywords
- input
- inverter
- output
- signal
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Studio Circuits (AREA)
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
Description
【0001】[0001]
【産業上の利用分野】本発明はディジタル信号切替器に
関し、特にテレビ信号伝送系に適用するディジタル信号
切替器に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a digital signal switch, and more particularly to a digital signal switch applied to a television signal transmission system.
【0002】[0002]
【従来の技術】従来、複数のディジタル入力信号を切替
えて多数の出力列に拡張して送出する場合は、図2に示
すように、複数の入力信号S1〜Snを入力分配器20
を介して、カスケードに接続された複数の切替器21〜
23へそれぞれ供給している。入力分配器20は、各入
力信号S1〜Snに対応して複数のバッファ増幅回路2
01〜20nを備ている。また、各切替器21,22,
23は、入力分配器20の各バッファ増幅回路201〜
20nからの出力信号を受けるn個の入力端子X11〜
X1n,X21〜X2n,X31〜X3n、およびクロ
スポイント部によって選択された信号を出力するm個の
出力端子Y11〜Y1m,Y21〜Y2m,Y31〜Y
3mをそれぞれ有している。いま、このような切替器を
z段カスケードに接続したとすれば、出力列をz×mに
拡張できる。2. Description of the Related Art Conventionally, when a plurality of digital input signals are switched and extended to a large number of output strings and transmitted, as shown in FIG.
, A plurality of switching devices 21 to 21 connected in cascade
23. The input distributor 20 includes a plurality of buffer amplifier circuits 2 corresponding to the respective input signals S1 to Sn.
01 to 20n are provided. In addition, each switch 21, 22, 22,
23, buffer amplifier circuits 201 to 201 of the input distributor 20
N input terminals X11 to X11 for receiving output signals from
X1n, X21~X2n, X31~X3n, and black
M output terminals Y11~Y1m for outputting a signal selected by the scan point unit, Y21~Y2m, Y31~Y
3 m each. Now, if such switches are connected in a z-stage cascade, the output sequence can be expanded to z × m.
【0003】[0003]
【発明が解決しようとする課題】上述したように従来
は、出力列を拡張する場合、複数の入力信号を入力分配
器を介して複数の切替器へそれぞれ供給している。しか
し、入力分配器が分配できる信号数には限度があるた
め、接続できる切替器の数、すなわち出力列の拡張にも
限界が生じるという問題点があった。As described above, conventionally, when an output sequence is expanded, a plurality of input signals are respectively supplied to a plurality of switches via an input distributor. However, since the number of signals that can be distributed by the input distributor is limited, there is a problem that the number of connectable switchers, that is, the expansion of the output string is limited.
【0004】本発明の目的は、接続できる切替器の数に
制限を受けることなく出力列の拡張が可能となるディジ
タル信号切替器を提供することにある。An object of the present invention is to provide a digital signal switch capable of expanding an output sequence without being limited by the number of switchers that can be connected.
【0005】[0005]
【課題を解決するための手段】本発明のディジタル信号
切替器は、複数(n個)の入力信号を受ける複数(n
個)の入力端子と、前記複数(n個)の入力信号の内か
らm個を選択するクロスポイント部と、このクロスポイ
ント部が選択するm個の信号を出力する複数(m個)の
出力端子とをそれぞれ備える切替器をカスケードに複数
(z個)接続してなるディジタル信号切替器において、
前記切替器が、前記複数(n個)の入力端子にそれぞれ
接続されて入力信号を2分配する複数(n個)の分配回
路をそれぞれ有し、これら分配回路は、前記入力端子か
らの入力信号を受けて極性反転し出力する第1のインバ
ータと、この第1のインバータの出力信号を受けて極性
反転し前記クロスポイント部に供給する第2のインバー
タと、前記第1のインバータの出力信号を受けて極性反
転しカスケード接続された次段の切替器の入力端子に供
給する第3のインバータとから構成されている。SUMMARY OF THE INVENTION A digital signal switch according to the present invention comprises a plurality (n) of receiving a plurality of (n ) input signals.
) Input terminals and whether the plurality (n) of the input signals
And a crosspoint section to select m
Multiple plurality (m pieces) switch that Ru each comprise an output terminal of the cascade of outputting the m signals that cement unit selects
(Z) connected digital signal switches,
The switch is, a plurality (n pieces) of the distribution times <br/> path of the plurality of (n) of 2 to distribute respectively connected to the input signal to the input terminals, respectively, these distribution circuit , The input terminal
A first inverter which receives the input signal and inverts the polarity and outputs the inverted signal
And the polarity of the output signal of the first inverter
Second invar which is inverted and supplied to the cross point portion
Receiving the output signal of the first inverter and receiving the output signal of the first inverter.
Connected to the input terminal of the next-stage switch connected in cascade.
And a third inverter to be supplied .
【0006】[0006]
【実施例】次に本発明について図面を参照して説明す
る。DESCRIPTION OF THE PREFERRED EMBODIMENTS Next, the present invention will be described with reference to the drawings.
【0007】図1は本発明の一実施例を示す図であり、
複数のディジタル入力信号を切替えて多数の出力列に拡
張して送出するために、切替器11,12,13をカス
ケードに接続した状態を示している。各切替器11,1
2,13は、複数(n個)の入力信号を受けるn個の入
力端子X11〜X1n,X21〜X2n,X31〜X3
n、およびクロスポイント部によって選択された信号を
出力するm個の出力端子Y11〜Y1m,Y21〜Y2
m,Y31〜Y3mをそれぞれ有している。また、各切
替器11,12,13には、各入力端子毎にインバータ
2段からなる1入力2出力の分配回路111〜1n1,
211〜2n1,311〜3n1がそれぞれ設けられて
いる。各分配回路は、入力端子からの入力信号を受けて
極性反転し出力する第1のインバータと、この第1のイ
ンバータの出力信号を受けて極性反転しクロスポイント
部に供給する第2のインバータと、第1のインバータの
出力信号を受けて極性反転しカスケード接続された次段
の切替器の入力端子に供給する第3のインバータとから
構成されている。 FIG. 1 shows an embodiment of the present invention.
The figure shows a state in which switches 11, 12, and 13 are connected in cascade in order to switch a plurality of digital input signals and extend and transmit the output signals to a large number of output strings. Each switch 11, 1
Reference numerals 2 and 13 denote n input terminals X11 to X1n, X21 to X2n, and X31 to X3 that receive a plurality (n) of input signals.
n and m output terminals Y11 to Y1m, Y21 to Y2 for outputting a signal selected by the cross point unit
m, Y31 to Y3m. In each of the switches 11, 12, and 13, one-input / two-output distribution circuits 111 to 1n1, including two inverters for each input terminal, are provided.
211-2n1, 311-3n1 are provided, respectively. Each distribution circuit receives the input signal from the input terminal
A first inverter for inverting and outputting the polarity, and the first inverter;
Receives the output signal of the inverter and reverses the polarity to cross point
A second inverter supplying the first inverter and a first inverter
The next stage that receives the output signal and reverses the polarity and is cascaded
And the third inverter that supplies the input terminal of the switch
It is configured.
【0008】さて、複数のディジタル入力信号S1〜S
nは、カスケードに接続された最初の切替器11の入力
端子X11〜X1nにそれぞれ供給される。分配回路1
11〜1n1によってそれぞれ2分配された一方の出力
は、次段に接続されている切替器12の入力端子X21
〜X2nへそれぞれ送出される。同様に、切替器12の
分配回路211〜2n1によってそれぞれ2分配された
一方の出力は、次段の切替器13の入力端子X31〜X
3nへそれぞれ送出される。Now, a plurality of digital input signals S1 to S
n is supplied to the input terminals X11 to X1n of the first switch 11 connected in cascade, respectively. Distribution circuit 1
One output, which is divided into two by 11-1n1, is connected to the input terminal X21 of the switch 12 connected to the next stage.
To X2n. Similarly, one of the two outputs divided by the distribution circuits 211 to 2n1 of the switch 12 is connected to the input terminals X31 to X31 of the next-stage switch 13.
3n.
【0009】このように、切替器をz段カスケードに接
続すれば、出力列をz×mに拡張することができる。As described above, if the switches are connected in a z-stage cascade, the output sequence can be expanded to z × m.
【0010】なお、一般にカスケード段数が増加する
と、信号の立上り立下りに時間差が生じ、信号幅が変化
して許容限界を超える等の問題がある。しかし、本発明
ではインバータ2段で構成することにより、前段のイン
バータと後段のインバータとで、信号の立上り立下り時
間差による信号幅の変化を補正することができる。In general, when the number of cascade stages increases, a time difference occurs between the rise and fall of the signal, and there is a problem that the signal width changes and exceeds the allowable limit. However, according to the present invention, by using two inverters, it is possible to correct a change in signal width due to a rise and fall time difference of a signal between the preceding inverter and the succeeding inverter.
【0011】[0011]
【発明の効果】以上説明したように本発明は、各切替器
の各入力端子毎にインバータ2段からなる1入力2出力
の分配回路を設け、この分配回路によって2分配された
一方の出力を、カスケードに接続された次段の切替器に
それぞれ供給することにより、接続できる切替器の数に
制限を受けることなく出力列の拡張が可能となる。As described above, according to the present invention, a one-input two-output distribution circuit comprising two stages of inverters is provided for each input terminal of each switch, and one output divided by this distribution circuit is divided into two. , The output string can be expanded without being limited by the number of switches that can be connected.
【図1】本発明の一実施例を示す図である。FIG. 1 is a diagram showing one embodiment of the present invention.
【図2】従来のディジタル信号切替器の一例を示す図で
ある。FIG. 2 is a diagram showing an example of a conventional digital signal switch.
11〜13 切替器 111〜3n1 分配回路 X11〜X3n 入力端子 Y11〜Y3m 出力端子 S1〜Sn 入力信号 11-13 Switcher 111-3n1 Distribution circuit X11-X3n Input terminal Y11-Y3m Output terminal S1-Sn Input signal
Claims (1)
(n個)の入力端子と、前記複数(n個)の入力信号の
内からm個を選択するクロスポイント部と、このクロス
ポイント部が選択するm個の信号を出力する複数(m
個)の出力端子とをそれぞれ備える切替器をカスケード
に複数(z個)接続してなるディジタル信号切替器にお
いて、前記切替器が、前記複数(n個)の入力端子にそ
れぞれ接続されて入力信号を2分配する複数(n個)の
分配回路をそれぞれ有し、これら分配回路は、前記入力
端子からの入力信号を受けて極性反転し出力する第1の
インバータと、この第1のインバータの出力信号を受け
て極性反転し前記クロスポイント部に供給する第2のイ
ンバータと、前記第1のインバータの出力信号を受けて
極性反転しカスケード接続された次段の切替器の入力端
子に供給する第3のインバータとからなることを特徴と
するディジタル信号切替器。A plurality of (n) input signals are received.
An input terminal of the (n-number) of the input signal of the plurality of (n)
A cross point part to select m pieces from within , and this cross
A plurality (m) of outputting m signals selected by the point section
A plurality (z number) digital signal switching device formed by connecting the output terminal and the switching device in cascade Ru with respective pieces), the switch is input is connected to the input terminals of the plurality of (n) A plurality (n) of force signals
Has a distribution circuit respectively, these distribution circuit, the input
The first in which the input signal from the terminal is inverted and the polarity is inverted and output
An inverter and an output signal of the first inverter;
The second point supplied to the cross point part after the polarity is inverted.
Receiving the output signal of the inverter and the first inverter
The input terminal of the next-stage switch that is polarity-inverted and cascaded
And a third inverter for supplying the digital signal to the digital signal switch.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12422391A JP2893998B2 (en) | 1991-05-29 | 1991-05-29 | Digital signal switch |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12422391A JP2893998B2 (en) | 1991-05-29 | 1991-05-29 | Digital signal switch |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH04351079A JPH04351079A (en) | 1992-12-04 |
JP2893998B2 true JP2893998B2 (en) | 1999-05-24 |
Family
ID=14880041
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP12422391A Expired - Fee Related JP2893998B2 (en) | 1991-05-29 | 1991-05-29 | Digital signal switch |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2893998B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105264114A (en) | 2013-06-18 | 2016-01-20 | 株式会社杰希优 | Solution for preventing bridging of electroless metal coat, and method for manufacturing printed wiring board using same |
-
1991
- 1991-05-29 JP JP12422391A patent/JP2893998B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH04351079A (en) | 1992-12-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5343193A (en) | Matrix switcher apparatus | |
JP2893998B2 (en) | Digital signal switch | |
JPH07236151A (en) | Digital video switcher | |
JPH0682146B2 (en) | Sukiyanpass type logic integrated circuit | |
JPS63286781A (en) | Testing method for circuit | |
JP3668305B2 (en) | Solid-state imaging device | |
JPS6316710A (en) | Latch circuit | |
US5170160A (en) | Broadband tree switch architecture for reducing pulse width narrowing and power dissipation | |
JP2904233B2 (en) | Optical FIFO memory | |
EP0397093B1 (en) | Broadband space switch using path sensitizing | |
JP2575023B2 (en) | Switch matrix | |
JPH1127689A (en) | Circuit device for processing video signal | |
JP2569765B2 (en) | Signal processing integrated circuit device | |
US5055917A (en) | Output apparatus for image signals | |
JPH0774654A (en) | Multiplex circuit | |
JPH0756542Y2 (en) | Input / output circuit for AV equipment with insertion and circuit expansion functions | |
JP2881788B2 (en) | Video signal switching device | |
JP3930641B2 (en) | Switching method and switching system for active and standby systems | |
JPH04369923A (en) | Signal changeover device | |
JPH06176593A (en) | Shift register | |
JPH0514138A (en) | Latch circuit with temporary latch function | |
JPH0654860B2 (en) | Flip-flop circuit | |
JPS6248319B2 (en) | ||
JP2844971B2 (en) | Digital code processing system | |
JPS594793B2 (en) | variable length delay circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990202 |
|
LAPS | Cancellation because of no payment of annual fees |