JP2890987B2 - 回路遮断器 - Google Patents

回路遮断器

Info

Publication number
JP2890987B2
JP2890987B2 JP19667492A JP19667492A JP2890987B2 JP 2890987 B2 JP2890987 B2 JP 2890987B2 JP 19667492 A JP19667492 A JP 19667492A JP 19667492 A JP19667492 A JP 19667492A JP 2890987 B2 JP2890987 B2 JP 2890987B2
Authority
JP
Japan
Prior art keywords
level
circuit
output
adjustment
adjusting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP19667492A
Other languages
English (en)
Other versions
JPH0644886A (ja
Inventor
光広 ▲まき▼本
健司 木村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP19667492A priority Critical patent/JP2890987B2/ja
Publication of JPH0644886A publication Critical patent/JPH0644886A/ja
Application granted granted Critical
Publication of JP2890987B2 publication Critical patent/JP2890987B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は、交流電路における回
路遮断器の電力供給信頼度向上技術に関するものであ
る。
【0002】
【従来の技術】図7は、例えば特開昭60−32211
号公報に示され、従来から一般的に知られているマイク
ロコンピュータを内蔵した過電流保護回路400 を備えた
電子式回路遮断器の回路構成を示すブロック図である。
この従来例の過電流保護回路400 におけるA/D変換回
路100 に入力される各相信号の調整方法を説明する。図
7において、ある一相たとえば全波整流回路33の入力端
子にのみ調整用基準電流を入力し、全波整流回路31、32
は無入力とする。このようにすると、この調整用基準電
流に基づき、可変抵抗43、波形変換回路93によって、O
R回路160 の中のダイオ−ド161 の出力側は調整用基準
電流に対応した実効値または平均値に変換された電圧信
号として出力される。そこで可変抵抗43の抵抗値を変化
させて、所定の調整用基準電流に対応する調整用基準電
圧と前記電圧信号との差値が所定の範囲内に入るように
調整する。こうして調整用端子170 に接続されたオシロ
スコ−プ等の測定器により前記電圧信号が可視的に調整
ができる。同様にして他の二つの位相の全波整流回路3
1、32についても前記と同じ調整方法により調整し、三
相すべてについて、A/D変換回路100 の入力信号の調
整ができる。ダイオ−ド161 、162 、163 から構成され
たOR回路160 はこの各相の実効値または平均値出力の
うちの最大値を出力し、この最大値の出力はA/D変換
回路100 によりアナログ信号からディジタル信号に変換
される。A/D変換回路100から出力されたディジタル
信号は、マイクロコンピュ−タ110 に設定された所定の
プログラムに従いレベル判別の結果に基づく限時動作を
実行する。マイクロコンピュ−タ110 の演算結果の出力
は、I/Oポート116 を介して、サイリスタ120 のゲー
トに制御入力として印加される。サイリスタ120 は、こ
の制御入力によりターンオンして、釈放型電磁引外し装
置(以下、単に引外し装置という)80を駆動する。この
引外し装置80の駆動により、交流電路10に挿入されてい
て引外し装置80と機械的に連動している開離接点201 、
202 、203 を開離し、交流電路10を遮断する。また一
方、可変抵抗41、42、43の第二出力端子に現れ事故電流
に対応した値をもつ各相電圧信号は、最大値検出手段と
してダイオ−ド 131、132 、133 から構成されたOR回
路130 を通ることにより、交流電路10の三つの相の電流
のうちの最大値電流に対応する信号として出力される。
このOR回路130 から出力された信号電圧はツェナダイ
オード140 に印加される。信号電圧がツェナ電圧を越え
るとツェナダイオード140 はON状態となり、時限発生
回路150 に信号を入力する。OR回路130 からの信号が
入力されることにより時限発生回路150 は所定の限時動
作を行い、サイリスタ120 のゲートをトリガし、引外し
装置80を駆動する。引外し装置80が駆動されることによ
り、交流電路10に挿入され引外し装置80と機械的に連動
している開離接点201 、202 、203 が開離し、交流電路
10を遮断する。このようにして交流電路10に発生した事
故電流に基づいて、過電流保護回路400 、サイリスタ12
0 、取外し装置80、開離接点201 、202 、203 の相互連
関作用により、速やかに交流電路10が遮断され、電力系
統の事故波及を防止している。
【0003】
【発明が解決しようとする課題】上記のような従来の回
路遮断器における入力信号の調整方法では、調整点170
における信号レベルが数十ミリボルトと微小なため、高
精度測定器が必要であり、またオシロスコ−プ等による
可視調整のため、調整が困難かつ時間がかかるという問
題点があった。
【0004】この発明は、上記のような問題点を解消す
るためになされたもので、上記入力信号の調整を簡単か
つ短時間に調整できる回路遮断器を提供することを目的
とする。
【0005】
【課題を解決するための手段】請求項1の発明にかかる
回路遮断器は、交流電路内に設けられた回路遮断器であ
って、上記交流電路に流れる事故電流を検出する電流セ
ンサ手段と、操作者の操作により電流センサ手段の出力
を調整する調整手段と、上記調整手段の出力レベルを判
別するレベル判別手段と、上記レベル判別手段により判
別された出力レベルに対応する限時動作を行う時限発生
手段と、基準レベルを格納する記憶手段と、上記レベル
判別手段により判別された出力レベルと、上記記憶手段
に格納された基準レベルとの差値の、基準レベルに対す
る比で表される調整値を算出する演算処理手段と、上記
調整値の所定の範囲毎に定められたデューティ比を有す
る信号を発生する信号発生手段と、上記信号発生手段に
より発生した信号を状態表示装置に出力する出力端子と
を備え、上記状態表示装置において上記デューティ比が
上記調整値の所定の範囲毎に定められた値になるよう
に、上記調整手段を調節することにより、回路遮断器の
遮断レベルを調整するよう構成したことを特徴とする。
請求項2の発明にかかる回路遮断器は、交流電路内に設
けられた回路遮断器であって、上記交流電路に流れる事
故電流を検出する電流センサ手段と、操作者の操作によ
り電流センサ手段の出力を調整する調整手段と、上記調
手段の出力レベルを判別するレベル判別手段と、上記
レベル判別手段により判別された出力レベルに対応する
限時動作を行う時限発生手段と、基準レベルを格納する
記憶手段と、上記レベル判別手段により判別された出力
レベルと、上記記憶手段に格納された基準レベルとの差
の、基準レベルに対する比で表される調整値を算出す
る演算処理手段と、上記調整値の所定の範囲毎に定めら
れた周波数を有する信号を発生する信号発生手段と、上
記信号発生手段により発生した信号を状態表示装置に出
力する出力端子とを備え、上記状態表示装置において上
記周波数が上記調整値の所定の範囲毎に定められた値に
なるように、上記調整手段を調節することにより、回路
遮断器の遮断レベルを調整するように構成したことを特
徴とする。
【0006】
【作用】請求項1の発明における回路遮断器は、所定の
監視周期毎に、交流電路に流れる事故電流を電流センサ
手段により検出する。このようにして検出された電流セ
ンサ手段の二次出力レベルをレベル判別手段により判別
する。記憶手段に内蔵されたプログラムに基づき、記憶
手段に格納された基準レベルと前記二次出力レベルの差
値を演算処理手段により算出する。信号発生手段は、上
記差値に対応するデュ−ティ比を有する信号を発生さ
せ、その出力端子に出力する。上記出力端子に接続した
状態表示装置により上記デュ−ティ比を有する信号を上
記監視周期毎に表示する。なお、請求項2の発明におけ
る回路遮断器における、上記信号発生手段は、上記差値
に対応した周波数を有する信号を発生させ、その信号を
表示装置により監視周期毎に表示する。
【0007】
【実施例】図1は、この発明の回路遮断器にかかる一実
施例を示すブロック構成図である。回路遮断器は過電流
保護回路400 、引外し装置80、サイリスタ120 、開離接
点201 、202 、203 で構成されている。マイクロコンピ
ュータ110 に調整用パルス出力手段並びに調整用パルス
出力端子180 を追加したことと、図7における入力調整
用端子170 を除去したこと以外は、図7の従来例と類似
である。したがって、従来例と対応する部分には各同一
符号を付して、以下の説明を行う。 <構成> 図1において、102 、102 、103 は三相電源(図示せ
ず)に接続される電源側端子である。上記電源側端子10
1 、102 、103 はそれぞれ開離接点201 、102 、203 を
介して各対応する負荷側端子301 、302 、303 に接続さ
れている。上記電源側端子101 、102 、103 と負荷側端
子301 、302 、303 との間の各電路には各相毎に電流検
出用の変流器21、22、23がそれぞれ設けられている。各
変流器21、22、23の二次側には二次出力の絶対値を得る
ための全波整流回路31、32、33がそれぞれ接続されてい
る。ここで上記変流器21、22、23、全波整流回路31、3
2、33は交流電路10の電流を検出する電流センサ手段401
を構成している。各全波整流回路31、32、33の出力側
に、調整手段402 としての可変抵抗41、42、43がそれぞ
れ接続されている。可変抵抗41、42、43は変流器21、2
2、23の出力電流を電圧信号に変換するとともに、所定
のレベルの範囲内で出力信号を得るためのレベル調整回
路を兼ねている。上記各可変抵抗41、42、43の各第一出
力端子(レベル調整済信号の出力端子)は各対応する波
形変換回路91、92、93に接続されている。波形変換回路
91、92、93は各可変抵抗41、42、43に導出する出力信号
の実効値または平均値を得るためのものである。波形変
換回路91、92、93の各出力信号は各対応するダイオ−ド
161 、162 、163 よりなるOR回路160 に接続されてい
る。OR回路160の出力は上記波形変換回路91、92、93
の各出力信号のうち最大のものを上記0R回路160 を介
して受けアナログ信号をディジタル信号に変換するA/
D変換回路100 に接続されている。ここでOR回路130
、160 、波形変換回路91、92、93、A/D変換回路100
は二次出力を判別するレベル判別手段403 を構成して
いる。上記可変抵抗41、42、43の各第二の出力端子はそ
れぞれダイオ−ド131 、132 、133 よりなるOR回路13
0 の各入力端子に接続されている。なお、上記各可変抵
抗41、42、43の上記第二の出力端子とは反対側の端部は
共通電位点(接地点)に接続されている。上記OR回路
130 の出力側はツエナ−ダイオ−ド140 を介して時限発
生回路150 に接続されている。ここでツエナダイオ−ド
140 、時限発生回路140 は所定の限時動作を行う時限発
生手段405 を構成している。上記時限発生回路150 の出
力端子はサイリスタ120 のゲ−トに接続されている。な
お、本実施例では、A/D変換回路100 及びマイクロコ
ンピュ−タ110 の作業用電源として電源回路500 が設け
られている。マイクロコンピュ−タ110 は調整用基準値
の記憶手段としての読出し専用メモリ(以下、ROMと
いう。)190 と、中央制御装置(以下、CPUという)
200 により構成されている。ここで記憶手段190 、信号
発生手段200a、演算処理手段200bは調整用パルスを発生
する調整用パルス出力手段404 を構成する。上記マイク
ロコンピュ−タ110 のI/Oポ−ト116 はサイリスタ12
0 のゲ−トに接続されている。上記サイリスタ120
列に引外し装置80に接続されている。この引外し装置80
は前記の開離接点201 、202、203 と機械的に連動され
るように構成されている。前記マイクロコンピュ−タ11
0 の構成を図3のブロック図に基づき概説する。図3に
おいて、マイクロコンピュ−タ110 は、CPU200 のデ
−タ、アドレスバスによってROM190 、I/Oポ−ト
116 、出力ポ−ト110aにそれぞれ接続されている。RO
M190 は所定の処理を実行するためのプログラムを含
み、CPU200 は所定のクロック信号に同期してプログ
ラムを実行する。パルス出力端子180 はマイクロコンピ
ュータ110の出力ポート端子110aに接続されている。 <動作> 以下実施例の動作について説明する。図1において、回
路遮断器における過電流保護回路400 は、三相交流系統
(図示せず)の電源側端子101 、102 、103 と負荷側端
子 301、302 、303 との間に接続された交流電路10に電
磁誘導により接続されている。この過電流保護回路 400
は、変流器 21 、22、23、波形変換回路91、92、93、A
D変換回路100 、マイクロコンピュータ110 、時限発生
回路150 等により構成されている。交流電路10の事故電
流に対応する各相の検出電流が、電流検出用の変流器2
1、22、23を介して全波整流回路31、32、33にそれぞれ
入力され、そこからそれぞれの事故電流に対応する全波
整流電流が出力される。この全波整流電流を、レベル調
整用の可変抵抗41、42、43の第一出力端子(レベル調整
済信号の出力端子)から入力信号として受けた波形変換
回路91、92、93は、それぞれの入力信号を実効値または
平均値に対応する信号に変換する。最大値検出手段とし
てのダイオ−ド161 、162 、163 から構成されたOR回
路160 は、各相の実効値または平均値出力のうちの最大
値を出力し、この最大値の出力はA/D変換回路100 に
よりアナログ信号からディジタル信号に変換される。A
/D変換回路100 から出力されたディジタル信号は、マ
イクロコンピュ−タ110 に設定された所定のプログラム
に従いレベル判別の結果に基づく限時動作を実行する。
マイクロコンピュ−タ110の演算結果の出力は、I/O
ポート116 を介して、サイリスタ120 のゲートに制御入
力として印加される。サイリスタ120 は、この制御入力
によりターンオンして、釈放型電磁引外し装置(以下、
引外し装置という)80を駆動する。この引外し装置80の
駆動により、交流電路10に挿入されていて引外し装置80
と機械的に連動している開離接点201 、202 、203 を開
離し、交流電路10を遮断する。また一方、可変抵抗41、
42、43の第二出力端子に現れ事故電流に対応した値をも
つ各相電圧信号は、最大値検出手段としてダイオ−ド 1
31、132 、133 から構成されたOR回路130 を通ること
により、交流電路10の三つの相の電流のうちの最大値電
流に対応する信号として出力される。このOR回路130
から出力された信号電圧はツェナダイオード140 に印加
される。信号電圧がツェナ電圧を越えるとツェナダイオ
ード140 はON状態となり、時限発生回路150 に信号を
入力する。このOR回路130 からの信号が入力されるこ
とにより時限発生回路150 は所定の限時動作を行い、サ
イリスタ120 のゲートをトリガし、引外し装置80を駆動
する。この引外し装置80が駆動されることにより、交流
電路10に挿入され引外し装置80と機械的に連動している
開離接点201 、202 、203 が開離し、交流電路10を遮断
する。このようにして交流電路10に発生した事故電流に
基づいて、過電流保護回路400 、サイリスタ120 、取外
し装置80、開離接点201 、202 、203 の相互連関作用に
より、速やかに交流電路10が遮断され、電力系統の事故
波及を防止している。図1に示した回路をもつ回路遮断
器におけるマイクロコンピュ−タ110 の動作プログラム
の選択によって、種々の動作を行わせることができる。
第2図はマイクロコンピュ−タ110 の動作プログラムが
調整用パルス出力手段404 の出力の変化に応じて、その
パルストレインのデュ−ティ比を変化させる第一の動作
のフロ−チャ−トを示す。基準用パルスの調整を行うに
は、先ず図1において、ある一相、たとえば全波整流回
路33の入力端子にのみ調整用基準電流を入力し、全波整
流回路31、32は無入力とする( ステップ501)。調整用基
準電流は、全波整流回路33、可変抵抗43、波形変換回路
93、OR回路160 を通り、OR回路160の中のダイオ−
ド161 の出力側に調整用基準電流に対応した実効値又は
平均値の電圧信号が出力される。次にこの電圧信号はA
/D変換回路100 を介してアナログからディジタル信号
に変換され、マイクロコンピュータ110 に入力される。
マイクロコンピュータ110 は、A/D変換回路100 から
導出されたディジタル信号とROM190 に格納された調
整用基準値との差値(以下、差値という)をそのCPU
200 の演算処理手段200bにより算出する(ステップ502
)。又、CPU200 の上記演算処理手段200bはこの差
値に基づき調整用パルスのデューティ比を算出する(ス
テップ503 )。この調整用パルスのデューティ比決定基
準は表1の通りであり、マイクロコンピュ−タ110 内の
ROM190 に予め格納されている。
【0008】
【表1】
【0009】こうしてデュ−ティ比が決定された調整用
パルスは、CPU200 の信号発生手段200aにより出
(ステップ504 )され、マイクロコンピュータ110 の出
力ポート端子110aを介して、パルス出力端子180 に出力
される。図4はパルス周期を所定の一定値とした場合
の、差値とデューティ比の関係を示す調整用パルス出力
図である。ここにおいて、D=(差値/調整用基準値)
×100〔%〕とする。図4において、表1に基づいて
図4(1) はD<−0.5%(デュ−ティ比<0.5)の
場合、図4(2) は−0.5≦D+0.5%(デュ−テ
ィ比=0.5)の場合、図4(3) はD0.5%(デュ
−ティ比<0.5)の場合のそれぞれの調整用パルスの
出力状態図の一例を示す。この出力パルスの調整は、調
整用パルス出力端子180 に接続したオシロスコ−プ等視
認性を有する測定器により波形又はデュ−ティ比を計測
し(ステップ 505)、デュ−ティ比が0.5 になるように
可変抵抗43を調整する(ステップ 507)。誤差が無くな
るまで調整を継続する(ステップ 506)。この調整によ
り誤差がなくなれば、前記調整方法と同様に、全波整流
回路31、32について、おのおの調整用基準電流を入力し
調整する(ステップ 508)(ステップ 509)ことによ
り、三相全てについてA/D変換回路100 への入力調整
ができる。
【0010】なお、上記第一の動作例では、差値に基づ
く調整用パルスのデュ−ティ比決定において、差値が負
の方向に大きくなるとデュ−ティ比が小さくなり、差値
が正の方向に大きくなるとデュ−ティ比が大きくなるよ
うに設定したが、その逆に設定しても同様に実施でき
る。また、上記第一の動作例では、差値の実数値による
デュ−ティ比変化を設定したが、差値の絶対値が0であ
れば、デュ−ティ比も0に、差値が0より大きくなるに
従い、デュ−ティ比も大きくなるように設定しても同様
に実施できる。また、その逆に差値の絶対値が0であれ
ば、デュ−ティ比を1に、差値が0より大きくなるに従
い、デュ−ティ比を小さくなるように設定しても同様に
実施できる。また、上記第一の動作例では、差値に基づ
く調整用パルスのデュ−ティ比の決定は、表1において
9段階に区分されたが、この段階数は任意に設定しても
同様に実施できる。また、上記第一の動作例では、デュ
−ティ比間隔を0.125 に設定しているが、この間隔も任
意に設定しても同様に実施できる。
【0011】次に上記第一の動作例と異なり、出力パル
スの調整をデュ−ティ比の変化でなくパルストレインの
周波数の変化により調整する第二の動作例を説明する。
図5はマイクロコンピュ−タ110 の動作プログラムが調
作用パルス出力手段404 の出力の変化に応じてパルスト
レインの周波数の変化により調整を行う第二の動作例の
フロ−チャ−トを示す。調整用パルスの調整を行うに
は、先ず図1において、ある一相、たとえば全波整流回
路33の入力端子にのみ調整用基準電流を入力し、全波整
流回路31、32は無入力とする(ステップ601 )。このよ
うにすると、調整用基準電流に基づき、全波整流回路3
3、可変抵抗43、波形変換回路93によって、OR回路160
の中のダイオ−ド161 の出力側は調整用基準電流に対
応した実効値又は平均値の電圧信号が出力される。次に
この電圧信号はA/D変換回路100 を介してアナログか
らディジタル信号に変換され、マイクロコンピュータ11
0 に入力される。マイクロコンピュータ110 は、CPU
200 の演算処理手段200bにより差値を算出する(ステッ
プ602 )。又、CPU200 の上記演算処理手段200bは、
この差値に基づき調整用パルスの周波数を算出する(ス
テップ603 )。この調整用パルスの周波数決定基準は表
2の通りであり、マイクロコンピュ−タ内のROM190
に予め格納されている。
【0012】
【表2】
【0013】こうして周波数が決定された調整用パルス
は、CPU200 の信号発生手段200aにより出力(ステッ
プ604 )され、マイクロコンピュータ110 の出力ポート
端子110aを介して、パルス出力端子180 に出力される。
図6はパルスのデュ−ティ比を所定の一定値とした場合
の、前述の差値と周波数の関係を示す調整用パルス出力
図である。ここにおいて、D=(差値/調整用基準値)
×100〔%〕とする。図6において、表に基づいて
図6(1) は+1.5≦D+2.5%(周波数300H
z)の場合、図6(2) は−0.5≦D+0.5%(周
波数200Hz)の場合、図6(3) は−2.5≦D
1.5%(周波数100Hz)の場合のそれぞれの調整用
パルスの出力状態図の一例を示す。この出力パルスの調
整は、調整用パルス出力端子180 に接続したオシロスコ
−プ等視認性を有する測定器により波形又は周波数を計
測(ステップ605 )し、パルスの周波数が200〔Hz〕
になるように可変抵抗43を調整する(ステップ607
)。この調整は誤差が無くなるまで継続する(ステッ
プ606 )。この調整により誤差がなくなれば、前記調整
方法と同様に、全波整流回路31、32について、おのおの
調整用基準電流を入力し調整する(ステップ608 )(ス
テップ609 )ことにより、三相全てについてA/D変換
回路100への入力調整ができる。 この第二の動作例
は、差値に応じた周波数がパルス出力端子に導出される
ので、この端子にパルスモ−タ等を接続することにより
自動調整システムを構築することができる。
【0014】なお、上記第二の実施例では、差値に基づ
く調整用パルスの周波数決定において、差値が負の方向
に大きくなると周波数が低くなり、差値が正の方向に大
きくなると周波数が高くなるように設定した。しかしそ
の逆に設定しても同様に実施できる。また、上記第二の
実施例では、差値の実数値による周波数変化を設定し
た。しかし差値の絶対値が大きくなれば周波数が高くな
り、差値の絶対値が小さくなるに従い周波数も低くなる
ように設定しても同様に実施できる。また、その逆に差
値の絶対値が大きくなれば周波数が低くなり、差値が小
さくなるに従い周波数が高くなるように設定しても同様
に実施できる。また、上記第二の実施例では、差値に基
づく調整用パルスの周波数の決定は、表2において9段
階に区分されたが、この段階数は任意に設定しても同様
に実施できる。さらに、上記第二の実施例では、周波数
間隔を50〔Hz〕に設定しているが、この間隔は任意に設
定してもよい。
【0015】
【発明の効果】本発明によれば、回路遮断器に調整用パ
ルス出力手段を設けたことにより、アナログ電流の微小
な変化を、ディジタル化した周波数の変化という大きな
変化に変換できる。従って、調整に際して、視認性の向
上による調整の容易化、調整時間の短縮化が図られ、生
産効率の向上が得られるという効果がある。また、上記
アナログ電流の微小な変化を、ディジタル化した周波数
の変化に変換して、マスターのパルス発生器とパルス数
の比較をするようにした場合に誤差がパルス数の差とし
て表わされるため、その誤差をフィードバツクすること
により、自動調整装置の構築が容易に得られるという効
果がある。
【図面の簡単な説明】
【図1】本発明の一実施例を示す回路遮断器のブロック
回路図
【図2】図1の各部におけるマイクロコンピュ−タ110
のデュ−ティ比調整のための処理手順概要フロ−チャ−
【図3】図1のマイクロコンピュ−タ110 の内部のブロ
ック回路図
【図4】図2の調整用パルスの出力タイムチャ−ト図
【図5】図1の各部におけるマイクロコンピュ−タ110
の周波数調整のめのの処理手順概要フロ−チャ−ト
【図6】図5の調整用パルスの出力タイムチャ−ト図
【図7】従来の回路遮断器の例のブロック回路図
【符号の説明】
10 交流電路 21〜23 変流器 31〜33 全波整流回路 41〜43 可変抵抗 80 釈放型電磁引外し装置 91〜93 波形変換回路 100 A/D変換回路 101〜103 電源側端子 110 マイクロコンピュータ 110a 出力ポート 116 I/Oポート 120 サイリスタ 131〜133 ダイオード 140 ツェナーダイオード 150 時限発生回路 161〜163 ダイオード 170 入力調整用端子 180 パルス出力端子 190 ROM 200 CPU 200a 信号発生手段 200b 演算処理手段 201〜203 開離接点 301〜303 負荷側端子 400 過電流保護回路 401 電流センサ手段 402 調整手段 403 レベル判別手段 404 調整用パルス出力手段 405 時限発生手段

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】 交流電路内に設けられた回路遮断器であ
    って、 上記交流電路に流れる事故電流を検出する電流センサ手
    段と、操作者の操作により電流センサ手段の出力を調整する調
    整手段と、 上記調整手段の出力レベルを判別するレベル判別手段
    と、 上記レベル判別手段により判別された出力レベルに対応
    する限時動作を行う時限発生手段と、 基準レベルを格納する記憶手段と、 上記レベル判別手段により判別された出力レベルと、上
    記記憶手段に格納された基準レベルとの差値の、基準レ
    ベルに対する比で表される調整値を算出する演算処理手
    段と、 上記調整値の所定の範囲毎に定められたデューティ比を
    有する信号を発生する信号発生手段と、 上記信号発生手段により発生した信号を状態表示装置に
    出力する出力端子とを備え、 上記状態表示装置において上記デューティ比が上記調整
    値の所定の範囲毎に定められた値になるように、上記調
    整手段を調節することにより、回路遮断器の遮断レベル
    調整するように構成した、 ことを特徴とする回路遮断器。
  2. 【請求項2】 交流電路内に設けられた回路遮断器であ
    って、 上記交流電路に流れる事故電流を検出する電流センサ手
    段と、操作者の操作により電流センサ手段の出力を調整する調
    整手段と、 上記調整手段の出力レベルを判別するレベル判別手段
    と、 上記レベル判別手段により判別された出力レベルに対応
    する限時動作を行う時限発生手段と、 基準レベルを格納する記憶手段と、 上記レベル判別手段により判別された出力レベルと、上
    記記憶手段に格納された基準レベルとの差値の、基準レ
    ベルに対する比で表される調整値を算出する演算処理手
    段と、 上記調整値の所定の範囲毎に定められた周波数を有する
    信号を発生する信号発生手段と、 上記信号発生手段により発生した信号を状態表示装置に
    出力する出力端子とを備え、 上記状態表示装置において上記周波数が上記調整値の所
    定の範囲毎に定められた値になるように、上記調整手段
    を調節することにより、回路遮断器の遮断レベルを調節
    するように構成した、 ことを特徴とする回路遮断器。
JP19667492A 1992-07-23 1992-07-23 回路遮断器 Expired - Lifetime JP2890987B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19667492A JP2890987B2 (ja) 1992-07-23 1992-07-23 回路遮断器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19667492A JP2890987B2 (ja) 1992-07-23 1992-07-23 回路遮断器

Publications (2)

Publication Number Publication Date
JPH0644886A JPH0644886A (ja) 1994-02-18
JP2890987B2 true JP2890987B2 (ja) 1999-05-17

Family

ID=16361711

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19667492A Expired - Lifetime JP2890987B2 (ja) 1992-07-23 1992-07-23 回路遮断器

Country Status (1)

Country Link
JP (1) JP2890987B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4874480B2 (ja) * 2001-09-28 2012-02-15 三菱電機株式会社 回路遮断器の監視システム

Also Published As

Publication number Publication date
JPH0644886A (ja) 1994-02-18

Similar Documents

Publication Publication Date Title
JPH01227616A (ja) 固体トリップ装置
JPH0363295B2 (ja)
JPH0363297B2 (ja)
CA2168359C (en) Method and apparatus for rms current approximation
WO2020169765A1 (en) Method and apparatus for controlling a power supply to an electrical motor
JPH0363293B2 (ja)
EP0133968B1 (en) Solid state overcurrent detector
US4839770A (en) Control circuit with validity-determining arrangement
CN1052582C (zh) 用于具有三相导线和中线的电力系统的电路开断装置
US20030231449A1 (en) Circuit breaker for detecting overload
JP2890987B2 (ja) 回路遮断器
EP0300078A1 (en) Overcurrent detector and circuit breaker
KR20140003629A (ko) 전자식 회로 차단기
JPH08331748A (ja) 回路遮断器
CN111830404A (zh) 多功能断路器检测装置及方法
KR19990085704A (ko) 디지털 계전 계측장치
JPS62155720A (ja) 電子トリツプ回路遮断器用の信号調整回路
KR0157861B1 (ko) 전동기 보호계전기
JP2662566B2 (ja) 回路しや断器
SU1280667A1 (ru) Устройство дл защиты электродвигател от перегрузки
AU743303B2 (en) Method and apparatus for rms current approximation
SU1185255A1 (ru) Датчик активного (реактивного) тока
JPS6229962B2 (ja)
SU1403200A1 (ru) Устройство дл сигнализации обрыва в трехфазной сети переменного тока
SU890277A1 (ru) Устройство дл определени места короткого замыкани на лини х электропередачи