JP2871759B2 - Inverter device - Google Patents
Inverter deviceInfo
- Publication number
- JP2871759B2 JP2871759B2 JP1308804A JP30880489A JP2871759B2 JP 2871759 B2 JP2871759 B2 JP 2871759B2 JP 1308804 A JP1308804 A JP 1308804A JP 30880489 A JP30880489 A JP 30880489A JP 2871759 B2 JP2871759 B2 JP 2871759B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- switching element
- output
- level
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Circuit Arrangements For Discharge Lamps (AREA)
- Inverter Devices (AREA)
Description
【発明の詳細な説明】 [産業上の利用分野] 本発明は、インバータ装置に関するものであり、例え
ば放電灯を高周波点灯させる用途に適するものである。Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an inverter device, and is suitable for, for example, an application for lighting a discharge lamp at a high frequency.
[従来の技術] 従来例1 第4図は従来例の回路図である。以下、その回路構成
について説明する。直流電源V1には、スイッチング素子
Q1,Q2の直列回路が並列的に接続されている。各スイッ
チング素子Q1,Q2はパワーMOSFETよりなり、寄生の逆並
列ダイオードを有している。スイッチング素子Q2の両端
には、限流用のインダクタLと直流カット用のコンデン
サC2を介して、放電灯のよううな負荷RLが接続されてい
る。負荷RLには共振用のコンデンサC1が並列接続されて
いる。各スイッチング素子Q1,Q2は駆動回路DR1,DR2に
より交互にオン・オフ駆動される。これにより、インダ
クタLとコンデンサC1から成る共振回路には、略正弦波
の交流電流が流れ、コンデンサC1の両端に発生する交流
電圧が負荷RLに印加される。直流カット用のコンデンサ
C2の容量は、共振用のコンデンサC1の容量に比べて十分
に大きく設定されており、共振には寄与しない。定常状
態において、スイッチング素子Q1,Q2のオン期間が等し
い場合には、直流電源V1の1/2の電圧が直流カット用の
コンデンサC2に充電される。[Prior Art] Conventional Example 1 FIG. 4 is a circuit diagram of a conventional example. Hereinafter, the circuit configuration will be described. The DC power supply V 1, the switching element
The series circuits of Q 1 and Q 2 are connected in parallel. Each switching element Q 1 , Q 2 is composed of a power MOSFET and has a parasitic anti-parallel diode. At both ends of the switching element Q 2, via the capacitor C 2 for cutting direct current and inductor L of current limiting, the load R L is connected Do you like the discharge lamp. Capacitor C 1 for resonance is connected in parallel to the load R L. The switching elements Q 1 and Q 2 are alternately turned on and off by drive circuits DR 1 and DR 2 . Thus, the resonant circuit composed of inductor L and capacitor C 1, flows an alternating current of substantially sinusoidal AC voltage generated across the capacitor C 1 is applied to the load R L. DC cut capacitor
Capacity C 2 is set sufficiently larger than the capacitance of the capacitor C 1 for resonance, it does not contribute to the resonance. In the steady state, when the on-periods of the switching elements Q 1 and Q 2 are equal, half the voltage of the DC power supply V 1 is charged in the DC cut capacitor C 2 .
スイッチング素子Q1に流れる逆方向電流ID1は電流ト
ランスCT1を介して検出器ZD1により検出される。検出器
ZD1の出力電圧VZ1は、スイッチング素子Q1に逆方向電流
ID1が流れたときにのみ“Low"レベルとなる。同様に、
スイッチング素子Q2に流れる逆方向電流ID2は電流トラ
ンスCT2を介して検出器ZD2により検出される。検出器ZD
2の出力電圧VZ2は、スイッチング素子Q2に逆方向電流I
D2が流れたときにのみ“Low"レベルとなる。Reverse current I D1 flowing through the switching element Q 1 is detected by the detector ZD1 via a current transformer CT 1. Detector
Output voltage V Z1 of ZD1 is reverse current to the switching element Q 1
It goes low only when ID1 flows. Similarly,
Reverse current I D2 flowing through the switching element Q 2 is detected by the detector ZD2 through the current transformer CT 2. Detector ZD
The output voltage V Z2 of 2 is applied to the switching element Q 2 by the reverse current I.
It becomes “Low” level only when D2 flows.
発振器OSCの発振出力は分周器DIVにより分周され、そ
の第1の分周出力VD1はアンド回路AND1の一方の入力と
なり、第2の分周出力VD2はアンド回路AND2の一方の入
力となる。検出器ZD1,ZD2の出力電圧VZ1,VZ2は、それ
ぞれアンド回路AND2,AND1の他方の入力とされている。
アンド回路AND1,AND2の出力VA1,VA2はそれぞれ駆動回
路DR1,DR2を介してスイッチング素子Q1,Q2の制御電極
間に供給されている。The oscillation output of the oscillator OSC is frequency-divided by the frequency divider DIV, the first frequency-divided output V D1 is one input of the AND circuit AND1, and the second frequency-divided output V D2 is one input of the AND circuit AND2. Becomes The output voltages V Z1 and V Z2 of the detectors ZD1 and ZD2 are used as the other inputs of the AND circuits AND2 and AND1, respectively.
Output V A1, V A2 of the AND circuit AND1, AND2, respectively through the drive circuit DR1, DR2 is supplied between the control electrode of the switching element Q 1, Q 2.
スイッチング素子Q1に逆方向電流ID1が流れていると
きには、検出器ZD1の出力電圧VZ1が“Low"レベルとなる
ので、アンド回路AND2の出力VA2は“Low"レベルとな
り、スイッチング素子Q2はオンしない。同様に、スイッ
チング素子Q2に逆方向電流ID2が流れているときには、
検出器ZD2の出力電圧VZ2が“Low"レベルとなるので、ア
ンド回路AND1の出力VA1は“Low"レベルとなり、スイッ
チング素子Q1はオンしない。仮に、スイッチング素子Q1
(又はQ2)に逆方向電流ID1(又はID2)が流れていると
きに、他方のスイッチング素子Q2(又はQ1)がオンされ
ると、スイッチング素子Q1(又はQ2)の逆方向ダイオー
ドの逆回復時間が過ぎるまでは、両スイッチング素子
Q1,Q2が同時に順方向にオンすることになり、直流電源
V1が短絡されて過大な電流が流れる。第4図に示す回路
では、電流トランスCT1,CT2と検出器ZD1,ZD2及びアン
ド回路AND1,AND2よりなる同時オン防止回路を設けるこ
とによって、上述のような同時オンの現象を防止してい
る。When reverse current I D1 to the switching element Q 1 is flowing, the output voltage V Z1 detectors ZD1 becomes "Low" level, the output V A2 of the AND circuit AND2 becomes "Low" level, the switching element Q 2 does not turn on. Similarly, when the reverse current I D2 is flowing to the switching element Q 2 is,
Since the output voltage V Z2 detectors ZD2 becomes "Low" level, the output V A1 of the AND circuit AND1 becomes the "Low" level, the switching element Q 1 is not turned on. Suppose switching element Q 1
(Or Q 2) when reverse current I D1 (or I D2) is flowing, the other switching element Q 2 (or Q 1) is once turned on, the switching element to Q 1 (or Q 2) Until the reverse recovery time of the reverse diode expires, both switching elements
Q 1 and Q 2 are simultaneously turned on in the forward direction.
V 1 is short-circuited excessive current flows. In the circuit shown in FIG. 4, the simultaneous ON phenomenon described above is prevented by providing a simultaneous ON prevention circuit including current transformers CT 1 and CT 2 , detectors ZD 1 and ZD 2 and AND circuits AND 1 and AND 2. I have.
第5図は上記インバータ装置の発振周波数fと負荷RL
に印加される出力電圧VRLの関係を示す図である。負荷R
Lが接続されていない無負荷の状態においては、共振周
波数f0よりも高い周波数では、共振周波数fの上昇と
共に出力電圧VRLが降下し、共振周波数f0よりも高い周
波数では、共振周波数f0よりも低い周波数では、周波
数fの上昇と共に出力電圧VRLが上昇する。また、負荷R
Lが接続されている状態においては、共振周波数が無負
荷時の共振周波数f0よりも低くなり、共振曲線の傾斜
は緩やかとなる。負荷RLが放電灯である場合には、放電
灯の始動前と、始動時と、安定点灯時とで負荷RLのイン
ピーダンスが異なるので、放電灯の状態に応じて共振特
性も変化する。FIG. 5 shows the oscillation frequency f and load R L of the inverter device.
FIG. 4 is a diagram showing a relationship between output voltages VRL applied to the multiplexed circuit. Load R
In a no-load state where L is not connected, at a frequency higher than the resonance frequency f 0 , the output voltage V RL decreases as the resonance frequency f increases, and at a frequency higher than the resonance frequency f 0 , the resonance frequency f At a frequency lower than 0 , the output voltage VRL increases as the frequency f increases. Also, the load R
In the state where L is connected, the resonance frequency becomes lower than the no-load resonance frequency f 0 , and the slope of the resonance curve becomes gentle. When the load RL is a discharge lamp, the impedance of the load RL is different before the start of the discharge lamp, at the start, and at the time of stable lighting, so that the resonance characteristics also change according to the state of the discharge lamp.
ところで、共振周波数よりも高い周波数では、共振回
路の励振電圧、つまりスイッチング素子Q2の両端電圧に
対して、共振回路に流れる共振電流が遅れ位相となる遅
相モードで動作し、共振周波数よリも低い周波数では、
共振電流が進み位相となる進相モードで動作する。この
進相モードでは、スイッチング素子Q1(又はQ2)がオフ
する寸前に、逆方向ダイオードを介して逆方向電流ID1
(又はID2)が流れる。したがって、進相モードでは、
上述の同時オン防止回路が動作することになる。However, at frequencies higher than the resonant frequency, the excitation voltage of the resonant circuit, i.e. with respect to the voltage across the switching element Q 2, operating in slow mode resonance current flowing in the resonant circuit is delayed in phase, Li O resonance frequency Even at lower frequencies,
It operates in the advanced phase mode in which the resonance current is in the advanced phase. In this phase advance mode, just before the switching element Q 1 (or Q 2 ) is turned off, the reverse current I D1
(Or I D2 ) flows. Therefore, in the lead mode,
The above simultaneous ON prevention circuit operates.
第6図は第4図に示す回路の動作波形図であり、分周
器DIVの分周出力VD1,VD2と、インダクタLに流れる共
振電流IL、検出器ZD1,ZD2の出力電圧VZ1,VZ2、及びア
ンド回路AND1,AND2の出力電圧VA1,VA2の関係を示して
いる。第6図の左半分は同時オン防止回路が動作してい
ない場合、右半分は同時オン防止回路が動作している場
合の動作波形図である。FIG. 6 is an operation waveform diagram of the circuit shown in FIG. 4, in which the divided outputs V D1 and V D2 of the divider DIV, the resonance current I L flowing through the inductor L, and the output voltages V of the detectors ZD1 and ZD2. Z1, V Z2, and shows the relationship of the aND circuit AND1, the output of AND2 voltage V A1, V A2. The left half of FIG. 6 is an operation waveform diagram when the simultaneous ON prevention circuit is not operating, and the right half is an operation waveform diagram when the simultaneous ON prevention circuit is operating.
上述のように、進相モードの発振周波数では、同時オ
ン防止回路が動作するので、スイッチング素子Q1,Q2に
順方向電流IQ1,IQ2が流れる期間は発振器OSCで決まる
期間よりも短くなる。このため、十分なエネルギーを共
振回路に供給できなくなる。As described above, the simultaneous ON prevention circuit operates at the oscillation frequency in the phase advance mode, so that the period during which the forward currents I Q1 and I Q2 flow through the switching elements Q 1 and Q 2 is shorter than the period determined by the oscillator OSC. Become. For this reason, sufficient energy cannot be supplied to the resonance circuit.
従来例2 第7図は他の従来例の回路図である。この回路にあっ
ては、第1の単安定マルチバイブレータMV1の出力電圧V
D1を駆動回路DR1を介して第1のスイッチング素子Q1の
制御電極に供給すると共に、第2の単安定マルチバイブ
レータMV2の出力電圧VD2を駆動回路DR2を介して第2の
スイッチング素子Q2の制御電極に供給している。そし
て、第1の単安定マルチバイブレータMV1の出力電圧VD1
の立ち下がりで、第2の単安定マルチバイブレータMV2
をトリガーすると共に、第2の単安定マルチバイブレー
タMV2の出力電圧VD2の立ち下がりで、第1の単安定マル
チバイブレータMV1をトリガーしている。Conventional Example 2 FIG. 7 is a circuit diagram of another conventional example. In this circuit, the output voltage V of the first monostable multivibrator MV1 is
With the D1 is supplied to the first control electrode of the switching element Q 1 via a drive circuit DR1, the output voltage V D2 of the second monostable multivibrator MV2 via the drive circuit DR2 second switching element Q 2 Are supplied to the control electrodes. Then, the output voltage V D1 of the first monostable multivibrator MV1
At the falling edge of the second monostable multivibrator MV2
While triggering, at the falling edge of the output voltage V D2 of the second monostable multivibrator MV2, which triggers the first monostable multivibrator MV1.
第8図は上記回路の動作波形図である。スイッチング
素子Q1のオン期間を定める電圧VD1のパルス幅は単安定
マルチバイブレータMV1により決定され、スイッチング
素子Q2のオン期間を定める電圧VD2のパルス幅は単安定
マルチバイブレータMV2により決定されている。単安定
マルチバイブレータMV1とMV2のパルス幅は、必要に応じ
てアンバランスとなるように制御される。これにより、
直流カット用のコンデンサC2に分担される直流電圧が変
化し、負荷RLに供給される電力を制御できる。負荷RLが
放電灯である場合には、調光制御を行うことができる。FIG. 8 is an operation waveform diagram of the above circuit. The pulse width of the voltage V D1 for determining the ON period of the switching element Q 1 is determined by the monostable multivibrator MV1, the pulse width of the voltage V D2 for determining the ON period of the switching element Q 2 is being determined by the monostable multivibrator MV2 I have. The pulse widths of the monostable multivibrators MV1 and MV2 are controlled so as to be unbalanced as necessary. This allows
DC voltage is shared in the capacitor C 2 for cutting direct current is changed, it is possible to control the power supplied to the load R L. When the load RL is a discharge lamp, dimming control can be performed.
しかしながら、この従来例にあっては、発振周波数は
単安定マルチバイブレータMV1とMV2のパルス幅によって
決定されるので、負荷RLの状態が変化して進相モードと
なった場合には、スイッチング素子Q1,Q2の同時オンを
防止することはできない。However, this in the conventional example, the oscillation frequency is determined by the pulse width of the monostable multivibrator MV1 and MV2, when the state of the load R L becomes changed fast mode, the switching element It is not possible to prevent simultaneous turning on of Q 1 and Q 2 .
従来例3 第9図は別の従来例の回路図である。この回路にあっ
ては、発振器OSCの出力電圧V3を分周器DIVで分周し、そ
の第1の分周出力VD1を駆動回路DR1を介して第1のスイ
ッチング素子Q1の制御電極に供給しており、第2の分周
出力VD2を駆動回路DR2を介して第2のスイッチング素子
Q2の制御電極に供給している。発振器OSCは、汎用のタ
イマーIC(例えばシグネティックス社製のNE555)より
なるタイマー回路TMを備えている。このタイマー回路TM
は、抵抗R1とR2及びコンデンサC3の時定数で決まる矩形
波出力電圧V3を発振する無安定マルチバイブレータとし
て動作する。抵抗R1,R2は可変抵抗よりなり、矩形波出
力電圧V3が“High"レベルとなる期間と“Low"レベルと
なる期間を自由に設定可能としている。この発振器OSC
の出力電圧V3は、分周器DIVにおけるアンド回路AND1,AN
D2の一方の入力とされると共に、DフリップフロップFF
のクロック入力Cとされている。DフリップフロップFF
の否定出力はデータ入力Dに接続されている。したが
って、DフリップフロップFFの出力Qはクロック入力C
を1/2の周波数に分周した矩形波電圧となる。このDフ
リップフロップFFの出力Qと否定出力は、それぞれア
ンド回路AND1,AND2の他方の入力とされている。アンド
回路AND1,AND2の出力は、分周器DIVの第1及び第2の分
周出力VD1,VD2とされている。Conventional Example 3 FIG. 9 is a circuit diagram of another conventional example. In the this circuit, divided by the output voltage V 3 of the oscillator OSC divider DIV, a first control electrode of the switching element Q 1 and the first divided output V D1 through the driving circuit DR1 And the second divided output V D2 is supplied to the second switching element via the drive circuit DR2.
It is supplied to the control electrode of Q 2. The oscillator OSC includes a timer circuit TM including a general-purpose timer IC (for example, NE555 manufactured by Signatures Inc.). This timer circuit TM
Operates the resistor R 1 and R 2, and square-wave output voltage V 3 which is determined by the time constant of the capacitor C 3 as astable multivibrator oscillates. The resistors R 1 and R 2 are variable resistors, and can freely set a period during which the rectangular wave output voltage V 3 is at “High” level and a period during which the rectangular wave output voltage V 3 is at “Low” level. This oscillator OSC
The output voltage V 3 of the AND circuit AND1 and AN in the frequency divider DIV
One input of D2 and D flip-flop FF
Clock input C. D flip-flop FF
Is connected to the data input D. Therefore, the output Q of the D flip-flop FF is the clock input C
Is a rectangular wave voltage obtained by dividing the frequency of the signal into a half frequency. The output Q and the negative output of the D flip-flop FF are used as the other inputs of the AND circuits AND1 and AND2, respectively. The outputs of the AND circuits AND1 and AND2 are the first and second divided outputs V D1 and V D2 of the divider DIV.
第10図は上記回路の動作波形図である。VTは発振器OS
Cにおける抵抗R1,R2の接続点の電圧であり、V3は発振
器OSCの出力電圧、VD1,VD2は分周器DIVの第1及び第2
の分周出力である。第10図の左半分に示すように、発振
器OSCの出力電圧V3が“Low"レベルである期間が短い場
合には、第1及び第2の分周出力VD1,VD2が共に“Low"
レベルである期間、つまりスイッチング素子Q1,Q2が共
にオフとなる期間(デッドオフタイム)は短い。したが
って、共振回路には十分なエネルギーを供給することが
できる。ところで、進相モードにおいては、スイッチン
グ素子Q1,Q2の同時オンを防止するために、第10図の右
半分に示すように、デッドオフタイムを長くする必要が
ある。したがって、進相モードにおいては、共振回路に
十分なエネルギーを供給することができなくなる。FIG. 10 is an operation waveform diagram of the above circuit. V T is the oscillator OS
C is the voltage at the connection point of the resistors R 1 and R 2 , V 3 is the output voltage of the oscillator OSC, and V D1 and V D2 are the first and second dividers DIV.
Is the divided output of As shown in the left half of FIG. 10, the output voltage V 3 of the oscillator OSC "Low" when a is period is short levels, first and second divided output V D1, V D2 are both "Low "
The level period, that is, the period during which both the switching elements Q 1 and Q 2 are off (dead-off time) is short. Therefore, sufficient energy can be supplied to the resonance circuit. Incidentally, in the phase advance mode, it is necessary to lengthen the dead-off time as shown in the right half of FIG. 10 in order to prevent the switching elements Q 1 and Q 2 from being simultaneously turned on. Therefore, in the phase advance mode, sufficient energy cannot be supplied to the resonance circuit.
[発明が解決しようとする課題] 上述のように、従来例にあっては、共振型のインバー
タ装置において、共振回路の共振周波数よりも発振周波
数が低い場合には、共振回路の励振電圧よりも共振電流
の位相が進み位相となる進相モードで動作し、この進相
モードではスイッチング素子の同時オンが生じるという
問題があった。そして、このスイッチング素子の同時オ
ンを防止するために、従来例3のように、デッドオフタ
イムを長く設定したり、従来例1のように、一方のスイ
ッチング素子の逆方向電流が流れ終わるまで、他方のス
イッチング素子のオンを禁止するという対策を講じた場
合には、スイッチング素子のオン期間が短くなり、共振
回路に十分なエネルギーを供給できなくなるという問題
があった。[Problems to be Solved by the Invention] As described above, in the conventional example, when the oscillation frequency is lower than the resonance frequency of the resonance circuit in the resonance-type inverter device, the resonance voltage is lower than the excitation voltage of the resonance circuit. The resonance current operates in a phase advance mode in which the phase is advanced, and there is a problem that the switching elements are simultaneously turned on in this phase advance mode. In order to prevent the switching elements from being simultaneously turned on, a long dead-off time is set as in Conventional Example 3, or until the reverse current of one of the switching elements stops flowing as in Conventional Example 1. If a countermeasure is taken to prohibit the ON of the other switching element, the ON period of the switching element becomes short, and there is a problem that sufficient energy cannot be supplied to the resonance circuit.
本発明はこのよう点に鑑みてなされたものであり、そ
の目的とするところは、共振型のインバータ装置におい
て、スイッチング素子の同時オンを確実に防止しなが
ら、共振回路に十分なエネルギーを供給することを可能
として安定した動作を実現することにある。The present invention has been made in view of the above, and an object of the present invention is to supply sufficient energy to a resonance circuit while reliably preventing simultaneous ON of switching elements in a resonance type inverter device. And to realize a stable operation.
[課題を解決するための手段] 本発明にあっては、上記の課題を解決するために、第
1図に示すように、逆方向電流を阻止しない第1及び第
2のスイッチング素子Q1,Q2の直列回路を直流電源V1に
並列的に接続し、第1及び第2のスイッチング素子Q1,
Q2を交互にオン・オフ駆動する駆動回路DR1,DR2を備
え、インダクタLとコンデンサC1及び負荷RLを含み第1
及び第2のスイッチング素子Q1,Q2の接続点に得られる
電圧により励振される共振回路を備えるインバータ装置
において、一方のスイッチング素子Q1が順方向電流を阻
止する状態となったときに、共振回路から当該一方のス
イッチング素子Q1に逆方向電流が流れている状態では他
方のスイッチング素子Q2は順方向電流を阻止する状態と
し、共振回路から当該他方のスイッチング素子Q2に逆方
向電流が流れる状態となってから一定期間、当該他方の
スイッチング素子Q2が順方向電流を通過する状態となる
ように、両スイッチング素子Q1,Q2を制御する制御回路
を設けたことを特徴とするものである。[Means for Solving the Problems] In the present invention, in order to solve the above-mentioned problems, as shown in FIG. 1, first and second switching elements Q 1 , a series circuit Q 2 'in parallel connected to the DC power supply V 1, first and second switching elements Q 1,
A drive circuit DR 1, DR 2 for driving on and off Q 2 alternately, first comprises an inductor L and a capacitor C 1 and the load R L 1
And an inverter device including a resonance circuit excited by a voltage obtained at a connection point between the second switching elements Q 1 and Q 2 , when one of the switching elements Q 1 is in a state of blocking a forward current, in the other switching element Q 2 is a state in which reverse current to the switching element Q 1 one of the from the resonant circuit is flowing to the state to block the forward current, reverse current from the resonance circuit to the other switching element Q 2 And a control circuit for controlling the two switching elements Q 1 and Q 2 so that the other switching element Q 2 is in a state of passing the forward current for a certain period after the current flows. Is what you do.
なお、上記の説明においては、一方のスイッチング素
子がQ1で、他方のスイッチング素子がQ2としているが、
逆の場合も含んでおり、一方のスイッチング素子がQ2の
ときには、他方のスイッチング素子はQ1である。In the above description, one switching element is Q 1 and the other switching element is Q 2 ,
In the opposite case also includes, when one switching element is Q 2 are other switching element is Q 1.
[作用] 本発明にあっては、このように、共振型のインバータ
装置において、一方のスイッチング素子Q1が順方向電流
を阻止する状態となったときに、共振回路から当該一方
のスイッチング素子Q1に逆方向電流が流れている状態で
は他方のスイッチング素子Q2は順方向電流を阻止する状
態としたので、2つのスイッチング素子Q1,Q2が同時に
オンするような不都合は生じない。また、共振回路から
他方のスイッチング素子Q2に逆方向電流が流れる状態と
なってから一定期間、当該他方のスイッチング素子Q2が
順方向電流を通過する状態となるようにしたから、共振
回路には十分なエネルギーを供給することができる。In the [Operation] The present invention thus, in resonance type inverter device, when one of the switching element Q 1 is a condition that has prevented the forward current, the resonant circuit one of the switching elements Q since the state in which the reverse current flows to one other switching element Q 2 and a state of blocking the forward current, the two switching elements Q 1, Q 2 does not occur inconvenience such as to be turned on simultaneously. Further, a predetermined period from a state where a reverse current flows from the resonant circuit to the other of the switching element Q 2, because the other switching element Q 2 is set to be a state of passing through the forward current, the resonant circuit Can supply enough energy.
なお、上記一定期間は、共振回路に流れる共振電流が
反転するタイミングに開始しても良いし、そのタイミン
グよりも少し遅れたタイミングに開始しても良い。The certain period may be started at a timing when the resonance current flowing through the resonance circuit is inverted, or may be started at a timing slightly delayed from the timing.
[実施例1] 第1図は本発明の第1実施例の回路図である。以下、
その回路構成について説明する。直流電源V1とスイッチ
ング素子Q1,Q2、インダクタL、コンデンサC1,C2及び
負荷RLを含む主回路の構成は、第4図に示した従来例と
同様であるので、重複する説明は省略する。本実施例で
は、共振回路に流れる電流ILを電流トランスCTを介して
検出器Z1,Z2により検出している。スイッチング素子Q1
順方向電流が流れているとき、又はスイッチング素子Q2
に逆方向電流が流れているときには、電流ILは第1図の
矢印に示す方向に流れる。このとき、検出器Z1の出力電
圧VZ1が“High"レベルとなる。また、スイッチング素子
Q2に順方向電流が流れているとき、又はスイッチング素
子Q1に逆方向電流が流れているときには、電流ILは第1
図の矢印に示す方向とは逆方向に流れる。このとき、検
出器Z2の出力VZ2が“High"レベルとなる。検出器Z1,Z2
の出力VZ1,VZ2は、それぞれアンド回路AND4,AND3の第
1の入力となっている。後述のDフリップフロップFFの
出力Qは、アンド回路AND4の第2の入力とされると共
に、否定回路INV1を介してアンド回路AND3の第2の入力
とされている。また、DフリップフロップFFの否定出力
は、アンド回路AND3の第3の入力とされると共に、否
定回路INV2を介してアンド回路AND4の第3の入力とされ
ている。アンド回路AND3,AND4の出力VA1,VA2はオア回
路ORに入力されている。オア回路の出力V0は単安定マル
チバイブレータMMのトリガー入力とされている。単安定
マルチバイブレータMMは、トリガー入力が立ち上がる
と、所定パルス幅の出力VMを発生する。この出力VMは、
アンド回路AND1,AND2の一方の入力とされると共に、否
定回路INV3を介してDフリップフロップFFのクロック入
力Cとされている。DフリップフロップFFの否定出力
はデータ入力Dに接続されている。これにより、Dフリ
ップフロップFFの出力Q及び否定出力には、クロック
入力Cを1/2の周波数に分周した出力VF2,VF1が得られ
る。これらの出力VF1,VF2はアンド回路AND1,AND2の他
方の入力とされている。そして、アンド回路AND1,AND2
の出力VD1,VD2は、それぞれ駆動回路DR1,DR2を介して
スイッチング素子Q1,Q2の制御電極に供給されている。Embodiment 1 FIG. 1 is a circuit diagram of a first embodiment of the present invention. Less than,
The circuit configuration will be described. Since the DC power source V 1 and the switching element Q 1, Q 2, the inductor L, and configuration of the main circuit including a capacitor C 1, C 2 and the load R L, which is similar to that in the conventional example shown in FIG. 4, overlaps Description is omitted. In this embodiment, it is detected by the detector Z 1, Z 2 via a current transformer CT current I L flowing in the resonant circuit. Switching element Q 1
When a forward current is flowing, or when switching element Q 2
To when a reverse current flows, the current I L flows in the direction indicated by an arrow in Figure 1. At this time, the output voltage V Z1 of the detector Z 1 becomes “High” level. Switching element
When the Q 2 forward current is flowing, or when the switching element Q 1 is reverse current flows, the current I L is first
It flows in the direction opposite to the direction indicated by the arrow in the figure. At this time, the output V Z2 of the detector Z 2 becomes “High” level. Detector Z 1, Z 2
The outputs V Z1 and V Z2 are the first inputs of AND circuits AND4 and AND3, respectively. An output Q of a D flip-flop FF to be described later is used as a second input of the AND circuit AND4 and is also used as a second input of the AND circuit AND3 via the NOT circuit INV1. Further, the negative output of the D flip-flop FF is used as the third input of the AND circuit AND3, and is also used as the third input of the AND circuit AND4 via the negative circuit INV2. The outputs V A1 and V A2 of the AND circuits AND3 and AND4 are input to the OR circuit OR. Output V 0 which OR circuit is the trigger input of the monostable multivibrator MM. Monostable multivibrator MM is the trigger input rises, generates an output V M of a predetermined pulse width. This output V M is
The input is one of the inputs of AND circuits AND1 and AND2, and the clock input C of the D flip-flop FF via the NOT circuit INV3. The negative output of the D flip-flop FF is connected to the data input D. As a result, outputs V F2 and V F1 obtained by dividing the clock input C to a half frequency are obtained as the output Q and the negative output of the D flip-flop FF. These outputs V F1 and V F2 are used as the other inputs of the AND circuits AND1 and AND2. And AND circuits AND1, AND2
The outputs V D1 and V D2 are supplied to the control electrodes of the switching elements Q 1 and Q 2 via the drive circuits DR1 and DR2, respectively.
第2図は本実施例の動作波形図であり、共振回路に流
れる電流ILと、検出器Z1,Z2の出力VZ1,VZ2、アンド回
路AND1,AND2の出力VD1,VD2、DフリップフロップFFの
出力VF1,VF2、アンド回路AND3,AND4の出力VA1,VA2、
オア回路ORの出力V0及び単安定マルチバイブレータMMの
出力VMの関係を示している。同図の左半分はスイッチン
グ素子Q1,Q2を駆動するための出力VD1,VD2よりも電流
ILが遅れて反転する場合の動作波形図であり、右半分は
スイッチング素子Q1,Q2を駆動するための出力VD1,VD2
よりも電流ILが先に反転する場合の動作波形図である。Figure 2 is an operation waveform diagram of the present embodiment, a current I L flowing in the resonant circuit, the detector Z1, Z2 output of V Z1, V Z2, AND circuit AND1, the output V D1 of AND2, V D2, D The outputs V F1 and V F2 of the flip-flop FF, the outputs V A1 and V A2 of the AND circuits AND3 and AND4,
Shows the relationship between the output V M of the output V 0 and the monostable multivibrator MM of the OR circuit OR. The left half of the figure is more current than outputs V D1 and V D2 for driving switching elements Q 1 and Q 2.
Is an operation waveform diagram in the case where I L is delayed inverted, the switching element is half right Q 1, the output V for driving the Q 2 D1, V D2
FIG. 9 is an operation waveform diagram in a case where current IL is reversed first.
第2図に示すように、単安定マルチバイブレータMM
は、オア回路ORの出力V0の立ち上がりでトリガーされ
る。そして、この単安定マルチバイブレータMMの出力VM
が立ち下がると、否定回路INV3の出力が立ち上がるの
で、DフリップフロップFFの出力が反転する。今、Dフ
リップフロップFFの出力VF1が“High"レベルから“Low"
レベルに反転し、出力VF2が“Low"レベルから“High"レ
ベルに反転したとすると、アンド回路AND1の出力VDは、
単安定マルチバイブレータMMの出力VMの立ち下がりのタ
イミングで、“High"レベルから“Low"レベルに変化す
る。このとき、第2図の左半分の動作波形図に示すよう
に、電流ILが正方向(第1図の矢印で示す方向)に流れ
ている場合には、スイッチング素子Q2に逆方向電流が流
れていることになるので、遅相モードであり、スイッチ
ング素子Q2に直ちにオン信号を与えても同時オンは生じ
ない。電流ILが正方向に流れている場合には、検出器Z1
の出力VZ1は“High"レベルであるので、アンド回路AND4
の出力は“High"レベルとなり、オア回路ORを介して単
安定マルチバイブレータMMがトリガーされる。これによ
って、単安定マルチバイブレータMMの出力VMが一定期間
は“High"レベルとなり、その間、アンド回路AND2の出
力VD2が“High"レベルとなって、スイッチング素子Q2に
オン信号が与えられる。As shown in FIG. 2, the monostable multivibrator MM
Is triggered by the rise of the output V 0 which OR circuit OR. And the output V M of this monostable multivibrator MM
Falls, the output of the NOT circuit INV3 rises, and the output of the D flip-flop FF is inverted. Now, the output V F1 of the D flip-flop FF changes from “High” level to “Low”.
Inverted level, when inverted to "High" level from the output V F2 is "Low" level, the output V D of the AND circuit AND1,
In the timing of the fall of the output V M of the monostable multivibrator MM, changes to "High" level to "Low" level. At this time, as shown in the operational waveform diagram of the left half of FIG. 2, when the current I L flows in the forward direction (the direction indicated by the arrow in FIG. 1) is reverse current to the switching element Q 2 it means that is flowing, a slow mode, the simultaneous oN does not occur can give an immediate on signal to the switching element Q 2. If the current I L is flowing in the positive direction, the detector Z 1
Since the output V Z1 is at the “High” level, the AND circuit AND4
Becomes "High" level, and the monostable multivibrator MM is triggered via the OR circuit OR. Thereby, the output V M is a fixed period of the monostable multivibrator MM becomes "High" level, while the output V D2 of the AND circuit AND2 becomes a "High" level, the on signal is applied to the switching element Q 2 .
一方、第2図の右半分の動作波形図に示すように、ア
ンド回路AND1の出力VD1が“High"レベルから“Low"レベ
ルに変化したときに、電流ILが負方向(第1図の矢印と
は反対方向)に流れている場合には、スイッチング素子
Q1に逆方向電流が流れていることになるので、進相モー
ドであり、スイッチング素子Q2に直ちにオン信号を与え
ると、同時オンの現象が生じる。電流ILが負方向に流れ
ている場合には、検出器Z1の出力VZ1は“Low"レベルで
あるので、アンド回路AND4の出力は“Low"レベルとな
り、単安定マルチバイブレータMMはトリガーされない。
その後、電流ILの方向が負方向から正方向に反転する
と、検出器Z1の出力VZ1は“High"レベルとなるので、こ
のタイミングでアンド回路AND4の出力は“High"レベル
となり、単安定マルチバイブレータMMがトリガーされ
る。これによって、単安定マルチバイブレータMMの出力
VMが一定期間は“High"レベルとなり、その間、アンド
回路AND2の出力VD2が“High"レベルとなって、スイッチ
ング素子Q2にオン信号が与えられる。このオン信号は、
電流ILが負方向から正方向に反転する瞬間に立ち上がる
ので、スイッチング素子Q2の実質的なオン期間は十分に
長く確保されるものであり、したがって、共振回路に十
分なエネルギーを供給することができる。On the other hand, as shown in the operational waveform diagram of the right half of FIG. 2, when the changed output V D1 of the AND circuit AND1 is from "High" level to the "Low" level, current I L in the negative direction (Fig. 1 If the flow is in the direction opposite to the arrow of
It means that the reverse current is flowing in the Q 1, a phase advance mode, given immediately on signal to the switching element Q 2, the phenomenon of co-on occurs. Because when the current I L flows in the negative direction, the output V Z1 of the detector Z 1 is a "Low" level, the output of the AND circuit AND4 becomes "Low" level, the monostable multivibrator MM is triggered Not done.
Thereafter, when the direction of the current I L is inverted from a negative direction to a positive direction, the detector output V Z1 of Z 1 becomes "High" level, the output of the AND circuit AND4 at this timing becomes "High" level, a single The stable multivibrator MM is triggered. This allows the output of the monostable multivibrator MM
V M is a period of time becomes a "High" level, while the output V D2 of the AND circuit AND2 becomes a "High" level, the on signal is applied to the switching element Q 2. This ON signal is
Since rises the moment the current I L is reversed from a negative direction to a positive direction, substantially on-period of the switching element Q 2 are intended to be secured sufficiently long, therefore, possible to supply sufficient energy to the resonant circuit Can be.
以上の動作は、スイッチング素子Q2がオンされるタイ
ミングを、アンド回路AND4と検出器Z1により制御する場
合について説明したが、スイッチング素子Q1がオンされ
るタイミングをアンド回路AND3と検出器Z2により制御す
る場合にも同様に成り立つことは言うまでもない。The above operation timing of the switching element Q 2 is turned on, a case has been described in which the control by the AND circuit AND4 and detector Z1, the detector Z2 the timing of switching element Q 1 is turned on and the AND circuit AND3 It goes without saying that the same holds when controlling.
このように、本実施例にあっては、一方のスイッチン
グ素子Q1(又はQ2)がオフしたときに、他方のスイッチ
ング素子Q2(又はQ1)に逆方向電流が流れる状態となっ
てから、当該他方のスイッチング素子Q2(又はQ1)に一
定期間のオフ信号を与えるようにしたので、2つのスイ
ッチング素子Q1,Q2が同時にオンすることはなく、しか
も各スイッチング素子Q1,Q2のオン期間は十分に長く確
保できるので、共振回路に十分なエネルギーを供給する
ことができるものである。As described above, in the present embodiment, when one switching element Q 1 (or Q 2 ) is turned off, a reverse current flows to the other switching element Q 2 (or Q 1 ). Therefore, an off signal for a certain period is given to the other switching element Q 2 (or Q 1 ), so that the two switching elements Q 1 and Q 2 do not turn on at the same time, and each switching element Q 1 since the oN period of Q 2 is can be secured sufficiently long, it is capable of supplying sufficient energy to the resonant circuit.
[実施例2] 第3図は本発明の第2実施例の回路図である。以下、
その回路構成について説明する。直流電源V1とスイッチ
ング素子Q1,Q2、インダクタL、コンデンサC1,C2及び
負荷RLを含む主回路の構成は、第4図に示した従来例と
同様であるので、重複する説明は省略する。また、第4
図に示す従来例と同様に、スイッチング素子Q1に流れる
逆方向電流は電流トランスCT1を介して検出器ZD1により
検出され、この検出器ZD1の出力は、スイッチング素子Q
1に逆方向電流が流れたときにのみ“Low"レベルとな
る。同様に、スイッチング素子Q2に流れる逆方向電流は
電流トランスCT2を介して検出器ZD2により検出され、こ
の検出器ZD2の出力は、スイッチング素子Q2に逆方向電
流が流れたときにのみ“Low"レベルとなる。Embodiment 2 FIG. 3 is a circuit diagram of a second embodiment of the present invention. Less than,
The circuit configuration will be described. Since the DC power source V 1 and the switching element Q 1, Q 2, the inductor L, and configuration of the main circuit including a capacitor C 1, C 2 and the load R L, which is similar to that in the conventional example shown in FIG. 4, overlaps Description is omitted. Also, the fourth
Similar to the conventional example shown in FIG reverse current flowing through the switching element Q 1 is detected by the detector ZD1 through the current transformer CT1, the output of the detector ZD1 the switching elements Q
It becomes “Low” level only when a reverse current flows to 1 . Similarly, the reverse current flowing through the switching element Q 2 is detected by the detector ZD2 through the current transformer CT2, the output of the detector ZD2 only when a reverse current flows through the switching element Q 2 "Low "Become a level.
本実施例にあっては、第4図に示す従来例の発振器OS
Cに代えて、単安定マルチバイブレータMMを使用してい
る。この単安定マルチバイブレータMMの出力は、アンド
回路AND1,AND2の一方の入力とされると共に、否定回路I
NVを介してDフリップフロップFFのクロック入力Cとさ
れている。DフリップフロップFFの否定出力はデータ
入力Dに接続されている。これにより、Dフリップフロ
ップFFの出力Q及び否定出力には、クロック入力Cを
1/2の周波数に分周した出力が得られる。これらの出力
はアンドオ回路AND5,AND6の一方の入力とされている。
アンド回路AND5,AND6の他方の入力には、それぞれ検出
器ZD2,ZD1の出力が供給されている。アンド回路AND5,AN
D6の出力は、それぞれアンド回路AND1,AND2の他方の入
力とされると共に、オア回路ORを介して単安定マルチバ
イブレータMMのトリガー入力とされている。そして、ア
ンド回路AND1,AND2の出力は、それぞれ駆動回路DR1,DR2
を介してスイッチング素子Q1,Q2の制御電極に供給され
ている。In this embodiment, the conventional oscillator OS shown in FIG.
In place of C, a monostable multivibrator MM is used. The output of this monostable multivibrator MM is used as one input of AND circuits AND1 and AND2,
The clock input C of the D flip-flop FF is provided via the NV. The negative output of the D flip-flop FF is connected to the data input D. As a result, the clock input C is connected to the output Q and the negative output of the D flip-flop FF.
An output divided into 1/2 frequency is obtained. These outputs are used as one input of the AND circuits AND5 and AND6.
The outputs of the detectors ZD2 and ZD1 are supplied to the other inputs of the AND circuits AND5 and AND6, respectively. AND circuit AND5, AN
The output of D6 is used as the other input of the AND circuits AND1 and AND2, and is used as the trigger input of the monostable multivibrator MM via the OR circuit OR. The outputs of the AND circuits AND1 and AND2 are connected to the drive circuits DR1 and DR2, respectively.
Is supplied to the control electrodes of the switching elements Q 1 , Q 2 through the switch.
以下、本実施例の動作について説明する。単安定マル
チバイブレータMMは、オア回路ORの出力の立ち上がりで
トリガーされる。そして、一定期間が経過して、この単
安定マルチバイブレータMMの出力が立ち下がると、否定
回路INVの出力が立ち上がるので、DフリップフロップF
Fの出力が反転する。今、DフリップフロップFFの否定
出力が“High"レベルから“Low"レベルに反転し、出
力Qが“Low"レベルから“High"レベルに反転したとす
ると、アンド回路AND1の出力は、単安定マルチバイブレ
ータMMの出力VMの立ち下がりのタイミングで、“High"
レベルから“Low"レベルに変化する。このため、スイッ
チング素子Q1は順方向電流を阻止する状態となるが、こ
のとき、スイッチング素子Q2に逆方向電流が流れていれ
ば、遅相モードであり、スイッチング素子Q2に直ちにオ
ン信号を与えても同時オンは生じない。この場合には、
検出器ZD1の出力は“High"レベルであるので、アン回路
AND6の出力は“High"レベルとなり、オア回路ORを介し
て単安定マルチバイブレータMMがトリガーされる。これ
によって、単安定マルチバイブレータMMの出力が一定期
間は“High"レベルとなり、その間、アンド回路AND2の
出力が“High"レベルとなって、スイッチング素子Q2に
オン信号が与えられる。Hereinafter, the operation of the present embodiment will be described. The monostable multivibrator MM is triggered by the rising edge of the output of the OR circuit OR. When the output of the monostable multivibrator MM falls after a certain period of time, the output of the NOT circuit INV rises.
The output of F is inverted. Now, assuming that the negative output of the D flip-flop FF is inverted from “High” level to “Low” level and the output Q is inverted from “Low” level to “High” level, the output of the AND circuit AND1 becomes monostable. at the falling edge of the timing of the output V M of the multivibrator MM, "High"
It changes from level to “Low” level. Therefore, the switching element Q 1 is becomes a state to block forward current, this time, if the reverse current flows through the switching element Q 2, a slow mode, immediately on signal to the switching element Q 2 Does not occur at the same time. In this case,
Since the output of detector ZD1 is at “High” level,
The output of AND6 becomes “High” level, and the monostable multivibrator MM is triggered via the OR circuit OR. Thus, the output is a certain period of the monostable multivibrator MM becomes "High" level, while the output of the AND circuit AND2 becomes a "High" level, the on signal is applied to the switching element Q 2.
一方、上述のように、アンド回路AND1の出力が“Hig
h"レベルから“Low"レベルに変化したときに、スイッチ
ング素子Q1に逆方向電流が流れている場合には、進相モ
ードであり、スイッチング素子Q2に直ちにオン信号を与
えると、同時オンの現象が生じる。この場合には、検出
器ZD1の出力は“Low"レベルであるので、アンド回路AND
6の出力は“Low"レベルとなり、単安定マルチバイブレ
ータMMはトリガーされない。その後、スイッチング素子
Q1の逆方向電流が停止し、他方のスイッチング素子Q2に
逆方向電流が流れる状態となると、検出器ZD1の出力は
“High"レベルとなるので、このタイミングでアンド回
路AND6の出力は“High"レベルとなり、単安定マルチバ
イブレータMMがトリガーされる。これによって、単安定
マルチバイブレータMMの出力が一定期間は“High"レベ
ルとなり、その間、アンド回路AND2の出力が“High"レ
ベルとなって、スイッチング素子Q2にオン信号が与えら
れる。このオン信号は、共振回路からの逆方向電流がス
イッチング素子Q1からスイッチング素子Q2に引き継がれ
る瞬間、つまり共振電流が反転する瞬間に開始するの
で、スイッチング素子Q2の実質的なオン期間は十分に長
く確保されるものであり、したがって、共振回路に十分
なエネルギーを供給することができる。On the other hand, as described above, the output of the AND circuit AND1 is “Hig
When changes to Low "level" level "h, when a reverse current flows through the switching element Q 1 is a phase advance mode, given immediately on signal to the switching element Q 2, the simultaneous ON In this case, since the output of the detector ZD1 is at the “Low” level, the AND circuit AND
The output of 6 becomes “Low” level, and the monostable multivibrator MM is not triggered. Then the switching element
Reverse current stops of Q 1, if a state in which flows the other reverse current to the switching element Q 2, the output of the detector ZD1 becomes "High" level, the output of the AND circuit AND6 at this timing " It becomes High level, and the monostable multivibrator MM is triggered. Thus, the output is a certain period of the monostable multivibrator MM becomes "High" level, while the output of the AND circuit AND2 becomes a "High" level, the on signal is applied to the switching element Q 2. This ON signal is, at the moment when the reverse current from the resonance circuit is taken over from the switching element Q 1 to the switching element Q 2, i.e. since the moment a resonant current reverses, substantial on-period of the switching element Q 2 is This is ensured for a sufficiently long time, so that sufficient energy can be supplied to the resonance circuit.
以上の動作は、スイッチング素子Q2がオンされるタイ
ミングを、アンド回路AND6と検出器ZD1により制御する
場合について説明したが、スイッチング素子Q1がオンさ
れるタイミングをアンド回路AND5と検出器ZD2により制
御する場合にも同様に成り立つことは言うまでもない。The above operation timing of the switching element Q 2 is turned on, a case has been described in which the control by the AND circuit AND6 and detector ZD1, the detector ZD2 the timing of switching element Q 1 is turned on and the AND circuit AND5 It goes without saying that the same holds when controlling.
なお、本発明において、スイッチング素子Q1,Q2はパ
ワーMOSFETに限定されるものではなく、バイポーラトラ
ンジスタに逆並列ダイオードを付加したものでも良く、
一般に逆方向電流を阻止しない半導体スイッチ素子であ
れば使用できる。In the present invention, the switching elements Q 1 and Q 2 are not limited to power MOSFETs, but may be bipolar transistors to which anti-parallel diodes are added.
Generally, any semiconductor switch element that does not block reverse current can be used.
また、インバータ装置の回路構成についても、実施例
で例示したような変形ハーフブリッジ回路には限定され
ず、ハーフブリッジ回路やフルブリッジ回路等であって
も良く、共振型のインバータ装置であれば、本発明を適
用できる。ここで、フルブリッジ回路とは、第1及び第
2のスイッチング素子の直列回路と、第3及び第4のス
イッチング素子の直列回路が、直流電源に並列的に接続
され、第1及び第2のスイッチング素子の接続点と第3
及び第4のスイッチング素子の接続点との間に負荷を含
むLC共振回路が接続された回路であり、LC共振回路に交
互に逆極性の電圧が印加されるように、第3のスイッチ
ング素子は第2のスイッチング素子と同時にオン・オフ
され、第4のスイッチング素子は第1のスイッチング素
子と同時にオン・オフされる。また、ハーフブリッジ回
路とは、フルブリッジ回路における第3及び第4のスイ
ッチング素子をそれぞれコンデンサに置き換えた回路で
ある。Also, the circuit configuration of the inverter device is not limited to the modified half-bridge circuit as exemplified in the embodiment, but may be a half-bridge circuit or a full-bridge circuit, or the like. The present invention can be applied. Here, the full bridge circuit is a series circuit of the first and second switching elements and a series circuit of the third and fourth switching elements connected in parallel to a DC power supply, and the first and second switching elements are connected in parallel. Switching element connection point and third
And a connection point between the fourth switching element and a connection point of the fourth switching element. The third switching element is a circuit in which a reverse polarity voltage is alternately applied to the LC resonance circuit. The fourth switching element is turned on and off simultaneously with the first switching element, and the fourth switching element is turned on and off simultaneously with the first switching element. The half-bridge circuit is a circuit in which the third and fourth switching elements in the full-bridge circuit are each replaced with a capacitor.
[発明の効果] 本発明にあっては、いわゆる共振型のインバータ装置
において、一方のスイッチング素子が順方向電流を阻止
する状態となったときに、共振回路から当該一方のスイ
ッチング素子に逆方向電流が流れている状態では他方の
スイッチング素子は順方向電流を阻止する状態となるよ
うに制御しているので、2つのスイッチング素子が同時
にオンすることはなく、同時オンによる過電流を確実に
防止できるという効果があり、また、共振回路から当該
他方のスイッチング素子に逆方向電流が流れる状態とな
ってから一定期間、当該他方のスイッチング素子が順方
向電流を通過する状態となるように制御しているので、
当該他方のスイッチング素子の実質的な順方向導通期間
を十分に長くすることができ、したがって、共振回路に
十分なエネルギーを供給することができ、安定した発振
動作を実現できるという効果がある。[Effects of the Invention] According to the present invention, in a so-called resonance type inverter device, when one of the switching elements blocks a forward current, a reverse current flows from the resonance circuit to the one of the switching elements. Is flowing, the other switching element is controlled so as to block the forward current, so that the two switching elements do not turn on at the same time, and the overcurrent due to the simultaneous turning on can be reliably prevented. In addition, there is an effect that the other switching element is controlled to pass the forward current for a certain period after the reverse current flows from the resonance circuit to the other switching element. So
The substantial forward conduction period of the other switching element can be made sufficiently long, so that sufficient energy can be supplied to the resonance circuit, and there is an effect that a stable oscillation operation can be realized.
第1図は本発明の第1実施例の回路図、第2図は同上の
動作波形図、第3図は本発明の第2実施例の回路図、第
4図は従来例の回路図、第5図は同上に用いる共振回路
の特性図、第6図は同上の動作波形図、第7図は他の従
来例の回路図、第8図は同上の動作波形図、第9図は別
の従来例の回路図、第10図は同上の動作波形図である。 V1は直流電源、Q1,Q2はスイッチング素子、Lはインダ
クタ、C1はコンデンサ、RLは負荷、CTは電流トランス、
MMは単安定マルチバイブレータである。FIG. 1 is a circuit diagram of a first embodiment of the present invention, FIG. 2 is an operation waveform diagram of the above embodiment, FIG. 3 is a circuit diagram of a second embodiment of the present invention, FIG. FIG. 5 is a characteristic diagram of the resonance circuit used in the embodiment, FIG. 6 is an operation waveform diagram in the embodiment, FIG. 7 is a circuit diagram of another conventional example, FIG. 8 is an operation waveform diagram in the embodiment, and FIG. FIG. 10 is a circuit diagram of the conventional example, and FIG. 10 is an operation waveform diagram of the same. V 1 is a DC power supply, Q 1 and Q 2 are switching elements, L is an inductor, C 1 is a capacitor, RL is a load, CT is a current transformer,
MM is a monostable multivibrator.
Claims (1)
イッチング素子の直列回路を直流電源に並列的に接続
し、第1及び第2のスイッチング素子を交互にオン・オ
フ駆動する駆動回路を備え、インダクタとコンデンサ及
び負荷を含み第1及び第2のスイッチング素子の接続点
に得られる電圧により励振される共振回路を備えるイン
バータ装置において、一方のスイッチング素子が順方向
電流を阻止する状態となったときに、共振回路から当該
一方のスイッチング素子に逆方向電流が流れている状態
では他方のスイッチング素子は順方向電流を阻止する状
態とし、共振回路から当該他方のスイッチング素子に逆
方向電流が流れる状態となってから一定期間、当該他方
のスイッチング素子が順方向電流を通過する状態となる
ように、両スイッチング素子を制御する制御回路を設け
たことを特徴とするインバータ装置。A drive circuit for connecting a series circuit of first and second switching elements which does not block a reverse current to a DC power supply in parallel, and for driving the first and second switching elements alternately on and off. Wherein the inverter device includes a resonance circuit including an inductor, a capacitor, and a load and excited by a voltage obtained at a connection point between the first and second switching elements, wherein one of the switching elements blocks a forward current. When a reverse current flows from the resonance circuit to the one switching element, the other switching element blocks the forward current, and a reverse current flows from the resonance circuit to the other switching element. Both switches are set so that the other switching element passes a forward current for a certain period of time after the flowing state. Inverter apparatus characterized in that a control circuit for controlling the grayed elements.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1308804A JP2871759B2 (en) | 1989-11-27 | 1989-11-27 | Inverter device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1308804A JP2871759B2 (en) | 1989-11-27 | 1989-11-27 | Inverter device |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH03169266A JPH03169266A (en) | 1991-07-22 |
JP2871759B2 true JP2871759B2 (en) | 1999-03-17 |
Family
ID=17985512
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1308804A Expired - Fee Related JP2871759B2 (en) | 1989-11-27 | 1989-11-27 | Inverter device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2871759B2 (en) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3670653B2 (en) | 2003-04-21 | 2005-07-13 | 株式会社東芝 | DC-DC converter control circuit and DC-DC converter |
WO2015114789A1 (en) * | 2014-01-31 | 2015-08-06 | 株式会社日立製作所 | Power conversion device |
JP7032101B2 (en) * | 2017-10-26 | 2022-03-08 | 日本特殊陶業株式会社 | High voltage pulse power supply and its power control method |
-
1989
- 1989-11-27 JP JP1308804A patent/JP2871759B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH03169266A (en) | 1991-07-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CA1293766C (en) | Discharge lamp driving circuit | |
US4992702A (en) | Inverter capable of controlling operating frequency | |
JP2933077B1 (en) | Discharge lamp lighting device | |
JP2871759B2 (en) | Inverter device | |
JP2975032B2 (en) | Discharge lamp lighting device | |
JPH0449237B2 (en) | ||
US5036254A (en) | Inverter having a broad output-control range | |
JP2878350B2 (en) | Discharge lamp lighting device | |
JPH0479119B2 (en) | ||
JP2690045B2 (en) | Power supply | |
JP2690044B2 (en) | Power supply | |
JPH03190566A (en) | Inverter unit | |
JP3285231B2 (en) | Discharge lamp lighting device | |
JP2694833B2 (en) | Discharge lamp ▼ Ten ▲ Light device | |
JP2617499B2 (en) | Discharge lamp lighting device | |
JP2721523B2 (en) | Inverter circuit | |
JPH03167794A (en) | Discharge lamp lighting device | |
JPH0139437Y2 (en) | ||
JP2831062B2 (en) | Inverter device | |
JPH0634597B2 (en) | Inverter device | |
JPH02197090A (en) | Transistor inverter | |
JPH03198667A (en) | Load controller | |
EP0388492A1 (en) | Inverter capable of controlling operating frequency | |
JPH0349192A (en) | Lighting device for discharge lamp | |
JP2004281297A (en) | Discharge lamp lighting device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080108 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090108 Year of fee payment: 10 |
|
LAPS | Cancellation because of no payment of annual fees |