JP2975032B2 - Discharge lamp lighting device - Google Patents

Discharge lamp lighting device

Info

Publication number
JP2975032B2
JP2975032B2 JP1308805A JP30880589A JP2975032B2 JP 2975032 B2 JP2975032 B2 JP 2975032B2 JP 1308805 A JP1308805 A JP 1308805A JP 30880589 A JP30880589 A JP 30880589A JP 2975032 B2 JP2975032 B2 JP 2975032B2
Authority
JP
Japan
Prior art keywords
discharge
circuit
discharge lamp
frequency
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP1308805A
Other languages
Japanese (ja)
Other versions
JPH03167795A (en
Inventor
務 塩見
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP1308805A priority Critical patent/JP2975032B2/en
Publication of JPH03167795A publication Critical patent/JPH03167795A/en
Application granted granted Critical
Publication of JP2975032B2 publication Critical patent/JP2975032B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、共振型のインバータ回路を用いた放電灯点
灯装置に関するものであり、高輝度放電灯(HID)を高
周波で点灯させる用途に利用されるものである。
Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a discharge lamp lighting device using a resonance type inverter circuit, and is used for lighting a high-intensity discharge lamp (HID) at a high frequency. Is what is done.

[従来の技術] 従来例1 第7図は従来例の回路図である。以下、その回路構成
について説明する。直流電源V1には、スイッチング素子
Q1,Q2の直列回路が並列的に接続されている。各スイッ
チング素子Q1,Q2はパワーMOSFETよりなり、寄生の逆並
列ダイオードを有している。スイッチング素子Q2の両端
には、限流用のインダクタLと直流カット用のコンデン
サC2を介して、共振用のコンデンサC1が接続されてい
る。共振用のコンデンサC1には、放電灯RLと放電検出器
DETの直列回路が並列的に接続されている。各スイッチ
ング素子Q1,Q2は駆動回路DR1,DR2により交互にオン・オ
フ駆動される。これにより、インダクタLとコンデンサ
C1から成る共振回路には、略正弦波の交流電流が流れ、
コンデンサC1の両端に発生する交流電圧が放電灯RLに印
加される。直流カット用のコンデンサC2の容量は、共振
用のコンデンサC1の容量に比べて十分に大きく設定され
ており、共振には寄与しない。定常状態において、スイ
ッチング素子Q1,Q2のオン期間が等しい場合には、直流
電源V1の1/2の電圧が直流カット用のコンデンサC2に充
電される。
[Prior Art] Conventional Example 1 FIG. 7 is a circuit diagram of a conventional example. Hereinafter, the circuit configuration will be described. The DC power supply V 1, the switching element
A series circuit of Q 1 and Q 2 is connected in parallel. Each switching element Q 1 , Q 2 is composed of a power MOSFET and has a parasitic anti-parallel diode. At both ends of the switching element Q 2, via the capacitor C 2 for cutting direct current and inductor L of current limiting, the capacitor C 1 for resonance is connected. The capacitor C 1 for resonance, the discharge lamp R L and the discharge detector
DET series circuits are connected in parallel. The switching elements Q 1 and Q 2 are alternately turned on and off by drive circuits DR 1 and DR 2 . Thereby, the inductor L and the capacitor
The resonant circuit consisting of C 1, flows an alternating current of substantially sinusoidal,
AC voltage generated across the capacitor C 1 is applied to the discharge lamp R L. Capacitance of the capacitor C 2 of the DC blocking is set sufficiently larger than the capacitance of the capacitor C 1 for resonance, it does not contribute to the resonance. In the steady state, when the ON periods of the switching elements Q 1 and Q 2 are equal, half the voltage of the DC power supply V 1 is charged in the DC cut capacitor C 2 .

放電検出器DETの検出出力VDETは抵抗を介して発振器O
SCの制御電圧Vcとされている。発振器OSCの発振出力は
分周器DIVにより分周され、その第1及び第2の分周出
力は、それぞれ駆動回路DR1,DR2を介してスイッチング
素子Q1,Q2の制御電極に供給される。
The detection output V DET of the discharge detector DET is connected to the oscillator O via a resistor.
This is the control voltage Vc of the SC. The oscillation output of the oscillator OSC is frequency-divided by the frequency divider DIV, and the first and second frequency-divided outputs are supplied to the control electrodes of the switching elements Q 1 and Q 2 via drive circuits DR 1 and DR 2, respectively. .

以下、放電検出器DETと発振器OSC、分周器DIV及び駆
動回路DR1,DR2の構成について簡単に説明する。
Hereinafter, the configurations of the discharge detector DET, the oscillator OSC, the frequency divider DIV, and the drive circuits DR1 and DR2 will be briefly described.

まず、放電検出器DETは、放電灯RLに直列に接続され
る低抵抗と、この低抵抗の両端に生じる電圧を増幅する
増幅器と、その増幅出力を整流する整流器と、その整流
出力を平滑するCR積分回路と、その平滑出力を入力とす
るシュミット回路とから構成されている。シュミット回
路の出力VDETは、上記CR積分回路の平滑出力が第1のレ
ベルを越えたときに“High"レベルとなって放電灯RL
放電状態であることを示し、第1のレベルよりも低い第
2のレベルを下回ったときに“Low"レベルとなって放電
灯RLが非放電状態(無負荷状態)であることを示す。
First, the discharge detector DET has a low resistance connected in series to the discharge lamp RL , an amplifier for amplifying the voltage generated across the low resistance, a rectifier for rectifying the amplified output, and smoothing the rectified output. And a Schmitt circuit that receives the smoothed output as an input. The output V DET of the Schmitt circuit goes to the “High” level when the smoothed output of the CR integration circuit exceeds the first level, indicating that the discharge lamp RL is in the discharge state. When the voltage falls below the second level, which is also low, the level becomes "Low", indicating that the discharge lamp RL is in a non-discharge state (no-load state).

次に、発振器OSCは汎用のタイマーIC(例えばシグネ
ティックス社製のNE555)を備えている。このタイマーI
Cは無安定マルチバイブレータを構成するように、抵抗
及びコンデンサを外付けされており、その周波数制御端
子(5番ピン)に与えられる制御電圧Vcが上昇すると、
発振出力Voの周波数は低下する。
Next, the oscillator OSC includes a general-purpose timer IC (for example, NE555 manufactured by Signatures). This timer I
C has an external resistor and capacitor so as to form an astable multivibrator. When the control voltage Vc applied to its frequency control terminal (Pin 5) increases,
The frequency of the oscillation output Vo decreases.

次に、分周器DIVは、第1及び第2のアンド回路とD
フリップフロップを備えている。発振器OSCの発振出力V
oは、第1及び第2のアンド回路の一方の入力とされる
と共に、Dフリップフロップのクロック入力Cとされて
いる。Dフリップフロップの出力は、データ入力Dに
接続されている。したがって、Dフリップフロップの出
力Q,には、発振器OSCの発振出力Voを1/2の周波数に分
周した出力が得られる。Dフリップフロップの出力,Q
は、それぞれ第1及び第2のアンド回路の他方の入力と
されている。
Next, the frequency divider DIV is composed of the first and second AND circuits and D
It has a flip-flop. Oscillation output V of oscillator OSC
o is one of the inputs of the first and second AND circuits and the clock input C of the D flip-flop. The output of the D flip-flop is connected to the data input D. Therefore, as the output Q of the D flip-flop, an output obtained by dividing the oscillation output Vo of the oscillator OSC by half the frequency is obtained. D flip-flop output, Q
Are the other inputs of the first and second AND circuits, respectively.

次に、駆動回路DR1,DR2について説明する。低圧側の
スイッチング素子Q2の駆動回路DR2は、NPNトランジスタ
とPNPトランジスタのベース同士を接続して入力とし、
エミッタ同士を接続して出力とし、コレクタ間に制御電
源電圧Vccを印加されたトーテムポール回路と、このト
ーテムポール回路の出力を分圧する抵抗器とから構成さ
れている。高圧側のスイッチング素子Q1の駆動回路DR1
は、上述のトーテムポール回路と、このトーテムポール
回路の出力を直流カット用のコンデンサを介して1次巻
線に供給されるパルストランスと、このパルストランス
の出力を分圧する抵抗器とから構成されている。
Next, the drive circuits DR1 and DR2 will be described. Drive circuit DR2 of the switching element Q 2 of the low voltage side, an input by connecting the base ends of the NPN transistor and the PNP transistor,
It is composed of a totem-pole circuit in which emitters are connected to each other to produce an output, and a control power supply voltage Vcc is applied between collectors, and a resistor for dividing the output of the totem-pole circuit. Driving circuit DR1 of the switching elements to Q 1 high-pressure side
Is composed of the totem pole circuit described above, a pulse transformer that supplies the output of the totem pole circuit to the primary winding via a DC cut capacitor, and a resistor that divides the output of the pulse transformer. ing.

第8図は上記回路における放電灯RLの始動時における
動作波形図であり、発振器OSCの発振周波数fと、放電
検出器DETの検出出力VDETと、発振器OSCの制御電圧Vc
と、放電灯RLの両端電圧VRLの関係を示している。ま
ず、電源投入時においては、放電検出器DETの検出出力V
DETは“Low"レベルであるから、発振器OSCの制御電圧Vc
は低い。したがって、発振器OSCの発振周波数f=f1
高く設定される。次に、放電灯RLに電流IRLが流れる
と、放電検出器DETの検出出力VDETが“High"レベルとな
り、発振器OSCの制御電圧Vcは高くなり、発振器OSCの発
振周波数f=f2は低く設定される。放電灯RLが始動する
と、無負荷時に比べてインピーダンスが低くなるので、
放電灯RLの両端電圧VRLの振幅は小さくなる。
FIG. 8 is an operation waveform diagram at the time of starting the discharge lamp RL in the above-described circuit. The oscillation frequency f of the oscillator OSC, the detection output V DET of the discharge detector DET, and the control voltage Vc of the oscillator OSC are shown.
When, it shows the relationship between the voltage across V RL of the discharge lamp R L. First, when the power is turned on, the detection output V of the discharge detector DET is detected.
Since DET is at “Low” level, the control voltage Vc of the oscillator OSC is
Is low. Accordingly, the oscillation frequency f = f 1 of the oscillator OSC is set high. Next, when the current I RL flows through the discharge lamp R L , the detection output V DET of the discharge detector DET becomes “High” level, the control voltage Vc of the oscillator OSC increases, and the oscillation frequency f = f 2 of the oscillator OSC. Is set low. When the discharge lamp RL starts, the impedance becomes lower than when there is no load.
The amplitude of the voltage across V RL of the discharge lamp R L decreases.

第9図は上記回路の共振特性を示している。横軸fは
発振器OSCの発振周波数であり、縦軸VRLは放電灯RLの両
端電圧である。放電灯RLが点灯していない無負荷状態に
おいては、上述のように、発振器OSCが周波数f=f1
動作するので、共振回路はその共振周波数f0よりも高い
周波数で励振される。このとき、インダクタLに流れる
共振電流は、スイッチング素子Q2の両端に生じる励振電
圧に対して遅れ位相となる。これを遅相モードと呼ぶ。
一方、放電灯RLが点灯すると、放電灯RLのインピーダン
スが低下するので、共振特性の傾斜が緩やかとなり、共
振周波数が低下する。このとき、発振器OSCは周波数f
=f2で動作するので、共振回路に流れる共振電流は励振
電圧に対して遅れ位相となり、やはり遅相モードで動作
する。
FIG. 9 shows the resonance characteristics of the above circuit. The horizontal axis f is the oscillation frequency of the oscillator OSC, the vertical axis V RL is the voltage across the discharge lamp R L. In no-load condition where the discharge lamp R L is not lit, as described above, since the oscillator OSC operates at a frequency f = f 1, the resonant circuit is excited at a frequency higher than the resonance frequency f 0. At this time, the resonance current flowing through the inductor L becomes delayed phase relative to the excitation voltage generated across the switching element Q 2. This is called a slow mode.
On the other hand, when the discharge lamp RL is turned on, the impedance of the discharge lamp RL decreases, so that the slope of the resonance characteristic becomes gentle and the resonance frequency decreases. At this time, the oscillator OSC has the frequency f
= Because operating at f 2, the resonant current flowing in the resonant circuit becomes delayed phase with respect to the excitation voltage, operates also in the slow mode.

ところで、高輝度放電灯(HID)においては、始動時
に半波放電状態となることが多い。仮に、半波放電状態
において、第7図に示したように電流IRLが流れると、
放電検出器DETの検出出力VDETは“High"レベルとなり、
発振器OSCの発振周波数fは無負荷時の周波数f1から点
灯時の周波数f2に切替わる。しかしながら、半波放電状
態では、一方の極性については無負荷であるため、放電
灯RLの見掛けのインピーダンスは高く、無負荷時に近い
共振特性を呈することになる。このため、発振器OSCが
点灯時の周波数f2で動作すると、共振周波数よりも低い
周波数で動作することになり、共振回路に流れる共振電
流は、励振電圧に対して進み位相となる。これを進相モ
ードと呼ぶ。
By the way, a high-intensity discharge lamp (HID) is often in a half-wave discharge state at the time of starting. If the current I RL flows as shown in FIG. 7 in the half-wave discharge state,
The detection output V DET of the discharge detector DET becomes “High” level,
Oscillation frequency f is switched to the frequency f 2 at the time of lighting from the frequency f 1 at no load of the oscillator OSC. However, in the half-wave discharge state, since no load is applied to one polarity, the apparent impedance of the discharge lamp RL is high, and the discharge lamp RL exhibits a resonance characteristic close to that at the time of no load. Thus, when the oscillator OSC operates at frequency f 2 at the time of lighting, will be operating at a frequency lower than the resonance frequency, the resonance current flowing in the resonant circuit, the flow advances against the excitation voltage phase. This is called an advanced phase mode.

第10図(a),(b)はそれぞれ遅相モードと進相モ
ードの動作波形図であり、スイッチング素子Q1及びQ2
両端電圧VDSと電流IDの関係を示している。まず、遅相
モードでは、第10図(a)に示すように、スイッチング
素子Q1に順方向電流が流れているタイミングでスイッチ
ング素子Q1がオフ、スイッチング素子Q2がオンとなり、
スイッチング素子Q1の順方向に流れていた共振電流はス
イッチング素子Q2の逆方向ダイオードを介して流れ、そ
の後、共振電流の極性が反転すると、既にオンされてい
るスイッチング素子Q2の順方向に流れる。そして、スイ
ッチング素子Q2に順方向電流が流れているタイミングで
スイッチング素子Q2がオン、スイッチング素子Q1がオン
となり、スイッチング素子Q2の順方向に流れていた共振
電流はスイッチング素子Q1の逆方向ダイオードを介して
流れ、その後、共振電流の極性が反転すると、既にオン
されているスイッチング素子Q1の順方向に流れる。以
下、同じ動作を繰り返す。したがって、遅相モードにお
いては、スイッチング素子Q1,Q2がオンされるタイミン
グでは、そのスイッチング素子Q1,Q2に逆方向電流が流
れており、スイッチング素子Q1,Q2が同時にオンするよ
うな不都合は生じない。
Figure 10 (a), showing the relationship between (b) is an operation waveform diagram of the slow mode and the fast mode, respectively, the voltage across V DS and current I D of the switching elements Q 1 and Q 2. First, in the slow mode, as shown in Figure 10 (a), the switching element Q 1 is turned off at timing at which a forward current flows to the switching element Q 1, the switching element Q 2 is turned on,
Resonance current flowing in the forward direction of the switching element Q 1 is the flow through the reverse diode of the switching element Q 2, then the polarity of the resonant current reverses already been turned in the forward direction of the switching element Q 2 Flows. Then, the switching element Q 2 at the timing that a forward current flows through the switching element Q 2 is turned on, the switching element Q 1 is turned on, the resonance current flowing in the forward direction of the switching element Q 2 is of the switching element Q 1 flows through the backward diode, then the polarity of the resonant current reverses, flowing in the forward direction of the switching element Q 1 which has already been turned on. Hereinafter, the same operation is repeated. Therefore, in the slow mode, the timing when the switching element Q 1, Q 2 is turned on, and the reverse direction current flows to the switching element Q 1, Q 2, switching element Q 1, Q 2 are turned on at the same time Such inconvenience does not occur.

一方、進相モードでは、第10図(b)に示すように、
スイッチング素子Q1に逆方向電流が流れているタイミン
グでスイッチング素子Q1がオフ、スイッチング素子Q2
オンとなり、スイッチング素子Q1の逆方向ダイオードに
流れていた共振電流はスイッチング素子Q2の順方向に流
れる。このため、スイッチング素子Q1の逆方向ダイオー
ドの逆回復時間が経過するまでは、スイッチング素子
Q1,Q2が同時に順方向に導通することになり、直流電源V
1が短絡されて、過大電流が流れる。また、スイッチン
グ素子Q2に逆方向電流が流れているタイミングでスイッ
チング素子Q2がオフ、スイッチング素子Q1がオンとな
り、スイッチング素子Q2の逆方向ダイオードに流れてい
た共振電流はスイッチング素子Q1の順方向に流れる。こ
のため、スイッチング素子Q2の逆方向ダイオードの逆回
復時間が経過するまでは、スイッチング素子Q1,Q2が同
時に順方向に導通することになり、直流電源V1が短絡さ
れて、過大電流が流れる。このように、進相モードにお
いては、スイッチング素子Q1,Q2がオンされるタイミン
グでは、他方のスイッチング素子Q2,Q1に逆方向電流が
流れており、逆回復時間が経過するまでは、スイッチン
グ素子Q1,Q2が同時にオンするという不都合が生じる。
On the other hand, in the phase advance mode, as shown in FIG.
The switching element Q 1 is turned off at timing at which the reverse direction current flows through the switching element Q 1, the switching element Q 2 is turned on, the resonance current flowing in the reverse direction diode of the switching element Q 1 is the order of the switching element Q 2 Flows in the direction. Therefore, until the reverse recovery time of the reverse diode of the switching element Q 1 is passed, the switching element
Q 1 and Q 2 conduct simultaneously in the forward direction, and the DC power supply V
1 is short-circuited and excessive current flows. The switching element Q 2 is turned off, the switching element Q 1 is turned on at the timing at which the reverse direction current flows through the switching element Q 2, the resonant current flowing in the reverse direction diode of the switching element Q 2 is a switching element Q 1 Flows in the forward direction. Therefore, until the reverse recovery time of the reverse diode of the switching element Q 2 has passed, will be switching elements Q 1, Q 2 conducts in the forward direction at the same time, the DC power supply V 1 is being shorted, excessive current Flows. As described above, in the phase advance mode, at the timing when the switching elements Q 1 and Q 2 are turned on, the reverse current flows through the other switching elements Q 2 and Q 1 and until the reverse recovery time elapses. This causes a disadvantage that the switching elements Q 1 and Q 2 are simultaneously turned on.

上述のように、放電灯RLが高輝度放電灯である場合に
は、始動過程で半波放電状態となることがあり、この半
波放電状態で放電検出器DETの検出出力VDETが“High"レ
ベルになると、発振器OSCが点灯時の周波数f=f2で動
作して、進相モードとなる。このため、スイッチング素
子Q1,Q2の同時オンによる過電流が流れて、素子の劣化
や破壊を招く恐れがある。
As described above, when the discharge lamp RL is a high-intensity discharge lamp, it may be in a half-wave discharge state during the starting process, and in this half-wave discharge state, the detection output V DET of the discharge detector DET becomes “ becomes a High "level, the oscillator OSC operates at a frequency f = f 2 at the time of lighting, the leading phase mode. For this reason, an overcurrent flows due to the simultaneous turning on of the switching elements Q 1 and Q 2 , which may cause deterioration and destruction of the elements.

従来例2 第11図は他の従来例の回路図である。この回路にあっ
ては、放電灯RLが両波放電状態となったときにのみ発振
器OSCの発振周波数を切り替えるように構成している。
以下、その要部回路構成について説明する。放電灯RL
は電流トランスCTの1次巻線が直列的に接続されてい
る。電流トランスCTは第1及び第2の2次巻線を有して
いる。第1の2次巻線に得られる電圧は整流平滑回路を
介して第1のコンパレータCMP1に入力されている。ま
た、第2の2次巻線に得られる電圧は整流平滑回路を介
して第2のコンパレータCMP2に入力されている。放電灯
RLに電流IRLが第11図の矢印に示す方向に流れると、第
1のコンパレータCMP1の入力電圧が上昇し、その出力Vd
t1は“High"レベルとなる。また、放電灯RLに逆方向に
電流が流れると、第2のコンパレータCMP2の入力電圧が
上昇し、その出力Vdt2が“High"レベルとなる。各コン
パレータCMP1,CMP2の入力電圧は整流平滑回路のコンデ
ンサにより暫時保持されるので、放電灯RLが両波放電状
態になると、第1及び第2のコンパレータCMP1,CMP2の
出力Vdt1,Vdt2は同時に“High"レベルとなり、アンド回
路ANDの出力が“High"レベルとなって、発振器OSCの発
振周波数が点灯時の周波数に切り替えられる。
Conventional Example 2 FIG. 11 is a circuit diagram of another conventional example. This circuit is configured to switch the oscillation frequency of the oscillator OSC only when the discharge lamp RL is in a double-wave discharge state.
Hereinafter, the main circuit configuration will be described. The primary winding of the current transformer CT is connected in series to the discharge lamp RL . The current transformer CT has first and second secondary windings. The voltage obtained at the first secondary winding is input to the first comparator CMP1 via a rectifying and smoothing circuit. Further, the voltage obtained at the second secondary winding is input to the second comparator CMP2 via the rectifying / smoothing circuit. Discharge lamp
When the current I RL flows through R L in the direction shown by the arrow in FIG. 11, the input voltage of the first comparator CMP1 rises, and the output Vd
t 1 is the "High" level. Further, when the current in the reverse direction flows through the discharge lamp R L, the input voltage of the second comparator CMP2 is increased, the output Vdt 2 is "High" level. Since the input voltages of the comparators CMP1, CMP2 is briefly held by the capacitor of the rectifying and smoothing circuit, the discharge lamp when R L is-wave discharge state, the output Vdt 1 of the first and second comparators CMP1, CMP2, Vdt 2 At the same time, the output of the AND circuit AND becomes the "High" level, and the oscillation frequency of the oscillator OSC is switched to the frequency at the time of lighting.

第12図は上記回路の動作波形図であり、発振器OSCの
発振周波数fと、放電灯RLの両端電圧VRLと、放電灯RL
に流れる電流IRLと、第1及び第2のコンパレータCMP1,
CMP2の出力Vdt1,Vdt2の関係を示している。電源投入直
後は、放電灯RLは無負荷状態であり、電流IRLが流れ
ず、電圧VRLの振幅は高くなる。その後、放電灯RLが半
波放電状態となって、例えば、第11図の矢印に示す方向
に電流IRLが流れると、第1のコンパレータCMP1の出力V
dt1が“High"レベルとなるが、第2のコンパレータCMP2
の出力Vdt2は“Low"レベルであるので、アンド回路AND
の出力は“Low"レベルであり、発振器OSCの発振周波数
fは無負荷時の周波数のままである。その後、放電灯RL
が両波放電状態となって、電流IRLが両方向に流れるよ
うになると、第1及び第2のコンパレータCMP1,CMP2の
出力Vdt1,Vdt2が同時に“High"レベルとなる。このた
め、アンド回路ANDの出力は“High"レベルとなり、発振
器OSCの発振周波数fは点灯時の周波数に切替わる。
FIG. 12 is an operation waveform diagram of the circuit, the oscillation frequency f of the oscillator OSC, and the voltage across V RL of the discharge lamp R L, discharge lamp R L
A current I RL flowing through the first and second comparators CMP1,
The relation between outputs Vdt 1 and Vdt 2 of CMP2 is shown. Immediately after the power is turned on, the discharge lamp R L is unloaded condition, no current flows I RL, the amplitude of the voltage V RL increases. Thereafter, when the discharge lamp RL enters a half-wave discharge state and, for example, a current IRL flows in a direction indicated by an arrow in FIG. 11, the output V1 of the first comparator CMP1 is output.
dt 1 becomes “High” level, but the second comparator CMP2
Since the output Vdt 2 is at the “Low” level, the AND circuit AND
Is at the "Low" level, and the oscillation frequency f of the oscillator OSC remains the frequency at the time of no load. After that, discharge lamp R L
There is a double-wave discharge state, when the current I RL becomes to flow in both directions, the output Vdt 1 of the first and second comparators CMP1, CMP2, Vdt 2 becomes "High" level at the same time. Therefore, the output of the AND circuit AND becomes “High” level, and the oscillation frequency f of the oscillator OSC switches to the frequency at the time of lighting.

この従来例にあっては、半波放電状態で進相モードと
なることはない。しかしながら、半波放電状態で発振周
波数がf=f1である場合には、放電灯RLに流れる電流I
RLが少なく、半波放電状態から両波放電状態に移行する
のに長い時間を要するという問題がある。このため、半
波放電状態でのちらつき等が長く持続するという問題が
あり、放電灯RLの寿命も短くなる。そこで、半波放電状
態では、より多くの電流を流して、放電灯RLを早く温め
ることにより、速やかに両波放電状態に移行させること
が望まれる。
In this conventional example, the phase is not set in the half-wave discharge state. However, when the oscillation frequency is f = f 1 in the half-wave discharge state, the current I flowing through the discharge lamp RL is
There is a problem that RL is small and it takes a long time to transition from the half-wave discharge state to the double-wave discharge state. For this reason, there is a problem that flickering or the like in a half-wave discharge state is long and the life of the discharge lamp RL is shortened. Therefore, in the half-wave discharge state, it is desired that the discharge lamp RL be quickly heated by flowing a larger amount of current to quickly shift to the double-wave discharge state.

[発明が解決しようとする課題] 上述のように、共振型のインバータ装置により放電灯
を点灯させる場合には、放電灯の無負荷時と点灯時とで
放電灯のインピーダンスが変化するため、共振特性が大
きく変化する。そこで、従来例1のように、放電の開始
を検出し、放電が開始すればインバータ装置の発振周波
数を無負荷時の周波数から点灯時の周波数に切り替える
ことが提案されている。しかしながら、高輝度放電灯で
は、無負荷状態から半波放電状態を経て両波放電状態に
移行することが多く、この半波放電状態で点灯時の周波
数に切り替えると、インバータ装置が進相モードで動作
し、スイッチング素子の同時オンによる過電流が流れて
素子の劣化や破壊を招くという問題があった。そこで、
従来例2のように、放電灯の両波放電状態を検出し、放
電灯が両波放電状態となってからインバータ装置の動作
周波数を点灯時の周波数に切り替えることが提案されて
いる。しかしながら、半波放電状態においてインバータ
装置を無負荷時の周波数で動作させていると、放電灯に
電流が多く流れないので、両波放電状態への移行に長い
時間を要し、半波放電状態によるちらつき等が持続し、
放電灯の寿命も短くなるという問題があった。
[Problems to be Solved by the Invention] As described above, when the discharge lamp is lit by the resonance type inverter device, the impedance of the discharge lamp changes between when the discharge lamp is not loaded and when the discharge lamp is lit. The characteristics change greatly. Therefore, as in Conventional Example 1, it has been proposed to detect the start of discharge and switch the oscillation frequency of the inverter device from the frequency at no load to the frequency at lighting when the discharge starts. However, in a high-intensity discharge lamp, it often shifts from a no-load state to a double-wave discharge state via a half-wave discharge state. When the switching elements are turned on, an overcurrent flows when the switching elements are simultaneously turned on, which causes a problem that the elements are deteriorated or destroyed. Therefore,
As in Conventional Example 2, it has been proposed to detect the double-wave discharge state of the discharge lamp and switch the operating frequency of the inverter device to the frequency at the time of lighting after the discharge lamp enters the double-wave discharge state. However, if the inverter device is operated at the no-load frequency in the half-wave discharge state, a large amount of current does not flow through the discharge lamp, and it takes a long time to shift to the double-wave discharge state. Flickering caused by
There is a problem that the life of the discharge lamp is shortened.

本発明は、このような点に鑑みてなされたものであ
り、その目的とするところは、共振型のインバータ装置
を用いて高輝度放電灯を点灯させる放電灯点灯装置にお
いて、始動過程に生じる半波放電状態で進相モードとな
ることを回避しながら、速やかに両波放電状態に移行さ
せることにある。
The present invention has been made in view of such a point, and an object of the present invention is to provide a discharge lamp lighting device for lighting a high-intensity discharge lamp using a resonance type inverter device, in which a half of a discharge lamp is generated during a starting process. An object of the present invention is to promptly shift to a double-wave discharge state while avoiding a phase advance mode in a wave discharge state.

[課題を解決するための手段] 本発明にあっては、上記の課題を解決するために、第
1図に示すように、逆方向電流を阻止しない第1及び第
2のスイッチング素子Q1,Q2の直列回路を直流電源V1
並列的に接続し、第1及び第2のスイッチング素子Q1,Q
2を交互にオン・オフ駆動する駆動回路DR1,DR2を備え、
インダクタLとコンデンサC1及び高輝度放電灯RLを含み
第1及び第2のスイッチング素子Q1,Q2の接続点に得ら
れる電圧により励振される共振回路を備える放電灯点灯
装置において、放電灯RLのランプ電流が少なくともいず
れか一方向に流れ始めたときに放電灯RLの放電開始を検
出する放電検出器DETと、放電検出器DETにより放電開始
が検出されたときに、第1及び第2のスイッチング素子
Q1,Q2の動作周波数fを無負荷時の周波数f1から点灯時
の周波数f2に共振回路に流れる電流が進相モードになら
ないように徐々に移動させる周波数制御手段とを備える
ことを特徴とするものである。
[Means for Solving the Problems] In the present invention, in order to solve the above-mentioned problems, as shown in FIG. 1, first and second switching elements Q 1 , a series circuit Q 2 'in parallel connected to the DC power supply V 1, first and second switching elements Q 1, Q
Drive circuits DR 1 and DR 2 that alternately turn on and off 2
In the discharge lamp lighting device comprising a resonant circuit is excited by the inductor L and the first and second voltage obtained at the connection point of the switching elements Q 1, Q 2 comprises a capacitor C 1 and the high-intensity discharge lamp R L, release A discharge detector DET for detecting the start of discharge of the discharge lamp RL when the lamp current of the lamp RL starts flowing in at least one direction, and a first detector for detecting the start of discharge by the discharge detector DET. And second switching element
Frequency control means for gradually moving the operating frequency f of Q 1 and Q 2 from the no-load frequency f 1 to the lighting frequency f 2 so that the current flowing through the resonance circuit does not enter the advanced mode. It is a feature.

[作用] 本発明にあっては、このように、共振型のインバータ
装置を用いた高輝度放電灯の点灯装置において、放電灯
RLの半波放電の開始を検出したときに、スイッチング素
子Q1,Q2の動作周波数を無負荷時の周波数から点灯時の
周波数に共振回路に流れる電流が進相モードにならない
ように徐々に移動させるように制御しているので、放電
開始直後の半波放電状態で進相モードとなることを防止
できると共に、半波放電状態から両波放電状態に近付く
につれて、点灯時の周波数に近付けて、放電灯RLに流れ
る電流を増加させ、速やかに両波放電状態に移行させる
ことができるものである。
[Operation] According to the present invention, a lighting device for a high-intensity discharge lamp using a resonance-type inverter device as described above
When the start of the half-wave discharge of RL is detected, the operating frequency of the switching elements Q 1 and Q 2 is gradually changed from the frequency at the time of no load to the frequency at the time of lighting so that the current flowing through the resonance circuit does not become the advanced mode. So that it can be prevented from going into the fast-phase mode in the half-wave discharge state immediately after the start of discharge, and as the half-wave discharge state approaches the double-wave discharge state, the frequency at the time of lighting becomes closer. As a result, the current flowing through the discharge lamp RL can be increased to quickly shift to the double-wave discharge state.

[実施例1] 第1図は本発明の第1実施例の回路図である。以下、
その回路構成について説明する。直流電源V1とスイッチ
ング素子Q1,Q2、インダクタL、コンデンサC1,C2及び放
電灯RLを含む主回路の構成は、第7図又は第11図に示し
た従来例と同様であるので、重複する説明は省略する。
また、駆動回路DR1,DR2、分周器DIV、発振器OSCの構成
は第7図に示した従来例と同様である。さらに、放電検
出器DETの構成は、第11図に示した従来例において、第
1及び第2のコンパレータCMP1,CMP2の出力Vdt1,Vdt2
アンド回路ANDに代えてオア回路を介して出力するよう
に構成している。したがって、本実施例にあっては、放
電灯RLが半波放電状態となったときには、電流IRLの方
向に拘わらず放電検出器DETの検出出力VDETが“High"レ
ベルとなる。放電検出器DETの検出出力VDETは、抵抗を
介してNPNトランジスタQ3のベースに接続されている。N
PNトランジスタQ3のエミッタは接地されており、コレク
タは抵抗R1を介してPNPトランジスタQ4のベース及びコ
レクタに接続されると共に、PNPトランジスタQ5のベー
スに接続されている。PNPトランジスタQ4のエミッタ
は、PNPトランジスタQ5のエミッタに接続されると共
に、制御電源電圧Vccに接続されている。PNPトランジス
タQ4,Q5のhfeは略等しく、これらはカレントミラー回路
を構成している。PNPトランジスタQ5のコレクタは、コ
ンデンサC3の一端に接続され、コンデンサC3の他端は接
地されている。コンデンサC3に得られる電圧Vxは、オペ
アンプよりなるインピーダンス変換器ZCVを介して低イ
ンピーダンス化され、ダイオードDを介して発振器OSC
の制御電圧Vcとなる。なお、インピーダンス変換器ZCV
は入力インピーダンスが高く、出力インピーダンスが低
く、ゲインが1のアンプであり、コンデンサC3の電圧Vx
に発振器OSCが影響を与えることを防止するためのバッ
ファアンプとして使用している。
Embodiment 1 FIG. 1 is a circuit diagram of a first embodiment of the present invention. Less than,
The circuit configuration will be described. DC power supply V 1 and the switching element Q 1, Q 2, the inductor L, and configuration of the main circuit including a capacitor C 1, C 2 and the discharge lamp R L, similar to that in the conventional example shown in Figure 7 or Figure 11 Therefore, duplicate description will be omitted.
The configurations of the driving circuits DR1 and DR2, the frequency divider DIV, and the oscillator OSC are the same as those of the conventional example shown in FIG. Further, the configuration of the discharge detector DET is different from the conventional example shown in FIG. 11 in that the outputs Vdt 1 and Vdt 2 of the first and second comparators CMP1 and CMP2 are output via an OR circuit instead of the AND circuit AND. It is configured to be. Therefore, in the present embodiment, when the discharge lamp RL is in the half-wave discharge state, the detection output V DET of the discharge detector DET is at the “High” level regardless of the direction of the current I RL . Detection output V DET of the discharge detector DET is connected to the base of NPN transistor Q 3 through a resistor. N
The emitter of the PN transistor Q 3 are connected to ground, collector is connected to the base and collector of the PNP transistor Q 4 via a resistor R 1, is connected to the base of PNP transistor Q 5. The emitter of the PNP transistor Q 4 are, is connected to the emitter of the PNP transistor Q 5, and is connected to the control power source voltage Vcc. Hfe of the PNP transistors Q 4 and Q 5 are substantially equal, and these constitute a current mirror circuit. The collector of the PNP transistor Q 5 is connected to one end of the capacitor C 3, the other end of the capacitor C 3 is grounded. Voltage Vx obtained capacitor C 3 is low impedance via the impedance converter ZCV consisting operational amplifier, the oscillator via a diode D OSC
Control voltage Vc. The impedance converter ZCV
Has a high input impedance, low output impedance, gain is 1 amp, the voltage of the capacitor C 3 Vx
It is used as a buffer amplifier to prevent the oscillator OSC from affecting.

第2図は本実施例の動作波形図であり、発振器OSCの
発振周波数fと、放電検出器DETの検出出力VDET、発振
器OSCの制御電圧Vc、及び放電灯RLの両圧電圧VRLの関係
を示している。以下、本実施例の動作について説明す
る。
Figure 2 is an operation waveform diagram of the present embodiment, the oscillation frequency f of the oscillator OSC, the detection output V DET of the discharge detector DET, a control voltage Vc of the oscillator OSC, and a discharge lamp R both voltage V RL of L Shows the relationship. Hereinafter, the operation of the present embodiment will be described.

トランジスタQ3,Q4のコレクタ・エミッタ間電圧をそ
れぞれVCE3,VCE4とすると、抵抗R1に流れる電流IR1は次
式で与えられる。
Assuming that the collector-emitter voltages of the transistors Q 3 and Q 4 are V CE3 and V CE4 , respectively, the current I R1 flowing through the resistor R 1 is given by the following equation.

IR1=(Vcc−VCE3−VCE4)/R1 上述のように、トランジスタQ4,Q5はカレントミラー
回路を構成しているので、トランジスタQ5に流れる電流
IQ5は、トランジスタQ4を介して抵抗R1に流れる電流IR1
と略等しい。したがって、コンデンサC3に得られる電圧
Vxは次式で与えられる。
I R1 = (Vcc−V CE3 −V CE4 ) / R 1 As described above, since the transistors Q 4 and Q 5 form a current mirror circuit, the current flowing through the transistor Q 5
I Q5, the current flowing through the resistor R 1 via the transistor Q 4 I R1
Is approximately equal to Therefore, the voltage obtained in the capacitor C 3
Vx is given by the following equation.

Vx=IQ5・t/C3 ={(Vcc−VCE3−VCE4)/R1・C3}・t ここで、tは放電検出器DETの検出出力VDETが“High"
レベルとなった後の経過時間である。この電圧Vx(厳密
には電圧VxからダイオードDの順方向降下電圧VFを差し
引いた電圧)が、(2/3)Vccを越えるまでは、発振器OS
Cの発振周波数fはf=f1(無負荷時の動作周波数)に
固定されており、(2/3)Vccを越えると、発振器OSCの
発振周波数fは電圧Vxの上昇につれて徐々に低下し、f
=f2(点灯時の動作周波数)に移行する。なぜなら、発
振器OSCとして、上述の第7図に示したようなタイマーI
C(シグネティックス社製NE555)を使用した場合には、
その周波数制御端子(5番ピン)には、(2/3)Vccの電
圧が現れているからである。つまり、電圧Vxが(2/3)V
ccよりも低いときにはダイオードDが遮断状態となるの
で、電圧Vxが上昇しても発振器OSCの発振周波数fは変
化しない。また、電圧Vxが(2/3)Vccを越えると、ダイ
オードDが導通状態となるので、電圧Vxが上昇するにつ
れて、制御電圧Vcは上昇し、発振器OSCの発振周波数f
は低下するものである。なお、電圧Vxは制御電源電圧Vc
c(厳密には電圧VccからトランジスタQ5のコレクタ・エ
ミッタ間電圧VCE5を差し引いた電圧)よりも上昇できな
いので、発振周波数fはf=f2(点灯時の動作周波数)
で停止する。
Vx = I Q5 · t / C 3 = {(Vcc−V CE3 −V CE4 ) / R 1 · C 3 } · t where t is the detection output V DET of the discharge detector DET is “High”
This is the elapsed time after the level has been reached. This voltage Vx (the voltage minus the forward voltage drop V F of the diode D from strictly voltage Vx) is, until it exceeds the (2/3) Vcc is an oscillator OS
The oscillation frequency f of C is fixed at f = f 1 (operating frequency at no load). When it exceeds (2/3) Vcc, the oscillation frequency f of the oscillator OSC gradually decreases as the voltage Vx increases. , F
= To migrate to f 2 (the operating frequency at the time of lighting). Because, as the oscillator OSC, the timer I as shown in FIG.
When C (Signetics NE555) is used,
This is because a voltage of (2/3) Vcc appears at the frequency control terminal (5th pin). That is, the voltage Vx is (2/3) V
When the voltage is lower than cc, the diode D is cut off, so that the oscillation frequency f of the oscillator OSC does not change even when the voltage Vx increases. When the voltage Vx exceeds (2/3) Vcc, the diode D becomes conductive. Therefore, as the voltage Vx increases, the control voltage Vc increases and the oscillation frequency f of the oscillator OSC increases.
Decreases. The voltage Vx is the control power supply voltage Vc
c since (strictly voltage minus the collector-emitter voltage V CE5 of the transistor Q 5 from the voltage Vcc) can not be higher than the oscillation frequency f is f = f 2 (operating frequency at the time of lighting)
Stop at

このように制御すれば、放電灯RLが半波放電状態とな
っても、その初期には進相モードとならないので、過電
流が流れることはなく、素子の劣化や破壊を防止でき
る。また、徐々に電流を増やす方向に周波数fが変化す
るので、放電灯RLへの供給電力も徐々に増えて、半波放
電状態は長く続かず、速やかに両波放電状態に移行す
る。したがって、半波放電状態の持続によるちらつきや
放電灯RLの劣化の問題も生じない。
With this control, even if the discharge lamp RL is in a half-wave discharge state, it does not enter the early phase mode at the beginning, so that an overcurrent does not flow and deterioration and destruction of the element can be prevented. Further, since the frequency f changes in a direction to gradually increase the current, the power supplied to the discharge lamp RL also gradually increases, and the half-wave discharge state does not continue for a long time, and quickly shifts to the double-wave discharge state. Therefore, there is no problem of flicker due to continuation of the half-wave discharge state and deterioration of the discharge lamp RL .

[実施例2] 第3図は本発明の第2実施例の回路図である。以下、
その回路構成について説明する。直流電源V1とスイッチ
ング素子Q1,Q2、インダクタL、コンデンサC1,C2及び放
電灯RLを含む主回路の構成は、第7図又は第11図に示し
た従来例と同様であるので、重複する説明は省略する。
また、駆動回路DR1,DR2と放電検出器DETの構成は実施例
1と同じである。放電検出器DETの検出出力VDETは切替
スイッチSWの切替制御信号とされている。放電検出器DE
Tの検出出力VDETが“Low"レベルのときには、切替スイ
ッチSWは端子b側に接続されている。このとき、基準電
圧Vrは抵抗R2に印加され、制御電圧Vcは基準電圧Vrに等
しくなる。また、コンデンサCxには抵抗R3を介して基準
電圧Vrが印加され、その充電電圧は基準電圧Vrに等しく
なる。次に、放電検出器DETの検出出力VDETが“High"レ
ベルになると、切替スイッチSWは端子a側に接続され
る。このとき、基準電圧Vrは抵抗R3を介して抵抗R2とコ
ンデンサCxの並列回路に印加される。したがって、制御
電圧Vcは基準電圧Vrから、これを抵抗R2,R3により分圧
した電圧R2・Vr/(R2+R3)に徐々に移行する。
Embodiment 2 FIG. 3 is a circuit diagram of a second embodiment of the present invention. Less than,
The circuit configuration will be described. DC power supply V 1 and the switching element Q 1, Q 2, the inductor L, and configuration of the main circuit including a capacitor C 1, C 2 and the discharge lamp R L, similar to that in the conventional example shown in Figure 7 or Figure 11 Therefore, duplicate description will be omitted.
The configurations of the drive circuits DR1 and DR2 and the discharge detector DET are the same as those in the first embodiment. The detection output V DET of the discharge detector DET is a switching control signal of the switch SW. Discharge detector DE
When the T detection output V DET is at the “Low” level, the changeover switch SW is connected to the terminal b. At this time, the reference voltage Vr is applied to the resistor R 2, the control voltage Vc becomes equal to the reference voltage Vr. Further, the capacitor Cx is the reference voltage Vr through a resistor R 3 is applied, the charged voltage becomes equal to the reference voltage Vr. Next, when the detection output V DET of the discharge detector DET becomes “High” level, the changeover switch SW is connected to the terminal a. At this time, the reference voltage Vr is applied to the parallel circuit via a resistor R 3 resistor R 2 and a capacitor Cx. Therefore, the control voltage Vc from the reference voltage Vr, which resistor R 2, gradually shifts to the R 3 divided voltage R 2 · Vr / (R 2 + R 3).

この制御電圧Vcは単安定マルチバイブレータMMのパル
ス幅を制御する電圧となり、制御電圧Vcが上昇すると、
パルス幅は広くなる。単安定マルチバイブレータMMの出
力Qは、アンド回路AND1,AND2の一方の入力とされると
共に、TフリップフロップFFのトリガー入力Tとされて
いる。TフリップフロップFFの出力Q及び否定出力に
は、トリガー入力Tを1/2の周波数に分周した出力が得
られる。これらの出力はアンド回路AND3,AND4の一方の
入力とされている。アンド回路AND3,AND4の他方の入力
には、それぞれ検出器ZD2,ZD1の出力が供給されてい
る。アンド回路AND3,AND4の出力は、それぞれアンド回
路AND1,AND2の他方の入力とされると共に、オア回路OR
を介して単安定マルチバイブレータMMのトリガー入力と
されている。そして、アンド回路AND1,AND2の出力は、
それぞれ駆動回路DR1,DR2を介してスイッチング素子Q1,
Q2の制御電極に供給されている。
This control voltage Vc is a voltage for controlling the pulse width of the monostable multivibrator MM, and when the control voltage Vc rises,
The pulse width increases. The output Q of the monostable multivibrator MM is used as one input of the AND circuits AND1 and AND2, and is used as the trigger input T of the T flip-flop FF. As the output Q and the negative output of the T flip-flop FF, an output obtained by dividing the trigger input T to a half frequency is obtained. These outputs are used as one inputs of AND circuits AND3 and AND4. The outputs of the detectors ZD2 and ZD1 are supplied to the other inputs of the AND circuits AND3 and AND4, respectively. The outputs of the AND circuits AND3 and AND4 are used as the other inputs of the AND circuits AND1 and AND2, respectively, and the OR circuit OR
Trigger input of the monostable multivibrator MM via. And the outputs of the AND circuits AND1 and AND2 are
The switching elements Q 1 ,
It is supplied to the control electrode of Q 2.

本実施例にあっては、進相モードとなったときに、2
つのスイッチング素子Q1,Q2が同時にオンすることを防
止するために、検出器ZD1,ZD2とアンド回路AND3,AND4よ
りなる同時オン防止回路を備えている。検出器ZD1は、
電流トランスを介してスイッチング素子Q1に流れる逆方
向電流を検出しており、この検出器ZD1の出力は、スイ
ッチング素子Q1に逆方向電流が流れたときにのみ“Low"
レベルとなる。同様に、検出器ZD2は電流トランスを介
してスイッチング素子Q2に流れる逆方向電流を検出して
おり、この検出器ZD2の出力は、スイッチング素子Q2
逆方向電流が流れたときにのみ“Low"レベルとなる。
In this embodiment, when the phase advance mode is set, 2
In order to prevent two switching elements Q 1 and Q 2 from turning on at the same time, a simultaneous on prevention circuit including detectors ZD 1 and ZD 2 and AND circuits AND 3 and AND 4 is provided. The detector ZD1 is
And detecting a reverse current flowing through the switching element Q 1 via a current transformer, the output of the detector ZD1 only when a reverse current flows through the switching element Q 1 "Low"
Level. Similarly, the detector ZD2 has detected a reverse current flowing through the switching element Q 2 via a current transformer, the output of the detector ZD2 only when a reverse current flows through the switching element Q 2 " Low "level.

以下、本実施例の動作について説明する。単安定マル
チバイブレータMMは、オア回路ORの出力の立ち上がりで
トリガーされる。そして、この単安定マルチバイブレー
タMMの出力Qが立ち下がると、TフリップフロップFFの
出力が反転する。今、TフリップフロップFFの否定出力
が“High"レベルから“Low"レベルに反転し、出力Q
が“Low"レベルから“High"レベルに反転したとする
と、アンド回路AND2の出力は、単安定マルチバイブレー
タMMの出力Qの立ち下がりのタイミングで、“High"レ
ベルから“Low"レベルに変化する。このため、スイッチ
ング素子Q2は順方向電流を阻止する状態となるが、この
とき、スイッチング素子Q1に逆方向電流が流れていれ
ば、遅相モードであり、スイッチング素子Q1に直ちにオ
ン信号を与えても同時オンは生じない。この場合には、
検出器ZD2の出力は、“High"レベルであるので、アンド
回路AND3の出力は“High"レベルとなり、オア回路ORを
介して単安定マルチバイブレータMMがトリガーされる。
これによって、単安定マルチバイブレータMMの出力Qが
一定期間は“High"レベルとなり、その間、アンド回路A
ND1の出力が“High"レベルとなって、スイッチング素子
Q1にオン信号が与えられる。
Hereinafter, the operation of the present embodiment will be described. The monostable multivibrator MM is triggered by the rising edge of the output of the OR circuit OR. When the output Q of the monostable multivibrator MM falls, the output of the T flip-flop FF is inverted. Now, the negative output of the T flip-flop FF is inverted from “High” level to “Low” level, and the output Q
Is inverted from “Low” level to “High” level, the output of the AND circuit AND2 changes from “High” level to “Low” level at the falling timing of the output Q of the monostable multivibrator MM. . Therefore, the switching element Q 2 becomes a state to block forward current, this time, if the reverse current flows through the switching element Q 1, a slow mode, immediately on signal to the switching element Q 1 Does not occur at the same time. In this case,
Since the output of the detector ZD2 is at the “High” level, the output of the AND circuit AND3 is at the “High” level, and the monostable multivibrator MM is triggered via the OR circuit OR.
As a result, the output Q of the monostable multivibrator MM is at the “High” level for a certain period, during which the AND circuit A
When the output of ND1 becomes “High” level, the switching element
ON signal is applied to Q 1.

一方、上述のように、アンド回路AND2の出力が“Hig
h"レベルから“Low"レベルに変化したときに、スイッチ
ング素子Q2に逆方向電流が流れている場合には、進相モ
ードであり、スイッチング素子Q1に直ちにオン信号を与
えると、同時オンの現象が生じる。この場合には、検出
器ZD2の出力は“Low"レベルであるので、アンド回路AND
3の出力は“Low"レベルとなり、単安定マルチバイブレ
ータMMはトリガーされない。その後、スイッチング素子
Q2の逆方向電流が停止し、他方のスイッチング素子Q1
逆方向電流が流れる状態になると、検出器ZD2の出力は
“High"レベルとなるので、このタイミングでアンド回
路AND3の出力は“High"レベルとなり、単安定マルチバ
イブレータMMがトリガーされる。これによって、単安定
マルチバイブレータMMの出力Qが一定期間は“High"レ
ベルとなり、その間、アンド回路AND1の出力が“High"
レベルとなって、スイッチング素子Q1にオン信号が与え
られる。したがって、進相モードとなることを防止する
ことができ、2つのスイッチング素子Q1,Q2が同時にオ
ンすることはない。
On the other hand, as described above, the output of the AND circuit AND2 is “Hig
When changes to Low "level" level "h, when a reverse current flows through the switching element Q 2 is a phase advance mode, given immediately on signal to the switching element Q 1, the simultaneous ON In this case, since the output of the detector ZD2 is at the “Low” level, the AND circuit AND
The output of 3 becomes “Low” level, and the monostable multivibrator MM is not triggered. Then the switching element
Reverse current stops of Q 2, comes to the other state reverse current flowing through the switching element Q 1, the output of the detector ZD2 becomes "High" level, the output of the AND circuit AND3 at this timing " It becomes High level, and the monostable multivibrator MM is triggered. As a result, the output Q of the monostable multivibrator MM is at the “High” level for a certain period, during which the output of the AND circuit AND1 is “High”.
Level so that, on signal is applied to the switching element Q 1. Therefore, the phase advance mode can be prevented, and the two switching elements Q 1 and Q 2 do not turn on at the same time.

以上の動作は、スイッチング素子Q1がオンされるタイ
ミングを、アンド回路AND3と検出器ZD2により制御する
場合について説明したが、スイッチング素子Q2がオンさ
れるタイミングをアンド回路AND4と検出器ZD1により制
御する場合にも同様に成り立つことは言うまでもない。
The above operation timing of the switching element Q 1 is turned on, a case has been described in which the control by the AND circuit AND3 and detector ZD2, the detector ZD1 a timing when the switching element Q 2 is turned on and the AND circuit AND4 It goes without saying that the same holds when controlling.

さて、このような同時オン防止回路を備えるインバー
タ装置において、単安定マルチバイブレータMMのパルス
幅を外部から与えられる制御電圧Vcによって可変とした
ことが本実施例の特徴である。
The feature of the present embodiment is that the pulse width of the monostable multivibrator MM is made variable by an externally applied control voltage Vc in an inverter device having such a simultaneous ON prevention circuit.

第4図は本実施例の動作波形図であり、インバータ装
置の動作周波数f(換言すれば単安定マルチバイブレー
タMMのパルス幅制御電圧Vc)と、放電検出器DETの検出
出力VDET、及び放電灯RLの両端電圧VRLの関係を示して
いる。電源投入時には、放電検出器DETの検出出力VDET
は“Low"レベルであるから、切替スイッチSWは端子b側
に接続されており、制御電圧Vcは基準電圧Vcに等しい。
その後、放電灯RLが半波放電状態になると、放電検出器
DETの検出出力VDETは“High"レベルとなるから、切替ス
イッチSWは端子a側に接続され、制御電圧Vcは基準電圧
Vcから徐々に低下し、所定の時定数でR2・Vc(R2+R3
に移行する。この過程において、単安定マルチバイブレ
ータMMのパルス幅は徐々に広くなるので、放電灯RLに十
分なエネルギーが供給され、放電灯RLの両端電圧VRL
低下し、両波放電状態への移行が円滑に行われる。
FIG. 4 is an operation waveform diagram of the present embodiment. The operation frequency f of the inverter device (in other words, the pulse width control voltage Vc of the monostable multivibrator MM), the detection output V DET of the discharge detector DET , and the discharge shows the relationship between the voltage across V RL of the lamp R L. At power-on, the detection output V DET of the discharge detector DET
Is at the “Low” level, the switch SW is connected to the terminal b, and the control voltage Vc is equal to the reference voltage Vc.
After that, when the discharge lamp RL enters the half-wave discharge state, the discharge detector
Since the detection output V DET of the DET becomes “High” level, the changeover switch SW is connected to the terminal “a”, and the control voltage Vc is the reference voltage.
Gradually decreases from Vc, a predetermined time constant R 2 · Vc (R 2 + R 3)
Move to In this process, the pulse width of the monostable multivibrator MM becomes gradually wider, a discharge lamp R sufficient energy L is supplied, the voltage across V RL of the discharge lamp R L is reduced, to the full-wave discharge state The transition is smooth.

[実施例3] 第5図は本発明の第3実施例の回路図である。以下、
その回路構成について説明する。直流電源V1とスイッチ
ング素子Q1,Q2、インダクタL、コンデンサC1,C2及び放
電灯RLを含む主回路の構成は、第7図又は第11図に示し
た従来例と同様であるので、重複する説明は省略する。
また、駆動回路DR1,DR2と分周器DIV及び放電検出器DET
の構成は実施例1と同じである。放電検出器DETの検出
出力VDETは、抵抗R4を介してトランジスタQ3のベースに
供給されている。トランジスタQ3のエミッタは接地され
ており、コレクタは抵抗R5を介して抵抗R6とコンデンサ
C3の各一端に接続されている。コンデンサC3の他端は接
地されており、抵抗R6の他端は制御電源電圧Vccに接続
されている。
Third Embodiment FIG. 5 is a circuit diagram of a third embodiment of the present invention. Less than,
The circuit configuration will be described. DC power supply V 1 and the switching element Q 1, Q 2, the inductor L, and configuration of the main circuit including a capacitor C 1, C 2 and the discharge lamp R L, similar to that in the conventional example shown in Figure 7 or Figure 11 Therefore, duplicate description will be omitted.
In addition, the driving circuits DR1 and DR2, the frequency divider DIV and the discharge detector DET
Is the same as that of the first embodiment. Detection output V DET of the discharge detector DET is supplied to the base of the transistor Q 3 via the resistor R 4. The emitter of the transistor Q 3 are is grounded, and the collector resistor R 6 through the resistor R 5 capacitors
It is connected to one end of each of the C 3. The other end of the capacitor C 3 is grounded, the other end of the resistor R 6 is connected to the control power source voltage Vcc.

本実施例にあっては、3つの発振器OSC1〜OSC3を備え
ている。第1の発振器OSC1は第2の発振器OSC2に与える
制御電圧を周期的に変化させるための発振器である。第
2の発振器OSC2は、第1の発振器OSC1の出力電圧に応じ
て発振周波数faが変化する電圧制御型の発振器である。
第3の発振器OSC3は、上述のコンデンサC3に得られる制
御電圧Vcに応じて発振周波数fbが変化する電圧制御型の
発振器である。発振器OSC2の発振出力はアンド回路AND2
の一方の入力とされており、発振器OSC3の発振出力はア
ンド回路AND1の一方の入力とされている。アンド回路AN
D1の他方の入力には、放電検出器DETの検出出力VDET
供給されており、アンド回路AND2の他方の入力には、放
電検出器DETの検出出力VDETを否定回路により反転した
信号が入力されている。アンド回路AND1,AND2の出力
は、オア回路ORを介して分周器DIVに入力されている。
In this embodiment, three oscillators OSC1 to OSC3 are provided. The first oscillator OSC1 is an oscillator for periodically changing a control voltage applied to the second oscillator OSC2. The second oscillator OSC2 is a voltage-controlled oscillator whose oscillation frequency fa changes according to the output voltage of the first oscillator OSC1.
Third oscillator OSC3 is an oscillator of the voltage controlled oscillation frequency fb is changed in accordance with the control voltage Vc obtained in the capacitor C 3 above. The oscillation output of oscillator OSC2 is AND circuit AND2
The oscillation output of the oscillator OSC3 is used as one input of the AND circuit AND1. AND circuit AN
A detection output V DET of the discharge detector DET is supplied to the other input of D1, and a signal obtained by inverting the detection output V DET of the discharge detector DET by the NOT circuit is supplied to the other input of the AND circuit AND2. Has been entered. The outputs of the AND circuits AND1 and AND2 are input to the frequency divider DIV via the OR circuit OR.

第6図は本実施例の動作波形図であり、発振器OSC2の
発振周波数faと、放電検出器DETの検出出力VDETと、発
振器OSC3の発振周波数fbと、オア回路ORの出力周波数f0
と、放電灯RLの両端電圧VRLの関係を示している。電源
投入時においては、放電検出器DETの検出出力VDETは“L
ow"レベルであるから、アンド回路AND1は信号通過禁止
状態であり、アンド回路AND2は信号通過可能状態であ
る。したがって、オア回路ORの出力周波数f0は、発振器
OSC2の発振周波数faで決定される。この発振周波数fa
は、発振器OSC1で決まる一定期間毎の共振点に近い周波
数に低下し、その度に、放電灯RLの両端電圧VRLは高く
なる。これによって、放電灯RLには始動用の高電圧パル
スが周期的に与えられる。なお、この状態においては、
トランジスタQ3はオフされているので、コンデンサC3
抵抗R6を介して制御電源電圧Vccのレベルまで充電され
ており、発振器OSC3の発振周波数fbは高く設定されてい
る。
FIG. 6 is an operation waveform diagram of the present embodiment, in which the oscillation frequency fa of the oscillator OSC2, the detection output V DET of the discharge detector DET, the oscillation frequency fb of the oscillator OSC3, and the output frequency f 0 of the OR circuit OR.
When, it shows the relationship between the voltage across V RL of the discharge lamp R L. At power-on, the detection output V DET of the discharge detector DET is “L”.
because it is ow "level, the AND circuit AND1 is a signal passage prohibiting state, the AND circuit AND2 is a signal passable condition. Therefore, the output frequency f 0 of the OR circuit OR is an oscillator
It is determined by the oscillation frequency fa of OSC2. This oscillation frequency fa
It is decreased to a frequency close to the resonance point of the predetermined time intervals determined by the oscillator OSC1, each time, the voltage across V RL of the discharge lamp R L increases. As a result, a high voltage pulse for starting is periodically applied to the discharge lamp RL . In this state,
Since the transistor Q 3 are being turned off, the capacitor C 3 is charged to the level of the control power supply voltage Vcc via a resistor R 6, the oscillation frequency fb of oscillator OSC3 is set higher.

さて、上記の高電圧パルスにより放電灯RLが放電を開
始すると、放電検出器DETの検出出力VDETは“High"レベ
ルとなるので、アンド回路AND1は信号通過可能状態とな
り、アンド回路AND2は信号通過禁止状態となる。したが
って、オア回路ORの出力周波数f0は、発振器OSC3の発振
周波数fbで決定される。放電検出器DETの検出出力VDET
が“High"レベルになると、トランジスタQ3はオンとな
るので、コンデンサC3には抵抗R5が並列接続される。し
たがって、コンデンサC3に得られる制御電圧Vcは、制御
電源電圧Vccを初期値として、所定の時定数でR5・Vcc/
(R5+R6)まで低下する。それに伴って、発振器OSC3の
発振周波数fbは徐々に低下し、最終的には点灯時の動作
周波数に達する。
Now, when the discharge lamp RL starts discharging by the high voltage pulse, the detection output V DET of the discharge detector DET goes to the “High” level, so that the AND circuit AND1 is in a signal passable state, and the AND circuit AND2 is The signal passage is prohibited. Accordingly, the output frequency f 0 of the OR circuit OR is determined by the oscillation frequency fb of oscillator OSC3. Detection output V DET of discharge detector DET
There becomes the "High" level, the transistor Q 3 are turned on, the capacitor C 3 is resistor R 5 is connected in parallel. Therefore, the control voltage Vc obtained in the capacitor C 3, the control power supply voltage Vcc as the initial value, with a predetermined time constant R 5 · Vcc /
It drops to (R 5 + R 6). Accordingly, the oscillation frequency fb of the oscillator OSC3 gradually decreases, and finally reaches the operating frequency at the time of lighting.

なお、上述各実施例において、スイッチング素子Q1,Q
2はパワーMOSFETに限定されるものではなく、バイポー
ラトランジスタに逆並列ダイオードを付加したものであ
っても良く、一般に逆方向電流を阻止しない半導体スイ
ッチ素子であれば使用できる。
In each of the above embodiments, the switching elements Q 1 , Q
2 is not limited to a power MOSFET, but may be a bipolar transistor with an anti-parallel diode added. Generally, any semiconductor switch element that does not block reverse current can be used.

また、インバータ装置の回路構成についても、実施例
で例示したような変形ハーフブリッジ回路には限定され
ず、ハーフブリッジ回路やフルブリッジ回路等であって
も良く、共振型のインバータ装置であれば、本発明を適
用できる。ここで、フルブリッジ回路とは、第1及び第
2のスイッチング素子の直列回路と、第3及び第4のス
イッチング素子の直列回路が、直流電源に並列的に接続
され、第1及び第2のスイッチング素子の接続点と第3
及び第4のスイッチング素子の接続点との間に負荷を含
むLC共振回路が接続された回路であり、LC共振回路に交
互に逆極性の電圧が印加されるように、第3のスイッチ
ング素子は第2のスイッチング素子と同時にオン・オフ
され、第4のスイッチング素子は第1のスイッチング素
子と同時にオン・オフされる。また、ハーフブリッジ回
路とは、フルブリッジ回路における第3及び第4のスイ
ッチング素子をそれぞれコンデンサに置き換えた回路で
ある。
Also, the circuit configuration of the inverter device is not limited to the modified half-bridge circuit as exemplified in the embodiment, but may be a half-bridge circuit or a full-bridge circuit, or the like. The present invention can be applied. Here, the full bridge circuit is a series circuit of the first and second switching elements and a series circuit of the third and fourth switching elements connected in parallel to a DC power supply, and the first and second switching elements are connected in parallel. Switching element connection point and third
And a connection point between the fourth switching element and a connection point of the fourth switching element. The third switching element is a circuit in which a reverse polarity voltage is alternately applied to the LC resonance circuit. The fourth switching element is turned on and off simultaneously with the first switching element, and the fourth switching element is turned on and off simultaneously with the first switching element. The half-bridge circuit is a circuit in which the third and fourth switching elements in the full-bridge circuit are each replaced with a capacitor.

[発明の効果] 本発明にあっては、いわゆる共振型のインバータ装置
を用いて高輝度放電灯を点灯させる放電灯点灯装置にお
いて、放電灯の半波放電の開始を検出したときに、スイ
ッチング素子の動作周波数を無負荷時の周波数から点灯
時の周波数に共振回路に流れる電流が進相モードになら
ないように徐々に移動させるように制御しているので、
放電開始直後の半波放電状態で進相モードとなることを
防止できると共に、半波放電状態から両波放電状態に近
付くにつれて、動作周波数を点灯時の周波数に近付け
て、放電灯に十分な電流を供給し、速やかに両波放電状
態に移動させることができるという効果がある。
[Effect of the Invention] According to the present invention, in a discharge lamp lighting device for lighting a high-intensity discharge lamp using a so-called resonance type inverter device, when a start of a half-wave discharge of the discharge lamp is detected, a switching element is provided. The operating frequency is controlled so that the current flowing through the resonance circuit gradually changes from the frequency at no load to the frequency at lighting so that the current does not enter the phase advance mode.
A phase advance mode can be prevented in the half-wave discharge state immediately after the start of discharge.In addition, as the half-wave discharge state approaches the double-wave discharge state, the operating frequency approaches the frequency at the time of lighting, and sufficient current is supplied to the discharge lamp. And it can be quickly moved to the double-wave discharge state.

【図面の簡単な説明】[Brief description of the drawings]

第1図は本発明の第1実施例の回路図、第2図は同上の
動作波形図、第3図は本発明の第2実施例の回路図、第
4図は同上の動作波形図、第5図は本発明の第3実施例
の回路図、第6図は同上の動作波形図、第7図は従来例
の回路図、第8図は同上の動作波形図、第9図は同上の
共振特性を示す図、第10図(a),(b)は同上の遅相
モードと進相モードの動作をそれぞれ示す動作波形図、
第11図は他の従来例の回路図、第12図は同上の動作波形
図である。 V1は直流電源、Q1,Q2はスイッチング素子、Lはインダ
クタ、C1〜C3はコンデンサ、RLは放電灯、DETは放電検
出器、OSCは発振器、R1は抵抗である。
FIG. 1 is a circuit diagram of a first embodiment of the present invention, FIG. 2 is an operation waveform diagram of the above embodiment, FIG. 3 is a circuit diagram of a second embodiment of the invention, FIG. 5 is a circuit diagram of a third embodiment of the present invention, FIG. 6 is an operation waveform diagram of the above example, FIG. 7 is a circuit diagram of a conventional example, FIG. 8 is an operation waveform diagram of the above example, and FIG. FIGS. 10 (a) and 10 (b) are operation waveform diagrams respectively showing the operation in the slow mode and the fast mode,
FIG. 11 is a circuit diagram of another conventional example, and FIG. 12 is an operation waveform diagram of the same. V 1 was DC power source, Q 1, Q 2 are switching elements, L is the inductor, C 1 -C 3 are capacitors, R L is the discharge lamp, DET discharge detector, OSC an oscillator, R 1 is the resistance.

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】逆方向電流を阻止しない第1及び第2のス
イッチング素子の直列回路を直流電源に並列的に接続
し、第1及び第2のスイッチング素子を交互にオン・オ
フ駆動する駆動回路を備え、インダクタとコンデンサ及
び高輝度放電灯を含み第1及び第2のスイッチング素子
の接続点に得られる電圧により励振される共振回路を備
える放電灯点灯装置において、放電灯のランプ電流が少
なくともいずれか一方向に流れ始めたときに放電灯の放
電開始を検出する放電検出器と、放電検出器により放電
開始が検出されたときに、第1及び第2のスイッチング
素子の動作周波数を無負荷時の周波数から点灯時の周波
数に共振回路に流れる電流が進相モードにならないよう
に徐々に移動させる周波数制御手段とを備えることを特
徴とする放電灯点灯装置。
A drive circuit for connecting a series circuit of first and second switching elements which does not block a reverse current to a DC power supply in parallel, and for driving the first and second switching elements alternately on and off. A discharge lamp lighting device comprising a resonance circuit including an inductor, a capacitor, and a high-intensity discharge lamp and excited by a voltage obtained at a connection point between the first and second switching elements. And a discharge detector for detecting the start of discharge of the discharge lamp when the discharge starts to flow in one direction, and when the discharge start is detected by the discharge detector, the operating frequencies of the first and second switching elements are set at no load. Frequency control means for gradually moving the current flowing through the resonance circuit from the frequency of the lamp to the frequency at the time of lighting so as not to be in the advanced mode. Location.
JP1308805A 1989-11-27 1989-11-27 Discharge lamp lighting device Expired - Fee Related JP2975032B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1308805A JP2975032B2 (en) 1989-11-27 1989-11-27 Discharge lamp lighting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1308805A JP2975032B2 (en) 1989-11-27 1989-11-27 Discharge lamp lighting device

Publications (2)

Publication Number Publication Date
JPH03167795A JPH03167795A (en) 1991-07-19
JP2975032B2 true JP2975032B2 (en) 1999-11-10

Family

ID=17985525

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1308805A Expired - Fee Related JP2975032B2 (en) 1989-11-27 1989-11-27 Discharge lamp lighting device

Country Status (1)

Country Link
JP (1) JP2975032B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009145184A1 (en) 2008-05-27 2009-12-03 パナソニック電工株式会社 Discharge lamp lighting apparatus

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100568075B1 (en) 1996-11-26 2006-10-24 가부시끼가이샤 히다치 세이사꾸쇼 Semiconductor integrated circuit device
FR2858110B1 (en) * 2003-07-23 2006-01-27 Saint Gobain POWER SUPPLY DEVICE FOR POWERING AT LEAST TWO ELECTRODES
KR100631986B1 (en) * 2005-06-13 2006-10-09 삼성전기주식회사 Driving apparatus for ccfl
KR100631987B1 (en) * 2005-06-20 2006-10-09 삼성전기주식회사 Driving apparatus for ccfl
JP5353528B2 (en) 2009-07-27 2013-11-27 ウシオ電機株式会社 Discharge lamp lighting device
JP5381457B2 (en) * 2009-07-27 2014-01-08 ウシオ電機株式会社 Discharge lamp lighting device
JP5573130B2 (en) 2009-12-01 2014-08-20 ウシオ電機株式会社 Discharge lamp lighting device
CN104470168B (en) * 2014-11-21 2016-01-27 嘉兴雷明电子科技有限公司 A kind of XED lamp ballast based on secondary frequency conversion control technique

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009145184A1 (en) 2008-05-27 2009-12-03 パナソニック電工株式会社 Discharge lamp lighting apparatus
US8581510B2 (en) 2008-05-27 2013-11-12 Panasonic Corporation Discharge lamp lighting apparatus

Also Published As

Publication number Publication date
JPH03167795A (en) 1991-07-19

Similar Documents

Publication Publication Date Title
US4992702A (en) Inverter capable of controlling operating frequency
JPS6196699A (en) Electronic ballast circuit for fluorescent lamp
JP2975032B2 (en) Discharge lamp lighting device
US5949199A (en) Gas discharge lamp inverter with a wide input voltage range
JP2878350B2 (en) Discharge lamp lighting device
JP2871759B2 (en) Inverter device
JPH0479119B2 (en)
JPH07298614A (en) Switching power source
JPH06267669A (en) Lighting device for incandescent lamp
KR100426801B1 (en) Electronic ballasts for hid-lamp
JP2001309657A (en) Switching power supply device
JPH11135289A (en) Lighting device for discharge lamp
JP2001035679A (en) Discharge lamp lighting device
JP2617481B2 (en) Discharge lamp lighting device
JP2831057B2 (en) Inverter device
JP3835105B2 (en) Discharge lamp lighting device
JP3823662B2 (en) Discharge lamp lighting device
JP2746271B2 (en) Inverter device
JP2617499B2 (en) Discharge lamp lighting device
JPH0744078B2 (en) Discharge lamp lighting device
JPH0365062A (en) Inverter
JP2831062B2 (en) Inverter device
JPH01144598A (en) Light device for discharge lamp
JPH0457080B2 (en)
JPH06151082A (en) Discharge lamp lighting device

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080903

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080903

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090903

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees