JP2852290B2 - Digital signal reproduction device - Google Patents
Digital signal reproduction deviceInfo
- Publication number
- JP2852290B2 JP2852290B2 JP6771297A JP6771297A JP2852290B2 JP 2852290 B2 JP2852290 B2 JP 2852290B2 JP 6771297 A JP6771297 A JP 6771297A JP 6771297 A JP6771297 A JP 6771297A JP 2852290 B2 JP2852290 B2 JP 2852290B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- data
- circuit
- area
- tracking control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
Description
【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、ディジタル信号の
再生装置に係り、特に回転ヘッドにより信号をテープ状
記録媒体上から再生する再生装置に関する。
【0002】
【従来の技術】回転ヘッドを用いて磁気テープ等の記録
媒体上にPCM信号を記録する記録装置では、このPC
M信号はバースト状に記録される。
【0003】従って、再生時には、このPCM信号の記
録されている領域を判別する必要がある。
【0004】この領域を判別する従来技術例としては、
特開昭58ー102307号公報に記載のものがある。
本例は、ディジタルオーディオテープレコーダにおける
技術例であり、ヘッドが搭載された回転ヘッドの回転位
置を領域判別の基準としている。しかし、この回転ヘッ
ドの回転位置の検出精度は、該ヘッドを搭載した回転ド
ラム装置等の機械的な精度に依存しており、該回転ドラ
ム装置等の互換性を考慮した場合には、その十分な精度
を得ることは極めて困難である。
【0005】
【発明が解決しようとする課題】本発明が解決しようと
する課題は、媒体上に記録されたPCM信号等データ信
号の再生時にその信号の記録された領域を正確に判別す
ることができるディジタル信号再生装置を提供すること
にある。
【0006】
【課題を解決するための手段】本発明のディジタル信号
再生装置は、信号再生時に、テープ状記録媒体の各トラ
ックに記録されているトラッキング制御信号(1トラッ
クに2箇所記録され、再生時に、再生ヘッドがこれによ
り正確にトラックをとらえる。)等の記録情報信号を基
準とし、同トラック内に併せ記録されているPCM信号
等データ信号の信号領域を判別することにより、そのデ
ータ信号の再生を正確かつ容易に行えるようにしたもの
である。
【0007】
【発明の実施の形態】以下、本発明の実施の形態を図1
により説明する。
【0008】図1は回転ヘッド型PCMレコーダの再生
装置である。同図において、1は磁気テープ、2は回転
ヘッド、4は再生回路、5はデータ識別回路、6は回転
ヘッド2のテープトラッキングを制御するサーボ回路、
7はトラッキング制御信号検出回路、8はトラック中の
データ領域を判別するための信号を生成する判別回路、
9は同期信号およびデータブロックの番号を検出する同
期信号・ブロックアドレス検出回路、10は復調回路、
11はデータ記憶用のRAM(ランダムアクセスメモ
リ)、12はRAMアドレス切換え回路、13および1
5はクロック発生回路、14は復調されたデータをRA
M11に書き込むアドレスを指定するRAM書込みアド
レス制御回路、16は上記RAM11に書込まれている
データの訂正時および読出し時におけるアドレスを指定
するRAM訂正読み出しアドレス制御回路、17はエラ
ーデータの検出および訂正を行うエラー訂正回路、18
は上記各回路および、RAM等の間でのデータのやりと
りの連絡をするデータバス、19は上記エラー訂正回路
17で訂正し得なかったデータ誤りを補正するためのデ
ータ補間回路、20はD/A(ディジタル−アナログ)
変換器、21はアナログ信号出力端子、である。
【0009】磁気テープ1上に記録されているディジタ
ル信号は、回転ヘッド2により再生された後、再生回路
4において波形等化処理および増幅処理をされ、さらに
データ識別回路5によりデータの分離およびデータの識
別がされる。
【0010】また、再生回路4からの再生信号は、トラ
ッキング制御信号検出回路7に入力され、ここでトラッ
キング制御信号の検出が行われる。検出されたトラッキ
ング制御信号は、さらに、次のトラッキングを制御する
ためのサーボ回路6に入力される。
【0011】データ識別回路5からの出力信号は、復調
回路10で復調され、同時に、同期信号ブロックアドレ
ス検出回路9で同期信号の検出およびブロックアドレス
の検出が行われる。
【0012】また、この時にトラッキング制御信号検出
回路7により検出されたトラッキング制御信号は、サー
ボ回路6に入力されると同時に判別回路8にも入力され
る。該判別回路8では、トラッキング制御信号を基準に
して、データ識別回路5の出力を、データ信号領域とデ
ータ信号以外の領域とに判別するデータ領域判別信号が
生成される。このデータ領域判別信号は、同期信号・ブ
ロックアドレス検出回路9およびRAM書込みアドレス
制御回路14に入力される。この同期信号・ブロックア
ドレス検出回路9およびRAM書込みアドレス制御回路
14は、データ領域判別信号が“1”の時にのみ動作を
行う。つまり、ここでは、検出された同期信号およびブ
ロックアドレスを基準としてRAM書込みのためのアド
レスが指定され、RAM11に復調回路10からの復調
データがデータバス18を介して書込まれる。
【0013】RAM11に書込まれたデータは、RAM
読出し訂正アドレス制御回路16により制御され、エラ
ー訂正回路17によりエラー訂正を施された後、データ
補間回路19に送られる。そして、データ補間回路19
により、平均値補間や前値保持等の処理が行われD/A
変換器20によりアナログ信号に変換され出力される。
【0014】データ信号領域とデータ信号以外の領域と
を区別するためのウインドウを設けこのウインドウを用
いて、復調データの、RAMへの書込みを制御すれば、
復調回路10の出力のデータ信号の、RAMへの書込み
を良好に行い得ることが、前記特開昭58−10230
7号公報中に開示されている。
【0015】しかし、上記ウインドウは、回転ヘッドの
回転位置を基準として定められているために、機械的精
度に依存しなければならない。
【0016】本発明は、上記ウインドウの基準としてト
ラッキング制御信号を用いることを特徴としており、こ
れによりウインドウの位置が正確になる。
【0017】すなわち、トラッキング制御信号を基準と
したウインドウで、データ信号のRAMへの書込みが制
御されることによりデータの再生が正確に行われる。
【0018】図2は、図1の再生装置によって再生を行
うための磁気テープ1上の信号の記録パターンの一例で
ある。同図において、22はトラックマージン、23は
PCM信号が記録される領域、24および25は該PC
M信号に関連したSub−Code信号が記録される領
域、26および27は回転ヘッドで正確なトラッキング
を行うための時分割のトラッキング制御信号が記録され
る領域、28はプリアンブル信号が記録される領域、2
9はヘッドの走査方向、30はデータ信号中の1ブロッ
クの領域、31は1ブロック中の同期信号が記録される
領域、32は制御信号が記録される領域、33はブロッ
クアドレスが記録される領域、34はデータ信号が記録
される領域である。
【0019】なお、上記時分割トラッキング制御信号の
領域26および27中のトラッキング制御信号は、特開
昭58−122606号公報中に開示されているような
トラッキングコントロール用のパイロット信号であり、
また、上記プリアンブル信号の領域28中のプリアンブ
ル信号は特開昭58−143432号公報中に開示され
ているような信号である。
【0020】PCM信号領域23は128個のブロック
で構成されており、それぞれのブロックには同期信号、
制御信号、ブロックアドレスが付加されている。領域3
2の制御信号は、サンプリング周波数や量子化ビット数
等の再生時に必要な制御信号であり、また、ブロックア
ドレス33は、そのブロックが何番目のものであるかを
示すためのアドレスである。再生時にはこのブロックア
ドレスが検出されることによりブロックの位置が判断さ
れる。
【0021】Sub−code信号の領域24、25
は、それぞれ8個のブロックで構成されており、このブ
ロック構成はPCM信号の領域23と同じである。ま
た、トラッキング制御信号領域26,27はそれぞれ5
個のブロック、さらに、プリアンブル領域28は2個の
ブロック、さらにまたトラックマージン22は11個の
ブロックの長さになっている。図2に示した1トラック
は、全体で196個のブロックの長さになっている。
【0022】図3はデータ領域判別信号のタイミングチ
ャートである。同図において、35は回転ヘッドの出力
信号、36は再生データ信号、37はトラッキング制御
信号、38はデータ領域判別信号、39はトラック走査
区間である。
【0023】図2の記録パターンは、回転ヘッドの出力
信号35のヘッド走査区間39に相当する。本実施例で
はヘッドを2個用い、磁気テープ1の回転ドラム装置へ
の巻き付け角90°としているので回転ヘッドの出力信
号35では、ヘッドの走査区間39は、180°毎に9
0°の区間が連続して表われる。回転ヘッドの出力信号
35からディジタルデータの再生がされると、再生デー
タ信号36が得られる。
【0024】また、回転ヘッドの出力信号35よりトラ
ッキング制御信号の検出を行うと、トラッキング制御信
号37が得られる。
【0025】PCM信号の領域23,Sub−Code
信号の領域24および25、トラッキング制御信号領域
26および27の、再生信号上での位置関係は図2のよ
うになっている。
【0026】しかし、これらの各領域に記録されている
PCM信号、Sub−Code信号、トラッキング制御
信号37は、それぞれ磁気テープ1上のトラックにおい
てその絶対的な位置がヘッドの組立精度等により変動す
る。
【0027】従って、異なる装置によって記録されたテ
ープにつき回転ヘッドの位置を基準にしてデータ領域を
判別すると、実際の領域とは異なる領域として判別され
る可能性がある。
【0028】これに対し、トラック上での上記信号相互
間の相対的な位置は一定であり変化しない。そこで、本
発明では、同一トラック上に記録されている領域26、
27のトラッキング制御信号37を用いデータ領域34
を判別することにより、実際のデータ領域と等しいデー
タ領域判別信号38を生成することができる。
【0029】図4は、データ領域判別信号38の生成回
路8の構成を示す図である。同図において、40および
41はトラッキング制御信号入力端子、43はORゲー
ト、44はロード信号入力端子、45および46はカウ
ンタに与えるロード値入力端子、49は切換え回路、5
0はカウンタのロード値入力端子、51はクロックまた
は同期信号の入力端子、52はカウンタのクロック入力
端子、53はカウンタ、54はデータ領域を設定するた
めのデコーダ、55はデータ領域判別信号出力端子であ
る。トラッキング制御信号入力端子40、41にはそれ
ぞれ領域26、27のトラッキング制御信号37の検出
信号が入力される。カウンタ53は、クロック入力端子
52に、クロック発生回路13からのクロックまたは、
データ信号より検出された同期信号が加えられ、回転ヘ
ッド180°相当のブロック、すなわち本実施例では、
392個のブロック、を数えるカウンタである。デコー
ダ54はカウンタ53の値によりデータの領域を
“1”,それ以外の領域を“0”とするデータ領域判別
信号を出力する。
【0030】トラッキング制御信号入力端子40に記録
領域26のトラッキング制御信号37の検出信号が入力
されると、これがORゲート44を介してカウンタ53
のロードを行なうロード信号に変換される。この時、同
時に切換え回路49はトラッキング制御信号37入力時
のカウンタロード値を選択する。トラッキング制御信号
よりPCM信号領域までのブロック数は、デコーダ54
により設定されているので、トラッキング制御信号37
が検出された時に、本来のカウンタ値つまりトラッキン
グ制御信号時に置けるカウンタのあるべき値をロード値
として与えることにより、カウンタを実際のデータ信号
に則して動作させることができる。このカウンタ53の
値がデコーダ54に入力されることにより、PCM信号
領域が確定する。同様にしてトラッキング制御信号37
の検出信号がロード信号になると、トラッキング制御信
号時におけるカウンタのあるべき値がロード値として選
択されカウンタ53にロードされる。
【0031】実際のデータ領域判別信号38はデータの
領域より若干広めに設定される。これは回転ヘッドの回
転速度の変動、および磁気テープ1の伸び縮み等に起因
するジッタの増大分を考慮したものである。
【0032】図2で説明したように、各々の信号の占め
る領域のブロック数は1トラック196ブロック中、P
CM信号領域23は128ブロック,2つのSub−C
ode信号領域24,25は各々8ブロックであるが、
ジッタの発生によって、データ信号領域34は最悪の場
合180°の回転で前後に1ブロック程度変動すること
がある。
【0033】従って、データ領域判別信号のPCM信号
領域では、実際のPCM信号領域より前後に1ブロック
ずつ広げた領域、すなわち130ブロック相当の領域を
設定しておけばPCM信号を見逃すことなく正確なその
再生が行える。
【0034】また、データ領域判別信号38のSub−
Code信号領域24は、1つ前のトラックのトラッキ
ング制御信号を基準にしているので、ジッタも大きくな
る。そこで、信号領域を設定する場合には多少その分の
余裕を考慮し領域幅を広げておく必要がある。
【0035】本実施の形態では、Sub−Code信号
領域24は前後1.5ブロックずつ広げた領域、すなわ
ち11ブロック相当の領域をSub−Code信号領域
27として設定している。
【0036】上記のようにトラッキング制御信号を基準
として生成したデータ領域判別信号38を用い、同期信
号・ブロックアドレス検出回路9,RAM書込みアドレ
ス制御回路14を制御すればデータの再生を正確に行う
ことができる。
【0037】本発明の他の実施の形態を図5により説明
する。図5はデータ領域判別信号38の生成回路8であ
る。同図において、42は同期信号・ブロックアドレス
検出回路9からの信号を入力する端子、43はORゲー
ト、44はロード信号入力端子、47はアドレス信号入
力端子、48はデコーダである。トラッキング制御信号
37が入力されるとカウンタのロード値がロードされデ
ータ領域が決定される。データ領域の始まり点は、トラ
ッキング制御信号37が基準にされるので、前述のよう
に1ないし1.5ブロック分だけ広い領域となるように
決定される。データ領域の終わり点は、図4の例では、
データ領域をカウンタにより数えることにより決定され
る。
【0038】本実施の形態では、データ領域の始まり点
は、上記のようにして決定されるが、データ中の、領域
31の同期信号や領域33のブロックアドレスが正しく
検出された場合に、ブロックアドレスの値がカウンタ5
3にロードされ、より一層正確なデータ領域判別信号3
8が生成される。
【0039】また、トラッキング制御信号37が欠落し
た場合にも上記データ領域判別信号38を正確に生成す
ることができる。
【0040】なお、トラッッキング制御信号の代わりに
プリアンブル信号を用いてデータ領域判別信号38を生
成してもよい。図2においてプリアンブル信号は、領域
24のSub−Code1信号、領域23のPCM信
号,領域25のSub−Code2信号の直前にある。
従って、プリアンブル信号を基準にすると、より正確な
データ領域判別信号38を生成することができる。
【0041】本発明の第3の実施の形態を図6により説
明する。同図において、56はトラッキング制御信号3
7の有無を判断するために該トラッキング制御信号37
の検出信号を入力する端子、57は回転ヘッドの回転に
より1回転毎に出力される上記回転ヘッドの回転位置検
出信号の入力端子、58はロード信号の切変え回路、5
9は回転ヘッドの回転位置検出信号をロード信号とした
時のロード値の入力端子である。記録領域26,27の
トラッキング制御信号37が検出されている時には、カ
ウンタのロード値は、トラッキング制御信号時のロード
値入力端子45,46からの信号が切換え回路49によ
り選択され、カウンタ53は上記ロード値をロードして
動作する。
【0042】しかし、この時に領域26,27のトラッ
キング制御信号37が検出されないと、ロード信号が消
失するためにロードが行われない。
【0043】本実態の形態は、このような場合にも正し
くカウンタを動作させ、データ領域判別信号38を生成
することを特徴とする。
【0044】領域26,27のトラッキング制御信号3
7が検出されない時、トラッキング制御信号検出信号に
よりロード信号切換え回路はカウンタ53のロード信号
として回転ヘッドの回転位置検出信号を選択する。この
時同時にロード値として回転ヘッドの回転位置検出信号
入力時のロード値59が選択されカウンタ53にロード
される。カウンタ53はこの値よりカウンタを始め、デ
コーダ54によりデータ領域判別信号38が生成され
る。
【0045】従って、トラッキング制御信号37が検出
されない時にも、データ領域判別信号38の基準トラッ
キング制御信号37より回転ヘッドの回転位置検出信号
に切換えることにより正常な動作を行える。
【0046】
【発明の効果】本発明によれば、再生ディジタル信号中
のPCM信号領域およびSub−Code信号領域を正
確に判別することができる。従って、PCM信号および
Sub−Code信号の再生において正確な再生を行え
る。
【0047】さらに、トラッキング制御信号が欠落して
いる場合においても、特開昭58−102307号公報
に開示されているような回転ヘッドの回転位置を基準と
してデータ領域判別信号を生成する方式に切換えること
により、上記ディジタルデータ信号の記録された領域に
判別できる。Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a digital signal reproducing apparatus, and more particularly to a reproducing apparatus for reproducing a signal from a tape-shaped recording medium by a rotary head. 2. Description of the Related Art In a recording apparatus for recording a PCM signal on a recording medium such as a magnetic tape by using a rotary head, this PC
The M signal is recorded in a burst. Therefore, at the time of reproduction, it is necessary to determine the area where the PCM signal is recorded. As a prior art example for determining this area,
There is one described in JP-A-58-102307.
This example is a technical example of a digital audio tape recorder, and uses the rotational position of a rotary head on which a head is mounted as a reference for area determination. However, the accuracy of detecting the rotational position of the rotary head depends on the mechanical accuracy of the rotary drum device or the like on which the head is mounted. It is extremely difficult to obtain a high precision. SUMMARY OF THE INVENTION An object of the present invention is to accurately discriminate an area where a signal such as a PCM signal recorded on a medium is recorded when the signal is reproduced. It is an object of the present invention to provide a digital signal reproducing apparatus capable of performing the above. A digital signal reproducing apparatus according to the present invention, when reproducing a signal, uses a tracking control signal recorded on each track of a tape-shaped recording medium (recorded at two locations on one track and reproduced). At this time, the reproducing head can accurately detect the track.) Based on a recording information signal such as a reference signal, a signal area of a data signal such as a PCM signal recorded in the same track is determined, and thereby the data signal of the data signal is determined. The reproduction is performed accurately and easily. An embodiment of the present invention will be described below with reference to FIG.
This will be described below. FIG. 1 shows a reproducing apparatus of a rotary head type PCM recorder. In the figure, 1 is a magnetic tape, 2 is a rotary head, 4 is a reproducing circuit, 5 is a data identification circuit, 6 is a servo circuit for controlling the tape tracking of the rotary head 2,
7 is a tracking control signal detection circuit, 8 is a discrimination circuit that generates a signal for discriminating a data area in a track,
9 is a synchronization signal / block address detection circuit for detecting a synchronization signal and a data block number, 10 is a demodulation circuit,
11 is a RAM (random access memory) for storing data, 12 is a RAM address switching circuit, and 13 and 1
Reference numeral 5 denotes a clock generation circuit, and 14 denotes the demodulated data
A RAM write address control circuit for specifying an address to be written to M11, a RAM correction read address control circuit 16 for specifying an address when correcting and reading data written in the RAM 11, and a detection and correction of error data 17 Error correction circuit for performing
Is a data bus for communicating data exchange between the above-described circuits and the RAM, etc., 19 is a data interpolation circuit for correcting a data error that could not be corrected by the error correction circuit 17, and 20 is a D / D A (digital-analog)
The converter 21 is an analog signal output terminal. After the digital signal recorded on the magnetic tape 1 is reproduced by the rotary head 2, it is subjected to a waveform equalizing process and an amplifying process in a reproducing circuit 4. Is identified. The reproduced signal from the reproducing circuit 4 is input to a tracking control signal detecting circuit 7, where the tracking control signal is detected. The detected tracking control signal is further input to a servo circuit 6 for controlling the next tracking. The output signal from the data discriminating circuit 5 is demodulated by a demodulating circuit 10, and at the same time, a synchronizing signal and a block address are detected by a synchronizing signal block address detecting circuit 9. At this time, the tracking control signal detected by the tracking control signal detection circuit 7 is input to the servo circuit 6 and also to the discrimination circuit 8 at the same time. The discrimination circuit 8 generates a data area discrimination signal for discriminating the output of the data discrimination circuit 5 into a data signal area and an area other than the data signal based on the tracking control signal. This data area discrimination signal is input to the synchronization signal / block address detection circuit 9 and the RAM write address control circuit 14. The synchronization signal / block address detection circuit 9 and the RAM write address control circuit 14 operate only when the data area determination signal is "1". That is, here, an address for RAM writing is specified based on the detected synchronization signal and block address, and demodulated data from the demodulation circuit 10 is written to the RAM 11 via the data bus 18. The data written in the RAM 11 is a RAM
After being controlled by the read correction address control circuit 16 and subjected to error correction by the error correction circuit 17, the data is sent to the data interpolation circuit 19. Then, the data interpolation circuit 19
Processing such as average value interpolation and previous value holding is performed by D / A
The signal is converted into an analog signal by the converter 20 and output. By providing a window for distinguishing between the data signal area and the area other than the data signal, and using this window to control the writing of demodulated data to the RAM,
It is disclosed in Japanese Patent Application Laid-Open No. 58-10230 that the data signal output from the demodulation circuit 10 can be favorably written to the RAM.
No. 7 discloses this. However, since the window is determined based on the rotational position of the rotary head, it must depend on mechanical accuracy. The present invention is characterized in that a tracking control signal is used as a reference of the window, whereby the position of the window becomes accurate. That is, by controlling the writing of the data signal to the RAM in a window based on the tracking control signal, the data can be accurately reproduced. FIG. 2 shows an example of a signal recording pattern on the magnetic tape 1 to be reproduced by the reproducing apparatus shown in FIG. In the figure, 22 is a track margin, 23 is an area where a PCM signal is recorded, and 24 and 25 are the PC margins.
An area where a Sub-Code signal related to the M signal is recorded, 26 and 27 are areas where a time-division tracking control signal for performing accurate tracking with the rotary head is recorded, and 28 is an area where a preamble signal is recorded. , 2
9 is a scanning direction of the head, 30 is an area of one block in a data signal, 31 is an area of one block in which a synchronization signal is recorded, 32 is an area of a control signal, and 33 is a block address. An area 34 is an area where a data signal is recorded. The tracking control signals in the time-division tracking control signal areas 26 and 27 are pilot signals for tracking control as disclosed in Japanese Patent Application Laid-Open No. 58-122606.
The preamble signal in the preamble signal area 28 is a signal as disclosed in Japanese Patent Application Laid-Open No. 58-143432. The PCM signal area 23 is composed of 128 blocks, and each block has a synchronization signal,
A control signal and a block address are added. Area 3
The control signal of No. 2 is a control signal necessary for reproduction such as the sampling frequency and the number of quantization bits, and the block address 33 is an address for indicating the order of the block. During reproduction, the position of the block is determined by detecting the block address. Sub-code signal areas 24 and 25
Is composed of eight blocks each, and this block configuration is the same as the area 23 of the PCM signal. The tracking control signal areas 26 and 27 are 5
Blocks, the preamble area 28 has a length of two blocks, and the track margin 22 has a length of 11 blocks. One track shown in FIG. 2 has a total length of 196 blocks. FIG. 3 is a timing chart of the data area determination signal. In the figure, 35 is an output signal of the rotary head, 36 is a reproduced data signal, 37 is a tracking control signal, 38 is a data area discrimination signal, and 39 is a track scanning section. The recording pattern shown in FIG. 2 corresponds to a head scanning section 39 of the output signal 35 of the rotary head. In the present embodiment, two heads are used, and the winding angle of the magnetic tape 1 around the rotating drum device is 90 °. Therefore, in the output signal 35 of the rotating head, the scanning section 39 of the head is 9 times every 180 °.
A section of 0 ° appears continuously. When digital data is reproduced from the output signal 35 of the rotary head, a reproduced data signal 36 is obtained. When the tracking control signal is detected from the output signal 35 of the rotary head, a tracking control signal 37 is obtained. PCM signal area 23, Sub-Code
FIG. 2 shows the positional relationship between the signal areas 24 and 25 and the tracking control signal areas 26 and 27 on the reproduced signal. [0026] However, these PCM signals recorded in each area, Sub-Cod e signal, the tracking control signal 37, the absolute position is varied by the assembling accuracy of the head, respectively, in tracks on the magnetic tape 1 I do. Therefore, if the data area is determined based on the position of the rotary head for a tape recorded by a different device, it may be determined as an area different from the actual area. On the other hand, the relative position between the signals on the track is constant and does not change. Therefore, in the present invention, the area 26 recorded on the same track,
Data area 34 using tracking control signal 37 of 27
The by a Turkey Determine can generate data area determination signal 38 is equal to the actual data area. FIG. 4 is a diagram showing a configuration of the generation circuit 8 of the data area discrimination signal 38. In the figure, 40 and 41 are tracking control signal input terminals, 43 is an OR gate, 44 is a load signal input terminal, 45 and 46 are load value input terminals to be given to a counter, 49 is a switching circuit,
0 is a load value input terminal of the counter, 51 is a clock or synchronization signal input terminal, 52 is a clock input terminal of the counter, 53 is a counter, 54 is a decoder for setting a data area, and 55 is a data area discrimination signal output terminal. It is. The tracking control signal input terminals 40 and 41 receive the detection signals of the tracking control signal 37 for the areas 26 and 27, respectively. The counter 53 supplies the clock from the clock generation circuit 13 or
A synchronization signal detected from the data signal is added, and a block equivalent to the rotary head 180 °, that is, in this embodiment,
This is a counter for counting 392 blocks. The decoder 54 outputs a data area discrimination signal that sets the data area to “1” and the other areas to “0” according to the value of the counter 53. When a detection signal of the tracking control signal 37 of the recording area 26 is input to the tracking control signal input terminal 40, the detection signal is sent to the counter 53 via the OR gate 44.
Is converted to a load signal for performing the loading of At this time, the switching circuit 49 simultaneously selects the counter load value when the tracking control signal 37 is input. The number of blocks from the tracking control signal to the PCM signal area is determined by the decoder 54.
, The tracking control signal 37
Is detected, the original counter value, that is, the value of the counter that can be set at the time of the tracking control signal is given as the load value, whereby the counter can be operated in accordance with the actual data signal. When the value of the counter 53 is input to the decoder 54, the PCM signal area is determined. Similarly, the tracking control signal 37
Is the load signal, the value of the counter at the time of the tracking control signal is selected as the load value and loaded into the counter 53. The actual data area discrimination signal 38 is set slightly wider than the data area. This takes into account fluctuations in the rotation speed of the rotary head and an increase in jitter due to expansion and contraction of the magnetic tape 1. As described with reference to FIG. 2, the number of blocks in an area occupied by each signal is P in 196 blocks in one track.
The CM signal area 23 has 128 blocks and two Sub-Cs.
The ode signal areas 24 and 25 each have 8 blocks,
Due to the occurrence of jitter, the data signal area 34 may fluctuate by about one block back and forth by 180 ° rotation in the worst case. Therefore, in the PCM signal area of the data area discrimination signal, an area extending one block before and after the actual PCM signal area, that is, an area equivalent to 130 blocks is set, so that the PCM signal can be accurately detected without being missed. The reproduction can be performed. The sub-signal of the data area discrimination signal 38
Since the Code signal area 24 is based on the tracking control signal of the immediately preceding track, jitter also increases. Therefore, when setting the signal area, it is necessary to widen the area width in consideration of some margin. In the present embodiment, the sub-code signal area 24 is set as a sub-code signal area 27 that is an area expanded by 1.5 blocks before and after, that is, an area corresponding to 11 blocks. If the synchronization signal / block address detection circuit 9 and the RAM write address control circuit 14 are controlled using the data area determination signal 38 generated based on the tracking control signal as described above, data can be accurately reproduced. Can be. Another embodiment of the present invention will be described with reference to FIG. FIG. 5 shows a circuit 8 for generating the data area determination signal 38. In the figure, reference numeral 42 denotes a terminal for inputting a signal from the synchronization signal / block address detection circuit 9, 43 denotes an OR gate, 44 denotes a load signal input terminal, 47 denotes an address signal input terminal, and 48 denotes a decoder. When the tracking control signal 37 is input, the load value of the counter is loaded and the data area is determined. Since the tracking control signal 37 is used as a reference, the starting point of the data area is determined so as to be an area wider by 1 to 1.5 blocks as described above. In the example of FIG. 4, the end point of the data area is
It is determined by counting the data area by a counter. In the present embodiment, the starting point of the data area is determined as described above. However, when the synchronization signal of the area 31 and the block address of the area 33 are correctly detected in the data, Address value is counter 5
3 and more accurate data area discrimination signal 3
8 is generated. Further, even when the tracking control signal 37 is missing, the data area discrimination signal 38 can be accurately generated. The data area discrimination signal 38 may be generated by using a preamble signal instead of the tracking control signal. In FIG. 2, the preamble signal is immediately before the Sub-Code 1 signal in the region 24, the PCM signal in the region 23, and the Sub-Code 2 signal in the region 25.
Therefore, based on the preamble signal, a more accurate data area determination signal 38 can be generated. A third embodiment of the present invention will be described with reference to FIG. In the figure, reference numeral 56 denotes a tracking control signal 3
7 to determine the presence or absence of the tracking control signal 37.
Is a terminal for inputting the detection signal of the rotation head, 57 is an input terminal of the rotation position detection signal of the rotation head which is output every rotation by rotation of the rotation head, 58 is a switching circuit for switching a load signal,
Reference numeral 9 denotes a load value input terminal when the rotation position detection signal of the rotary head is used as a load signal. When the tracking control signal 37 of the recording areas 26 and 27 is detected, the switching circuit 49 selects the load value of the counter from the load value input terminals 45 and 46 at the time of the tracking control signal. Operate by loading the load value. However, if the tracking control signal 37 for the areas 26 and 27 is not detected at this time, the loading is not performed because the load signal disappears. The present embodiment is characterized in that, even in such a case, the counter operates correctly and the data area discrimination signal 38 is generated. Tracking control signal 3 for areas 26 and 27
When 7 is not detected, the load signal switching circuit selects the rotational position detection signal of the rotary head as the load signal of the counter 53 according to the tracking control signal detection signal. At this time, the load value 59 at the time of inputting the rotational position detection signal of the rotary head is simultaneously selected as the load value and loaded into the counter 53. The counter 53 starts counting from this value, and the data area determination signal 38 is generated by the decoder 54. Therefore, even when the tracking control signal 37 is not detected, normal operation can be performed by switching from the reference tracking control signal 37 of the data area discrimination signal 38 to the rotation head rotation position detection signal. According to the present invention, a PCM signal area and a Sub-Code signal area in a reproduced digital signal can be accurately determined. Therefore, accurate reproduction can be performed in reproducing the PCM signal and the Sub-Code signal. Further, even when the tracking control signal is missing, the system is switched to a method of generating a data area discrimination signal based on the rotational position of the rotary head as disclosed in Japanese Patent Application Laid-Open No. 58-102307. Thus, it is possible to determine the area where the digital data signal is recorded.
【図面の簡単な説明】
【図1】本発明を用いた回転ヘッド型PCMレコーダの
再生装置の一実施例を示すブロック図。
【図2】磁気テープ上のトラック記録パターンの一例を
示す図。
【図3】図2のトラック記録パターンを再生した信号お
よびこれから得られるPCM領域判別信号、Sub−C
ode領域判別信号を示すタイミングチャート図。
【図4】図3の判別信号を生成するための生成回路の一
実施例を示すブロック図。
【図5】判別信号生成回路の他の実施例を示すブロック
図。
【図6】判別信号生成回路のさらに他の実施例を示すブ
ロック図である。
【符号の説明】
5…データ識別回路、
7…トラッキング制御信号検出回路、
8…判別回路、
9…同期信号・ブロックアドレス検出回路
14…RAM書込みアドレス制御回路、
23…PCM信号が記録される領域、
24…Sub−Code1信号が記録される領域、
25…Sub−Code2信号が記録される領域、
26,27…トラッキング制御信号が記録される領域、
28…プリアンブル信号が記録される領域、
31…同期信号が記録される領域、
32…制御信号が記録される領域、
33…ブロックアドレスが記録される領域、
34…データ信号が記録される領域、
35…回転ヘッドの出力信号、
36…再生データ信号、
37…トラッキング制御信号
38…データ領域判別信号
39…トラック走査区間
40、41…トラッキング制御信号入力端子、
42…アドレス検出信号入力端子、
44…カウンタロード信号入力端子、
45,46…ロード値入力端子、
47…アドレス入力端子、
48…デコーダ、
49…切換え回路
50…カウンタロード値入力端子、
52…カウンタクロック入力端子、
53…カウンタ、
54…デコーダ
55…データ領域判別信号出力端子、
56…トラッキング制御信号検出信号入力端子、
57…回転ヘッドの回転位置検出信号入力端子、
58…ロード信号切換え回路、
59…ロード値入力端子。BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a block diagram showing one embodiment of a reproducing apparatus of a rotary head type PCM recorder using the present invention. FIG. 2 is a diagram showing an example of a track recording pattern on a magnetic tape. 3 is a signal obtained by reproducing the track recording pattern of FIG. 2 and a PCM area discrimination signal obtained from the signal, Sub-C;
FIG. 4 is a timing chart showing an ode area determination signal. FIG. 4 is a block diagram showing one embodiment of a generation circuit for generating the determination signal of FIG. 3; FIG. 5 is a block diagram showing another embodiment of the determination signal generation circuit. FIG. 6 is a block diagram showing still another embodiment of the determination signal generation circuit. [Explanation of Symbols] 5: data identification circuit, 7: tracking control signal detection circuit, 8: discrimination circuit, 9: synchronization signal / block address detection circuit 14, RAM write address control circuit, 23: area where PCM signal is recorded 24, an area in which a Sub-Code1 signal is recorded, 25, an area in which a Sub-Code2 signal is recorded, 26, 27, an area in which a tracking control signal is recorded, 28, an area in which a preamble signal is recorded, 31 ... Area where a synchronization signal is recorded 32 Area where a control signal is recorded 33 Area where a block address is recorded 34 Area where a data signal is recorded 35 Output signal of a rotary head 36 Reproduction data 37, a tracking control signal 38, a data area determination signal 39, a track scanning section 40, 41, tracking Control signal input terminal, 42: Address detection signal input terminal, 44: Counter load signal input terminal, 45, 46: Load value input terminal, 47: Address input terminal, 48: Decoder, 49: Switching circuit 50: Counter load value input Terminals 52: Counter clock input terminal 53: Counter 54: Decoder 55: Data area discrimination signal output terminal 56: Tracking control signal detection signal input terminal 57: Rotational head rotation position detection signal input terminal 58: Load Signal switching circuit, 59 ... Load value input terminal.
───────────────────────────────────────────────────── フロントページの続き (72)発明者 木村 寛之 神奈川県横浜市戸塚区吉田町292番地 株式会社日立製作所家電研究所内 (72)発明者 野口 敬治 神奈川県横浜市戸塚区吉田町292番地 株式会社日立製作所家電研究所内 (72)発明者 小林 博英 神奈川県横浜市戸塚区吉田町292番地 日立ビデオエンジニアリング株式会社内 (72)発明者 福田 裕樹 神奈川県横浜市戸塚区吉田町292番地 日立ビデオエンジニアリング株式会社内 (56)参考文献 特開 昭59−16111(JP,A) 特開 昭59−157810(JP,A) (58)調査した分野(Int.Cl.6,DB名) G11B 20/10──────────────────────────────────────────────────続 き Continued on the front page (72) Inventor Hiroyuki Kimura 292 Yoshida-cho, Totsuka-ku, Yokohama-shi, Kanagawa Prefecture Inside the Home Appliance Research Laboratory, Hitachi, Ltd. (72) Keiji Noguchi 292 Yoshida-cho, Totsuka-ku, Yokohama-shi, Kanagawa, Inc. Hitachi Video Electronics Co., Ltd. (72) Inventor Hirohide Kobayashi 292, Yoshida-cho, Totsuka-ku, Yokohama, Kanagawa Prefecture Hitachi Video Engineering Co., Ltd. (72) Inventor Hiroki Fukuda 292, Yoshida-cho, Totsuka-ku, Yokohama, Kanagawa Prefecture (56) References JP-A-59-16111 (JP, A) JP-A-59-157810 (JP, A) (58) Fields investigated (Int. Cl. 6 , DB name) G11B 20/10
Claims (1)
号とブロックアドレスとを付加して1個のデータブロッ
ク信号を構成し、テープ状記録媒体上トラックの所定の
データ記録領域に所定数個の上記データブロック信号が
1トラック分のディジタルデータ信号として記録された
記録信号を、回転ヘッドで再生するディジタル信号再生
装置において、 上記記録信号を上記回転ヘッドで再生する際に、上記デ
ータ記録領域と所定の位置関係で、上記データ記録領域
より時間軸上前に配置されて記録された基準信号を検出
する基準信号検出回路と、 上記基準信号検出回路によって検出された基準信号に基
づいて、上記データ記録領域の再生タイミング期間を判
別する判別回路と、を備えたことを特徴とするディジタ
ル信号再生装置。 2.上記判別回路で判別された期間外では上記データブ
ロック信号の再生処理を行わないように構成することを
特徴とする特許請求の範囲第1項に記載のディジタル信
号再生装置。 3.上記判別回路は、 上記基準信号の検出タイミングから上記データ記録領域
の再生開始タイミングを判別し、 再生されたデータブロック信号のブロックアドレスより
上記データ記録領域の再生終了タイミングを判別するこ
とを特徴とする特許請求の範囲第1項に記載のディジタ
ル信号再生装置。 4.上記判別回路は、 高周波数のクロック信号と上記同期信号の何れかを計数
するカウンタと、 上記基準信号検出回路で上記基準信号が検出された時
に、上記カウンタに所定の値をロードするロード回路
と、 上記カウンタの値より上記データ記録領域の再生タイミ
ング期間を判別するデコーダと、 により構成される特許請求の範囲第1項に記載のディジ
タル信号再生装置。 5.上記基準信号はトラッキング制御信号であり、 上記ロード回路は、該トラッキング制御信号または上記
ブロックアドレスが検出された時に上記カウンタのロー
ドを行うように構成する、特許請求の範囲第4項に記載
のディジタル信号再生装置。 6.上記基準信号はトラッキング制御信号であり、 上記基準信号検出回路はトラッキング制御信号検出回路
である、特許請求の範囲第1項に記載のディジタル信号
再生装置。(57) [Claims] At least a synchronization signal and a block address are added to a plurality of digital data signals to form one data block signal, and a predetermined number of the data block signals are stored in a predetermined data recording area of a track on a tape-shaped recording medium. In a digital signal reproducing device for reproducing a recording signal recorded as a digital data signal for one track by a rotary head, when the recording signal is reproduced by the rotary head, in a predetermined positional relationship with the data recording area, A reference signal detection circuit that detects a reference signal that is recorded on the time axis before the data recording area and is recorded; and a reproduction timing period of the data recording area based on the reference signal detected by the reference signal detection circuit. And a discriminating circuit for discriminating the digital signal. 2. 2. The digital signal reproducing apparatus according to claim 1, wherein the reproducing process of the data block signal is not performed outside the period determined by the determining circuit. 3. The determination circuit determines the reproduction start timing of the data recording area from the detection timing of the reference signal, and determines the reproduction end timing of the data recording area from the block address of the reproduced data block signal. The digital signal reproducing device according to claim 1. 4. A counter for counting any one of a high-frequency clock signal and the synchronization signal; and a load circuit for loading a predetermined value to the counter when the reference signal is detected by the reference signal detection circuit. 2. The digital signal reproducing apparatus according to claim 1, comprising: a decoder configured to determine a reproduction timing period of the data recording area based on the value of the counter. 5. The digital signal according to claim 4, wherein the reference signal is a tracking control signal, and the load circuit is configured to load the counter when the tracking control signal or the block address is detected. Signal playback device. 6. 2. The digital signal reproducing device according to claim 1, wherein the reference signal is a tracking control signal, and the reference signal detection circuit is a tracking control signal detection circuit.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6771297A JP2852290B2 (en) | 1997-03-21 | 1997-03-21 | Digital signal reproduction device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6771297A JP2852290B2 (en) | 1997-03-21 | 1997-03-21 | Digital signal reproduction device |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP22774784A Division JPS61107506A (en) | 1984-10-31 | 1984-10-31 | Digital signal reproducing device |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH1074360A JPH1074360A (en) | 1998-03-17 |
JP2852290B2 true JP2852290B2 (en) | 1999-01-27 |
Family
ID=13352854
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP6771297A Expired - Lifetime JP2852290B2 (en) | 1997-03-21 | 1997-03-21 | Digital signal reproduction device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2852290B2 (en) |
-
1997
- 1997-03-21 JP JP6771297A patent/JP2852290B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH1074360A (en) | 1998-03-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0209141B1 (en) | Pcm signal recording and reproducing apparatus | |
JPH0770177B2 (en) | Digital signal reproducing device | |
EP0211388B1 (en) | Control signal recording apparatus of magnetic recording/reproducing apparatus | |
US6222980B1 (en) | Apparatus for generating time code signal | |
KR970002192B1 (en) | Digital signal reproduction apparatus | |
JPH0580749B2 (en) | ||
US5124851A (en) | Data recording apparatus with recorded data verifying means | |
JPS6412031B2 (en) | ||
JP3296087B2 (en) | Digital data recording method and its recording device and reproducing device | |
JP2852290B2 (en) | Digital signal reproduction device | |
US5483389A (en) | Reproducing apparatus for temporarily writing reproducing data into memory | |
JPH0542069B2 (en) | ||
JP2537903B2 (en) | Magnetic recording / reproducing device | |
KR900007373B1 (en) | Digital signal demodulating apparatus | |
JPH0551984B2 (en) | ||
US5644446A (en) | Rotary-head digital reproducing/recording method and apparatus with block address-based area signal generation | |
JPH0449313B2 (en) | ||
EP0615239A1 (en) | Digital data recording apparatus | |
JP3598838B2 (en) | Data reader | |
JP3211249B2 (en) | Information recording device | |
JP3211248B2 (en) | Information recording device | |
JP2575101B2 (en) | Audio signal recording device | |
JP2972360B2 (en) | Memory controller | |
JP2569526B2 (en) | Playback device for recording media | |
JP2948445B2 (en) | Rotary head digital data recording / reproducing method and apparatus |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
EXPY | Cancellation because of completion of term |