JP2850933B2 - Ghost removal device - Google Patents

Ghost removal device

Info

Publication number
JP2850933B2
JP2850933B2 JP5169725A JP16972593A JP2850933B2 JP 2850933 B2 JP2850933 B2 JP 2850933B2 JP 5169725 A JP5169725 A JP 5169725A JP 16972593 A JP16972593 A JP 16972593A JP 2850933 B2 JP2850933 B2 JP 2850933B2
Authority
JP
Japan
Prior art keywords
signal
waveform
circuit
supplied
ghost
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP5169725A
Other languages
Japanese (ja)
Other versions
JPH077637A (en
Inventor
茂広 伊藤
一之 海老原
裕司 西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Victor Company of Japan Ltd
Original Assignee
Victor Company of Japan Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Victor Company of Japan Ltd filed Critical Victor Company of Japan Ltd
Priority to JP5169725A priority Critical patent/JP2850933B2/en
Publication of JPH077637A publication Critical patent/JPH077637A/en
Application granted granted Critical
Publication of JP2850933B2 publication Critical patent/JP2850933B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Picture Signal Circuits (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、テレビジョン(TV)受
像機、ヒデオテープレコーダ(VTR )等の各種ビデオ機
器に好適なゴースト除去装置に関する。そして、この発
明は特に、短時間のうちに安定して、ゴーストなどの波
形歪を取り除くことのできるゴースト除去装置を提供す
ることを目的としている。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a ghost removing apparatus suitable for various video equipment such as a television (TV) receiver and a video tape recorder (VTR). It is another object of the present invention to provide a ghost removing apparatus capable of removing a waveform distortion such as a ghost stably in a short time.

【0002】[0002]

【従来の技術】図5(a)は従来のゴースト除去装置の
構成例である。図5(b)はその細部構成例である。こ
うしたゴースト除去装置のアルゴリズムの代表的なもの
はZF法(Zero Forcing Methode)である。
2. Description of the Related Art FIG. 5A shows a configuration example of a conventional ghost removing device. FIG. 5B shows an example of the detailed configuration. A typical algorithm of such a ghost removing device is a ZF method (Zero Forcing Methode).

【0003】TV放送の映像信号には、特願平1−69
179号に示すように、ゴーストキャンセル用の基準信
号(GCR信号)として、図7(a)のGCR波形と図
7(b)の0ペデスタル波形とが8フィールドシーケン
スで挿入されている。(送信側で挿入。)
[0003] Video signals of TV broadcasting include Japanese Patent Application No. 1-69.
As shown in No. 179, the GCR waveform of FIG. 7A and the 0 pedestal waveform of FIG. 7B are inserted in an eight-field sequence as a ghost canceling reference signal (GCR signal). (Insert on the sending side.)

【0004】図8(a)〜(h)は第1のフィールド
(F1)から第8のフィールド(F8)までのGCR信
号の配置図であり、8フィールドを一周期とする周期信
号である。これらの信号配列の中から4フィールド隔て
た図7(a)と図7(b)の信号間で差をとると、水平
同期信号とバースト信号が消去され(4フィールド隔て
たフィールド間では同位相であるため)、図7(c)に
示すようなGCR波形が取り出せる。
FIGS. 8 (a) to 8 (h) are layout diagrams of GCR signals from the first field (F1) to the eighth field (F8), and are periodic signals having eight fields as one cycle. If a difference is taken between the signals of FIGS. 7A and 7B four fields apart from these signal arrangements, the horizontal synchronizing signal and the burst signal are erased (the same phase between the fields four fields apart) Therefore, a GCR waveform as shown in FIG. 7C can be obtained.

【0005】このGCR波形を1/(4fsc)(但
し、fscは色副搬送波周波数)の間隔で差分処理をす
ると、図7(d)のようなゴーストキャンセル用の基準
パルス、即ちGCRパルスを得ることができる。GCR
パルスは図9(a)に示すように映像信号の周波数占有
帯域であるfm(=約4MHz)迄平坦な特性になって
いる。図7(e)は遅延時間がTgの同相ゴーストがあ
る時のGCRパルスとそのゴーストの波形図である。ゴ
ーストの検出時間範囲は図7(d)及び(e)におけ
る、−t1からt2の間のt1+t2の範囲である。t
1,t2の値は通常、次式
When this GCR waveform is subjected to difference processing at intervals of 1 / (4 fsc) (where fsc is the color subcarrier frequency), a ghost canceling reference pulse as shown in FIG. 7D, that is, a GCR pulse is obtained. be able to. GCR
The pulse has a flat characteristic up to fm (= about 4 MHz) which is a frequency occupied band of the video signal as shown in FIG. 9A. FIG. 7E is a GCR pulse when there is an in-phase ghost having a delay time Tg and a waveform diagram of the ghost. The ghost detection time range is the range of t1 + t2 between -t1 and t2 in FIGS. 7D and 7E. t
The values of 1, t2 are usually

【0006】[0006]

【数1】 (Equation 1)

【0007】の値に設定される。Is set to the value of

【0008】図5(a)において、入力ラインL1には
アンテナで受信されたNTSC方式の映像信号が供給さ
れる。この映像信号中には前述の如く、図7(a)及び
(b)のGCR信号が図8(a)〜(h)のような8フ
ィールドシーケンスで挿入されている。GCR信号の挿
入期間は18H及び281Hである。
In FIG. 5A, an NTSC video signal received by an antenna is supplied to an input line L1. As described above, the GCR signals of FIGS. 7A and 7B are inserted into this video signal in an eight-field sequence as shown in FIGS. 8A to 8H. The insertion period of the GCR signal is 18H and 281H.

【0009】以下の処理系では、主としてディジタル信
号処理を想定した説明を行うことにする。従って、入力
信号はAD(アナログディジタル)変換されるものとす
る。これに伴いラインL2からの最終出力信号は、DA
(ディジタルアナログ)変換されたものとする。この時
の標本化周波数fsとして、通常使用される値は4fs
cである。
In the following processing system, description will be made mainly assuming digital signal processing. Therefore, it is assumed that the input signal is subjected to AD (analog-digital) conversion. Accordingly, the final output signal from line L2 is DA
(Digital-to-analog) conversion. The value normally used as the sampling frequency fs at this time is 4 fs.
c.

【0010】入力信号(アナログ信号)はまず、同期分
離回路2−1で信号中の水平及び垂直同期信号が抜き取
られ、ここでは更にもう1つの同期用の信号であるバー
スト信号を抜き取るための、バーストゲートパルスが作
り出される。このような同期分離機能を持つ回路は、汎
用化されたTV用のLSIとして市販されている。入力
信号はさらに、帯域濾波器(BPF)2−2に加えら
れ、ここで変調周波数fscの色信号が抜き取られる。
色信号はブロック2−1からのバーストゲートパルスと
共に次の同期発振器(VCO)2−3に供給され、映像
信号に約63.5μsec間隔で周期的に挿入されてい
るバースト信号が抜き取られる。そして、バースト信号
に位相同期した標本化パルスfsがVCO2−3で形成
される。VCO2−3もTV用のLSIの中に組み込ま
れて市販されている。ラインL3から出力される標本化
周波数fsのパルス信号は、ディジタル回路(後述)の
クロック信号として使用される。
An input signal (analog signal) is first extracted by a sync separation circuit 2-1 from the horizontal and vertical sync signals in the signal. In this case, another burst signal, which is another sync signal, is extracted. A burst gate pulse is created. A circuit having such a synchronization separation function is commercially available as a general-purpose TV LSI. The input signal is further applied to a bandpass filter (BPF) 2-2, where a chrominance signal having a modulation frequency fsc is extracted.
The color signal is supplied to the next synchronous oscillator (VCO) 2-3 together with the burst gate pulse from the block 2-1, and the burst signal periodically inserted into the video signal at intervals of about 63.5 μsec is extracted. Then, a sampling pulse fs synchronized with the burst signal is formed by the VCO 2-3. VCO2-3 is also commercially available incorporated in an LSI for TV. The pulse signal of the sampling frequency fs output from the line L3 is used as a clock signal of a digital circuit (described later).

【0011】入力信号はまた、低域濾波器(LPF)2
−4に加えられ、入力信号の帯域外(約4MHz以上)
の雑音成分などが取り除かれ、AD変換器(アナログデ
ィジタル変換器)2−5で8ビット程度のディジタル信
号に変換される。
The input signal is also supplied to a low-pass filter (LPF) 2
-4, out of band of input signal (more than about 4MHz)
Is removed, and the signal is converted into a digital signal of about 8 bits by an AD converter (analog-digital converter) 2-5.

【0012】AD変換器2−5の出力はトランスバーサ
ルフィルタによるフィルタ部2−6に供給される。図6
がその具体回路例である。図6内の3−AがFIRフィ
ルタであり、3−BがIIRフィルタである。この2つ
のフィルタを通過した信号がラインL2から出力され
る。FIRフィルタ3−Aは、標本化周期と同じ値の遅
延時間T(次式参照)
The output of the AD converter 2-5 is supplied to a transversal filter unit 2-6. FIG.
Is a specific circuit example. In FIG. 6, 3-A is an FIR filter, and 3-B is an IIR filter. The signal that has passed through these two filters is output from line L2. The FIR filter 3-A has a delay time T having the same value as the sampling period (see the following equation).

【0013】[0013]

【数2】 (Equation 2)

【0014】の遅延回路が2M(Mは正の整数値)個直
列に接続された遅延回路群3−1と、各遅延回路の入出
力信号が供給され、これに任意の係数値を与えて増幅す
る2M+1個の増幅器からなる係数設定回路群3−2
と、ここで増幅された2M+1個の信号を加算合成する
合成器3−3から成っている。この合成器の出力は次の
IIRフィルタ3−Bに供給される。
A delay circuit group 3-1 in which 2M (M is a positive integer) delay circuits are connected in series, and input / output signals of each delay circuit are supplied. Coefficient setting circuit group 3-2 including 2M + 1 amplifiers to be amplified
And a combiner 3-3 for adding and combining the 2M + 1 signals amplified here. The output of this combiner is supplied to the next IIR filter 3-B.

【0015】IIRフィルタ3−Bは加算器3−4と、
FIRフィルタ3−Cと、加算器3−4の出力信号を時
間MTだけ遅延させてFIRフィルタ3−Cに供給する
遅延回路3−5とで構成されている。FIRフィルタ3
−Cは、FIRフィルタ3−Aと同様に、N−1個(N
は1より大きな整数値)の遅延回路群3−6と、N個の
係数設定回路群3−7と合成器3−8から成っている。
The IIR filter 3-B includes an adder 3-4,
The FIR filter 3-C includes a delay circuit 3-5 that delays an output signal of the adder 3-4 by a time MT and supplies the delayed signal to the FIR filter 3-C. FIR filter 3
−C is N−1 (N) like the FIR filter 3-A.
Is an integer greater than 1), a delay circuit group 3-6, an N number of coefficient setting circuit groups 3-7, and a combiner 3-8.

【0016】図6の構成を周波数特性を表す式で表現す
ると次のようになる。
The structure shown in FIG. 6 is expressed by the following expression that represents frequency characteristics.

【0017】[0017]

【数3】 (Equation 3)

【0018】Ga(f)は波形等化及び近接ゴースト除
去を受け持つFIRフィルタ3−Aの特性であり、Gc
(f)は通常ゴースト及びロングゴースト除去を受け持
つIIRフィルタ3−Bの特性である。また、Gb
(f)は遅延回路3−5とFIRフィルタ3−Cの合成
特性である。
Ga (f) is the characteristic of the FIR filter 3-A responsible for waveform equalization and proximity ghost removal.
(F) is a characteristic of the IIR filter 3-B which normally performs ghost and long ghost removal. Gb
(F) is a combined characteristic of the delay circuit 3-5 and the FIR filter 3-C.

【0019】このフィルタ部2−6の出力信号はDA変
換器(ディジタルアナログ変換器)2−7でアナログ信
号に変換され、LPF2−8で不要な高調波成分を取り
除かれ、ラインL2から最終の出力映像信号として送出
される。一方、フィルタ部2−6の出力は波形取込器2
−9にも供給される。
The output signal of the filter section 2-6 is converted into an analog signal by a DA converter (digital-analog converter) 2-7, and unnecessary high-frequency components are removed by an LPF 2-8. It is transmitted as an output video signal. On the other hand, the output of the filter unit 2-6 is
-9.

【0020】波形取込器2−9では入力される映像信号
の中からGCR信号部をフィールド毎に取り込み(図8
参照)、メモリなどに記憶し、例えば4フィールド隔て
た図7(a)のGCR波形と図7(b)の0ペディスタ
ル波形との差をとり、図7(c)のGCR波形を取り出
す働きをしている。
The waveform capturing unit 2-9 captures a GCR signal portion from the input video signal for each field (FIG. 8).
7), and obtains the difference between the GCR waveform of FIG. 7 (a) and the zero pedestal waveform of FIG. 7 (b) separated by, for example, four fields, and extracts the GCR waveform of FIG. 7 (c). doing.

【0021】次の同期加算器2−10では取り込んだG
CR波形に含まれている雑音成分を軽減するために、G
CR波形の立ち上がり傾斜部の位置を合わせながら、G
CR波形を加算平均している。
In the next synchronous adder 2-10, the G
To reduce noise components included in the CR waveform, G
While adjusting the position of the rising slope of the CR waveform,
The CR waveform is averaged.

【0022】波形変換器2−11は差分回路であり、図
7(c)のようなGCR波形をT=1/(4fsc)の
間隔で差分処理をして、図7(d)のようなGCRパル
スy(n)(但し、nはデータ列の番号を表しており、
y(n)はy(nT)の意味である。以下、同様の表現
法を用いる。)を得る働きをしている。前述のように、
ゴーストが存在する時には図7(e)のようになる。
The waveform converter 2-11 is a difference circuit, and performs a difference process on the GCR waveform as shown in FIG. 7C at intervals of T = 1 / (4 fsc) to obtain a difference as shown in FIG. GCR pulse y (n) (where n represents the number of the data string,
y (n) means y (nT). Hereinafter, a similar expression method is used. ). As aforementioned,
When a ghost exists, the result is as shown in FIG.

【0023】基準波形発生器2−13では、歪のない本
来のGCRパルスs(n)を作り出している。実際に
は、ROMなどに予め書き込んでおいて、これをクロッ
クパルスで順次読み出すような方法でおこなわれる。図
7(f)が基準波形であるが、この場合は図7(d)と
同じ波形である。
The reference waveform generator 2-13 produces an original GCR pulse s (n) without distortion. Actually, it is performed in such a manner that the data is written in a ROM or the like in advance and the data is sequentially read out by a clock pulse. FIG. 7F shows the reference waveform. In this case, the waveform is the same as FIG. 7D.

【0024】減算器2−12では波形変換器2−11か
らの信号y(n)と基準波形発生器2−13からの信号
s(n)の差を求め、誤差信号e(n)を得ている。
The subtracter 2-12 obtains the difference between the signal y (n) from the waveform converter 2-11 and the signal s (n) from the reference waveform generator 2-13 to obtain an error signal e (n). ing.

【0025】[0025]

【数4】 (Equation 4)

【0026】係数形成器2−14は、ZF法に基づく係
数更新処理を行う回路ブロックであり、次式のようにし
て、
The coefficient forming unit 2-14 is a circuit block for performing a coefficient updating process based on the ZF method.

【0027】[0027]

【数5】 (Equation 5)

【0028】新しい係数値を求めている。倍率αを信号
の状態に応じて変えるようにすることで、適応制御を行
わせることもできる。
A new coefficient value is determined. By changing the magnification α according to the state of the signal, adaptive control can be performed.

【0029】図5(b)はこの係数形成器の具体構成例
である。ブロック2b1は入力e(n)をα倍する増幅
器である。ブロック2b2は減算器であり、スイッチ回
路2b4を経由して供給されるブロック2b3からの入
力co(n)とブロック2b1からの入力αe(n)と
の差を求めている。
FIG. 5B shows an example of a specific configuration of the coefficient forming device. Block 2b1 is an amplifier that multiplies input e (n) by α. The block 2b2 is a subtractor, and calculates the difference between the input co (n) from the block 2b3 supplied via the switch circuit 2b4 and the input αe (n) from the block 2b1.

【0030】ブロック2b3はメモリ回路であり、ブロ
ック2b2からの更新された係数値cn(n)を記憶す
る働きをしており、前記のようにスイッチ回路2b4を
経由して送りだしたそれ以前の係数値co(n)が、更
新されて新たな係数値cn(n)として記憶される記憶
回路である。このメモリ回路はリ−ド・モデファイ・ラ
イト機能で記憶更新を行っている。
The block 2b3 is a memory circuit which has a function of storing the updated coefficient value cn (n) from the block 2b2. This is a storage circuit in which the numerical value co (n) is updated and stored as a new coefficient value cn (n). This memory circuit updates the memory by a read-modify-write function.

【0031】スイッチ回路2b4はメモリ回路の出力信
号の流れを変える機能を持っており、端子AC間でO
N、端子BC間でOFFの状態で、ブロック2−12か
らの誤差信号e(n)に基づく一連の係数更新作業を終
了した後、スイッチを切り替えて、端子BC間でON、
端子AC間でOFFの状態にして、更新された係数値c
n(n)をブロック2−6のフィルタ部に送り込みフィ
ルタ係数値を再設定するように機能している。フィルタ
係数値の転送先は前述の図6のブロック3−2と3−7
である。
The switch circuit 2b4 has a function of changing the flow of the output signal of the memory circuit.
After a series of coefficient update operations based on the error signal e (n) from the block 2-12 is completed in a state where the terminal BC is OFF between N and the terminal BC, the switch is switched to ON between the terminals BC.
The state between the terminals AC is turned off, and the updated coefficient value c is set.
n (n) is sent to the filter unit of the block 2-6 to function to reset the filter coefficient value. The transfer destination of the filter coefficient value is the block 3-2 or 3-7 in FIG.
It is.

【0032】このように、ラインL1から入力された映
像信号がフィルタリングされてラインL2から出力され
るに際して、映像信号中に含まれているGCR信号部を
取り出し、GCRパルス及びゴーストを検出し、基準波
形との差から誤差信号を求め、フィルタ部の係数値の更
新を行い、逐次的にゴーストの量を減少させていく機能
が、ZF法に基づく図5のゴースト除去装置の機能であ
る。
As described above, when the video signal input from the line L1 is filtered and output from the line L2, the GCR signal portion included in the video signal is extracted, the GCR pulse and the ghost are detected, and the reference is detected. The function of obtaining the error signal from the difference from the waveform, updating the coefficient value of the filter unit, and sequentially reducing the amount of ghost is the function of the ghost removing device of FIG. 5 based on the ZF method.

【0033】図5に示す従来装置の構成に基づくZF法
の欠点は、近接ゴーストの除去や波形等化処理を逐次的
に行っていくにつれて、フィルタ部を通過した主信号の
等価的なピーク位置が標本点の位置からずれることが原
因となって、ゴースト除去動作が発振、発散などの状態
に落ち込んでしまったり、本来の収束状態とは異なる状
態に収束してしまうなど、動作が一時的に不安定になる
点である。
The disadvantage of the ZF method based on the configuration of the conventional apparatus shown in FIG. 5 is that as the near ghost is removed and the waveform equalization processing is sequentially performed, the equivalent peak position of the main signal passing through the filter unit is obtained. Is shifted from the sampling point position, causing the ghost removal operation to temporarily fall into a state such as oscillation or divergence, or to converge to a state different from the original convergence state. It is a point that becomes unstable.

【0034】しかし、一方でZF法は、前述の数5の係
数更新の式を見ても分かるように、処理が非常に単純で
あるため、収束時間が短く、収束スピードが非常に速い
というメリットを備えている。
On the other hand, the ZF method has a merit that the convergence time is short and the convergence speed is very fast because the processing is very simple, as can be seen from the above-mentioned equation for updating the coefficient of equation (5). It has.

【0035】[0035]

【発明が解決しようとする課題】この発明が解決しよう
とする課題は、ゴースト除去処理を進めるにつれて、フ
ィルタ部を通過した主信号の等価的なピーク位置が標本
点の位置からずれることが原因となって起こる、ZF法
の安定性の問題点を解決し、収束時間が短いというZF
法の持つ本来のメリットを引き出すことのできるゴース
ト除去装置とするには、どのような手段を講じればよい
かという点にある。
The problem to be solved by the present invention is that as the ghost elimination process proceeds, the equivalent peak position of the main signal passing through the filter section shifts from the sample point position. To solve the problem of the stability of the ZF method,
What means should be taken to make a ghost removal device that can bring out the original merits of the law?

【0036】[0036]

【課題を解決するための手段】そこで、上記課題を解決
するために本発明は、
Therefore, in order to solve the above-mentioned problems, the present invention provides:

【0037】入力信号を第1の信号とし、An input signal is a first signal,

【0038】前記第1の信号が供給されて第2の信号を
出力するトランスバーサルフィルタと、
A transversal filter to which the first signal is supplied and outputs a second signal;

【0039】前記第2の信号が供給されて、規則的に挿
入されているゴースト除去用の基準信号を取り込み第3
の信号として出力する波形取込器と、
The second signal is supplied, and a regularly inserted reference signal for ghost removal is taken in.
A waveform capturer that outputs as a signal of

【0040】前記第3の信号が供給されて、雑音成分を
軽減するために前記第3の信号を所定回数加算平均処理
した第4の信号を出力する同期加算器と、
A synchronous adder to which the third signal is supplied and which outputs a fourth signal obtained by averaging the third signal a predetermined number of times to reduce noise components;

【0041】前記第4の信号が供給されて、前記第4の
信号を処理して得た基準パルスである第5の信号を出力
する波形変換器と、
A waveform converter to which the fourth signal is supplied and which outputs a fifth signal which is a reference pulse obtained by processing the fourth signal;

【0042】前記第5の信号と比較するための、前記第
5の信号と同期した基準波形を出力する基準波形発生器
と、
A reference waveform generator for outputting a reference waveform synchronized with the fifth signal for comparison with the fifth signal;

【0043】前記第5の信号と前記基準波形とが供給さ
れ、2つの信号を減算して誤差信号である第6の信号を
出力する減算器と、
A subtracter to which the fifth signal and the reference waveform are supplied, subtracts the two signals and outputs a sixth signal which is an error signal;

【0044】前記第6の信号が供給されて、前記トラン
スバーサルフィルタに設定する係数値を逐次的に更新す
る係数形成器とより構成されるゴースト除去装置におい
て、
A ghost eliminator, comprising: a coefficient generator that is supplied with the sixth signal and sequentially updates coefficient values set in the transversal filter;

【0045】前記係数形成器と前記トランスバーサルフ
ィルタとの間に位相調整器を設け、
A phase adjuster is provided between the coefficient former and the transversal filter,

【0046】前記位相調整器は、第4の信号を波形変換
した信号及び前記第5の信号である基準パルスの内のど
ちらか一方の信号が供給され、その供給された信号か
ら、前記基準パルスの波形の本来のピーク位置と前記基
準パルスの標本点上で検出されるピーク位置とのズレを
検出し、両ピーク位置が標本点上で一致するように、前
記係数値に位相調整処理を行うことを特徴とするゴース
ト除去装置を提供するものである。
The phase adjuster is supplied with one of the signal obtained by converting the waveform of the fourth signal and the reference pulse which is the fifth signal, and converts the supplied signal into the reference pulse. A deviation between the original peak position of the waveform of the reference pulse and the peak position detected on the sample point of the reference pulse is detected, and the coefficient value is subjected to a phase adjustment process so that both peak positions coincide on the sample point. A ghost removing device is provided.

【0047】[0047]

【実施例】図1はこの発明のゴースト除去装置の第1実
施例を示す図である。図2は位相調整器内のディジタル
フィルタの構成図とインパルス応答とを示す図、図3及
び図4は動作説明図である。動作説明図では、便宜上、
簡略化した模擬的な表現法も採用している。また、具体
的回路例としてデジタル回路を挙げる場合でも、その動
作説明をわかりやすくするため、信号波形をアナログ波
形として示す場合もある。
FIG. 1 is a diagram showing a first embodiment of a ghost removing device according to the present invention. FIG. 2 is a diagram showing a configuration diagram and an impulse response of a digital filter in the phase adjuster, and FIGS. 3 and 4 are explanatory diagrams of the operation. In the operation explanatory diagram, for convenience,
A simplified simulation expression is also used. Further, even when a digital circuit is given as a specific circuit example, a signal waveform may be shown as an analog waveform in order to make the operation description easy to understand.

【0048】図1において、1−6はフィルタ部、1−
9は波形取込器、1−10は同期加算器、1−11は波
形変換器、1−12減算器、1−13は基準波形発生
器、1−14は係数形成器、そして1−8は位相調整器
である。
In FIG. 1, reference numeral 1-6 denotes a filter unit,
9 is a waveform acquisition unit, 1-10 is a synchronous adder, 1-11 is a waveform converter, 1-12 subtractor, 1-13 is a reference waveform generator, 1-14 is a coefficient former, and 1-8 Is a phase adjuster.

【0049】なお、説明の便宜上、各回路自体の処理時
間による信号の遅れ、及びその遅れを単に補正するため
だけに通常用いられる遅延回路等は、説明上必要な場合
を除いて省略するものとする。
For convenience of explanation, signal delays due to the processing time of each circuit itself, and delay circuits and the like normally used only for simply correcting the delays are omitted unless necessary for the sake of explanation. I do.

【0050】このゴースト除去装置で扱うラインL1に
加えられる入力信号は、図9(a)のように周波数帯域
がfm(約4MHz)迄の例えばNTSC放送方式のT
V映像信号である。
The input signal applied to the line L1 handled by the ghost removing apparatus is, for example, a TSC of the NTSC broadcasting system whose frequency band is up to fm (about 4 MHz) as shown in FIG.
V video signal.

【0051】ブロック1−6,ブロック1−9〜1−1
3の機能は従来例図5(a)のブロック2−6,ブロッ
ク2−9〜2−13迄の機能と全く同じであるから説明
を省略し、本発明の特徴である係数形成器1−14と位
相調整器1−8とについて重点的に説明する。
Block 1-6, Blocks 1-9 to 1-1
The function of No. 3 is exactly the same as the function of Block 2-6 and Blocks 2-9 to 2-13 in the conventional example of FIG. 14 and the phase adjusters 1-8 will be mainly described.

【0052】係数形成器1−14及び位相調整器1−8
の具体的な構成例を図1(b)に示す。同図で1点鎖線
で囲まれた2つのブロックがそれぞれ係数形成器1−1
4及び位相調整器1−8である。係数形成器1−14の
b−1,b−2,b−3,b−4はそれぞれ図5(b)
の2b1、2b2、2b3、2b4と同じ機能のもので
ある。新たに追加されているブロックb−5はメモリ回
路b−3への書き込み信号の切り換えスイッチ回路であ
る。この図1(b)の動作説明には図7(h)のタイム
チャートを併用し、各処理の時間関係を明確にしていく
ことにする。
Coefficient generator 1-14 and phase adjuster 1-8
FIG. 1B shows a specific example of the configuration. In the figure, two blocks surrounded by a dashed line are coefficient forming units 1-1, respectively.
4 and a phase adjuster 1-8. B-1, b-2, b-3, and b-4 of the coefficient former 1-14 are respectively shown in FIG.
2b1, 2b2, 2b3, and 2b4. The newly added block b-5 is a switch circuit for switching a write signal to the memory circuit b-3. The operation of FIG. 1B will be described together with the time chart of FIG. 7H to clarify the time relationship of each process.

【0053】最初のブロックb−1は入力される誤差信
号e(n)に対して所定の倍率αを与える増幅器であ
る。得られる出力はαe(n)である。次のブロックb
−2はメモリ回路b−3からスイッチ回路b−4を介し
て入力される係数値co(n)と前記の増幅された誤差
信号αe(n)との間で減算合成して、新たな係数値c
n(n)を得る減算器である。(数5参照)
The first block b-1 is an amplifier for giving a predetermined magnification α to the input error signal e (n). The resulting output is αe (n). Next block b
-2 subtracts and synthesizes a coefficient value co (n) input from the memory circuit b-3 via the switch circuit b-4 and the amplified error signal αe (n) to form a new coefficient. Numerical value c
This is a subtractor for obtaining n (n). (See Equation 5)

【0054】メモリ回路b−3は係数値を記憶させるた
めに使用されており、ブロックb−5,b−4はメモリ
回路のデータの書き込み、読み出しの際の信号の切り替
えを行う2回路のスイッチ回路である。図ではメモリ回
路はリード.モデファイ.ライトの状態にセットされて
おり(スイッチ回路の端子AC間でON、端子BC間で
OFF)、ブロックb−2からの更新された係数値cn
(n)が書き込まれることになる。以上の係数値更新か
ら、メモリ回路に記憶される迄の処理は図7(h)にお
ける区間AのTA時間内に行われる。
The memory circuit b-3 is used to store coefficient values, and the blocks b-5 and b-4 are two-circuit switches for switching signals when writing and reading data in the memory circuit. Circuit. In the figure, the memory circuit is read. Modification. It is set to the write state (ON between terminals AC and OFF between terminals BC of the switch circuit), and the updated coefficient value cn from block b-2
(N) will be written. The processing from the updating of the coefficient values to the storage in the memory circuit is performed within the TA time of the section A in FIG.

【0055】図7(h)におけるゴースト検出区間Aを
過ぎると、スイッチ回路b−5,b−4の接続はもう1
つの接続状態(端子BC間でON、端子AC間でOF
F)に変わり、メモリ回路b−3からスイッチ回路b−
4を介して更新された係数値cn(n)が呼び出され、
次段の位相調整器1−8で処理され。その後、位相調整
器1−8での位相調整後の係数値c(n)が、スイッチ
回路b−5を介して再びメモリ回路b−3に記憶され
る。この系の処理時間帯は後述の処理系との関係から区
間Cで行われる。
After the ghost detection section A in FIG. 7 (h), the connection of the switch circuits b-5 and b-4 becomes another.
Connection state (ON between terminals BC, OF between terminals AC
F), the memory circuit b-3 to the switch circuit b-
The updated coefficient value cn (n) is called via 4;
This is processed by the next-stage phase adjuster 1-8. Thereafter, the coefficient value c (n) after the phase adjustment by the phase adjuster 1-8 is stored again in the memory circuit b-3 via the switch circuit b-5. The processing time zone of this system is performed in the section C in relation to the processing system described later.

【0056】位相調整器1−8について説明する。前段
の係数形成器1−14のスイッチ回路b−4からの出力
は、位相調整器1−8内のブロックb−11,b−1
2,b−13に供給される。この3つのブロックはいず
れも図2(a)のような構成のディジタルフィルタ回路
であるが、それを構成する係数値はそれぞれ異なる値に
設定されている。図2(a)に示すディジタルフィルタ
回路は、従来例で説明した図6のブロック3−Aや3−
Cと同じFIRフィルタであり、それぞれ遅延時間がT
(=1/(4fsc))の16個の従続接続された遅延
回路群4−1と、各遅延回路の入出力信号が供給され、
これに任意の係数値を与えて増幅する17個の係数設定
回路群4−2と、ここで増幅された17個の信号を加算
合成する合成器4−3から成っている。
The phase adjuster 1-8 will be described. Outputs from the switch circuit b-4 of the coefficient former 1-14 at the preceding stage are output to blocks b-11 and b-1 in the phase adjuster 1-8.
2, b-13. Each of these three blocks is a digital filter circuit having a configuration as shown in FIG. 2A, but the coefficient values constituting the digital filter circuit are set to different values. The digital filter circuit shown in FIG. 2A is similar to the digital filter circuit shown in FIG.
This is the same FIR filter as C, and the delay time is T
(= 1 / (4fsc)) 16 cascade-connected delay circuit groups 4-1 and input / output signals of each delay circuit are supplied.
It comprises a group of 17 coefficient setting circuits 4-2 for giving and amplifying an arbitrary coefficient value, and a combiner 4-3 for adding and combining the 17 signals amplified here.

【0057】ディジタルフィルタ回路b−11,b−1
2,b−13の違いは、−8から8迄の番号を付けてあ
る係数設定回路群4−2に設定される係数値である。こ
の3つのディジタルフィルタ回路の振幅特性は同一で、
図9(b)のような低域濾波器の特性をしている。周波
数fがfm(4MHz)迄は振幅が1の平坦特性であ
り、fmからfc(=1/(2fsc))までは余弦波
状に減衰するような特性である。3つのディジタルフィ
ルタ回路をインパルス応答で表すと、それぞれ図4
(a)、(b)、(c)のようになっている。即ち、図
4(a)は遅れ位相の低域濾波器、図4(b)は同相の
低域濾波器、図4(c)は進み位相の低域濾波器であ
る。これらの3つの低域濾波器の特性を式で表すと次の
様になる。
Digital filter circuits b-11 and b-1
The difference between 2 and b-13 is the coefficient value set in the coefficient setting circuit group 4-2 numbered from -8 to 8. The amplitude characteristics of these three digital filter circuits are the same,
It has characteristics of a low-pass filter as shown in FIG. Until the frequency f is fm (4 MHz), the amplitude characteristic is flat, and from fm to fc (= 1 / (2fsc)), the characteristic is attenuated in a cosine wave. When the three digital filter circuits are represented by impulse responses, each of them is shown in FIG.
(A), (b), and (c). That is, FIG. 4A shows a low-pass filter having a lagging phase, FIG. 4B shows a low-pass filter having the same phase, and FIG. 4C shows a low-pass filter having a leading phase. The characteristics of these three low-pass filters can be expressed as follows.

【0058】[0058]

【数6】 (Equation 6)

【0059】上の式でA(f)は低域濾波器の振幅特
性、T1は時間シフト量、w0(t)は時間領域におけ
る窓関数である。
In the above equation, A (f) is the amplitude characteristic of the low-pass filter, T1 is the time shift amount, and w0 (t) is the window function in the time domain.

【0060】図1(b)にもどって、次のブロックb−
14,b−15,b−16は1回路のスイッチ回路であ
り、ディジタルフィルタ回路b−11の出力はスイッチ
回路b−14に加えられ、ディジタルフィルタ回路b−
12の出力はスイッチ回路b−15に加えられ、ディジ
タルフィルタ回路b−13の出力はスイッチ回路b−1
6に加えられる。図ではスイッチ回路b−15だけがO
Nで、b−14とb−16はOFF状態になっている
が、このように3つのスイッチ回路の中の1つのスイッ
チ回路がON状態で使用される。ON/OFFの切り換
え制御信号はブロックb−22から供給される。3つの
スイッチ回路の出力線は1つに纏められて出力される。
この信号の転送先は1つはフィルタ部1−6である。も
う1つの転送先は前記の係数形成器1−14内のスイッ
チ回路b−5であり、位相調整された新たな係数値C
(n)がメモリ回路b−3に記憶される。この位相調整
用の低域濾波器(ブロックb−11,b−12,b−1
3)での処理は図5(h)の区間Cで行われる。
Returning to FIG. 1B, the next block b-
Reference numerals 14, b-15 and b-16 denote a single switch circuit. The output of the digital filter circuit b-11 is applied to the switch circuit b-14, and the digital filter circuit b-
The output of the digital filter circuit b-13 is applied to the output of the switch circuit b-1.
6 is added. In the figure, only the switch circuit b-15 is O
At N, b-14 and b-16 are in the OFF state, and thus one of the three switch circuits is used in the ON state. The ON / OFF switching control signal is supplied from the block b-22. The output lines of the three switch circuits are combined into one and output.
One transfer destination of this signal is the filter unit 1-6. Another transfer destination is the switch circuit b-5 in the coefficient forming unit 1-14, and a new coefficient value C whose phase has been adjusted.
(N) is stored in the memory circuit b-3. This low-pass filter for phase adjustment (blocks b-11, b-12, b-1)
The processing in 3) is performed in the section C of FIG.

【0061】次に、スイッチ回路b−14,b−15,
b−16に供給される制御信号の形成法を説明する。図
1(b)において、まず、波形変換器1−11からの信
号y(n)は、位相調整器1−8内のブロックb−17
及びb−19に加えられる。ブロックb−17はピーク
検出回路であり、図7(e)のゴースト検出範囲におけ
る最大値を与える標本点の位置情報を求める回路であ
る。最大値を与える位置(標本点)が求められたらこれ
をパルス信号として、次段に送り込む働きをしている。
Next, the switch circuits b-14, b-15,
The method of forming the control signal supplied to b-16 will be described. In FIG. 1B, first, a signal y (n) from the waveform converter 1-11 is supplied to a block b-17 in the phase adjuster 1-8.
And b-19. A block b-17 is a peak detection circuit that obtains the position information of the sample point giving the maximum value in the ghost detection range in FIG. When the position (sample point) at which the maximum value is obtained is obtained, this is sent to the next stage as a pulse signal.

【0062】次のブロックb−18は時間補正回路であ
り、ゴースト検出範囲の時間t1+t2(このt1は−
t1の絶対値)だけの遅延時間を入力信号に与えて出力
する回路である。こうして得られたピーク位置情報はブ
ロックb−22のラッチ回路のロードパルスとして使用
される。図7(h)ではピーク検出回路b−17の処理
は区間Aで行われ、ピークの位置情報を表すパルス信号
を送り出す処理は区間Cで行われる。区間Bは時間補正
回路b−18で消費される。
The next block b-18 is a time correction circuit, and the time t1 + t2 (where t1 is-
This is a circuit that gives a delay time of (the absolute value of t1) to an input signal and outputs the input signal. The peak position information thus obtained is used as a load pulse for the latch circuit of the block b-22. In FIG. 7H, the processing of the peak detection circuit b-17 is performed in the section A, and the processing of transmitting a pulse signal representing the position information of the peak is performed in the section C. Section B is consumed by the time correction circuit b-18.

【0063】一方、信号y(n)が供給されている図1
(b)に示すブロックb−19は差分回路であるが、そ
の回路構成は図2(a)のようになっている。差分回路
b−19として考えた場合の図2(a)のブロック4−
2の係数値は、ブロック−8〜−1までは+1なる値
で、ブロック1〜8迄は−1なる値である。この差分回
路、即ちディジタルフィルタのインパルス応答を求める
と、図2(b)(但し、図中のN=8)のようになる。
差分回路b−19での処理は、前述のピーク位置におけ
る信号y(n)内のGCRパルスの左右の波形対称性を
検出するための処理である。差分値が0であるなら対称
性があり、差分値が正ならば本来のピーク位置が遅れて
おり、差分値が負ならば本来のピーク位置が進んでいる
ということになる。図2(b)において、N=8なる値
にしてあるのは、耐雑音性能の強化のためである。
On the other hand, FIG. 1 in which the signal y (n) is supplied
A block b-19 shown in (b) is a difference circuit, and its circuit configuration is as shown in FIG. Block 4 in FIG. 2A when considered as a difference circuit b-19.
The coefficient value of 2 is a value of +1 for blocks -8 to -1 and a value of -1 for blocks 1 to 8. When the impulse response of the difference circuit, that is, the digital filter, is obtained, the result is as shown in FIG. 2B (where N = 8 in the figure).
The processing in the difference circuit b-19 is processing for detecting the left and right waveform symmetry of the GCR pulse in the signal y (n) at the peak position described above. If the difference value is 0, there is symmetry. If the difference value is positive, the original peak position is delayed, and if the difference value is negative, the original peak position is advanced. In FIG. 2B, the value of N = 8 is set to enhance noise resistance.

【0064】図3にGCRパルス近傍のy(n)の例を
3つ示してある。図3(a)はGCRパルスのピークの
位置pkが、標本点y(0)の位置と一致している例で
あり、図3(b)はGCR波形の本来のピーク位置pk
が標本点y(0)の位置より、やや遅れた位置にある例
であり、図3(c)は近接ゴーストなどによってGCR
波形の近傍が乱され、ピーク位置pkがやはり標本点y
(0)の位置よりやや遅れた所にある例である。図3
(b)と(c)の場合は、位相調整器1−8の差分回路
b−19で差分処理をするとn=0即ち、y(0)の位
置で正の値になる。
FIG. 3 shows three examples of y (n) near the GCR pulse. FIG. 3A shows an example in which the peak position pk of the GCR pulse coincides with the position of the sampling point y (0), and FIG. 3B shows the original peak position pk of the GCR waveform.
Is an example at a position slightly delayed from the position of the sample point y (0), and FIG.
The vicinity of the waveform is disturbed, and the peak position pk is also changed to the sampling point y.
This is an example in a position slightly behind the position of (0). FIG.
In the cases of (b) and (c), when the difference processing is performed by the difference circuit b-19 of the phase adjuster 1-8, n = 0, that is, a positive value at the position of y (0).

【0065】図3(b)の波形は図3(a)の波形と全
く同じものであり、少し時間遅れの波形である。このよ
うな時間遅れは、AD変換器における入力映像信号とク
ロック信号との関係で、しばしば起こる状態であり、図
3(a)のような状態はむしろ希な状態で、一般にはp
kの位置はn=0と1の間(y(0)とy(1)の
間)、又はn=0と−1の間(y(0)とy(−1)の
間)にあるのが普通である。こうしたpkの位置のずれ
を、位相調整器1−8でフィルタ部1−6に設定する係
数値の位相を調節することによって補正し、pkの位置
をy(0)に逐次的に一致させることができる。
The waveform of FIG. 3 (b) is exactly the same as the waveform of FIG. 3 (a), and is slightly delayed. Such a time delay often occurs due to the relationship between the input video signal and the clock signal in the AD converter, and the state shown in FIG.
The position of k is between n = 0 and 1 (between y (0) and y (1)) or between n = 0 and -1 (between y (0) and y (-1)). Is common. Such a shift in the position of pk is corrected by adjusting the phase of the coefficient value set in the filter unit 1-6 by the phase adjuster 1-8, and the position of pk is made to sequentially coincide with y (0). Can be.

【0066】図1(b)のブロックb−20は時間補正
のための遅延回路である。この時間補正は前述のピーク
位置検出系との時間合わせのための回路である。
Block b-20 in FIG. 1B is a delay circuit for time correction. This time correction is a circuit for time alignment with the above-described peak position detection system.

【0067】ブロックb−21は比較器であり、差分回
路b−19から遅延回路b−20経由で供給される差分
値が負の値であるか、零であるか、正の値であるかに応
じて、それぞれラインla,lb,lcから正論理の判
別信号を送り出す働きをしている。
A block b-21 is a comparator, which determines whether the difference value supplied from the difference circuit b-19 via the delay circuit b-20 is a negative value, zero, or a positive value. In response to this, it has a function of sending out positive logic discrimination signals from the lines la, lb, and lc, respectively.

【0068】次のブロックb−22は前述したようにラ
ッチ回路であり、時間補正回路b−18からのピーク位
置におけるラインla,lb,lcの信号が取り込まれ
る。その取り込まれた信号は、それぞれ出力ラインl
d,le,lfを介して、スイッチ回路b−14,b−
15,b−16へのスイッチON/OFFの制御信号と
して供給される。
The next block b-22 is a latch circuit, as described above, and receives the signals of the lines la, lb, and lc at the peak position from the time correction circuit b-18. The captured signal is output line l
Through d, le, and lf, switch circuits b-14, b-
15 and b-16 are supplied as control signals for switch ON / OFF.

【0069】図7(h)に示すタイムチャート上で動作
タイミングを考えると、差分回路b−19の差分処理は
区間Aで行われ、遅延回路b−20の時間補正も区間A
で消費され、比較器b−21の処理は区間Bで行われ
る。区間Bでブロックb−22にラッチされたスイッチ
制御信号は区間Cにおいてスイッチ回路b−14〜b−
16を開閉する制御信号として使用され、前段の位相器
であるディジタルフィルタ回路b−11,b−12,b
−13からの信号を選択的に出力させる働きをしてい
る。
Considering the operation timing on the time chart shown in FIG. 7H, the difference processing of the difference circuit b-19 is performed in the section A, and the time correction of the delay circuit b-20 is also performed in the section A.
And the processing of the comparator b-21 is performed in the section B. The switch control signal latched by the block b-22 in the section B is equal to the switch circuits b-14 to b- in the section C.
The digital filter circuits b-11, b-12, and b are used as control signals for opening and closing
It has a function of selectively outputting the signal from -13.

【0070】このように位相調整は図1(b)に示す構
成の回路で、図1(a)に示すフィルタ部1−6に設定
するディジタルフィルタの係数値の位相を変えることに
よって行われる。位相調整器1−8内のディジタルフィ
ルタ回路b−11,b−12,b−13のフィルタの振
幅特性は前述の如く図9(b)のように周波数fm迄は
平坦な特性で、fmよりも高い周波数では徐々に減衰し
ている。よって、フィルタ部1−6に設定する係数値を
繰り返しこの位相調整器1−8を通過させると、フィル
タ部1−6の特性は図9(c)の太い矢印の方向に徐々
に進み、最終的には図9(a)の特性に限りなく近ずく
ことになる。入力映像信号の周波数帯域はfmまでであ
るので、フィルタ部1−6の特性が図9(a)の特性に
徐々に近ずくことは、言い換えれば、フィルタ部1−6
が映像信号の帯域外の成分(例えば、雑音成分)を除去
する能力を徐々に強化していくことでなる。従って、位
相調整器1−8はピーク位置の調整という本来の機能の
他に、入力映像信号の帯域外の雑音除去という機能も果
たしていることになる。
As described above, the phase adjustment is performed by the circuit having the configuration shown in FIG. 1B by changing the phase of the coefficient value of the digital filter set in the filter section 1-6 shown in FIG. 1A. As described above, the amplitude characteristics of the filters of the digital filter circuits b-11, b-12, and b-13 in the phase adjuster 1-8 are flat up to the frequency fm as shown in FIG. Even at high frequencies, it gradually attenuates. Therefore, when the coefficient value set in the filter section 1-6 is repeatedly passed through this phase adjuster 1-8, the characteristics of the filter section 1-6 gradually progress in the direction of the thick arrow in FIG. Specifically, the characteristics shown in FIG. Since the frequency band of the input video signal is up to fm, the characteristics of the filter unit 1-6 gradually approach the characteristics of FIG. 9A, in other words, the filter unit 1-6.
Gradually enhances the ability to remove out-of-band components (eg, noise components) of the video signal. Accordingly, in addition to the original function of adjusting the peak position, the phase adjuster 1-8 performs the function of removing noise outside the band of the input video signal.

【0071】なお、図1(b)のスイッチ回路b−1
4,b−15,b−16に供給する制御信号を形成する
際に、上記実施例では波形変換器1−4からのGCRパ
ルスを用いる方法を説明したが、同期加算器1−3の出
力であるGCR波形を図2(a)に示すような回路によ
り差分処理し波形変換を行った信号を用いても、同様な
処理を行うことができる。
The switch circuit b-1 shown in FIG.
4, b-15 and b-16, when forming control signals to be supplied to the above embodiment, the method using the GCR pulse from the waveform converter 1-4 has been described. The same processing can be performed by using a signal obtained by subjecting the GCR waveform, which has been described above, to differential processing by a circuit as shown in FIG.

【0072】以上のように、本発明によるゴースト除去
処理では、係数形成器1−14の後に位相調整器1−8
を置くことにより、GCRパルスのピークの位置が標本
点上に保持されるため、従来例のZF法が抱えていた不
安定性の問題が解消され、安定化し、収束スピードの速
いというZF法本来の特徴を最大限に生かせる。さら
に、位相調整器1−8の位相調整を繰り返し利かせるこ
とにより、映像信号の帯域外の雑音成分が大幅に減少す
るなどの画質改善効果もある。
As described above, in the ghost removal processing according to the present invention, the phase adjuster 1-8 is provided after the coefficient former 1-14.
, The peak position of the GCR pulse is held at the sample point, so that the instability problem of the conventional ZF method is solved, the stability is improved, and the convergence speed is fast. Make the most of the features. Further, by repeatedly using the phase adjustment of the phase adjuster 1-8, there is an effect of improving the image quality such that the noise component outside the band of the video signal is greatly reduced.

【0073】上記実施例では、誤差信号に基づき更新さ
れた係数値を用いて位相調整するような手順で説明して
きたが、更新された係数値を必ずその度に用いるのでは
なく、メモリ中に書き込まれている係数値を読み出し位
相調整を行い再びメモリに書き込むような処理を、繰り
返して行うこともできる。このようにすれば、係数値の
振幅分布を変えずに、係数値の配置即ち位相を変えるこ
とができる。
In the above embodiment, the procedure has been described in which the phase is adjusted using the coefficient value updated based on the error signal. However, the updated coefficient value is not always used each time, but is stored in the memory. A process of reading the written coefficient value, adjusting the phase, and writing the coefficient value to the memory again can be repeatedly performed. In this way, the arrangement of the coefficient values, that is, the phase can be changed without changing the amplitude distribution of the coefficient values.

【0074】次に第2実施例について説明する。図10
は第2実施例のブロック構成図、図11,図12は動作
説明図である。動作説明図では、便宜上、簡略化した模
擬的な表現法も採用している。また、具体的回路例とし
てデジタル回路を挙げる場合でも、その動作説明をわか
りやすくするため、信号波形をアナログ波形として示す
場合もある。
Next, a second embodiment will be described. FIG.
Is a block diagram of the second embodiment, and FIGS. 11 and 12 are operation explanatory diagrams. The operation explanatory diagram also employs a simplified simulated expression method for convenience. Further, even when a digital circuit is given as a specific circuit example, a signal waveform may be shown as an analog waveform in order to make the operation description easy to understand.

【0075】なお、説明の便宜上、各回路自体の処理時
間による信号の遅れ、及びその遅れを単に補正するため
だけに通常用いられる遅延回路等は、説明上必要な場合
を除いて省略するものとする。
For convenience of explanation, signal delays due to the processing time of each circuit itself, and delay circuits and the like normally used only for simply correcting the delays are omitted unless necessary for the sake of explanation. I do.

【0076】本実施例の入力信号は、第1実施例と同様
の周波数帯域がfm(約4MHz)迄のNTSC放送方
式のテレビジョンの映像信号である。
The input signal of this embodiment is a video signal of an NTSC broadcasting television whose frequency band is up to fm (about 4 MHz) as in the first embodiment.

【0077】図10(a)に示す第2実施例のブロック
1−1〜1−14aまでの機能は、従来例図5(a)の
ブロック2−1〜2−14迄の機能と全く同じであるか
らここではその説明を省略し、第2実施例の特徴である
位相調整回路を構成する制御信号形成器1−15及び位
相調整器1−16について重点的に説明する。
The functions of blocks 1-1 to 1-14a of the second embodiment shown in FIG. 10A are completely the same as the functions of blocks 2-1 to 2-14 of FIG. Therefore, the description thereof is omitted here, and the control signal generator 1-15 and the phase adjuster 1-16 constituting the phase adjustment circuit, which is a feature of the second embodiment, will be mainly described.

【0078】制御信号形成器1−15及び位相調整器1
−16の具体的な構成例を図10(b)に示す。図の破
線で囲まれた2つのブロックがそれぞれ制御信号形成器
1−15及び位相調整器1−16である。図10(b)
の動作説明には図7(h)のタイムチャートを併用し、
各処理の時間関係を明確にしていくことにする。
Control signal generator 1-15 and phase adjuster 1
FIG. 10B shows a specific configuration example of −16. Two blocks surrounded by broken lines in the figure are a control signal generator 1-15 and a phase adjuster 1-16, respectively. FIG. 10 (b)
The operation is described in conjunction with the time chart of FIG.
The time relationship of each process will be clarified.

【0079】図10(a)に示す波形変換器1−11か
らの信号y(n)は、制御信号形成器1−15の中のブ
ロックb−1及びb−3に加えられる。ブロックb−1
はピーク検出回路であり、図7(e)のゴースト検出範
囲における最大値を与える標本点の位置情報を求める回
路である。
The signal y (n) from the waveform converter 1-11 shown in FIG. 10A is applied to blocks b-1 and b-3 in the control signal generator 1-15. Block b-1
Is a peak detection circuit, which is a circuit for obtaining position information of a sample point giving the maximum value in the ghost detection range of FIG.

【0080】次のブロックb−2は時間補正回路であ
り、ブロックb−3〜b−6の差分処理系での消費時間
との整合をとるための回路である。ピーク検出回路b−
1と時間補正回路b−2とにより得られたピーク位置情
報は、ブロックb−6のラッチ回路(後述)のロードパ
ルスとして使用される。図7(h)のタイムチャートで
考えると、ピーク検出が行われるのは区間Aで、ピーク
の位置情報を表すパルス信号が時間補正回路b−2を介
して送り出されのは区間Cである。
The next block b-2 is a time correction circuit for matching the time consumed in the difference processing system of blocks b-3 to b-6. Peak detection circuit b-
The peak position information obtained by 1 and the time correction circuit b-2 is used as a load pulse of a latch circuit (described later) of the block b-6. In the time chart of FIG. 7H, peak detection is performed in the section A, and a pulse signal indicating the position information of the peak is sent out through the time correction circuit b-2 in the section C.

【0081】一方、信号y(n)が供給されている図1
0(b)に示すブロックb−3は差分回路であるが、そ
の回路構成は図2(a)に示すディジタルフィルタの構
成となっており、図2(a)のブロック4−2内の各係
数値は、ブロック−8〜−1までは+1なる値で、ブロ
ック1〜8迄は−1なる値である。このディジタルフィ
ルタのインパルス応答を求めると、図2(b)(但し、
図中のN=8)のようになる。差分回路b−3での処理
は、前述のピーク位置における信号y(n)内のGCR
パルスの左右の波形対称性を検出するための処理であ
る。差分値が0であるなら対称性があり、差分値が正な
らば本来のピーク位置が遅れており、差分値が負ならば
本来のピーク位置が進んでいるということになる。図2
(b)において、N=8なる値にしてあるのは、耐雑音
性能の強化のためである。
On the other hand, FIG. 1 in which the signal y (n) is supplied
The block b-3 shown in FIG. 0 (b) is a difference circuit, and the circuit configuration is the configuration of the digital filter shown in FIG. 2 (a). The coefficient value is +1 for blocks -8 to -1 and -1 for blocks 1 to 8. When the impulse response of this digital filter is obtained, FIG.
N = 8 in the figure). The processing in the difference circuit b-3 is performed by the GCR in the signal y (n) at the aforementioned peak position.
This is a process for detecting the left and right waveform symmetry of the pulse. If the difference value is 0, there is symmetry. If the difference value is positive, the original peak position is delayed, and if the difference value is negative, the original peak position is advanced. FIG.
In (b), the value of N = 8 is set to enhance noise resistance.

【0082】図12(a)〜(c)にGCRパルス近傍
のy(n)の例を3つ示してある。図12(a)はGC
Rパルスのピークの位置pkが、標本点y(0)の位置
と一致している例であり、図12(b)はGCR波形の
本来のピーク位置pkが標本点y(0)の位置より、や
や遅れた位置にある例であり、図12(c)は近接ゴー
ストなどによってGCR波形の近傍が乱され、ピーク位
置pkがやはり標本点y(0)の位置よりやや遅れた所
にある例である。図12(b)と(c)の場合は差分回
路b−3の差分処理をするとn=0即ち、y(0)の位
置で正の値になる。
FIGS. 12A to 12C show three examples of y (n) near the GCR pulse. FIG. 12A shows the GC
FIG. 12B shows an example in which the peak position pk of the R pulse coincides with the position of the sampling point y (0), and the original peak position pk of the GCR waveform is shifted from the position of the sampling point y (0). FIG. 12C shows an example in which the vicinity of the GCR waveform is disturbed by a proximity ghost or the like, and the peak position pk is also slightly delayed from the position of the sample point y (0). It is. In the case of FIGS. 12B and 12C, when the difference processing of the difference circuit b-3 is performed, n = 0, that is, a positive value at the position of y (0).

【0083】図12(b)の波形は図12(a)の波形
と全く同じものであり、少し時間遅れの波形である。こ
のような時間遅れは、AD変換器における入力映像信号
とクロック信号との関係で、しばしば起こる状態であ
る。図12(a)のような時間遅れのない状態はむしろ
希な状態で、一般にはピーク位置pkの位置はn=0と
1の間(y(0)とy(1)の間)、またはn=0と−
1の間(y(0)とy(−1)の間)にあるのが普通で
ある。こうしたpkの位置のずれを、標本化パルスの基
になっているバースト信号の位相を位相調整器1−16
で調節することによって補正し、pkの位置をy(0)
に逐次的に一致させることができる。
The waveform of FIG. 12 (b) is exactly the same as the waveform of FIG. 12 (a), and is slightly delayed. Such a time delay often occurs due to the relationship between the input video signal and the clock signal in the AD converter. A state without a time delay as shown in FIG. 12A is a rather rare state. Generally, the position of the peak position pk is between n = 0 and 1 (between y (0) and y (1)) or n = 0 and-
It is usually between 1 (between y (0) and y (-1)). The shift of the pk position is determined by adjusting the phase of the burst signal based on the sampling pulse to the phase adjuster 1-16.
And adjust the position of pk to y (0).
Can be successively matched.

【0084】図10(b)に戻って、ブロックb−4は
時間補正のための遅延回路である。この時間補正は前述
のピーク位置検出系(ブロックb−1,b−2)との時
間合わせのための回路である。
Returning to FIG. 10B, block b-4 is a delay circuit for time correction. This time correction is a circuit for adjusting the time with the above-described peak position detection system (blocks b-1, b-2).

【0085】ブロックb−5は比較器であり、差分回路
b−3から遅延回路b−4経由で供給される差分値が負
の値であるか、零であるか、正の値であるかに応じた値
を次段に送り出す働きをしている。
A block b-5 is a comparator, and determines whether the difference value supplied from the difference circuit b-3 via the delay circuit b-4 is a negative value, zero, or a positive value. It sends out the value according to the next stage.

【0086】次のブロックb−6は前述したようにラッ
チ回路であり、ピーク検出回路b−1から時間補正回路
b−2を経由して送られてくるピーク位置位置情報であ
るロードパルスで、比較器b−5からのピーク位置の状
態信号をラッチし記憶して、その状態信号を次段に制御
信号として送り出す働きをしている。
The next block b-6 is a latch circuit as described above, and is a load pulse which is peak position information sent from the peak detection circuit b-1 via the time correction circuit b-2. It latches and stores the state signal of the peak position from the comparator b-5, and sends the state signal as a control signal to the next stage.

【0087】ブロックb−7はデータ変換回路であり、
入力される負、零、正の値を持つ制御信号はここで4ビ
ットのデータに変換される。変換された制御信号は、ド
ライバ回路b−8を経由して、次段の位相調整器1−1
6内のアナログスイッチ回路SW1〜SW4に供給さ
れ、スイッチON/OFFの制御信号となる。
Block b-7 is a data conversion circuit.
The input control signals having negative, zero, and positive values are converted into 4-bit data here. The converted control signal is passed through the driver circuit b-8 to the next-stage phase adjuster 1-1.
6 are supplied to the analog switch circuits SW1 to SW4, and serve as control signals for switch ON / OFF.

【0088】図7(h)に示すタイムチャート上で動作
タイミングを考えると、差分回路b−3の差分処理は区
間Aで行われ、遅延回路b−4の時間補正は区間Bで消
費され、比較器b−5の処理は区間Cで行われる。さら
に、区間Cにおいて、ラッチ回路b−6に制御信号がラ
ッチされ、データ変換回路、ドライバ回路を経由して制
御信号が位相調整器1−16に供給され、位相調整器1
−16で位相調整が行われる。このように、本実施例で
はGCR信号が取り込まれた2(t1+t2)後に、各
フィールド毎に位相調整が繰り返し行われることにな
る。
Considering the operation timing on the time chart shown in FIG. 7H, the difference processing of the difference circuit b-3 is performed in the section A, and the time correction of the delay circuit b-4 is consumed in the section B. The processing of the comparator b-5 is performed in the section C. Further, in the section C, the control signal is latched by the latch circuit b-6, and the control signal is supplied to the phase adjuster 1-16 via the data conversion circuit and the driver circuit.
At -16, phase adjustment is performed. As described above, in this embodiment, the phase adjustment is repeatedly performed for each field after 2 (t1 + t2) when the GCR signal is captured.

【0089】図10(b)に示した位相調整器1−16
の内部構成は、ディスクリート回路で構成した例であ
る。、R1〜R6は抵抗、C1〜C6はコンデンサ、X
1及びX2はnpnトランジスタ、SW1〜SW4は市
販のアナログスイッチ回路である。Vccは供給される
電源電圧であり、5〜12V程度の値である。
The phase adjuster 1-16 shown in FIG.
Is an example configured by a discrete circuit. , R1 to R6 are resistors, C1 to C6 are capacitors, X
1 and X2 are npn transistors, and SW1 to SW4 are commercially available analog switch circuits. Vcc is a power supply voltage to be supplied and has a value of about 5 to 12V.

【0090】図10(b)において、図10(a)のB
PF1−2を通過したバースト信号を含む変調周波数f
scの色信号は、まずコンデンサC1でDC成分が遮断
された後、抵抗R1,R2でバイアスされたトランジス
タX1のベースに加えられ、同極性でエミッタ端子へ、
そして逆極性でコレクタ端子に出力される。抵抗R3,
R4の抵抗値を等しい値にしておくと、極性の異なる信
号が得られる。次の抵抗R5、コンデンサC2、及びス
イッチ回路により接続されるコンデンサC3〜C6によ
って位相器が形成されている。この位相器で位相調整さ
れたバースト信号は、抵抗R6をエミッタ抵抗とするド
ライバX2を介して、次段の同期発振器1−3(図10
(a)に示すVCO)に供給される。同期発振器1−3
でバースト信号に位相同期したクロック信号が形成され
る。
In FIG. 10B, B in FIG.
Modulation frequency f including burst signal passing through PF1-2
The sc color signal is first applied to the base of the transistor X1 biased by the resistors R1 and R2 after the DC component is cut off by the capacitor C1, and to the emitter terminal with the same polarity.
Then, it is output to the collector terminal with the opposite polarity. Resistance R3
If the resistance values of R4 are equal, signals with different polarities can be obtained. A phase shifter is formed by the following resistor R5, capacitor C2, and capacitors C3 to C6 connected by a switch circuit. The burst signal whose phase has been adjusted by the phase shifter passes through a driver X2 having a resistor R6 as an emitter resistor, and then a synchronous oscillator 1-3 (FIG. 10) at the next stage.
(VCO shown in (a)). Synchronous oscillator 1-3
Thus, a clock signal phase-synchronized with the burst signal is formed.

【0091】位相調整器1−16における位相調整の機
能を表す伝達関数P(f)は、抵抗R3をR、コンデン
サC2〜C6の合成値をCとしたとき、次式で表され
る。
The transfer function P (f) representing the function of the phase adjustment in the phase adjuster 1-16 is represented by the following equation, where R is R, and C is the combined value of the capacitors C2 to C6.

【0092】[0092]

【数7】 (Equation 7)

【0093】従って、コンデンサCの値を調整し、位相
φの値を−π/4〜π/4の範囲で可変することは非常
に簡単であり、これによりクロックの位相を−π〜π即
ち、−T/2〜T/2(但し、T=1/fs)の範囲で
可変できる。コンデンサCの値は、スイッチ回路SW1
〜SW4を4ビットの制御信号でON/OFFし、コン
デンサC3〜C6の組み合わせを変えることによりいろ
な値に設定できる。図11に示すはバースト信号の波
形図であるが、コンデンサCの値を切り変えることによ
り、またはのようにバースト信号の振幅を一定に保
持したままで、遅延させたり進ませたりすることができ
る。
Therefore, it is very easy to adjust the value of the capacitor C and change the value of the phase φ in the range of -π / 4 to π / 4, and thereby the phase of the clock is changed from -π to π, that is, , −T / 2 to T / 2 (where T = 1 / fs). The value of the capacitor C is determined by the switch circuit SW1
SW4 is turned ON / OFF by a 4-bit control signal, and various values can be set by changing the combination of capacitors C3 to C6. FIG. 11 is a waveform diagram of the burst signal. The burst signal can be delayed or advanced by changing the value of the capacitor C, or while keeping the amplitude of the burst signal constant. .

【0094】このようにバースト信号の位相を変えるこ
で、同期発振器1−3から得られる標本化パルスの位相
を変えることができる。これによって、図12(b)の
ようにn=0と1との間(y(0)とy(1)との間)
にGCRパルスのピークがある場合でも、図12(d)
のように標本点を移動することで、標本点上にGCRパ
ルスのピークをもってくることができる。同様に、図1
2(c)のようにn=−1と0との間(y(−1)とy
(0)との間)にGCRパルスのピークがある場合で
も、図12(e)のように標本点を移動することで、標
本点上にGCRパルスのピークをもってくることができ
る。
By changing the phase of the burst signal in this manner, the phase of the sampling pulse obtained from the synchronous oscillator 1-3 can be changed. Thereby, between n = 0 and 1 (between y (0) and y (1)) as shown in FIG.
Even if there is a peak of the GCR pulse in FIG.
The peak of the GCR pulse can be brought over the sample point by moving the sample point as shown in FIG. Similarly, FIG.
2 (c), between n = −1 and 0 (y (−1) and y
Even if there is a peak of the GCR pulse at (between (0)), the peak of the GCR pulse can be brought over the sample point by moving the sample point as shown in FIG.

【0095】このように、標本点が移動しても最大値を
与える点がGCRパルスのピークであるという解釈で、
ブロック1−12〜1−14aでの係数更新処理を行う
ことができるので、ディジタルフィルタであるフィルタ
部1−6の主信号の通過位置を確定することができる。
このように、ディジタルフィルタの主信号の通過位置を
確定することがZF法の安定度を高めることになる。
As described above, the point where the maximum value is obtained even when the sample point moves is the peak of the GCR pulse.
Since the coefficient update processing in blocks 1-11-2a can be performed, the passage position of the main signal of the filter section 1-6, which is a digital filter, can be determined.
As described above, determining the passing position of the main signal of the digital filter increases the stability of the ZF method.

【0096】なお、図10における制御信号形成器1−
15の説明において、使用する信号を波形変換器1−1
1のGCRパルスとしているが、同期加算器1−10の
出力であるGCR波形を、差分などによる波形変換処理
を施した上で使用することもできる。
The control signal generator 1- in FIG.
In the description of No. 15, the signal to be used is converted by the waveform converter 1-1.
Although one GCR pulse is used, the GCR waveform output from the synchronous adder 1-10 may be used after performing a waveform conversion process using a difference or the like.

【0097】以上のように、本発明によるゴースト除去
処理では、バースト信号をBPF1−2で取りだした後
に、この信号の位相を調整する位相調整器1−16を置
き、同期発振器(VCO)1−3からの標本化パルスの
位相を調整することにより、GCRパルスの本来の波形
のピークの位置が標本点上に保持されるため、ZF法の
不安定性の問題が解消され、安定化し、収束スピードの
速いというZF法本来の特徴が生きてくることになる。
As described above, in the ghost elimination processing according to the present invention, after the burst signal is taken out by the BPF 1-2, the phase adjuster 1-16 for adjusting the phase of this signal is placed, and the synchronous oscillator (VCO) 1- By adjusting the phase of the sampling pulse from Step 3, the peak position of the original waveform of the GCR pulse is held at the sampling point, so that the problem of the instability of the ZF method is solved, and the convergence speed is improved. The original feature of the ZF method that it is fast comes to life.

【0098】このように、標本化パルスの位相を変える
のに際して、標本化パルスの位相を直接変えるのではな
く、標本化パルスの基になっているバースト信号の位相
を変えているので、扱う周波数の値が標本化パルスの周
波数の1/4のfsc(=3.579545MHz)と
いう、映像信号帯域の周波数になるので、トランジス
タ、抵抗そしてコンデンサなどの一般的で低価格の部品
で簡単に構成することができる。
As described above, when changing the phase of the sampling pulse, instead of directly changing the phase of the sampling pulse, the phase of the burst signal on which the sampling pulse is based is changed. Is the frequency of the video signal band of fsc (= 3.579545 MHz), which is 1/4 of the frequency of the sampling pulse, so that it can be easily constituted by general low-cost components such as transistors, resistors and capacitors. be able to.

【0099】また、上記した2つの実施例の各構成要素
自体は、周知の回路で市販のIC等を用いて簡単に構成
できるので、装置全体も低コストで実現できる。また、
応用分野として、TV受信機だけではなく、VTRにも
応用できるなど、民生分野での量産効果も期待できる。
Further, since each component of the above-mentioned two embodiments can be easily constituted by a well-known circuit using a commercially available IC or the like, the entire apparatus can be realized at low cost. Also,
As an application field, it can be applied not only to a TV receiver but also to a VTR, and can be expected to have a mass production effect in a consumer field.

【0100】[0100]

【発明の効果】以上の通り本発明のゴースト除去装置
は、以下の効果を有する。
As described above, the ghost removing device of the present invention has the following effects.

【0101】(イ)請求項1または2記載のゴースト除
去装置は、GCRパルス(基準パルス)の本来のピーク
位置が標本点上に保持されるように、フィルタ部に設定
する係数値を位相調整器によって調整したことにより、
ZF法の欠点であった安定性の問題を大幅に改善でき
る。従って、本ゴースト除去装置は、収束時間が短いと
いうZF法の持つ本来のメリットを最大限に生かしつ
つ、常に安定したゴースト除去動作が行える。
(A) The ghost eliminator according to the first or second aspect adjusts the phase of the coefficient value set in the filter section so that the original peak position of the GCR pulse (reference pulse) is held at the sampling point. By adjusting with the vessel,
The problem of stability, which was a disadvantage of the ZF method, can be greatly improved. Therefore, the present ghost removing device can always perform a stable ghost removing operation while making the most of the original merit of the ZF method that the convergence time is short.

【0102】(ロ)請求項1または2記載のゴースト除
去装置は、フィルタ部の係数値を位相調整器で繰り返し
フィルタリング処理を行うことにより、不要な雑音成分
等の映像信号帯域外の成分を抑圧できる低域濾波特性を
実現でき、画質改善効果も合せ持っている。
(B) The ghost elimination device according to claim 1 or 2 suppresses unnecessary components outside the video signal band, such as noise components, by repeatedly filtering the coefficient value of the filter unit with a phase adjuster. The low-pass filtering characteristics that can be achieved can be realized, and the image quality is also improved.

【0103】(ハ)請求項3または4記載のゴースト除
去装置は、バースト信号を取り出す帯域濾波器の後に、
バースト信号の位相を調整する位相調整回路を設け、同
期発振器で生成される標本化パルスの位相を調整したこ
とにより、GCRパルス(基準パルス)の本来の波形の
ピーク位置を標本点上に保持できるので、ディジタルフ
ィルタであるフィルタ部を通過する主信号の位置が確定
する。よって、ZF法の不安定性の問題が解消されてゴ
ースト除去動作が安定化し、収束スピードが速いという
ZF法本来のメリットを最大限に生かすことができる。
(C) The ghost eliminator according to the third or fourth aspect is characterized in that after the band pass filter for extracting the burst signal,
By providing a phase adjustment circuit for adjusting the phase of the burst signal and adjusting the phase of the sampling pulse generated by the synchronous oscillator, the peak position of the original waveform of the GCR pulse (reference pulse) can be held at the sampling point. Therefore, the position of the main signal passing through the filter section which is a digital filter is determined. Therefore, the problem of the instability of the ZF method is solved, the ghost removal operation is stabilized, and the inherent advantage of the ZF method, that is, the fast convergence speed, can be maximized.

【0104】(ニ)請求項3または4記載のゴースト除
去装置は、標本化パルスよりも十分に周波数が低いバー
スト信号の位相を変えて標本化パルスの位相を調整して
いるので、安価で簡単な回路構成の位相調整回路を使用
でき、コストを低減できる。
(D) The ghost eliminator according to claim 3 or 4 adjusts the phase of the sampling pulse by changing the phase of the burst signal whose frequency is sufficiently lower than that of the sampling pulse, so that it is inexpensive and simple. A phase adjustment circuit having a simple circuit configuration can be used, and costs can be reduced.

【図面の簡単な説明】[Brief description of the drawings]

【図1】第1実施例のブロック構成図である。FIG. 1 is a block diagram of a first embodiment.

【図2】図1に示すブロックb−11〜b13,b−1
9の具体的な構成図である。
FIG. 2 shows blocks b-11 to b13 and b-1 shown in FIG.
9 is a specific configuration diagram of FIG.

【図3】第1実施例の動作説明図である。FIG. 3 is an operation explanatory diagram of the first embodiment.

【図4】第1実施例の動作説明図であるFIG. 4 is an operation explanatory diagram of the first embodiment.

【図5】従来例のブロック構成図である。FIG. 5 is a block diagram of a conventional example.

【図6】フィルタ部の具体的な構成例を示す図ある。FIG. 6 is a diagram illustrating a specific configuration example of a filter unit.

【図7】従来例及び第1実施例の動作説明図である。FIG. 7 is an operation explanatory diagram of the conventional example and the first embodiment.

【図8】従来例の動作説明図である。FIG. 8 is an operation explanatory diagram of a conventional example.

【図9】従来例及び第1実施例の動作説明図である。FIG. 9 is an operation explanatory diagram of the conventional example and the first embodiment.

【図10】第2実施例のブロック構成図である。FIG. 10 is a block diagram of a second embodiment.

【図11】第2実施例の動作説明図である。FIG. 11 is an operation explanatory diagram of the second embodiment.

【図12】第2実施例の動作説明図である。FIG. 12 is an operation explanatory diagram of the second embodiment.

【符号の説明】[Explanation of symbols]

1−6 フィルタ部(トランスバーサルフィルタ) 1−8 位相調整器 1−9 波形取込器 1−10 同期加算器 1−11 波形変換器 1−12 減算器 1−13 基準波形発生器 1−14 係数形成器 1-6 Filter Section (Transversal Filter) 1-8 Phase Adjuster 1-9 Waveform Capturer 1-10 Synchronous Adder 1-11 Waveform Converter 1-12 Subtractor 1-13 Reference Waveform Generator 1-14 Coefficient former

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平4−296172(JP,A) 特開 平5−30387(JP,A) (58)調査した分野(Int.Cl.6,DB名) H04N 5/14 - 5/217────────────────────────────────────────────────── ─── Continuation of the front page (56) References JP-A-4-296172 (JP, A) JP-A-5-30387 (JP, A) (58) Fields investigated (Int.Cl. 6 , DB name) H04N 5/14-5/217

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】入力信号を第1の信号とし、 前記第1の信号が供給されて第2の信号を出力するトラ
ンスバーサルフィルタと、 前記第2の信号が供給されて、規則的に挿入されている
ゴースト除去用の基準信号を取り込み第3の信号として
出力する波形取込器と、 前記第3の信号が供給されて、雑音成分を軽減するため
に前記第3の信号を所定回数加算平均処理した第4の信
号を出力する同期加算器と、 前記第4の信号が供給されて、前記第4の信号を処理し
て得た基準パルスである第5の信号を出力する波形変換
器と、 前記第5の信号と比較するための、前記第5の信号と同
期した基準波形を出力する基準波形発生器と、 前記第5の信号と前記基準波形とが供給され、2つの信
号を減算して誤差信号である第6の信号を出力する減算
器と、 前記第6の信号が供給されて、前記トランスバーサルフ
ィルタに設定する係数値を逐次的に更新する係数形成器
とより構成されるゴースト除去装置において、 前記係数形成器と前記トランスバーサルフィルタとの間
に位相調整器を設け、 前記位相調整器は、前記第4の信号を波形変換した信号
及び前記第5の信号である基準パルスの内のどちらか一
方の信号が供給され、その供給された信号から、前記基
準パルスの波形の本来のピーク位置と前記基準パルスの
標本点上で検出されるピーク位置とのズレを検出し、両
ピーク位置が標本点上で一致するように、前記係数値に
位相調整処理を行うことを特徴とするゴースト除去装
置。
An input signal is a first signal, a transversal filter to which the first signal is supplied and outputs a second signal, and wherein the second signal is supplied and regularly inserted. A waveform capturer that captures a ghost removal reference signal and outputs the captured signal as a third signal, and the third signal is supplied, and the third signal is averaged a predetermined number of times to reduce noise components A synchronous adder that outputs a processed fourth signal, and a waveform converter that is supplied with the fourth signal and outputs a fifth signal that is a reference pulse obtained by processing the fourth signal. A reference waveform generator that outputs a reference waveform synchronized with the fifth signal for comparison with the fifth signal; and the fifth signal and the reference waveform are supplied, and two signals are subtracted. A subtractor that outputs a sixth signal that is an error signal; A ghost removing device that is supplied with the sixth signal and sequentially updates a coefficient value set in the transversal filter; A phase adjuster is provided, and the phase adjuster receives one of a signal obtained by converting the waveform of the fourth signal and a reference pulse being the fifth signal, and the supplied signal From, a deviation between the original peak position of the waveform of the reference pulse and the peak position detected on the sample point of the reference pulse is detected, and the coefficient value is calculated so that both peak positions match on the sample point. A ghost removing device that performs a phase adjustment process.
【請求項2】請求項1記載のゴースト除去装置におい
て、前記位相調整器は低域濾波器で構成され、その低域
濾波器の振幅特性が、前記入力信号の周波数成分が存在
する周波数領域では平坦な特性であり、それ以上の周波
数領域では徐々に減衰する特性であることを特徴とする
ゴースト除去装置。
2. A ghost eliminator according to claim 1, wherein said phase adjuster comprises a low-pass filter, and the low-pass filter has an amplitude characteristic in a frequency domain where a frequency component of said input signal exists. A ghost eliminator characterized by having flat characteristics and gradually attenuating in a higher frequency region.
JP5169725A 1993-06-16 1993-06-16 Ghost removal device Expired - Fee Related JP2850933B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5169725A JP2850933B2 (en) 1993-06-16 1993-06-16 Ghost removal device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5169725A JP2850933B2 (en) 1993-06-16 1993-06-16 Ghost removal device

Publications (2)

Publication Number Publication Date
JPH077637A JPH077637A (en) 1995-01-10
JP2850933B2 true JP2850933B2 (en) 1999-01-27

Family

ID=15891700

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5169725A Expired - Fee Related JP2850933B2 (en) 1993-06-16 1993-06-16 Ghost removal device

Country Status (1)

Country Link
JP (1) JP2850933B2 (en)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04296172A (en) * 1991-03-26 1992-10-20 Matsushita Electric Ind Co Ltd Ghost eliminating device
JP2568765B2 (en) * 1991-07-19 1997-01-08 松下電器産業株式会社 Waveform equalizer

Also Published As

Publication number Publication date
JPH077637A (en) 1995-01-10

Similar Documents

Publication Publication Date Title
US5121073A (en) Fm demodulator arrangement including hold, delay and switching circuits to compensate for signal disturbances
JP2850933B2 (en) Ghost removal device
JP2895747B2 (en) Digital playback signal detection method and device
US4492988A (en) Dropout compensation system
JP2768222B2 (en) Ghost removal device
JP2778787B2 (en) Waveform equalizer
JP3003786B2 (en) Waveform equalization system
JP2546590B2 (en) Sync signal extraction circuit
JP3019876B2 (en) Waveform equalization system
JPH0378164A (en) Magnetic recording and reproducing device
JP3011422B2 (en) Waveform equalizer and waveform equalization method
JPH0369297A (en) Device for compensating inverted phenomenon
JP2908482B2 (en) Video signal processing circuit
JP3063228B2 (en) Waveform equalization system
JPH06237400A (en) Ghost elimination device
KR0132501B1 (en) Image quality compensation apparatus by using twin head
JP2928887B2 (en) Image signal processing device
KR0185908B1 (en) Method for correcting signal reproduced and its method
JPH01155794A (en) Auxiliary carrier signal separation circuit device
JPH05244464A (en) Waveform equalizer
JPH0414975A (en) Picture reproducing device
CN1005953B (en) Picture reproducer
JPH0359481B2 (en)
JPS637085A (en) Drop-out compensating device
JPS63308492A (en) Signal processing circuit for recording and reproducing device

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071113

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081113

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091113

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees