JP2848036B2 - 擬似ランダム信号の保護方法 - Google Patents
擬似ランダム信号の保護方法Info
- Publication number
- JP2848036B2 JP2848036B2 JP3197187A JP19718791A JP2848036B2 JP 2848036 B2 JP2848036 B2 JP 2848036B2 JP 3197187 A JP3197187 A JP 3197187A JP 19718791 A JP19718791 A JP 19718791A JP 2848036 B2 JP2848036 B2 JP 2848036B2
- Authority
- JP
- Japan
- Prior art keywords
- lfsr
- bit
- signal
- signal sequence
- content
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/84—Generating pulses having a predetermined statistical distribution of a parameter, e.g. random pulse generators
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
- H04L9/002—Countermeasures against attacks on cryptographic mechanisms
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
- H04L9/06—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols the encryption apparatus using shift registers or memories for block-wise or stream coding, e.g. DES systems or RC4; Hash functions; Pseudorandom sequence generators
- H04L9/065—Encryption by serially and continuously modifying data stream elements, e.g. stream cipher systems, RC4, SEAL or A5/3
- H04L9/0656—Pseudorandom key sequence combined element-for-element with data sequence, e.g. one-time-pad [OTP] or Vernam's cipher
- H04L9/0662—Pseudorandom key sequence combined element-for-element with data sequence, e.g. one-time-pad [OTP] or Vernam's cipher with particular pseudorandom sequence generator
- H04L9/0668—Pseudorandom key sequence combined element-for-element with data sequence, e.g. one-time-pad [OTP] or Vernam's cipher with particular pseudorandom sequence generator producing a non-linear pseudorandom sequence
Landscapes
- Engineering & Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Storage Device Security (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、一般的には、暗号方法
およびシステムに関する。その場合、本発明はリニアフ
ィードバック・シフトレジスタ（ＬＦＳＲ）を擬似ラン
ダム信号発生器として使用することに向けられている。
しかしながら、特に、本発明はＬＦＳＲの出力信号が非
線形とされかつそれにより暗号攻撃から保護されるよう
にする暗号方法および装置に関連する。
およびシステムに関する。その場合、本発明はリニアフ
ィードバック・シフトレジスタ（ＬＦＳＲ）を擬似ラン
ダム信号発生器として使用することに向けられている。
しかしながら、特に、本発明はＬＦＳＲの出力信号が非
線形とされかつそれにより暗号攻撃から保護されるよう
にする暗号方法および装置に関連する。
【０００２】ＬＦＳＲは技術上良く知られている。典型
的には、これらの装置は疑似ノイズ／疑似ランダム（Ｐ
Ｎ）信号の発生が必要とされる場合の動作に利用され
る。ＰＮ信号は２進信号であり、これはランダムなよう
に見える。実際には、ＰＮ信号は完全にランダムではな
く、それは周期性がＬＦＳＲ内の段数、フィードバック
タップ、およびＬＦＳＲの初期状態に依存する決定論的
な（ｄｅｔｅｒｍｉｎｉｓｔｉｃ）、周期信号である。
ここで、決定論的とは、同じ入力部および同じ処理経路
を有する場合（例えば、シーケンシャル動作）にそれぞ
れの処理を割当てられた時間で行なうことをいう。ＬＦ
ＳＲをＰＮ信号発生器として用いる典型的な動作は、拡
散スペクトルシステム、ノイズ発生器、および以後クリ
プトシステム（ｃｒｙｐｔｏｓｙｓｔｅｍｓ）と称され
る暗号システムである。
的には、これらの装置は疑似ノイズ／疑似ランダム（Ｐ
Ｎ）信号の発生が必要とされる場合の動作に利用され
る。ＰＮ信号は２進信号であり、これはランダムなよう
に見える。実際には、ＰＮ信号は完全にランダムではな
く、それは周期性がＬＦＳＲ内の段数、フィードバック
タップ、およびＬＦＳＲの初期状態に依存する決定論的
な（ｄｅｔｅｒｍｉｎｉｓｔｉｃ）、周期信号である。
ここで、決定論的とは、同じ入力部および同じ処理経路
を有する場合（例えば、シーケンシャル動作）にそれぞ
れの処理を割当てられた時間で行なうことをいう。ＬＦ
ＳＲをＰＮ信号発生器として用いる典型的な動作は、拡
散スペクトルシステム、ノイズ発生器、および以後クリ
プトシステム（ｃｒｙｐｔｏｓｙｓｔｅｍｓ）と称され
る暗号システムである。
【０００３】図１は、ＬＦＳＲ １００の単純化した構
成を示す。数学的には、ＬＦＳＲはフィードバック信号
を形成するために使用される各々の「タップ」（出力ビ
ット）に対し１つの係数を有するＮ次の多項式（ここで
ＮはＬＦＳＲの長さである）を規定する。従って、ＬＦ
ＳＲ１００は、ステージ１３および１４の出力に対し排
他的ＯＲ操作を行いかつその操作をステージ１１の入力
にフィードバックする、フィードバック信号Ｔ１を有す
る４つのステージ１１〜１４を備えた４次の多項式とし
て定義される。
成を示す。数学的には、ＬＦＳＲはフィードバック信号
を形成するために使用される各々の「タップ」（出力ビ
ット）に対し１つの係数を有するＮ次の多項式（ここで
ＮはＬＦＳＲの長さである）を規定する。従って、ＬＦ
ＳＲ１００は、ステージ１３および１４の出力に対し排
他的ＯＲ操作を行いかつその操作をステージ１１の入力
にフィードバックする、フィードバック信号Ｔ１を有す
る４つのステージ１１〜１４を備えた４次の多項式とし
て定義される。
【０００４】当業者には、ＬＦＳＲ １００はクリプト
システムのための特定の暗号化変換を指令する、例え
ば、暗号キーとして使用するための、ＰＮ信号発生器の
単純化したモデルであることが理解されるであろう。こ
の特定の例は主にＮ次のＬＦＳＲが結局は２ｎ−１ビッ
トで周期的であることを示すために選択された（図１
（ｂ）を参照）。
システムのための特定の暗号化変換を指令する、例え
ば、暗号キーとして使用するための、ＰＮ信号発生器の
単純化したモデルであることが理解されるであろう。こ
の特定の例は主にＮ次のＬＦＳＲが結局は２ｎ−１ビッ
トで周期的であることを示すために選択された（図１
（ｂ）を参照）。
【０００５】好ましい実施例においては、ＬＦＳＲ １
００は６４段のシフトレジスタを具備し、６４次の多項
式を提供する。およそ３２個のタップが所望のＰＮ信号
を生成するために使用される。従って、６４ビットの最
大長のＬＦＳＲはおよそ１．８４×１０１９ビットのデ
ジタルシーケンスを生成するであろう。１２ＫＨｚで
は、このシーケンスを繰り返すためにはほとんど５千万
年（５０ ｍｉｌｌｉｏｎ ｙｅａｒｓ）を要するであ
ろう。ＰＮ信号発生器が複雑化するに従って、典型的な
値は８０から１００段になりいずれかに４０から５０の
タップを有し、このような場合はシーケンスは４×１０
１６年ごとに繰り返すことが予期できる。
００は６４段のシフトレジスタを具備し、６４次の多項
式を提供する。およそ３２個のタップが所望のＰＮ信号
を生成するために使用される。従って、６４ビットの最
大長のＬＦＳＲはおよそ１．８４×１０１９ビットのデ
ジタルシーケンスを生成するであろう。１２ＫＨｚで
は、このシーケンスを繰り返すためにはほとんど５千万
年（５０ ｍｉｌｌｉｏｎ ｙｅａｒｓ）を要するであ
ろう。ＰＮ信号発生器が複雑化するに従って、典型的な
値は８０から１００段になりいずれかに４０から５０の
タップを有し、このような場合はシーケンスは４×１０
１６年ごとに繰り返すことが予期できる。
【０００６】いずれのクリプトシステムの主要な目標も
通信チャネルから情報をオーソライズされずに導入し
（ｓｐｏｏｆｉｎｇ）または抽出（盗み聞き）すること
を防止することである。先に述べた暗号キーは頻繁に反
復しないから、これらのキーを用いたクリプトシステム
は無条件に安全であると思うかも知れない。不幸なこと
に、暗号キーを発生するためにＬＦＳＲを使用するクリ
プトシステムは攻撃に対して極めて隙だらけである。
通信チャネルから情報をオーソライズされずに導入し
（ｓｐｏｏｆｉｎｇ）または抽出（盗み聞き）すること
を防止することである。先に述べた暗号キーは頻繁に反
復しないから、これらのキーを用いたクリプトシステム
は無条件に安全であると思うかも知れない。不幸なこと
に、暗号キーを発生するためにＬＦＳＲを使用するクリ
プトシステムは攻撃に対して極めて隙だらけである。
【０００７】
【発明が解決しようとする課題】クリプトシステムの弱
さはＬＦＳＲのリニアリティによって生ずる。ＰＮ信号
はあるアルゴリズムによって発生されるから、そのアル
ゴリズムについての知識は全シーケンスを明らかにす
る。あるＰＮシーケンスが繰り返すためには２ｎ−１ビ
ットを要するが、暗号解析者はフィードバックタップ、
レジスタの初期状態、および結局は全ＰＮ信号を決定す
るために２ｎビットの元の文（ｐｌａｉｎｔｅｘｔ）お
よびその対応する暗号文（ｃｉｐｈｅｒｔｅｘｔ）を必
要とするのみである。この攻撃され易さは現代のクリプ
トシステムにおけるＬＦＳＲの絶えざる使用に対する主
な欠陥となっている。
さはＬＦＳＲのリニアリティによって生ずる。ＰＮ信号
はあるアルゴリズムによって発生されるから、そのアル
ゴリズムについての知識は全シーケンスを明らかにす
る。あるＰＮシーケンスが繰り返すためには２ｎ−１ビ
ットを要するが、暗号解析者はフィードバックタップ、
レジスタの初期状態、および結局は全ＰＮ信号を決定す
るために２ｎビットの元の文（ｐｌａｉｎｔｅｘｔ）お
よびその対応する暗号文（ｃｉｐｈｅｒｔｅｘｔ）を必
要とするのみである。この攻撃され易さは現代のクリプ
トシステムにおけるＬＦＳＲの絶えざる使用に対する主
な欠陥となっている。
【０００８】従って、ＬＦＳＲのＰＮ信号が非線形にさ
れ、それによりクリプトシステムを事実上解読できない
ものにする暗号方法および装置を提供することが極めて
有利であろう。従って本発明の一般的な目的は、暗号方
法および装置を提供することにある。
れ、それによりクリプトシステムを事実上解読できない
ものにする暗号方法および装置を提供することが極めて
有利であろう。従って本発明の一般的な目的は、暗号方
法および装置を提供することにある。
【０００９】本発明の他の目的は、ＰＮ信号を発生する
ためにＬＦＳＲを利用する暗号化方法および装置を提供
することにある。しかしながら、本発明の最終的な目的
は、ＰＮ信号が非線形（ｎｏｎ−ｌｉｎｅａｒ）とさ
れ、それによりクリプトシステムが事実上解読不能にな
るようにする、暗号方法および装置を提供することにあ
る。
ためにＬＦＳＲを利用する暗号化方法および装置を提供
することにある。しかしながら、本発明の最終的な目的
は、ＰＮ信号が非線形（ｎｏｎ−ｌｉｎｅａｒ）とさ
れ、それによりクリプトシステムが事実上解読不能にな
るようにする、暗号方法および装置を提供することにあ
る。
【００１０】
【課題を解決するための手段および作用】これらおよび
他の目的は暗号アタックから擬似ランダム（ＰＮ）信号
発生器の出力信号を保護するための方法として概略的に
述べられる本発明により達成される。この発明は、２ｎ
ビットの暗号文およびその元の文の等価物を捕捉した後
は、知られた技術を用いる、暗号解読者が全ＰＮシーケ
ンスを発生するアルゴリズムを容易に解読できるとの認
識に基づくものである。従って、本発明はリニアフィー
ドバック・シフトレジスタ（ＬＦＳＲ）によって発生さ
れる擬似ランダム（ＰＮ）信号を暗号アタックから保護
するための方法および装置を開示する。これはＰＮ信号
に非線形性を導入することにより達成される。
他の目的は暗号アタックから擬似ランダム（ＰＮ）信号
発生器の出力信号を保護するための方法として概略的に
述べられる本発明により達成される。この発明は、２ｎ
ビットの暗号文およびその元の文の等価物を捕捉した後
は、知られた技術を用いる、暗号解読者が全ＰＮシーケ
ンスを発生するアルゴリズムを容易に解読できるとの認
識に基づくものである。従って、本発明はリニアフィー
ドバック・シフトレジスタ（ＬＦＳＲ）によって発生さ
れる擬似ランダム（ＰＮ）信号を暗号アタックから保護
するための方法および装置を開示する。これはＰＮ信号
に非線形性を導入することにより達成される。
【００１１】１つの実施例においては、非線形性は決定
論的なビットパターンを生成するためにＰＮ信号の少な
くとも１ビットの状態を変えることにより導入される。
このビットパターンは次にＬＦＳＲのＰＮ信号の代わり
にクリプトシステムのＰＮ信号として使用される。別の
実施例においては、ＰＮ信号の少なくとも１ビットのロ
ケーションが入れ替えられ別のリニアなＰＮ出力信号に
再び非線形性を導入する。このようにして、暗号解読者
の仕事はますます困難となり、それによりクリプトシス
テムが事実上アタックに耐えるようにされる。
論的なビットパターンを生成するためにＰＮ信号の少な
くとも１ビットの状態を変えることにより導入される。
このビットパターンは次にＬＦＳＲのＰＮ信号の代わり
にクリプトシステムのＰＮ信号として使用される。別の
実施例においては、ＰＮ信号の少なくとも１ビットのロ
ケーションが入れ替えられ別のリニアなＰＮ出力信号に
再び非線形性を導入する。このようにして、暗号解読者
の仕事はますます困難となり、それによりクリプトシス
テムが事実上アタックに耐えるようにされる。
【００１２】
【実施例】本発明の主要な用途は暗号装置の分野で使用
されているようなＰＮ信号発生器に対するものである。
図２は、暗号チャネル２００のモデルを示す。動作にお
いては、メッセージ、またはプレインテキストＭが変
換、ＥＫ、を介して暗号化され暗号文、Ｃ＝ＥＫ（Ｍ）
を生成する。この暗号文は次に安全でない（ｉｎｓｅｃ
ｕｒｅ）または公共のチャネルによって送信される。オ
ーソライズされた聴取者が暗号文Ｃを受信すると彼女は
逆変換、ＤＫ＝ＥＫ −１によってそれを解読し、元のプ
レインテキストメッセージを次のように得る。 ＤＫ（Ｃ）＝ＥＫ −１［ＥＫ（Ｍ）］＝Ｍ …（１）
されているようなＰＮ信号発生器に対するものである。
図２は、暗号チャネル２００のモデルを示す。動作にお
いては、メッセージ、またはプレインテキストＭが変
換、ＥＫ、を介して暗号化され暗号文、Ｃ＝ＥＫ（Ｍ）
を生成する。この暗号文は次に安全でない（ｉｎｓｅｃ
ｕｒｅ）または公共のチャネルによって送信される。オ
ーソライズされた聴取者が暗号文Ｃを受信すると彼女は
逆変換、ＤＫ＝ＥＫ −１によってそれを解読し、元のプ
レインテキストメッセージを次のように得る。 ＤＫ（Ｃ）＝ＥＫ −１［ＥＫ（Ｍ）］＝Ｍ …（１）
【００１３】パラメータＫはキーと呼ばれる一組の文字
またはシンボルを表し、これは暗号変換ＥＫおよびＤＫ
を決定する。図２のクリプトシステムにおいては、キー
ＫはＰＮ信号発生器２１０および２２０によって操作さ
れキー・ストリーム（Ｋｅｙｓｔｒｅａｍ）を生成す
る。このキー・ストリームは結局は暗号化のためのプレ
インテキストＭと排他的ＯＲされかつ暗号解読のために
暗号文Ｃと排他的ＯＲされる。従って、キーにアクセス
するものは誰でもプレインテキストメッセージを暗号化
しかつ解読することができる。従って該当キーは安全な
チャネル（ｓｅｃｕｒｅ ｃｈａｎｎｅｌｓ）のみによ
ってオーソライズされたユーザの間で送信される。暗号
化アタックにおいては、暗号解読者の目標はキーを使う
ことなく、公共のチャネルから得た暗号文を解析するこ
とにより、プレインテキストメッセージ、Ｍ、の見積も
りを作成することができる。
またはシンボルを表し、これは暗号変換ＥＫおよびＤＫ
を決定する。図２のクリプトシステムにおいては、キー
ＫはＰＮ信号発生器２１０および２２０によって操作さ
れキー・ストリーム（Ｋｅｙｓｔｒｅａｍ）を生成す
る。このキー・ストリームは結局は暗号化のためのプレ
インテキストＭと排他的ＯＲされかつ暗号解読のために
暗号文Ｃと排他的ＯＲされる。従って、キーにアクセス
するものは誰でもプレインテキストメッセージを暗号化
しかつ解読することができる。従って該当キーは安全な
チャネル（ｓｅｃｕｒｅ ｃｈａｎｎｅｌｓ）のみによ
ってオーソライズされたユーザの間で送信される。暗号
化アタックにおいては、暗号解読者の目標はキーを使う
ことなく、公共のチャネルから得た暗号文を解析するこ
とにより、プレインテキストメッセージ、Ｍ、の見積も
りを作成することができる。
【００１４】先に述べたように、ＰＮ信号発生器２１０
および２２０がＬＦＳＲを用いる場合、クリプトシステ
ムは極めて攻撃され易くなる。このアタックは、プレイ
ンテキスト・アタックとして知られる、プレインテキス
トの知識および暗号テキストの対応部分の知識を必要と
する。この情報で武装すると競争相手の暗号解読者は首
尾よく公共チャネルから途中で奪ったメッセージを解読
できる。プレインテキストの知識は常には暗号解読者に
容易に得られるものでないが、プレインテキスト・アタ
ックはこの脅威を打ち負かすよう設計されていない限り
いずれのクリプトシステムも安全であると考えられない
ほどかなり頻繁に発生する。
および２２０がＬＦＳＲを用いる場合、クリプトシステ
ムは極めて攻撃され易くなる。このアタックは、プレイ
ンテキスト・アタックとして知られる、プレインテキス
トの知識および暗号テキストの対応部分の知識を必要と
する。この情報で武装すると競争相手の暗号解読者は首
尾よく公共チャネルから途中で奪ったメッセージを解読
できる。プレインテキストの知識は常には暗号解読者に
容易に得られるものでないが、プレインテキスト・アタ
ックはこの脅威を打ち負かすよう設計されていない限り
いずれのクリプトシステムも安全であると考えられない
ほどかなり頻繁に発生する。
【００１５】システムをそのような暗号アタックに対し
守るために、本発明は非線形性をＰＮ信号シーケンス３
０３に導入することを示唆する。この説明を助けるた
め、図３を参照する。図３は、本発明に関わるクリプト
システムの一部を示す。動作においては、フリップフロ
ップ、ラッチ、シフトレジスタ、ワーキング・レジス
タ、メモリ装置のアドレスによって、またはソフトウエ
ア変数として実施できる、ＬＦＳＲ ３００は先に述べ
たＬＦＳＲ １００と同じである。
守るために、本発明は非線形性をＰＮ信号シーケンス３
０３に導入することを示唆する。この説明を助けるた
め、図３を参照する。図３は、本発明に関わるクリプト
システムの一部を示す。動作においては、フリップフロ
ップ、ラッチ、シフトレジスタ、ワーキング・レジス
タ、メモリ装置のアドレスによって、またはソフトウエ
ア変数として実施できる、ＬＦＳＲ ３００は先に述べ
たＬＦＳＲ １００と同じである。
【００１６】本発明によれば、ＬＦＳＲ ３００の内容
は排他的ＯＲゲート３１０によって複数のアドレス可能
なレジスタ３２０〜３２７の１つの内容にモジュロ２で
加算される。この加算はＬＦＳＲおよびレジスタ内容の
何らかの関数となり得るアドレス信号を発生する。この
アドレスは、次にアドレスバス３１５に沿って伝達され
予めプログラムされたＲＡＭルックアップテーブル３５
０をアドレスする。その後、該アドレス信号に対応する
ＲＡＭルックアップテーブルのエントリ３１７は比較器
回路３３０に送られる。該比較器３３０はＲＡＭルック
アップテーブルのエントリ３１７を、この場合、ＬＦＳ
Ｒの内容に予め決められた方法で選択的に加算されたレ
ジスタの内容である、基準ビットパターン３１９と比較
する。他の基準ビットパターン、たとえば、ＬＦＳＲの
内容、フリップフロップの内容、ラッチの内容、シフト
レジスタの内容、ワーキングレジスタの内容、メモリ装
置のアドレスの内容、またはソフトウェア変数の内容を
利用することも可能であることが理解されるであろう。
は排他的ＯＲゲート３１０によって複数のアドレス可能
なレジスタ３２０〜３２７の１つの内容にモジュロ２で
加算される。この加算はＬＦＳＲおよびレジスタ内容の
何らかの関数となり得るアドレス信号を発生する。この
アドレスは、次にアドレスバス３１５に沿って伝達され
予めプログラムされたＲＡＭルックアップテーブル３５
０をアドレスする。その後、該アドレス信号に対応する
ＲＡＭルックアップテーブルのエントリ３１７は比較器
回路３３０に送られる。該比較器３３０はＲＡＭルック
アップテーブルのエントリ３１７を、この場合、ＬＦＳ
Ｒの内容に予め決められた方法で選択的に加算されたレ
ジスタの内容である、基準ビットパターン３１９と比較
する。他の基準ビットパターン、たとえば、ＬＦＳＲの
内容、フリップフロップの内容、ラッチの内容、シフト
レジスタの内容、ワーキングレジスタの内容、メモリ装
置のアドレスの内容、またはソフトウェア変数の内容を
利用することも可能であることが理解されるであろう。
【００１７】ルックアップテーブルのエントリ３１７と
基準ビットパターンの値３１９を比較の結果が等しくな
い場合、ＬＦＳＲ ３００の出力信号３０３は変更され
ないであろう。しかしながら、比較に応じて、比較器３
３０は、制御ライン３３２を介し、スイッチＳ２を開く
よう指令する。この実施例によれば、各比較は少なくと
も１ビットをＬＦＳＲ ３００によって発生されるＰＮ
シーケンス３０３からドロップさせる。ＰＮシーケンス
３０３の少なくとも１ビットを無視するこのプロセスは
シーケンス３０３に決定論的に非線形性を導入し、それ
によって決定論的ビットパターン３０５を生成する１つ
の方法にすぎない。
基準ビットパターンの値３１９を比較の結果が等しくな
い場合、ＬＦＳＲ ３００の出力信号３０３は変更され
ないであろう。しかしながら、比較に応じて、比較器３
３０は、制御ライン３３２を介し、スイッチＳ２を開く
よう指令する。この実施例によれば、各比較は少なくと
も１ビットをＬＦＳＲ ３００によって発生されるＰＮ
シーケンス３０３からドロップさせる。ＰＮシーケンス
３０３の少なくとも１ビットを無視するこのプロセスは
シーケンス３０３に決定論的に非線形性を導入し、それ
によって決定論的ビットパターン３０５を生成する１つ
の方法にすぎない。
【００１８】他の代わりの方法は単にＰＮシーケンスの
少なくとも１ビットをマスキングする。そのような実施
例では、スイッチＳ２は信号インバータに置き換えられ
るであろう。従って、比較器３３０による各比較に応じ
て、ＰＮシーケンスの少なくとも１ビットの状態が反転
される。再び、ＰＮシーケンスの少なくとも１ビットを
マスキングするこのプロセスは決定論的ビットパターン
３０５を生成するためにシーケンス３０３に決定論的に
非線形性を導入する効果的な手段であり、それにより元
のＰＮシーンス３０３を事実上アタックに耐えるものと
する。
少なくとも１ビットをマスキングする。そのような実施
例では、スイッチＳ２は信号インバータに置き換えられ
るであろう。従って、比較器３３０による各比較に応じ
て、ＰＮシーケンスの少なくとも１ビットの状態が反転
される。再び、ＰＮシーケンスの少なくとも１ビットを
マスキングするこのプロセスは決定論的ビットパターン
３０５を生成するためにシーケンス３０３に決定論的に
非線形性を導入する効果的な手段であり、それにより元
のＰＮシーンス３０３を事実上アタックに耐えるものと
する。
【００１９】さらに他の実施例はある特定のトリガ状態
の発生に応じて元のＰＮシーケンス３０３の少なくとも
１ビットの相対的な位置を変更することにより非線形性
をＬＦＳＲ出力のＰＮシーケンスに決定論的に導入する
ことを示唆する。従って、本発明に独特なことはＬＦＳ
Ｒ出力を暗号アタックから保護するためにＬＦＳＲの出
力信号のシーケンス３０３に非線形性を決定論的に導入
することである。この方式により、暗号解読者の仕事は
よりますます困難となり、それによりクリプトシステム
を事実上解読不能にする。本発明の特定の実施例がここ
で述べられたが、この開示の精神から離れることなくさ
らに別の変更を行うことが可能なことは明らかである。
の発生に応じて元のＰＮシーケンス３０３の少なくとも
１ビットの相対的な位置を変更することにより非線形性
をＬＦＳＲ出力のＰＮシーケンスに決定論的に導入する
ことを示唆する。従って、本発明に独特なことはＬＦＳ
Ｒ出力を暗号アタックから保護するためにＬＦＳＲの出
力信号のシーケンス３０３に非線形性を決定論的に導入
することである。この方式により、暗号解読者の仕事は
よりますます困難となり、それによりクリプトシステム
を事実上解読不能にする。本発明の特定の実施例がここ
で述べられたが、この開示の精神から離れることなくさ
らに別の変更を行うことが可能なことは明らかである。
【００２０】
【発明の効果】以上要するに、本発明は暗号アタックか
らリニアフィートバック・シフトレジスタ（ＬＦＳＲ）
により発生される擬似ランダム（ＰＮ）信号を保護する
方法を開示する。これは最初にＬＦＳＲ ３００によっ
て発生されるＰＮ出力信号３０３を受信することによ
り、またはＬＦＳＲをＰＮ出力信号を生成するよう刻時
することにより達成される。その後、ＰＮ信号の少なく
とも１ビットの状態をマスキングまたは無視し、あるい
はＰＮ信号の少なくとも１ビットのロケーションを入れ
替えることにより非線形性が決定論的に（ｄｅｔｅｒｍ
ｉｎｉｓｔｉｃａｌｌｙ）ＰＮ信号に導入され決定論的
なビットパターン３０５が生成される。次に、この決定
論的なビットパターン３０５はＬＦＳＲのＰＮ信号３０
３と置き換えられ、それによりＰＮ信号３０３を暗号ア
タックから保護する。
らリニアフィートバック・シフトレジスタ（ＬＦＳＲ）
により発生される擬似ランダム（ＰＮ）信号を保護する
方法を開示する。これは最初にＬＦＳＲ ３００によっ
て発生されるＰＮ出力信号３０３を受信することによ
り、またはＬＦＳＲをＰＮ出力信号を生成するよう刻時
することにより達成される。その後、ＰＮ信号の少なく
とも１ビットの状態をマスキングまたは無視し、あるい
はＰＮ信号の少なくとも１ビットのロケーションを入れ
替えることにより非線形性が決定論的に（ｄｅｔｅｒｍ
ｉｎｉｓｔｉｃａｌｌｙ）ＰＮ信号に導入され決定論的
なビットパターン３０５が生成される。次に、この決定
論的なビットパターン３０５はＬＦＳＲのＰＮ信号３０
３と置き換えられ、それによりＰＮ信号３０３を暗号ア
タックから保護する。
【図１】簡単なＬＦＳＲの構成を示すブロック図（ａ）
および該ＬＦＳＲの信号状態を示す状態図（ｂ）であ
る。
および該ＬＦＳＲの信号状態を示す状態図（ｂ）であ
る。
【図２】暗号チャネルのモデルを示す説明的ブロック図
である。
である。
【図３】本発明に関わる暗号システムの一部を示すブロ
ック図である。
ック図である。
１００，３００ リニアフィードバック・シフトレジス
タ（ＬＦＳＲ） １１，１２，１３，１４ フリップフロップ １５ 排他的ＯＲゲート ２００ 暗号チャネル ２１０，２２０ ＰＮ信号発生器 ３１０ 排他的ＯＲゲート ３２０，３２１，…，３２７ レジスタ ３３０ 比較器 ３５０ ランダムアクセスメモリ
タ（ＬＦＳＲ） １１，１２，１３，１４ フリップフロップ １５ 排他的ＯＲゲート ２００ 暗号チャネル ２１０，２２０ ＰＮ信号発生器 ３１０ 排他的ＯＲゲート ３２０，３２１，…，３２７ レジスタ ３３０ 比較器 ３５０ ランダムアクセスメモリ
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭63−110841（ＪＰ，Ａ) 池野，小山「現代暗号理論」第３版, 電子情報通信学会，（平成元年），Ｐ. 72−73 (58)調査した分野(Int.Cl.6，ＤＢ名) G09C 1/00 - 5/00 H04K 1/00 - 3/00 H04L 9/00 - 9/38
Claims (5)
- 【請求項１】 リニアフィードバック・シフトレジスタ
（３００）により発生される疑似ランダム（ＰＮ）信号
系列（３０３）を暗号アタックから保護する方法であっ
て： ＰＮ信号系列を生成するためにＬＦＳＲ（３００）をク
ロックする段階； あるアドレスを得るためにＬＦＳＲ（３００）の内容の
少なくとも一部をレジスタ（３００−３２７）の内容に
加算する段階； 前記アドレスに対応するロケーションにおいて、ルック
アップテーブル（３５０）からルックアップテーブルの
エントリ（３１７）を取り出す段階； 前記ルックアップテーブルのエントリ（３１７）をある
基準（３１９）と比較する段階； 決定論的ビットパターン（３０５）を生成するために、
比較に応じて、前記ＰＮ信号系列（３０３）の少なくと
も１ビットを変更する段階；および 前記ＰＮ信号系列（３０３）を前記決定論的ビットパタ
ーン（３０５）で置き換える段階；を具備し、 それにより前記ＰＮ信号系列（３０３）を暗号アタック
から保護するために該ＰＮ信号系列（３０３）に非線形
性が決定論的に導入される、ことを特徴とする方法。 - 【請求項２】 ＬＦＳＲ（３００）であって： フリップフロップ； ラッチ； シフトレジスタ； ワーキングレジスタ； メモリ装置のアドレス； ソフトウエア変数； からなる記憶媒体のグループから選択される一つの媒体
である、ことを特徴とする請求項１記載の方法。 - 【請求項３】 前記加算する段階がモジュロ２加算であ
る請求項１記載の方法。 - 【請求項４】 前記ＰＮ信号系列（３０３）の少なくと
も１ビットを変更する段階であって： 前記ＰＮ信号（３０３）の少なくとも１ビットの状態を
マスキングする段階； 前記ＰＮ信号（３０３）の少なくとも１ビットの状態を
無視する段階；および 前記ＰＮ信号（３０３）の少なくとも１ビットのロケー
ションを再配置する段階； からなる変更方法のグループから選択された一つの変更
方法である、ことを特徴とする請求項１記載の方法。 - 【請求項５】 前記基準（３１９）において： ＬＦＳＲの内容； フリップフロップの内容； ラッチの内容； シフトレジスタの内容； ワーキングレジスタの内容； メモリ装置のアドレスの内容；および ソフトウエア変数の内容； からなるビットパターンのグループから選択された一つ
のビットパターンであることを特徴とする請求項１記載
の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US556,132 | 1990-07-23 | ||
| US07/556,132 US5060265A (en) | 1990-07-23 | 1990-07-23 | Method of protecting a linear feedback shift register (LFSR) output signal |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04234083A JPH04234083A (ja) | 1992-08-21 |
| JP2848036B2 true JP2848036B2 (ja) | 1999-01-20 |
Family
ID=24220017
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3197187A Expired - Lifetime JP2848036B2 (ja) | 1990-07-23 | 1991-07-11 | 擬似ランダム信号の保護方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5060265A (ja) |
| JP (1) | JP2848036B2 (ja) |
| KR (1) | KR950001359B1 (ja) |
Families Citing this family (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5195136A (en) * | 1991-09-30 | 1993-03-16 | Motorola, Inc. | Method and apparatus for data encryption or decryption |
| TW256969B (ja) * | 1993-01-19 | 1995-09-11 | Siemens Ag | |
| US5365588A (en) * | 1993-03-12 | 1994-11-15 | Hughes Aircraft Company | High speed encryption system and method |
| US5363448A (en) * | 1993-06-30 | 1994-11-08 | United Technologies Automotive, Inc. | Pseudorandom number generation and cryptographic authentication |
| US5377270A (en) * | 1993-06-30 | 1994-12-27 | United Technologies Automotive, Inc. | Cryptographic authentication of transmitted messages using pseudorandom numbers |
| CA2128115C (en) * | 1993-07-20 | 1999-08-10 | Keiichi Iwamura | Encryption apparatus, communication system using the same and method therefor |
| US5365585A (en) * | 1993-08-30 | 1994-11-15 | Motorola, Inc. | Method and apparatus for encryption having a feedback register with selectable taps |
| JP2541480B2 (ja) * | 1993-10-06 | 1996-10-09 | 日本電気株式会社 | 擬似乱数発生装置 |
| US5680131A (en) * | 1993-10-29 | 1997-10-21 | National Semiconductor Corporation | Security system having randomized synchronization code after power up |
| US5398284A (en) * | 1993-11-05 | 1995-03-14 | United Technologies Automotive, Inc. | Cryptographic encoding process |
| US5454039A (en) * | 1993-12-06 | 1995-09-26 | International Business Machines Corporation | Software-efficient pseudorandom function and the use thereof for encryption |
| US5606322A (en) * | 1994-10-24 | 1997-02-25 | Motorola, Inc. | Divergent code generator and method |
| US6014446A (en) * | 1995-02-24 | 2000-01-11 | Motorola, Inc. | Apparatus for providing improved encryption protection in a communication system |
| US5598476A (en) * | 1995-04-20 | 1997-01-28 | United Technologies Automotive, Inc. | Random clock composition-based cryptographic authentication process and locking system |
| US6330333B1 (en) | 1995-07-03 | 2001-12-11 | Lucent Technologies, Inc. | Cryptographic system for wireless communications |
| US5727064A (en) * | 1995-07-03 | 1998-03-10 | Lucent Technologies Inc. | Cryptographic system for wireless communications |
| US5943248A (en) * | 1997-01-17 | 1999-08-24 | Picturetel Corporation | w-bit non-linear combiner for pseudo-random number generation |
| US6252958B1 (en) * | 1997-09-22 | 2001-06-26 | Qualcomm Incorporated | Method and apparatus for generating encryption stream ciphers |
| US6249582B1 (en) | 1997-12-31 | 2001-06-19 | Transcrypt International, Inc. | Apparatus for and method of overhead reduction in a block cipher |
| US6215876B1 (en) | 1997-12-31 | 2001-04-10 | Transcrypt International, Inc. | Apparatus for and method of detecting initialization vector errors and maintaining cryptographic synchronization without substantial increase in overhead |
| US6909785B1 (en) * | 1999-11-11 | 2005-06-21 | Qualcomm, Inc. | Method and apparatus for efficient irregular synchronization of a stream cipher |
| JP2001285276A (ja) * | 2000-04-03 | 2001-10-12 | Yazaki Corp | ストリーム暗号化方法、復号方法、及び暗号通信システム |
| US7333614B2 (en) * | 2001-11-16 | 2008-02-19 | Qualcomm Incorporated | System and method for encypting spread spectrum carrier |
| DE102004010666B4 (de) * | 2004-03-04 | 2006-02-02 | Infineon Technologies Ag | Schlüsselbitstromerzeugung |
| US7668893B2 (en) * | 2005-08-30 | 2010-02-23 | Micron Technology, Inc. | Data generator having linear feedback shift registers for generating data pattern in forward and reverse orders |
| JP2014222394A (ja) * | 2013-05-13 | 2014-11-27 | 株式会社東芝 | 半導体記憶装置および乱数発生器 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3911330A (en) * | 1974-08-27 | 1975-10-07 | Nasa | Nonlinear nonsingular feedback shift registers |
| GB2173738B (en) * | 1985-04-19 | 1989-07-12 | Roneo Alcatel Ltd | Secure transport of information between electronic stations |
| US4893339A (en) * | 1986-09-03 | 1990-01-09 | Motorola, Inc. | Secure communication system |
| US4827514A (en) * | 1986-09-03 | 1989-05-02 | Motorola, Inc. | Method and apparatus to detect and recover a pseudo-random sequence |
| JPS63110841A (ja) * | 1986-10-28 | 1988-05-16 | Japan Radio Co Ltd | 秘話装置 |
| US4755987A (en) * | 1987-06-05 | 1988-07-05 | Bell Communications Research, Inc. | High speed scrambling at lower clock speeds |
-
1990
- 1990-07-23 US US07/556,132 patent/US5060265A/en not_active Expired - Lifetime
-
1991
- 1991-07-11 JP JP3197187A patent/JP2848036B2/ja not_active Expired - Lifetime
- 1991-07-12 KR KR91011848A patent/KR950001359B1/ko not_active IP Right Cessation
Non-Patent Citations (1)
| Title |
|---|
| 池野，小山「現代暗号理論」第３版，電子情報通信学会，（平成元年），Ｐ．７２−７３ |
Also Published As
| Publication number | Publication date |
|---|---|
| US5060265A (en) | 1991-10-22 |
| JPH04234083A (ja) | 1992-08-21 |
| KR950001359B1 (en) | 1995-02-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2848036B2 (ja) | 擬似ランダム信号の保護方法 | |
| US6295606B1 (en) | Method and apparatus for preventing information leakage attacks on a microelectronic assembly | |
| US6014446A (en) | Apparatus for providing improved encryption protection in a communication system | |
| JP4828068B2 (ja) | コンピュータで効率的な線形フィードバック・シフト・レジスタ | |
| Ehrsam et al. | A cryptographic key management scheme for implementing the Data Encryption Standard | |
| US6804354B1 (en) | Cryptographic isolator using multiplication | |
| US8638944B2 (en) | Security countermeasures for power analysis attacks | |
| CA2336291C (en) | Cryptographic communication process and apparatus | |
| AU2005263805B2 (en) | Method and device for carrying out a cryptographic calculation | |
| US20130061039A1 (en) | Method and system for securing data utilizing reconfigurable logic | |
| KR20100069610A (ko) | 연쇄화된 암호화 모드를 위한 방법 및 디바이스 | |
| US20060023875A1 (en) | Enhanced stream cipher combining function | |
| WO1994016509A1 (en) | A method and apparatus for generating a cipher stream | |
| US7110539B1 (en) | Method and apparatus for encrypting and decrypting data | |
| US20130129081A1 (en) | Low-complexity electronic circuit protected by customized masking | |
| US7277543B1 (en) | Cryptographic combiner using two sequential non-associative operations | |
| Reyad et al. | Key-based enhancement of data encryption standard for text security | |
| JP2000511755A (ja) | バイナリーコード情報を暗号化する方法 | |
| US8958556B2 (en) | Method of secure cryptographic calculation, in particular, against attacks of the DFA and unidirectional type, and corresponding component | |
| WO1994021066A1 (en) | A method and apparatus for generating a digital message authentication code | |
| Chambers et al. | Comments on" Chaotic digital encoding: an approach to secure communication" and reply | |
| KR20060011999A (ko) | Ｄｅｓ 알고리즘에 의거한 암호화 기법 | |
| Landge et al. | VHDL based Blowfish implementation for secured embedded system design | |
| KR19980083221A (ko) | N-라운드 라운드 출력문 귀한 블록 암호화/복호화 방법 | |
| Mirvaziri et al. | Message based random variable length key encryption algorithm |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071106 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081106 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091106 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091106 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101106 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111106 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111106 Year of fee payment: 13 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111106 Year of fee payment: 13 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111106 Year of fee payment: 13 |