JP2845541B2 - リセット回路を有する電源供給回路 - Google Patents
リセット回路を有する電源供給回路Info
- Publication number
- JP2845541B2 JP2845541B2 JP2020330A JP2033090A JP2845541B2 JP 2845541 B2 JP2845541 B2 JP 2845541B2 JP 2020330 A JP2020330 A JP 2020330A JP 2033090 A JP2033090 A JP 2033090A JP 2845541 B2 JP2845541 B2 JP 2845541B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- power supply
- voltage
- reset
- supply voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
- H03K17/223—Modifications for ensuring a predetermined initial state when the supply voltage has been applied in field-effect transistor switches
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S323/00—Electricity: power supply or regulation systems
- Y10S323/901—Starting circuits
Landscapes
- Electronic Switches (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明はリセット回路を有する電源供給回路、特に電
源電圧の立ち上がり時に主回路の内部状態をリセットす
る回路の構成に関する。
源電圧の立ち上がり時に主回路の内部状態をリセットす
る回路の構成に関する。
［従来の技術］ 従来、この種のリセット回路を有する電源供給回路
は、例えば第４図に示される構成となっており、主回路
である集積回路IC1にはリセット回路２が接続され、電
池３の電圧はコンデンサC1に蓄えられることにより、安
定した電源電圧を集積回路IC1に供給する。
は、例えば第４図に示される構成となっており、主回路
である集積回路IC1にはリセット回路２が接続され、電
池３の電圧はコンデンサC1に蓄えられることにより、安
定した電源電圧を集積回路IC1に供給する。
そして、上記リセット回路２はスイッチＳが閉じられ
る際に電源電圧を入力して、集積回路IC1にリセット信
号を与えることにより集積回路IC1の内部状態をリセッ
トすることになり、スイッチＳを開閉する際の集積回路
IC1の入力電圧の変化は第５図及び第６図に示すように
なる。
る際に電源電圧を入力して、集積回路IC1にリセット信
号を与えることにより集積回路IC1の内部状態をリセッ
トすることになり、スイッチＳを開閉する際の集積回路
IC1の入力電圧の変化は第５図及び第６図に示すように
なる。
すなわち、第５図にはスイッチＳを閉じた際の端子電
圧変化が示されており、スイッチＳを閉じて電池３より
直流電圧VCCが時刻ｔ＝０に集積回路IC1及びリセット回
路２に加わると、集積回路IC1の電源電圧入力端子４の
電圧は入力端子の容量を無視できるほど小さいとすれ
ば、図示の曲線4aのようにほぼｔ＝０でVCCに達する。
圧変化が示されており、スイッチＳを閉じて電池３より
直流電圧VCCが時刻ｔ＝０に集積回路IC1及びリセット回
路２に加わると、集積回路IC1の電源電圧入力端子４の
電圧は入力端子の容量を無視できるほど小さいとすれ
ば、図示の曲線4aのようにほぼｔ＝０でVCCに達する。
そして、時刻ｔ＜０においてスイッチＳを開かれてか
ら十分時間が経過しており、コンデンサC1及びC2の電荷
が抵抗R1,R2により放電され、コンデンサC2に電荷がな
いとすれば、リセット入力端子５には上記抵抗R1とコン
デンサC2で定まる時定数により図示の曲線5aのように電
圧が加わることになる。なお、時定数τ1は抵抗R1がr1
（Ω）、コンデンサC2がc2（Ｆ）のとき、τ1＝r1・c2
（Ｓ）となる。また、図の端子６はGND端子である。
ら十分時間が経過しており、コンデンサC1及びC2の電荷
が抵抗R1,R2により放電され、コンデンサC2に電荷がな
いとすれば、リセット入力端子５には上記抵抗R1とコン
デンサC2で定まる時定数により図示の曲線5aのように電
圧が加わることになる。なお、時定数τ1は抵抗R1がr1
（Ω）、コンデンサC2がc2（Ｆ）のとき、τ1＝r1・c2
（Ｓ）となる。また、図の端子６はGND端子である。
このように、スイッチＳが閉じて集積回路IC1に電源
電圧が加えられると、ｔが十分０に近いときに、電源電
圧入力端子４にはVCCが加わるとともに、リセット入力
端子５には十分0Vに近い電圧が加えられることになり、
このリセット入力端子５の電圧は時間経過に従いVCCに
達することになる。そして、集積回路IC1の内部状態はO
Vすなわち“Low"論理レベルでリセットされるようにな
っており、上記リセット入力端子５へ供給される0Vに近
い電圧のリセット信号により集積回路IC1がリセットさ
れ、リセットがかかるとその後の電圧上昇によりリセッ
トが解除されるようになっている。
電圧が加えられると、ｔが十分０に近いときに、電源電
圧入力端子４にはVCCが加わるとともに、リセット入力
端子５には十分0Vに近い電圧が加えられることになり、
このリセット入力端子５の電圧は時間経過に従いVCCに
達することになる。そして、集積回路IC1の内部状態はO
Vすなわち“Low"論理レベルでリセットされるようにな
っており、上記リセット入力端子５へ供給される0Vに近
い電圧のリセット信号により集積回路IC1がリセットさ
れ、リセットがかかるとその後の電圧上昇によりリセッ
トが解除されるようになっている。
第６図には、スイッチＳを開いた際の端子電圧の変化
が示されており、スイッチＳが開いて（ｔ＝ta）電源電
圧が回路に供給されなくなった場合は、仮にコンデンサ
C1を無視できれば、図示の曲線5bのように集積回路IC1
のリセット入力端子５の電圧は、 時定数τ2＝（r1＋r2）c2［Ｓ］ （R2＝r2［Ω］） で低下していく。
が示されており、スイッチＳが開いて（ｔ＝ta）電源電
圧が回路に供給されなくなった場合は、仮にコンデンサ
C1を無視できれば、図示の曲線5bのように集積回路IC1
のリセット入力端子５の電圧は、 時定数τ2＝（r1＋r2）c2［Ｓ］ （R2＝r2［Ω］） で低下していく。
しかし、通常の場合、電源電圧を安定させるため大き
な容量値のコンデンサC1を使用しているのでc1＞＞c2が
成立し、集積回路IC1の消費電流が小さければリセット
入力端子５の電圧変化は、 時定数τ3＝r2・c1［Ｓ］ （C1＝c1［Ｆ］） が支配的となり、曲線5cのようになる。
な容量値のコンデンサC1を使用しているのでc1＞＞c2が
成立し、集積回路IC1の消費電流が小さければリセット
入力端子５の電圧変化は、 時定数τ3＝r2・c1［Ｓ］ （C1＝c1［Ｆ］） が支配的となり、曲線5cのようになる。
なお、携帯無線機などでは上記スイッチＳはなく、電
池３の取外し及び取付けによりリセット回路２が動作す
ることになる。
池３の取外し及び取付けによりリセット回路２が動作す
ることになる。
［発明が解決しようとする課題］ 上述した従来のリセット回路２は、スイッチＳを開い
てからリセット入力端子５の電圧が十分低下する前に再
びスイッチＳを閉じると、集積回路IC1の電源電圧がい
ったん低下したにもかかわらず、リセットがかからない
という問題がある。
てからリセット入力端子５の電圧が十分低下する前に再
びスイッチＳを閉じると、集積回路IC1の電源電圧がい
ったん低下したにもかかわらず、リセットがかからない
という問題がある。
この危険性を回避するためには、時定数τ2を小さく
するとともに、集積回路IC1の消費電流が小さい場合に
はできるだけ時定数τ3を小さくするために、r2，c1を
小さくする必要があるが、コンデンサC1の容量c1は電源
電圧の安定を図るためある程度大きな値としなければな
らず、小さい値とすることができない。また、抵抗R2
（r2）を小さくすると、その分の電流が常時流れること
になり好ましくない。
するとともに、集積回路IC1の消費電流が小さい場合に
はできるだけ時定数τ3を小さくするために、r2，c1を
小さくする必要があるが、コンデンサC1の容量c1は電源
電圧の安定を図るためある程度大きな値としなければな
らず、小さい値とすることができない。また、抵抗R2
（r2）を小さくすると、その分の電流が常時流れること
になり好ましくない。
したがって、時定数τ3を小さくするには限界があ
り、電源切換えを即座に行なった場合などに生じる電源
電圧の低下状態のばらつきにより、リセット動作に影響
を与えないようにすることは困難である。
り、電源切換えを即座に行なった場合などに生じる電源
電圧の低下状態のばらつきにより、リセット動作に影響
を与えないようにすることは困難である。
本発明は上記問題点にかんがみてなされたもので、電
源電圧の低下状態のばらつきによる影響をなくし、主回
路のリセット動作を確実に行なえるようにしたリセット
回路を備えた電源供給回路の提供を目的とする。
源電圧の低下状態のばらつきによる影響をなくし、主回
路のリセット動作を確実に行なえるようにしたリセット
回路を備えた電源供給回路の提供を目的とする。
［課題を解決するための手段］ 電源電圧を安定させて主回路に供給する電源安定回路
と、電源電圧の立ち上がりに応じて主回路にリセット信
号を出力するリセット回路と、主回路に供給される電圧
が予め定められた電圧以上となったときに、電源安定回
路からリセット回路への電源電圧の供給を開始し、電源
電圧の供給が遮断された後、主回路に供給される電圧が
予め定められた電圧より低くなったときに、リセット回
路への電源電圧の供給を停止することによりリセット回
路に供給される電源電圧を急速に低下させるスイッチン
グ回路と、を有する構成としている。
と、電源電圧の立ち上がりに応じて主回路にリセット信
号を出力するリセット回路と、主回路に供給される電圧
が予め定められた電圧以上となったときに、電源安定回
路からリセット回路への電源電圧の供給を開始し、電源
電圧の供給が遮断された後、主回路に供給される電圧が
予め定められた電圧より低くなったときに、リセット回
路への電源電圧の供給を停止することによりリセット回
路に供給される電源電圧を急速に低下させるスイッチン
グ回路と、を有する構成としている。
また、電源安定回路はコンデンサからなり、スイッチ
ング回路はコンデンサの電圧が予め定められた電圧より
低くなったときに、リセット回路への電源供給を停止す
る構成としている。
ング回路はコンデンサの電圧が予め定められた電圧より
低くなったときに、リセット回路への電源供給を停止す
る構成としている。
スイッチング回路は電界効果トランジスタを用いるこ
とが好ましい。
とが好ましい。
また、スイッチング回路を主回路を有する集積回路内
に設け、スイッチング回路の動作電圧と主回路の動作可
能な下限電圧値とが対応する。
に設け、スイッチング回路の動作電圧と主回路の動作可
能な下限電圧値とが対応する。
さらに、リセット回路は予め定められた電圧より低い
電圧の場合であって、かつ電源電圧の立ち上がりに応じ
てリセット信号を出力する。
電圧の場合であって、かつ電源電圧の立ち上がりに応じ
てリセット信号を出力する。
また、電源安定回路としてコンデンサＣを用いた場合
には、スイッチング回路はコンデンサの電圧が所定値以
下になったときに電源供給を停止する構成としてある。
には、スイッチング回路はコンデンサの電圧が所定値以
下になったときに電源供給を停止する構成としてある。
さらに好ましくは、上記スイッチング回路を、電界効
果トランジスタによって構成してある。
果トランジスタによって構成してある。
［作用］ 上記構成によれば、電源供給がスイッチ切換などで遮
断されたとき、電源安定回路、例えばコンデンサから供
給される電圧は所定の時定数で減衰し、この電圧が所定
値以下になると、スイッチング回路によりリセット回路
への電源供給が停止することになる。したがって、リセ
ット回路の出力側は電源安定回路に依存することなく、
電圧が所定値以下になると、急速にOVに低下し、即座に
リピート可能な状態となる。
断されたとき、電源安定回路、例えばコンデンサから供
給される電圧は所定の時定数で減衰し、この電圧が所定
値以下になると、スイッチング回路によりリセット回路
への電源供給が停止することになる。したがって、リセ
ット回路の出力側は電源安定回路に依存することなく、
電圧が所定値以下になると、急速にOVに低下し、即座に
リピート可能な状態となる。
［実施例］ 以下、本発明の一実施例について図面を参照しながら
詳細に説明する。
詳細に説明する。
第１図には、実施例のリセット回路を有する電源供給
回路が示されており、主回路10を有する集積回路IC（集
積回路）11にはスイッチング回路としてのＰチャンネル
MOSFET（絶縁ゲート形電界効果トランジスタ）８が内蔵
され、スイッチＳが閉じられると電池３から電源電圧V
CCが電源電圧入力端子14に加えられる。コンデンサC11
は電源電圧を安定にするコンデンサであり、比較的大き
な容量値c11を有しており、コンデンサC11の一端は集積
回路IC11の電源電圧入力端子14に接続される。
回路が示されており、主回路10を有する集積回路IC（集
積回路）11にはスイッチング回路としてのＰチャンネル
MOSFET（絶縁ゲート形電界効果トランジスタ）８が内蔵
され、スイッチＳが閉じられると電池３から電源電圧V
CCが電源電圧入力端子14に加えられる。コンデンサC11
は電源電圧を安定にするコンデンサであり、比較的大き
な容量値c11を有しており、コンデンサC11の一端は集積
回路IC11の電源電圧入力端子14に接続される。
集積回路IC11の出力端子17は、リセット回路12に対す
る電源電圧出力端子で、FET8のゲートは接地されている
ため、電源電圧入力端子14に電圧VCCが加わると、FET8
はゲートソース間電圧VGSがしきい値VTHを越えて導通状
態となり、電源電圧出力端子17からはリセット回路12に
対し電源電圧VCCが供給されるように構成してある。な
お、端子16はGND端子である。
る電源電圧出力端子で、FET8のゲートは接地されている
ため、電源電圧入力端子14に電圧VCCが加わると、FET8
はゲートソース間電圧VGSがしきい値VTHを越えて導通状
態となり、電源電圧出力端子17からはリセット回路12に
対し電源電圧VCCが供給されるように構成してある。な
お、端子16はGND端子である。
また、リセット回路12は抵抗R11（＝r11）,R12（＝r
12）とコンデンサC12（＝c12）で構成され、集積回路IC
11のリセット入力端子15にリセット信号を出力する。こ
こで、集積回路IC11の電源電圧出力端子17から電源電圧
VCCが供給される場合は、r11＞＞r12であるのでリセッ
ト入力端子15の電圧VINは、 VIN＝（r11／（r11＋r12））VCCVCC となって“High"論理入力となり、リセット解除状態と
なる。
12）とコンデンサC12（＝c12）で構成され、集積回路IC
11のリセット入力端子15にリセット信号を出力する。こ
こで、集積回路IC11の電源電圧出力端子17から電源電圧
VCCが供給される場合は、r11＞＞r12であるのでリセッ
ト入力端子15の電圧VINは、 VIN＝（r11／（r11＋r12））VCCVCC となって“High"論理入力となり、リセット解除状態と
なる。
次に、上記構成からなる実施例の作用について説明す
る。
る。
集積回路IC11のリセット入力端子15の電圧VIN０の
状態、すなわちスイッチＳが開いている状態からスイッ
チＳを閉じると（時刻ｔ＝０）、集積回路IC11の電源電
圧入力端子14に電源電圧VCCが加わり、この電圧はFET8
にも与えられる。
状態、すなわちスイッチＳが開いている状態からスイッ
チＳを閉じると（時刻ｔ＝０）、集積回路IC11の電源電
圧入力端子14に電源電圧VCCが加わり、この電圧はFET8
にも与えられる。
第２図には、スイッチＳを閉じた場合の端子電圧変化
が示され、上記電源電圧入力端子14に与えられる電圧V
CCは曲線14aのようになり、同時にFET8においては、ゲ
ートソース間電圧VGSがしきい値VTHを超えた時点で導通
状態となって電源電圧出力端子17からリセット回路12へ
電源電圧VCCが出力される。この場合、リセット入力端
子15の電圧VINは、r11＞＞r12であるからτ11r12・c
12の時定数で第２図曲線15aのように変化する。
が示され、上記電源電圧入力端子14に与えられる電圧V
CCは曲線14aのようになり、同時にFET8においては、ゲ
ートソース間電圧VGSがしきい値VTHを超えた時点で導通
状態となって電源電圧出力端子17からリセット回路12へ
電源電圧VCCが出力される。この場合、リセット入力端
子15の電圧VINは、r11＞＞r12であるからτ11r12・c
12の時定数で第２図曲線15aのように変化する。
したがって、第２図の時刻ｔが十分０に近いときに
は、FET8に電源電圧VCCが加えられると同時に、十分0V
に近い“Low"論理レベルの信号がリセット入力端子15へ
入力されるので、スイッチＳを閉じて電源電圧を投入し
た直後に集積回路IC11の内部状態を確実にリセットし、
いったんリセットがかかった後はリセット解除状態とな
る。
は、FET8に電源電圧VCCが加えられると同時に、十分0V
に近い“Low"論理レベルの信号がリセット入力端子15へ
入力されるので、スイッチＳを閉じて電源電圧を投入し
た直後に集積回路IC11の内部状態を確実にリセットし、
いったんリセットがかかった後はリセット解除状態とな
る。
一方、スイッチＳが開かれたときには（ｔ＝tb）、第
３図に示されるように、電源電圧入力端子14に加わる電
圧は曲線15bのように低下し、FET8のソースゲート間電
圧VGSがしきい値VTHに満たなくなると、FET8は非導通状
態となる。このとき、リセット回路12には電源電圧v1が
供給されなくなるため、リセット入力端子電圧VINは時
定数τ12＝r11・c12となり曲線15cのように急速に低下
する。
３図に示されるように、電源電圧入力端子14に加わる電
圧は曲線15bのように低下し、FET8のソースゲート間電
圧VGSがしきい値VTHに満たなくなると、FET8は非導通状
態となる。このとき、リセット回路12には電源電圧v1が
供給されなくなるため、リセット入力端子電圧VINは時
定数τ12＝r11・c12となり曲線15cのように急速に低下
する。
このように、実施例ではコンデンサC11の容量値や電
源電圧v1の低下の状態によらず、電源電圧v1がFET8のし
きい値｜VTH｜以下になると、リセット入力端子電圧VIN
は時定数τ12＝r11・c12で変化するので、r11，c12の積
を十分小さく抑えれば、c12＜＜c11であるから従来より
時定数を十分に小さくすることが可能となる。
源電圧v1の低下の状態によらず、電源電圧v1がFET8のし
きい値｜VTH｜以下になると、リセット入力端子電圧VIN
は時定数τ12＝r11・c12で変化するので、r11，c12の積
を十分小さく抑えれば、c12＜＜c11であるから従来より
時定数を十分に小さくすることが可能となる。
また、リセット入力端子電圧VINが急激に低下し始め
る電源電圧v1が、FET8のしきい値｜VTH｜となるので、
集積回路IC11全体がFET8と同程度のしきい値電圧（絶対
値）を持つMOSFETで構成されている場合には、集積回路
IC11の最低動作電圧が｜VTH｜に近い値となる。
る電源電圧v1が、FET8のしきい値｜VTH｜となるので、
集積回路IC11全体がFET8と同程度のしきい値電圧（絶対
値）を持つMOSFETで構成されている場合には、集積回路
IC11の最低動作電圧が｜VTH｜に近い値となる。
したがって、電源投入時にリセット入力端子電圧VIN
が0Vから上昇を始めるのが、集積回路IC11にその最低動
作電圧が加わった時となるので、確実にリセットがかか
る。また、電源電圧が低下した場合も、集積回路IC11に
加わる電源電圧が集積回路IC11の最低動作以下になる
と、リセット入力端子電圧VINが急激に低下するように
なるので、スイッチＳの開閉、あるいは電池３の取外
し，取付けによる電圧低下状態のばらつきが生じても確
実にリセットがかかることになる。
が0Vから上昇を始めるのが、集積回路IC11にその最低動
作電圧が加わった時となるので、確実にリセットがかか
る。また、電源電圧が低下した場合も、集積回路IC11に
加わる電源電圧が集積回路IC11の最低動作以下になる
と、リセット入力端子電圧VINが急激に低下するように
なるので、スイッチＳの開閉、あるいは電池３の取外
し，取付けによる電圧低下状態のばらつきが生じても確
実にリセットがかかることになる。
上記実施例では、スイッチング回路としてFETを用い
たが、他のトランジスタによる構成とすることもでき
る。
たが、他のトランジスタによる構成とすることもでき
る。
［発明の効果］ 以上説明したように、本発明によれば、スイッチング
回路により、主回路への電源供給とリセット回路への電
源供給に時間差を与えることにより、リセットを確実に
かけることができ、電源供給が遮断されて主回路へ供給
される電圧が所定値以下になったときにリセット回路へ
の電源供給を停止するようにしたので、電源安定回路の
存在に関係なく容易かつ短時間でリセット可能な状態と
することができるとともに、電源電圧の変化状態のばら
つきに影響されることなく確実にリセット動作を行なえ
る。
回路により、主回路への電源供給とリセット回路への電
源供給に時間差を与えることにより、リセットを確実に
かけることができ、電源供給が遮断されて主回路へ供給
される電圧が所定値以下になったときにリセット回路へ
の電源供給を停止するようにしたので、電源安定回路の
存在に関係なく容易かつ短時間でリセット可能な状態と
することができるとともに、電源電圧の変化状態のばら
つきに影響されることなく確実にリセット動作を行なえ
る。
第１図は本発明の実施例に係るリセット回路を有する電
源供給回路を示す図、第２図は実施例においてスイッチ
を閉じたときの電源電圧入力端子及びリセット入力の端
子の電圧変化を示すグラフ図、第３図はスイッチを開い
たときの電源電圧入力端子及びリセット入力端子の電圧
変化を示すグラフ図、第４図は従来のリセット回路を有
する電源供給回路を示す図、第５図は第４図においてス
イッチを閉じたときの電源電圧入力端子及びリセット入
力端子の電圧変化を示すグラフ図、第６図はスイッチを
開いたときの電源電圧入力端子及びリセット入力端子の
電圧変化を示すグラフ図である。 1,11:集積回路IC 2,12:リセット回路 3:電池、4,14:電源電圧入力端子 5,15:リセット入力端子 8:MOSFET
源供給回路を示す図、第２図は実施例においてスイッチ
を閉じたときの電源電圧入力端子及びリセット入力の端
子の電圧変化を示すグラフ図、第３図はスイッチを開い
たときの電源電圧入力端子及びリセット入力端子の電圧
変化を示すグラフ図、第４図は従来のリセット回路を有
する電源供給回路を示す図、第５図は第４図においてス
イッチを閉じたときの電源電圧入力端子及びリセット入
力端子の電圧変化を示すグラフ図、第６図はスイッチを
開いたときの電源電圧入力端子及びリセット入力端子の
電圧変化を示すグラフ図である。 1,11:集積回路IC 2,12:リセット回路 3:電池、4,14:電源電圧入力端子 5,15:リセット入力端子 8:MOSFET
Claims (5)
- 【請求項１】電源電圧を安定させて主回路に供給する電
源安定回路と、 電源電圧の立ち上がりに応じて前記主回路にリセット信
号を出力するリセット回路と、 前記主回路に供給される電圧が予め定められた電圧以上
となったときに、 前記電源安定回路から前記リセット回路への電源電圧の
供給を開始し、電源電圧の供給が遮断された後、前記主
回路に供給される電圧が前記予め定められた電圧より低
くなったときに、前記リセット回路への電源電圧の供給
を停止することにより前記リセット回路に供給される電
源電圧を急速に低下させるスイッチング回路と、 を有することを特徴とするリセット回路を有する電源供
給回路。 - 【請求項２】前記電源安定回路はコンデンサからなり、
前記スイッチング回路は前記コンデンサの電圧が前記予
め定められた電圧より低くなったときに、前記リセット
回路への電源供給を停止することを特徴とした請求項１
記載のリセット回路を有する電源供給回路。 - 【請求項３】前記スイッチング回路として電界効果トラ
ンジスタを用いたことを特徴とする請求項１または２記
載のリセット回路を有する電源供給回路。 - 【請求項４】前記スイッチング回路を前記主回路を有す
る集積回路内に設け、前記スイッチング回路の動作電圧
と前記主回路の動作可能な下限電圧値とが対応すること
を特徴とする請求項３記載のリセット回路を有する電源
供給回路。 - 【請求項５】前記リセット回路は前記予め定められた電
圧より低い電圧の場合であって、かつ前記電源電圧の立
ち上がりに応じて前記リセット信号を出力することを特
徴とする請求項１記載のリセット回路を有する電源供給
回路。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2020330A JP2845541B2 (ja) | 1990-01-30 | 1990-01-30 | リセット回路を有する電源供給回路 |
| EP91300688A EP0440432B1 (en) | 1990-01-30 | 1991-01-30 | Power supply circuit having reset circuit |
| DE69123469T DE69123469T2 (de) | 1990-01-30 | 1991-01-30 | Speiseschaltung mit Rücksetzschaltung |
| US08/100,187 US5332960A (en) | 1990-01-30 | 1993-08-02 | Power supply circuit having reset circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2020330A JP2845541B2 (ja) | 1990-01-30 | 1990-01-30 | リセット回路を有する電源供給回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03226005A JPH03226005A (ja) | 1991-10-07 |
| JP2845541B2 true JP2845541B2 (ja) | 1999-01-13 |
Family
ID=12024130
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2020330A Expired - Fee Related JP2845541B2 (ja) | 1990-01-30 | 1990-01-30 | リセット回路を有する電源供給回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5332960A (ja) |
| EP (1) | EP0440432B1 (ja) |
| JP (1) | JP2845541B2 (ja) |
| DE (1) | DE69123469T2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5598093A (en) * | 1995-07-26 | 1997-01-28 | Acatrinei; Beniamin | Low dissipation controllable electron valve for controlling energy delivered to a load and method therefor |
| US6218821B1 (en) * | 1999-07-30 | 2001-04-17 | Emc Corporation | Computer storage system incorporating marginable power supply and power-up bypass circuit |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2936683B1 (de) * | 1979-09-11 | 1980-05-08 | Siemens Ag | Ruecksetzschaltung fuer Mikroprozessoren |
| US4340851A (en) * | 1980-06-18 | 1982-07-20 | Precision Monolithics, Inc. | Powerless starting circuit |
| JPS57123426A (en) * | 1981-01-24 | 1982-07-31 | Oki Electric Ind Co Ltd | Electric power converting circuit |
| JPS5816318A (ja) * | 1981-07-21 | 1983-01-31 | Japan Electronic Control Syst Co Ltd | マイクロコンピユ−タ用安定化電源装置 |
| US4473759A (en) * | 1982-04-22 | 1984-09-25 | Motorola, Inc. | Power sensing circuit and method |
| JPS6019220A (ja) * | 1983-07-13 | 1985-01-31 | Fujitsu Ltd | マイクロコンピユ−タ |
| US4574232A (en) * | 1983-10-21 | 1986-03-04 | Motorola, Inc. | Rapid turn-on voltage regulator |
| JPS62221718A (ja) * | 1986-03-20 | 1987-09-29 | Fujitsu Ltd | リセツト回路 |
| DE3731207A1 (de) * | 1987-07-22 | 1989-03-30 | Honeywell Regelsysteme Gmbh | Ruecksetzschaltung fuer mikroprozessoren und zaehler |
| JPH01246616A (ja) * | 1988-03-29 | 1989-10-02 | Aiphone Co Ltd | リセット回路 |
-
1990
- 1990-01-30 JP JP2020330A patent/JP2845541B2/ja not_active Expired - Fee Related
-
1991
- 1991-01-30 EP EP91300688A patent/EP0440432B1/en not_active Expired - Lifetime
- 1991-01-30 DE DE69123469T patent/DE69123469T2/de not_active Expired - Fee Related
-
1993
- 1993-08-02 US US08/100,187 patent/US5332960A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03226005A (ja) | 1991-10-07 |
| DE69123469D1 (de) | 1997-01-23 |
| EP0440432A2 (en) | 1991-08-07 |
| EP0440432A3 (en) | 1991-09-18 |
| US5332960A (en) | 1994-07-26 |
| DE69123469T2 (de) | 1997-05-28 |
| EP0440432B1 (en) | 1996-12-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5825220A (en) | Auto-clear circuit and integrated circuit including an auto-clear circuit for initialization based on a power supply voltage | |
| JP3479060B2 (ja) | スタートアップ回路 | |
| JP2845541B2 (ja) | リセット回路を有する電源供給回路 | |
| US6236195B1 (en) | Voltage variation correction circuit | |
| US6011429A (en) | Reference voltage generating device | |
| US6747492B2 (en) | Power-on reset circuit with current shut-off and semiconductor device including the same | |
| KR100639759B1 (ko) | 파워-온 리셋 회로 | |
| US5929686A (en) | Semiconductor device with boot-strap output circuit and clamping circuit | |
| JP2000050526A (ja) | 電源供給制御装置 | |
| JP2776093B2 (ja) | リセット回路 | |
| JP2000114946A (ja) | オートリセット回路 | |
| EP0896268B1 (en) | An integrated device for switching systems with filtered reference quantities | |
| JPH05335911A (ja) | ドライブ回路 | |
| EP0343872A2 (en) | CMOS power-on reset circuit | |
| JPH04162820A (ja) | 電源投入リセット回路 | |
| JP2607304B2 (ja) | 半導体集積回路装置 | |
| US20220416697A1 (en) | Driver Circuit for Full-Bridge DC Motor Driver System | |
| JP2001054234A (ja) | 過熱保護回路 | |
| JPH11127059A (ja) | Ｃｒ発振回路 | |
| JP3256482B2 (ja) | ピークホールド回路 | |
| JPH04237214A (ja) | クロックドインバータ | |
| JP3918598B2 (ja) | パワーオンリセット装置 | |
| JP2000020143A (ja) | 容量放電回路とそれを備えたスロースタート回路 | |
| JPS6338694Y2 (ja) | ||
| KR880003261Y1 (ko) | 안전동작 파워 온 리세트 씨모오스 회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |